JP2014145919A

JP2014145919A - 表示装置

Info

Publication number: JP2014145919A
Application number: JP2013014500A
Authority: JP
Inventors: Ryoichi Yokoyama; 良一横山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2013-01-29
Filing date: 2013-01-29
Publication date: 2014-08-14

Abstract

【課題】検出電極の検出信号にノイズが発生することを低減し、信頼性の低下を抑制した表示装置を提供することである。
【解決手段】本発明に係る表示装置１は、互いに対向配置された第１基板21および第２基板22と、第１基板21の第１主面上に配置された検出電極211と、第１基板21および第２基板22の間に配置された液晶層23と、第２基板22の第１主面22ａ上に互いに交差するように配置された複数のゲート配線および複数のソース配線224と、第２基板の第１主面22ａ上に複数のゲート配線および複数のソース配線224を覆うように配置された第２平坦化膜225と、第２平坦化膜225上に画素に対応して配置された信号電極227および共通電極226とを備え、第１基板21の第２主面21ｂ上に、画素を取り囲むシールド電極Ｓがゲート配線およびソース配線224と重なるように配置されていることを特徴とする。
【選択図】図７

Description

本発明は、携帯電話、デジタルカメラ、携帯ゲーム機または携帯情報端末などの様々な用途に用いられる表示装置に関する。

表示装置の中でも、例えば液晶表示装置は、外側主面上に表示領域を有する第１基板と、第１基板に対して互いに内側主面同士を対向させて配置された第２基板と、第１基板および第２基板の間に配置された液晶層と、第２基板の内側主面上に一定方向に沿って配列された複数のゲート配線と、第２基板の内側主面上に複数のゲート配線と交差するように配列された複数のソース配線と、第２基板の内側主面上に複数のゲート配線および複数のソース配線を覆うように配置された絶縁膜と、画素に対応する絶縁膜上に配置された信号電極および共通電極とを備える。

また、このような液晶表示装置の中には、第１基板の外側主面上に配置されるとともに、指などの入力手段との間で容量の変化を検出する検出電極をさらに備える入力機能付きの液晶表示装置が知られている（例えば、特許文献１参照）。

特開２００８−１３４５２２号公報

このような入力機能付きの表示装置では、ゲート配線およびソース配線に印加される電圧から生じた電界が検出電極へ到達する場合がある。しかしながら、ゲート配線およびソース配線に印加される電圧は変動するので、この電圧から生じる電界が変動することから、ゲート配線およびソース配線に印加される電圧の変動によって検出電極の検出信号電圧が変動してしまい、検出信号にノイズが発生する可能性があった。検出信号にノイズが発生してしまうと、検出感度が低下したり、誤動作する場合があり、表示装置の信頼性が低下する可能性があるという問題点があった。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、検出電極の検出信号にノイズが発生することを低減し、信頼性の低下を抑制した表示装置を提供することである。

本発明に係る表示装置は、外側主面上に表示領域および該表示領域に重なる入力領域を有する第１基板と、該第１基板に対して互いに内側主面同士を対向させて配置された第２基板と、前記第１基板の前記外側主面上の前記入力領域に配置された、該入力領域に近接する入力手段との間で生じる容量の変化を検出する検出電極と、前記第１基板および前記第２基板の間の前記表示領域に重なる領域に配置された表示層と、前記第２基板の前記内側主面上の前記表示領域と重なる領域に一定方向に沿って配列された複数のゲート配線と、前記第２基板の前記内側主面上に複数の前記ゲート配線に交差するように配列された複数のソース配線と、前記第２基板の前記内側主面上に複数の前記ゲート配線および複数の前記ソース配線を覆うように配置された絶縁膜と、該絶縁膜上に複数の前記ゲート配線および複数の前記ソース配線によって囲まれた画素に対応して配置された第１表示電極と、前記第２基板の前記内側主面上に前記画素に対応して配置された第２表示電極とを備え、前記第１基板の前記内側主面上に、前記画素を取り囲んでいるシールド電極が前記ゲート配線および前記ソース配線と重なるように配置されていることを特徴とする。

本発明に係る表示装置によれば、検出電極の検出信号にノイズが発生することを低減し、信頼性の低下を抑制できる。

本発明の第１の実施形態における表示装置を表す平面図である。図１のＩ−Ｉ線に沿った断面図である。図１の表示装置における第１基板の第１主面上に配置された検出電極、検出用配線および第１回路基板を表す平面図である。図３のII−II線に沿った断面図である。図３の表示装置にシールド電極を示した平面図である。表示領域において、第２基板の第１主面上に配置された電極、配線および薄膜トランジスタと第１基板の第２主面上に配置されたシールド電極との関係を表した平面図である。図６のIII−III線に沿った表示装置の断面図である。本発明の第２の実施形態における表示装置の要部を示す断面図である。本発明の第３の実施形態における表示装置の要部を示す断面図である。本発明の第４の実施形態における表示装置の要部を示す平面図である。

［第１の実施形態］
本発明の第１の実施形態における表示装置１について、図１〜図７を参照しながら説明する。

表示装置１は、表示パネル２と、表示パネル２に向けて光を出射する光源装置３と、表示パネル２上に配置される第１偏光板４と、表示パネル２と光源装置３との間に配置される第２偏光板５と、表示パネル２に接続されている第１回路基板６、第２回路基板７およびドライバＩＣ８とを備えている。

表示パネル２は、第１基板21と第２基板22とが対向配置され、第１基板21と第２基板22との間に液晶層23が配置されているとともに、この液晶層23を取り囲むように第１基板21と第２基板22とを接合するシール材24が配置されている。

なお、本実施形態における表示パネル２は、表示領域Ｅ_Ｄに像情報を表示するための表示層として液晶層23を採用しているが、これには限定されず、有機ＥＬ（Electro-Luminescence）層などを採用してもよい。

第１基板21は、複数の画素Ｐからなる表示領域Ｅ_Ｄおよび表示領域Ｅ_Ｄに重なる入力領域Ｅ_Ｉを有する第１主面21ａと、第１主面21ａとは反対側に位置する第２主面21ｂとを有している。第１基板21の材料は、透光性を有するものが挙げられ、例えばガラスなどである。なお、画素Ｐは、複数のゲート配線221および複数のソース配線224によって囲まれた領域である。

第１基板21の第１主面21ａ上には、Ｘ方向およびＹ方向に沿って配列された複数の検出電極211と、検出電極211に接続された複数の検出用配線212と、Ｙ方向に配列する検出電
極211の接続部211ｂおよび複数の検出用配線212を覆うように配置された第１絶縁膜213と、Ｙ方向に配列する検出電極211の検出部211ａおよびＸ方向に配列する検出電極211を覆うように第１絶縁膜213に配置された第２絶縁膜214とが位置している。

複数の検出電極211は、入力領域Ｅ_Ｉに近接する指などの入力手段との間での容量の変
化を検出する機能を有する。複数の検出電極211は入力領域Ｅ_Ｉに重なるように配置され
ている。検出電極211は、複数のひし形状の検出部211ａおよび隣り合う検出部211ａを接
続する接続部211ｂを有する。なお、検出部211ａおよび接続部211ｂの形状および大きさ
は特に限定されない。複数の検出部211ａが接続部211ｂによってＹ方向に接続されてなる検出電極211はＸ方向に配列されている。また、複数の検出部211ａが接続部211ｂによっ
てＸ方向に接続されてなる検出電極211はＹ方向に配列されている。なお、本実施形態で
は、Ｘ方向に配列された検出電極211の接続部211ｂとＹ方向に配列された検出電極211の
接続部211ｂとが交差している。

図４および図５に示すように、Ｘ方向に配列する検出電極211では、検出部211ａおよび接続部211ｂが第１絶縁膜213に配置されている。また、図４および図５に示すように、Ｙ方向に配列する検出電極211では、検出部211ａが第１絶縁膜213に配置されているととも
に、接続部211ｂは第１基板21の第１主面21ａに配置されている。なお、第１基板21の第
１主面21ａに位置する接続部211ｂと第１絶縁膜213に位置する検出部211ａとは、第１絶
縁膜213を貫通するコンタクトホールを介して接続されている。Ｘ方向に配列する検出電
極211とＹ方向に配列する検出電極211とは第１絶縁膜213を介して立体交差することで、
電気的に絶縁されている。

検出電極211の材料としては、透光性および導電性を有するものが挙げられ、例えばＩ
ＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＡＴＯ（Antimony Tin Oxide）、ＡＺＯ（Al-Doped Zinc Oxide）、酸化錫、酸化亜鉛または導電性高分子によって形成される。

検出用配線212は第１基板21の第１主面21ａに配置されている。検出用配線212の一端は検出電極211に電気的に接続されている。また、検出用配線212の他端は第１回路基板６の電極端子に電気的に接続されている。検出用配線212は、表示領域Ｅ_Ｄおよび入力領域Ｅ
_Ｉの外側に位置する外側領域に配置されている。検出用配線212の材料としては、導電性
を有するものが挙げられ、例えば、ＩＴＯ、酸化錫、アルミニウム、アルミニウム合金、銀または銀合金などである。

第１絶縁膜213は交差する検出電極211同士を電気的に絶縁する機能を有する。第１絶縁膜213は、表示領域Ｅ_Ｄ、入力領域Ｅ_Ｉおよび外側領域に重なるように配置されている。
第１絶縁膜213は、Ｙ方向に配列する検出電極211の接続部211ｂおよび複数の検出用配線212を覆うように第１基板21の第１主面21ａに配置されている。第１絶縁膜213の材料とし
ては、透光性および絶縁性を有するものが挙げられ、例えば、アクリル樹脂などである。

第２絶縁膜214は、第１絶縁膜213に、Ｙ方向に配列する検出電極211の検出部211ａおよびＸ方向に配列する検出電極211を覆うように配置されている。第２絶縁膜214は、表示領域Ｅ_Ｄ、入力領域Ｅ_Ｉおよび外側領域に重なるように配置されている。

次に、入力位置の検出原理について説明する。

入力領域Ｅ_Ｉには、複数の検出電極211がＸ方向およびＹ方向に配列されている。例え
ば、Ｘ方向に配列する複数の検出電極211をグランドなどの一定電位に設定し、Ｙ方向に
配列する複数の検出電極に電圧を印加すると、隣接する検出電極211間で電界が発生する
。この状態で、入力手段が入力領域Ｅ_Ｉへ近づくと、入力手段が近接した領域に位置する複数の検出電極211の間で電界の大きさが変化する。電界の変化によって電圧が変化し、
この電圧変化が検出信号として検出手段であるコントローラ（不図示）によって読み取られる。コントローラは所定値を超えた電圧変化をした複数の検出電極211を認識し、認識
した複数の検出電極211が配置された領域が入力位置として特定される。

第１基板21の第２主面21ｂ上には、シールド電極Ｓ、遮光膜216、カラーフィルタ217および第１平坦化膜218が配置されている。

シールド電極Ｓは、第２基板22の第１主面22ａ上に位置するゲート配線221およびソー
ス配線224に印加される電圧から生じる電界を遮蔽する機能を有する。図５に示すように
、シールド電極Ｓは表示領域Ｅ_Ｄおよび入力領域Ｅ_Ｉに重なる領域に配置されているとともに、表示領域Ｅ_Ｄおよび入力領域Ｅ_Ｉの外側に位置する外側領域に重なる領域に配置されている。なお、本実施形態では、表示領域Ｅ_Ｄ、入力領域Ｅ_Ｉおよび外側領域に重なるシールド電極Ｓが第１基板21の第２主面21ｂに配置されている。

図５において、表示領域Ｅ_Ｄおよび入力領域Ｅ_Ｉに重なるシールド電極Ｓの形成領域は、格子線で示された領域である。また、図５において、外側領域に重なるシールド電極Ｓの形成領域は斜線で示された領域である。

図６に示すように、表示領域Ｅ_Ｄおよび入力領域Ｅ_Ｉに重なるシールド電極Ｓは、ゲート配線221およびソース配線224に重なるように配置されている。また、シールド電極Ｓは画素Ｐを取り囲んで配置されている。すなわち、シールド電極Ｓは一つの画素Ｐ全部に重なって配置されていない。シールド電極Ｓは平面視して格子状に形成されている。また、シールド電極Ｓは、平面視して第１基板21の第１主面21ａに配置された検出電極211に重
なっている。なお、図６において、シールド電極Ｓの形成領域は斜線（破線）に示された領域である。

また、表示領域Ｅ_Ｄおよび入力領域Ｅ_Ｉに重なるシールド電極Ｓは、その一部が画素Ｐ内に配置されていてもよい。また、シールド電極Ｓの全体がゲート配線211およびソース
配線224の形成領域内に配置されていてもよく、これによって、シールド電極Ｓが画素Ｐ
内に配置されないので、シールド電極Ｓが光源装置３からの光を遮ることを低減でき、画素Ｐの透過率の低下を抑制できる。

外側領域に重なるシールド電極Ｓは複数の検出用配線212に重なっている。すなわち、
シールド電極Ｓは外側領域に重なる領域まで延在して複数の検出用配線212と重なってい
る。また、シールド電極Ｓは第１回路基板６の電極端子にも重なっている。また、図５に示すように、本実施形態では、外側領域に重なるシールド電極Ｓが表示領域Ｅ_Ｄおよび入力領域Ｅ_Ｉを取り囲むように環状に形成されている。

本実施形態のシールド電極Ｓは共通電極226と電気的に接続されている。なお、シール
ド電極Ｓはグランド電位など一定電位に接続されていてもよい。また、シールド電極Ｓはフローティングであってもよい。

シールド電極Ｓの材料は、導電性を有する材料によって形成される。シールド電極Ｓの材料は、例えばＩＴＯ、ＩＺＯ、ＡＴＯ、ＡＺＯ、酸化錫、酸化亜鉛等の透光性材料、またはアルミニウム、モリブデン、チタン、ネオジム、クロム、銅等またはこれらを含む合金の不透光性材料が挙げられるが、導電性を有する材料であれば、これらに限定されない。シールド電極Ｓの材料に不透光性材料を採用すると、シールド電極Ｓを遮光膜216として兼用できるので、部品点数を削減できる。

遮光膜216は光を遮る機能を有する。遮光膜216は第１基板21の第２主面21ｂ上に配置さ
れている。また、本実施形態の遮光膜216はシールド電極Ｓを覆うように配置されている
。すなわち、遮光膜216はシールド電極Ｓと重なっている。遮光膜216はゲート配線221お
よびソース配線224に平面視して重なるように配置されており、すなわち、画素Ｐを取り
囲むように配置されている。また、本実施形態の遮光膜216は補助容量配線222にも重なっている。なお、本実施形態における遮光膜216は、シールド電極Ｓに重なるように格子状
に形成されているが、これには限られない。

また、シールド電極Ｓの全部が遮光膜216の形成領域内に配置されていてもよく、これ
によって、シールド電極Ｓによる画素Ｐの透過率の低下を低減できる。また、本実施形態のシールド電極Ｓは遮光膜216に接触している。

遮光膜216の材料は、例えば、遮光性の高い色（例えば黒色）の染料もしくは顔料が添
加された樹脂またはクロムなどの金属が挙げられる。

カラーフィルタ217は、可視光のうち特定の波長光のみを透過させる機能を有する。複
数のカラーフィルタ217は、第１基板21の第２主面21ｂ上に位置しており、画素Ｐ毎に設
けられている。各カラーフィルタ217は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）のいずれか
の色を有している。また、カラーフィルタ217は、上記の色に限られず、例えば、黄色（
Ｙ）、白（Ｗ）などの色を有してもよい。カラーフィルタ217の材料としては、例えば染
料または顔料を添加した樹脂が挙げられる。

第１平坦化膜218は、第１基板21の第２主面21ｂに、シールド電極Ｓ、遮光膜216およびカラーフィルタ217を覆うように配置されている。第１平坦化膜218は、表示領域Ｅ_Ｄ、入力領域Ｅ_Ｉおよび外側領域に重なるように配置されている。第１平坦化膜218は、有機材
料によって形成され、アクリル系樹脂、エポキシ系樹脂もしくはポリイミド系樹脂などが挙げられる。

第２基板22は、第１基板21の第２主面21ｂに対向する第１主面22ａと、第１主面22ａの反対側に位置する第２主面22ｂとを有している。第２基板22は第１基板21と同様の材料で形成できる。

第２基板22の第１主面22ａ上には、複数のゲート配線221および補助容量配線222が配置されており、複数のゲート配線221および補助容量配線222を覆うようにゲート絶縁膜223
が配置されている。ゲート絶縁膜223上にはソース配線224が配置されており、ゲート絶縁膜223上にソース配線224を覆うように第２平坦化膜225が配置されている。この第２平坦
化膜225には共通電極226および信号電極227が配置されている。

ゲート配線221は、ドライバＩＣ８から供給される電圧を薄膜トランジスタTFTに印加する機能を有する。図６に示すように、ゲート配線221は、第２基板22の第１主面22ａにＸ
方向に延在している。また、複数のゲート配線221はＹ方向に沿って配列されている。ゲ
ート配線221は、導電性を有する材料によって形成され、例えば、アルミニウム、モリブ
デン、チタン、ネオジム、クロム、銅またはこれらを含む合金によって形成される。

なお、ゲート配線221は例えば下記方法によって形成される。

まず、スパッタリング法、蒸着法または化学気相成長法によって、金属材料を第２基板22の第１主面22ａに金属膜として形成する。この金属膜の表面に対して感光性樹脂を塗布し、塗布した感光性樹脂に対して露光処理および現像処理を行なうことで、感光性樹脂に所望の形状のパターンを形成する。次いで、金属膜を薬液でエッチングして、金属膜を所望の形状にした後、塗布した感光性樹脂を剥離する。このように、金属材料を成膜および
パターニングすることでゲート配線221を形成できる。

補助容量配線222は第２基板22の第１主面22ａに配置されている。また、図６に示すよ
うに、補助容量配線222は第２基板22の第１主面22ａ上にＸ方向に延在している。また、
本実施形態における補助容量配線222は共通電極226と電気的に接続されており、すなわち、補助容量配線222は一定電位に設定されている。補助容量配線222はゲート配線221と同じ面上に位置している。補助容量配線222はゲート配線221と同様の材料で形成してもよい。なお、補助容量配線222はゲート配線221とは別の層に配置されてもよい。

ゲート絶縁膜223は第２基板22の第１主面22ａ上にゲート配線221を覆うように配置されている。ゲート絶縁膜223は、窒化珪素、酸化珪素などの絶縁性を有する材料によって形
成される。なお、ゲート絶縁膜223は、上記のスパッタリング法、蒸着法、または化学気
相成長法などによって第２基板22の第１主面22ａ上に形成できる。

ソース配線224は、ドライバＩＣ８から供給される信号電圧を薄膜トランジスタTFTを介して信号電極227に印加する機能を有する。図６に示すように、複数のソース配線224はＹ方向に延在している。また、複数のソース線224は、ゲート絶縁膜223にＸ方向に沿って配列されている。ソース配線224はゲート配線221と同様の材料で形成してもよい。ソース配線224はゲート配線221と同様の方法によって形成できる。

薄膜トランジスタTFTは、アモルファスシリコン、ポリシリコンまたは酸化物半導体な
どの半導体層と、この半導体層上に設けられるとともに、ソース配線224に接続されたソ
ース電極と、ドレイン電極とを有する。薄膜トランジスタTFTでは、ゲート配線221を介して半導体層に印加される電圧に応じてソース電極およびドレイン電極間の半導体層の抵抗が変化することで、信号電極227への画像信号の書き込みまたは非書き込みが制御される
。

第２平坦化膜225は、第２基板22の第１主面22ａ上を平坦化させる機能を有する。第１
平坦化膜218と同様の材料で形成してもよい。なお、第２平坦化膜225の膜厚は例えば１μｍ〜５μｍの範囲で設定されているが、２μｍ以下に設定すると好ましい。

共通電極226は、ドライバＩＣ８から印加された電圧によって信号電極227との間で電界を発生させる機能を有する。共通電極226は、第２平坦化膜225に配置されており、複数の画素Ｐに渡って配置されている。本実施形態における共通電極226は一定電位に設定され
ている。共通電極226もシールド電極Ｓと同様、透光性および導電性を有する材料によっ
て形成され、例えばＩＴＯ、ＩＺＯ、ＡＴＯ、ＡＺＯ、酸化錫、酸化亜鉛、または導電性高分子によって形成される。

信号電極227は、ドライバＩＣ８から印加された電圧によって共通電極226との間で電界を発生させる機能を有する。複数の信号電極227は第２平坦化膜225に配置されており、画素Ｐごとに位置している。また、Ｘ方向における信号電極227の両側には共通電極226が位置している。すなわち、信号電極227と共通電極226とはＸ方向に交互に位置している。また、信号電極227の幅は例えば２μｍ〜５μｍの範囲に設定されている。共通電極226との間隔は例えば５μｍ〜２０μｍの範囲に設定されている。信号電極227は共通電極226と同様の材料で形成してもよい。

なお、本実施形態では、信号電極227と共通電極226とは同じ面上に位置しているが、これには限られない。すなわち、信号電極227と共通電極226との間に絶縁膜を介在させることで、信号電極227および共通電極226のそれぞれが第２基板22上の別の層に配置されていてもよい。

液晶層23は、第１基板21と第２基板22との間に設けられている。液晶層23は、ネマティック液晶などを含んでいる。

シール材24は第１基板21と第２基板22とを貼り合わせる機能を有する。シール材24は第１基板21と第２基板22との間に配置されている。シール材24は表示領域Ｅ_Ｄと重なる領域を取り囲むように設けられている。シール材24はエポキシ樹脂などによって形成される。

表示装置１では、シールド電極Ｓが第１基板21の第２主面21ｂ上にゲート配線221およ
びソース配線224と重なるように配置されている。これによって、画像表示の際にゲート
配線221およびソース配線224に印加される電圧が変動しても、この電圧から発生する電界がシールド電極Ｓによって遮蔽されるので、この電界が第１基板21の第１主面21ａ上に配置された検出電極211に到達することを低減できる。したがって、検出電極211の検出信号にノイズが発生することを低減し、検出感度が低下および誤動作の発生を抑制でき、表示装置の信頼性の低下を抑制できる。

また、表示装置１では、シールド電極Ｓが画素Ｐを取り囲んでいる。すなわち、画素Ｐはシールド電極Ｓが形成されていない領域を有している。これによって、シールド電極Ｓを一つの画素Ｐ全体に重なるように配置した場合に比べて、シールド電極Ｓによって光源装置３からの光が遮られることを低減できるので、画素Ｐの透過率が向上し、表示品位が向上する。

また、表示装置１では、共通電極226と電気的に接続されているシールド電極Ｓが第１
基板21の第２主面21ｂに配置されている。ここで、共通電極226と電気的に接続されてい
るシールド電極Ｓを信号電極227に近づけて配置すると、シールド電極Ｓと信号電極227との間で電界が発生し、この電界が液晶層23の液晶分子の配向に影響を与える可能性がある。そのため、共通電極226に接続されたシールド電極Ｓを第１基板21の第２主面21ｂに配置することで、シールド電極Ｓを信号電極227から離すことで、シールド電極Ｓと信号電極227との間での電界が液晶層23に与える影響を低減できる。

第１回路基板６は、導電性接合部材を介して複数の検出用配線212に接続されている。
第１回路基板６の一部は第１基板21と対向している。第１回路基板６は、基体、配線パターンおよび電極端子を有する。電極端子は、導電性接合部材を介して電極端子に接続されている。この電極端子はシールド電極Ｓと重なっている。電極端子は導電性を有する材料で形成され、例えば銅などで形成される。

第２回路基板７は、導電性接合部材を介して第２基板22に接続されている。第２回路基板７の一部は第２基板22と対向している。

光源装置３は、表示パネル２に向けて光を出射する機能を有する。光源装置３は、光源31と、導光板32とを有している。なお、本実施形態における光源装置３では、光源31にＬＥＤなどの点光源を採用しているが、冷陰極管などの線光源を採用してもよい。

第１偏光板４は、所定の振動方向の光を選択的に透過させる機能を有する。この第１偏光板４は、表示パネル２の第１基板21の第１主面21ａに対向するように配置されている。

第２偏光板５は、所定の振動方向の光を選択的に透過させる機能を有する。この第２偏光板５は、第２基板22の第２主面22ｂに対向するように配置されている。

ドライバＩＣ８は、ゲート配線221、ソース配線224などの駆動を制御する機能を有する
。ドライバＩＣ８は第２基板22の第１主面21ａ上に設けられている。

［第２の実施形態］
図８は、第２の実施形態における表示装置１Ａの要部を示す断面図である。

表示装置１Ａは、表示装置１に比べて、遮光膜216が第１基板21の第２主面21ｂとシー
ルド電極Ｓとの間に介在している点で異なる。

表示装置１Ａでは、シールド電極Ｓが遮光膜216上に配置されていることで、シールド
電極Ｓおよびゲート配線221の距離とシールド電極Ｓおよびソース配線224の距離が小さくなるので、ゲート配線221およびソース配線224に印加される電圧から発生する電界をシールド電極Ｓによって遮蔽しやすくなる。したがって、検出電極211の検出信号にノイズが
発生することを低減できる。

なお、本実施形態におけるシールド電極Ｓはフローティングであることが好ましい。シールド電極Ｓおよびゲート配線221の距離とシールド電極Ｓおよびソース配線224の距離が小さくなることで、シールド電極Ｓに一定電位を与えると、シールド電極Ｓと信号電極227との間で電界が発生し、この電界が液晶層23に影響を与える可能性がある。そのため、シールド電極Ｓをフローティングとすることで、シールド電極Ｓと信号電極227との間で電界が発生することを低減でき、液晶層23に与える影響を低減できる。

［第３の実施形態］
図９は、第３の実施形態における表示装置１Ｂの要部を示す断面図である。

表示装置１Ｂは、表示装置１に比べて、シールド電極Ｓが第１平坦化膜218に配置され
ている点で異なる。

表示装置１Ｂでは、シールド電極Ｓが第１平坦化膜218上に配置されていることで、シ
ールド電極Ｓおよびゲート配線221の距離とシールド電極Ｓおよびソース配線224の距離が小さくなるので、ゲート配線221およびソース配線224に印加される電圧から発生する電界をシールド電極Ｓによって遮蔽しやすくなる。したがって、検出電極211の検出信号にノ
イズが発生することを低減できる。

［第４の実施形態］
図10は、第４の実施形態における表示装置１Ｃの要部を示す断面図である。

表示装置１Ｃは、表示装置１に比べて、補助容量配線222に交流電位が印加されている
とともに、シールド電極Ｓが補助容量配線222に重なっている点で異なる。

本実施形態では、補助容量配線222には交流電位が印加されているので、補助容量配線222に印加される電圧が変動する。

これに対して、表示装置１Ｃでは、シールド電極Ｓが補助容量配線222に重なって配置
されている。これによって、補助容量配線222に印加される電圧が変動した場合でも、こ
の電圧から発生する電界をシールド電極Ｓによって遮蔽できるので、この電界が第１基板21の第１主面21ａ上に配置された検出電極211に到達することを低減できる。

本発明は第１〜第４の実施形態に特に限定されるものではなく、本発明の要旨の範囲内で種々の変更および改良が可能である。

１、１Ａ、１Ｂ、１Ｃ表示装置
２表示パネル
Ｅ_Ｄ表示領域
Ｐ画素
Ｅ_Ｉ入力領域
21 第１基板
21ａ第１主面（外側主面）
21ｂ第２主面（外側主面）
211 検出電極
211ａ検出部
211ｂ接続部
212 検出用配線
213 第１絶縁膜
214 第２絶縁膜
Ｓシールド電極
216 遮光膜
217 カラーフィルタ
218 第１平坦化膜
22 第２基板
22ａ第１主面（内側主面）
22ｂ第２主面（外側主面）
221 ゲート配線
222 補助容量配線
223 ゲート絶縁膜
224 ソース配線
225 第２平坦化膜（絶縁膜）
226 共通電極（第２表示電極）
227 信号電極（第１表示電極）
TFT 薄膜トランジスタ
23 液晶層（表示層）
24 シール材
３光源装置
31 光源
32 導光板
４第１偏光板
５第２偏光板
６第１回路基板
７第２回路基板
８ドライバＩＣ

Claims

外側主面上に表示領域および該表示領域に重なる入力領域を有する第１基板と、該第１基板に対して互いに内側主面同士を対向させて配置された第２基板と、前記第１基板の前記外側主面上の前記入力領域に配置された、該入力領域に近接する入力手段との間で生じる容量の変化を検出する検出電極と、前記第１基板および前記第２基板の間の前記表示領域に重なる領域に配置された表示層と、前記第２基板の前記内側主面上の前記表示領域と重なる領域に一定方向に沿って配列された複数のゲート配線と、前記第２基板の前記内側主面上に複数の前記ゲート配線に交差するように配列された複数のソース配線と、前記第２基板の前記内側主面上に複数の前記ゲート配線および複数の前記ソース配線を覆うように配置された絶縁膜と、該絶縁膜上に複数の前記ゲート配線および複数の前記ソース配線によって囲まれた画素に対応して配置された第１表示電極と、前記第２基板の前記内側主面上に前記画素に対応して配置された第２表示電極とを備え、
前記第１基板の前記内側主面上に、前記画素を取り囲んでいるシールド電極が前記ゲート配線および前記ソース配線と重なるように配置されていることを特徴とする表示装置。
前記第１基板の前記外側主面上の前記表示領域および前記入力領域の外側に位置した外側領域に配置された、前記検出電極に接続された検出用配線をさらに備え、
前記シールド電極は前記外側領域に重なる領域まで延在して検出用配線と重なっている請求項１に記載の表示装置。
前記第１基板の前記内側主面と前記シールド電極との間に、前記表示領域に重なるように遮光膜が介在している請求項１または２に記載の表示装置。
前記シールド電極上に、前記表示領域に重なるように遮光膜が配置されている請求項１または２に記載の表示装置。