JP6906918B2 - 同調半導体増幅器 - Google Patents

同調半導体増幅器 Download PDF

Info

Publication number
JP6906918B2
JP6906918B2 JP2016191254A JP2016191254A JP6906918B2 JP 6906918 B2 JP6906918 B2 JP 6906918B2 JP 2016191254 A JP2016191254 A JP 2016191254A JP 2016191254 A JP2016191254 A JP 2016191254A JP 6906918 B2 JP6906918 B2 JP 6906918B2
Authority
JP
Japan
Prior art keywords
capacitor
semiconductor transistor
transistor
value
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016191254A
Other languages
English (en)
Other versions
JP2017073769A (ja
Inventor
エイチ．ナギー ウォルター
エイチ．ナギー ウォルター
パティソン リンドン
パティソン リンドン
Original Assignee
メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド, メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド filed Critical メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
Publication of JP2017073769A publication Critical patent/JP2017073769A/ja
Application granted granted Critical
Publication of JP6906918B2 publication Critical patent/JP6906918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)

Description

本技術は、高速で高出力の半導体トランジスタ及びかかるトランジスタから構成される増幅器に関する。
窒化ガリウム半導体材料は、その望ましい電子及び電気光学特性のために、近年かなりの注目を受けてきた。ＧａＮは、可視スペクトルの青色波長領域に対応する約３．４ｅＶの広い直接バンドギャップを有する。ＧａＮ及びその合金ベースの発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）が開発され、且つ市販されている。これらのデバイスは、可視スペクトルの青紫色から赤色領域に及ぶ可視光を放射することができる。
その広いバンドギャップのために、ＧａＮは、シリコンなどの他の半導体よりもアバランシェ降伏に対して抵抗力があり、且つより高い温度で電気的性能を維持することができる。ＧａＮはまた、シリコンと比較して、より高いキャリア飽和速度を有する。加えて、ＧａＮは、ウルツ鉱結晶構造を有し、非常に安定した硬質材料であり、高い熱伝導率を有し、且つシリコン、ゲルマニウム及びガリウムヒ素などの他の従来の半導体よりはるかに高い融解点を有する。従って、ＧａＮは、高速、高電圧及び高出力用途には有用である。例えば、窒化ガリウム材料は、無線周波数（ＲＦ）通信、レーダ、ＲＦエネルギ、及びマイクロ波応用のための半導体増幅器において有用である。
米国特許第７，１３５，７２０号明細書 米国特許第９，０６４，７７５号明細書 米国特許第６，６４９，２８７号明細書
ＷｉＭａｘ（登録商標）、４Ｇ及び５Ｇなど、現在の及び提案された通信規格の下での移動通信及び無線インターネットアクセスをサポートするアプリケーションは、ＲＦパワートランジスタに厳しい性能要求を課す可能性がある。これらのトランジスタは、出力電力、信号の線形性、信号利得、帯域幅及び効率に関する性能仕様を満たす必要があり得る。
高速で高出力の半導体トランジスタの性能を改善する方法及び構造が説明される。トランジスタは、幾つかの実施形態において窒化ガリウム材料を含んでもよいが、他の実施形態において他の半導体材料が用いられてもよい。幾つかの実装形態において、トランジスタは、異なる材料の基板上に堆積された窒化ガリウム半導体材料の１つ又は複数の層から形成されてもよい。オンチップ回路が、第２高調波発生を抑えてデバイスの入力インピーダンスを整合させるように、デバイスの性能を同調させるために含まれてもよい。幾つかの実施形態によれば、デバイスの性能を改善するために、２コンデンサ入力回路網（ネットワーク）がトランジスタパッケージに組み込まれる。
幾つかの実施形態において、２コンデンサ入力回路網を有する半導体トランジスタを同調させる方法は、トランジスタのＳ１１散乱パラメータ曲線の共振ループが、半導体トランジスタの目標周波数の約２倍の周波数においてピークを有するまで、第１の容量性分路における第１のコンデンサの値を変更することを含んでもよい。第１の容量性分路は、半導体トランジスタの少なくとも１つのゲートコンタクトに接続されていてもよい。半導体トランジスタを同調させる方法は、第２の容量性分路への入力における入力インピーダンスが目標インピーダンス値とほぼ等しくなるまで、第２の容量性分路における第２のコンデンサの値を変更することを更に含んでもよい。第２の容量性分路は、第１のコンデンサの値が変更された後で、第１の容量性分路に追加されてもよい。
幾つかの態様において、半導体トランジスタはそのトランジスタの活性領域に窒化ガリウムを含んでもよい。目標周波数は、約１ＧＨｚ〜約６ＧＨｚであってもよい。幾つかの実装形態によれば、第１のコンデンサの値を変更することは、約５ｐＦ〜約６０ｐＦの範囲において第１のコンデンサの値を選択することを含んでもよい。幾つかの態様において、第２のコンデンサの値を変更することは、約１０ｐＦ〜約５０ｐＦの範囲において第２のコンデンサの値を選択することを含んでもよい。
幾つかの実装形態によれば、Ｓ１１散乱パラメータ曲線は、半導体トランジスタに向かって第１の容量性分路を見て決定される。幾つかの態様において、Ｓ１１散乱パラメータ曲線は、数値シミュレーションによって決定される。幾つかの実装形態において、Ｓ１１散乱パラメータ曲線は、ゲート−ソース静電容量Ｃｇｓの影響を含む。
幾つかの実装形態によれば、半導体トランジスタを同調させる方法は、複数のボンドワイヤ接続を用いて第１のコンデンサの電極を半導体トランジスタのゲートパッドに接続することを更に含んでもよい。幾つかの態様において、第１のコンデンサはバーコンデンサである。幾つかの実装形態において、方法は、複数のボンドワイヤを用いて第２のコンデンサの電極を第１のコンデンサの電極に接続することを更に含む。方法はまた、第２のコンデンサの電極をパッケージゲートリードに接続することを含んでもよい。幾つかの態様において、第２のコンデンサはバーコンデンサである。半導体トランジスタを同調させる方法は、第１のコンデンサの第１の値を選択すること、第２のコンデンサの第２の値を選択すること、第１の値を有する第１のコンデンサと第２の値を有する第２のコンデンサとを備えるパッケージにおいて半導体トランジスタを組み立てることを更に含んでもよい。
幾つかの実装形態において、同調半導体トランジスタの目標インピーダンス値は、０オーム〜１００オームの実インピーダンスを含む。幾つかの態様において、半導体トランジスタは、半導体ダイ上に線形アレイに配置された１つ又は複数の空乏モードトランジスタを含む。
前述の実装形態、特徴及び態様は、任意の適切な組み合わせで、半導体トランジスタを同調させる方法の実施形態に含まれてもよい。
幾つかの実施形態において、同調半導体トランジスタは、半導体トランジスタの少なくとも１つのゲートコンタクトに接続された第１の容量性分路と、第１の容量性分路に接続された第２の容量性分路とを含んでもよい。第２の容量性分路が切断された状態で半導体トランジスタに向かって見た第１の容量性分路において決定されるＳ１１散乱パラメータ曲線の共振ループのピークは、半導体トランジスタの目標周波数の約２倍の周波数である。
幾つかの態様において、半導体トランジスタは、ダイ上に集積された１つ又は複数の窒化ガリウムトランジスタを含む。１つ又は複数の窒化ガリウムトランジスタは線形アレイに配置されてもよい。場合によっては、１つ又は複数の窒化ガリウムトランジスタは空乏モードトランジスタを含む。幾つかの態様によれば、１つ又は複数の窒化ガリウムトランジスタは高電子移動度トランジスタを含む。幾つかの実装形態において、１つ又は複数の窒化ガリウムトランジスタは線形アレイに配置され、半導体トランジスタの単位長さ当たりの定格電力密度は約１Ｗ／ｍｍ〜約１５Ｗ／ｍｍである。幾つかの態様において、１つ又は複数の窒化ガリウムトランジスタは、シリコン基板上に形成された窒化ガリウム層を含む。幾つかの実装形態によれば、同調半導体トランジスタの目標周波数におけるドレイン効率は約５０％〜約８０％である。
幾つかの実装形態において、同調半導体トランジスタは、シリコン基板と窒化ガリウム層との間に形成された少なくとも１つの転移層を含んでもよい。幾つかの態様において、第１の容量性分路は、約５ｐＦ〜約６０ｐＦの静電容量を有する第１のバーコンデンサの電極と、第１のバーコンデンサの電極と１つ又は複数の窒化ガリウムトランジスタのゲートパッドとの間に接続された第１の複数のボンドワイヤとを含んでもよい。ボンドワイヤは金で形成されてもよく、約１００マイクロメートル〜約５００マイクロメートルで離間配置されてもよい。場合によっては、第２の容量性分路は、約５ｐＦ〜約６０ｐＦの静電容量を有する第２のバーコンデンサと、第２のバーコンデンサの電極と第１のバーコンデンサの電極との間に接続された第２の複数のボンドワイヤとを含む。第１及び第２の複数のボンドワイヤは金で形成されてもよく、約１００マイクロメートル〜約５００マイクロメートルで離間配置されてもよい。
幾つかの態様によれば、同調半導体トランジスタは、半導体トランジスタ並びに第１及び第２の容量性分路を収容するパッケージを更に含んでもよい。パッケージは、トランジスタの少なくとも１つのゲートコンタクトへのゲート接続を提供する第２の容量性分路に接続された金属リードを含んでもよい。幾つかの実装形態において、パッケージは、セラミック空気空洞、プラスチック空気空洞、又はプラスチックオーバーモールドパッケージを含んでもよい。幾つかの態様において、半導体トランジスタの実入力インピーダンスは０オーム〜約１００オームである。トランジスタの目標周波数は約１ＧＨｚ〜約６ＧＨｚであってもよい。場合によっては、複数の同調半導体トランジスタが単一のパワートランジスタとして並列に動作するように回路基板上に組み立てられてもよい。
上述の装置及び方法の実施形態は、上記又は以下で更に詳細に説明される態様、特徴、及び動作との任意の適切な組み合わせに含まれてもよい。本教示のこれら及び他の態様、実施形態及び特徴は、添付の図面と共に以下の説明から、より詳細に理解することができる。
当業者は、本明細書で説明される図が、単に実例目的であることを理解する。幾つかの事例において、実施形態の様々な態様が、実施形態の理解を容易にするために、誇張又は拡大されて示されている可能性がある。図面は、必ずしも縮尺通りに作成されておらず、その代わりに、教示の原理を示すことに重点が置かれている。図面において、同様の参照文字は、一般に、様々な図の全体を通して、同様の特徴、機能的に類似した要素及び／又は構造的に類似した要素を指す。図面が微細加工回路に関する場合に、図面を単純化するために１つのデバイス及び／又は回路のみが示されている場合がある。実際には、多数のデバイス又は回路が、基板の大きい面積又は基板全体にわたって並列に作製されてもよい。加えて、示されているデバイス又は回路は、より大きい回路内に集積されてもよい。
以下の詳細な説明において図面を参照する場合に、空間的言及「上端」、「底部」、「上部の」、「下部の」、「垂直の」、「水平の」などが用いられ得る。かかる言及は、教示目的のために用いられ、具体化されるデバイスのための絶対参照としては意図されていない。具体化されるデバイスは、図面に示されている向きとは異なり得る任意の適切な方法で空間的に向けられてもよい。図面は、本教示の範囲を限定するようには決して意図されていない。
幾つかの実施形態による、窒化ガリウム材料を含む電界効果トランジスタの構造の立面図である。 幾つかの実施形態による、窒化ガリウム材料を含む電界効果トランジスタの平面図を示す。 幾つかの実施形態による、窒化ガリウム材料を含むパワートランジスタの平面図を示す。 幾つかの実施形態による、窒化ガリウム材料を含むパッケージパワートランジスタの切欠平面図の描写である。 幾つかの実施形態によるパッケージパワートランジスタの平面図を示す。 幾つかの実施形態によるパッケージパワートランジスタの真向き立面図を示す。 幾つかの実施形態による半導体トランジスタの第２高調波同調曲線を示すスミスチャートである。 幾つかの実施形態による、図３Ａの同調曲線に対応する入力回路網及び半導体トランジスタを示す粗回路図である。 幾つかの実施形態によるパワートランジスタのインピーダンス整合曲線を示すスミスチャートである。 幾つかの実施形態による、図４Ａの同調曲線に対応するトランジスタのための２コンデンサ入力回路網を示す回路図である。 幾つかの実施形態による、パワートランジスタを同調させる方法を示す。 第１のチューニング段階において、パッケージの外から窒化ガリウムトランジスタのデバイスのゲートリードを見た場合のゲート端子の入力インピーダンス軌道の例を示す。 ＧａＮ ＦＥＴソース端子２１２から上にＦＥＴのゲートパッド２５５を通って、５０オーム負荷に終端されたパッケージデバイスゲート端子を備えた単一のコンデンサ回路網まで見た場合のインピーダンス軌道を示す。 第２のチューニング段階において、パッケージの外から窒化ガリウムトランジスタのデバイスのゲートリードを見た場合のゲート端子２１１の入力インピーダンス軌道の例を示す。 ＧａＮ ＦＥＴソース端子２１２から上にＦＥＴのゲートパッド２５５を通って、５０オーム負荷に終端されたパッケージデバイスゲート端子を備えたダブルコンデンサ回路網まで見た場合のインピーダンス軌道を示す。
示されている実施形態の特徴及び利点は、図面と共に理解された場合に、以下に記載する詳細な説明からより明らかになる。
上記のように、窒化ガリウム材料を含むトランジスタは、窒化ガリウムの好都合な材料特性のために、高速、高電圧及び高出力用途に有用である。これらの用途の幾つかは、窒化ガリウムトランジスタを含むデバイスに対して厳しい性能要件を出す可能性がある。本発明者らは、トランジスタの入力における適切な第２高調波終端が、デバイスのピークドレイン効率（ＤＥ）を向上させ、且つピーク出力電力を潜在的に増加させることができることを認識及び理解した。更に、入力回路網を介した適切な第２高調波終端は、限定するわけではないが、Ｊ級、Ｆ級、逆Ｆ級、ＡＢ級及びドハティ増幅器含む電力増幅器アーキテクチャのためのトランジスタの有用性を改善することができる。本発明者らは、入力回路網が、トランジスタを備えたパッケージに集積され得、２段階方法が、第２高調波発生をよりよく抑制するために、且つデバイスの入力インピーダンスを目標値に一致させるために用いられ得ることを認識及び理解した。
導入的な説明として、図１Ａ及び図１Ｂは、以下で説明される実施形態に含まれ得る単一の電界効果トランジスタ１００の例を示す。トランジスタは、基板１０５上に１つ又は複数の窒化ガリウム層１１４、１１２から形成されてもよい。トランジスタ１００は、１つ又は複数のソースコンタクト１２０、１つ又は複数のゲートコンタクト１３０、及び１つ又は複数のドレインコンタクト１４０を含んでもよい。１つ又は複数の不動態化層１５０が、トランジスタ上に堆積されてもよい。ゲートの幅Ｗｇは、約１０マイクロメートル（μｍ）〜約２ミリメートル（ｍｍ）であってもよい。チャネルＬｇの長さは、約０．０２μｍ〜約１．０μｍであってもよい。
層又は構造の位置を説明するために、用語「の上に」、「に隣接して」又は「の上方に」を用いる場合に、説明される層と、その層が、上に、隣接して、又は上方にあると説明される下位層との間に１つ又は複数の材料層があってもなくてもよい。層が、別の層の上に、隣接して、又は上方に「直接」又は「すぐに」あるように説明される場合、介在層は存在しない。層が、別の層又は基板の「上に」又は「上方に」あるように説明される場合に、それは、層若しくは基板全体、又は層若しくは基板の一部を覆ってもよい。用語「の上に」及び「の上方に」は、図に関する説明の容易さのために用いられ、絶対的な方向基準としては意図されていない。デバイスは、図面に示された以外の向きで（例えば、水平軸を中心に９０度を超えて回転されて）製造及び実現されてもよい。
幾つかの実装形態において、トランジスタ１００は、空乏モード高電子移動度トランジスタ（ＨＥＭＴ）として形成される。幾つかの実施形態において、トランジスタ１００は、接合型電界効果トランジスタ（ＪＦＥＴ）として形成されてもよい。他のトランジスタアーキテクチャが、他の実施形態において用いられてもよい。他のトランジスタアーキテクチャは、限定するわけではないが、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び絶縁ゲート半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を含んでもよい。
幾つかの実施形態によれば、バルクＧａＮは製造が高価になり得るが、基板１０５は、バルクＧａＮを含んでもよい。好ましい実装形態において、基板は、シリコンを含んでもよい。例えば、基板は、バルク単結晶シリコン基板又は単結晶シリコンオンインシュレータ（ＳＯＩ）であってもよい。幾つかの実施形態において、基板１０５は、サファイア又は炭化ケイ素を含んでもよい。基板１０５は、ウエハ（例えばＳｉ半導体ウエハ）の形態で、約５０ｍｍ〜約４５０ｍｍの直径を有してもよい。様々な実施形態において、基板の表面は単結晶であり、その結果、ＩＩＩ族窒化物材料は、基板の表面からエピタキシャルに成長されてもよい。幾つかの実施形態によれば、シリコン基板は、高抵抗率シリコン層又は領域を含んでもよい。本明細書で用いられているように、高抵抗率は、１００オーム−ｃｍ超、１０００オーム−ｃｍ超、又は１０，０００オーム−ｃｍ超でさえあるように定義される。他の実施形態において、シリコン基板は、浮遊帯シリコン（１１１）で構成されるか、又は磁気チョクラルスキー（ＭＣＺ：ｍａｇｎｅｔｉｃ Ｃｚｏｃｈｒａｌｓｋｉ）シリコン（１１１）から構成されてもよい。基板１０５は、約１ｍｍの厚さ、７２５マイクロメートル未満の厚さ、６７５マイクロメートル未満の厚さ、６２５マイクロメートル未満の厚さ、約１５０マイクロメートル未満の厚さ、又は約５０マイクロメートル未満の厚さであってもよい。
基板と窒化ガリウム層１１４との間の格子不整合のために、１つ又は複数の転移層１１２が、基板上に形成されてもよい。転移層１１２は、基板１０５上に直接、又は基板の上方に堆積されたバッファ層（例えばＡｌＮ）を含んでもよく、バッファ層には、バッファ層上に堆積された１つ又は複数の窒化ガリウム材料層が続く。転移層１１２の例が、例えば米国特許第７，１３５，７２０号明細書及び米国特許第９，０６４，７７５号明細書に説明されており、それらの特許は、両方とも、参照により、その全体において本明細書に援用される。
本明細書で用いられているように、用語「窒化ガリウム材料」は、窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、窒化ガリウムヒ素リン（ＧａＡｓｘＰｙＮ（１−ｘ−ｙ））、窒化アルミニウムインジウムガリウムヒ素リン（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））など、窒化ガリウム（ＧａＮ）及びその合金のいずれかを指す。典型的には、存在する場合に、ヒ素及び／又はリンは、低濃度である（即ち５重量パーセント未満である）。ある好ましい実施形態において、窒化ガリウム材料は、高濃度のガリウムを有し、且つアルミニウム及び／又はインジウムの量をほとんど又は全く含まない。高ガリウム濃度の実施形態において、（ｘ＋ｙ）の合計は、幾つかの実装形態において０．４未満、幾つかの実装形態において０．２未満、幾つかの実装形態において０．１未満、又は他の実装形態において更に少なくてもよい。場合によっては、少なくとも１つの窒化ガリウム材料層が、ＧａＮの組成を有するのが好ましい（即ち、ｘ＝ｙ＝ａ＝ｂ＝０）。例えば、トランジスタチャネルが形成される活性層は、ＧａＮの組成を有してもよい。窒化ガリウム材料は、ｎ型若しくはｐ型にドープされてもよく、又は真性であってもよい。適切な窒化ガリウム材料が、米国特許第６，６４９，２８７号明細書に説明されており、その特許は、参照により、その全体において本明細書に援用される。幾つかの実装形態において、少なくとも１つの窒化ガリウム層が、例えば、チャネル層、チャネル層の上方に形成されるバリア層、チャネル層の下に形成されるバックバリア層、バリア層とチャネル層との間に形成されるスペーサ層又は中間層、及び／又はバリア層の上方に形成される１つ若しくは複数のキャッピング層などを含む１つ又は複数のデバイス層で構成されるのが好ましい。デバイス層が、バリア（バックバリア）及びチャネルデバイス層の界面領域に位置する２次元電子ガス（２ＤＥＧ）及び／又は２次元正孔ガス（２ＤＨＧ）を含む高電子移動度トランジスタ（ＨＥＭＴ）を形成することがまた好ましくなり得る。場合によっては、ＨＥＭＴは、空乏モード（ノーマリオン）又はエンハンスメントモード（ノーマリオフ）トランジスタであってもよい。
幾つかの実施形態によれば、トランジスタ１００は、ソース、ゲート及びドレインコンタクトの下に、ソース、チャネル及びドレイン領域を含む窒化ガリウム材料層１１４を含む。窒化ガリウム材料層１１４におけるソースとドレインとの間のキャリア輸送は、ゲートコンタクト１３０に印加された電圧によって制御される。窒化ガリウム材料層１１４が、デバイスの活性領域を含むため、それは、集積回路グレードＧａＮには典型的な低欠陥密度を有し得る。例えば、欠陥密度は、幾つかの実施形態において約１０９ｃｍ−２未満、且つ幾つかの実装形態において約１０８ｃｍ−２未満になり得る。欠陥密度は、転移層１１２ではより高くなり得る。窒化ガリウム材料層１１４の厚さは、約５０ｎｍ〜約１５００ｎｍであってもよい。幾つかの実装形態において、窒化ガリウム材料層１１４は、ＧａＮの組成を有する。
それぞれ図１Ａ〜１Ｂに同様に示されているような複数のトランジスタ１００は、図２Ａに示されているように、半導体ダイ上に形成されるパワートランジスタ２００に含まれてもよい。例えば、複数のソースコンタクト１２０、ゲートコンタクト１３０、及びドレインコンタクト１４０が、下にある窒化ガリウム材料層上で線形アレイに形成されてもよい。アレイにおけるソース、ゲート及びドレインコンタクトの数は、パワートランジスタの活性領域の長さＬｄを決定し得る。例えば、活性領域の長さＬｄは、幾つかの実施形態によれば、約１ｍｍ〜約５０ｍｍであってもよい。ソース、ドレイン及びゲートコンタクトの数を増加させることは、パワートランジスタが扱い得る電力量をほぼ線形的に増加させる。また、ゲートの幅Ｗｇを増加させることは、デバイスが扱い得る電力量を増加させることができる。幾つかの実施形態において、パワートランジスタの単位長さ当たりの定格電力密度は、トランジスタにおいて用いられるゲート数及びそれらの対応するゲート幅Ｗｇの積とほぼ等しい周辺値の点から特定され得る。幾つかの実装形態によれば、本実施形態のトランジスタの定格電力密度は、長さが周辺値に関連する場合に、１ミリメートル当たり約１ワット（Ｗ／ｍｍ）〜約１５Ｗ／ｍｍである。
場合によっては、パワートランジスタは、トランジスタに印加されるドレイン電圧ＶＤＤの点から更に定義されてもよい。例えば、パワートランジスタは、０Ｖ〜約２８ＶのＶＤＤで安全に動作するように設計されてもよい。場合によっては、パワートランジスタは、０Ｖ〜約５０ＶのＶＤＤで安全に動作するように設計されてもよい。場合によっては、パワートランジスタは、約５０Ｖ以上のＶＤＤで安全に動作するように設計されてもよい。幾つかの実施形態において、パワートランジスタの単位長さ当たりの定格電力密度は、周辺値及びパワートランジスタに印加される動作ドレイン電圧の点から特定されてもよい。
ゲート、ソース及びドレインコンタクトを、ダイ上に位置する対応するゲートパッド２５５、ソースパッド２５０及びドレインパッド２６０に接続する多くの金属相互接続部２７０が、基板１０５の上方でパターン化されてもよい。相互接続部２７０は、多重レベルに形成されてもよい。複数のゲートパッド、ソースパッド及びドレインパッドが、個別トランジスタのゲート、ソース及びドレインコンタクトに隣接するパワートランジスタの長さに沿って形成されてもよい。ゲートパッド、ソースパッド及びドレインパッドは、他の回路コンポーネントへのワイヤボンディングを可能にする大きさにされてもよい。例えば、パッドは、一辺における長さが少なくとも２０マイクロメートルであってもよい。パッド、相互接続部及びコンタクトは、金属（例えば金、銅、アルミニウム）又は金属の組み合わせを含んでもよい。幾つかの実施形態において、薄い接着層（例えばチタン又はクロム）が、パッド用に金、銅、ニッケル又はアルミニウムなどのより多くの導電性材料を堆積する前に、層に堆積されてもよい。幾つかの実装形態において、電極は、導電性要素に接続されてもよい。例えば、ソース電極、ドレイン電極及び／又はゲート電極は、フィールドプレートに接続されてもよい。加えて、場合によっては、パッド又は電極は、例えば、導電性ソースビア及び基板の裏側に形成された裏金層を通して、トランジスタのソースをグランドに接続するために、スルーウエハ導電性ビアに電気的に接続されてもよい。
パッケージパワートランジスタは、図２Ａに示されているように、ゲートパッドに接続される複数のボンドワイヤ２２５を含んでもよい。追加のボンドワイヤが、ソースパッド及びドレインパッドに接続されてもよい。２つ以上のボンドワイヤがパッドに接続されてもよい。例えば、図２Ｂに示されているように、複数のボンドワイヤ２６４が、ドレインパッド２６０に接続され、規則的なピッチで離間配置されてもよい。場合によっては、ボンドワイヤは、不規則なピッチで離間配置されてもよい。パッドに接続されるボンドワイヤのピッチは、約１００マイクロメートル〜約０．５ｍｍであってもよい。ゲートパッドに接続するボンドワイヤのピッチは、ソース及びドレインパッドに接続するボンドワイヤのピッチと同じか又は異なってもよい。ボンドワイヤは、金又は任意の他の適切な金属を含んでもよく、且つパワートランジスタが収容されるパッケージにおける対応するソース、ドレイン又はゲートリードへの電気的接続をしてもよい。幾つかの実装形態において、ボンドワイヤは、例えば、ボールボンド又はウェッジボンドを用いて、ボンドパッドに接続されてもよい。場合によっては、ボンドワイヤの代わりに又はそれに加えて、リボンボンドが用いられてもよい。
幾つかの実施形態によれば、パッケージパワートランジスタ２０６は、パワートランジスタ２００と、パワートランジスタの基本動作周波数におけるインピーダンスを変換するように、且つ基本周波数の第２高調波における電力を低減又は終端するように構成される入力マッチング回路網２０２とを含んでもよい。パッケージパワートランジスタ２０６は、特定の動作周波数のための入力マッチング回路網のコンポーネントを調整することを介して同調されてもよい。動作周波数は、幾つかの実装形態によれば、約５００ＭＨｚ〜約６ＧＨｚであってもよく、又は約１ＧＨｚ〜約６ＧＨｚであってもよい。
幾つかの実施形態において、入力マッチング回路網２０２は、図２Ａ〜２Ｂに示されているように、パワートランジスタ２００のゲートパッド２５５に接続される第２のコンデンサＣ２２２０及び第１のコンデンサＣ１２１０を含んでもよい。幾つかの実装形態において、コンデンサは、シリコン上に形成された集積コンデンサを含んでもよい。幾つかの実装形態において、コンデンサは、ガリウムヒ素上に形成された集積コンデンサを含んでもよい。パッケージパワートランジスタ２０６のゲート端子２１１に印加された無線周波数信号（又は他の高周波信号）は、第１及び第２のコンデンサ並びに相互接続ボンドワイヤを介してゲートパッド２５５に結合してもよい。幾つかの実装形態において、追加コンポーネントが、入力マッチング回路網に含まれてもよい（例えば集積受動デバイス）。加えて、パッケージ材料、並びにパッケージ及びコンポーネントレイアウトのジオメトリからの寄生インピーダンスは、入力マッチング回路網２０２に影響し寄与する可能性がある。
第２のコンデンサ２２０の電極を第１のコンデンサ２１０の電極に接続する、関連するインダクタンスを備えた複数のボンドワイヤ２１５があってもよい。加えて、第２のコンデンサ２２０をパワートランジスタパッケージの入力端子に（例えばゲートリード又はピンに）接続する複数のボンドワイヤ２０５があってもよい。ゲートパッドに接続するボンドワイヤ２２５のピッチは、２つのコンデンサを接続するボンドワイヤ２１５のピッチ、及び第２のコンデンサをパッケージリードに接続するボンドワイヤ２０５のピッチと同じか又は異なってもよい。
図２Ａは、幾つかの実施形態に従って、パワートランジスタの一部のみを示す。パワートランジスタは、示されているよりも長さ方向Ｌｄに沿って更に延びてもよい。例えば、示されている構造は繰り返されてもよい。第１及び第２のコンデンサは、デバイスのゲート及びソースパッドの横に並んで、示されているより更に延びてもよい。コンデンサの長さは、トランジスタの活性領域の長さＬｄより長いか、ほぼ等しいか又は短くてもよい。幾つかの実装形態によれば、第１及び第２のコンデンサ２１０、２２０の静電容量は、活性領域長さＬｄにほぼ線形的に比例する。第１のコンデンサの（Ｌｄの方向における）単位長さ当たりの静電容量は、幾つかの実施形態によれば、約１ピコファラド／ｍｍ（ｐＦ／ｍｍ）〜約１０ｐＦ／ｍｍであってもよい。第２のコンデンサの単位長さ当たりの静電容量は、幾つかの実施形態によれば、約１ｐＦ／ｍｍ〜約２０ｐＦ／ｍｍであってもよい。場合によっては、第１のコンデンサ２１０の値は、約５ｐＦ〜約６０ｐＦであってもよい。場合によっては、第２のコンデンサ２２０の値は、約５ｐＦ〜約６０ｐＦであってもよい。
図２Ｂは、幾つかの実施形態に従って、パッケージパワートランジスタ２０６の切欠図を示す。幾つかの実施形態によれば、第２のコンデンサ２２０は、ボンドワイヤ２０５を介して、パワートランジスタの第１のフィン状ゲート入力端子２１１に接続してもよい。導電性マウント２１２は、ソースコンタクトとしての役割を果たし、且つボンドワイヤ又は導電性スルーウエハソースビア（図示せず）を介してソースパッド２５０に接続してもよい。ドレインパッド２６０は、ボンドワイヤ２６４を介して、パッケージパワートランジスタ２０６のドレイン端子２１３に接続してもよい。ドレイン端子もまた、フィン状であってもよい。幾つかの実施形態において、パッケージパワートランジスタ２０６は、１つ又は複数のドレインパッド２６０とドレイン端子２１３との間に接続される出力マッチング回路網（図示せず）を更に含んでもよい。出力マッチング回路網は、分路コンデンサと、コンデンサの電極をドレインパッド２６０及びドレイン端子に接続するボンドワイヤ又はリボンボンドとを含んでもよい。パワートランジスタ２００及び２コンデンサ入力マッチング回路網を含むダイは、幾つかの実施形態によれば、金属−セラミック筐体２０４にパッケージ化されてもよい。場合によっては、筐体２０４は、プラスチックを含んでもよく、又はパッケージングは、プラスチックオーバーモールド筐体を含んでもよい。幾つかの実装形態において、パッケージは、セラミック空気空洞、プラスチック空気空洞、又はプラスチックオーバーモールドパッケージを含んでもよい。
図２Ｃ〜２Ｄは、幾つかの実施形態に従って、パッケージパワートランジスタ２０６の追加の図を示す。図２Ｃは、本発明の１つの例示的な実施形態を表すが、それらの対応するマッチング回路網２０２（要素２１０、２２０及びボンドワイヤ）をそれぞれ備えた２つ以上の窒化ガリウムベーストランジスタ２００からなる他のパッケージ構成が、パッケージ製品をより高い出力パワーレベルに引き上げるために実現されてもよい。
上記のように、パッケージパワートランジスタ２０６は、入力マッチング回路網２０２のコンポーネントを調整することによって（例えば、少なくとも第１及び第２のコンデンサＣ１及びＣ２の容量値を選択することによって）、所望の用途のために同調されてもよい。幾つかの実施形態において、用途は、所望若しくは目標動作周波数又は周波数範囲（例えば、無線通信又はレーダのための搬送周波数）及び目標動作電力を有してもよい。目標電力を達成することは、活性領域長さＬｄ及び／又は個別トランジスタゲート幅Ｗｇを選択することを含んでもよい。幾つかの実装形態において、目標動作電力は、複数のパッケージパワートランジスタ２０６を同じデバイス基板上に組み立てることによって満たされてもよい。例えば、複数のパワートランジスタ（パッケージ化又は非パッケージ化）が、同じ回路基板上で組み立てられ、且つ単一のパワートランジスタとして、入力信号で並列に動作するように構成されてもよい。
本発明者らは、第１及び第２のコンデンサＣ１、Ｃ２の値が別々に調整される２段階プロセスを用いて、パッケージパワートランジスタ２０６が、目標動作周波数のために同調され得ることを認識及び理解した。チューニングプロセスは、数値シミュレーションの支援で、又は経験法を用いて実行されてもよい。例えば、チューニングは、カリフォルニア州サンタローザのキーサイト・テクノロジーズ・インク（Ｋｅｙｓｉｇｈｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．）から入手可能なアドバンスト・デザイン・システム（ＡＤＳ）などのソフトウェアツールを用いて実行されてもよい。他の適切なソフトウェアツールは、限定するわけではないが、カリフォルニア州エルセガンドのＡＷＲコーポレーション（ＡＷＲ Ｃｏｒｐｏｒａｔｉｏｎ）から入手可能なＮＩ ＡＷＲデザイン・エンヴァイアロンメント（ＮＩ ＡＷＲ Ｄｅｓｉｇｎ Ｅｎｖｉｒｏｎｍｅｎｔ）、及びニューヨーク州ノースシラキュースのソネット・ソフトウェア（Ｓｏｎｎｅｔ Ｓｏｆｔｗａｒｅ）から入手可能なソネット（Ｓｏｎｎｅｔ）（登録商標）ソフトウェアツールを含む。場合によっては、チューニング手順は、第１及び第２のコンデンサの容量値を選択する前に繰り返されてもよい。
第１の設計段階において、トランジスタ及び入力マッチング回路網の一部のための散乱パラメータＳ１１曲線が、トランジスタの目標動作周波数又は動作周波数範囲に及ぶ一連の周波数にわたって決定される。この第１の段階において、第１のコンデンサＣ１を含む第１の容量性分路は、トランジスタ２００の少なくとも１つのゲートパッド２５５に接続されているが、第２のコンデンサＣ２は存在しないか又はいまだに接続されていない。加えて、ゲート−ソース静電容量Ｃｇｓが、Ｓ１１曲線を決定する場合に含まれる。例として、入力信号が、パッケージデバイスのゲートリードに印加されてもよく、周波数は、約０．５ＧＨｚ〜約１０ＧＨｚの任意の範囲にわたって掃引されてもよい。次に、図３Ａに示されているように、結果として得られる回路のＳ１１散乱パラメータ曲線３１０が決定されてスミスチャート３００に記入されてもよい。Ｓ１１パラメータは、パワートランジスタから逆に反射又は結合される、入力ポート（例えば、パッケージトランジスタの第１の容量性分路又はゲートリード）に印加される信号量を表す。
説明のために、第１の設計段階のために用いられるパワートランジスタの部分の粗回路モデルは、図３Ｂの回路３５０に構成されているような要素を含んでもよい。コンデンサＣ１を含む第１の容量性分路は、少なくとも１つのゲートパッド２５５に接続される。追加の要素が、フル回路モデルに含まれてもよい（例えば、トランジスタＭ１のＲＦ入力とゲートとの間のボンドワイヤによるインダクタンス、トランジスタＭ１のゲート及びソースとゲート及びドレインとの間の寄生容量、寄生パッケージインピーダンス等）。幾つかの実装形態において、一連の試行周波数にわたるＳ１１パラメータ値は、幾つかの容量値Ｃ１のためにフル回路モデルから数的に計算されてもよい。Ｓ１１を決定する場合に、ゲートバイアス電圧ＶＧＳが、パワートランジスタの目標休止動作点でパワートランジスタにバイアスをかけるために、パワートランジスタのゲート端子に印加されてもよい。
図３Ａのスミスチャートに示されているように、試行容量値のＳ１１３１０曲線は、共振ループ３２０を示し得る。増幅器を目標周波数に同調させるために、第１のコンデンサＣ１の値及び／又はボンドワイヤ２２５の１つ又は複数の構造的態様（数、サイズ、長さ、材料、間隔、真直度）は、共振ループ３２０の位置が追跡されている間に変更されてもよい。本発明者らは、第１のコンデンサの値を変更すること及び／又はボンドワイヤの態様を変更することが、共振ループ３２０の周波数における位置を変更し得ることが分かった。本発明者らは、共振ループのピークがパワートランジスタの目標周波数の約２倍に位置する場合に、パッケージパワートランジスタ２０６が、ドレイン効率の改善（最大で１０％以上の増加）を示すことを認識及び理解した。目標周波数は、図３Ａにおいて「Ｏ」記号によって示され、目標周波数の２倍は、「Ｘ」記号によって示されている。従って、第１のコンデンサＣ１の値は、共振ループピークが、パッケージパワートランジスタ２０６の目標周波数の約２倍に移動するまで、調整されてもよい。コンデンサＣ１の値を調整することは、第２のＳ１１曲線３１２によって示されているように、共振ピークをより高い周波数に移動させ得る。例えば、パワートランジスタの目標周波数が２．５ＧＨｚである場合に、第１のコンデンサＣ１の値は、共振ループピークが約５ＧＨｚに位置するまで、調整されてもよい。
幾つかの実施形態において、トランジスタ及び入力マッチング回路網が同調されるための目標周波数は、最終パッケージデバイスの目標動作周波数であってもよい。幾つかの実装形態において、目標周波数は、パッケージデバイスが動作することになる特定の周波数範囲の上限における周波数値であってもよい。
第２のチューニング段階において、第２のコンデンサＣ２を含む第２の容量性分路は、入力回路網に含まれ、Ｓ１１の決定は繰り返される。Ｃ２の値は、目標周波数においてパッケージパワートランジスタの所望の整合入力インピーダンスを取得するように調整される。幾つかの実装形態において、パッケージトランジスタのゲートリードと第１の容量性分路との間のインピーダンスに影響する他の要素もまた調整されてもよい。他の要素は、ボンドワイヤ（例えば、ボンドワイヤ数を変更する）、集積受動デバイス、並びにパッケージジオメトリ及び／又は材料を含んでもよい。
単に一例として、アプリケーションは、パッケージトランジスタの入力インピーダンスが１０オームであるように要求する可能性がある。従って、図４Ａに示されているように、第２のコンデンサ及び他の要素は、対応するＳ１１曲線４１２が、基本又は目標周波数において約１０オームの入力インピーダンスを示すまで、調整されてもよい。第２の設計段階のために用いられるパッケージパワートランジスタの粗回路モデルは、図４Ｂの回路４５０において構成されるような要素を含んでもよい。第２のコンデンサＣ２を含む第２の容量性分路は、第１の容量性分路に接続されてもよい。回路モデルは、入力マッチング回路網のフル回路モデルに含まれ得る、ボンドワイヤに関連するインダクタンス、寄生容量、又は寄生インピーダンスを示していない。
幾つかの実施形態によれば、第１のチューニング段階及び第２のチューニング段階における容量値の調整の１回又は複数回の繰り返しは、共振ループをよりよく配置し、且つパッケージパワートランジスタ２０６の入力インピーダンスを整合させるために用いられてもよい。繰り返し中に、第２のコンデンサは、入力回路網に接続されたままであってもよい。場合によっては、静電容量及び他の値は、目標とされる実入力インピーダンスを取得するように調整されてもよい。目標入力インピーダンスは、０オーム〜約１００オームであってもよい。入力インピーダンスは、幾つかの実施形態によれば、±１０％内に整合されてもよい。
図５は、幾つかの実施形態に従って、パッケージパワートランジスタを同調させる方法５００に関連する動作のフローチャートを示す。増幅器を同調させる方法は、パワートランジスタの目標周波数を決定すること（ステップ５１０）を含んでもよい。幾つかの実装形態において、顧客は、特定の用途用の目標周波数を指定してもよい。場合によっては、特定の用途は、（例えばワイヤレス通信プロトコルを満たすために）目標周波数が、ある範囲内にあることを要求する可能性がある。設計者は、特定の用途の必要性に基づいて目標周波数を決定してもよい。
方法５００は、第２のコンデンサＣ２が存在しない回路のＳ１１曲線を決定しながら、パワートランジスタの少なくとも１つのゲートコンタクトに接続される第１の容量性分路におけるコンデンサＣ１の値を変更する（ステップ５２０）動作を更に含んでもよい。Ｃ１は、Ｓ１１曲線の共振ループが、ステップ５１０で決定された目標周波数の約２倍に位置するまで変更されてもよい。続いて、第２のコンデンサＣ２を含む第２の容量性分路は、入力マッチング回路網に追加（例えば、第１の容量性分路に接続）されてもよい（ステップ５３０）。
方法５００は、パッケージパワートランジスタの入力をインピーダンス整合させるために第２のコンデンサＣ２の値を変更すること（ステップ５４０）を更に含んでもよい。ステップ５４０は、回路のＳ１１曲線を決定しながらＣ１を変更することを含んでもよく、そこから入力インピーダンスを決定することができる。幾つかの実施形態において、所望の入力インピーダンスは、特定の用途のために選択されてもよい。例えば、顧客は、パワートランジスタを駆動するデバイスの出力インピーダンスを指定してもよく、設計者は、指定された出力インピーダンスに入力インピーダンスを整合させてもよい。幾つかの実装形態において、入力インピーダンスは、共通値、例えば５０オームであるように選択されてもよい。
幾つかの実装形態において、方法は、チューニングプロセスを繰り返しすることが必要かどうかを決定すること（ステップ５４５）を含んでもよい。チューニングは繰り返す必要があると決定された場合に、少なくとも第１のコンデンサＣ１を変更する動作（ステップ５２０）は、Ｃ２が接続されている間に繰り返されてもよい。場合によっては、第２の静電容量を変更する動作（ステップ５４０）もまた繰り返され得る。
幾つかの実施形態によれば、パッケージパワートランジスタを同調させる方法５００は、（Ｃ２が回路に存在しない状態で）目標周波数の約２倍でＳ１１共振ループを提供し、且つ（コンデンサＣ２を備えた第２の容量性分路を追加することによって）パッケージトランジスタの入力インピーダンスを所望の整合インピーダンスに変換する２つの入力コンデンサＣ１及びＣ２の値を選択することを含んでもよい。次に、複数のパッケージパワートランジスタが、入力静電容量の選択された値を備えて作製されてもよい。
本発明者らは、上記のようにパワートランジスタの入力回路網のチューニングは、パッケージトランジスタのドレイン効率をかなり向上させ得ることを認識及び理解した。例えば、チューニングは、幾つかの実施形態において５０％〜５５％、幾つかの実施形態において５５％〜６０％、幾つかの実施形態において６０％〜６５％、且つ更に幾つかの実施形態において６５％〜７５％のドレイン効率をもたらすことができる。場合によっては、チューニングは、約３．８ＧＨｚまでの周波数において、約６５％〜約８０％のピークドレイン効率を提供することができる。幾つかの実施形態において、入力回路網のチューニングは、約６ＧＨｚまでの周波数において、約６５％〜約８０％のピークドレイン効率を提供することができる。
上記の構造、回路及び方法は、主として窒化ガリウムトランジスタについて説明されたが、他の半導体材料が、高速トランジスタの他の実施形態において用いられてもよい。幾つかの実施形態は、ＳｉＣ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ及びＣｄＴｅを含むヘテロ接合トランジスタを含んでもよい。
［実施例］
この例は、窒化ガリウムパワートランジスタの一実施形態のためのチューニングプロセスを示す。トランジスタパッケージは、図２Ｂに示されているものに類似しており、トランジスタの活性領域の周辺値は、約２４．２ｍｍであった。１２のボンドワイヤが、トランジスタのゲートパッド２５５と第１の容量性分路の第１のコンデンサＣ１との間に接続された。第１の容量性分路は、ダイから離れて、しかしトランジスタパッケージ内に配置された。ボンドワイヤは、約３８０マイクロメートルのピッチで離間配置された。ボンドワイヤは、約２５マイクロメートルの直径を有する金であった。第１のチューニング段階において、コンデンサＣ１は、図６Ａに示されているように、Ｓ１１曲線の共振ループピーク３２０を約５３００ＭＨｚに置くように調整された。ゲート−ソース静電容量Ｃｇｓは、モデルに含まれた。コンデンサＣ１の値は、２０ｐＦであるように選択された。
参考のために、第１の容量性分路に戻るように見たパワートランジスタのソース端子インピーダンス曲線（ソース端子２１２からゲートパッド２５５を通ってゲートリードに向かって見たインピーダンスの基準を提供する）は、第１のチューニング段階中に決定された。ソース端子インピーダンス曲線は、図６Ｂに示されている。この例のためのＣｇｓ、ボンドワイヤ、コンデンサ及びパッケージの組み合わせは、５．３ＧＨｚ、即ち目標周波数の第２高調波において、ほぼゼロオーム（短絡）であるソース端子インピーダンスを提供する。
第２のチューニング段階において、第２のコンデンサＣ２を含む第２の容量性分路が、入力回路網に追加され、Ｃ２の静電容量として再び決定されたＳ１１曲線は変更された。図７Ａに示されているように、約５オームの所望のインピーダンスは、Ｃ２が２０ｐＦであるように選択された場合に、基本周波数において見つけられた。参考のために、ソース端子インピーダンス曲線（ソース端子２１２からゲートパッド２５５を通してゲートリードに向かって見たインピーダンスの基準を提供する）は、２コンデンサ回路網のために決定され、且つ図７Ｂに示されている。曲線は、ほぼ第２高調周波数においてほぼゼロのインピーダンス（短絡）を示す。本発明者らは、パッケージトランジスタが、基本動作周波数においてドレイン効率の改善を提供することを、第２高調波におけるかかる低インピーダンスが意味することが分かった。このデバイスに関し、ドレイン効率は、同調された２コンデンサ入力回路網を用いて、約６３％から約７０％に増加した。
［結論］
用語「ほぼ」及び「約」は、幾つかの実施形態において目標範囲の±２０％内、幾つかの実施形態において目標範囲の±１０％内、幾つかの実施形態において目標範囲の±５％内、且つ更に幾つかの実施形態において目標範囲の±２％内を意味するために用いられてもよい。用語「ほぼ」及び「約」は、目標範囲を含んでもよい。
本明細書で説明されている技術は、少なくとも幾つかの動作が説明された方法として具体化されてもよい。方法の一部として実行される動作は、任意の適切な方法で順序付けられてもよい。従って、説明とは異なる順序で動作が実行される実施形態が構成されてもよく、それらは、たとえ実例的な実施形態において連続する動作として説明されていても、幾つかの動作を同時に実行することを含んでもよい。加えて、方法は、幾つかの実施形態において、説明されているより多くの動作を、且つ他の実施形態において、説明されているより少数の動作を含んでもよい。
このように本発明の少なくとも１つの実例的な実施形態を説明したが、様々な変更形態、修正形態及び改良形態が当業者には容易に想到され得る。かかる変更形態、修正形態及び改良形態は、本発明の趣旨及び範囲内であるように意図されている。従って、前述の説明は、単に例としてあり、限定的であるようには意図されていない。本発明は、特許請求の範囲及びその均等物においてのみ定義されるように限定されている。
１００ トランジスタ
１０５ 基板
１１２ 転移層
１１４ 窒化ガリウム層
１２０ ソースコンタクト
１３０ ゲートコンタクト
１４０ ドレインコンタクト
１５０ 不動態化層
２００ パワートランジスタ
２０２ 入力マッチング回路網
２０４ 金属−セラミック筐体
２０５、２１５、２２５、２６４ ボンドワイヤ
２０６ パッケージパワートランジスタ
２１０ 第１のコンデンサ
２１１ ゲート端子
２１２ ソース端子
２１３ ドレイン端子
２２０ 第２のコンデンサ
２５０ ソースパッド
２５５ ゲートパッド
２６０ ドレインパッド
２７０ 金属相互接続部
３００ スミスチャート
３１０、３１２、４１２ Ｓ１１散乱パラメータ曲線
３２０ 共振ループ
３５０、４５０ 回路

Claims (33)

  1. ２コンデンサ入力回路網を有する半導体トランジスタを同調させる方法であって、
    Ｓ１１散乱パラメータ曲線の共振ループが前記半導体トランジスタの目標周波数の約２倍の周波数においてピークを有するまで、前記半導体トランジスタの入力マッチング回路網の第１の容量性分路であって前記半導体トランジスタの少なくとも１つのゲートコンタクトに接続された前記第１の容量性分路における第１のコンデンサの値を変更すること、
    第２のコンデンサを含む第２の容量性分路であって前記半導体トランジスタの前記少なくとも１つのゲートコンタクトに接続された前記第２の容量性分路を前記入力マッチング回路網に追加すること、
    前記第２の容量性分路への入力における入力インピーダンスが前記目標周波数における目標インピーダンス値にほぼ等しくなるまで、前記第２のコンデンサの値を変更することを備える方法。
  2. 前記半導体トランジスタはそのトランジスタの活性領域に窒化ガリウムを含む、請求項１に記載の方法。
  3. 前記目標周波数が約１ＧＨｚ〜約６ＧＨｚである、請求項１に記載の方法。
  4. 前記第１のコンデンサの値を変更することは、約５ｐＦ〜約６０ｐＦの範囲において前記第１のコンデンサの値を選択することを含む、請求項１に記載の方法。
  5. 前記第２のコンデンサの値を変更することは、約５ｐＦ〜約６０ｐＦの範囲において前記第２のコンデンサの値を選択することを含む、請求項１に記載の方法。
  6. 前記Ｓ１１散乱パラメータ曲線は、前記半導体トランジスタに向かって前記第１の容量性分路を見て決定される、請求項１に記載の方法。
  7. 前記Ｓ１１散乱パラメータ曲線は、数値シミュレーションによって決定される、請求項１に記載の方法。
  8. 前記Ｓ１１散乱パラメータ曲線は、前記半導体トランジスタのゲート−ソース静電容量Ｃｇｓの影響を含む、請求項１に記載の方法。
  9. 複数のボンドワイヤ接続を用いて前記第１のコンデンサの電極を前記半導体トランジスタの前記少なくとも１つのゲートコンタクトに接続することを更に備える請求項１に記載の方法。
  10. 前記第１のコンデンサがバーコンデンサである、請求項９に記載の方法。
  11. 複数のボンドワイヤを用いて前記第２のコンデンサの電極を前記第１のコンデンサの電極に接続することを更に備える請求項１に記載の方法。
  12. 前記第２のコンデンサの電極をパッケージゲートリードに接続することを更に備える請求項１１に記載の方法。
  13. 前記第２のコンデンサがバーコンデンサである、請求項１１に記載の方法。
  14. 前記目標インピーダンス値は、０オーム〜１００オームの実インピーダンスを有する、請求項１に記載の方法。
  15. 前記半導体トランジスタは、半導体ダイ上で線形アレイに配置された１つ又は複数の空乏モードトランジスタを含む、請求項１に記載の方法。
  16. 前記第１のコンデンサの第１の値を選択すること、
    前記第２のコンデンサの第２の値を選択すること、
    前記第１の値を有する前記第１のコンデンサと前記第２の値を有する前記第２のコンデンサとを備えるパッケージにおいて前記半導体トランジスタを組み立てること
    を更に備える請求項１に記載の方法。
  17. 同調半導体トランジスタであって、
    前記半導体トランジスタと、
    前記半導体トランジスタの入力マッチング回路網の第１の容量性分路であって前記半導体トランジスタの少なくとも１つのゲートコンタクトに接続された前記第１の容量性分路と、
    前記半導体トランジスタの前記入力マッチング回路網の第２の容量性分路であって前記半導体トランジスタの前記少なくとも１つのゲートコンタクトに接続された前記第２の容量性分路と、を備え、
    前記第２の容量性分路が切断された状態で前記半導体トランジスタに向かって見た前記第１の容量性分路において決定されるＳ１１散乱パラメータ曲線の共振ループのピークが前記半導体トランジスタの目標周波数の約２倍の周波数であり、
    前記第２の容量性分路が接続された状態での前記第２の容量性分路への入力における入力インピーダンスが前記目標周波数における目標インピーダンス値にほぼ等しい、同調半導体トランジスタ。
  18. 前記半導体トランジスタは、ダイ上に集積された複数の窒化ガリウムトランジスタを含む、請求項１７に記載の同調半導体トランジスタ。
  19. 前記複数の窒化ガリウムトランジスタが線形アレイに配置されている、請求項１８に記載の同調半導体トランジスタ。
  20. 前記複数の窒化ガリウムトランジスタが空乏モードトランジスタを含む、請求項１８に記載の同調半導体トランジスタ。
  21. 前記複数の窒化ガリウムトランジスタが高電子移動度トランジスタを含む、請求項１８に記載の同調半導体トランジスタ。
  22. 前記目標周波数におけるドレイン効率が約５０％〜約７５％である、請求項１８に記載の同調半導体トランジスタ。
  23. 前記複数の窒化ガリウムトランジスタが線形アレイに配置されており、前記半導体トランジスタの単位長さ当たりの定格電力が約１Ｗ／ｍｍ〜約１５Ｗ／ｍｍである、請求項１８に記載の同調半導体トランジスタ。
  24. 前記複数の窒化ガリウムトランジスタが、シリコン基板上に形成された窒化ガリウム層を含む、請求項１８に記載の同調半導体トランジスタ。
  25. 前記シリコン基板と前記窒化ガリウム層との間に形成された少なくとも１つの転移層を更に備える請求項２４に記載の同調半導体トランジスタ。
  26. 前記第１の容量性分路は、
    約５ｐＦ〜約６０ｐＦの静電容量を有する第１のバーコンデンサと、
    前記第１のバーコンデンサの電極と前記半導体トランジスタの前記少なくとも１つのゲートコンタクトとの間に接続された第１の複数のボンドワイヤと
    を含む、請求項１７に記載の同調半導体トランジスタ。
  27. 前記第１の複数のボンドワイヤが金で形成され、且つ約１００マイクロメートル〜約５００マイクロメートルで離間配置される、請求項２６に記載の同調半導体トランジスタ。
  28. 前記第２の容量性分路は、
    約５ｐＦ〜約６０ｐＦの静電容量を有する第２のバーコンデンサと、
    前記第２のバーコンデンサの電極と前記第１のバーコンデンサの電極との間に接続された第２の複数のボンドワイヤと
    を含む、請求項２６に記載の同調半導体トランジスタ。
  29. 前記第１及び第２の複数のボンドワイヤが金で形成され、且つ約１００マイクロメートル〜約５００マイクロメートルで離間配置される、請求項２８に記載の同調半導体トランジスタ。
  30. 前記半導体トランジスタ並びに前記第１及び第２の容量性分路を収容するパッケージと、
    前記第２の容量性分路に接続され、前記少なくとも１つのゲートコンタクトへのゲート接続を提供する金属リードと
    を更に備える請求項１７に記載の同調半導体トランジスタ。
  31. 前記半導体トランジスタの実入力インピーダンスが０オーム〜約１００オームである、請求項３０に記載の同調半導体トランジスタ。
  32. 前記目標周波数が約１ＧＨｚ〜約６ＧＨｚである、請求項１７に記載の同調半導体トランジスタ。
  33. 単一のパワートランジスタとして並列に動作するように回路基板上に請求項１６に記載されるように各々組み立てられた複数の半導体トランジスタ。
JP2016191254A 2015-10-08 2016-09-29 同調半導体増幅器 Active JP6906918B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/878,952 2015-10-08
US14/878,952 US9806159B2 (en) 2015-10-08 2015-10-08 Tuned semiconductor amplifier

Publications (2)

Publication Number Publication Date
JP2017073769A JP2017073769A (ja) 2017-04-13
JP6906918B2 true JP6906918B2 (ja) 2021-07-21

Family

ID=57017983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016191254A Active JP6906918B2 (ja) 2015-10-08 2016-09-29 同調半導体増幅器

Country Status (5)

Country Link
US (3) US9806159B2 (ja)
EP (2) EP3154193B1 (ja)
JP (1) JP6906918B2 (ja)
KR (1) KR102588005B1 (ja)
CN (1) CN107068667B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806159B2 (en) 2015-10-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Tuned semiconductor amplifier
US20170302245A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. Ultra-broad bandwidth matching technique
DE102016115286A1 (de) * 2016-08-17 2018-02-22 Infineon Technologies Ag Integrierte Schaltung mit Verstärker-MOSFET
WO2018105520A1 (ja) * 2016-12-08 2018-06-14 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US11158575B2 (en) 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices
CN109950307A (zh) * 2019-03-28 2019-06-28 厦门市三安集成电路有限公司 氮化镓射频器件、参数确定方法和射频器件制作方法
US11257940B2 (en) * 2020-01-14 2022-02-22 Cree, Inc. Group III HEMT and capacitor that share structural features
US11616054B2 (en) * 2020-05-08 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor devices
US11658177B2 (en) * 2020-12-07 2023-05-23 Globalfoundries U.S. Inc. Semiconductor device structures with a substrate biasing scheme
CN113036377B (zh) * 2020-12-21 2021-09-28 安徽大学 一种射频微***中金丝互连垂直补偿结构及其设计方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59216307A (ja) * 1983-05-25 1984-12-06 Nec Corp 半導体素子用整合回路
JPH0575357A (ja) * 1991-09-10 1993-03-26 Mitsubishi Electric Corp 低雑音増幅器
JP2675768B2 (ja) * 1995-05-19 1997-11-12 株式会社日立製作所 電力増幅器モジュールおよび無線機
JPH09121127A (ja) * 1995-10-26 1997-05-06 Murata Mfg Co Ltd 高周波増幅集積回路装置
JP2000312122A (ja) * 1999-04-27 2000-11-07 Fujitsu Quantum Devices Ltd 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20030030504A1 (en) 2001-08-10 2003-02-13 Telefonaktiebolaget Lm Ericsson Tunable impedance matching circuit for RF power amplifier
DE10209517A1 (de) * 2002-03-04 2003-06-26 Infineon Technologies Ag Abstimmbares, kapazitives Bauteil und LC-Oszillator mit dem Bauteil
US7135720B2 (en) 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
DE102004017788B4 (de) * 2004-04-02 2008-01-03 Atmel Germany Gmbh Oszillator mit abstimmbarer Diffusionskapazität als Schwingkreiskapazität
JP2006025233A (ja) * 2004-07-08 2006-01-26 Mitsubishi Electric Corp マイクロ波増幅回路
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7372334B2 (en) 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
JP2007060616A (ja) * 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
EP1931027A4 (en) * 2005-09-30 2009-11-11 Fujitsu Ltd AMPLIFIER WITH VARIABLE GAIN AND CONTROL PROCESS THEREFOR
US7821053B2 (en) * 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
JP2009232076A (ja) * 2008-03-21 2009-10-08 Mitsubishi Electric Corp 高周波電力増幅器
US7986184B2 (en) 2009-12-18 2011-07-26 Nxp B.V. Radio frequency amplifier with effective decoupling
US8416023B2 (en) 2010-06-08 2013-04-09 Nxp B.V. System and method for compensating for changes in an output impedance of a power amplifier
TWI446761B (zh) 2011-04-01 2014-07-21 Htc Corp 動態進行阻抗匹配之方法及通訊裝置
US8310305B1 (en) 2011-04-14 2012-11-13 Rockwell Collins, Inc. Tapered-impedance distributed switching power amplifiers
US8698564B2 (en) * 2011-05-24 2014-04-15 Panasonic Corporation Radio frequency amplifier circuit
US9419568B2 (en) 2013-06-03 2016-08-16 Skyworks Solutions, Inc. Circuits and methods related to power amplifier efficiency based on multi-harmonic approximation
US9484222B2 (en) * 2014-02-19 2016-11-01 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
US9438200B2 (en) 2014-03-26 2016-09-06 Teledyne Wireless, Llc Compact broadband impedance transformer
US10290566B2 (en) * 2014-09-23 2019-05-14 Infineon Technologies Austria Ag Electronic component
JP6190399B2 (ja) 2015-01-28 2017-08-30 株式会社東芝 高周波半導体増幅器
US9806159B2 (en) 2015-10-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Tuned semiconductor amplifier
US20170302245A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. Ultra-broad bandwidth matching technique

Also Published As

Publication number Publication date
US20170104075A1 (en) 2017-04-13
US10204992B2 (en) 2019-02-12
EP3742607A1 (en) 2020-11-25
US20180083105A1 (en) 2018-03-22
EP3742607B1 (en) 2023-11-01
CN107068667B (zh) 2021-08-17
US9806159B2 (en) 2017-10-31
US20170104073A1 (en) 2017-04-13
EP3154193A1 (en) 2017-04-12
JP2017073769A (ja) 2017-04-13
KR102588005B1 (ko) 2023-10-11
EP3154193B1 (en) 2020-07-15
KR20170042253A (ko) 2017-04-18
US9722032B2 (en) 2017-08-01
CN107068667A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
JP6906918B2 (ja) 同調半導体増幅器
US20200044024A1 (en) High power transistor with interior-fed gate fingers
US11817450B2 (en) Heterolithic integrated circuits including integrated devices formed on semiconductor materials of different elemental composition
TWI798129B (zh) 具有屏蔽傳輸線結構之射頻放大器
JP2013501362A (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
US11791389B2 (en) Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
US20200020681A1 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
Schwantuschke et al. High-gain millimeter-wave AlGaN/GaN transistors
US20210408978A1 (en) Radio frequency transistor amplifiers having leadframes with integrated shunt inductors and/or direct current voltage source inputs
Ture et al. First demonstration of W-band Tri-gate GaN-HEMT power amplifier MMIC with 30 dBm output power
CN115362545A (zh) 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器
US20210408976A1 (en) Multi-zone radio frequency transistor amplifiers
US11522504B2 (en) Wideband RF short/DC block circuit for RF devices and applications
US20220254762A1 (en) Device packages with uniform components and methods of forming the same
US8350271B2 (en) Transistor including shallow trench and electrically conductive substrate for improved RF grounding
US11677362B2 (en) Radio frequency transistor amplifiers having multi-layer encapsulations that include functional electrical circuits
Gogoi et al. New vertical silicon microwave power transistor structure and package with inherent thermal self protection
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
JP2005101565A (ja) スイッチ用半導体装置及びスイッチ回路
Sullivan et al. Silicon MOSFET distributed amplifier
CN118315422A (en) Semiconductor device and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210630

R150 Certificate of patent or registration of utility model

Ref document number: 6906918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150