JP6903195B1 - 遅延ロックループデバイスとその動作方法 - Google Patents
遅延ロックループデバイスとその動作方法 Download PDFInfo
- Publication number
- JP6903195B1 JP6903195B1 JP2020085572A JP2020085572A JP6903195B1 JP 6903195 B1 JP6903195 B1 JP 6903195B1 JP 2020085572 A JP2020085572 A JP 2020085572A JP 2020085572 A JP2020085572 A JP 2020085572A JP 6903195 B1 JP6903195 B1 JP 6903195B1
- Authority
- JP
- Japan
- Prior art keywords
- delay
- clock
- copy
- time point
- loop device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003111 delayed effect Effects 0.000 title description 9
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000003247 decreasing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 abstract description 16
- 230000001934 delay Effects 0.000 abstract description 7
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
110 遅延線
120 コピー回路
130 位相検出器
140 遅延制御器
150 発振器
160 イネーブル信号生成器
D_CLK 遅延クロック
DCD 遅延コード
DCS 遅延制御信号
DN、UP 遅延コマンド
ES イネーブル信号
FB_CLK フィードバッククロック
I_CLK 入力クロック
RDT コピー遅延時間長
S110〜S140 ステップ
t1 第1時間点
t2 第2時間点
t3 第3時間点
Claims (13)
- 入力クロックを受信し、複数ビットの遅延コードに反応して前記入力クロックに遅延を行うことで遅延クロックを提供するように構成された遅延線と、
前記遅延線に結合され、コピー遅延時間長を有し、前記遅延クロックを受信し、前記遅延クロックに基づいてフィードバッククロックを生成するように構成されたコピー回路と、
前記コピー回路に結合され、前記入力クロックと前記フィードバッククロックを受信し、前記入力クロックと前記フィードバッククロックを比較して遅延制御信号を生成するように構成された位相検出器と、
前記位相検出器及び前記遅延線に結合され、制御クロックに基づいて前記遅延制御信号に従って第1時間点で前記遅延コードを生成し、且つ前記コピー遅延時間長により前記第1時間点を第2時間点に遅延させ、前記第2時間点で前記遅延線に前記遅延コードを提供し、前記遅延線に前記第2時間点で前記入力クロックのタイミングを調整する遅延制御器と、
を含み、
前記制御クロックの周期は、前記コピー遅延時間長よりも大きく、前記コピー遅延時間長に少なくとも1つの前記入力クロックの周期を加えた時間長よりも小さい、遅延ロックループデバイス。 - 前記遅延制御器は、前記第2時間点の後の第3時間点で別の遅延コードを提供し、前記第3時間点と前記第1時間点の間の時間の長さは、前記制御クロックの周期に略等しい請求項1に記載の遅延ロックループデバイス。
- 前記コピー遅延時間長は、前記遅延ロックループデバイスのプロセスによって生成されるトランジスタスキューに従って調整され、前記トランジスタスキューは、トランジスタの閾値電圧によって決定される請求項1又は2に記載の遅延ロックループデバイス。
- 前記コピー遅延時間長は、前記トランジスタスキューのスロースキューに従って増加され、前記コピー遅延時間長は、前記トランジスタスキューのファーストスキューに従って低減される請求項3に記載の遅延ロックループデバイス。
- 前記遅延制御器に結合され、前記制御クロックを提供するように構成された発振器を更に含む請求項1〜4の何れか一項に記載の遅延ロックループデバイス。
- 前記発振器は、イネーブル信号に従って有効にされて前記制御クロックを提供する請求項5に記載の遅延ロックループデバイス。
- 前記発振器に結合され、前記イネーブル信号を提供するように構成されたイネーブル信号生成器を更に含む請求項6に記載の遅延ロックループデバイス。
- 前記イネーブル信号生成器は、更に、前記遅延線、前記コピー回路、前記位相検出器及び前記遅延制御器に結合され、前記イネーブル信号によって前記遅延線、前記コピー回路、前記位相検出器及び前記遅延制御器を有効にする請求項7に記載の遅延ロックループデバイス。
- 入力クロックを受信し、複数ビットの遅延コードに反応して前記入力クロックを遅延させることで遅延クロックを提供するステップと、
前記遅延クロックに基づいてフィードバッククロックを生成するステップと、
前記入力クロックと前記フィードバッククロックを比較して遅延制御信号を生成するステップと、
制御クロックに基づいて前記遅延制御信号に従って第1時間点で前記遅延コードを生成し、且つコピー遅延時間長により前記第1時間点を第2時間点に遅延させ、前記第2時間点で遅延コードを提供し、前記第2時間点で前記入力クロックのタイミングを調整するステップと、
を含み、
前記制御クロックの周期は、前記コピー遅延時間長よりも大きく、前記コピー遅延時間長に少なくとも1つの前記入力クロックの周期を加えた時間長よりも小さい、遅延ロックループデバイスの動作方法。 - 前記第2時間点の後の第3時間点は、別の遅延コードを提供することを更に含み、
前記第3時間点と前記第1時間点との間の時間長は、前記制御クロックの周期に略等しい請求項9に記載の動作方法。 - 前記遅延ロックループデバイスのプロセスによって生成されるトランジスタスキューに従って前記コピー遅延時間長を調整し、前記トランジスタスキューは、トランジスタの閾値電圧によって決定される請求項9又は請求項10に記載の動作方法。
- 前記コピー遅延時間長は、前記トランジスタスキューのスロースキューに従って増加され、前記コピー遅延時間長は、前記トランジスタスキューのファーストスキューに従って低減される請求項11に記載の動作方法。
- イネーブル信号に従って前記制御クロックを提供するステップを更に含む請求項9に記載の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020085572A JP6903195B1 (ja) | 2020-05-15 | 2020-05-15 | 遅延ロックループデバイスとその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020085572A JP6903195B1 (ja) | 2020-05-15 | 2020-05-15 | 遅延ロックループデバイスとその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6903195B1 true JP6903195B1 (ja) | 2021-07-14 |
JP2021180434A JP2021180434A (ja) | 2021-11-18 |
Family
ID=76753164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020085572A Active JP6903195B1 (ja) | 2020-05-15 | 2020-05-15 | 遅延ロックループデバイスとその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6903195B1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3479389B2 (ja) * | 1995-06-21 | 2003-12-15 | 株式会社日立製作所 | データ処理システム及び半導体集積回路 |
US6856558B1 (en) * | 2002-09-20 | 2005-02-15 | Integrated Device Technology, Inc. | Integrated circuit devices having high precision digital delay lines therein |
JP2004328459A (ja) * | 2003-04-25 | 2004-11-18 | Renesas Technology Corp | クロック再生回路及び半導体集積回路 |
JP2009177778A (ja) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | Dll回路及びこれを用いた半導体装置、並びに、dll回路の制御方法 |
KR100980405B1 (ko) * | 2008-10-13 | 2010-09-07 | 주식회사 하이닉스반도체 | Dll 회로 |
JP2012094205A (ja) * | 2010-10-26 | 2012-05-17 | Elpida Memory Inc | 半導体装置 |
US9543967B2 (en) * | 2013-01-29 | 2017-01-10 | Longitude Semiconductor S.A.R.L. | DLL circuit and semiconductor device |
-
2020
- 2020-05-15 JP JP2020085572A patent/JP6903195B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021180434A (ja) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7528639B2 (en) | DLL circuit and method of controlling the same | |
KR100810073B1 (ko) | 반도체 메모리 장치 및 그 구동방법 | |
USRE45604E1 (en) | DLL circuit adapted to semiconductor device | |
US20130099838A1 (en) | Semiconductor integrated circuit and method for driving the same | |
US8390350B2 (en) | Clock signal delay circuit for a locked loop circuit | |
KR20080020346A (ko) | 반도체 메모리 장치 | |
US7667510B2 (en) | Delay locked loop circuit and method thereof | |
US10965292B1 (en) | Delay-locked loop device and operation method therefor | |
US8836393B2 (en) | Fast measurement initialization for memory | |
JP5105978B2 (ja) | 半導体メモリ装置 | |
KR102414817B1 (ko) | 지연 락 루프 디바이스와 그 동작 방법 | |
KR20090109255A (ko) | 레지스터 제어형 지연고정루프회로 | |
JP6903195B1 (ja) | 遅延ロックループデバイスとその動作方法 | |
US7629821B2 (en) | Semiconductor memory device | |
US8598927B2 (en) | Internal clock generator and operating method thereof | |
US8638137B2 (en) | Delay locked loop | |
TWI732558B (zh) | 延遲鎖相迴路裝置及其操作方法 | |
CN113746475B (zh) | 延迟锁相回路装置及其操作方法 | |
KR101002925B1 (ko) | 지연고정루프회로 | |
KR100801740B1 (ko) | 지연고정루프 제어회로 | |
KR20130142743A (ko) | 지연 제어회로 및 이를 포함하는 클럭 생성회로 | |
US20120187992A1 (en) | Clock delay circuit | |
KR20120087642A (ko) | 고정신호 생성회로 및 이를 포함하는 지연고정루프 | |
JP2011049660A (ja) | Dll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6903195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |