JP6897287B2 - Light emitting element - Google Patents

Light emitting element Download PDF

Info

Publication number
JP6897287B2
JP6897287B2 JP2017090403A JP2017090403A JP6897287B2 JP 6897287 B2 JP6897287 B2 JP 6897287B2 JP 2017090403 A JP2017090403 A JP 2017090403A JP 2017090403 A JP2017090403 A JP 2017090403A JP 6897287 B2 JP6897287 B2 JP 6897287B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
rod
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017090403A
Other languages
Japanese (ja)
Other versions
JP2018190794A (en
Inventor
敦生 道上
敦生 道上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017090403A priority Critical patent/JP6897287B2/en
Publication of JP2018190794A publication Critical patent/JP2018190794A/en
Application granted granted Critical
Publication of JP6897287B2 publication Critical patent/JP6897287B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本開示は、発光素子に係る。 The present disclosure relates to a light emitting device.

近年、ロッド状構造を含むロッド状発光素子が注目されている（例えば、特許文献１〜３）。ロッド状発光素子では、例えばｎ型半導体から成る１以上のｎ側の半導体ロッド、そのロッドの表面を覆う活性層、および活性層を覆う、例えばｐ型半導体からなる層を含んでいる。
ロッド状発光素子は、半導体ロッドの表面全体が発光面となり得るため、従来の発光素子に比べて、単位体積当たりの発光面積を広くできる利点がある。 In recent years, a rod-shaped light emitting device including a rod-shaped structure has attracted attention (for example, Patent Documents 1 to 3). The rod-shaped light emitting device includes, for example, one or more n-side semiconductor rods made of an n-type semiconductor, an active layer covering the surface of the rod, and a layer made of, for example, a p-type semiconductor covering the active layer.
Since the entire surface of the semiconductor rod can serve as a light emitting surface, the rod-shaped light emitting element has an advantage that the light emitting area per unit volume can be widened as compared with the conventional light emitting element.

特開２０１３−００４６６１号公報Japanese Unexamined Patent Publication No. 2013-004661 特開２０１５−１４２０２０号公報Japanese Unexamined Patent Publication No. 2015-14202 特開２０１５−５０８９４１号公報Japanese Unexamined Patent Publication No. 2015-508941

しかしながら、従来のロッド状構造を有する発光素子は、単位体積当たりの発光面積を広くできる利点を十分に生かし切れておらず、まだ発光効率が十分に高いとはいえない。
そこで、本開示は、発光効率を高めることのできるロッド状構造を有する発光素子を提供することを目的とする。 However, the conventional light emitting element having a rod-shaped structure has not fully utilized the advantage of being able to widen the light emitting area per unit volume, and it cannot be said that the light emitting efficiency is sufficiently high.
Therefore, an object of the present disclosure is to provide a light emitting element having a rod-like structure capable of increasing luminous efficiency.

本開示に係る発光素子は、
ｎ側半導体ロッドと、
前記ｎ側半導体ロッドを覆う半導体から成る活性層と、
前記活性層を覆うｐ側半導体被覆層と、を含み、
前記ｎ側半導体ロッドは、ｎ型不純物を含むｎ型半導体ロッド本体部と該ｎ型半導体ロッド本体部の上面に設けられたｐ型不純物を含む第１半導体層と該第１半導体層の上面に設けられ、前記第１半導体層よりｐ型不純物濃度の低い第２半導体層とを含むことを特徴とする。 The light emitting device according to the present disclosure is
n-side semiconductor rod and
An active layer made of a semiconductor covering the n-side semiconductor rod,
Including a p-side semiconductor coating layer covering the active layer,
The n-side semiconductor rod is formed on an n-type semiconductor rod main body containing n-type impurities, a first semiconductor layer containing p-type impurities provided on the upper surface of the n-type semiconductor rod main body, and an upper surface of the first semiconductor layer. It is characterized by including a second semiconductor layer provided and having a lower p-type impurity concentration than the first semiconductor layer.

本開示に係る発光素子によれば、ロッド状発光素子の発光効率を高めることができる。 According to the light emitting element according to the present disclosure, the luminous efficiency of the rod-shaped light emitting element can be improved.

図１は、本開示の実施形態に係る発光素子の概略上面図である。FIG. 1 is a schematic top view of a light emitting device according to the embodiment of the present disclosure. 図２は、図１のＩＩ−ＩＩ線に沿った概略断面図である。FIG. 2 is a schematic cross-sectional view taken along the line II-II of FIG. 図３Ａは、図２に示すロッド状発光部の断面図の部分拡大図である。FIG. 3A is a partially enlarged view of a cross-sectional view of the rod-shaped light emitting portion shown in FIG. 図３Ｂは、ロッド状発光部の変形例の部分拡大図である。FIG. 3B is a partially enlarged view of a modified example of the rod-shaped light emitting portion. 図４は、図３ＡのＩＶ−ＩＶ線に沿った模式断面図である。FIG. 4 is a schematic cross-sectional view taken along the line IV-IV of FIG. 3A. 図５は、ロッド状発光部の変形例を示す模式断面図である。FIG. 5 is a schematic cross-sectional view showing a modified example of the rod-shaped light emitting portion. 本開示に係る発光素子の製造方法を説明するための断面図１である。It is sectional drawing 1 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図２である。It is sectional drawing 2 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図３である。It is sectional drawing 3 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図４である。It is sectional drawing 4 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図５である。It is sectional drawing 5 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図６である。It is sectional drawing 6 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図７である。It is sectional drawing 7 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図８である。It is sectional drawing 8 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure. 本開示に係る発光素子の製造方法を説明するための断面図９である。9 is a cross-sectional view 9 for explaining a method of manufacturing a light emitting element according to the present disclosure. 本開示に係る発光素子の製造方法を説明するための断面図１０である。It is sectional drawing 10 for demonstrating the manufacturing method of the light emitting element which concerns on this disclosure.

上述したように、従来のロッド状構造を有する発光素子は、単位体積当たりの発光面積を広くできる利点を十分に生かし切れておらず、まだ発光効率が十分に高いとはいえない。以上の課題を解決するために、本発明者はロッド状構造を有する発光素子の発光効率を向上させるべく鋭意検討した。その結果、ｎ型半導体ロッドの上面に直接活性層を形成すると、活性層の上面近傍において逆方向のリーク電流が生じ、その逆方向のリーク電流により発光効率の向上が妨げてられていることがわかった。そこで、本発明者は、ｎ側半導体ロッドの上面近傍において生じる逆方向のリーク電流を抑制するために、ｎ型半導体ロッドの上面に、ｎ型半導体ロッドより不純物濃度が低い抵抗の大きい、例えば、半絶縁性（ｉ型）の半導体層を形成することを試みた。しかしながら、ｎ型半導体ロッドの上面にｉ型半導体層を形成したことによる効果、すなわち発光効率の向上は限定的であった。その原因を解明するために、順方向電圧に対する逆リーク電流を調べた結果、ｎ型半導体ロッドの上面にｉ型半導体層を形成した構造では、比較的低い順方向電圧で逆リーク電流が生じ、その順方向電圧値を超えると急激に逆リーク電流が増えることがわかった。そこでさらに、本発明者は、ｎ型半導体ロッドの上面とｉ型半導体層の間に、ｐ型不純物を含む、例えば、ｐ型半導体層を形成してｎ型半導体ロッドとｉ型半導体層間のバンドオフセットを大きくしたところ、逆リーク電流が発生し始める順方向電圧を大きくすることができ、その結果、ロッド状構造を有する発光素子において発光効率を向上させることができた。 As described above, the conventional light emitting device having a rod-shaped structure has not fully utilized the advantage of being able to widen the light emitting area per unit volume, and it cannot be said that the light emitting efficiency is sufficiently high yet. In order to solve the above problems, the present inventor has diligently studied to improve the luminous efficiency of the light emitting element having a rod-shaped structure. As a result, when the active layer is formed directly on the upper surface of the n-type semiconductor rod, a leakage current in the reverse direction is generated in the vicinity of the upper surface of the active layer, and the leakage current in the reverse direction hinders the improvement of the luminous efficiency. all right. Therefore, in order to suppress the leakage current in the reverse direction generated near the upper surface of the n-side semiconductor rod, the present inventor has a large resistance on the upper surface of the n-type semiconductor rod, which has a lower impurity concentration than the n-type semiconductor rod, for example. An attempt was made to form a semi-insulating (i-type) semiconductor layer. However, the effect of forming the i-type semiconductor layer on the upper surface of the n-type semiconductor rod, that is, the improvement of luminous efficiency has been limited. As a result of investigating the reverse leakage current with respect to the forward voltage in order to clarify the cause, in the structure in which the i-type semiconductor layer is formed on the upper surface of the n-type semiconductor rod, the reverse leakage current is generated at a relatively low forward voltage. It was found that the reverse leakage current suddenly increased when the forward voltage value was exceeded. Therefore, the present inventor further forms a p-type semiconductor layer containing p-type impurities between the upper surface of the n-type semiconductor rod and the i-type semiconductor layer, for example, and forms a band between the n-type semiconductor rod and the i-type semiconductor layer. When the offset is increased, the forward voltage at which the reverse leak current starts to be generated can be increased, and as a result, the light emitting efficiency can be improved in the light emitting element having a rod-shaped structure.

本開示の発光素子は、上述した本発明者が独自に得た知見に基づいて成されたものである。すなわち、本開示の発光素子は、ｎ側半導体ロッドと、ｎ側半導体ロッドを覆う活性層と、活性層を覆うｐ側半導体被覆層とを含み、ｎ側半導体ロッドは、ｎ型不純物を含むｎ型半導体ロッド本体部とそのｎ型半導体ロッド本体部の上面に設けられたｐ型不純物を含む第１半導体層とその第１半導体層の上面に設けられ、前記第１半導体層よりｐ型不純物濃度の低い第２半導体層とを含んでいる。
以上のように構成された本開示の発光素子は、ｎ側半導体ロッドが、ｎ型半導体ロッド本体部側から順にｐ型不純物を含む第１半導体層と、前記第１半導体層よりｐ型不純物濃度の低い第２半導体層とを含むことにより、ｎ型半導体ロッド本体部の上面近傍における逆リーク電流を抑えることができ、発光素子の発光効率を高めることができる。 The light emitting device of the present disclosure is made based on the above-mentioned knowledge independently obtained by the present inventor. That is, the light emitting element of the present disclosure includes an n-side semiconductor rod, an active layer covering the n-side semiconductor rod, and a p-side semiconductor coating layer covering the active layer, and the n-side semiconductor rod contains n-type impurities. A first semiconductor layer containing p-type impurities provided on the upper surface of the type semiconductor rod main body and its n-type semiconductor rod main body and the upper surface of the first semiconductor layer thereof are provided, and the p-type impurity concentration is higher than that of the first semiconductor layer. Includes a low second semiconductor layer.
In the light emitting device of the present disclosure configured as described above, the n-side semiconductor rod has a first semiconductor layer containing p-type impurities in order from the n-type semiconductor rod main body side, and a p-type impurity concentration from the first semiconductor layer. By including the second semiconductor layer having a low value, the reverse leakage current in the vicinity of the upper surface of the n-type semiconductor rod main body can be suppressed, and the light emitting efficiency of the light emitting element can be improved.

また、本開示の発光素子は、ｎ側半導体ロッドは、複数の側面を有する多角柱形状であり、半導体から成る活性層は、ｎ側半導体ロッドの少なくとも側面上に設けられた複数の井戸層と、ｎ側半導体ロッドの稜線上に設けられた稜線部を含み、隣接する井戸層は稜線部によって分離されており、かつ稜線部のバンドギャップは井戸層のバンドギャップより広くされていることが好ましい。このようにすると、隣接する井戸層の間でキャリア移動が起こり難く、井戸層内へのキャリア閉じ込め効果を向上させることができる。これにより、発光素子の発光効率をより高めることができる。 Further, in the light emitting element of the present disclosure, the n-side semiconductor rod has a polygonal column shape having a plurality of side surfaces, and the active layer made of the semiconductor includes a plurality of well layers provided on at least the side surfaces of the n-side semiconductor rod. , It is preferable that the adjacent well layer includes the ridge portion provided on the ridge line of the n-side semiconductor rod, the adjacent well layer is separated by the ridge line portion, and the band gap of the ridge line portion is wider than the band gap of the well layer. .. In this way, carrier transfer between adjacent well layers is unlikely to occur, and the carrier confinement effect in the well layer can be improved. As a result, the luminous efficiency of the light emitting element can be further increased.

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分または部材を示す。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description, terms indicating a specific direction or position (for example, "top", "bottom", "right", "left", and other terms including those terms) are used as necessary. .. The use of these terms is to facilitate understanding of the invention with reference to the drawings, and the meaning of these terms does not limit the technical scope of the invention. Further, the parts having the same reference numerals appearing in a plurality of drawings indicate the same parts or members.

図１は、本開示の実施形態に係る発光素子１の概略上面図、図２は、図１のＩＩ−ＩＩ線に沿った発光素子１の概略断面図である。図１および図２に示すように、実施形態に係る発光素子１は、成長基板５０、バッファ層４５、下地層４０、絶縁膜９０、９１、ロッド状の発光部分５（以下「ロッド状発光部５」と称する）、および電極７０、７１、８０、８１、８２、を含んでいる。 FIG. 1 is a schematic top view of the light emitting element 1 according to the embodiment of the present disclosure, and FIG. 2 is a schematic cross-sectional view of the light emitting element 1 along the line II-II of FIG. As shown in FIGS. 1 and 2, the light emitting element 1 according to the embodiment includes a growth substrate 50, a buffer layer 45, a base layer 40, insulating films 90, 91, and a rod-shaped light emitting portion 5 (hereinafter, “rod-shaped light emitting portion”). 5 ”), and electrodes 70, 71, 80, 81, 82.

ロッド状発光部５は柱状であり、図１の例では六角柱状である。発光素子１は、少なくとも１つ以上のロッド状発光部５を含んでいる。図１の発光素子１は、２３個のロッド状発光部５を含んでいる。
図３Ａは、図２に示すロッド状発光部５の断面図の部分拡大図である。図３Ａに示すように、個々のロッド状発光部５は、ｎ側半導体ロッド１０、活性層２０およびｐ側半導体被覆層３０を含んでいる。ｎ側半導体ロッド１０は、ｎ型半導体からなるｎ型半導体ロッド本体部１１とｎ型半導体ロッド本体部１１の上面に設けられたｐ型不純物を含む、例えば、ｐ型の第１半導体層１２と、第１半導体層１２よりｐ型不純物濃度の低い、例えば、ｉ型の第２半導体層１３とを含む。第１半導体層１２及び第２半導体層１３のｐ型不純物の濃度は、例えば、３次元アトムプローブ（３ＤＡＰ）により測定することができる。ｎ側半導体ロッド１０において、第１半導体層１２の厚さｔｐ及び第２半導体層１３の厚さｔｉはそれぞれ０．１μｍ以上であることが好ましく、第１半導体層１２の厚さｔｐと第２半導体層１３の厚さｔｉとを合わせた厚さｔｔｏｔａｌは、０．１μｍ以上、２μｍ以下であることが好ましい。 The rod-shaped light emitting portion 5 has a columnar shape, and in the example of FIG. 1, it has a hexagonal columnar shape. The light emitting element 1 includes at least one rod-shaped light emitting unit 5. The light emitting element 1 of FIG. 1 includes 23 rod-shaped light emitting units 5.
FIG. 3A is a partially enlarged view of a cross-sectional view of the rod-shaped light emitting portion 5 shown in FIG. As shown in FIG. 3A, each rod-shaped light emitting unit 5 includes an n-side semiconductor rod 10, an active layer 20, and a p-side semiconductor coating layer 30. The n-side semiconductor rod 10 includes, for example, a p-type first semiconductor layer 12 containing a p-type impurity provided on the upper surface of an n-type semiconductor rod main body 11 made of an n-type semiconductor and the n-type semiconductor rod main body 11. , For example, an i-type second semiconductor layer 13 having a lower p-type impurity concentration than the first semiconductor layer 12. The concentrations of p-type impurities in the first semiconductor layer 12 and the second semiconductor layer 13 can be measured by, for example, a three-dimensional atom probe (3DAP). In n-side semiconductor rod 10, it is preferable that the thickness t i of the first semiconductor layer 12 having a thickness of t p and the second semiconductor layer 13 is respectively 0.1μm or more, the thickness of the first semiconductor layer 12 t p If the thickness t total obtained by combining the thickness t i of the second semiconductor layer 13, 0.1 [mu] m or more and 2μm or less.

ｎ型半導体ロッド本体部１１を構成するｎ型半導体と、第１半導体層１２を構成するｐ型不純物を含む半導体と、第２半導体層１３を構成する、第１半導体層１２より不純物濃度の低い半導体は、同一組成の半導体であってもよいし、組成が異なっていてもよい。ｎ側半導体ロッド１０全体、特に、第１半導体層１２及び第２半導体層１３の結晶性を良好にするためには、ｎ型半導体ロッド本体部１１、第１半導体層１２及び第２半導体層１３のそれぞれをＧａＮ結晶からなる半導体で構成することが好ましい。また、第１半導体層１２及び第２半導体層１３のいずれか一方又は両方をｎ型半導体ロッド本体部１１よりバンドギャップの大きい半導体により構成すると、バンドオフセットを大きくすることができ、より逆方向リーク電流を抑制することが期待できる。 The impurity concentration is lower than that of the first semiconductor layer 12, which comprises the n-type semiconductor constituting the n-type semiconductor rod main body 11, the semiconductor containing the p-type impurities constituting the first semiconductor layer 12, and the second semiconductor layer 13. The semiconductor may be a semiconductor having the same composition or may have a different composition. In order to improve the crystallinity of the entire n-side semiconductor rod 10, particularly the first semiconductor layer 12 and the second semiconductor layer 13, the n-type semiconductor rod main body 11, the first semiconductor layer 12, and the second semiconductor layer 13 are used. It is preferable that each of the above is composed of a semiconductor made of a GaN crystal. Further, if either or both of the first semiconductor layer 12 and the second semiconductor layer 13 is composed of a semiconductor having a bandgap larger than that of the n-type semiconductor rod main body 11, the band offset can be increased and a more reverse leakage occurs. It can be expected to suppress the current.

また、ｎ側半導体ロッド１０において、ｎ型半導体ロッド本体部１１のｎ型不純物の濃度は、例えば、５×１０１７ｃｍ−３〜１×１０２０ｃｍ−３の範囲、好ましくは、１×１０１８ｃｍ−３〜５×１０１９ｃｍ−３の範囲に設定される。また、第１半導体層１２のｐ型不純物濃度は、例えば、１×１０１８ｃｍ−３〜５×１０２０ｃｍ−３の範囲、好ましくは、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の範囲に設定される。ｎ型半導体ロッド本体部１１及び第１半導体層１２はそれぞれ、ｐ型不純物濃度より低い濃度でｎ型不純物を含んでいてもよいが、それぞれのｎ型不純物濃度は典型的には実質的にｎ型不純物を含まない濃度である５×１０１７ｃｍ−３未満とすることが好ましい。第２半導体層１３のｎ型不純物濃度はｎ型半導体ロッド本体部１１のｎ型不純物濃度より低く、第２半導体層１３のｐ型不純物濃度は第１半導体層１２のｐ型不純物濃度より低く設定されることが好ましい。第２半導体層１３のｎ型不純物濃度及びｐ型不純物濃度はともに、実質的に不純物を含まない濃度である５×１０１７ｃｍ−３未満とすることができる。このようにすると、第２半導体層１３がｉ型となるかそれに近い性質を有することになるので、ｎ側半導体ロッド１０の上面を介した活性層２０に対する電流の供給を抑制することができる。尚、本明細書において、成長時に不純物の原料ガス（ｎ型不純物の原料ガス及びｐ型不純物の原料ガス）を含むことなく、半導体材料の原料ガスのみにより成長させた半導体層をアンドープ層といい、典型的にはこのアンドープ層の不純物濃度は５×１０１７ｃｍ−３未満である。 Further, in the n-side semiconductor rod 10, the concentration of n-type impurities in the n-type semiconductor rod main body 11 is, for example, in the range of 5 × 10 17 cm -3 to 1 × 10 20 cm -3 , preferably 1 × 10. It is set in the range of 18 cm -3 to 5 × 10 19 cm -3. The concentration of p-type impurities in the first semiconductor layer 12 is, for example, in the range of 1 × 10 18 cm -3 to 5 × 10 20 cm -3 , preferably 5 × 10 18 cm -3 to 1 × 10 20 cm. It is set in the range of -3. The n-type semiconductor rod main body 11 and the first semiconductor layer 12 may each contain n-type impurities at a concentration lower than the p-type impurity concentration, but each n-type impurity concentration is typically substantially n. It is preferably less than 5 × 10 17 cm -3, which is a concentration free of type impurities. The n-type impurity concentration of the second semiconductor layer 13 is set lower than the n-type impurity concentration of the n-type semiconductor rod main body 11, and the p-type impurity concentration of the second semiconductor layer 13 is set lower than the p-type impurity concentration of the first semiconductor layer 12. It is preferable to be done. Both the n-type impurity concentration and the p-type impurity concentration of the second semiconductor layer 13 can be less than 5 × 10 17 cm -3, which is a concentration substantially free of impurities. By doing so, since the second semiconductor layer 13 becomes i-type or has a property close to it, it is possible to suppress the supply of current to the active layer 20 via the upper surface of the n-side semiconductor rod 10. In the present specification, the semiconductor layer grown only with the raw material gas of the semiconductor material without containing the raw material gas of impurities (the raw material gas of n-type impurities and the raw material gas of p-type impurities) at the time of growth is referred to as an undoped layer. Typically, the impurity concentration of this undoped layer is less than 5 × 10 17 cm -3.

ｎ側半導体ロッド１０は、その側面１０ｃの一部または全部及び上面１０ａが、活性層２０で覆われている。すなわち、複数の側面１０ｃのうち一部の側面１０ｃまたは全ての側面１０ｃが活性層２０で覆われており、また、活性層２０に覆われた側面１０ｃのそれぞれにおいては、一部の領域または全ての領域が活性層２０で覆われている。なお、本実施形態では、少なくとも隣接する２つ以上の側面１０ｃ（例えば、図４の側面１０ｃ１と側面１０ｃ２）が、連続する活性層２０で覆われていることが好ましい。したがって、「複数の側面１０ｃのうち一部の側面１０ｃ」とは隣接する２つ以上の側面１０ｃを少なくとも含むことが好ましい。 A part or all of the side surface 10c and the upper surface 10a of the n-side semiconductor rod 10 are covered with the active layer 20. That is, of the plurality of side surfaces 10c, some side surfaces 10c or all side surfaces 10c are covered with the active layer 20, and in each of the side surface 10c covered with the active layer 20, a part or all of them. Region is covered with the active layer 20. In this embodiment, it is preferable that at least two or more adjacent side surfaces 10c (for example, side surfaces 10c 1 and side surfaces 10c 2 in FIG. 4) are covered with a continuous active layer 20. Therefore, it is preferable that "a part of the side surfaces 10c out of the plurality of side surfaces 10c" includes at least two or more side surfaces 10c adjacent to each other.

１つの側面１０ｃにおいて一部の領域のみが活性層２０で覆われている場合とは、例えば、図３Ａに示すように、ｎ側半導体ロッド１０の側面１０ｃ（例えば、１つの側面１０ｃ１）において、下面１０ｂ側の一部が絶縁膜９０に覆われており、絶縁膜９０から露出した領域のみが活性層２０に覆われている場合をいう。
本開示では、後述する製造方法において、ｎ側半導体ロッド１０の形成の際に絶縁膜９０を利用するときには、このような形態になり得る。 When only a part of the region is covered with the active layer 20 on one side surface 10c, for example, as shown in FIG. 3A, on the side surface 10c (for example, one side surface 10c 1 ) of the n-side semiconductor rod 10. The case where a part of the lower surface 10b side is covered with the insulating film 90 and only the region exposed from the insulating film 90 is covered with the active layer 20.
In the present disclosure, such a form can be obtained when the insulating film 90 is used when forming the n-side semiconductor rod 10 in the manufacturing method described later.

本実施形態では、発光面積を広くするという観点から、発光層として機能する活性層２０で覆う面積を広くするのが好ましい。つまり、側面１０ｃのうち絶縁膜９０から露出した領域の全てが、活性層２０に覆われているのが好ましい。
また、ロッド状発光部５のすべての側面において、活性層２０の厚さは実質的に同じであることが好ましい。同様に、ロッド状発光部５のすべての側面において、ｐ側半導体被覆層３０の厚さは実質的に同じであることが好ましい。これにより、ロッド状発光部５のすべての側面から同程度の発光を得ることができる。 In the present embodiment, from the viewpoint of increasing the light emitting area, it is preferable to increase the area covered by the active layer 20 that functions as the light emitting layer. That is, it is preferable that the entire region of the side surface 10c exposed from the insulating film 90 is covered with the active layer 20.
Further, it is preferable that the thickness of the active layer 20 is substantially the same on all the side surfaces of the rod-shaped light emitting portion 5. Similarly, it is preferable that the thickness of the p-side semiconductor coating layer 30 is substantially the same on all the side surfaces of the rod-shaped light emitting portion 5. Thereby, the same degree of light emission can be obtained from all the side surfaces of the rod-shaped light emitting unit 5.

さらに、ｎ側半導体ロッド１０の上面１０ａは活性層２０で覆われており、ｎ型半導体ロッド本体部１１の上面１１ａと活性層２０の間に、上面１１ａ側からｐ型不純物を含む第１半導体層１２と、ｎ型半導体ロッド本体部１１及び第１半導体層１２より不純物濃度の低い第２半導体層１３とを含む。なお、ｎ側半導体ロッド１０の下面１０ｂは、活性層２０で覆われることはなく、ｎ側半導体ロッド１０への通電経路として利用される。 Further, the upper surface 10a of the n-side semiconductor rod 10 is covered with the active layer 20, and the first semiconductor containing p-type impurities from the upper surface 11a side between the upper surface 11a of the n-type semiconductor rod main body 11 and the active layer 20. The layer 12 includes an n-type semiconductor rod main body 11 and a second semiconductor layer 13 having a lower impurity concentration than the first semiconductor layer 12. The lower surface 10b of the n-side semiconductor rod 10 is not covered with the active layer 20, and is used as an energization path to the n-side semiconductor rod 10.

活性層２０は、ｐ側半導体被覆層３０で覆われている。図３Ａの例では、活性層２０はｎ側半導体ロッド１０の側面１０ｃおよび上面１０ａに形成されており、ｐ側半導体被覆層３０は、活性層２０の側面２０ｃおよび上面２０ａを覆うように設けられている。 The active layer 20 is covered with a p-side semiconductor coating layer 30. In the example of FIG. 3A, the active layer 20 is formed on the side surface 10c and the upper surface 10a of the n-side semiconductor rod 10, and the p-side semiconductor coating layer 30 is provided so as to cover the side surface 20c and the upper surface 20a of the active layer 20. ing.

図４は、図３ＡのＩＶ−ＩＶ線に沿ったロッド状発光部５の模式断面図である。ｎ側半導体ロッド１０は六角形状であり、６つの辺がｎ側半導体ロッド１０の側面１０ｃ（側面１０ｃ１〜１０ｃ６）に相当し、６つの頂点がｎ側半導体ロッド１０の稜線１０ｒ（１０ｒ１〜１０ｒ６）に相当する。稜線１０ｒは、隣接する側面１０ｃの境界線であり、ｎ側半導体ロッド１０の長手方向（ｚ方向）に伸びている。例えば、ｎ側半導体ロッド１０が六角柱であり、側面１０ｃ１〜１０ｃ６が平坦な面である場合には、稜線１０ｒ１〜１０ｒ６は、ｎ側半導体ロッド１０の中心軸に平行な直線である。
活性層２０は、ｎ側半導体ロッド１０の六角形状の外周全体を連続して囲んでいる。活性層２０は、井戸層２１と稜線部２２とを含んでいる。井戸層２１は、ｎ側半導体ロッド１０の側面１０ｃに配置されている。隣接する２つの側面１０ｃをそれぞれ覆う２つの井戸層２１は、ｎ側半導体ロッド１０の稜線１０ｒの位置において分離されている。つまり、井戸層２１は、半導体ロッド１０の外周方向において不連続である。隣接する２つの井戸層２１の間、つまりｎ側半導体ロッド１０の稜線１０ｒの位置には稜線部２２が設けられている。この稜線部２２によって隣接する２つの井戸層２１が接続されることにより、ｎ側半導体ロッド１０の外周方向に連続する活性層２０が形成される。
上述したように、稜線１０ｒはｎ側半導体ロッド１０の長手方向（ｚ方向）に伸びているので、活性層２０の稜線部２２も、稜線１０ｒに沿って、ｎ側半導体ロッド１０の長手方向（ｚ方向）に伸びている。 FIG. 4 is a schematic cross-sectional view of the rod-shaped light emitting portion 5 along the IV-IV line of FIG. 3A. The n-side semiconductor rod 10 has a hexagonal shape, six sides correspond to the side surfaces 10c (side surfaces 10c 1 to 10c 6 ) of the n-side semiconductor rod 10, and six vertices correspond to the ridgeline 10r (10r 1) of the n-side semiconductor rod 10. It corresponds to 10r 6). The ridge line 10r is a boundary line between adjacent side surfaces 10c and extends in the longitudinal direction (z direction) of the n-side semiconductor rod 10. For example, when the n-side semiconductor rod 10 is a hexagonal column and the side surfaces 10c 1 to 10c 6 are flat surfaces, the ridge lines 10r 1 to 10r 6 are straight lines parallel to the central axis of the n-side semiconductor rod 10. is there.
The active layer 20 continuously surrounds the entire hexagonal outer circumference of the n-side semiconductor rod 10. The active layer 20 includes a well layer 21 and a ridgeline portion 22. The well layer 21 is arranged on the side surface 10c of the n-side semiconductor rod 10. The two well layers 21 that cover the two adjacent side surfaces 10c are separated at the position of the ridge line 10r of the n-side semiconductor rod 10. That is, the well layer 21 is discontinuous in the outer peripheral direction of the semiconductor rod 10. A ridge line portion 22 is provided between two adjacent well layers 21, that is, at a position of the ridge line 10r of the n-side semiconductor rod 10. By connecting two adjacent well layers 21 by the ridge line portion 22, an active layer 20 continuous in the outer peripheral direction of the n-side semiconductor rod 10 is formed.
As described above, since the ridge line 10r extends in the longitudinal direction (z direction) of the n-side semiconductor rod 10, the ridgeline portion 22 of the active layer 20 also extends in the longitudinal direction of the n-side semiconductor rod 10 along the ridgeline 10r. It extends in the z direction).

稜線部２２のバンドギャップは、井戸層２１のバンドギャップより広くなっている。つまり、稜線部２２は、量子井戸構造の障壁層と同様の機能を発揮し得る。これにより、以下の理由により、ロッド状発光部５の発光効率を向上し得る。
ロッド状発光部５を点灯する場合、発光素子１に電圧を印加する。これにより活性層２０にキャリアが注入され、発光が生じる。ここで、井戸層２１を、バンドギャップの大きい稜線部２２で分断することにより、分断された小寸法の井戸層２１内にキャリアを閉じ込めることができる。その結果、井戸層２１内での発光再結合の頻度を増加させることができ、発光効率を向上させることができる。また、稜線部２２間の距離が例えば数十ｎｍ程度に十分小さければ、量子効果を得ることができるため、より効率的にキャリアを井戸層２１内に閉じ込めることができる。 The band gap of the ridge line portion 22 is wider than the band gap of the well layer 21. That is, the ridge line portion 22 can exhibit the same function as the barrier layer of the quantum well structure. Thereby, the luminous efficiency of the rod-shaped light emitting unit 5 can be improved for the following reasons.
When lighting the rod-shaped light emitting unit 5, a voltage is applied to the light emitting element 1. As a result, carriers are injected into the active layer 20 and light emission is generated. Here, by dividing the well layer 21 by the ridgeline portion 22 having a large band gap, the carrier can be confined in the divided small-sized well layer 21. As a result, the frequency of luminescence recombination in the well layer 21 can be increased, and the luminous efficiency can be improved. Further, if the distance between the ridges 22 is sufficiently small, for example, about several tens of nm, the quantum effect can be obtained, so that the carriers can be more efficiently confined in the well layer 21.

井戸層２１と稜線部２２は、いずれも窒化物半導体から形成することができる。例えば、井戸層２１をＩｎＧａＮから形成し、稜線部２２をＧａＮ又は井戸層２１よりもＩｎ組成比の小さなＩｎＧａＮから形成する。井戸層２１と稜線部２２のバンドギャップの制御は、窒化物半導体に含まれるＩｎの含有量（Ｉｎ組成比）で制御することができる。窒化物半導体の場合、Ｉｎ組成比が高くなるとバンドギャップが狭くなり、Ｉｎ組成比が低くなるとバンドギャップが広くなる。よって、井戸層２１のＩｎ組成比を稜線部２２のＩｎ組成比よりも高くすることにより、稜線部２２のバンドギャップを井戸層２１のバンドギャップより広くすることができる。なお、井戸層２１及び稜線部２２は同一の工程により形成することができる。この際、特定の成長条件により、稜線部２２となる部分のＩｎ組成比を井戸層２１となる他の部分のＩｎ組成比よりも低くすることができる。 Both the well layer 21 and the ridge line portion 22 can be formed from a nitride semiconductor. For example, the well layer 21 is formed from InGaN, and the ridge portion 22 is formed from GaN or InGaN having an In composition ratio smaller than that of the well layer 21. The band gap between the well layer 21 and the ridge line portion 22 can be controlled by the content of In contained in the nitride semiconductor (In composition ratio). In the case of a nitride semiconductor, a high In composition ratio narrows the bandgap, and a low In composition ratio widens the bandgap. Therefore, by making the In composition ratio of the well layer 21 higher than the In composition ratio of the ridge line portion 22, the band gap of the ridge line portion 22 can be made wider than the band gap of the well layer 21. The well layer 21 and the ridge line portion 22 can be formed by the same process. At this time, depending on the specific growth conditions, the In composition ratio of the portion to be the ridgeline portion 22 can be made lower than the In composition ratio of the other portion to be the well layer 21.

活性層２０は、多重量子井戸構造（ＭＱＷ）にしてもよい。図５に示す活性層２０は、活性層２０の厚さ方向に積層された複数の井戸層２１を含むことができる。このとき、径方向に隣接する井戸層２１の間に障壁層２５を介在させる。例えば、ｎ側半導体ロッド１０の１つの側面１０ｃ１を覆う活性層２０の場合、側面１０ｃ１と垂直な方向Ｎ（活性層２０の厚さ方向と一致）に、井戸層２１と障壁層２５とを交互に積層する。
井戸層２１が、バンドギャップの広い障壁層２５とバンドギャップの広い稜線部２２とで囲まれているので、井戸層２１内にキャリアを効率よく閉じ込めることができる。 The active layer 20 may have a multiple quantum well structure (MQW). The active layer 20 shown in FIG. 5 can include a plurality of well layers 21 laminated in the thickness direction of the active layer 20. At this time, the barrier layer 25 is interposed between the well layers 21 adjacent in the radial direction. For example, in the case of the active layer 20 covering one side surface 10c 1 of the n-side semiconductor rod 10 , the well layer 21 and the barrier layer 25 are arranged in the direction N perpendicular to the side surface 10c 1 (corresponding to the thickness direction of the active layer 20). Are alternately laminated.
Since the well layer 21 is surrounded by the barrier layer 25 having a wide bandgap and the ridgeline portion 22 having a wide bandgap, carriers can be efficiently confined in the well layer 21.

ロッド状発光部５の太さに対する長さの比（アスペクト比）が大きいほど、発光面積の密度を高くすることができる。ロッド状発光部５のアスペクト比は、例えば２以上であり、さらには５以上とすることができる。また、アスペクト比が例えば２０以下であれば、ロッド状発光部５を安定して作製しやすい。ロッド状発光部５のアスペクト比は、平坦な活性層を有する従来型の発光素子とした場合と比較して発光面積が大きくなるように、ロッド状発光部５の密度も考慮して選択することが好ましい。本明細書において「太さ」とは、断面形状が多角形の場合における、その多角形の外接円の直径である。 The larger the ratio of the length to the thickness of the rod-shaped light emitting portion 5 (aspect ratio), the higher the density of the light emitting area can be. The aspect ratio of the rod-shaped light emitting unit 5 is, for example, 2 or more, and can be 5 or more. Further, when the aspect ratio is, for example, 20 or less, it is easy to stably manufacture the rod-shaped light emitting portion 5. The aspect ratio of the rod-shaped light emitting unit 5 should be selected in consideration of the density of the rod-shaped light emitting unit 5 so that the light emitting area is larger than that of the conventional light emitting element having a flat active layer. Is preferable. As used herein, the term "thickness" is the diameter of the circumscribed circle of a polygon when the cross-sectional shape is a polygon.

ｎ側半導体ロッド１０は、ｎ型半導体ロッド本体部１１と第１半導体層１２と第２半導体層１３とを含む。例えば、ｎ型半導体ロッド本体部１１は、ｎ型窒化物半導体から形成し、ｐ側半導体被覆層３０はｐ型窒化物半導体から形成する。 The n-side semiconductor rod 10 includes an n-type semiconductor rod main body 11, a first semiconductor layer 12, and a second semiconductor layer 13. For example, the n-type semiconductor rod main body 11 is formed of an n-type nitride semiconductor, and the p-side semiconductor coating layer 30 is formed of a p-type nitride semiconductor.

ｎ側半導体ロッド１０は、ウルツ鉱型の結晶である窒化物半導体から形成することができる。ウルツ鉱型結晶は六方晶であり、図１に示すような上面視六角形状となるように横方向（ｍ軸方向）の成長を抑制し、垂直方向に結晶成長することで高アスペクト比のロッドを形成できる。この場合、ｎ側半導体ロッド１０の側面１０ｃ（図３Ａおよび図４参照）は、結晶のＭ面に対応する。言い換えると、ｎ側半導体ロッド１０の側面１０ｃは、ウルツ鉱型結晶のＭ面であり、その側面１０ｃは上面視で六角形状となるように配置されている。本明細書において「上面視」とは、図１および図４のようにｚ方向から観察することを意味している。 The n-side semiconductor rod 10 can be formed from a nitride semiconductor which is a wurtzite type crystal. The wurtzite type crystal is a hexagonal crystal, and a rod with a high aspect ratio is formed by suppressing the growth in the lateral direction (m-axis direction) so as to have a hexagonal shape in the top view as shown in FIG. Can be formed. In this case, the side surface 10c of the n-side semiconductor rod 10 (see FIGS. 3A and 4) corresponds to the M-plane of the crystal. In other words, the side surface 10c of the n-side semiconductor rod 10 is the M-plane of the wurtzite crystal, and the side surface 10c is arranged so as to have a hexagonal shape when viewed from above. As used herein, the term "top view" means observing from the z direction as shown in FIGS. 1 and 4.

ｎ側半導体ロッド１０は、ＧａＮ結晶で形成することができる。このとき、ｎ側半導体ロッド１０は、下地層４０から上方に向う方向（図３Ａのｚ方向）が、ＧａＮ結晶の［０００−１］方向であるのが好ましい。
図３Ｂは、ロッド状発光部の変形例である。図３Ｂのロッド状発光部６は、上面６ａと側面６ｃとの間に傾斜面６ｄ（上面６ａ及び側面６ｃとは異なるファセット）を有している。詳細には、変形例のロッド状発光部６は、傾斜面１６ｄを有するｎ側半導体ロッド１６と、ｎ側半導体ロッド１６の外面を覆う活性層２６と、活性層２６の外面を覆う半導体層３６を有し、ロッド状発光部６は、傾斜面１６ｄに実質的に平行な傾斜面６ｄを有している。さらに、図３Ｂに示すように、ｎ側半導体ロッド１６において、ｎ型半導体ロッド本体部１７は、側面１７ｃと傾斜面１７ｄと上面１７ａとを含み、第１半導体層１８は、側面１８ｃと傾斜面１８ｄと上面１８ａとを含み、第２半導体層１９は、側面１９ｃと傾斜面１９ｄと上面１６ａとを含む。ｎ側半導体ロッド１６の側面１６ｃは、ｎ型半導体ロッド本体部１１の側面１７ｃと第１半導体層１８の側面１８ｃと第２半導体層１９の側面１９ｃとを含む。変形例のロッド状発光部６は、ｎ側半導体ロッド１６が傾斜面１６ｄを有しているので、ｎ側半導体ロッド１６の上面１６ａ及び傾斜面１６ｄの上に形成される活性層２６の結晶性が良好になりやすく、ｎ側半導体ロッド１６の上面１６ａ及び傾斜面１６ｄ近傍におけるリーク電流をより少なくできる。 The n-side semiconductor rod 10 can be formed of a GaN crystal. At this time, it is preferable that the direction of the n-side semiconductor rod 10 upward from the base layer 40 (z direction in FIG. 3A) is the [000-1] direction of the GaN crystal.
FIG. 3B is a modified example of the rod-shaped light emitting portion. The rod-shaped light emitting portion 6 of FIG. 3B has an inclined surface 6d (a facet different from the upper surface 6a and the side surface 6c) between the upper surface 6a and the side surface 6c. Specifically, the rod-shaped light emitting portion 6 of the modified example includes an n-side semiconductor rod 16 having an inclined surface 16d, an active layer 26 covering the outer surface of the n-side semiconductor rod 16, and a semiconductor layer 36 covering the outer surface of the active layer 26. The rod-shaped light emitting unit 6 has an inclined surface 6d substantially parallel to the inclined surface 16d. Further, as shown in FIG. 3B, in the n-side semiconductor rod 16, the n-type semiconductor rod main body 17 includes a side surface 17c, an inclined surface 17d, and an upper surface 17a, and the first semiconductor layer 18 has a side surface 18c and an inclined surface. The second semiconductor layer 19 includes a side surface 19c, an inclined surface 19d, and an upper surface 16a. The side surface 16c of the n-side semiconductor rod 16 includes a side surface 17c of the n-type semiconductor rod main body 11, a side surface 18c of the first semiconductor layer 18, and a side surface 19c of the second semiconductor layer 19. In the rod-shaped light emitting portion 6 of the modified example, since the n-side semiconductor rod 16 has an inclined surface 16d, the crystallinity of the active layer 26 formed on the upper surface 16a and the inclined surface 16d of the n-side semiconductor rod 16 Can be improved, and the leakage current in the vicinity of the upper surface 16a and the inclined surface 16d of the n-side semiconductor rod 16 can be further reduced.

すなわち、図３Ａから分かるように、活性層２０は、ｎ側半導体ロッド１０の側面１０ｃから側面１０ｃと上面１０ａとの境界である稜線１０ｅを超え上面１０ａまで連続する井戸層２１を含むが、ｎ側半導体ロッド１０の表面に形成する半導体層は、稜線１０ｅの部分では良好な結晶性とすることが難しい。すなわち、稜線ｅを覆う部分の井戸層２１は、結晶性が悪化しやすく、不十分な結晶性となった部分がリークパスとなる懸念があるが、ｎ側半導体ロッド１６に傾斜面１６ｄを設けることで、井戸層２１の結晶性をよくでき、リーク電流を抑制できる。
このため、ｎ側半導体ロッド１０の上面１０ａ側を、図３Ｂに示すような形状とすることが好ましい。図３Ｂにおいても、ｎ側半導体ロッド１６は、側面１６ｃと傾斜面１６ｄとが接する稜線１６ｅと、傾斜面１６ｄと上面１６ａとが接する稜線１６ｆを有しているが、側面１６ｃと傾斜面１６ｄとのなす角度が９０°より大きく、傾斜面１６ｄと上面１６ａとのなす角度が９０°より大きいので、井戸層２１の結晶性を良好にできる。側面１６ｃがＧａＮ系結晶におけるＭ面である場合には、例えば、傾斜面１６ｄと側面１６ｃとの成す角は約１５２度であることが好ましく、この場合の傾斜面１６ｄはＧａＮ系結晶の（１０−１１）面である。なお、ミラー指数において負の指数は数字の上にバーを付して表されるが、本明細書では数字の前に「−」を付して負の指数を表している。なお、図３Ｂには、上面１６ａを含む例を示したが、上面１６ａはなくてもよい。すなわち、図３Ｂに示す断面視ではｎ側半導体ロッド１０の上端部は台形状であるが、三角形状であってもよい。 That is, as can be seen from FIG. 3A, the active layer 20 includes a well layer 21 that extends from the side surface 10c of the n-side semiconductor rod 10 to the upper surface 10a beyond the ridge line 10e that is the boundary between the side surface 10c and the upper surface 10a. It is difficult for the semiconductor layer formed on the surface of the side semiconductor rod 10 to have good crystallinity at the portion of the ridge line 10e. That is, the well layer 21 in the portion covering the ridge line e tends to deteriorate in crystallinity, and there is a concern that the portion having insufficient crystallinity may become a leak path. However, the n-side semiconductor rod 16 is provided with an inclined surface 16d. Therefore, the crystallinity of the well layer 21 can be improved and the leakage current can be suppressed.
Therefore, it is preferable that the upper surface 10a side of the n-side semiconductor rod 10 has a shape as shown in FIG. 3B. Also in FIG. 3B, the n-side semiconductor rod 16 has a ridge line 16e in which the side surface 16c and the inclined surface 16d are in contact with each other and a ridge line 16f in which the inclined surface 16d and the upper surface 16a are in contact with each other. Since the angle formed by the ridge is larger than 90 ° and the angle formed by the inclined surface 16d and the upper surface 16a is larger than 90 °, the crystallinity of the well layer 21 can be improved. When the side surface 16c is the M surface of the GaN-based crystal, for example, the angle formed by the inclined surface 16d and the side surface 16c is preferably about 152 degrees, and the inclined surface 16d in this case is the (10) of the GaN-based crystal. -11) Surface. In the Miller index, a negative index is represented by adding a bar above the number, but in the present specification, a "-" is added in front of the number to represent the negative index. Although FIG. 3B shows an example including the upper surface 16a, the upper surface 16a may not be provided. That is, in the cross-sectional view shown in FIG. 3B, the upper end portion of the n-side semiconductor rod 10 is trapezoidal, but it may be triangular.

以下、再度図２を参照して説明する。発光素子１において、複数のロッド状発光部５が、下地層４０の上面４０ｂに配置されている。より正確には、図３Ａに示すように、下地層４０の上面４０ｂに、ロッド状発光部５のｎ側半導体ロッド１０が配置される。このような構造にすると、例えば、下地層４０をｎ型導電性とすることにより、下地層４０を介して、ｎ側半導体ロッド１０に通電することができる。
また、ロッド状発光部５のｐ側半導体被覆層３０の表面には第１透光性電極８１が形成され、さらにその表面に第２透光性電極８２が形成されている。下地層４０と第１透光性電極８１の間に、複数のロッド状発光部５は並列に接続される。第２透光性電極８２は下地層４０の上側まで延在しているが、第２透光性電極８２と下地層４０とはこれらの間に配置された絶縁膜９１によって電気的に絶縁されている。
ロッド状発光部５から発光する光は、第１透光性電極８１および第２透光性電極８２を通って発光素子１の外部に取り出すことができる。 Hereinafter, description will be made again with reference to FIG. In the light emitting element 1, a plurality of rod-shaped light emitting portions 5 are arranged on the upper surface 40b of the base layer 40. More precisely, as shown in FIG. 3A, the n-side semiconductor rod 10 of the rod-shaped light emitting portion 5 is arranged on the upper surface 40b of the base layer 40. With such a structure, for example, by making the base layer 40 n-type conductive, the n-side semiconductor rod 10 can be energized via the base layer 40.
Further, a first translucent electrode 81 is formed on the surface of the p-side semiconductor coating layer 30 of the rod-shaped light emitting portion 5, and a second translucent electrode 82 is further formed on the surface thereof. A plurality of rod-shaped light emitting portions 5 are connected in parallel between the base layer 40 and the first translucent electrode 81. The second translucent electrode 82 extends to the upper side of the base layer 40, and the second translucent electrode 82 and the base layer 40 are electrically insulated by an insulating film 91 arranged between them. ing.
The light emitted from the rod-shaped light emitting unit 5 can be taken out of the light emitting element 1 through the first translucent electrode 81 and the second translucent electrode 82.

次に図６Ａ〜図６Ｊを参照しながら、発光素子１の製造方法について説明する。なお、製造工程の説明では、半導体として窒化ガリウム半導体を用いた場合の発光素子１の製造工程を例にとって詳述する。
本開示においては、活性層２０に含まれる井戸層２１が、井戸層２１よりバンドギャップの大きい稜線部２２で繋がれた構成を有している。井戸層２１と稜線部２２は、雰囲気、原料ガスおよび形成温度を調節することにより、１つの積層工程内で同時に形成している。井戸層２１と稜線部２２とを、雰囲気、原料ガスおよび形成温度を調節することにより一工程内で同時に形成することができることは、本発明の発明者が独自に見いだした知見である。 Next, a method of manufacturing the light emitting element 1 will be described with reference to FIGS. 6A to 6J. In the description of the manufacturing process, the manufacturing process of the light emitting element 1 when a gallium nitride semiconductor is used as the semiconductor will be described in detail as an example.
In the present disclosure, the well layer 21 included in the active layer 20 has a configuration in which the well layer 21 is connected by a ridge line portion 22 having a bandgap larger than that of the well layer 21. The well layer 21 and the ridge line portion 22 are formed at the same time in one laminating process by adjusting the atmosphere, the raw material gas, and the forming temperature. It is a finding uniquely found by the inventor of the present invention that the well layer 21 and the ridge line portion 22 can be formed at the same time in one step by adjusting the atmosphere, the raw material gas and the formation temperature.

＜１．下地層４０の準備＞
図６Ａに示すように、成長基板５０の上に、バッファ層４５および下地層４０を順次積層する。バッファ層４５および下地層４０を形成するための反応装置としては、例えばＭＯＣＶＤ装置を用いることができる。なお、バッファ層４５と下地層４０の形成を省略して、成長基板５０の成長面に直接ｎ側半導体ロッド１０を形成してもよい。ただし、下地層４０を省略した場合には、ｎ側半導体ロッドに通電するための電極などを別途設ける必要がある。
成長基板５０としては、後述するようにサファイア基板、ＳｉＣ基板、窒化物半導体基板などが利用できる。ここでは、サファイア（Ａｌ２Ｏ３）基板を用いた例を説明する。サファイアの成長基板５０の場合、（０００１）面を成長面とするのが好ましい。ここで「（０００１）面」とは、（０００１）面に対してわずかに傾斜した面を含む。具体的には、（０００１）面に対し０．５°以上２．０°以下のオフ角をもつ面を成長面とすることがより好ましい。 <1. Preparation of base layer 40>
As shown in FIG. 6A, the buffer layer 45 and the base layer 40 are sequentially laminated on the growth substrate 50. As a reaction device for forming the buffer layer 45 and the base layer 40, for example, a MOCVD device can be used. The formation of the buffer layer 45 and the base layer 40 may be omitted, and the n-side semiconductor rod 10 may be formed directly on the growth surface of the growth substrate 50. However, when the base layer 40 is omitted, it is necessary to separately provide an electrode or the like for energizing the n-side semiconductor rod.
As the growth substrate 50, a sapphire substrate, a SiC substrate, a nitride semiconductor substrate, or the like can be used as described later. Here, an example using a sapphire (Al 2 O 3 ) substrate will be described. In the case of the sapphire growth substrate 50, it is preferable that the (0001) plane is the growth plane. Here, the "(0001) plane" includes a plane slightly inclined with respect to the (0001) plane. Specifically, it is more preferable to use a plane having an off angle of 0.5 ° or more and 2.0 ° or less with respect to the (0001) plane as the growth plane.

成長基板５０の上にバッファ層４５を形成する前に、成長基板５０を以下の前処理することが好ましい。まず、成長基板５０を反応装置内で加熱して、成長面（上面５０ａ）上の不純物などを除去する（サーマルクリーニング）。加熱温度は例えば９００〜１２００℃の範囲に設定され、加熱時間は例えば２〜１５分の範囲で行われる。また、この加熱処理により、成長基板５０の上面５０ａに結晶学的なステップが現れ、これが結晶核の生成サイトとなる。
その後、反応装置にＮＨ３ガスを導入して、成長基板５０の上面５０ａを窒化する。窒化処理は、例えば処理温度９００〜１１００℃、処理時間１〜３０分で行うことができる。このような窒化処理により、その上に成長する窒化物半導体の表面を（０００−１）面とすることができる。 Before forming the buffer layer 45 on the growth substrate 50, it is preferable to pretreat the growth substrate 50 as follows. First, the growth substrate 50 is heated in the reaction apparatus to remove impurities and the like on the growth surface (upper surface 50a) (thermal cleaning). The heating temperature is set in the range of, for example, 900 to 1200 ° C., and the heating time is set in the range of, for example, 2 to 15 minutes. Further, by this heat treatment, a crystallographic step appears on the upper surface 50a of the growth substrate 50, and this becomes a crystal nuclei generation site.
Then, NH 3 gas is introduced into the reactor to nitrid the upper surface 50a of the growth substrate 50. The nitriding treatment can be performed, for example, at a treatment temperature of 900 to 1100 ° C. and a treatment time of 1 to 30 minutes. By such a nitriding treatment, the surface of the nitride semiconductor growing on the nitride semiconductor can be made into a (000-1) plane.

窒化処理後の成長基板５０の上面５０ａにバッファ層４５を成長させる。成長基板５０の温度を例えば５５０℃とし、原料ガスを供給してＧａＮからなるバッファ層４５を成長させる。バッファ層４５の厚さは例えば約２０ｎｍ程度とする。 The buffer layer 45 is grown on the upper surface 50a of the growth substrate 50 after the nitriding treatment. The temperature of the growth substrate 50 is set to, for example, 550 ° C., and the raw material gas is supplied to grow the buffer layer 45 made of GaN. The thickness of the buffer layer 45 is, for example, about 20 nm.

バッファ層４５として、例えば非晶質のＧａＮを形成し、その後に必要に応じて熱処理を行う。熱処理温度は１０００℃以上、熱処理時間は数分〜１時間程度、熱処理時の雰囲気は窒素ガスあるいは窒素ガスの他に水素ガス及びＮＨ３ガスの一方または両方を含む混合ガスとすることが好ましい。 For example, amorphous GaN is formed as the buffer layer 45, and then heat treatment is performed if necessary. It is preferable that the heat treatment temperature is 1000 ° C. or higher, the heat treatment time is about several minutes to 1 hour, and the atmosphere at the time of heat treatment is a mixed gas containing one or both of hydrogen gas and NH 3 gas in addition to nitrogen gas or nitrogen gas.

バッファ層４５の上に、下地層４０を形成する。下地層４０は例えばＧａＮ層とする。また、下地層４０にはｎ型不純物を添加することが好ましく、例えばＳｉが添加されたｎ型導電性を有するＧａＮ層を下地層４０として形成する。 The base layer 40 is formed on the buffer layer 45. The base layer 40 is, for example, a GaN layer. Further, it is preferable to add an n-type impurity to the base layer 40, and for example, a GaN layer having n-type conductivity to which Si is added is formed as the base layer 40.

下地層４０の上面４０ａに、絶縁膜９０を形成する。絶縁膜９０は、ＳｉＯ２、ＳｉＮ等の絶縁部材から形成する。絶縁膜９０は、その厚さ方向（ｚ方向）に貫通した複数の貫通孔９０ｈを備えている。この貫通孔９０ｈから、下地層４０の上面４０ａが露出している。貫通孔９０ｈは、例えばフォトリソグラフィ技術により形成することができる。貫通孔９０ｈは、上面視（ｚ方向から視認）において、円形、楕円形、多角形などの形状を有することができる。特に、円形の貫通孔９０ｈは形成しやすいので好ましい。 An insulating film 90 is formed on the upper surface 40a of the base layer 40. The insulating film 90 is formed of an insulating member such as SiO 2 or SiN. The insulating film 90 includes a plurality of through holes 90h penetrating in the thickness direction (z direction) thereof. The upper surface 40a of the base layer 40 is exposed from the through hole 90h. The through hole 90h can be formed by, for example, a photolithography technique. The through hole 90h can have a shape such as a circle, an ellipse, or a polygon when viewed from above (visually viewed from the z direction). In particular, the circular through hole 90h is preferable because it is easy to form.

貫通孔９０ｈは、隣接する貫通孔９０ｈ間の最短距離は実質的に一定になるように形成することが好ましく、これにより、貫通孔９０ｈから成長するｎ側半導体ロッド１０を実質的に一定の間隔で配置することができる。また、ｎ側半導体ロッド１０の側面に活性層２０及びｐ側半導体被覆層３０等を成長させるとき、隣接するｎ側半導体ロッド１０間の距離は、活性層２０及びｐ側半導体被覆層３０の成長速度に影響を与えることがある。複数のｎ側半導体ロッド１０を実質的に一定の間隔で配置すると、それらの側面１０ｃに形成される活性層２０及びｐ側半導体被覆層３０等の成長速度を実質的に一定とすることができる。これらのことを考慮して、例えば、上面視において貫通孔９０ｈを正三角格子状に配列する。また、上面視において貫通孔９０ｈの中心を結ぶ方向が、サファイアのａ軸方向であることが好ましい。尚、サファイアのａ軸方向は、ｎ側半導体ロッド１０を構成するＧａＮ系結晶のｍ軸方向である。このように、貫通孔９０ｈの中心を結ぶ方向がサファイアのａ軸方向となるように、貫通孔９０ｈを正三角格子状に配列すると、図１に示すように、ＧａＮ系結晶からなる正六角形状のｎ側半導体ロッド１０を、隣接するｎ側半導体ロッド１０の側面１０ｃが実質的に平行でかつ等間隔で向かい合うように、正三角格子状に配列することができる。正六角形状のｎ側半導体ロッド１０をこのように配置すると、各ｎ側半導体ロッド１０の各側面１０ｃに成長される活性層２０及びｐ側半導体被覆層３０の成長速度を実質的に一定とすることができ、各層を精度よくかつ均一の厚さに形成することができる。 The through holes 90h are preferably formed so that the shortest distance between the adjacent through holes 90h is substantially constant, whereby the n-side semiconductor rods 10 growing from the through holes 90h are formed at substantially constant intervals. Can be placed with. Further, when the active layer 20 and the p-side semiconductor coating layer 30 and the like are grown on the side surfaces of the n-side semiconductor rod 10, the distance between the adjacent n-side semiconductor rods 10 is the growth of the active layer 20 and the p-side semiconductor coating layer 30. May affect speed. When a plurality of n-side semiconductor rods 10 are arranged at substantially constant intervals, the growth rates of the active layer 20 and the p-side semiconductor coating layer 30 formed on their side surfaces 10c can be substantially constant. .. In consideration of these facts, for example, the through holes 90h are arranged in a regular triangular lattice pattern in a top view. Further, it is preferable that the direction connecting the centers of the through holes 90h in the top view is the a-axis direction of the sapphire. The a-axis direction of sapphire is the m-axis direction of the GaN-based crystal constituting the n-side semiconductor rod 10. When the through holes 90h are arranged in a regular triangular lattice pattern so that the direction connecting the centers of the through holes 90h is the a-axis direction of the sapphire, as shown in FIG. 1, a regular hexagonal shape made of GaN-based crystals is formed. The n-side semiconductor rods 10 of the above can be arranged in a regular triangular lattice pattern so that the side surfaces 10c of the adjacent n-side semiconductor rods 10 are substantially parallel and face each other at equal intervals. When the regular hexagonal n-side semiconductor rods 10 are arranged in this way, the growth rates of the active layer 20 and the p-side semiconductor coating layer 30 grown on each side surface 10c of each n-side semiconductor rod 10 are substantially constant. It is possible to form each layer with high accuracy and uniform thickness.

＜２．ｎ側半導体ロッド１０の形成＞
ここではまず、図６Ｂに示すように、貫通孔９０ｈから露出した下地層４０の上面４０ａに、ｎ型半導体ロッド本体部１１を形成する。ｎ型半導体ロッド本体部１１を形成する際に、絶縁膜９０がマスクとして機能して、貫通孔９０ｈから上向き（ｚ方向）に成長したｎ型半導体ロッド本体部１１を形成することができる。このとき、サファイアの成長基板５０の窒化された表面を成長面とした場合、成長させるＧａＮ系結晶の成長方向は［０００−１］方向となるから、ｎ型半導体ロッド本体部１１の成長方向もＧａＮ系結晶の［０００−１］方向となる。つまり、ｎ型半導体ロッド本体部１１の下地層４０から上方に向う方向（ｚ方向）が、ＧａＮ系結晶の［０００−１］方向になる。 <2. Formation of n-side semiconductor rod 10>
Here, first, as shown in FIG. 6B, the n-type semiconductor rod main body 11 is formed on the upper surface 40a of the base layer 40 exposed from the through hole 90h. When forming the n-type semiconductor rod main body 11, the insulating film 90 functions as a mask, and the n-type semiconductor rod main body 11 that grows upward (z direction) from the through hole 90h can be formed. At this time, when the nitrided surface of the sapphire growth substrate 50 is used as the growth surface, the growth direction of the GaN-based crystal to be grown is the [000-1] direction, so that the growth direction of the n-type semiconductor rod main body 11 is also It is in the [000-1] direction of the GaN-based crystal. That is, the direction (z direction) upward from the base layer 40 of the n-type semiconductor rod main body 11 is the [000-1] direction of the GaN-based crystal.

ＧａＮ系半導体の成長方向を［０００−１］方向にすると、ＧａＮ系半導体のマイグレーションが抑制されて、横方向成長が起こりにくい。このため、ｎ型半導体ロッド本体部１１は、絶縁膜９０の貫通孔９０ｈ内で成長し始めた太さをほぼ維持したまま上方向（ｚ方向）に成長する。結果として、比較的均一な太さのｎ型半導体ロッド本体部１１が得られる。 When the growth direction of the GaN-based semiconductor is set to the [000-1] direction, the migration of the GaN-based semiconductor is suppressed, and lateral growth is unlikely to occur. Therefore, the n-type semiconductor rod main body 11 grows in the upward direction (z direction) while substantially maintaining the thickness that has begun to grow in the through hole 90h of the insulating film 90. As a result, an n-type semiconductor rod main body 11 having a relatively uniform thickness is obtained.

ｎ型半導体ロッド本体部１１をウルツ鉱型（六方晶系）のＧａＮ系結晶から形成すると、ｎ型半導体ロッド本体部１１は六角柱状に成長する傾向がある。そのため、絶縁膜９０の貫通孔９０ｈの形状が円形であっても、ｎ型半導体ロッド本体部１１は円柱状ではなく、六角柱状になる。このとき、ｎ型半導体ロッド本体部１１の側面は、ＧａＮ系結晶のＭ面になる。なお、貫通孔９０ｈの内径が大きいと、それに合わせてｎ型半導体ロッド本体部１１の太さも太くなる。よって、ｎ型半導体ロッド本体部１１の太さは、貫通孔９０ｈの内径によって制御することができる。 When the n-type semiconductor rod main body 11 is formed from wurtzite-type (hexagonal) GaN-based crystals, the n-type semiconductor rod main body 11 tends to grow into a hexagonal columnar shape. Therefore, even if the through hole 90h of the insulating film 90 has a circular shape, the n-type semiconductor rod main body 11 is not a columnar shape but a hexagonal columnar shape. At this time, the side surface of the n-type semiconductor rod main body 11 becomes the M surface of the GaN-based crystal. If the inner diameter of the through hole 90h is large, the thickness of the n-type semiconductor rod main body 11 is also increased accordingly. Therefore, the thickness of the n-type semiconductor rod main body 11 can be controlled by the inner diameter of the through hole 90h.

ｎ型半導体ロッド本体部１１は、成長基板５０の温度を例えば９００〜１１００℃とし、原料ガスを供給して成長させる。ｎ型半導体ロッド本体部１１は例えばＧａＮ結晶から形成する。この場合、原料ガスは、下地層４０と同様に、ガリウム源としてＴＭＧまたはＴＥＧと、窒素源としてＮＨ３を含む混合ガスが利用できる。ｎ型半導体ロッド本体部１１にもｎ型不純物を添加することが好ましく、例えば上述の原料ガスにシランガスを追加し、Ｓｉが添加されたＧａＮ結晶をｎ型半導体ロッド本体部１１として成長させる。ｎ型半導体ロッド本体部１１の長さ（ｚ方向の寸法）は、原料ガスの供給時間により制御することができる。原料ガスの供給時間を例えば２０〜６０分とすると、約５〜１５μｍ程度の長さのｎ型半導体ロッド本体部１１を形成できる。 The n-type semiconductor rod main body 11 is grown by supplying a raw material gas at a temperature of the growth substrate 50, for example, 900 to 1100 ° C. The n-type semiconductor rod body 11 is formed from, for example, a GaN crystal. In this case, as the raw material gas, a mixed gas containing TMG or TEG as the gallium source and NH 3 as the nitrogen source can be used as in the base layer 40. It is preferable to add n-type impurities to the n-type semiconductor rod main body 11, for example, silane gas is added to the above-mentioned raw material gas, and a GaN crystal to which Si is added is grown as the n-type semiconductor rod main body 11. The length (dimension in the z direction) of the n-type semiconductor rod main body 11 can be controlled by the supply time of the raw material gas. Assuming that the supply time of the raw material gas is, for example, 20 to 60 minutes, the n-type semiconductor rod main body 11 having a length of about 5 to 15 μm can be formed.

ｎ型半導体ロッド本体部１１の形成条件（成長温度、原料ガスの流量、貫通孔９０ｈの内径など）を適宜調節することにより、図３Ｂに示すような、ファセットを有するｎ型半導体ロッド本体部１１を形成することができる。 By appropriately adjusting the formation conditions (growth temperature, flow rate of raw material gas, inner diameter of through hole 90h, etc.) of the n-type semiconductor rod main body 11, the n-type semiconductor rod main body 11 having a facet as shown in FIG. 3B Can be formed.

次に、図６Ｃに示すように、ｎ型半導体ロッド本体部１１の上面から、ｐ型不純物を含むように窒化物半導体を成長させることにより、例えば、ＧａＮ系結晶からなる第１半導体層１２を形成する。このとき、［０００−１］方向に成長させたＧａＮ系結晶によりｎ型半導体ロッド本体部１１を形成した場合には、ｎ型半導体ロッド本体部１１の上面から成長するｐ型不純物を含むＧａＮ系結晶の成長方向も［０００−１］方向となる。したがって、上方から視た平面形状、すなわちｘ−ｙ平面における平面形状が略同一の第１半導体層１２をｎ型半導体ロッド本体部１１に連続して成長させることができる。具体的には、ｎ型半導体ロッド本体部１１をウルツ鉱型（六方晶系）のＧａＮ系結晶を成長させることにより形成し、その上面に、ｐ型不純物を含むウルツ鉱型（六方晶系）のＧａＮ系結晶を成長させることにより第１半導体層１２を形成する。これにより、ｎ型半導体ロッド本体部１１と第１半導体層１２とを含む一体化された六角柱のロッドを形成することができる。ここで、一体化された六角柱のロッドとは、ｎ型半導体ロッド本体部１１の側面とそれに続く第１半導体層１２の側面とが同一平面上に位置している六角柱のロッドをいう。また、ｎ型半導体ロッド本体部１１の側面及び第１半導体層１２の側面はいずれもＧａＮ系結晶のＭ面である。 Next, as shown in FIG. 6C, by growing a nitride semiconductor from the upper surface of the n-type semiconductor rod main body 11 so as to contain p-type impurities, for example, the first semiconductor layer 12 made of a GaN-based crystal is formed. Form. At this time, when the n-type semiconductor rod main body 11 is formed by the GaN-based crystal grown in the [000-1] direction, the GaN-based containing p-type impurities growing from the upper surface of the n-type semiconductor rod main body 11. The growth direction of the crystal is also in the [000-1] direction. Therefore, the first semiconductor layer 12 having substantially the same planar shape when viewed from above, that is, the planar shape in the xy plane can be continuously grown on the n-type semiconductor rod main body 11. Specifically, the n-type semiconductor rod main body 11 is formed by growing a wurtzite type (hexagonal type) GaN-based crystal, and a wurtzite type (hexagonal type) containing p-type impurities is formed on the upper surface thereof. The first semiconductor layer 12 is formed by growing the GaN-based crystal of. As a result, it is possible to form an integrated hexagonal column rod including the n-type semiconductor rod main body 11 and the first semiconductor layer 12. Here, the integrated hexagonal column rod means a hexagonal column rod in which the side surface of the n-type semiconductor rod main body 11 and the side surface of the first semiconductor layer 12 following it are located on the same plane. Further, the side surface of the n-type semiconductor rod main body 11 and the side surface of the first semiconductor layer 12 are both M-planes of the GaN-based crystal.

第１半導体層１２を形成する際、ｎ型半導体ロッド本体部１１と同様、成長基板５０の温度を例えば９００〜１１００℃とし、原料ガスを供給して成長させる。第１半導体層１２を例えばＧａＮ結晶から形成する場合、ガリウム源としてＴＭＧまたはＴＥＧ、窒素源として例えばＮＨ３を、さらに、ｐ型不純物を添加するための例えばＣｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）を含む混合ガスが利用できる。第１半導体層１２の厚さ（ｚ方向の寸法）は、原料ガスの供給時間により制御することができる。原料ガスの供給時間を例えば．０．３〜３分とすると、約０．１〜 １．０μｍ程度の厚さの第１半導体層１２を形成することができる。 When the first semiconductor layer 12 is formed, the temperature of the growth substrate 50 is set to, for example, 900 to 1100 ° C., and the raw material gas is supplied for growth, similarly to the n-type semiconductor rod main body 11. When the first semiconductor layer 12 is formed from, for example, a GaN crystal, TMG or TEG is used as a gallium source, NH 3 is used as a nitrogen source, and Cp 2 Mg (biscyclopentadienyl magnesium) for adding a p-type impurity is added. ) Containing mixed gas can be used. The thickness (dimension in the z direction) of the first semiconductor layer 12 can be controlled by the supply time of the raw material gas. For example, the supply time of the raw material gas. If it is 0.3 to 3 minutes, the first semiconductor layer 12 having a thickness of about 0.1 to 1.0 μm can be formed.

尚、図３Ｂに示すような傾斜面を有するｎ型半導体ロッド本体部１１を形成した場合には、形成条件（成長温度、原料ガスの流量、貫通孔９０ｈの内径など）を適宜調節することにより、図３Ｂに示すような、傾斜面を有する第１半導体層１２を形成することができる。 When the n-type semiconductor rod main body 11 having an inclined surface as shown in FIG. 3B is formed, the formation conditions (growth temperature, flow rate of raw material gas, inner diameter of through hole 90h, etc.) are appropriately adjusted. , The first semiconductor layer 12 having an inclined surface as shown in FIG. 3B can be formed.

次に、図６Ｄに示すように、第１半導体層１２の上面から、ｎ型不純物及びｐ型不純物の含有量が少なくなるように窒化物半導体を成長させることにより、例えば、ＧａＮ系結晶からなる第２半導体層１３を形成する。このとき、第１半導体層１２と同様、［０００−１］方向に成長させたＧａＮ系結晶によりｎ型半導体ロッド本体部１１を形成した場合には、第１半導体層１２の上面から成長するＧａＮ系結晶の成長方向も［０００−１］方向となる。したがって、上方から視た平面形状、すなわちｘ−ｙ平面における平面形状が略同一の第２半導体層１３を第１半導体層１２に連続して成長させることができる。第１半導体層１２と同様、ｎ型半導体ロッド本体部１１をウルツ鉱型（六方晶系）のＧａＮ系結晶を成長させることにより形成し、その上面にｐ型不純物を含むウルツ鉱型（六方晶系）のＧａＮ系結晶を成長させることにより第１半導体層１２を形成して、第１半導体層１２の上面に、ウルツ鉱型（六方晶系）のＧａＮ系結晶を成長させることにより第２半導体層１３を形成すると、ｎ型半導体ロッド本体部１１と第１半導体層１２と第２半導体層１３とを含む一体化された六角柱のロッドを形成することができる。第２半導体層１３の側面は、ＧａＮ系結晶のＭ面である。 Next, as shown in FIG. 6D, a nitride semiconductor is grown from the upper surface of the first semiconductor layer 12 so that the content of n-type impurities and p-type impurities is reduced, whereby, for example, a GaN-based crystal is formed. The second semiconductor layer 13 is formed. At this time, similarly to the first semiconductor layer 12, when the n-type semiconductor rod main body 11 is formed by the GaN-based crystal grown in the [000-1] direction, the GaN grown from the upper surface of the first semiconductor layer 12 The growth direction of the system crystal is also in the [000-1] direction. Therefore, the second semiconductor layer 13 having substantially the same planar shape when viewed from above, that is, the planar shape in the xy plane can be continuously grown on the first semiconductor layer 12. Similar to the first semiconductor layer 12, the n-type semiconductor rod main body 11 is formed by growing a wurtzite type (hexagonal type) GaN-based crystal, and a wurtzite type (hexagonal crystal type) containing p-type impurities is contained on the upper surface thereof. The first semiconductor layer 12 is formed by growing the GaN-based crystal of the system), and the wurtzite type (hexagonal) GaN-based crystal is grown on the upper surface of the first semiconductor layer 12 to grow the second semiconductor. When the layer 13 is formed, an integrated hexagonal column rod including the n-type semiconductor rod main body portion 11, the first semiconductor layer 12, and the second semiconductor layer 13 can be formed. The side surface of the second semiconductor layer 13 is the M surface of the GaN-based crystal.

第２半導体層１３を形成する際、ｎ型半導体ロッド本体部１１及び第１半導体層１１と同様、成長基板５０の温度を例えば９００〜１１００℃とし、原料ガスを供給して成長させる。第２半導体層１３を例えばＧａＮ結晶から形成する場合、ガリウム源としてＴＭＧまたはＴＥＧ、窒素源として例えばＮＨ３を混合ガスが利用できる。第２半導体層１３を成長させる際には、ｎ型不純物及びｐ型不純物を少なくするために、例えば、混合ガスから不純物ガスを除く。第２半導体層１３の厚さ（ｚ方向の寸法）は、原料ガスの供給時間により制御することができる。原料ガスの供給時間を例えば０．３〜６分とすると、約０．１〜２μｍ程度の厚さの第１半導体層１２を形成することができる。 When the second semiconductor layer 13 is formed, the temperature of the growth substrate 50 is set to, for example, 900 to 1100 ° C., and the raw material gas is supplied for growth, similarly to the n-type semiconductor rod main body 11 and the first semiconductor layer 11. When the second semiconductor layer 13 is formed from, for example, a GaN crystal, a mixed gas can be used in which TMG or TEG is used as the gallium source and NH 3 is used as the nitrogen source. When the second semiconductor layer 13 is grown, for example, the impurity gas is removed from the mixed gas in order to reduce the n-type impurities and the p-type impurities. The thickness (dimension in the z direction) of the second semiconductor layer 13 can be controlled by the supply time of the raw material gas. Assuming that the supply time of the raw material gas is, for example, 0.3 to 6 minutes, the first semiconductor layer 12 having a thickness of about 0.1 to 2 μm can be formed.

尚、図３Ｂに示すような傾斜面を有するｎ型半導体ロッド本体部１１を形成した場合には、形成条件（成長温度、原料ガスの流量、貫通孔９０ｈの内径など）を適宜調節することにより、図３Ｂに示すような、傾斜面を有する第２半導体層１３を形成することができる。 When the n-type semiconductor rod main body 11 having an inclined surface as shown in FIG. 3B is formed, the formation conditions (growth temperature, flow rate of raw material gas, inner diameter of through hole 90h, etc.) are appropriately adjusted. , The second semiconductor layer 13 having an inclined surface as shown in FIG. 3B can be formed.

以上のようにして、ｎ型半導体ロッド本体部１１と第１半導体層１２と第２半導体層１３とを含む一体化された六角柱のｎ側半導体ロッド１０を形成する。 As described above, the n-side semiconductor rod 10 of a hexagonal column including the n-type semiconductor rod main body 11, the first semiconductor layer 12, and the second semiconductor layer 13 is formed.

＜３．活性層２０の形成＞
図６Ｅに示すように、ｎ側半導体ロッド１０の外面に活性層２０を形成する。
例えば、ロッド状発光部５を青色発光させる場合、活性層２０の井戸層２１は、成長基板５０の温度を８００〜９００℃程度とし、Ｉｎ源ガスを含む原料ガスを供給してＩｎを含む窒化物半導体を成長させることにより形成する。Ｉｎを含む井戸層を成長させるための原料ガスは、ガリウム源としてＴＭＧまたはＴＥＧと、窒素源としてＮＨ３と、インジウム源としてＴＭＩ（トリメチルインジウム）を含む混合ガスが利用できる。ここで、原料ガス中におけるガリウム元素に対する窒素元素の比を、５．５×１０３〜２．２×１０５にするのが好ましい。ガリウム元素に対する窒素元素の比がこの範囲内にあると、活性層２０の井戸層２１（図４および図５参照）を構成するＩｎＧａＮ膜を良好に形成することができる。なお、比率が前記範囲を下回ると、インジウム源から生じるＩｎがＧａやＮと結合しにくくなり、Ｉｎ金属として析出されやすくなる。比率が前記範囲を上回ると、窒素源であるＮＨ３から生じるＨにより、インジウム源から生じるＩｎが排除されやすくなり、ＩｎＧａＮが形成されにくくなる。
ガリウム元素に対する窒素元素の比は、より好ましくは２．２×１０４〜２．２×１０５であり、特に好ましくは４．４×１０４〜１．１×１０５である。 <3. Formation of active layer 20>
As shown in FIG. 6E, the active layer 20 is formed on the outer surface of the n-side semiconductor rod 10.
For example, when the rod-shaped light emitting portion 5 emits blue light, the well layer 21 of the active layer 20 has a growth substrate 50 having a temperature of about 800 to 900 ° C. It is formed by growing a physical semiconductor. As a raw material gas for growing a well layer containing In, a mixed gas containing TMG or TEG as a gallium source, NH 3 as a nitrogen source, and TMI (trimethylindium) as an indium source can be used. Here, the ratio of nitrogen element to gallium element in the raw material gas and is preferably in the 5.5 × 10 3 ~2.2 × 10 5 . When the ratio of the nitrogen element to the gallium element is within this range, the InGaN film constituting the well layer 21 (see FIGS. 4 and 5) of the active layer 20 can be satisfactorily formed. If the ratio is less than the above range, In generated from the indium source is less likely to be bonded to Ga or N, and is likely to be precipitated as an In metal. When the ratio exceeds the above range, H generated from NH 3 which is a nitrogen source makes it easy to eliminate In generated from an indium source and makes it difficult to form InGaN.
The ratio of nitrogen element to gallium element is more preferably 2.2 × 10 4 ~2.2 × 10 5 , particularly preferably from 4.4 × 10 4 ~1.1 × 10 5 .

なお、混合ガスは、キャリアガスとしてＨ２ガスまたはＮ２ガスを含んでいてもよい。ＩｎＧａＮを成長する場合、キャリアガスがＨ２ガスであると成長しにくくなる傾向があるため、キャリアガスとしてＮ２ガスを使用するのが好ましい。 The mixed gas may contain H 2 gas or N 2 gas as the carrier gas. When growing InGaN, if the carrier gas is H 2 gas, it tends to be difficult to grow, so it is preferable to use N 2 gas as the carrier gas.

上記の形成条件は、ｎ側半導体ロッド１０の側面１０ｃ上に形成された部分はＩｎ組成比が多くなって井戸層２１となり、ｎ側半導体ロッド１０の稜線１０ｒ上に形成された部分はＩｎ組成比が少なくなって稜線部２２となるように設定される。具体的には、原料ガスに含まれるガリウム元素および窒素元素の比率等を調整することにより、Ｉｎ組成比が多い井戸層２１とＩｎ組成比が少ない稜線部２２とを形成することができる。例えば、これらの条件のうちの１つを変動させて活性層２０を形成し、得られた井戸層２１等のＩｎ組成比を確認することで、適した条件を見出すことができる。 Under the above-mentioned formation conditions, the portion formed on the side surface 10c of the n-side semiconductor rod 10 has an increased In composition ratio to form the well layer 21, and the portion formed on the ridge line 10r of the n-side semiconductor rod 10 has an In composition. The ratio is reduced so that the ridgeline portion 22 is formed. Specifically, by adjusting the ratio of the gallium element and the nitrogen element contained in the raw material gas, the well layer 21 having a high In composition ratio and the ridge line portion 22 having a low In composition ratio can be formed. For example, a suitable condition can be found by varying one of these conditions to form the active layer 20 and confirming the In composition ratio of the obtained well layer 21 or the like.

稜線部２２のＩｎ組成比が選択的に減少する理由は定かではないが、ｎ側半導体ロッド１０の側面１０ｃ上に形成されるＩｎＧａＮと、稜線部２２上に形成されるＩｎＧａＮとを比較すると、上述の形成条件の場合には、稜線部２２上のＩｎＧａＮのＩｎ含有量は側面１０ｃ上に形成されるＩｎＧａＮのＩｎ含有量より小さくなっており、稜線部２２上のＩｎＧａＮからＩｎが選択的に離脱する傾向があるものと考えられる。より詳細には、稜線１０ｒ上に成長するＩｎＧａＮ結晶が不安定であることで稜線部２２が形成可能となると考えられる。すなわち、稜線１０ｒ上に不安的なＩｎＧａＮ結晶が成長することにより、結合エネルギーが比較的低いＩｎが脱離し、Ｉｎ組成比の小さい稜線部２２が形成されると推測される。 The reason why the In composition ratio of the ridge line portion 22 is selectively reduced is not clear, but when the InGaN formed on the side surface 10c of the n-side semiconductor rod 10 and the InGaN formed on the ridgeline portion 22 are compared, In the case of the above-mentioned formation conditions, the In content of InGaN on the ridgeline portion 22 is smaller than the In content of InGaN formed on the side surface 10c, and In is selectively selected from InGaN on the ridgeline portion 22. It is considered that there is a tendency to withdraw. More specifically, it is considered that the ridgeline portion 22 can be formed because the InGaN crystal growing on the ridgeline 10r is unstable. That is, it is presumed that when an uneasy InGaN crystal grows on the ridge line 10r, In having a relatively low binding energy is desorbed and a ridge line portion 22 having a small In composition ratio is formed.

井戸層２１と稜線部２２は、ロッド状発光部５の断面（図４および図５参照）のＴＥＭ（透過型電子顕微鏡）像から容易に識別することができる。明視野像のＴＥＭ写真であれば、Ｉｎ組成比の高い井戸層２１は濃いグレーまたは黒色となり、Ｉｎ組成比の低い稜線部２２は薄いグレーまたは白色となる。
稜線部２２の幅２２ｗは、１原子以上であり、例えば２ｎｍ以下とすることができる。なお、稜線部２２の幅とは、稜線部２２を挟む２つの井戸層２１の最短距離を指す。 The well layer 21 and the ridge line portion 22 can be easily distinguished from the TEM (transmission electron microscope) image of the cross section (see FIGS. 4 and 5) of the rod-shaped light emitting portion 5. In the TEM photograph of the bright field image, the well layer 21 having a high In composition ratio is dark gray or black, and the ridge portion 22 having a low In composition ratio is light gray or white.
The width 22w of the ridge line portion 22 is one atom or more, and can be, for example, 2 nm or less. The width of the ridge line portion 22 refers to the shortest distance between the two well layers 21 sandwiching the ridge line portion 22.

なお、図６Ｅから分かるように、ｎ側半導体ロッド１０の側面１０ｃのうち、下面１０ｂ側の一部は絶縁膜９０で覆われている。そのため、その部分には、活性層２０は形成されない。言い換えれば、ｎ側半導体ロッド１０のうち、絶縁膜９０より上側に露出している外面のみを、活性層２０で覆うことができる。 As can be seen from FIG. 6E, a part of the side surface 10c of the n-side semiconductor rod 10 on the lower surface 10b side is covered with the insulating film 90. Therefore, the active layer 20 is not formed in that portion. In other words, of the n-side semiconductor rod 10, only the outer surface exposed above the insulating film 90 can be covered with the active layer 20.

＜４．ｐ側半導体被覆層３０の形成＞
図６Ｆに示すように、活性層２０の外面にｐ側半導体被覆層３０を形成する。ｎ側半導体ロッド１０をｎ型のＧａＮ系結晶（ｎ型窒化物半導体）から形成した場合、ｐ側半導体被覆層３０はｐ型のＧａＮ系結晶（ｐ型窒化物半導体）から形成する。例えば、ｐ側半導体被覆層３０は、ｐ型ＧａＮ層やｐ型ＡｌＧａＮ層をｐ型不純物濃度を変えて複数積層させることにより形成する。
ｐ側半導体被覆層３０は、成長基板５０の温度を例えば８００〜９００℃とし、原料ガスを供給して形成する。原料ガスは、ガリウム源としてＴＭＧまたはＴＥＧと、窒素源としてＮＨ３とを含む混合ガスが利用できる。さらに、ｐ型不純物を添加するため、これらの原料ガスに例えばＣｐ２Ｍｇ（ビスシクロペンタジエニルマグネシウム）を追加し、Ｍｇが添加されたＧａＮ層をｐ側半導体被覆層３０として形成する。原料ガスの供給時間を例えば２０〜６０分とすると、約４０〜１２０ｎｍ程度の厚さのｐ側半導体被覆層３０を形成できる。
ｐ側半導体被覆層３０の形成により、ロッド状発光部５が得られる。 <4. Formation of p-side semiconductor coating layer 30>
As shown in FIG. 6F, the p-side semiconductor coating layer 30 is formed on the outer surface of the active layer 20. When the n-side semiconductor rod 10 is formed from an n-type GaN-based crystal (n-type nitride semiconductor), the p-side semiconductor coating layer 30 is formed from a p-type GaN-based crystal (p-type nitride semiconductor). For example, the p-type semiconductor coating layer 30 is formed by laminating a plurality of p-type GaN layers and p-type AlGaN layers with different p-type impurity concentrations.
The p-side semiconductor coating layer 30 is formed by supplying a raw material gas at a temperature of the growth substrate 50, for example, 800 to 900 ° C. As the raw material gas, a mixed gas containing TMG or TEG as a gallium source and NH 3 as a nitrogen source can be used. Further, in order to add p-type impurities, for example, Cp 2 Mg (biscyclopentadienyl magnesium) is added to these raw material gases, and the GaN layer to which Mg is added is formed as the p-side semiconductor coating layer 30. Assuming that the supply time of the raw material gas is, for example, 20 to 60 minutes, the p-side semiconductor coating layer 30 having a thickness of about 40 to 120 nm can be formed.
By forming the p-side semiconductor coating layer 30, the rod-shaped light emitting portion 5 is obtained.

＜５．透光性電極８１の形成＞
図６Ｇに示すように、ロッド状発光部５のｐ側半導体被覆層３０の外面と、絶縁膜９０の上面９０ａとを連続して覆うように、第１透光性電極８１を形成する。
そして、例えば、図６Ｇに描かれた１１個のロッド状発光部５のうちの中央部の７個のロッド状発光部５を残し、その外側に位置する第１透光性電極８１とロッド状発光部５を削除する。このように、第１透光性電極８１の一部と複数のロッド状発光部５の一部とを除去し、下地層４０の一部を絶縁膜９０から露出させる。絶縁膜９０から露出した部分を、第１露出部４０ｘおよび第２露出部４０ｙと称する。なお、第１露出部４０ｘには、ｎ側半導体ロッド１０に通電するための電極が形成される。第２露出部４０ｙの上側には、絶縁膜９１を介して、ｐ側半導体被覆層３０に通電するための電極が形成される。各電極については後で詳述する。
このように、第１透光性電極８１を形成した後で第１露出部４０ｘおよび第２露出部４０ｙを形成すれば、第１露出部４０ｘおよび第２露出部４０ｙを形成するためのエッチング用のマスクを剥離する剥離液からロッド状発光部５を保護することができる。すなわち、ロッド状発光部５が第１透光性電極８１に被覆されているので、剥離液がロッド状発光部５に接触し難い。したがって、必要なロッド状発光部５が除去される可能性を低減することができる。 <5. Formation of translucent electrode 81>
As shown in FIG. 6G, the first translucent electrode 81 is formed so as to continuously cover the outer surface of the p-side semiconductor coating layer 30 of the rod-shaped light emitting portion 5 and the upper surface 90a of the insulating film 90.
Then, for example, of the 11 rod-shaped light emitting portions 5 drawn in FIG. 6G, the seven rod-shaped light emitting portions 5 in the central portion are left, and the first translucent electrode 81 and the rod-shaped light emitting portion located on the outside thereof are left. The light emitting unit 5 is deleted. In this way, a part of the first translucent electrode 81 and a part of the plurality of rod-shaped light emitting portions 5 are removed, and a part of the base layer 40 is exposed from the insulating film 90. The portions exposed from the insulating film 90 are referred to as a first exposed portion 40x and a second exposed portion 40y. An electrode for energizing the n-side semiconductor rod 10 is formed in the first exposed portion 40x. An electrode for energizing the p-side semiconductor coating layer 30 is formed on the upper side of the second exposed portion 40y via the insulating film 91. Each electrode will be described in detail later.
In this way, if the first exposed portion 40x and the second exposed portion 40y are formed after the first translucent electrode 81 is formed, the etching for forming the first exposed portion 40x and the second exposed portion 40y is performed. The rod-shaped light emitting portion 5 can be protected from the peeling liquid that peels off the mask. That is, since the rod-shaped light emitting portion 5 is covered with the first translucent electrode 81, it is difficult for the stripping liquid to come into contact with the rod-shaped light emitting portion 5. Therefore, the possibility that the required rod-shaped light emitting portion 5 is removed can be reduced.

第１露出部４０ｘおよび第２露出部４０ｙが形成される領域には、予めロッド状発光部５を成長させない、すなわち絶縁膜９０の貫通孔９０ｈを形成しないようにしてもよい。一方、第１露出部４０ｘおよび第２露出部４０ｙの形成位置を予め設定せず、形成されたロッド状発光部５の良不良を確認してから第１露出部４０ｘおよび第２露出部４０ｙの形成位置を決定してもよい。これにより、成長が不十分など不良のロッド状発光部５がある位置に第１露出部４０ｘおよび第２露出部４０ｙを形成することができる。
透光性電極８１は、例えばＩＴＯ膜等の透光性導電膜から形成することができる。 In the region where the first exposed portion 40x and the second exposed portion 40y are formed, the rod-shaped light emitting portion 5 may not be grown in advance, that is, the through hole 90h of the insulating film 90 may not be formed. On the other hand, the formation positions of the first exposed portion 40x and the second exposed portion 40y are not set in advance, and after confirming the quality of the formed rod-shaped light emitting portion 5, the first exposed portion 40x and the second exposed portion 40y are formed. The formation position may be determined. As a result, the first exposed portion 40x and the second exposed portion 40y can be formed at a position where the rod-shaped light emitting portion 5 having a defect such as insufficient growth is located.
The translucent electrode 81 can be formed from a translucent conductive film such as an ITO film.

＜６．絶縁膜９１の形成＞
図６Ｉに示すように、第１透光性電極８１の一部と、下地層４０の第１露出部４０ｘの一部（ｎ側透光性電極７１が形成されていない部分）と、下地層４０の第２露出部４０ｙの全体とを覆うように、絶縁膜９１を形成する。
絶縁膜９１は、ＳｉＯ２、ＳｉＮ等の絶縁部材から形成する。ＳｉＯ２は、透光性を有するため、絶縁膜９１を通してロッド状発光部５からの発光を取り出すことができる利点がある。 <6. Formation of insulating film 91>
As shown in FIG. 6I, a part of the first translucent electrode 81, a part of the first exposed portion 40x of the base layer 40 (a part where the n-side translucent electrode 71 is not formed), and the base layer. The insulating film 91 is formed so as to cover the entire second exposed portion 40y of the 40.
The insulating film 91 is formed of an insulating member such as SiO 2 or SiN. Since SiO 2 has translucency, it has an advantage that light emitted from the rod-shaped light emitting portion 5 can be taken out through the insulating film 91.

＜７．透光性電極７１、８２およびパッド電極７０、８０の形成＞
図６Ｊに示すように、ｎ側透光性電極７１と第２透光性電極８２とを形成する。ｎ側透光性電極７１は、下地層４０の第１露出部４０ｘ上に形成する。第２透光性電極８２は、第１透光性電極８１と接触し、かつ下地層４０の第２露出部４０ｙの上側まで延在している。第２透光性電極８２と下地層４０の第２露出部４０ｙの間に絶縁膜９１を配置することにより、それらが短絡するのを防止している。
次いで、ｎ側透光性電極７１上にｎ側パッド電極７０を形成する。および、下地層４０の第２露出部４０ｙの直上において、第２透光性電極８２上にｐ側パッド電極８０を形成する。 <7. Formation of translucent electrodes 71, 82 and pad electrodes 70, 80>
As shown in FIG. 6J, the n-side translucent electrode 71 and the second translucent electrode 82 are formed. The n-side translucent electrode 71 is formed on the first exposed portion 40x of the base layer 40. The second translucent electrode 82 is in contact with the first translucent electrode 81 and extends to the upper side of the second exposed portion 40y of the base layer 40. By arranging the insulating film 91 between the second translucent electrode 82 and the second exposed portion 40y of the base layer 40, they are prevented from being short-circuited.
Next, the n-side pad electrode 70 is formed on the n-side translucent electrode 71. Further, the p-side pad electrode 80 is formed on the second translucent electrode 82 directly above the second exposed portion 40y of the base layer 40.

ｐ側パッド電極８０からロッド状発光部５までは、第２透光性電極８２と第１透光性電極８１を介して導通されている。ｎ側パッド電極７０からロッド状発光部５までは、ｎ側透光性電極７１と下地層４０を介して導通されている。
ｐ側の電流経路において、第１透光性電極８１が複数のロッド状発光部５のｐ側半導体被覆層３０と接触しており、ｎ側の電流経路において、下地層４０が複数のロッド状発光部５のｎ側半導体ロッド１０と接触している。つまり、複数のロッド状発光部５は、並列接続されている。 The p-side pad electrode 80 to the rod-shaped light emitting portion 5 are conducted through the second translucent electrode 82 and the first translucent electrode 81. The n-side pad electrode 70 to the rod-shaped light emitting portion 5 are conductive via the n-side translucent electrode 71 and the base layer 40.
In the current path on the p side, the first translucent electrode 81 is in contact with the semiconductor coating layer 30 on the p side of the plurality of rod-shaped light emitting portions 5, and in the current path on the n side, the base layer 40 has a plurality of rod shapes. It is in contact with the n-side semiconductor rod 10 of the light emitting unit 5. That is, the plurality of rod-shaped light emitting units 5 are connected in parallel.

次に、本開示の発光素子１の各構成について説明する。なお、本開示の発光素子１は、いわゆる半導体発光素子であり、例えば発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）を含む。 Next, each configuration of the light emitting element 1 of the present disclosure will be described. The light emitting element 1 of the present disclosure is a so-called semiconductor light emitting element, and includes, for example, a light emitting diode (LED) and a laser diode (LD).

（ロッド状発光部５）
ロッド状発光部５は、多角柱状の外形、もしくは多角柱状で上端にファセットを有する外形を有している。
ロッド状発光部５は、例えば、ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体等の半導体材料から形成することができる。具体的には、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物半導体（例えばＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等）を用いることができる。
ロッド状発光部５の各構成（ｎ側半導体ロッド１０、活性層２０およびｐ側半導体被覆層３０）に適した半導体について詳述する。 (Rod-shaped light emitting unit 5)
The rod-shaped light emitting unit 5 has a polygonal columnar outer shape or a polygonal columnar outer shape having a facet at the upper end.
The rod-shaped light emitting portion 5 can be formed from a semiconductor material such as a III-V group compound semiconductor or an II-VI group compound semiconductor. Specifically, nitride semiconductors such as In X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) (for example, InN, AlN, GaN, InGaN, AlGaN, InGaAlN, etc.) are used. Can be used.
The semiconductors suitable for each configuration of the rod-shaped light emitting portion 5 (n-side semiconductor rod 10, active layer 20 and p-side semiconductor coating layer 30) will be described in detail.

ｎ側半導体ロッド１０において、ｎ型半導体ロッド本体部１１はｎ型半導体）を含む。ｎ型半導体ロッド本体部１１に適した半導体としては、ＧａＮおよびＡｌＧａＮが挙げられる。なお、ｎ型不純物としてＳｉやＧｅ、Ｏ等を添加してもよい。ｎ側半導体ロッド１０は、第１導電型半導体のみから構成してもよい。
また、第１半導体層１２は、ｐ型不純物を含む半導体により構成されるが、第１半導体層１２に適した半導体としては、ＧａＮおよびＡｌＧａＮが挙げられる。ｐ型不純物としては、Ｍｇ、Ｚｎ、Ｃ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を添加することができる。
また、第２半導体層１３は、ｎ型不純物及びｐ型不純物の添加量が少ない半導体により構成されるが、第２半導体層１３に適した半導体としては、ＧａＮおよびＡｌＧａＮが挙げられる。
上述したように、ｎ型半導体ロッド本体部１１と第１半導体層１２と第２半導体層１３とは同一組成の半導体により構成してもよいし、異なる組成の半導体により構成してもよい。
例えば、
（１）ｎ型半導体ロッド本体部１１と第１半導体層１２と第２半導体層１３とをＧａＮにより構成する、
（２）ｎ型半導体ロッド本体部１１と第１半導体層１２と第２半導体層１３とをＡｌＧａＮにより構成する、
（３）ｎ型半導体ロッド本体部１１をＧａＮにより構成し、第１半導体層１２と第２半導体層１３とをＡｌＧａＮにより構成する、
（４）ｎ型半導体ロッド本体部１１をＧａＮにより構成し、第１半導体層１２をＡｌＧａＮにより構成し、第２半導体層１３をＧａＮにより構成する、
など、種々の組み合わせが可能である。 In the n-side semiconductor rod 10, the n-type semiconductor rod main body 11 includes an n-type semiconductor). Examples of semiconductors suitable for the n-type semiconductor rod main body 11 include GaN and AlGaN. In addition, Si, Ge, O and the like may be added as an n-type impurity. The n-side semiconductor rod 10 may be composed of only the first conductive type semiconductor.
Further, the first semiconductor layer 12 is composed of a semiconductor containing a p-type impurity, and examples of the semiconductor suitable for the first semiconductor layer 12 include GaN and AlGaN. As the p-type impurity, Mg, Zn, C, Zn, Be, Mn, Ca, Sr and the like can be added.
Further, the second semiconductor layer 13 is composed of a semiconductor in which the amount of n-type impurities and p-type impurities added is small, and examples of semiconductors suitable for the second semiconductor layer 13 include GaN and AlGaN.
As described above, the n-type semiconductor rod main body 11, the first semiconductor layer 12, and the second semiconductor layer 13 may be composed of semiconductors having the same composition, or may be composed of semiconductors having different compositions.
For example
(1) The n-type semiconductor rod main body 11, the first semiconductor layer 12, and the second semiconductor layer 13 are made of GaN.
(2) The n-type semiconductor rod main body 11, the first semiconductor layer 12, and the second semiconductor layer 13 are made of AlGaN.
(3) The n-type semiconductor rod main body 11 is made of GaN, and the first semiconductor layer 12 and the second semiconductor layer 13 are made of AlGaN.
(4) The n-type semiconductor rod main body 11 is made of GaN, the first semiconductor layer 12 is made of AlGaN, and the second semiconductor layer 13 is made of GaN.
Various combinations are possible.

活性層２０は、バンドギャップの大きい稜線部２２と、バンドギャップの小さい井戸層２１を含む。井戸層２１に適した半導体としては、ＩｎｘＧａ１−ｘＮが挙げられる。稜線部２２に適した半導体としては、ＧａＮおよびＩｎｙＧａ１−ｙＮが挙げられる。なお、井戸層２１と稜線部２２が共にＩｎＧａＮから成るときは、井戸層２１のＩｎ組成比は稜線部２２のＩｎ組成比より大きくする（つまり、ｘ＞ｙ）。
ｐ側半導体被覆層３０は、第２導電型半導体（例えばｐ型半導体）を含む。ｐ側半導体被覆層３０に適した半導体としては、Ｍｇ等のｐ型不純物を含むＧａＮが挙げられる。ｐ側半導体被覆層３０は、ｐ型不純物を含有するｐ型半導体から成る層と、アンドープの層とを含む積層構造であってもよい。また、ｐ側半導体被覆層３０の上面と第１透光性電極８１との間に、ｎ型半導体ロッド本体部１１及び第１半導体層１２より不純物濃度の低い、例えば、ｉ型の第３半導体層を形成してもよい。これにより、ｎ型半導体ロッド本体部１１の上面近傍における逆リーク電流をさらに抑えることができ、発光素子の発光効率を高めることができる。 The active layer 20 includes a ridge portion 22 having a large bandgap and a well layer 21 having a small bandgap. Examples of semiconductors suitable for the well layer 21 include In x Ga 1-x N. Examples of semiconductors suitable for the ridge portion 22 include GaN and In y Ga 1-y N. When both the well layer 21 and the ridge line portion 22 are made of InGaN, the In composition ratio of the well layer 21 is made larger than the In composition ratio of the ridge line portion 22 (that is, x> y).
The p-side semiconductor coating layer 30 includes a second conductive type semiconductor (for example, a p-type semiconductor). Examples of the semiconductor suitable for the p-side semiconductor coating layer 30 include GaN containing p-type impurities such as Mg. The p-side semiconductor coating layer 30 may have a laminated structure including a layer made of a p-type semiconductor containing p-type impurities and an undoped layer. Further, between the upper surface of the p-side semiconductor coating layer 30 and the first translucent electrode 81, the impurity concentration is lower than that of the n-type semiconductor rod main body 11 and the first semiconductor layer 12, for example, the i-type third semiconductor. Layers may be formed. As a result, the reverse leakage current in the vicinity of the upper surface of the n-type semiconductor rod main body 11 can be further suppressed, and the luminous efficiency of the light emitting element can be improved.

（透光性電極７１、８１、８２）
ｎ側透光性電極７１、第１透光性電極８１および第２透光性電極８２は、透光性の導電材料から形成することができ、特に、導電性酸化物が好適である。導電性酸化物としては、例えば、ＺｎＯ、Ｉｎ２Ｏ３、ＩＴＯ、ＳｎＯ２、ＭｇＯが挙げられる。特にＩＴＯは、可視光（可視領域）において高い光透過性を有し、導電率の高い材料であることから好ましい。 (Translucent electrodes 71, 81, 82)
The n-side translucent electrode 71, the first translucent electrode 81, and the second translucent electrode 82 can be formed from a translucent conductive material, and a conductive oxide is particularly preferable. Examples of the conductive oxide include ZnO, In 2 O 3 , ITO, SnO 2 , and MgO. In particular, ITO is preferable because it has high light transmittance in visible light (visible region) and is a material having high conductivity.

ｐ側の透光性電極として、このように第１透光性電極８１および第２透光性電極８２の２層を設けることが好ましい。ｐ側の透光性電極は１層のみとすることもできるが、この場合は絶縁膜９１形成後にｐ側の透光性電極を設けることになるため、絶縁膜９１に覆われたロッド状発光部５の部分に通電することができず、発光面積が減少する。また、ロッド状発光部５を覆わないように絶縁膜９１の形成面積を減少させると、ｐ側の電極と下地層４０が短絡する可能性が上昇する。第１透光性電極８１および第２透光性電極８２の２層構造であれば、短絡の可能性が低い程度に絶縁膜９１をロッド状発光部５の上にまで形成することができ、且つ、絶縁膜９１の下のロッド状発光部５に通電することができる。なお、第１透光性電極８１だけの部分よりもその上に第２透光性電極８２が重なった部分の方が光の透過率が減少する。したがって、第１透光性電極８１と第２透光性電極８２が重なった部分の表面積よりも、第２透光性電極８２から第１透光性電極８１が露出した部分の表面積を大きくすることが好ましい。これにより、ロッド状発光部５の発光の取り出し効率を向上させることができる。
なお、ｎ側透光性電極７１は省略してもよい。この場合、ｎ側パッド電極７０を下地層４０に直接形成する。 As the p-side translucent electrode, it is preferable to provide two layers of the first translucent electrode 81 and the second translucent electrode 82 in this way. The p-side translucent electrode may have only one layer, but in this case, since the p-side translucent electrode is provided after the insulating film 91 is formed, rod-shaped light emission covered with the insulating film 91 is provided. The light emitting area is reduced because the portion 5 cannot be energized. Further, if the forming area of the insulating film 91 is reduced so as not to cover the rod-shaped light emitting portion 5, the possibility that the electrode on the p side and the base layer 40 are short-circuited increases. With the two-layer structure of the first translucent electrode 81 and the second translucent electrode 82, the insulating film 91 can be formed on the rod-shaped light emitting portion 5 to the extent that the possibility of short circuit is low. Moreover, the rod-shaped light emitting portion 5 under the insulating film 91 can be energized. It should be noted that the light transmittance is reduced in the portion where the second translucent electrode 82 is overlapped on the portion where only the first translucent electrode 81 is located. Therefore, the surface area of the portion where the first translucent electrode 81 is exposed is made larger than the surface area of the portion where the first translucent electrode 81 and the second translucent electrode 82 overlap. Is preferable. This makes it possible to improve the efficiency of taking out the light emitted from the rod-shaped light emitting unit 5.
The n-side translucent electrode 71 may be omitted. In this case, the n-side pad electrode 70 is formed directly on the base layer 40.

（成長基板５０）
窒化物半導体を成長させる場合の成長基板５０としては、典型的には、サファイア（Ａ１２Ｏ３）等の絶縁性基板を用いる。また、窒化物半導体（ＧａＮ、ＡｌＮ等）等を用いることもできる。
特に、Ｃ面、すなわち（０００１）面を成長面とするサファイアの成長基板が好ましい。成長面は厳密に（０００１）面と一致するよりは、（０００１）面に対して０．５°〜２．０°のオフ角を有しているのが好ましい。このような面を窒化することにより、ＧａＮ系半導体を［０００−１］方向に成長させることができる。 (Growth substrate 50)
The growth substrate 50 when growing a nitride semiconductor, typically, using an insulating substrate such as sapphire (A1 2 O 3). Further, a nitride semiconductor (GaN, AlN, etc.) or the like can also be used.
In particular, a sapphire growth substrate having the C-plane, that is, the (0001) plane as the growth plane is preferable. The growth plane preferably has an off angle of 0.5 ° to 2.0 ° with respect to the (0001) plane, rather than exactly coincident with the (0001) plane. By nitriding such a surface, the GaN-based semiconductor can be grown in the [000-1] direction.

（絶縁膜９０、９１）
絶縁膜９０、９１は、例えば、二酸化ケイ素（ＳｉＯ２）やＳｉＮから形成することができる。 (Insulating film 90, 91)
The insulating films 90 and 91 can be formed from, for example, silicon dioxide (SiO 2) or SiN.

（パッド電極７０、８０）
ｎ側パッド電極７０およびｐ側パッド電極８０としては、電気良導体を用いることができ、例えばＣｕ、Ａｕ、Ａｇ、Ｎｉ、Ｓｎ等の金属が好適である。パッド電極７０、８０を透光性電極７１、８１上に形成する場合には、透光性電極とオーミックコンタクトできる導電材料から形成するのが好ましい。なお、ｐ側パッド電極８０をロッド状発光部５に直接設けてもよく、その場合は、ｐ側の透光性電極は１層のみ（第１透光性電極８１のみ）であってもよい。好ましくは、ｐ側パッド電極８０をロッド状発光部５に直接設けるのではなく、図２に示すように、ロッド状発光部５が存在しない領域を設け、その領域にｐ側パッド電極８０を形成する。これにより、ロッド状発光部５からの光をｐ側パッド電極８０によって遮られることなく外部に取り出すことができるため、発光素子１の光取り出し効率を向上させることができる。 (Pad electrodes 70, 80)
As the n-side pad electrode 70 and the p-side pad electrode 80, a good electric conductor can be used, and for example, metals such as Cu, Au, Ag, Ni, and Sn are suitable. When the pad electrodes 70 and 80 are formed on the translucent electrodes 71 and 81, it is preferably formed from a conductive material capable of making ohmic contact with the translucent electrodes. The p-side pad electrode 80 may be provided directly on the rod-shaped light emitting portion 5, and in that case, the p-side translucent electrode may have only one layer (only the first translucent electrode 81). .. Preferably, the p-side pad electrode 80 is not directly provided on the rod-shaped light emitting portion 5, but as shown in FIG. 2, a region where the rod-shaped light emitting portion 5 does not exist is provided, and the p-side pad electrode 80 is formed in that region. To do. As a result, the light from the rod-shaped light emitting unit 5 can be taken out to the outside without being blocked by the p-side pad electrode 80, so that the light taking out efficiency of the light emitting element 1 can be improved.

（実施例）
本開示に係るｎ側半導体ロッド１０及び活性層２０を製造した。活性層２０は、多重量子井戸構造（ＭＱＷ）とし、各半導体層はＭＯＣＶＤ法により形成した。 (Example)
The n-side semiconductor rod 10 and the active layer 20 according to the present disclosure were manufactured. The active layer 20 had a multiple quantum well structure (MQW), and each semiconductor layer was formed by the MOCVD method.

まず、（０００１）面から約１°オフセットした面を成長面とするサファイア基板を成長基板５０として準備した。成長基板５０の上面５０ａは窒化処理し、その上に成長する窒化物半導体の上面（成長基板５０の上面５０ａと平行な面）が（０００−１）面となるようにした。そして、成長基板５０の上に、フォトリソグラフィ技術により、開口形状が直径２μｍの円形である貫通孔９０ｈを複数有するＳｉＯ２の絶縁膜９０（厚さ約０．３μｍ）を形成した。
次いで、絶縁膜９０が形成された成長基板５０に、ＧａＮのバッファ層４５（厚さ約２０ｎｍ）を形成し、その後、熱処理を行った。ここでは下地層４０は設けなかったため、このように絶縁膜９０形成後にバッファ層４５の形成を行った。 First, a sapphire substrate having a plane offset by about 1 ° from the (0001) plane as a growth plane was prepared as the growth substrate 50. The upper surface 50a of the growth substrate 50 was subjected to nitriding treatment so that the upper surface of the nitride semiconductor (the surface parallel to the upper surface 50a of the growth substrate 50) growing on the top surface 50a was the (000-1) surface. Then, an insulating film 90 (thickness of about 0.3 μm) of SiO 2 having a plurality of circular through holes 90h having an opening shape of 2 μm in diameter was formed on the growth substrate 50 by a photolithography technique.
Next, a GaN buffer layer 45 (thickness of about 20 nm) was formed on the growth substrate 50 on which the insulating film 90 was formed, and then heat treatment was performed. Since the base layer 40 was not provided here, the buffer layer 45 was formed after the insulating film 90 was formed in this way.

次に、それぞれＧａＮからなるｎ型半導体ロッド本体部１１と第１半導体層１２と第２半導体層１３とを以下の条件でＧａＮを成長させることにより、ＧａＮからなるｎ側半導体ロッド１０を形成した。形成したｎ側半導体ロッド１０は、太さ３μｍ程度、長さ約８μｍの略六角柱状のロッドである。
実施例のｎ側半導体ロッド１０において、ｎ型半導体ロッド本体部１１の長さは約７μｍであり、第１半導体層１２の厚さと第２半導体層１３の厚さとはいずれも約０．５μｍであり、ｎ側半導体ロッド１０全体の長さは約８μｍである。 Next, the n-type semiconductor rod 10 made of GaN was formed by growing GaN on the n-type semiconductor rod main body 11 made of GaN, the first semiconductor layer 12 and the second semiconductor layer 13 under the following conditions, respectively. .. The formed n-side semiconductor rod 10 is a substantially hexagonal columnar rod having a thickness of about 3 μm and a length of about 8 μm.
In the n-side semiconductor rod 10 of the embodiment, the length of the n-type semiconductor rod main body 11 is about 7 μm, and the thickness of the first semiconductor layer 12 and the thickness of the second semiconductor layer 13 are both about 0.5 μm. Yes, the total length of the n-side semiconductor rod 10 is about 8 μm.

［ｎ側半導体ロッド１０の形成条件］
・基板温度：１０４５℃
・製造時間：４０分
・雰囲気ガス：水素と窒素の混合雰囲気
・キャリアガス：窒素 １１ｓｌｍ
・ＮＨ３：５０ｓｃｃｍ（約２×１０−３モル/分)
・ＴＭＧ：２０ｓｃｃｍ（約６５×１０−６モル/分) [Conditions for forming the n-side semiconductor rod 10]
-Substrate temperature: 1045 ° C
・ Manufacturing time: 40 minutes ・ Atmosphere gas: Mixed atmosphere of hydrogen and nitrogen ・ Carrier gas: Nitrogen 11 slm
・ NH 3 : 50 sccm (approx. 2 x 10 -3 mol / min)
-TMG: 20 sccm (approx. 65 x 10-6 mol / min)

実施例において、ｎ側半導体ロッド１０は、ｎ型半導体ロッド本体部１１、第１半導体層１２及び第２半導体層１３とは連続して成長させることにより形成した。具体的には、ｎ型半導体ロッド本体部１１は上記原料ガスに、ｎ型不純物用のＳｉＨ４ガスを４．４ｓｃｃｍ（約２．０ｎモル/分)の割合で加えて成長させ、約７μｍの長さのロッド（ｎ型半導体ロッド本体部１１）が形成された時点で、ｎ型不純物用のＳｉＨ４ガスを止めてｐ型不純物用のＣｐ２Ｍｇガスを２９ｓｃｃｍ（約４０μモル/分)の割合で加えて引き続き成長させ、ロッド（ｎ型半導体ロッド本体部１１）上面に形成された半導体膜（第１半導体層１２）の厚さが約０．５μｍになった時点で、ｎｐ型不純物用のＣｐ２Ｍｇガスを止めて不純物ガス用の原料ガスを含まない状態でさらにＧａＮを０．５μｍの厚さになるように成長させて半導体膜（第２半導体層１３）を形成した。
以上のようにして、一体化された六角柱のｎ側半導体ロッド１０を形成した。 In the embodiment, the n-side semiconductor rod 10 is formed by continuously growing the n-type semiconductor rod main body 11, the first semiconductor layer 12, and the second semiconductor layer 13. Specifically, n-type semiconductor rod body portion 11 to the raw material gas, in addition to SiH 4 gas for n-type impurity at a rate of 4.4Sccm (about 2.0n moles / min) is grown to about 7μm When a rod of length (n-type semiconductor rod body 11) is formed, SiH 4 gas for n-type impurities is stopped and Cp 2 Mg gas for p-type impurities is 29 sccm (about 40 μmol / min). When the thickness of the semiconductor film (first semiconductor layer 12) formed on the upper surface of the rod (n-type semiconductor rod main body 11) reaches about 0.5 μm, it is used for np-type impurities. Cp 2 Mg gas was stopped and GaN was further grown to a thickness of 0.5 μm without containing the raw material gas for the impurity gas to form a semiconductor film (second semiconductor layer 13).
As described above, the integrated hexagonal column n-side semiconductor rod 10 was formed.

ｎ側半導体ロッド１０を形成後、形成条件を以下のように変更して、活性層２０を形成した。なお、活性層２０は、ｎ側半導体ロッド１０側から、障壁層２５と、井戸層２１および稜線部２２を含む層（ここでは「混合層」と称する）とを交互に作成した。障壁層２５を６層、混合層を６層形成した後、最後に障壁層２５をもう１層形成した。障壁層２５及び混合層の形成条件は以下の通りであった。障壁層２５の形成条件はＧａＮのものであり、混合層の形成条件はＩｎＧａＮのものである。 After forming the n-side semiconductor rod 10, the forming conditions were changed as follows to form the active layer 20. In the active layer 20, the barrier layer 25 and the layer including the well layer 21 and the ridge line portion 22 (referred to as “mixed layer” here) were alternately formed from the n-side semiconductor rod 10 side. After forming 6 barrier layers 25 and 6 mixed layers, another barrier layer 25 was finally formed. The conditions for forming the barrier layer 25 and the mixed layer were as follows. The formation condition of the barrier layer 25 is that of GaN, and the formation condition of the mixed layer is that of InGaN.

［障壁層２５の形成条件］
・基板温度：８１０℃
・雰囲気ガス：窒素
・キャリアガス：窒素 ８ｓｌｍ
・ＮＨ３：４ｓｌｍ（約２×１０−１モル/分)
・ＴＥＧ：１６ｓｃｃｍ（約４×１０−６モル/分)

ＧａＮからなる障壁層２５は、第１層（ｎ側半導体ロッド１０と接触している層）のみＳｉドープした。１層目の形成の際には、上記の原料ガスに加えて、Ｓｉドーパント源としてＳｉＨ４ガスを８×１０−９モル/分で添加した。
障壁層２５の形成時間は、第１層は約９分（厚さ１０ｎｍ程度）、第２層〜第７層は、それぞれ４分（厚さ４〜１０ｎｍ程度）とした。 [Conditions for forming the barrier layer 25]
-Substrate temperature: 810 ° C
・ Atmospheric gas: Nitrogen ・ Carrier gas: Nitrogen 8 slm
・ NH 3 : 4 slm (approx. 2 × 10 -1 mol / min)
TEG: 16 sccm (approx. 4 x 10-6 mol / min)

The barrier layer 25 made of GaN was Si-doped only in the first layer (the layer in contact with the n-side semiconductor rod 10). In forming the first layer, in addition to the above raw material gas, it was added the SiH 4 gas at 8 × 10 -9 mol / min as Si dopant source.
The formation time of the barrier layer 25 was about 9 minutes (thickness about 10 nm) for the first layer and 4 minutes (thickness about 4 to 10 nm) for each of the second to seventh layers.

［混合層（井戸層２１、稜線部２２）の形成条件］
・基板温度：８１０℃
・雰囲気ガス：窒素
・キャリアガス：窒素 ８ｓｌｍ
・ＮＨ３：４ｓｌｍ（約２×１０−１モル/分)
・ＴＥＧ：１６ｓｃｃｍ（約４×１０−６モル/分)
・ＴＭＩ：１４２ｓｃｃｍ（約１２×１０−６モル/分)

混合層の形成時間は、第１層〜第６層の全てにおいて、それぞれ４分（厚さ４〜１０ｎｍ程度）とした。なお、障壁層２５の第２層〜第７層と混合層との成長時間は同じであるが、ｎ側半導体ロッド１０の長さ方向において成長速度の差が生じるため、後述するＴＥＭ像に示すように、障壁層２５と混合層との厚さは同じとは限らない。 [Conditions for forming a mixed layer (well layer 21, ridgeline 22)]
-Substrate temperature: 810 ° C
・ Atmospheric gas: Nitrogen ・ Carrier gas: Nitrogen 8 slm
・ NH 3 : 4 slm (approx. 2 × 10 -1 mol / min)
TEG: 16 sccm (approx. 4 x 10-6 mol / min)
TMI: 142 sccm (approx. 12 x 10-6 mol / min)

The formation time of the mixed layer was set to 4 minutes (thickness of about 4 to 10 nm) in all of the first to sixth layers. Although the growth times of the second to seventh layers of the barrier layer 25 and the mixed layer are the same, a difference in growth rate occurs in the length direction of the n-side semiconductor rod 10, and thus the growth rate is shown in the TEM image described later. As described above, the thicknesses of the barrier layer 25 and the mixed layer are not always the same.

活性層２０を形成した後、成長基板５０の温度を７６０℃とし、ＮＨ３、ＴＥＧ、Ｃｐ２Ｍｇを用い、ｐ側半導体被覆層３０を形成した。 After forming the active layer 20, the temperature of the growth substrate 50 was set to 760 ° C., and NH 3 , TEG, and Cp 2 Mg were used to form the p-side semiconductor coating layer 30.

ｐ側半導体被覆層３０を形成した後、第１透光性電極８１を以下のように形成した。
［第１透光性電極８１の形成条件］
・材料：ＩＴＯ
・膜厚：１７００Å After forming the p-side semiconductor coating layer 30, the first translucent electrode 81 was formed as follows.
[Conditions for forming the first translucent electrode 81]
・ Material: ITO
・ Film thickness: 1700 Å

第１透光性電極８１を形成した後、絶縁膜９１を以下のように形成した。
［絶縁膜９１の形成条件］
・材料：ＳｉＯ２
・膜厚：３５００Å After forming the first translucent electrode 81, the insulating film 91 was formed as follows.
[Conditions for forming the insulating film 91]
-Material: SiO 2
-Film thickness: 3500 Å

絶縁膜９１を形成した後、ｎ側透光性電極７１、第２透光性電極８２およびパッド電極７０、８０を形成した。
［ｎ側透光性電極７１、第２透光性電極８２の形成条件］
・材料：ＩＴＯ
・膜厚：１７００Å

［ｎ側パッド電極７０の形成条件］
・材料：下層側からＴｉ／Ａｕを積層

［ｐ側パッド電極８０の形成条件］
・材料：下層側からＴｉ／Ａｕを積層
After forming the insulating film 91, the n-side translucent electrode 71, the second translucent electrode 82, and the pad electrodes 70 and 80 were formed.
[Conditions for forming the n-side translucent electrode 71 and the second translucent electrode 82]
・ Material: ITO
・ Film thickness: 1700 Å

[Conditions for forming the n-side pad electrode 70]
-Material: Ti / Au is laminated from the lower layer side

[Conditions for forming the p-side pad electrode 80]
-Material: Ti / Au is laminated from the lower layer side

（比較例）
実施例において、ｎ側半導体ロッドをｎ型半導体ロッド本体部１１と第２半導体層１３に対応する半導体層とによって構成した以外は実施例と同様にして比較例の発光素子を作製した。すなわち、比較例の発光素子では、ｎ側半導体ロッドを、第１半導体層１２を形成することなく、ｎ型半導体ロッド本体部１１と第２半導体層１３に対応する半導体層とによって構成した。
比較例のｎ側半導体ロッド１０において、ｎ型半導体ロッド本体部１１の長さは約７μｍであり、第２半導体層１３に対応する半導体層の厚さは約１μｍであり、ｎ側半導体ロッド全体の長さは約８μｍである。 (Comparison example)
In the examples, the light emitting elements of the comparative examples were produced in the same manner as in the examples except that the n-side semiconductor rod was composed of the n-type semiconductor rod main body 11 and the semiconductor layer corresponding to the second semiconductor layer 13. That is, in the light emitting element of the comparative example, the n-side semiconductor rod was composed of the n-type semiconductor rod main body 11 and the semiconductor layer corresponding to the second semiconductor layer 13 without forming the first semiconductor layer 12.
In the n-side semiconductor rod 10 of the comparative example, the length of the n-type semiconductor rod main body 11 is about 7 μm, the thickness of the semiconductor layer corresponding to the second semiconductor layer 13 is about 1 μm, and the entire n-side semiconductor rod. The length of is about 8 μm.

比較例の発光素子において、ｎ側半導体ロッドは、実施例と同様の条件で約７μｍの長さのｎ型半導体ロッド本体部が形成された時点で、ｎ型不純物用のＳｉＨ４ガスを止めて不純物ガス用の原料ガスを含まない状態でさらにＧａＮを１μｍの厚さになるように成長させて半導体膜（第２半導体層１３）を成長させることにより形成した。 In the light emitting device of the comparative example, n-side semiconductor rod, when the n-type semiconductor rod body portion of a length of about 7μm in the same conditions as the embodiment is formed, to stop the SiH 4 gas for n-type impurity It was formed by growing a semiconductor film (second semiconductor layer 13) by further growing GaN to a thickness of 1 μm without containing a raw material gas for an impurity gas.

以上のようにして作製した実施例の発光素子と比較例の発光素子とを発光させたところ、実施例の発光素子は比較例の発光素子より明るかった。
また、比較例の発光素子においては逆方向リーク電流が低い電圧で立ち上がるのに対して、実施例の発光素子において逆方向リーク電流が立ち上がる電圧は比較例より格段に高いことが確認された。 When the light emitting element of the example and the light emitting element of the comparative example produced as described above were made to emit light, the light emitting element of the example was brighter than the light emitting element of the comparative example.
Further, it was confirmed that the reverse leakage current rises at a low voltage in the light emitting element of the comparative example, whereas the voltage at which the reverse leak current rises in the light emitting element of the example is significantly higher than that of the comparative example.

１ 発光素子
５、６ ロッド状発光部
１０、１６ ｎ側半導体ロッド
１０ｃ、１６ｃ 半導体ロッドの側面
１１ ｎ型半導体ロッド本体部
１２ 第１半導体層
１３ 第２半導体層
２０、２６ 活性層
２１ 井戸層
２２ 稜線部
２５ 障壁層
３０、３６ ｐ側半導体被覆層（半導体層）
４０ 下地層
４５ バッファ層
５０ 成長基板
９０、９１ 絶縁膜
９０ｈ 貫通孔 1 Light emitting element 5, 6 Rod-shaped light emitting part 10, 16 n-side semiconductor rod 10c, 16c Side surface of semiconductor rod 11 n-type semiconductor rod main body 12 First semiconductor layer 13 Second semiconductor layer 20, 26 Active layer 21 Well layer 22 Ridge 25 Barrier layer 30, 36 p side semiconductor coating layer (semiconductor layer)
40 Underlayer 45 Buffer layer 50 Growth substrate 90, 91 Insulation film 90h Through hole

Claims (10)

ｎ側半導体ロッドと、
前記ｎ側半導体ロッドを覆う半導体から成る活性層と、
前記活性層を覆うｐ側半導体被覆層と、を含み、
前記ｎ側半導体ロッドは、ｎ型不純物を含むｎ型半導体ロッド本体部と、該ｎ型半導体ロッド本体部の上面近傍だけに設けられたｐ型不純物を含む第１半導体層と、該第１半導体層の上面に設けられ、前記第１半導体層よりｐ型不純物濃度の低い第２半導体層とを含むことを特徴とする発光素子。 n-side semiconductor rod and
An active layer made of a semiconductor covering the n-side semiconductor rod,
Including a p-side semiconductor coating layer covering the active layer,
The n-side semiconductor rod includes an n-type semiconductor rod main body containing n-type impurities, a first semiconductor layer containing p-type impurities provided only in the vicinity of the upper surface of the n-type semiconductor rod main body, and the first semiconductor. A light emitting element provided on the upper surface of the layer and including a second semiconductor layer having a p-type impurity concentration lower than that of the first semiconductor layer. 前記ｎ側半導体ロッドにおいて、前記第１半導体層の厚さｔｐ及び前記第２半導体層の厚さｔｉはそれぞれ０．１μｍ以上であり、前記第１半導体層の厚さｔｐと前記第２半導体層の厚さｔｉとを合わせた厚さｔｔｏｔａｌは、０．１μｍ以上、２μｍ以下である請求項１記載の発光素子。 In the n-side semiconductor rod, the thickness t i of the thickness t p and the second semiconductor layer of the first semiconductor layer has a respective 0.1μm or more, the the thickness t p of the first semiconductor layer a the thickness t total obtained by combining the thickness t i of the second semiconductor layer, 0.1 [mu] m or more, the light-emitting element according to claim 1, wherein at 2μm or less. 前記ｎ側半導体ロッドは、複数の側面を有する多角柱形状であり、
前記活性層は、前記複数の側面のうち少なくとも隣接する２つにそれぞれ配置された複数の井戸層を含み、
前記複数の井戸層のうち隣接する井戸層同士はそれぞれ、隣接する前記側面同士が接する稜線に沿って分離されており、
前記活性層は、半導体から成り、前記稜線上に配置されて前記隣接する井戸層同士を繋ぐ稜線部をさらに含み、
前記稜線部のバンドギャップは、前記複数の井戸層それぞれのバンドギャップよりも広い請求項１又は２に記載の発光素子。 The n-side semiconductor rod has a polygonal prism shape having a plurality of side surfaces, and has a polygonal column shape.
The active layer comprises a plurality of well layers respectively arranged on at least two adjacent sides of the plurality of sides.
Of the plurality of well layers, adjacent well layers are separated from each other along a ridge line where the adjacent side surfaces are in contact with each other.
The active layer is made of a semiconductor, further includes a ridge line portion arranged on the ridge line and connecting the adjacent well layers.
The light emitting element according to claim 1 or 2, wherein the band gap of the ridge line portion is wider than the band gap of each of the plurality of well layers. 前記複数の井戸層は、前記ｎ側半導体ロッドの全ての側面にそれぞれ配置されており、
前記複数の井戸層のうち隣接する井戸層同士は全て前記稜線部により繋がれていることを特徴とする請求項３に記載の発光素子。 The plurality of well layers are arranged on all side surfaces of the n-side semiconductor rod, respectively.
The light emitting element according to claim 3, wherein adjacent well layers among the plurality of well layers are all connected by the ridge line portion. 前記井戸層は、前記ｎ側半導体ロッドの側面と垂直をなす方向において、障壁層を介して複数積層されていることを特徴とする請求項３または４に記載の発光素子。 The light emitting element according to claim 3 or 4, wherein a plurality of the well layers are laminated via a barrier layer in a direction perpendicular to the side surface of the n-side semiconductor rod. 前記ｎ側半導体ロッドにおいて、
前記ｎ型半導体ロッド本体部は、ウルツ鉱型の結晶のｎ型窒化物半導体を含み、
前記第１半導体層は、ｐ型窒化物半導体を含み、
前記第２半導体層は、ｉ型窒化物半導体を含み、
前記ｐ側半導体被覆層はｐ型窒化物半導体を含み、
前記ｎ型半導体ロッド本体部の側面は、前記ウルツ鉱型の結晶のＭ面である請求項１〜５のいずれか１項に記載の発光素子。 In the n-side semiconductor rod
The n-type semiconductor rod main body includes an n-type nitride semiconductor of wurtzite type crystals.
The first semiconductor layer contains a p-type nitride semiconductor and contains a p-type nitride semiconductor.
The second semiconductor layer includes an i-type nitride semiconductor and contains an i-type nitride semiconductor.
The p-side semiconductor coating layer contains a p-type nitride semiconductor and contains a p-type nitride semiconductor.
The light emitting element according to any one of claims 1 to 5, wherein the side surface of the n-type semiconductor rod main body is the M surface of the wurtzite type crystal. 前記ｎ型半導体ロッド本体部は、ＧａＮ結晶から成ることを特徴とする請求項６に記載の発光素子。 The light emitting element according to claim 6, wherein the n-type semiconductor rod main body is made of a GaN crystal. 前記第１半導体層はＧａＮ結晶から成り、前記第２半導体層はＧａＮ結晶から成る請求項７に記載の発光素子。 The light emitting device according to claim 7, wherein the first semiconductor layer is made of a GaN crystal, and the second semiconductor layer is made of a GaN crystal. 前記ｎ型半導体ロッド本体部の軸は、前記ＧａＮ結晶の［０００−１］方向に平行である請求項７又は８に記載の発光素子。 The light emitting element according to claim 7 or 8, wherein the axis of the n-type semiconductor rod main body is parallel to the [000-1] direction of the GaN crystal. 前記第２半導体層はアンドープ層である請求項１〜９のいずれか１項に記載の発光素子。 The light emitting device according to any one of claims 1 to 9, wherein the second semiconductor layer is an undoped layer.
JP2017090403A 2017-04-28 2017-04-28 Light emitting element Active JP6897287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017090403A JP6897287B2 (en) 2017-04-28 2017-04-28 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017090403A JP6897287B2 (en) 2017-04-28 2017-04-28 Light emitting element

Publications (2)

Publication Number Publication Date
JP2018190794A JP2018190794A (en) 2018-11-29
JP6897287B2 true JP6897287B2 (en) 2021-06-30

Family

ID=64478918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017090403A Active JP6897287B2 (en) 2017-04-28 2017-04-28 Light emitting element

Country Status (1)

Country Link
JP (1) JP6897287B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137066B2 (en) 2018-10-23 2022-09-14 日亜化学工業株式会社 Method for manufacturing light-emitting element
JP7227463B2 (en) * 2018-12-27 2023-02-22 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP6981444B2 (en) * 2019-04-01 2021-12-15 セイコーエプソン株式会社 Light emitting device, manufacturing method of light emitting device, and projector
JP7236078B2 (en) * 2019-09-10 2023-03-09 株式会社小糸製作所 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7176700B2 (en) * 2020-07-31 2022-11-22 セイコーエプソン株式会社 Light-emitting device and projector
JP7320794B2 (en) * 2021-03-15 2023-08-04 セイコーエプソン株式会社 Light-emitting devices, projectors, and displays

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244307A (en) * 2007-03-28 2008-10-09 Sharp Corp Semiconductor light-emitting element and nitride semiconductor light-emitting element
KR102198694B1 (en) * 2014-07-11 2021-01-06 삼성전자주식회사 Semiconductor light emitting device and manufacturing method of the same

Also Published As

Publication number Publication date
JP2018190794A (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP6897287B2 (en) Light emitting element
KR102172865B1 (en) Light-emitting element
TWI437732B (en) Semiconductor light emitting device
KR20100006548A (en) Group iii nitride based semiconductor light emitting element and epitaxial wafer
JP2007184411A (en) Light emitting diode and its manufacturing method, integrated light emitting diode and its manufacturing method, light emitting diode backlight, light emitting diode lighting apparatus, light emitting diode display, electronic equipment, and electronic device and its manufacturing method
US8598599B2 (en) Group III nitride semiconductor light-emitting device
JP5232338B2 (en) Nitride-based semiconductor device and manufacturing method thereof
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP2007115887A (en) Nitride semiconductor element and its manufacturing method
WO2021060538A1 (en) Laser diode
JP2002270893A (en) Semiconductor light-emitting element, display unit, method for manufacturing the semiconductor light- emitting element and method for manufacturing semiconductor laser
WO2010113399A1 (en) Nitride semiconductor element and method for producing the same
JP4909448B2 (en) Nitride-based semiconductor device and manufacturing method thereof
JP2011119374A (en) Nitride semiconductor element and method of manufacturing the same, and semiconductor device
JP4628651B2 (en) Manufacturing method of nitride semiconductor light emitting device
JPWO2011135866A1 (en) Nitride-based semiconductor device and manufacturing method thereof
WO2008056632A1 (en) GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2008118048A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
US9564552B2 (en) Method for producing group III nitride semiconductor light-emitting device
CN110050330B (en) Group III nitride semiconductor
JP5198390B2 (en) Nitride semiconductor element, manufacturing method thereof, and semiconductor device
JP5853779B2 (en) Nitride semiconductor device
JP5193966B2 (en) Nitride semiconductor element, manufacturing method thereof, and semiconductor device
JP2000294829A (en) Semiconductor stacked structure, semiconductor device provided therewith, and method for growing crystal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210524

R150 Certificate of patent or registration of utility model

Ref document number: 6897287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150