JP6891965B2 - 高周波モジュールおよびその製造方法 - Google Patents

高周波モジュールおよびその製造方法 Download PDF

Info

Publication number
JP6891965B2
JP6891965B2 JP2019539696A JP2019539696A JP6891965B2 JP 6891965 B2 JP6891965 B2 JP 6891965B2 JP 2019539696 A JP2019539696 A JP 2019539696A JP 2019539696 A JP2019539696 A JP 2019539696A JP 6891965 B2 JP6891965 B2 JP 6891965B2
Authority
JP
Japan
Prior art keywords
sealing resin
resin layer
substrate
main surface
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019539696A
Other languages
English (en)
Other versions
JPWO2019045088A1 (ja
Inventor
喜人 大坪
喜人 大坪
理 山口
理 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019045088A1 publication Critical patent/JPWO2019045088A1/ja
Application granted granted Critical
Publication of JP6891965B2 publication Critical patent/JP6891965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、シールド層を備えた高周波モジュールおよびその製造方法に関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。また、この種のモジュールの中には、基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。このようなシールド層が設けられた高周波モジュールとして、例えば、図１０に示す特許文献１に記載のモジュール１００がある。
モジュール１００は、基板１０１の上面１０１ａに実装された部品１０２が上側封止樹脂層１０３により被覆され、基板１０１の下面１０１ｂに実装された複数の部品１０２と接続端子となる複数の金属ピン１０５が下側樹脂層１０４により被覆され、上側封止樹脂層１０３の表面にシールド層１０６が形成されている。シールド層１０６が設けられていることにより、部品１０２への外部からのノイズを防止することができるとともに、部品１０２から電磁波が輻射されることを防止することができる。また、シールド層１０６を、基板１０１に設けられたグランド用配線に電気的に接続することで、さらにシールド効果を向上させることができる。
特許第５７６８８８８号公報（段落００７８〜００８０、図６参照）
しかしながら、上記したモジュール１００のようにシールド層１０６を基板１０１に設けられたグランド用配線に接続する場合、シールド層１０６からグランドへの距離が大きくなるため、シールド抵抗が上昇する恐れがある。また、基板１０１にグランド用配線を設けることにより、基板１０１の設計自由度が低下するという問題があった。
本発明は、上記した課題に鑑みてなされたものであり、シールド層を最短距離でグランド電極に接続することでシールド抵抗を下げ、また、基板にグランド接続のための配線を設ける必要がなく、基板の設計自由度を向上させることができる高周波モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の一のモジュールは、基板と、前記基板の一方主面に実装された第１部品と、前記一方主面と前記第１部品とを封止する第１封止樹脂層と、前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、前記第２封止樹脂層に配設された接続導体と、前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分と、前記基板の前記他方主面に接触する部分とを有することを特徴としている。
この構成によれば、基板に設けられたグランド電極と接続する場合と比較して、シールド層を短い距離でグランド電位に接続することができるため、シールド抵抗を下げることができ、シールド性能を向上させることができる。また、グランド電極に接続された接続導体とシールド層とが接続されるため、シールド層とグランド電位とを大きな面積で接続することができ、シールド性能の安定化を図ることができる。
また、本発明の他のモジュールは、基板と、前記基板の一方主面に実装された第１部品と、前記一方主面と前記第１部品とを封止する第１封止樹脂層と、前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、前記第２封止樹脂層に配設された接続導体と、前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分と、一端が前記基板の前記他方主面に接続された状態で、当該他方主面に立設された一対の脚部と、前記一対の脚部の他端同士をつなぐ橋絡部とを有し、前記接続導体のうち、前記橋絡部は、前記第２封止樹脂層の前記側面から露出する部分と前記対向面から露出する部分とがあり、前記脚部それぞれは、前記第２封止樹脂層の前記側面から露出する部分があることを特徴としている。この構成によれば、基板に設けられたグランド電極と接続する場合と比較して、シールド層を短い距離でグランド電位に接続することができるため、シールド抵抗を下げることができ、シールド性能を向上させることができる。また、グランド電極に接続された接続導体とシールド層とが接続されるため、シールド層とグランド電位とを大きな面積で接続することができ、シールド性能の安定化を図ることができる。また、第２封止樹脂層の側面において、接続導体とシールド層との接続面積を大きくすることができるため、さらにシールド性能の安定化を図ることができる。
また、前記接続導体は、一端が前記第２封止樹脂層の前記側面から露出した状態で前記基板の前記他方主面と平行な方向に伸びる第１部分と、前記第１部分の他端から前記第２封止樹脂層の前記対向面に向けて延設し、端部が当該対向面から露出する第２部分とを有していてもよい。この構成によれば、第２封止樹脂層の対向面において、接続導体の外部基板のグランド電極との接続部分がシールド層と接触していないため、基板のリフロー処理の際のシールド層に対するダメージを抑制することができる。また、外部基板へ接続する際に、半田がシールド層を介して隣接する電子部品と短絡するのを抑制することができる。
また、前記接続導体は、前記第２封止樹脂層の前記対向面と平行な方向に伸びた第３部分と、前記第３部分の一端から前記基板の前記他方主面に向けて延設された第４部分とを有し、前記第３部分は、前記第２封止樹脂層の前記側面から露出する部分と、前記第２封止樹脂層の前記対向面から露出する部分とを有していてもよい。この構成によれば、基板に設けられたグランド電極と接続する場合と比較して、シールド層を短距離でグランド電位に接続することができるため、シールド抵抗を下げることができ、シールド性能を向上させることができる。
また、前記接続導体は、前記他方主面に設けられたランド電極と接触されていてもよい。
また、本発明のさらに他のモジュールは、基板と、前記基板の一方主面に実装された第１部品と、前記一方主面と前記第１部品とを封止する第１封止樹脂層と、前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、前記第２封止樹脂層に配設された接続導体と、前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層と、前記基板の前記他方主面に実装された第２部品とを備え、前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分とを有し、前記基板に接続していないことと、前記第２部品に接することを特徴としている。この構成によれば、基板に設けられたグランド電極と接続する場合と比較して、シールド層を短い距離でグランド電位に接続することができるため、シールド抵抗を下げることができ、シールド性能を向上させることができる。また、グランド電極に接続された接続導体とシールド層とが接続されるため、シールド層とグランド電位とを大きな面積で接続することができ、シールド性能の安定化を図ることができる。また、接続導体が第２部品と接しているため、第２部品から発生した熱をモジュールの外部へ逃がすことができる。
また、本発明の高周波モジュールの製造方法は、基板と、前記基板の一方主面に実装された第１部品と、前記一方主面と前記第１部品とを封止する第１封止樹脂層と、前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、前記第２封止樹脂層に配設された接続導体と、前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分とを有し、前記接続導体は、前記第２封止樹脂層の前記対向面と平行な方向に伸びた第３部分と、前記第３部分の一端から前記基板の前記他方主面に向けて延設された第４部分とを有し、前記第３部分は、前記第２封止樹脂層の前記側面から露出する部分と、前記第２封止樹脂層の前記対向面から露出する部分とを有する高周波モジュールの製造方法において、複数の前記基板がマトリクス状に配列されてなる基板集合体を準備する基板集合体準備工程と、前記複数の基板それぞれの前記一方主面に前記第１部品を実装するとともに、前記複数の基板の前記他方主面側において、２つの導体ピンの前記第３部分の他端同士が接続されてなる導体ピン結合体を、隣接する前記基板を跨ぐように実装する実装工程と、前記複数の基板それぞれに実装された前記第１部品と、前記複数の基板それぞれの前記一方主面を封止する前記第１封止樹脂層を形成するとともに、前記複数の基板それぞれに実装された前記導体ピン結合体と、前記複数の基板それぞれの前記他方主面を封止する前記第２封止樹脂層を形成する封止樹脂層形成工程と、前記第２封止樹脂層の前記対向面を研磨または研削することにより、前記第２封止樹脂層の前記対向面から前記導体ピン結合体の一部を露出させる露出工程と、
前記基板集合体を個々の前記基板に個片化する個片化工程とを備え、前記実装工程では、前記導体ピン結合体の一方の前記第４部分を、隣接する前記基板のうちの一方に接続させるとともに、他方の前記第４部分を、隣接する前記基板のうちの他方に接続させることにより、前記導体ピン結合体が隣接する前記基板を跨ぐように実装し、前記個片化工程では、前記第１封止樹脂層、前記第２封止樹脂層、および前記基板集合体を切断する際に、前記導体ピン結合体のうち、前記２つの導体ピンの接続部分を合わせて切断して接続導体とし、前記第２封止樹脂層の前記側面から、前記接続導体の前記第３部分の一部を露出させることを特徴としている。
この場合、基板に設けられたグランド電極と接続する場合と比較して、シールド層を短距離でグランド電位に接続することができ、シールド抵抗の低いモジュールを製造することができる。また、シールド層と接続導体との接続面積を大きくすることができるため、シールド性能の安定化を図ることができる。
本発明によれば、基板に設けられたグランド電極に接続する場合と比較して、シールド層を短距離でグランド電位に接続することができるため、シールド抵抗を下げることができる。さらに、基板にグランド接続のための配線を設ける必要がなく、基板の設計自由度を向上させることができる。
本発明の第１実施形態に係る高周波モジュールの断面図である。 本発明の第１実施形態に係る高周波モジュールの裏面図である。 図１の高周波モジュールの変形例を示す図である。 本発明の第２実施形態に係る高周波モジュールの断面図である。 図４の高周波モジュールの製造方法を示す図である。 本発明の第３実施形態に係る高周波モジュールの断面図である。 本発明の第３実施形態に係る高周波モジュールの裏面図である。 本発明の第４実施形態に係る高周波モジュールの断面図である。 図８の高周波モジュールの変形例を示す図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態に係る高周波モジュール１について図１および図２を参照して説明する。なお、図１は第１実施形態に係る高周波モジュール１の断面図、図２は図１の高周波モジュールの裏面図である。
第１実施形態に係る高周波モジュール１は、例えば、電子機器のマザー基板等に搭載されるものである。高周波モジュール１は、図１に示すように、上面２ａ（本発明の「一方主面」に相当する）および下面２ｂ（本発明の「他方主面」に相当する）にランド電極３が形成された基板２と、基板２の上面２ａに実装された複数の第１部品４と、基板２の下面２ｂに実装された複数の第２部品５と、基板２の上面２ａと各第１部品４とを封止する上側封止樹脂層６（本発明の「第１封止樹脂層」に相当する）と、基板２の下面２ｂと各第２部品５とを封止する下側封止樹脂層７（本発明の「第２封止樹脂層」に相当する）と、下側封止樹脂層７に配置される複数の導体ピン８（本発明の「接続導体」に相当する）と、上側封止樹脂層６の表面と基板２の側面と下側封止樹脂層７の側面７ｂとを被覆するシールド層９とを備える。
基板２は、例えば低温同時焼成セラミックスやガラスエポキシ樹脂等で形成される。基板２の上面２ａおよび下面２ｂには複数のランド電極３が形成され、基板２の表層および内層には複数のグランド電極（図示省略）、複数の配線電極（図示省略）、および複数のビア導体（図示省略）等が形成されている。なお、各グランド電極は、例えば、基板２の側面から露出するように形成されている。
各ランド電極３、各グランド電極、および各配線電極は、それぞれ、ＣｕやＡｇ、Ａｌ等の電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。
各第１部品４および各第２部品５は、例えば、インダクタ、コンデンサ、ＩＣ、パワーアンプ等の部品が挙げられる。各第１部品４は、接続端子が基板２の上面２ａに形成されたランド電極３に半田１０を用いて接続されることによって、基板２の上面２ａに実装されている。また、各第２部品５は、接続端子が基板２の下面２ｂに形成されたランド電極３に半田１０を用いて接続されることによって、基板２の下面２ｂに実装されている。なお、基板２に実装される第１部品４および第２部品５は、それぞれ１つずつであってもよい。
上側封止樹脂層６は、基板２の上面２ａと各第１部品４とを被覆するように基板２に設けられ、下側封止樹脂層７は、基板２の下面２ｂと各第２部品５とを被覆するように設けられる。上側封止樹脂層６および下側封止樹脂層７は、シリカフィラー入りのエポキシ樹脂等の封止樹脂として一般に採用される樹脂で形成することができる。また、放熱性を向上させる目的で、アルミナフィラーなどの熱伝導率が高いフィラーを使用してもよい。また、図２に示すように、下側封止樹脂層７の下面７ａには、外部基板へ接続するための接続端子１２が設けられていてもよい。
接続導体としての導体ピン８は、Ｃｕ、Ｃｕ−Ｎｉ合金、Ｃｕ−Ｆｅ合金などのＣｕ合金、Ｆｅ、Ａｕ、Ａｇ、Ａｌなどの材質により形成される。また、導体ピン８は、例えば、所望の直径を有し、円形状または多角形状の断面形状を有する金属導体の線材が所定の長さでせん断加工されて形成される。導体ピン８は、下側封止樹脂層７の下面７ａからその一端が露出して、外部基板に設けられたグランド電極に接続するための端子部８ａとなる。また、下側封止樹脂層７の側面７ｂから導体ピン８が露出して得られたシールド接続部８ｂがシールド層９と接続される。したがって、高周波モジュール１が外部基板に実装された場合、外部基板に設けられたグランド電極と導体ピン８が接続されて、その結果、シールド層９と外部基板に設けられたグランド電極とが電気的に接続されることになる。
シールド層９は、基板２内の各配線電極、各グランド電極、各第１部品４に対する外部からの電磁波を遮蔽するためのものであり、上側封止樹脂層６の表面と基板２の側面と下側封止樹脂層７の側面７ｂとを被覆するように形成される。シールド層９は、導体ピン８を介して、例えば外部基板に設けられたグランド電極に電気的に接続される。つまり、シールド層９は、基板２内の配線を介さずに外部基板に設けられたグランド電極に直接接続されている。なお、シールド層９は、基板２の内層に形成され、基板２の側面に露出したグランド電極と電気的に接続されていてもよい。
また、シールド層９は、各封止樹脂層６、７の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。密着膜は、導電膜と各封止樹脂層６、７との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。なお、密着膜は、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌ等であってもよい。導電膜は、シールド層９の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。なお、保護膜は、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌ等であってもよい。
（高周波モジュールの製造方法）
次に、高周波モジュール１の製造方法について説明する。この第１実施形態では、複数の高周波モジュール１の集合体を形成した後に、個片化することにより高周波モジュール１を製造する。
まず、その上面２ａおよび下面２ｂに複数のランド電極３が形成され、表層または内層に複数のグランド電極、複数の配線電極、および複数のビア導体等が形成された基板２の集合体を用意する。各ランド電極３、各グランド電極、および各配線電極については、ＣｕやＡｇ、Ａｌ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザー等を用いてビアホールを形成した後、周知の方法により形成することができる。
次に、基板２の上面２ａおよび下面２ｂに、周知の表面実装技術を用いて各部品４、５を実装する。例えば、基板２のランド電極３のうち、所望のランド電極３上に半田１０を形成しておき、半田１０が形成されているランド電極３のうちの対応するランド電極３上に各部品４、５を実装し、その後、リフロー処理を行う。なお、リフロー処理の後に、必要に応じて基板２の集合体の洗浄を行ってもよい。
次に、導体ピン８を、周知の表面実装技術を用いて基板２の下面２ｂに実装する。導体ピン８は、個片化する前の隣接する基板２の双方に接続されるように、柱状の金属ピンを、隣接する基板２の境界上に実装し、個片化する際に基板ごと金属ピンを切断して形成する。このように形成することで、図２に示すように、導体ピン８は、高周波モジュール１の裏面（下側封止樹脂層７の下面７ａ）において断面（端子部８ａ）が半円状となる。すなわち、導体ピン８は半円柱のピンが下側封止樹脂層７に立設された形状となり、導体ピン８の平らな側面がシールド層９に接続している。なお、導体ピン８は柱状のピンであればよく、断面が半円状でなくてもよい。
その後、基板２の上面２ａおよび下面２ｂに実装された各部品４、５を被覆するように、上側封止樹脂層６および下側封止樹脂層７を形成する。なお、各封止樹脂層６、７は、例えば、トランスファーモールド方式、コンプレッションモールド方式、液状樹脂工法、シート樹脂工法等を用いることができる。また、各封止樹脂層６、７には、一般的なシリカフィラー入りのエポキシ樹脂を用いることができる。なお、各封止樹脂層６、７に高い熱伝導性を持たせるために、アルミナフィラーなどの熱伝導率が高いフィラー入りのエポキシ樹脂を用いることもできる。なお、各封止樹脂層６、７の形成後に、必要に応じて基板２のプラズマ洗浄を行ってもよい。
そして、下側封止樹脂層７を形成した後、導体ピン８の端子部８ａが露出するように、下側封止樹脂層７の下面７ａを研磨または研削する。
各封止樹脂層６、７を形成した後、ダイサーまたはレーザー加工などの周知の方法により、高周波モジュール１に個片化する。その後、スパッタ装置や真空蒸着装置を用いて、上側封止樹脂層６の表面、下側封止樹脂層７の側面７ｂ、および基板２の側面を被覆するようにシールド層９を成膜して高周波モジュール１が完成する。
上記した実施形態によれば、高周波モジュール１が外部基板に実装された場合に、外部基板に設けられたグランド電極と導体ピン８とが接続されることにより、シールド層９がグランド電位に接続される。つまり、シールド層９は基板２内の配線を介さずに、導体ピン８を介して外部基板に設けられたグランド電極に直接接続されている。したがって、基板２の内層に設けられたグランド電極を通してグランド電位に接続する場合に比べて、短距離でグランド電位に接続することができるため、シールド抵抗を下げることができる。さらに、基板にグランド接続のための配線を設ける必要がなく、基板の設計自由度を向上させることができる。また、基板２に設けられたグランド電極と接続するよりも、シールド層９と導体ピン８の接続面積を大きくすることができる、すなわち、シールド層９とグランド電極との接続面積を大きくすることができるため、シールド性能を安定させることができる。
（導体ピンの変形例）
導体ピン８の変形例について、図３を参照して説明する。なお、図３は高周波モジュール１ａの側面図である。
図３のように、導体ピン８０は、一端が基板２の下面２ｂに接続された一対の脚部８０ａと、脚部８０ａの他端同士を繋ぐ橋絡部８０ｂとを有するＵ字状のピンで形成されている。このとき、下側封止樹脂層７の側面７ｂにおいて、両脚部８０ａおよび橋絡部８０ｂの側面からなるシールド接続部８０ｃがＵ字状となる。この場合、シールド層９と導体ピン８０との接続面積をより大きくすることができる。
＜第２実施形態＞
本発明の第２実施形態に係る高周波モジュール１ｂについて、図４および図５を参照して説明する。なお、図４は第２実施形態に係る高周波モジュール１ｂの断面図、図５は図４の高周波モジュール１ｂの製造方法を示す断面図である。
第２実施形態に係る高周波モジュール１ｂが図１および図２を用いて説明した第１実施形態に係る高周波モジュール１と異なる点は、図４に示すように、導体ピン８１がＬ字状のピンで形成されている点である。その他の構成は第１実施形態に係る高周波モジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
導体ピン８１は、図４（ａ）に示すように、下側封止樹脂層７の下面７ａから露出する水平部分８１ａ（本発明における「第３部分」に相当する）と水平部分８１ａから基板２の下面２ｂ方向に延設された垂直部分８１ｂ（本発明における「第４部分」に相当する）とを有するＬ字状のピンで形成される。水平部分８１ａは、下側封止樹脂層７の下面７ａから露出し、外部基板に設けられたグランド電極に接続される端子である端子部８２ａと、下側封止樹脂層７の側面７ｂから露出するシールド接続部８２ｂとを有する。高周波モジュール１ｂが外部基板に実装された場合、端子部８２ａは外部基板に設けられたグランド電極に接続される。シールド接続部８２ｂはシールド層９に接続される。その結果、シールド層９と外部基板に設けられたグランド電極とが電気的に接続される。なお、導体ピン８１は基板２に設けられたグランド電極に接続されていてもよい。
また、図４（ｂ）に示すように、導体ピン８１を基板２に直接配置すると、基板２の下面２ｂと導体ピン８１との間に隙間が発生する恐れがある場合は、基板２の下面２ｂと導体ピン８１との間に半田１０を形成することで、隙間の発生を抑制することができる。
（高周波モジュールの製造方法）
図５を参照して、高周波モジュール１ｂの製造方法について説明する。第２実施形態では、複数の高周波モジュール１ｂの集合体１０ｂを形成した後に、個片化することにより高周波モジュール１ｂを製造する。なお、図５（ａ）は個片化する前の高周波モジュール１ｂの集合体１０ｂを示す断面図、図５（ｂ）は個片化した高周波モジュール１ｂを示す断面図である。
まず、上面２ａおよび下面２ｂに複数のランド電極３が形成され、表層または内層に複数のグランド電極、複数の配線電極、および複数のビア導体等が形成された基板２の集合体１０ｂを用意する。各ランド電極３、各グランド電極、および各配線電極については、ＣｕやＡｇ、Ａｌ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザー等を用いてビアホールを形成した後、周知の方法により形成することができる。
次に、基板２の上面２ａおよび下面２ｂに、周知の表面実装技術を用いて各部品４、５を実装する。例えば、基板２のランド電極３のうち、所望のランド電極３上に半田１０を形成しておき、半田１０が形成されているランド電極３のうちの対応するランド電極３上に各部品４、５を実装し、その後、リフロー処理を行う。なお、リフロー処理の後に、必要に応じて基板２の集合体１０ｂの洗浄を行ってもよい。
次に、図５（ａ）に示すように、シールド接続部８２ｂ同士がつながったＵ字状の導体ピン結合体８３を基板２の下面２ｂに実装する。このとき、隣接する基板２のうち一方の基板２に導体ピン結合体８３の一方の垂直部分８１ｂが接続され、他方の基板２に他方の垂直部分８１ｂが接続され、導体ピン結合体８３が隣接する基板２の境界（図５（ａ）の点線部分）を跨ぐように導体ピン結合体８３を実装する。
その後、ダイシングやレーザー加工などにより、高周波モジュール１ｂに個片化する。個片化の際、導体ピン結合体８３が二分されて、下側封止樹脂層７の側面７ｂからシールド接続部８２ｂが露出する（図５（ｂ）参照）。個片化された高周波モジュール１ｂに、スパッタやスピンコート等の方法で、シールド層９を形成することにより、高周波モジュール１ｂが完成する。
上記した実施形態によれば、基板２に設けられたグランド電極に接続する場合と比較して、シールド層９を短距離でグランド電位に接続することができるため、シールド抵抗を下げることができ、シールド性能を向上させることができる。
＜第３実施形態＞
本発明の第３実施形態に係る高周波モジュール１ｃについて、図６および図７を参照して説明する。なお、図６は第３実施形態に係る高周波モジュール１ｃの断面図、図７は図６の高周波モジュール１ｃの裏面図である。
第３実施形態に係る高周波モジュール１ｃが図１および図２を用いて説明した第１実施形態に係る高周波モジュール１と異なる点は、図６に示すように、導体ピン８４がＬ字状のピンで形成されている点である。その他の構成は第１実施形態に係る高周波モジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
図６（ａ）に示すように、導体ピン８４は、基板２の下面２ｂに接続され端面にシールド接続部８５ｂを有する第１部分８４ａと、下側封止樹脂層７の下面２ｂから露出した端子部８５ａを有する第２部分８４ｂとにより構成される。このとき、図７に示すように、下側封止樹脂層７の下面７ａにおいて、端子部８５ａがシールド層９と離れて形成される。高周波モジュール１ｃが外部基板に実装された場合、端子部８５ａは外部基板に設けられたグランド電極と接続される。シールド接続部８５ｂはシールド層９と接続されることにより、シールド層９がグランド電位に接続される。また、図６（ｂ）に示すように、導体ピン８４と基板２の下面２ｂとの間に半田１０が設けられていてもよい。
上記した実施形態によると、下側封止樹脂層７の下面２ｂにおいて、端子部８５ａとシールド層９とが接触していないため、リフロー処理の際にシールド層９にダメージを与える恐れがない。また、半田がシールド層９を介して隣接する電子部品とショートする恐れがない。
＜第４実施形態＞
本発明の第４実施形態に係る高周波モジュール１ｄについて、図８を参照して説明する。なお、図８は第４実施形態に係る高周波モジュール１ｄの断面図である。
第４実施形態に係る高周波モジュール１ｄが図１および図２を用いて説明した第１実施形態に係る高周波モジュール１と異なる点は、図８に示すように、導体ピン８６が基板２の下面２ｂに接続せず、第２部品５に接触している点である。その他の構成は第１実施形態に係る高周波モジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
この実施形態の高周波モジュール１ｄは、図８に示すように、導体ピン８６は、外部基板に設けられたグランド電極に接続する端子である端子部８６ａと、シールド層９に接続されるシールド接続部８６ｂを有し、導体ピン８６が、基板２の下面２ｂに接続せず、第２部品５に接触して配置されている。すなわち、柱状の導体ピン８６が、基板２の下面２ｂに対して略平行に配置され、導体ピン８６の一部が第２部品５に接触して配置される。例えば、図８（ａ）に示すように、基板２の下面２ｂに複数の第２部品５と導体ピン８６に接触しない部品５０とが実装されており、各第２部品５の下面５ａに導体ピン８６のそれぞれが接触するように配置されていてもよい。また、図８（ｂ）に示すように、１つの第２部品５の下面５ａに２つの導体ピン８６が接触するように配置されていてもよい。また、図８（ｃ）に示すように、導体ピン８６が１つの第２部品５の側面５ｂに接触していてもよい。なお、すべての導体ピン８６が第２部品５と接触していなくてもよい。
上記した実施形態によれば、第１実施形態の高周波モジュール１と同様の効果を得ることができるとともに、第２部品５に導体ピン８６を接触させることで、第２部品５から発生した熱を高周波モジュール１ｄの外部に逃がすことができる。また、図８（ｃ）に示すように、導体ピン８６を第２部品５の側面５ｂに接触させる場合や、導体ピン８６が第２部品５の少なくとも下面５ａに接触しない場合は、高周波モジュール１ｄの低背化を図ることができる。また、導体ピン８６を基板２の下面２ｂに接続させる必要がないため、ランド電極３を設ける必要がなく、基板２の下面２ｂにおいて配線エリアを節約することができ、設計自由度を向上させることができる。また下側封止樹脂層７の下面７ａから露出する導体ピン８６の面積を大きくする事によって、外部基板との接続性が向上する。また、外部基板との接続時の、シールドに対するリフロー処理の際のダメージを軽減できる。
（導体ピンの変形例）
導体ピン８６の変形例について、図９を参照して説明する。なお、図９は高周波モジュール１ｅの断面図である。
図９（ａ）に示すように、導体ピン８７は、部品５の下面５ａに接続されシールド接続部８８ｂを有する水平部分８７ａ（本発明における「第１部分」に相当する）と、下側封止樹脂層７の下面７ａから露出した端子部８８ａを有する垂直部分８７ｂ（本発明における「第２部分」に相当する）とにより構成される。この場合、導体ピン８７を基板２の下面２ｂに接続する必要がないため、基板２の下面２ｂにランド電極３を設ける必要がなく、配線エリアを小さくすることができ、設計自由度を向上させることができる。また、図９（ｂ）に示すように、部品５０が下側封止樹脂層７の下面７ａから露出するように下側封止樹脂層７の下面７ａを研磨または研削してもよい。この場合、部品５０から発生した熱を、高周波モジュール１ｅの外部に逃がすことができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。
また、本発明は、基板に発熱する部品が実装されているとともに、放熱構造を有するモジュールに適用することができる。
１、１ａ〜１ｅ モジュール
２ 基板
２ａ 上面（一方主面）
２ｂ 下面（他方主面）
４ 第１部品
５ 第２部品
６ 上側封止樹脂層（第１封止樹脂層）
７ 下側封止樹脂層（第２封止樹脂層）
８、８０、８１、８４、８６、８７ 導体ピン（接続導体）
８１ａ 水平部分（第３部分）
８１ｂ 垂直部分（第４部分）
８３ 導体ピン結合体
８７ａ 水平部分（第１部分）
８７ｂ 垂直部分（第２部分）
９ シールド層

Claims (7)

  1. 基板と、
    前記基板の一方主面に実装された第１部品と、
    前記一方主面と前記第１部品とを封止する第１封止樹脂層と、
    前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、
    前記第２封止樹脂層に配設された接続導体と、
    前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、
    前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分と、前記基板の前記他方主面に接触する部分とを有する
    ことを特徴とする高周波モジュール。
  2. 基板と、
    前記基板の一方主面に実装された第１部品と、
    前記一方主面と前記第１部品とを封止する第１封止樹脂層と、
    前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、
    前記第２封止樹脂層に配設された接続導体と、
    前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、
    前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分と、一端が前記基板の前記他方主面に接続された状態で、当該他方主面に立設された一対の脚部と、前記一対の脚部の他端同士をつなぐ橋絡部とを有し、
    前記接続導体のうち、
    前記橋絡部は、前記第２封止樹脂層の前記側面から露出する部分と前記対向面から露出する部分とがあり、
    前記脚部それぞれは、前記第２封止樹脂層の前記側面から露出する部分があることを特徴とする高周波モジュール。
  3. 前記接続導体は、
    一端が前記第２封止樹脂層の前記側面から露出した状態で前記基板の前記他方主面と平行な方向に伸びる第１部分と、
    前記第１部分の他端から前記第２封止樹脂層の前記対向面に向けて延設し、端部が当該対向面から露出する第２部分とを有する
    ことを特徴とする請求項１に記載の高周波モジュール。
  4. 前記接続導体は、
    前記第２封止樹脂層の前記対向面と平行な方向に伸びた第３部分と、
    前記第３部分の一端から前記基板の前記他方主面に向けて延設された第４部分とを有し、
    前記第３部分は、前記第２封止樹脂層の前記側面から露出する部分と、前記第２封止樹脂層の前記対向面から露出する部分とを有する
    ことを特徴とする請求項１に記載の高周波モジュール。
  5. 前記接続導体は、前記他方主面に設けられたランド電極と接触されることを特徴とする請求項１に記載の高周波モジュール。
  6. 基板と、
    前記基板の一方主面に実装された第１部品と、
    前記一方主面と前記第１部品とを封止する第１封止樹脂層と、
    前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、
    前記第２封止樹脂層に配設された接続導体と、
    前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層と、
    前記基板の前記他方主面に実装された第２部品とを備え、
    前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分とを有し、前記基板に接続していないことと、前記第２部品に接することを特徴とする高周波モジュール。
  7. 基板と、
    前記基板の一方主面に実装された第１部品と、
    前記一方主面と前記第１部品とを封止する第１封止樹脂層と、
    前記基板の他方主面に積層され、前記基板の前記他方主面と当接する当接面と、該当接面に対向する対向面と、前記当接面と前記対向面の端縁同士をつなぐ側面とを有する第２封止樹脂層と、
    前記第２封止樹脂層に配設された接続導体と、
    前記第１封止樹脂層の表面と、前記第２封止樹脂層の前記側面と、前記基板の前記一方主面と前記他方主面の端縁同士をつなぐ側面とを少なくとも被覆するシールド層とを備え、
    前記接続導体は、前記第２封止樹脂層の前記側面から露出して前記シールド層に接続する部分と、前記第２封止樹脂層の前記対向面から露出して外部基板のグランド電極に接続される部分とを有し、
    前記接続導体は、前記第２封止樹脂層の前記対向面と平行な方向に伸びた第３部分と、前記第３部分の一端から前記基板の前記他方主面に向けて延設された第４部分とを有し、
    前記第３部分は、前記第２封止樹脂層の前記側面から露出する部分と、前記第２封止樹脂層の前記対向面から露出する部分とを有する高周波モジュールの製造方法において、
    複数の前記基板がマトリクス状に配列されてなる基板集合体を準備する基板集合体準備工程と、
    前記複数の基板それぞれの前記一方主面に前記第１部品を実装するとともに、前記複数の基板の前記他方主面側において、２つの導体ピンの前記第３部分の他端同士が接続されてなる導体ピン結合体を、隣接する前記基板を跨ぐように実装する実装工程と、
    前記複数の基板それぞれに実装された前記第１部品と、前記複数の基板それぞれの前記一方主面を封止する前記第１封止樹脂層を形成するとともに、前記複数の基板それぞれに実装された前記導体ピン結合体と、前記複数の基板それぞれの前記他方主面を封止する前記第２封止樹脂層を形成する封止樹脂層形成工程と、
    前記第２封止樹脂層の前記対向面を研磨または研削することにより、前記第２封止樹脂層の前記対向面から前記導体ピン結合体の一部を露出させる露出工程と、
    前記基板集合体を個々の前記基板に個片化する個片化工程とを備え、
    前記実装工程では、前記導体ピン結合体の一方の前記第４部分を、隣接する前記基板のうちの一方に接続させるとともに、他方の前記第４部分を、隣接する前記基板のうちの他方に接続させることにより、前記導体ピン結合体が隣接する前記基板を跨ぐように実装し、
    前記個片化工程では、前記第１封止樹脂層、前記第２封止樹脂層、および前記基板集合体を切断する際に、前記導体ピン結合体のうち、前記２つの導体ピンの接続部分を合わせて切断して接続導体とし、前記第２封止樹脂層の前記側面から、前記接続導体の前記第３部分の一部を露出させる
    ことを特徴とする高周波モジュールの製造方法。
JP2019539696A 2017-09-04 2018-09-03 高周波モジュールおよびその製造方法 Active JP6891965B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017169274 2017-09-04
JP2017169274 2017-09-04
PCT/JP2018/032529 WO2019045088A1 (ja) 2017-09-04 2018-09-03 高周波モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019045088A1 JPWO2019045088A1 (ja) 2020-07-27
JP6891965B2 true JP6891965B2 (ja) 2021-06-18

Family

ID=65527421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019539696A Active JP6891965B2 (ja) 2017-09-04 2018-09-03 高周波モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US11335645B2 (ja)
JP (1) JP6891965B2 (ja)
CN (1) CN111033722B (ja)
WO (1) WO2019045088A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005682T5 (de) * 2016-11-11 2019-08-14 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung derselben sowie drahtlose datenübertragungsvorrichtung
WO2019138895A1 (ja) * 2018-01-11 2019-07-18 株式会社村田製作所 部品内蔵モジュールおよびその製造方法
WO2021002157A1 (ja) 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
WO2021049400A1 (ja) * 2019-09-12 2021-03-18 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
WO2021131775A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
US11658102B2 (en) * 2020-01-22 2023-05-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN111554674B (zh) * 2020-05-15 2022-02-08 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN220189616U (zh) * 2020-10-16 2023-12-15 株式会社村田制作所 电子部件模块、子模块
WO2022230683A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置
WO2023157748A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール
WO2023157747A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 回路モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753499B1 (ko) * 2004-02-13 2007-08-31 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
JP2006196857A (ja) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd ケース付き複合回路基板及びその製造方法
JP5146019B2 (ja) * 2008-03-07 2013-02-20 パナソニック株式会社 高周波モジュールとこれを用いた電子機器
JP2012028486A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
WO2012056879A1 (ja) 2010-10-26 2012-05-03 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
JP5400094B2 (ja) * 2011-06-02 2014-01-29 力成科技股▲分▼有限公司 半導体パッケージ及びその実装方法
JP5768888B2 (ja) 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法および端子集合体
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
WO2016121491A1 (ja) 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法
US10727082B2 (en) * 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2019045088A1 (ja) 2019-03-07
US11335645B2 (en) 2022-05-17
CN111033722B (zh) 2023-12-12
JPWO2019045088A1 (ja) 2020-07-27
US20200203288A1 (en) 2020-06-25
CN111033722A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
JP6891965B2 (ja) 高周波モジュールおよびその製造方法
JP6837432B2 (ja) 高周波モジュール
JP6753514B2 (ja) 高周波モジュール
JP4842346B2 (ja) 電子部品モジュールおよびその製造方法
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
JP6962371B2 (ja) 高周波モジュール
US11895769B2 (en) Module, terminal assembly, and method for producing module
WO2014129008A1 (ja) モジュールおよび該モジュールを構成するモジュール部品並びにこのモジュールの製造方法
JP6911917B2 (ja) モジュール
US20060043562A1 (en) Circuit device and manufacture method for circuit device
JP7067609B2 (ja) 高周波モジュール
JP6981537B2 (ja) 高周波モジュール
WO2018164159A1 (ja) モジュール
US11322472B2 (en) Module
JP2010123839A (ja) 半導体モジュール
JP7320923B2 (ja) モジュール
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP6323622B2 (ja) 部品実装基板
US11121048B1 (en) System and method for a device package
JP6511947B2 (ja) 高周波モジュール
JP6939982B2 (ja) 高周波モジュール
JP5481701B2 (ja) 電子装置および電子装置の製造方法
JP6504270B2 (ja) インダクタ部品およびその製造方法
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP2016163006A (ja) マイクロ波半導体パッケージ及びマイクロ波半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R150 Certificate of patent or registration of utility model

Ref document number: 6891965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150