JP6887579B2 - 高周波電力増幅器 - Google Patents

Description

この発明は、高周波電力増幅器に関するものである。

無線通信装置又はレーダ装置等の高周波信号を入出力する装置は、入力された高周波信号を増幅する高周波電力増幅器が実装される。高周波電力増幅器は、例えば，ソース端子が接地された電界効果トランジスタ（以下「ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）」という。）、入力整合回路、及び出力整合回路により構成される。高周波電力増幅器は、広帯域にわたり平坦な出力電力特性が求められる。

例えば、特許文献１には、衛星波受信アンテナの受信系として、アンテナ端子側から、アンテナマッチング回路、電圧可変容量ダイオード、低雑音増幅器、バンドパスフィルタ、及び低雑音増幅器の順に接続され、更に、出力段に接続された出力レベル検出器が出力レベルに応じてＤＣアンプを駆動することにより、電圧可変容量ダイオードを制御するローノイズアンプが開示されている。

特開２００１−２７４６２２号

しかしながら、特許文献１のように、ＤＣアンプを駆動することにより電圧可変容量ダイオードを制御する電力増幅器は、高周波信号の高速変調に追従して増幅できないという問題がある。

この発明は、上述の問題点を解決するためのもので、高周波信号の高速変調に追従して高周波信号を増幅しつつ、動作帯域にわたり平坦な出力電力特性が得られる高周波電力増幅器を提供することを目的としている。

この発明に係る高周波電力増幅器は、入力端子と、入力整合回路と、増幅素子と、出力整合回路と、結合回路と、検波回路と、出力端子と、を備え、入力整合回路又は出力整合回路は、能動素子を有し、入力整合回路は、入力端子から信号を受けて、当該信号を増幅素子に出力し、増幅素子は、入力整合回路が出力した信号を受けて、当該信号を増幅し、増幅後の信号を出力整合回路に出力し、出力整合回路は、増幅素子が出力した信号を受けて、当該信号を結合回路に出力し、結合回路は、出力整合回路が出力した信号を受けて、当該信号を分岐し、分岐後の信号をそれぞれ出力端子と検波回路とに出力し、検波回路は、結合回路が出力した信号を受けて、当該信号を電圧に変換し、変換後の電圧を制御電圧として能動素子に出力し、能動素子は、検波回路１５０が出力した制御電圧を受けて、当該制御電圧により能動素子のインピーダンスを変化させることにより、能動素子を有する入力整合回路、又は能動素子を有する出力整合回路が出力する信号が示す電力を変化させて、結合回路が出力端子から出力する信号が示す電力を変化させるように構成した。

この発明によれば、高周波信号の高速変調に追従して高周波信号を増幅しつつ、動作帯域にわたり平坦な出力電力特性が得られる。

図１は、実施の形態１に係る高周波電力増幅器の要部の構成の一例を示すブロック図である。 図２は、実施の形態１に係る入力整合回路及び検波回路の要部の構成の一例を示すブロック図である。 図３は、実施の形態１に係る増幅素子が出力する電力の大きさと，検波回路が能動素子のゲート端子に出力する制御電圧の大きさとの関係の一例を示す図である。 実施の形態１に係る入力整合回路が入力端子から受けた信号の電力を示す入力電力と、増幅素子の当該信号の利得との関係の一例を示す図である。 図５は、実施の形態１に係る入力整合回路が入力端子から受けた信号の電力を示す入力電力と、結合回路が出力端子に出力する信号の電力を示す出力電力との関係の一例を示す図である。 図６は、実施の形態２に係る高周波電力増幅器の要部の構成の一例を示すブロック図である。 図７は、実施の形態２に係る出力整合回路の要部の構成の一例を示すブロック図である。 図８は、実施の形態２に係る入力整合回路が入力端子から受けた信号の電力を示す入力電力と、結合回路が出力端子に出力する信号の電力を示す出力電力との関係の一例を示す図である。 図９は、実施の形態３に係る高周波電力増幅器の要部の構成の一例を示すブロック図である。 図１０Ａ及び図１０Ｂは、実施の形態３に係る結合回路の要部の構成の一例を示すブロック図である。 図１１は、実施の形態３に係る結合回路が分岐する信号における周波数と、結合回路と検波回路との間の結合量との関係の一例を示す図である。 図１２は、実施の形態３に係る入力整合回路が入力端子から受けた信号における周波数と、結合回路が出力端子に出力する出力電力との関係の一例を示す図である。 図１３は、実施の形態３に係る入力整合回路が入力端子から受けた信号における周波数と、増幅素子が消費する消費電力との関係の一例を示す図である。 図１４は、実施の形態３の変形例に係る高周波電力増幅器の要部の構成の一例を示すブロック図である。

以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。

実施の形態１．
図１及び図２を参照して実施の形態１に係る高周波電力増幅器１００の要部の構成の一例について説明する。

図１は、実施の形態１に係る高周波電力増幅器１００の要部の構成の一例を示すブロック図である。
高周波電力増幅器１００は、入力端子１０１、入力整合回路１１０、増幅素子１２０、出力整合回路１３０、結合回路１４０、検波回路１５０、及び出力端子１９９を備える。

入力整合回路１１０は、入力端子１０１から信号を受けて、当該信号を増幅素子１２０に出力する。実施の形態１に係る入力整合回路１１０は、能動素子１６０を有する。
増幅素子１２０は、入力整合回路１１０が出力した信号を受けて、当該信号を増幅し、増幅後の信号を出力整合回路１３０に出力する。増幅素子１２０は、ゲート端子１２１、ソース端子１２３、及びドレイン端子１２２を有する接合型ＦＥＴ又はＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）等のＦＥＴにより構成される。
実施の形態１では、一例として、増幅素子１２０は、ソース端子１２３が接地されている。

出力整合回路１３０は、増幅素子１２０が出力した信号を受けて、当該信号を結合回路１４０に出力する。
結合回路１４０は、出力整合回路１３０が出力した信号を受けて、当該信号を分岐し、分岐後の信号をそれぞれ検波回路１５０と出力端子１９９とに出力する。
検波回路１５０は、結合回路１４０が出力した信号を受けて、当該信号を電圧に変換し、変換後の電圧を制御電圧として能動素子１６０に出力する。
能動素子１６０は、検波回路１５０が出力した制御電圧を受けて、当該制御電圧により能動素子１６０のインピーダンスを変化させる。能動素子１６０は、制御電圧により能動素子１６０のインピーダンスを変化させることにより、能動素子１６０を有する入力整合回路１１０が出力する信号が示す電力を変化させて、結合回路１４０が出力端子１９９に出力する信号が示す電力を変化させる。より具体的には、能動素子１６０は、結合回路１４０が出力端子１９９に出力する信号が示す電力を、平坦な出力電力特性になるように変化させる。

図２は、実施の形態１に係る入力整合回路１１０及び検波回路１５０の要部の構成の一例を示すブロック図である。
能動素子１６０は、ゲート端子１６１、ソース端子１６３、及びドレイン端子１６２を有する接合型ＦＥＴ又はＭＯＳＦＥＴ等のＦＥＴにより構成される。
実施の形態１では、図２に示すように能動素子１６０は、接合型ＦＥＴにより構成されたものとして説明する。
能動素子１６０は、能動素子１６０のソース端子１６３又はドレイン端子１６２が接地される。実施の形態１では、能動素子１６０は、能動素子１６０のソース端子１６３が接地されている場合を一例として説明する。
入力整合回路１１０は、能動素子１６０に加えて、第１インダクタ１１１、第１容量１１２、第１抵抗１１３、及び第２抵抗１１４を有する。

第１インダクタ１１１は、入力端子１０１及び増幅素子１２０とシリーズ接続される。より具体的には、第１インダクタ１１１は、一端が入力端子１０１と接続され、他端が増幅素子１２０のドレイン端子１２２と接続される。
第１容量１１２は、一端が第１インダクタ１１１の一端と接続され、他端が能動素子１６０の接地されていないソース端子１６３又はドレイン端子１６２と接続される。実施の形態１では、上述のとおり、能動素子１６０のソース端子１６３が接地されているため、第１容量１１２の他端は、能動素子１６０のドレイン端子１６２と接続されるものとして説明する。
第１抵抗１１３は、一端が能動素子１６０のソース端子１６３と接続され、他端が能動素子１６０のドレイン端子１６２に接続される。第１抵抗１１３は、能動素子１６０のオン抵抗が示す抵抗値より大きく、能動素子１６０のオフ容量が示す抵抗値より小さい抵抗値を示す抵抗である。
第２抵抗１１４は、一端が能動素子１６０のゲート端子１６１と接続され、他端が検波回路１５０に接続される。第２抵抗１１４は、抵抗値が高い高抵抗を示す抵抗である。

検波回路１５０は、ダイオード１５１、第３抵抗１５２、第２容量１５３、及び第２インダクタ１５４を有する。
ダイオード１５１は、カソード側の一端が、結合回路１４０に接続され、アノード側の他端が、能動素子１６０のゲート端子１６１に一端が接続された第２抵抗１１４の他端に接続される。
第３抵抗１５２は、ダイオード１５１とシャント接続される。
第２容量１５３は、ダイオード１５１とシャント接続される。
第２インダクタ１５４は、ダイオード１５１とシャント接続される。
実施の形態１に係る検波回路１５０のダイオード１５１は、ＦＥＴにより構成され、ダイオード１５１は、ＦＥＴにおけるゲート−ソース間、又はゲート−ドレイン間のショットキー障壁を利用することにより整流するものとして説明する。

高周波電力増幅器１００の動作について説明する。
検波回路１５０は、ダイオード１５１を図２に示す向きに接続しているため、ダイオード１５１の結合回路１４０に接続された一端がカソードとして動作し、ダイオード１５１の第２抵抗１１４に接続された他端がアノードとして動作する。
ＦＥＴは、ＦＥＴのゲート端子への印加電圧が０ボルト（以下「Ｖ」と表示する。）より大きい値である場合、オン状態となり、ＦＥＴにおけるドレイン端子とソース端子との間（以下「ＤＳ間」という。）は、低抵抗であるオン抵抗として動作する。

ＦＥＴは、ＦＥＴのゲート端子への印加電圧が０Ｖ以下の値の場合、例えば、以下の３つの状態のうち、いずれかの状態となる。
第１状態は、ＦＥＴのゲート端子への印加電圧が０Ｖ以下であり、且つ、所定の電圧より高い場合である。第１状態では、ＦＥＴは、オン状態となり、ＤＳ間は、低抵抗であるオン抵抗として動作する。
第２状態は、ＦＥＴのゲート端子への印加電圧が上述の所定の電圧以下であり、且つ、ピンチオフ電圧より高い場合である。第２状態では、ＦＥＴは、オン状態とオフ状態との間の状態となり、ＤＳ間は、オン抵抗より大きく、且つオフ容量として動作する場合の抵抗値より小さい抵抗値を示す。
第３状態は、ＦＥＴのゲート端子への印加電圧がピンチオフ電圧以下である場合である。第３状態では、ＦＥＴは、オフ状態となり、ＤＳ間は、オフ容量として動作し、高抵抗となる。

検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧は、結合回路１４０が検波回路１５０に出力する電力の大きさを示す出力電力値と相関がある。すなわち、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧は、増幅素子１２０が結合回路１４０に出力する電力と相関がある。

図３は、実施の形態１に係る増幅素子１２０が出力する電力の大きさと，検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧の大きさとの関係の一例を示す図である。
増幅素子１２０から出力される電力の大きさが所定の閾値以下である場合、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧の大きさは、０Ｖとなる。これに対して、増幅素子１２０が出力する電力の大きさが所定の閾値より大きい場合、ダイオード１５１の第２抵抗１１４に接続された他端がアノードとして動作するため、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧の大きさは、負の値となる。更に、増幅素子１２０が出力する電力の大きさが所定の閾値より大きい場合、増幅素子１２０が出力する電力の大きさが大きいほど、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧が示す負の値の絶対値は大きくなる。

能動素子１６０は、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧に応じて、上述の３つの状態のいずれかの状態となる。高周波電力増幅器１００は、能動素子１６０の各状態に対応する動作を行う。
なお、以下の説明において、入力整合回路１１０は、能動素子１６０がオン状態である場合に、第１インダクタ１１１及び第１容量１１２により、入力整合回路１１０と増幅素子１２０との間、及び、入力整合回路１１０と検波回路１５０との間において、特定の周波数の信号におけるインピーダンス整合が取られているものとする。

図４は、実施の形態１に係る入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力と、増幅素子１２０の当該信号の利得との関係の一例を示す図である。

入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力が小さい場合、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧は、０Ｖ以下、且つ、所定の電圧より高い値となる。このため、能動素子１６０は、オン状態となり、能動素子１６０のＤＳ間は、低抵抗であるオン抵抗となる。
すなわち、入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力が小さい場合、能動素子１６０が上述の第１状態となる。
この場合、ＤＳ間に並列に接続された第１抵抗１１３は、入力整合回路１１０に影響を与えないものとなる。つまり、入力整合回路１１０の合成インピーダンスは、インピーダンス整合が取られている状態と比較して、変化しない。したがって、入力整合回路１１０の電力は、能動素子１６０及び第１抵抗１１３により消費されることはないため、入力整合回路１１０の電力は消費されることなく増幅素子１２０に出力される。このため、入力電力の大きさに対する増幅素子１２０の利得の大きさは、入力整合回路１１０が能動素子１６０を有していない従来の高周波電力増幅器と同様のものとなる。

入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力が大きい場合、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧は、ピンチオフ電圧以下となる。このため、能動素子１６０は、オフ状態となり、能動素子１６０のＤＳ間は、オフ容量として動作し、高抵抗となる。
すなわち、入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力が大きい場合、能動素子１６０が上述の第３状態となる。
この場合、入力整合回路１１０の合成インピーダンスは、第１状態と比較して、第１抵抗１１３の分だけ変化する。したがって、入力整合回路１１０の電力は、第１抵抗１１３により消費され、入力整合回路１１０が増幅素子１２０に出力する電力は、第１抵抗１１３により消費された分だけ小さくなる。このため、入力電力の大きさに対する増幅素子１２０の利得の大きさは、入力整合回路１１０が能動素子１６０を有していない従来の高周波電力増幅器と比較して、小さくなるように抑制される。

入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力が中程度である場合、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧は、上述の所定の電圧以下、且つ、ピンチオフ電圧より高い値となる。このため、オン状態とオフ状態との間の状態となり、能動素子１６０のＤＳ間の抵抗値は、オン抵抗が示す抵抗値より大きく、且つオフ容量が示す抵抗値より小さい。
すなわち、入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力が中程度である場合、能動素子１６０が上述の第２状態となる。
この場合、入力整合回路１１０の合成インピーダンスは、第１状態と比較して、第１抵抗１１３と能動素子１６０のＤＳ間の抵抗成分との合成抵抗の分だけ変化する。したがって、能動素子１６０が第２状態である場合、入力整合回路１１０の電力は、当該合成抵抗により消費され、入力整合回路１１０が増幅素子１２０に出力する電力は、当該合成抵抗により消費された分だけ小さくなる。このため、入力電力の大きさに対する増幅素子１２０の利得の大きさは、入力整合回路１１０が能動素子１６０を有していない従来の高周波電力増幅器と比較して、当該合成抵抗により消費された電力に応じて、小さくなるように抑制される。

なお、能動素子１６０が第２状態である場合における当該合成抵抗の大きさは、能動素子１６０が第３状態である場合における当該合成抵抗より小さいことは自明である。このため、能動素子１６０が第２状態である場合における当該合成抵抗により消費される電力は、能動素子１６０が第３状態である場合における当該合成抵抗により消費される電力より小さいものとなる。したがって、能動素子１６０が第２状態である場合の入力電力の大きさに対する増幅素子１２０の利得の大きさと、能動素子１６０が第３状態である場合の入力電力の大きさに対する増幅素子１２０の利得の大きさとは、能動素子１６０が第３状態である場合の入力電力の大きさに対する増幅素子１２０の利得の大きさの方が、より小さくなる。

図５は、実施の形態１に係る入力整合回路１１０が入力端子１０１から受けた信号の電力を示す入力電力と、結合回路１４０が出力端子１９９に出力する信号の電力を示す出力電力との関係の一例を示す図である。

これまでの説明のとおり、高周波電力増幅器１００は、入力整合回路１１０が能動素子１６０を有していない従来の高周波電力増幅器と比較して、特に、検波回路１５０が能動素子１６０のゲート端子１６１に出力する制御電圧の絶対値が大きいとき、すなわち、増幅素子１２０から出力される電力が大きいとき、入力電力の大きさに対する増幅素子１２０の利得の大きさが小さくなる。このため、図５に示すように、高周波電力増幅器１００は、入力整合回路１１０が入力端子１０１から受けた入力電力が大きいとき、結合回路１４０が出力端子１９９に出力する出力電力を小さく抑制することができる。

以上のように、高周波電力増幅器１００は、入力端子１０１と、入力整合回路１１０と、増幅素子１２０と、出力整合回路１３０と、結合回路１４０と、検波回路１５０と、出力端子１９９と、を備えた高周波電力増幅器１００であって、入力整合回路１１０は、能動素子１６０を有し、入力整合回路１１０は、入力端子１０１から信号を受けて、当該信号を増幅素子１２０に出力し、増幅素子１２０は、入力整合回路１１０が出力した信号を受けて、当該信号を増幅し、増幅後の信号を出力整合回路１３０に出力し、出力整合回路１３０は、増幅素子１２０が出力した信号を受けて、当該信号を結合回路１４０に出力し、結合回路１４０は、出力整合回路１３０が出力した信号を受けて、当該信号を分岐し、分岐後の信号をそれぞれ検波回路１５０と出力端子１９９とに出力し、検波回路１５０は、結合回路１４０が出力した信号を受けて、当該信号を電圧に変換し、変換後の電圧を制御電圧として能動素子１６０に出力し、能動素子１６０は、検波回路１５０が出力した制御電圧を受けて、当該制御電圧により能動素子１６０のインピーダンスを変化させることにより、能動素子１６０を有する入力整合回路１１０が出力する信号が示す電力を変化させて、結合回路１４０が出力端子１９９に出力する信号が示す電力を変化させるように構成した。

このように構成することで、高周波電力増幅器１００は、高周波信号の高速変調に追従して高周波信号を増幅しつつ、動作帯域にわたり平坦な出力電力特性が得られる。
また、このように構成することで、高周波電力増幅器１００は、入力整合回路１１０が入力端子１０１から受けた入力電力が大きい場合、第１抵抗１１３と能動素子１６０のＤＳ間の抵抗成分との合成抵抗により入力電力を消費させることができる。したがって、高周波電力増幅器１００は、合成抵抗により入力電力を消費させることにより、入力整合回路１１０が増幅素子１２０に出力する電力を小さくすることができる。結果として、高周波電力増幅器１００は、入力整合回路１１０が入力端子１０１から受けた入力電力が大きい場合、増幅素子１２０が消費する電力を抑制することができる。

実施の形態２．
図６及び図７を参照して実施の形態２に係る高周波電力増幅器１００ａの要部の構成の一例について説明する。
実施の形態１に係る高周波電力増幅器１００は、入力整合回路１１０が能動素子１６０を有するものであったが、実施の形態２に係る高周波電力増幅器１００ａは、入力整合回路１１０の代わりに出力整合回路１３０ａが能動素子１６０を有するものである。
図６は、実施の形態２に係る高周波電力増幅器１００ａの要部の構成の一例を示すブロック図である。
高周波電力増幅器１００ａは、入力端子１０１、入力整合回路１１０ａ、増幅素子１２０、出力整合回路１３０ａ、結合回路１４０、検波回路１５０、及び出力端子１９９を備える。
図７は、実施の形態２に係る高周波電力増幅器１００ａにおける出力整合回路１３０ａの要部の構成の一例を示すブロック図である。
実施の形態２に係る高周波電力増幅器１００ａの構成において、実施の形態１に係る高周波電力増幅器１００と同様の構成については、同じ符号を付して重複した説明を省略する。すなわち、図１及び図２に記載した符号と同じ符号を付した図６及び図７の構成については、説明を省略する。

入力整合回路１１０ａは、入力端子１０１から信号を受けて、当該信号を増幅素子１２０に出力する。入力整合回路１１０ａは、例えば、入力整合回路１１０から能動素子１６０と第１抵抗１１３とを取り除き、入力整合回路１１０の第１容量１１２の他端を接地させたものです。
増幅素子１２０は、入力整合回路１１０ａが出力した信号を受けて、当該信号を増幅し、増幅後の信号を出力整合回路１３０ａに出力する。実施の形態２に係る増幅素子１２０は、実施の形態１に係る増幅素子１２０と同様であるため、説明を省略する。
出力整合回路１３０ａは、増幅素子１２０が出力した信号を受けて、当該信号を結合回路１４０に出力する。実施の形態２に係る出力整合回路１３０ａは、能動素子１６０を有する。

結合回路１４０は、出力整合回路１３０が出力した信号を受けて、当該信号を分岐し、分岐後の信号をそれぞれ検波回路１５０と出力端子１９９とに出力する。実施の形態２に係る結合回路１４０は、実施の形態１に係る結合回路１４０と同様であるため、説明を省略する。
検波回路１５０は、結合回路１４０が出力した信号を受けて、当該信号を電圧に変換し、変換後の電圧を制御電圧として能動素子１６０ａに出力する。実施の形態２に係る検波回路１５０は、実施の形態１に係る検波回路１５０と同様であるため、説明を省略する。
能動素子１６０ａは、検波回路１５０が出力した制御電圧を受けて、当該制御電圧により能動素子１６０ａのインピーダンスを変化させる。能動素子１６０ａは、制御電圧により能動素子１６０ａのインピーダンスを変化させることにより、能動素子１６０ａを有する出力整合回路１３０ａが出力する信号が示す電力を変化させて、結合回路１４０が出力端子１９９に出力する信号が示す電力を変化させる。

能動素子１６０ａは、ゲート端子１６１ａ、ソース端子１６３ａ、及びドレイン端子１６２ａを有する接合型ＦＥＴ又はＭＯＳＦＥＴ等のＦＥＴにより構成される。
実施の形態２に係る出力整合回路１３０ａが有する能動素子１６０ａは、実施の形態１に係る入力整合回路１１０が有する能動素子１６０と同様であるため、説明を省略する。
出力整合回路１３０ａは、能動素子１６０ａに加えて、第１インダクタ１３１、第１容量１３２、第１抵抗１３３、及び第２抵抗１３４を有する。

第１インダクタ１３１は、増幅素子１２０及び結合回路１４０とシリーズ接続される。より具体的には、例えば、増幅素子１２０がＦＥＴにより構成される場合、第１インダクタ１３１は、一端が増幅素子１２０のゲート端子１２１と接続され、他端が結合回路１４０と接続される。
第１容量１３２は、一端が第１インダクタ１３１と接続され、他端が能動素子１６０ａのソース端子１６３ａ及びドレイン端子１６２ａのうちの一方と接続される。なお、能動素子１６０ａのソース端子１６３ａ及びドレイン端子１６２ａのうち、第１インダクタ１３１と接続されていない他方は、接地されている。また、実施の形態２では、一例として、能動素子１６０ａは、能動素子１６０ａのソース端子１６３ａが接地されているため、第１容量１３２の他端は、能動素子１６０ａのドレイン端子１６２ａと接続されるものとして説明する。

第１抵抗１３３は、一端が能動素子１６０ａのソース端子１６３ａと接続され、他端が能動素子１６０ａのドレイン端子１６２ａに接続される。第１抵抗１３３は、能動素子１６０ａのオン抵抗が示す抵抗値より大きく、能動素子１６０ａのオフ容量が示す抵抗値より小さい抵抗値を示す抵抗である。
第２抵抗１３４は、一端が能動素子１６０ａのゲート端子１６１ａと接続され、他端が検波回路１５０に接続される。第２抵抗１３４は、高抵抗を示す抵抗である。

以上のとおり、出力整合回路１３０ａが有する能動素子１６０ａ、第１インダクタ１３１、第１容量１３２、第１抵抗１３３、及び第２抵抗１３４は、それぞれ、実施の形態１に係る入力整合回路１１０が有する能動素子１６０、第１インダクタ１１１、第１容量１１２、第１抵抗１１３、及び第２抵抗１１４と同様のものである。

能動素子１６０ａは、検波回路１５０が能動素子１６０ａのゲート端子１６１ａに出力する制御電圧に応じて、実施の形態１で説明した３つの状態のいずれかの状態となる。高周波電力増幅器１００は、能動素子１６０の各状態に対応する動作を行う。
なお、以下の説明において、出力整合回路１３０ａは、能動素子１６０ａがオン状態である場合に、第１インダクタ１３１及び第１容量１３２により、出力整合回路１３０ａと結合回路１４０との間、及び、出力整合回路１３０ａと検波回路１５０との間において、特定の周波数の信号におけるインピーダンス整合が取られているものとする。

図８は、実施の形態２に係る入力整合回路１１０ａが入力端子１０１から受けた信号の電力を示す入力電力と、結合回路１４０が出力端子１９９に出力する信号の電力を示す出力電力との関係の一例を示す図である。

入力整合回路１１０ａが入力端子１０１から受けた信号の電力を示す入力電力が小さい場合、検波回路１５０が能動素子１６０ａのゲート端子１６１ａに出力する制御電圧は、０Ｖ以下、且つ、所定の電圧より高い値となる。このため、能動素子１６０ａは、オン状態となり、能動素子１６０ａのＤＳ間は、低抵抗であるオン抵抗となる。
すなわち、入力整合回路１１０ａが入力端子１０１から受けた信号の電力を示す入力電力が小さい場合、能動素子１６０ａが上述の第１状態となる。
この場合、ＤＳ間に並列に接続された第１抵抗１３３は、出力整合回路１３０ａに影響を与えないものとなる。つまり、出力整合回路１３０ａの合成インピーダンスは、インピーダンス整合が取られている状態と比較して、変化しない。したがって、出力整合回路１３０ａの電力は、能動素子１６０ａ及び第１抵抗１３３により消費されることはないため、出力整合回路１３０ａの電力は消費されることなく結合回路１４０に出力される。このため、結合回路１４０が出力端子１９９に出力する出力電力は、出力整合回路１３０ａが能動素子１６０ａを有していない従来の高周波電力増幅器と同様のものとなる。

入力整合回路１１０ａが入力端子１０１から受けた信号の電力を示す入力電力が大きい場合、検波回路１５０が能動素子１６０ａのゲート端子１６１ａに出力する制御電圧は、ピンチオフ電圧以下となる。このため、能動素子１６０ａは、オフ状態となり、能動素子１６０ａのＤＳ間は、オフ容量として動作し、高抵抗となる。
すなわち、入力整合回路１１０ａが入力端子１０１から受けた信号の電力を示す入力電力が大きい場合、能動素子１６０ａが上述の第３状態となる。
この場合、出力整合回路１３０ａの合成インピーダンスは、第１状態と比較して、第１抵抗１３３の分だけ変化する。したがって、出力整合回路１３０ａの電力は、第１抵抗１３３により消費され、出力整合回路１３０ａが結合回路１４０に出力する電力は、第１抵抗１３３により消費された分だけ小さくなる。このため、結合回路１４０が出力端子１９９に出力する出力電力は、出力整合回路１３０ａが能動素子１６０ａを有していない従来の高周波電力増幅器と比較して、小さくなるように抑制される。

入力整合回路１１０ａが入力端子１０１から受けた信号の電力を示す入力電力が中程度である場合、検波回路１５０が能動素子１６０ａのゲート端子１６１ａに出力する制御電圧は、上述の所定の電圧以上、且つ、ピンチオフ電圧より高い値となる。このため、オン状態とオフ状態との間の状態となり、能動素子１６０ａのＤＳ間の抵抗値は、オン抵抗が示す抵抗値より大きく、且つオフ容量が示す抵抗値より小さい。
すなわち、入力整合回路１１０ａが入力端子１０１から受けた信号の電力を示す入力電力が中程度である場合、能動素子１６０ａが上述の第２状態となる。
この場合、出力整合回路１３０ａの合成インピーダンスは、第１状態と比較して、第１抵抗１３３と能動素子１６０ａのＤＳ間の抵抗成分との合成抵抗の分だけ変化する。したがって、能動素子１６０ａが第２状態である場合、出力整合回路１３０ａの電力は、当該合成抵抗により消費され、出力整合回路１３０ａが結合回路１４０に出力する電力は、当該合成抵抗により消費された分だけ小さくなる。このため、結合回路１４０が出力端子１９９に出力する出力電力は、出力整合回路１３０ａが能動素子１６０ａを有していない従来の高周波電力増幅器と比較して、当該合成抵抗により消費された電力に応じて、小さくなるように抑制される。

なお、能動素子１６０ａが第２状態である場合における当該合成抵抗の大きさは、能動素子１６０ａが第３状態である場合における当該合成抵抗より小さいことは自明である。このため、能動素子１６０ａが第２状態である場合における当該合成抵抗により消費される電力は、能動素子１６０ａが第３状態である場合における当該合成抵抗により消費される電力より小さいものとなる。

以上の説明のとおり、高周波電力増幅器１００ａは、出力整合回路１３０ａが能動素子１６０ａを有していない従来の高周波電力増幅器と比較して、特に、検波回路１５０が能動素子１６０ａのゲート端子１６１ａに出力する制御電圧の絶対値が大きいとき、すなわち、入力整合回路１１０ａが入力端子１０１から受けた入力電力が大きいとき、結合回路１４０が出力端子１９９に出力する出力電力を小さく抑制することができる。

以上のように、高周波電力増幅器１００ａは、入力端子１０１と、入力整合回路１１０ａと、増幅素子１２０と、出力整合回路１３０ａと、結合回路１４０と、検波回路１５０と、出力端子１９９と、を備えた高周波電力増幅器１００ａであって、出力整合回路１３０ａは、能動素子１６０ａを有し、入力整合回路１１０ａは、入力端子１０１から信号を受けて、当該信号を増幅素子１２０に出力し、増幅素子１２０は、入力整合回路１１０ａが出力した信号を受けて、当該信号を増幅し、増幅後の信号を出力整合回路１３０ａに出力し、出力整合回路１３０ａは、増幅素子１２０が出力した信号を受けて、当該信号を結合回路１４０に出力し、結合回路１４０は、出力整合回路１３０ａが出力した信号を受けて、当該信号を分岐し、分岐後の信号をそれぞれ検波回路１５０と出力端子１９９とに出力し、検波回路１５０は、結合回路１４０が出力した信号を受けて、当該信号を電圧に変換し、変換後の電圧を制御電圧として能動素子１６０ａに出力し、能動素子１６０ａは、検波回路１５０が出力した制御電圧を受けて、当該制御電圧により能動素子１６０ａのインピーダンスを変化させることにより、能動素子１６０ａを有する出力整合回路１３０ａが出力する信号が示す電力を変化させて、結合回路１４０が出力端子１９９に出力する信号が示す電力を変化させるように構成した。

このように構成することで、高周波電力増幅器１００ａは、高周波信号の高速変調に追従して高周波信号を増幅しつつ、動作帯域にわたり平坦な出力電力特性が得られる。

実施の形態３．
図９及び図１０を参照して実施の形態３に係る高周波電力増幅器１００ｂの要部の構成の一例について説明する。
実施の形態１に係る高周波電力増幅器１００は、結合回路１４０と検波回路１５０とが短絡された線路により接続されたものである。
これに対して、実施の形態３に係る高周波電力増幅器１００ｂは、結合回路１４０ｂと検波回路１５０とが容量結合又は結合線路により接続されたものである。
すなわち、実施の形態３に係る高周波電力増幅器１００ｂは、実施の形態１に係る結合回路１４０を結合回路１４０ｂに変形したものである。
図９は、実施の形態３に係る高周波電力増幅器１００ｂの要部の構成の一例を示すブロック図である。
図９に示す高周波電力増幅器１００ｂは、入力端子１０１、入力整合回路１１０、増幅素子１２０、出力整合回路１３０、結合回路１４０ｂ、検波回路１５０、及び出力端子１９９を備える。

図１０Ａ及び図１０Ｂは、実施の形態３に係る高周波電力増幅器１００ｂにおける結合回路１４０ｂの要部の構成の一例を示すブロック図である。特に、図１０Ａは、結合回路１４０ｂと検波回路１５０とが容量結合により接続された場合の一例を示すものであり、図１０Ｂは、結合回路１４０ｂと検波回路１５０とが結合線路により接続された場合の一例を示すものである。
実施の形態３に係る高周波電力増幅器１００ｂの構成において、実施の形態１に係る高周波電力増幅器１００と同様の構成については、同じ符号を付して重複した説明を省略する。すなわち、図１又は図２に記載した符号と同じ符号を付した図９又は図１０の構成については、説明を省略する。

結合回路１４０ｂは、出力整合回路１３０が出力した信号を受けて、当該信号を分岐し、分岐後の信号をそれぞれ検波回路１５０と出力端子１９９とに出力する。
結合回路１４０ｂと検波回路１５０とは、容量結合又は結合線路により接続される。
結合回路１４０ｂと検波回路１５０とが容量結合又は結合線路により接続される場合、結合回路１４０ｂが分岐する信号における全ての周波数帯域において、結合回路１４０ｂと検波回路１５０との間の結合量は、一定になることはない。結合回路１４０ｂと検波回路１５０との間の結合量は、結合回路１４０ｂが分岐する信号における周波数の大きさに依存する。すなわち、結合回路１４０ｂと検波回路１５０との間の結合量は、周波数特性を有する。

図１１は、実施の形態３に係る結合回路１４０ｂが分岐する信号における周波数と、結合回路１４０ｂと検波回路１５０との間の結合量との関係の一例を示す図である。
結合回路１４０ｂは、一例として、図１１に示すように、結合回路１４０ｂと検波回路１５０との間の結合量が、結合回路１４０ｂが分岐する信号における周波数が小さい場合に大きく、且つ、当該信号における周波数が大きい場合に小さくなるように設計されている。
結合回路１４０ｂと検波回路１５０との間の結合量が、図１１に示すように設定されることにより、結合回路１４０ｂは、結合回路１４０ｂが分岐する信号が低周波である場合、検波回路１５０に出力する信号の出力感度を大きくし、且つ、当該信号が高周波である場合、検波回路１５０に出力する信号の出力感度を小さくすることができる。
したがって、結合回路１４０ｂと検波回路１５０との間の結合量が、図１１に示すように設定されることにより、結合回路１４０ｂが分岐する信号の電力が全ての周波数帯域において一定である場合、検波回路１５０が出力する制御電圧の絶対値は、当該信号の低周波帯域では大きく、且つ、当該信号の高周波帯域では小さいものとなる。

図１２は、実施の形態３に係る入力整合回路１１０が入力端子１０１から受けた信号における周波数と、結合回路１４０が出力端子１９９に出力する出力電力との関係の一例を示す図である。特に、図１２は、結合回路１４０ｂと検波回路１５０との間の結合量が、図１１に示すように設定され、且つ、入力整合回路１１０が入力端子１０１から受けた入力電力が全ての周波数帯域において一定である場合を示している。

結合回路１４０ｂと検波回路１５０との間の結合量が、図１１に示すように設定されることにより、検波回路１５０が出力する制御電圧の絶対値が、当該信号の高周波帯域では小さいものとなるため、結合回路１４０が出力端子１９９に出力する出力電力は、図１２に示すように、入力整合回路１１０が入力端子１０１から受けた信号が高周波帯域では、入力整合回路１１０が能動素子１６０を有していない従来の高周波電力増幅器と同様のものとなる。
これに対して、結合回路１４０ｂと検波回路１５０との間の結合量が、図１１に示すように設定されることにより、検波回路１５０が出力する制御電圧の絶対値が、当該信号の低周波帯域では大きいものとなるため、結合回路１４０が出力端子１９９に出力する出力電力は、図１２に示すように、入力整合回路１１０が入力端子１０１から受けた信号が低周波帯域では、能動素子１６０を有していない従来の高周波電力増幅器と比較して、小さくなるように抑制される。

以上のように、結合回路１４０ｂと検波回路１５０とを容量結合又は結合線路により接続し、結合回路１４０ｂと検波回路１５０との結合量を、高周波電力増幅器１００ｂが過大な電力を出力する周波数帯域において大きく、且つ、当該周波数帯域以外において小さくなるように設定することにより、高周波電力増幅器１００ｂは、能動素子１６０を有していない従来の高周波電力増幅器と比較して、動作帯域内の出力電力を平坦化することができる。

図１３は、実施の形態３に係る入力整合回路１１０が入力端子１０１から受けた信号における周波数と、増幅素子１２０が消費する消費電力との関係の一例を示す図である。特に、図１３は、結合回路１４０ｂと検波回路１５０との間の結合量が、図１１に示すように設定され、且つ、入力整合回路１１０が入力端子１０１から受けた入力電力が全ての周波数帯域において一定である場合を示している。

結合回路１４０ｂと検波回路１５０とを容量結合又は結合線路により接続し、結合回路１４０ｂと検波回路１５０との結合量を、高周波電力増幅器１００ｂが過大な電力を出力する周波数帯域において大きく、且つ、当該周波数帯域以外において小さくなるように設定することにより、高周波電力増幅器１００ｂは、入力整合回路１１０が入力端子１０１から受けた信号における過大な電力を出力する周波数帯域の信号について、第１抵抗１１３と能動素子１６０のＤＳ間の抵抗成分との合成抵抗により電力を消費させることができる。したがって、高周波電力増幅器１００ｂは、合成抵抗により入力電力を消費させることにより、入力整合回路１１０が増幅素子１２０に出力する当該周波数帯域の信号の電力を小さくすることができる。
結果として、高周波電力増幅器１００ｂは、動作帯域内の出力電力を平坦化することができる。

実施の形態３の変形例．
図１４を参照して、実施の形態３の変形例に係る高周波電力増幅器１００ｃを説明する。
実施の形態３に係る高周波電力増幅器１００ｂは、実施の形態１に係る結合回路１４０を結合回路１４０ｂに変形した例を示したが、図１４に示すように、実施の形態２に係る結合回路１４０を結合回路１４０ｂに変形し、実施の形態３の変形例に係る高周波電力増幅器１００ｃとしても良い。

図１４は、実施の形態３の変形例に係る高周波電力増幅器１００ｃの要部の構成の一例を示すブロック図である。
図１４に示す高周波電力増幅器１００ｃは、入力端子１０１、入力整合回路１１０ａ、増幅素子１２０、出力整合回路１３０ａ、結合回路１４０ｂ、検波回路１５０、及び出力端子１９９を備える。
入力端子１０１、入力整合回路１１０ａ、増幅素子１２０、出力整合回路１３０ａ、結合回路１４０ｂ、検波回路１５０、及び出力端子１９９は、これまでの実施の形態において既に説明しているため、説明を省略する。

なお、この発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

この発明に係る高周波電力増幅器は、高周波回路に適用することができる。

１００，１００ａ，１００ｂ，１００ｃ 高周波電力増幅器、１０１ 入力端子、１１０，１１０ａ 入力整合回路、１１１ 第１インダクタ、１１２ 第１容量、１１３ 第１抵抗、１１４ 第２抵抗、１２０ 増幅素子、１２１ 増幅素子のゲート端子、１２２ 増幅素子のドレイン端子、１２３ 増幅素子のソース端子、１３０，１３０ａ 出力整合回路、１３１ 第１インダクタ、１３２ 第１容量、１３３ 第１抵抗、１３４ 第２抵抗、１４０，１４０ｂ 結合回路、１５０ 検波回路、１５１ ダイオード、１５２ 第３抵抗、１５３ 第２容量、１５４ 第２インダクタ、１６０，１６０ａ 能動素子、１６１，１６１ａ 能動素子のゲート端子、１６２，１６２ａ 能動素子のドレイン端子、１６３，１６３ａ 能動素子のソース端子、１９９ 出力端子。

Claims (5)

1. 入力端子と、入力整合回路と、増幅素子と、出力整合回路と、結合回路と、検波回路と、出力端子と、
   を備えた高周波電力増幅器であって、
   前記入力整合回路又は前記出力整合回路は、能動素子を有し、
   前記入力整合回路は、前記入力端子から信号を受けて、当該信号を前記増幅素子に出力し、
   前記増幅素子は、前記入力整合回路が出力した信号を受けて、当該信号を増幅し、増幅後の信号を前記出力整合回路に出力し、
   前記出力整合回路は、前記増幅素子が出力した信号を受けて、当該信号を前記結合回路に出力し、
   前記結合回路は、前記出力整合回路が出力した信号を受けて、当該信号を分岐し、分岐後の信号をそれぞれ前記検波回路と前記出力端子とに出力し、
   前記検波回路は、前記結合回路が出力した信号を受けて、当該信号を電圧に変換し、変換後の電圧を制御電圧として前記能動素子に出力し、
   前記能動素子は、前記検波回路が出力した制御電圧を受けて、当該制御電圧により前記能動素子のインピーダンスを変化させることにより、前記能動素子を有する前記入力整合回路、又は前記能動素子を有する前記出力整合回路が出力する信号が示す電力を変化させて、前記結合回路が前記出力端子に出力する信号が示す電力を変化させること、
   を特徴とする高周波電力増幅器。
2. 前記能動素子は、ゲート端子、ソース端子、及びドレイン端子を有するトランジスタであって、
   前記能動素子の前記ソース端子又は前記ドレイン端子は、接地され、
   前記入力整合回路が前記能動素子を有する場合、
   前記入力整合回路は、
   前記入力端子及び前記増幅素子とシリーズ接続された第１インダクタと、
   一端が前記第１インダクタと接続され、他端が前記能動素子の接地されていない前記ソース端子又は前記ドレイン端子と接続された第１容量と、
   一端が前記能動素子の前記ソース端子と接続され、他端が前記能動素子の前記ドレイン端子に接続された第１抵抗と、
   一端が前記能動素子の前記ゲート端子と接続され、他端が前記検波回路に接続された高抵抗である第２抵抗と、
   を有し、
   前記出力整合回路が前記能動素子を有する場合、
   前記出力整合回路は、
   前記増幅素子及び前記結合回路とシリーズ接続された第１インダクタと、
   一端が前記第１インダクタと接続され、他端が前記能動素子の接地されていない前記ソース端子又は前記ドレイン端子と接続された第１容量と、
   一端が前記能動素子の前記ソース端子と接続され、他端が前記能動素子の前記ドレイン端子に接続された第１抵抗と、
   一端が前記能動素子の前記ゲート端子と接続され、他端が前記検波回路に接続された高抵抗である第２抵抗と、
   を有すること
   を特徴とする請求項１記載の高周波電力増幅器。
3. 前記検波回路は、
   カソード側の一端が、前記結合回路に接続され、アノード側の他端が、前記能動素子の前記ゲート端子に一端が接続された前記第２抵抗の他端に接続されたダイオードと、
   前記ダイオードの一端又は他端とシャント接続された第３抵抗と、
   前記ダイオードの一端又は他端とシャント接続された第２容量と、
   前記ダイオードの一端又は他端とシャント接続された第２インダクタと、
   を有することを特徴とする請求項２記載の高周波電力増幅器。
4. 前記能動素子は、ゲート端子を有するトランジスタであって、
   前記能動素子を有する前記入力整合回路、又は前記能動素子を有する前記出力整合回路は、一端が前記能動素子の前記ゲート端子と接続され、他端が前記検波回路と接続された高抵抗である第２抵抗を有し、
   前記検波回路は、
   カソード側の一端が、前記結合回路に接続され、アノード側の他端が、前記能動素子の前記ゲート端子に一端が接続された前記第２抵抗の他端に接続されたダイオードと、
   前記ダイオードとシャント接続された第３抵抗と、
   前記ダイオードとシャント接続された第２容量と、
   前記ダイオードとシャント接続された第２インダクタと、
   を有することを特徴とする請求項１記載の高周波電力増幅器。
5. 前記結合回路と前記検波回路とは、容量結合又は結合線路により接続されること
   を特徴とする請求項１から請求項４のいずれか１項記載の高周波電力増幅器。

Images