JP6862381B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6862381B2
JP6862381B2 JP2018037449A JP2018037449A JP6862381B2 JP 6862381 B2 JP6862381 B2 JP 6862381B2 JP 2018037449 A JP2018037449 A JP 2018037449A JP 2018037449 A JP2018037449 A JP 2018037449A JP 6862381 B2 JP6862381 B2 JP 6862381B2
Authority
JP
Japan
Prior art keywords
region
electrode
partial region
semiconductor
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018037449A
Other languages
English (en)
Other versions
JP2019153677A (ja
Inventor
千春 太田
千春 太田
竜則 坂野
竜則 坂野
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018037449A priority Critical patent/JP6862381B2/ja
Priority to US16/100,263 priority patent/US10651280B2/en
Publication of JP2019153677A publication Critical patent/JP2019153677A/ja
Application granted granted Critical
Publication of JP6862381B2 publication Critical patent/JP6862381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の安定化が望まれる。
特許第５１８４７２４号公報
本発明の実施形態は、特性の安定化が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１〜第３電極、第１〜第４半導体領域及び第１絶縁部を含む。前記第１電極から前記第２電極の一部への方向は第１方向に沿う。前記第１電極から前記第３電極への方向は前記第１方向に沿う。前記第３電極から前記第２電極の前記一部への第２方向は、前記第１方向と交差する。前記第１半導体領域は、第１導電形の炭化珪素を含む。前記第１半導体領域は、第１〜第３部分領域を含む。前記第１部分領域は、前記第１方向において前記第１電極と前記第２電極の前記一部との間に設けられる。前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられる。前記第３部分領域の前記第２方向に沿う位置は、前記第１部分領域の前記第２方向に沿う位置と、前記第２部分領域の前記第２方向に沿う位置と、の間にある。前記第２半導体領域は、第２導電形の炭化珪素を含む。前記第２半導体領域は、第４〜第６部分領域を含む。前記第４部分領域は、前記第１方向において前記第１部分領域と前記第２電極の前記一部との間に設けられる。前記第３半導体領域は、前記第１導電形の炭化珪素を含み、前記第２電極の前記一部と電気的に接続される。前記第５部分領域は、前記第２方向において前記第２部分領域の少なくとも一部と前記第３半導体領域との間に設けられる。前記第６部分領域は、前記第１方向において前記第３部分領域と前記第３半導体領域との間に設けられる。前記第４半導体領域は、前記第１方向において前記第１部分領域と前記第４部分領域との間に設けられ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｔｉ及びＶよりなる群から選択された少なくとも１つの第１元素を含み、炭化珪素を含む。前記第１絶縁部は、前記第２部分領域と前記第３電極との間に設けられる。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。 図３（ａ）及び図３（ｂ）は、第２実施形態に係る半導体装置を例示する模式図である。 図４は、半導体装置の特性を例示するグラフ図である。 図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。 図６（ａ）及び図６（ｂ）は、第３実施形態に係る半導体装置を例示する模式図である。 図７（ａ）及び図７（ｂ）は、第３実施形態に係る半導体装置を例示する模式図である。 図８は、実施形態に係る半導体装置を例示する模式的断面図である。 図９は、実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第４半導体領域１４及び第１絶縁部６１を含む。
第１電極５１から第２電極５２の一部５２ｐへの方向は第１方向に沿う。例えば、第２電極５２は、第１方向において、第１電極５１から離れる。第２電極５２の全体が、上記の一部５２ｐとなる場合があっても良い。この場合、「一部５２ｐ」は、「第２電極５２」となる。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１電極５１から第３電極５３への方向は、上記の第１方向（Ｚ軸方向）に沿う。第３電極５３から、第２電極５２の上記の一部５２ｐへの第２方向は、第１方向と交差する。第２方向は、例えばＸ軸方向である。
第１半導体領域１１は、第１導電形の炭化珪素（ＳｉＣ）を含む。第１半導体領域１１は、第１〜第３部分領域１１ａ〜１１ｃを含む。
第１部分領域１１ａは、第１方向（Ｚ軸方向）において、第１電極５１と、第２電極５２の上記の一部５２ｐとの間に設けられる。
第２部分領域１１ｂは、第１方向において、第１電極５１と第３電極５３との間に設けられる。
第３部分領域１１ｃの第２方向（例えば、Ｘ軸方向）に沿う位置は、第１部分領域１１ａの第２方向に沿う位置と、第２部分領域１１ｂの第２方向に沿う位置と、の間にある。
第２半導体領域１２は、第２導電形の炭化珪素を含む。
第１導電形は、例えば、ｎ形である。このとき、第２導電形は、ｐ形である。第１導電形がｐ形で、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形とする。
第２半導体領域１２は、第４〜第６部分領域１２ｄ〜１２ｆを含む。第４部分領域１２ｄは、第１方向（Ｚ軸方向）において、第１部分領域１１ａと、第２電極５２の上記の一部５２ｐとの間に設けられる。
第３半導体領域１３は、第１導電形の炭化珪素を含む。第３半導体領域１３は、第２電極５２の上記の一部５２ｐと電気的に接続される。
第２半導体領域１２の第５部分領域１２ｅは、第２方向（例えば、Ｘ軸方向）において、第２部分領域１１ｂの少なくとも一部と、第３半導体領域１３との間に設けられる。第２半導体領域１２の第６部分領域１２ｆは、第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第３半導体領域１３との間に設けられる。
第４半導体領域１４は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第４部分領域１２ｄとの間に設けられる。第４半導体領域は、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｔｉ及びＶよりなる群から選択された少なくとも１つの第１元素を含む。第４半導体領域１４は、炭化珪素を含む。
第１絶縁部６１は、第２部分領域１１ｂと第３電極５３との間に設けられる。この例では、第２絶縁部６２が設けられている。第２絶縁部６２は、第２電極５２と第３電極５３との間に設けられる。
例えば、第３半導体領域１３における第１導電形の不純物濃度は、第１半導体領域１１における第１導電形の不純物濃度よりも高い。
第１半導体領域１１は、例えば、ｎ−領域である。第２半導体領域１２は、例えば、ｐ領域である。第３半導体領域１３は、例えば、ｎ＋領域である。
例えば、第１電極５１は、ドレイン電極として機能する。第２電極５２は、ソース電極として機能する。第３電極５３は、ゲート電極として機能する。第１絶縁部６１は、例えば、ゲート絶縁膜として機能する。半導体装置１１０は、例えば、ＳｉＣトランジスタである。
この例では、第５半導体領域１５が設けられている。第５半導体領域１５は、第１電極５１と第１半導体領域１１との間に設けられる。第５半導体領域１５は、第１導電形の炭化珪素を含んでも良い。第５半導体領域１５における第１導電形の不純物濃度は、第１半導体領域１１における第１導電形の不純物濃度よりも高い。第５半導体領域１５は、例えば、ｎ＋ＳｉＣ基板である。この場合、半導体装置１１０はＭＯＳ型トランジスタとなる。
実施形態において、第５半導体領域１５が第２導電形の炭化珪素を含んでも良い。この場合、半導体装置１１０はＩＧＢＴとなる。以下では、第５半導体領域１５が第１導電形の場合について説明する。以下の説明は、第５半導体領域１５が第２導電形の場合にも適用できる。
実施形態においては、ソース部の下に第４半導体領域１４が設けられる。第４半導体領域１４においては、例えば、Ｓｉ及びＣ以外の元素の濃度が、他の半導体領域における濃度よりも高い。
例えば、第４半導体領域１４は、第１元素（Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｔｉ及びＶよりなる群から選択された少なくとも１つ）を含む。例えば、第１半導体領域１１は、この第１元素を実質的に含まない。または、第１半導体領域１１における第１元素の濃度は、第４半導体領域１４における第１元素の濃度よりも低い。第１半導体領域１１における第１元素の濃度は、１×１０１２ｃｍ−３以上１×１０１３ｃｍ−３以下でも良い。
半導体装置１１０の動作時において、ソース部から、第１半導体領域１１の電極５１の側の部分（以下便宜的に「下側部分」）に、一定量以上のホールが到達する場合がある。これにより、ソース部からドレイン部のダイオード部における順方向特性が劣化する場合がある。例えば、第４半導体領域１４においては、他の領域に比べて、少数キャリアライフタイムが短い。実施形態においては、上記の第４半導体領域１４を設けることで、ソース部から第１半導体領域１１の「下側部分」に到達するホールを減少させることができる。これにより、例えば、ホールが第１半導体領域１１の「下側部分」に到達することで生じる順方向特性の劣化を抑制することができる。
実施形態によれば、特性の安定化が可能な半導体装置を提供できる。
以下、半導体装置１１０における第１元素の分布の例について説明する。以下の例では、図１に示す第１線Ｌ１及び第２線Ｌ２に沿う、深さ方向の元素の濃度の分布の例について説明する。これらの線は、Ｚ軸方向に沿っている。第１線Ｌ１は、第４部分領域１２ｄ、第４半導体領域１４、第１部分領域１１ａ及び第５半導体領域１５を通る。第１線Ｌ１は、ソース部に対応する。第２線Ｌ２は、第２部分領域１１ｂ及び第５半導体層１５を通る。第２線Ｌ２は、ゲート部（チャネル部）に対応する。
図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式図である。
これらの図は、Ｚ軸方向（深さ方向）に沿う、元素の濃度の分布の例を示している。図２（ａ）は、第１線Ｌ１に沿う濃度の分布に対応する。図２（ｂ）は、第２線Ｌ２に沿う濃度の分布に対応する。これらの図の横軸は、Ｚ軸方向に沿う位置である。これらの図の縦軸は、元素の濃度Ｃ０である。これらの図は、例えば、ＳＩＭＳ分析（例えば、深さ方向分布）により得られる結果を模式的に例示している。
図２（ｂ）に示すように、第２線Ｌ２の位置では、第１導電形（ｎ形）の不純物（Ｎ：窒素）の濃度Ｃ１は、第２部分領域１１ｂにおいて実質的に一定である。第２線Ｌ２の位置では、他の元素は実質的に観測されない。
図２（ａ）に示すように、第１線Ｌ１の位置では、濃度Ｃ１に加えて、第２導電形（ｐ形）の不純物（Ａｌ）の濃度Ｃ２、及び、上記の第１元素の濃度ＣＥ１が観測される。濃度Ｃ２は、第２半導体領域１２の第４部分領域１２ｄにおいて、高い。一方、第１元素の濃度ＣＥ１は、第４半導体領域１４において高い。
このような第１元素の濃度ＣＥ１のプロファイルにより、例えば、第４半導体領域１４においては、他の領域に比べて、少数キャリアライフタイムが短くなる。例えば、第１半導体領域１１の「下側部分」に到達するホールの密度を低くできる。例えば、順方向特性の劣化を抑制できる。
このような第１元素の濃度ＣＥ１のプロファイルは、例えば、第２半導体領域１２の一部を介して、第１半導体領域１１の一部に、上記の第１元素を注入することにより形成できる。注入におけるエネルギーを調整することで、適正なプロファイルを形成できる。第１元素の濃度ＣＥ１の上記のプロファイルは、例えば、エピタキシャル成長法により形成されても良い。
図２（ａ）に示すように、例えば、第１部分領域１１ａは第１元素を含まない。または、第１部分領域１１ａにおける第１元素の濃度ＣＥ１は、第４半導体領域１４における第１元素の濃度ＣＥ１よりも低い。
図２（ｂ）に示すように、例えば、第２部分領域１１ｂは第１元素を含まない。または、第２部分領域１１ｂにおける第１元素の濃度ＣＥ１は、第４半導体領域１４における第１元素の濃度ＣＥ１よりも低い。
例えば、図１に示すように、第３部分領域１１ｃから第４半導体領域１４への方向は、第２方向（例えば、Ｘ軸方向）に沿う。例えば、第３部分領域１１ｃは、第１元素を含まなくても良い。または、第３部分領域１１ｃにおける第１元素の濃度ＣＥ１は、第４半導体領域１４における第１元素の濃度ＣＥ１よりも低くても良い。
第４半導体領域１４における第１元素の濃度ＣＥ１は、例えば、１×１０１３ｃｍ−３以上１×１０１８ｃｍ−３以下である。第１元素の濃度ＣＥ１が過度に低いと、例えば、少数キャリアライフタイムが短くなる効果が小さい。第１元素の濃度ＣＥ１が過度に高いと、例えば、結晶性が低くなり、ソースドレイン間のダイオード特性が著しく劣化する場合がある。例えば、半導体装置の電気的特性が劣化する場合がある。
（第２実施形態）
第２実施形態においては、第４半導体領域１４の構成が第１実施形態における構成とは異なる。以下では、第２実施形態における第４半導体領域１４の構成の例について説明する。
本実施形態においては、第４半導体領域１４における、シリコン及び炭素の少なくとも一方の第１元素の濃度は、第１部分領域１１ａにおける、第１元素の濃度よりも高い。
例えば、第４半導体領域１４は、以下の第１状態、及び、以下の第２状態の少なくともいずれかを有しても良い。
第１状態においては、第４半導体領域１４における、シリコン及び炭素の一方の第１元素の濃度は、第１部分領域１１ａにおける、第１元素の濃度よりも高い。
第２状態においては、第４半導体領域１４における、シリコン及び炭素の他方の第２元素の濃度は、第１部分領域１１ａにおける、第２元素の濃度よりも低い。
例えば、第１元素がシリコンである場合、第４半導体領域１４におけるシリコンの濃度は、第１部分領域１１ａにおけるシリコンの濃度よりも高い。例えば、第１部分領域１１ａは、ストイキオメトリックな結晶である。例えば、第４半導体領域１４は、シリコンリッチの炭化珪素である（第１状態）。このとき、第４半導体領域１４は、炭素プアの炭化珪素である（第２状態）。
例えば、第１元素が炭素である場合、第４半導体領域１４における炭素の濃度は、第１部分領域１１ａにおける炭素の濃度よりも高い。例えば、第１部分領域１１ａは、ストイキオメトリックな結晶である。例えば、第４半導体領域１４は、炭素リッチの炭化珪素である（第１状態）。このとき、第４半導体領域１４は、シリコンプアの炭化珪素である（第２状態）。このような状態においては、結晶に歪が生じ易い。
例えば、第４半導体領域１４において、シリコンの濃度及び炭素の濃度が、他の領域（例えば、第１部分領域１１ａなど）よりも高くても良い。この場合、炭化珪素の結晶格子の間に、余剰のシリコンまたは炭素が位置する。この場合も、結晶に歪が生じる。
このような状態は、第４半導体領域１４に選択的に、シリコン及び炭素の少なくともいずれかの元素を導入（注入）することで、得られる。導入されるシリコン及び炭素の少なくともいずれかの元素の濃度は、例えば、１×１０１４ｃｍ−２以上１×１０１５ｃｍ−２以下である。
このような第４半導体領域１４においては、例えば、結晶欠陥の密度が、他の領域に比べて高い。これにより、例えば、第４半導体領域１４においては、他の領域に比べて、少数キャリアライフタイムが短くなる。例えば、ソース部から第１半導体領域１１の「下側部分」に到達するホールの密度を低くできる。例えば、順方向特性の劣化を抑制することができる。
以下、第２実施形態における、第１元素の濃度のプロファイルの例について説明する。
図３（ａ）及び図３（ｂ）は、第２実施形態に係る半導体装置を例示する模式図である。
これらの図は、本実施形態に係る半導体装置１１１における、Ｚ軸方向（深さ方向）に沿う、元素の濃度の分布の例を示している。半導体装置１１１の構造は、図１の半導体装置１１０の構造と同様である。図３（ａ）は、第１線Ｌ１に対応する。図３（ｂ）は、第２線Ｌ２に対応する。
図３（ｂ）に示すように、第２線Ｌ２の位置では、シリコンの濃度Ｃｓ、及び、炭素の濃度Ｃｃは、実質的に一定である。
図３（ａ）に示すように、第１線Ｌ１の位置では、第４半導体領域１４において、シリコンの濃度Ｃｓ、及び、炭素の濃度Ｃｃが、他の領域に比べて、若干高くなっている。
実施形態において、第４半導体領域１４に選択的に第１元素（シリコン及び炭素の少なくともいずれか）が導入されたときに、第１元素の濃度の違いが、明確に観測されない場合があっても良い。
このような場合においても、結晶欠陥に関係する特性が、観測されても良い。例えば、ＴＥＭによる観測により、第４半導体領域１４における格子内の歪が、点欠陥の存在として観測されても良い。
例えば、第４半導体領域１４に第１元素（シリコン及び炭素の少なくともいずれか）が選択的に導入されると、第４半導体領域１４には引っ張り応力が生じやすくなる。
例えば、第４半導体領域１４及び第２部分領域１１ｂは、以下の第１〜第３状態のいずれかを有する。
第１状態においては、第４半導体領域１４は引っ張り応力を有し、第２部分領域１１ｂは圧縮応力を有する。
第２状態においては、第４半導体領域１４は引っ張り応力を有し、第２部分領域１１ｂは引っ張り応力を有し、第４半導体領域１４における引っ張り応力は、第２部分領域１１ｂにおける引っ張り応力よりも大きい。
第３状態においては、第４半導体領域１４は圧縮応力を有し、第２部分領域１１ｂは圧縮応力を有し、第４半導体領域１４における圧縮応力は、第２部分領域１１ｂにおける圧縮応力よりも小さい。
このような応力の差に応じて、ラマンシフトの差が観測されても良い。
図４は、半導体装置の特性を例示するグラフ図である。
図４の横軸は、ラマンシフトの波数ＲＳ（ｃｍ−１）である。縦軸は、強度Ｉｎｔ（任意単位）である。図４に示すように、第１半導体領域１１（例えば、第２部分領域１１ｂ）におけるピークＰ１１は、例えば、無歪みのＳｉＣに対応するピークを有する。一方、第４半導体領域１４におけるラマンシフトのピークＰ１４は、ＳｉＣに対応するピーク（ピークＰ１１）からシフトしている。このシフトは、第４半導体領域１４における、相対的な引っ張り応力（引っ張り歪み）に起因する。
例えば、第４半導体領域１４の結晶欠陥の密度は、他の領域（例えば、第２部分領域１１ｂ）における結晶欠陥の密度よりも高い。このような結晶欠陥の密度の差が、ＰＬ特性の差として観測されても良い。
図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。
これらの図は、半導体領域におけるＰＬ特性を例示している。横軸は、波長Ｌｍ（ｎｍ：ナノメートル）である。縦軸は、強度ＩＰＬ（任意単位）である。図５（ａ）は、結晶欠陥が多い領域の第１特性ＰＬ１に対応する。図５（ｂ）は、結晶欠陥が少ない領域の第２特性ＰＬ２に対応する。結晶欠陥が少ない領域は、エピタキシャル成長したＳｉＣである。結晶欠陥が多い領域は、エピタキシャル成長したＳｉＣに第１元素が注入された後の状態に対応する。
図５（ａ）に示すように、第１特性ＰＬ１においては、波長Ｌｍが５００ｎｍのときの強度ＩＰＬは、波長Ｌｍが３９０ｎｍのときの強度ＩＰＬよりも高い。
図５（ｂ）に示すように、第２特性ＰＬ２においては、波長Ｌｍが５００ｎｍのときの強度ＩＰＬは、波長Ｌｍが３９０ｎｍのときの強度ＩＰＬよりも低い。
例えば、第４半導体領域１４においては、第１特性ＰＬ１が得られる。例えば、第２部分領域１１ｂにおいては、第２特性ＰＬ２が得られる。
例えば、第４半導体領域１４のフォトルミネッセンスにおける３９０ｎｍの強度に対する、第４半導体領域１４のフォトルミネッセンスにおける５００ｎｍの強度の比は、第２部分領域１１ｂのフォトルミネッセンスにおける３９０ｎｍの強度に対する第２部分領域１１ｂのフォトルミネッセンスにおける５００ｎｍの強度の比よりも高い。
このような第４半導体領域１４を設けることで、例えば、特性の安定化が可能な半導体装置を提供できる。
図４、図５（ａ）及び図５（ｂ）に関して説明した特性が、半導体装置１１０で得られても良い。
（第３実施形態）
第３実施形態においては、第４半導体領域１４における不純物の状態が、他の領域における不純物の状態とは異なる。これ以外は、第１実施形態と同様である。以下では、第３実施形態について、第４半導体領域１４における不純物の状態、及び、他の領域（第１部分領域１１ａ及び第４部分領域１２ｄ）における不純物の状態の例について説明する。
第１部分領域１１ａは、第１元素を含む。第１元素は、窒素及びリンよりなる群から選択された少なくとも１つを含む。第１元素は、ｎ形の不純物である。第１部分領域１１ａは、ｎ形である。
第４部分領域１２ｄは、第２元素を含む。第２元素は、アルミニウム及びボロンよりなる群から選択された少なくとも１つを含む。第２元素は、ｐ形の不純物である。第４部分領域１２ｄは、ｐ形である。
第４半導体領域１４は、第１元素及び第２元素を含む。
このとき、第４部分領域１２ｄは第１元素を含まない。これにより、第４部分領域１２ｄは、ｐ形となる。第１部分領域１１ａは、実質的に第２元素を含まない。第４半導体領域１４は、第１元素及び第２元素を含む。第４半導体領域１４におけるこれらの元素の濃度は、第４部分領域１２ｄにおけるこれらの元素の濃度よりも高い。第４半導体領域１４におけるこれらの元素の濃度は、第１部分領域１１ａにおけるこれらの元素の濃度よりも高い。
または、第４部分領域１２ｄが第１元素を含む場合があっても良い。このとき、第４部分領域１２ｄに含まれる第１元素の第１濃度は、第４部分領域１２ｄに含まれる第２元素の第２濃度よりも低い。すなわち、第４部分領域１２ｄは、ｐ形である。そして、第１濃度と第２濃度との差は、第４半導体領域１４に含まれる第１元素の第３濃度と第４半導体領域１４に含まれる第２元素の第４濃度との差よりも大きい。例えば、第４半導体領域１４におけるｐ形のキャリア濃度は、第４部分領域１２ｄにおけるｎ形のキャリア濃度よりも低い。
第４半導体領域１４は、不純物濃度が高い領域である。これにより、例えば、第４半導体領域１４においては、他の領域に比べて、少数キャリアライフタイムが短くなる。例えば、ソース部から第１半導体領域１１の「下側部分」に到達するホールの密度を低くできる。例えば、順方向特性の劣化を抑制することができる。
図６（ａ）及び図６（ｂ）は、第３実施形態に係る半導体装置を例示する模式図である。
これらの図は、本実施形態に係る半導体装置１１２における、Ｚ軸方向（深さ方向）に沿う、元素の濃度の分布の例を示している。半導体装置１１２の構造は、図１の半導体装置１１０の構造と同様である。図６（ａ）は、第１線Ｌ１に対応する。図６（ｂ）は、第２線Ｌ２に対応する。
図６（ｂ）に示すように、第２線Ｌ２の位置では、第１導電形（ｎ形）の不純物（Ｎ：窒素）の濃度Ｃ１は、第２部分領域１１ｂにおいて実質的に一定である。第２線Ｌ２の位置では、他の元素は実質的に観測されない。
図６（ａ）に示すように、第１線Ｌ１の位置では、濃度Ｃ１に加えて、第２導電形（ｐ形）の不純物の濃度Ｃ２が観測される。この例では、第２導電形の不純物は、Ａｌ及びＢを含む。濃度Ｃ２は、第４部分領域１２ｄにおいて高い。第４部分領域１２ｄにおいては、濃度Ｃ２は、濃度Ｃ１よりも高い。
第４半導体領域１４においては、濃度Ｃ１が高く、濃度Ｃ２も比較的高い。第４半導体領域１４においては、濃度Ｃ１は、濃度Ｃ２よりも高い。第４半導体領域１４に、ドナー濃度がアクセプタ濃度よりも高い領域ＲＤ１が設けられる。
このような第４半導体領域１４により、例えば、第４半導体領域１４においては、他の領域に比べて、少数キャリアライフタイムが短くなる。例えば、第１半導体領域１１の「下側部分」に到達するホールの密度を低くできる。例えば、順方向特性の劣化を抑制できる。
図７（ａ）及び図７（ｂ）は、第３実施形態に係る半導体装置を例示する模式図である。
これらの図は、本実施形態に係る半導体装置１１３における、Ｚ軸方向（深さ方向）に沿う、元素の濃度の分布の例を示している。半導体装置１１３の構造は、図１の半導体装置１１０の構造と同様である。図７（ａ）は、第１線Ｌ１に対応する。図７（ｂ）は、第２線Ｌ２に対応する。
図７（ｂ）に示すように、第２線Ｌ２の位置では、濃度Ｃ１は、第２部分領域１１ｂにおいて実質的に一定である。第２線Ｌ２の位置では、他の元素は実質的に観測されない。
図７（ａ）に示すように、第１線Ｌ１の位置では、濃度Ｃ１に加えて、第２導電形（ｐ形）の不純物の濃度Ｃ２及び濃度Ｃ２ａが観測される。この例では、濃度Ｃ２は、Ａｌの濃度である。濃度Ｃ２ａは、Ｂの濃度である。
この例においても、第４半導体領域１４に、ドナー濃度がアクセプタ濃度よりも高い領域ＲＤ１が設けられる。このような第４半導体領域１４により、例えば、第４半導体領域１４においては、他の領域に比べて、少数キャリアライフタイムが短くなる。例えば、第１半導体領域１１の「下側部分」に到達するホールの密度を低くできる。例えば、順方向特性の劣化を抑制できる。
第３実施形態において、例えば、第３濃度は、第４濃度の０．８倍以上１．２倍以下でもよい。第３濃度は、実質的に第４濃度と同じでも良い。
図２（ａ）、図２（ｂ）、図３（ａ）、図３（ｂ）、図６（ａ）、図６（ｂ）、図７（ａ）及び図７（ｂ）の例示したプロファイルは、エピタキシャル成長法により形成されても良い。例えば、表面側（第４部分領域１２ｄを含む領域）における濃度Ｃ１は、基板側（第５半導体領域１５側）における濃度Ｃ１よりも低くても良い。
図８は、実施形態に係る半導体装置を例示する模式的断面図である。
図８に示すように、実施形態に係る半導体装置１２０においては、第４半導体領域１４は、第３半導体領域１３の下に位置する。例えば、第６部分領域１２ｆは、第１方向（Ｚ軸方向）において、第４半導体領域１４の少なくとも一部と重なっても良い。
図９は、実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、実施形態に係る半導体装置１２１においては、第４半導体領域１４の一部は、第５部分領域１２ｅの下に位置する。例えば、第５部分領域１２ｅは、第１方向（Ｚ軸方向）において、第４半導体領域１４の少なくとも一部と重なっても良い。
図１０は、実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、実施形態に係る半導体装置１２２においては、第４半導体領域１４は、第１半導体領域１１の厚さ方向の途中に設けられている。
例えば、第１部分領域１１ａは、第７部分領域ｐ７及び第８部分領域ｐ８を含む。第４半導体領域１４は、第１方向（Ｚ軸方向）において、第７部分領域ｐ７と第８部分領域ｐ８との間に設けられても良い。
例えば、第４半導体領域１４はチャネル部には含まれないことが好ましい。例えば、第４部分領域１２ｄと第４半導体領域１４との間の第１方向に沿う距離（第４半導体領域１４の深さ）は、第２部分領域１１ｂと第５部分領域１２ｅとの間の境界（チャネルの端部）と第４半導体領域１４との間の第２方向（Ｘ軸方向）に沿う距離よりも短い。例えば、第４半導体領域１４の下端部と、第２部分領域１１ｂと第５部分領域１２ｅとの間の境界と、を結ぶ線分と、Ｚ軸方向との間の角度は、４５度以上である。
例えば、第４半導体領域１４の下端部が、過度にチャネル端部に近づくと、電気的な特性に影響する場合がある。例えば、トランジスタのオン抵抗が高くなる。上記の角度が４５度以上であることで、例えば、電気的な特性への悪影響が抑制できる。
図１などに示すように、例えば、第４半導体領域１４の第１方向（Ｚ軸方向）に沿う長さ（厚さ）は、第１部分領域１１ａの第１方向に沿う長さ（厚さ）よりも短いことが好ましい。
第４半導体領域１４の第１方向に沿う長さ（厚さ）は、第４部分領域１２ｄの第１方向に沿う長さ（厚さ）以下であることが好ましい。
図１に示すように、第４部分領域１２ｄは、第２電極５２の上記の一部５２ｐと電気的に接続される。第２半導体領域１２の電位が安定になる。
例えば、第３電極５３は、第１方向（Ｚ軸方向）において、第３半導体領域１３と重ならない。例えば、第３電極５３は、第１方向で、第５部分領域１２ｅと重なる。第１絶縁部６１は、例えば、第５部分領域１２ｅと第３電極５３の間に設けられた部分を含んでも良い。
図１１は、実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、実施形態に係る半導体装置１２３においては、第６半導体領域１６がさらに設けられている。第６半導体領域１６は、第５半導体領域１５と第１半導体領域１１との間に設けられる。第６半導体領域１６は、第１導電形の炭化珪素を含む。例えば、第６半導体領域１６における第１導電形の不純物の濃度は、第１半導体領域１１における第１導電形の不純物の濃度よりも高い。例えば、第６半導体領域１６は、ｎ＋領域である。
図１２及び図１３は、実施形態に係る半導体装置を例示する模式的断面図である。
図１２及び図１３に示す半導体装置１２４及び１２５のように、複数の第４半導体領域１４が設けられても良い。複数の第４半導体領域１４の１つから複数の第４半導体領域１４の別の１つに向かう方向は、第１方向（Ｚ軸方向）に沿う。複数の半導体領域１４の１つと、複数の第４半導体領域１４の別の１つと、の間には、第１半導体領域１１の一部が設けられる。半導体装置１２４及び１２５においても、順方向特性の劣化を抑制することができる。特性を安定化させることができる。
実施形態によれば、特性の安定化が可能な半導体装置を提供することができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、半導体領域、及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１〜１６…第１〜第６半導体領域、 １１ａ〜１１ｃ…第１〜第３部分領域、 １２ｄ〜１２ｆ…第４〜第６部分領域、 １２ｄ 部分領域、 １２ｅ 部分領域、 １２ｆ 部分領域、 ５１〜５３…第１〜第３電極、 ５２ｐ…一部、 ６１、６２…第１、第２絶縁部、 １１０〜１１３、１２０〜１２５…半導体装置、 Ｃ０、Ｃ１、Ｃ２、ＣＥ１、Ｃ２ａ、Ｃｃ、Ｃｓ…濃度、 ＩＰＬ…強度、 Ｉｎｔ…強度、 Ｌ１、Ｌ２…第１、第２線、 Ｌｍ…波長、 Ｐ１１、Ｐ１４…ピーク、 ＰＬ１、ＰＬ２…第１、第２特性、 ＲＤ１…領域、 ＲＳ…波数、 ｐ７…第７部分領域、 ｐ８…第８部分領域

Claims (20)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極の一部への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は前記第１方向に沿い、前記第３電極から前記第２電極の前記一部への第２方向は、前記第１方向と交差した、前記第３電極と、
    第１導電形の炭化珪素を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第２電極の前記一部との間に設けられ、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第３部分領域の前記第２方向に沿う位置は、前記第１部分領域の前記第２方向に沿う位置と、前記第２部分領域の前記第２方向に沿う位置と、の間にある、前記第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第４〜第６部分領域を含み、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第２電極の前記一部との間に設けられた、前記第２半導体領域と、
    前記第１導電形の炭化珪素を含み、前記第２電極の前記一部と電気的に接続された第３半導体領域であって、前記第５部分領域は、前記第２方向において前記第２部分領域の少なくとも一部と前記第３半導体領域との間に設けられ、前記第６部分領域は、前記第１方向において前記第３部分領域と前記第３半導体領域との間に設けられ、前記第３半導体領域と、
    前記第１方向において前記第１部分領域と前記第４部分領域との間に設けられ、Ａｒ、Ｋｒ、Ｘｅ、及び、Ｒｎよりなる群から選択された少なくとも１つの第１元素を含み、炭化珪素を含む第４半導体領域と、
    前記第２部分領域と前記第３電極との間に設けられた第１絶縁部と、
    を備え、
    前記第１部分領域は、窒素及びリンよりなる群から選択された少なくとも１つを含む第２元素を含み、
    前記第４部分領域は、アルミニウム及びボロンよりなる群から選択された少なくとも１つを含む第３元素を含み、
    前記第４半導体領域は、前記第２元素及び前記第３元素を含み、
    前記第４部分領域は前記第２元素を含まない、または、前記第４部分領域は前記第２元素を含み、前記第４部分領域に含まれる前記第２元素の第１濃度は前記第４部分領域に含まれる前記第３元素の第２濃度よりも低く、前記第１濃度と前記第２濃度との差は、前記第４半導体領域に含まれる前記第２元素の第３濃度と前記第４半導体領域に含まれる前記第３元素の第４濃度との差よりも大きく、
    前記第３濃度は、前記第４濃度の０．８倍以上１．２倍以下である、半導体装置。
  2. 前記第１部分領域は前記第１元素を含まない、または、
    前記第１部分領域における前記第１元素の濃度は、前記第４半導体領域における前記第１元素の濃度よりも低い、請求項１記載の半導体装置。
  3. 前記第第３部分領域から前記第４半導体領域への方向は、前記第２方向に沿い、
    前記第３部分領域は前記第１元素を含まない、または、前記第３部分領域における前記第１元素の濃度は、前記第４半導体領域における前記第１元素の濃度よりも低い、請求項１または２に記載の半導体装置。
  4. 前記第４半導体領域における前記第１元素の濃度は、１×１０１３ｃｍ−３以上１×１０１８ｃｍ−３以下である、請求項１記載の半導体装置。
  5. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極の一部への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は前記第１方向に沿い、前記第３電極から前記第２電極の前記一部への第２方向は、前記第１方向と交差した、前記第３電極と、
    第１導電形の炭化珪素を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第２電極の前記一部との間に設けられ、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第３部分領域の前記第２方向に沿う位置は、前記第１部分領域の前記第２方向に沿う位置と、前記第２部分領域の前記第２方向に沿う位置と、の間にある、前記第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第４〜第６部分領域を含み、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第２電極の前記一部との間に設けられた、前記第２半導体領域と、
    前記第１導電形の炭化珪素を含み、前記第２電極の前記一部と電気的に接続された第３半導体領域であって、前記第５部分領域は、前記第２方向において前記第２部分領域の少なくとも一部と前記第３半導体領域との間に設けられ、前記第６部分領域は、前記第１方向において前記第３部分領域と前記第３半導体領域との間に設けられ、前記第３半導体領域と、
    前記第１方向において前記第１部分領域と前記第４部分領域との間に設けられ炭化珪素を含む第４半導体領域であって、前記第４半導体領域における、シリコン及び炭素の少なくとも一方の第１元素の濃度は、前記第１部分領域における、前記第１元素の濃度よりも高い、前記第４半導体領域と、
    前記第２部分領域と前記第３電極との間に設けられた第１絶縁部と、
    を備えた半導体装置。
  6. 前記第４半導体領域及び前記第２部分領域は、第１〜第３状態のいずれかを有し、
    前記第１状態においては、前記第４半導体領域は、引っ張り応力を有し、前記第２部分領域は圧縮応力を有し、
    前記第２状態においては、前記第４半導体領域は引っ張り応力を有し、前記第２部分領域は引っ張り応力を有し、前記第４半導体領域における前記引っ張り応力は、前記第２部分領域における前記引っ張り応力よりも大きく、
    前記第３状態においては、前記第４半導体領域は圧縮応力を有し、前記第２部分領域は圧縮応力を有し、前記第４半導体領域における前記圧縮応力は、前記第２部分領域における前記圧縮応力よりも小さい、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極の一部への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は前記第１方向に沿い、前記第３電極から前記第２電極の前記一部への第２方向は、前記第１方向と交差した、前記第３電極と、
    第１導電形の炭化珪素を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第２電極の前記一部との間に設けられ、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第３部分領域の前記第２方向に沿う位置は、前記第１部分領域の前記第２方向に沿う位置と、前記第２部分領域の前記第２方向に沿う位置と、の間にある、前記第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第４〜第６部分領域を含み、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第２電極の前記一部との間に設けられた、前記第２半導体領域と、
    前記第１導電形の炭化珪素を含み、前記第２電極の前記一部と電気的に接続された第３半導体領域であって、前記第５部分領域は、前記第２方向において前記第２部分領域の少なくとも一部と前記第３半導体領域との間に設けられ、前記第６部分領域は、前記第１方向において前記第３部分領域と前記第３半導体領域との間に設けられ、前記第３半導体領域と、
    前記第１方向において前記第１部分領域と前記第４部分領域との間に設けられ、Ａｒ、Ｋｒ、Ｘｅ、及び、Ｒｎよりなる群から選択された少なくとも１つの第１元素を含み、炭化珪素を含む第４半導体領域と、
    前記第２部分領域と前記第３電極との間に設けられた第１絶縁部と、
    を備え、
    前記第１部分領域は、窒素及びリンよりなる群から選択された少なくとも１つを含む第２元素を含み、
    前記第４部分領域は、アルミニウム及びボロンよりなる群から選択された少なくとも１つを含む第３元素を含み、
    前記第４半導体領域は、前記第２元素及び前記第３元素を含み、
    前記第４部分領域は前記第２元素を含まない、または、前記第４部分領域は前記第２元素を含み、前記第４部分領域に含まれる前記第２元素の第１濃度は前記第４部分領域に含まれる前記第３元素の第２濃度よりも低く、前記第１濃度と前記第２濃度との差は、前記第４半導体領域に含まれる前記第２元素の第３濃度と前記第４半導体領域に含まれる前記第３元素の第４濃度との差よりも大きく、
    前記第４半導体領域及び前記第２部分領域は、第１〜第３状態のいずれかを有し、
    前記第１状態においては、前記第４半導体領域は、引っ張り応力を有し、前記第２部分領域は圧縮応力を有し、
    前記第２状態においては、前記第４半導体領域は引っ張り応力を有し、前記第２部分領域は引っ張り応力を有し、前記第４半導体領域における前記引っ張り応力は、前記第２部分領域における前記引っ張り応力よりも大きく、
    前記第３状態においては、前記第４半導体領域は圧縮応力を有し、前記第２部分領域は圧縮応力を有し、前記第４半導体領域における前記圧縮応力は、前記第２部分領域における前記圧縮応力よりも小さい、半導体装置。
  8. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極の一部への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は前記第１方向に沿い、前記第３電極から前記第２電極の前記一部への第２方向は、前記第１方向と交差した、前記第３電極と、
    第１導電形の炭化珪素を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第２電極の前記一部との間に設けられ、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第３部分領域の前記第２方向に沿う位置は、前記第１部分領域の前記第２方向に沿う位置と、前記第２部分領域の前記第２方向に沿う位置と、の間にある、前記第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第４〜第６部分領域を含み、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第２電極の前記一部との間に設けられた、前記第２半導体領域と、
    前記第１導電形の炭化珪素を含み、前記第２電極の前記一部と電気的に接続された第３半導体領域であって、前記第５部分領域は、前記第２方向において前記第２部分領域の少なくとも一部と前記第３半導体領域との間に設けられ、前記第６部分領域は、前記第１方向において前記第３部分領域と前記第３半導体領域との間に設けられ、前記第３半導体領域と、
    前記第１方向において前記第１部分領域と前記第４部分領域との間に設けられ炭化珪素を含む第４半導体領域と、
    前記第２部分領域と前記第３電極との間に設けられた第１絶縁部と、
    を備え、
    前記第４半導体領域及び前記第２部分領域は、第１〜第３状態のいずれかを有し、
    前記第１状態においては、前記第４半導体領域は、引っ張り応力を有し、前記第２部分領域は圧縮応力を有し、
    前記第２状態においては、前記第４半導体領域は引っ張り応力を有し、前記第２部分領域は引っ張り応力を有し、前記第４半導体領域における前記引っ張り応力は、前記第２部分領域における前記引っ張り応力よりも大きく、
    前記第３状態においては、前記第４半導体領域は圧縮応力を有し、前記第２部分領域は圧縮応力を有し、前記第４半導体領域における前記圧縮応力は、前記第２部分領域における前記圧縮応力よりも小さい、半導体装置。
  9. 前記第４半導体領域のフォトルミネッセンスにおける３９０ナノメートルの強度に対する前記第４半導体領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比は、前記第２部分領域のフォトルミネッセンスにおける３９０ナノメートルの強度に対する前記第２部分領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比よりも高い、請求項１〜８のいずれか１つに記載の半導体装置。
  10. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極の一部への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は前記第１方向に沿い、前記第３電極から前記第２電極の前記一部への第２方向は、前記第１方向と交差した、前記第３電極と、
    第１導電形の炭化珪素を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第２電極の前記一部との間に設けられ、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第３部分領域の前記第２方向に沿う位置は、前記第１部分領域の前記第２方向に沿う位置と、前記第２部分領域の前記第２方向に沿う位置と、の間にある、前記第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第４〜第６部分領域を含み、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第２電極の前記一部との間に設けられた、前記第２半導体領域と、
    前記第１導電形の炭化珪素を含み、前記第２電極の前記一部と電気的に接続された第３半導体領域であって、前記第５部分領域は、前記第２方向において前記第２部分領域の少なくとも一部と前記第３半導体領域との間に設けられ、前記第６部分領域は、前記第１方向において前記第３部分領域と前記第３半導体領域との間に設けられ、前記第３半導体領域と、
    前記第１方向において前記第１部分領域と前記第４部分領域との間に設けられ、Ａｒ、Ｋｒ、Ｘｅ、及び、Ｒｎよりなる群から選択された少なくとも１つの第１元素を含み、炭化珪素を含む第４半導体領域と、
    前記第２部分領域と前記第３電極との間に設けられた第１絶縁部と、
    を備え、
    前記第１部分領域は、窒素及びリンよりなる群から選択された少なくとも１つを含む第２元素を含み、
    前記第４部分領域は、アルミニウム及びボロンよりなる群から選択された少なくとも１つを含む第３元素を含み、
    前記第４半導体領域は、前記第２元素及び前記第３元素を含み、
    前記第４部分領域は前記第２元素を含まない、または、前記第４部分領域は前記第２元素を含み、前記第４部分領域に含まれる前記第２元素の第１濃度は前記第４部分領域に含まれる前記第３元素の第２濃度よりも低く、前記第１濃度と前記第２濃度との差は、前記第４半導体領域に含まれる前記第２元素の第３濃度と前記第４半導体領域に含まれる前記第３元素の第４濃度との差よりも大きく、
    前記第４半導体領域のフォトルミネッセンスにおける３９０ナノメートルの強度に対する前記第４半導体領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比は、前記第２部分領域のフォトルミネッセンスにおける３９０ナノメートルの強度に対する前記第２部分領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比よりも高い、半導体装置。
  11. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極の一部への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は前記第１方向に沿い、前記第３電極から前記第２電極の前記一部への第２方向は、前記第１方向と交差した、前記第３電極と、
    第１導電形の炭化珪素を含む第１半導体領域であって、前記第１半導体領域は、第１〜第３部分領域を含み、前記第１部分領域は、前記第１方向において前記第１電極と前記第２電極の前記一部との間に設けられ、前記第２部分領域は、前記第１方向において前記第１電極と前記第３電極との間に設けられ、前記第３部分領域の前記第２方向に沿う位置は、前記第１部分領域の前記第２方向に沿う位置と、前記第２部分領域の前記第２方向に沿う位置と、の間にある、前記第１半導体領域と、
    第２導電形の炭化珪素を含む第２半導体領域であって、前記第２半導体領域は、第４〜第６部分領域を含み、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第２電極の前記一部との間に設けられた、前記第２半導体領域と、
    前記第１導電形の炭化珪素を含み、前記第２電極の前記一部と電気的に接続された第３半導体領域であって、前記第５部分領域は、前記第２方向において前記第２部分領域の少なくとも一部と前記第３半導体領域との間に設けられ、前記第６部分領域は、前記第１方向において前記第３部分領域と前記第３半導体領域との間に設けられ、前記第３半導体領域と、
    前記第１方向において前記第１部分領域と前記第４部分領域との間に設けられ炭化珪素を含む第４半導体領域と、
    前記第２部分領域と前記第３電極との間に設けられた第１絶縁部と、
    を備え、
    前記第４半導体領域のフォトルミネッセンスにおける３８０ナノメートルの強度に対する前記第４半導体領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比は、前記第２部分領域のフォトルミネッセンスにおける３８０ナノメートルの強度に対する前記第２部分領域の前記フォトルミネッセンスにおける５００ナノメートルの強度の比よりも高い、半導体装置。
  12. 前記第６部分領域は、前記第１方向において、前記第４半導体領域の少なくとも一部と重なる、請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第５部分領域は、前記第１方向において、前記第４半導体領域の少なくとも一部と重なる、請求項１〜１１のいずれか１つに記載の半導体装置。
  14. 前記第１部分領域は、第７部分領域及び第８部分領域を含み、
    前記第４半導体領域は、前記第１方向において、前記第７部分領域と前記第８部分領域との間に設けられた、請求項１〜１３のいずれか１つに記載の半導体装置。
  15. 前記第４部分領域と前記第４半導体領域との間の前記第１方向に沿う距離は、前記第２部分領域と前記第５部分領域との間の境界と前記第４半導体領域との間の前記第２方向に沿う距離よりも短い、請求項１〜１４のいずれか１つに記載の半導体装置。
  16. 前記第４半導体領域の前記第１方向に沿う長さは、前記第１部分領域の前記第１方向に沿う長さよりも短い、請求項１〜１５のいずれか１つに記載の半導体装置。
  17. 前記第４半導体領域の前記第１方向に沿う長さは、前記第４部分領域の前記第１方向に沿う長さ以下である、請求項１〜１５のいずれか１つに記載の半導体装置。
  18. 前記第４部分領域は、前記第２電極の前記一部と電気的に接続された、請求項１〜１７のいずれか１つに記載の半導体装置。
  19. 前記第１電極と前記第１半導体領域との間に設けられ前記第１導電形の炭化珪素を含む第５半導体領域をさらに備えた、請求項１〜１７のいずれか１つに記載の半導体装置。
  20. 前記第５半導体領域と前記第１半導体領域との間に設けられ、前記第１導電形の炭化珪素を含む第６半導体領域をさらに備え、
    前記第６半導体領域における前記第１導電形の不純物の濃度は、前記第１半導体領域における前記第１導電形の前記不純物の濃度よりも高い、請求項１９記載の半導体装置。
JP2018037449A 2018-03-02 2018-03-02 半導体装置 Active JP6862381B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018037449A JP6862381B2 (ja) 2018-03-02 2018-03-02 半導体装置
US16/100,263 US10651280B2 (en) 2018-03-02 2018-08-10 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037449A JP6862381B2 (ja) 2018-03-02 2018-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2019153677A JP2019153677A (ja) 2019-09-12
JP6862381B2 true JP6862381B2 (ja) 2021-04-21

Family

ID=67768790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037449A Active JP6862381B2 (ja) 2018-03-02 2018-03-02 半導体装置

Country Status (2)

Country Link
US (1) US10651280B2 (ja)
JP (1) JP6862381B2 (ja)

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1068268B (it) 1976-09-09 1985-03-21 Snam Progetti Procedimento per la produzione di urea e purificazione delle acque
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
WO2000022679A1 (fr) * 1998-10-09 2000-04-20 The Kansai Electric Power Co., Inc. Dispositif semi-conducteur a effet de champ
JP4830213B2 (ja) * 2001-05-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP2005276953A (ja) * 2004-03-23 2005-10-06 National Institute Of Advanced Industrial & Technology バイポーラ型ＳｉＣ半導体装置及びその製造方法
JP4832723B2 (ja) * 2004-03-29 2011-12-07 日本碍子株式会社 能動的高抵抗半導体層を有する半導体装置
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006002065B4 (de) * 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP5071763B2 (ja) * 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4564509B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
JP5036569B2 (ja) * 2008-01-09 2012-09-26 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5462020B2 (ja) * 2009-06-09 2014-04-02 株式会社東芝 電力用半導体素子
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5499692B2 (ja) 2009-12-24 2014-05-21 トヨタ自動車株式会社 半導体装置及びその製造方法
WO2012137914A1 (ja) * 2011-04-08 2012-10-11 独立行政法人産業技術総合研究所 炭化珪素縦型電界効果トランジスタ
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP5504235B2 (ja) * 2011-09-29 2014-05-28 株式会社東芝 半導体装置
JP5818099B2 (ja) * 2012-04-27 2015-11-18 国立研究開発法人産業技術総合研究所 半導体装置
US9184229B2 (en) 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP5758365B2 (ja) * 2012-09-21 2015-08-05 株式会社東芝 電力用半導体素子
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP2015159234A (ja) 2014-02-25 2015-09-03 住友電気工業株式会社 半導体装置
JP6271309B2 (ja) 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
CN204130542U (zh) * 2014-06-09 2015-01-28 英飞凌科技股份有限公司 功率半导体器件
JP6271356B2 (ja) 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
CN105849877B (zh) * 2014-07-23 2019-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6402773B2 (ja) * 2014-09-08 2018-10-10 富士電機株式会社 半導体装置及びその製造方法
WO2016092887A1 (ja) 2014-12-12 2016-06-16 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6052481B2 (ja) * 2014-12-25 2016-12-27 富士電機株式会社 半導体装置
CN106796956B (zh) * 2015-01-16 2020-11-27 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP6408405B2 (ja) * 2015-03-16 2018-10-17 株式会社東芝 半導体装置
WO2016170706A1 (ja) 2015-04-22 2016-10-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2016213473A (ja) 2015-05-13 2016-12-15 三菱電機株式会社 炭化珪素半導体装置
US10374075B2 (en) * 2015-11-12 2019-08-06 Mitsubishi Electric Corporation Silicon carbide semiconductor device and manufacturing method for the same
JP6705155B2 (ja) * 2015-11-13 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6422906B2 (ja) * 2016-03-11 2018-11-14 株式会社東芝 半導体装置
JP6668843B2 (ja) * 2016-03-14 2020-03-18 富士電機株式会社 半導体装置および製造方法
US10453923B2 (en) * 2016-03-16 2019-10-22 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11075264B2 (en) * 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
JP6710589B2 (ja) * 2016-06-20 2020-06-17 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018006639A (ja) * 2016-07-06 2018-01-11 株式会社東芝 半導体装置及びその製造方法
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same
JP6844163B2 (ja) * 2016-09-14 2021-03-17 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US10651280B2 (en) 2020-05-12
JP2019153677A (ja) 2019-09-12
US20190273134A1 (en) 2019-09-05

Similar Documents

Publication Publication Date Title
JP6857786B2 (ja) ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
US10109736B2 (en) Superlattice buffer structure for gallium nitride transistors
US7432531B2 (en) Semiconductor device
KR102573938B1 (ko) 화합물 반도체 기판
JP6924166B2 (ja) 半導体装置
JP2013197357A (ja) 窒化物半導体デバイス及びその製造方法
US20200266274A1 (en) In-Situ Straining Epitaxial Process
JPWO2016038833A1 (ja) 半導体装置及びその製造方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6850383B2 (ja) 半導体基板及び半導体装置
US9293539B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
JP7175804B2 (ja) 半導体装置及びその製造方法
JP2019169572A (ja) 半導体装置及びその製造方法
JP2019201035A (ja) 半導体装置
JP6692334B2 (ja) 半導体基板及び半導体装置
JP6862381B2 (ja) 半導体装置
JP7016311B2 (ja) 半導体装置
KR101821472B1 (ko) 반도체 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP4888341B2 (ja) 炭化珪素半導体装置
US11443946B2 (en) Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
JP2020145331A (ja) 半導体装置
JP6109098B2 (ja) 絶縁ゲート型半導体装置
JP6967024B2 (ja) 半導体装置及びその製造方法
JP2018107407A (ja) 化合物半導体の縦型ｍｏｓｆｅｔおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R151 Written notification of patent or utility model registration

Ref document number: 6862381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151