JP6850097B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6850097B2
JP6850097B2 JP2016181522A JP2016181522A JP6850097B2 JP 6850097 B2 JP6850097 B2 JP 6850097B2 JP 2016181522 A JP2016181522 A JP 2016181522A JP 2016181522 A JP2016181522 A JP 2016181522A JP 6850097 B2 JP6850097 B2 JP 6850097B2
Authority
JP
Japan
Prior art keywords
electronic element
element group
display device
electronic
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016181522A
Other languages
English (en)
Other versions
JP2017076118A (ja
Inventor
培杰 陳
培杰 陳
宏昆 陳
宏昆 陳
宗裕 王
宗裕 王
映▲トン▼ 林
映▲トン▼ 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of JP2017076118A publication Critical patent/JP2017076118A/ja
Application granted granted Critical
Publication of JP6850097B2 publication Critical patent/JP6850097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置に関し、特に、その周辺の電子素子のレイアウトを最適化する表示装置に関するものである。
例えば、液晶表示装置、有機ＥＬ表示装置、エレクトロルミネッセンス表示装置、電界放出表示装置などの表示装置は、小型、薄型及び軽量という利点があるので、近年、様々な電子製品に幅広く使用されるようになっている。表示装置の画素領域は、通常、矩形であるが、電子製品に応じて非矩形にする設計してもよい。
静電気放電（ＥＳＤ）による表示装置の画素セル及び他の回路の損傷を防止するため、通常、表示装置の周辺領域において、例えば、ＥＳＤ保護素子などの電子素子を増やすことで、表示装置のＥＳＤ耐性を向上させるようにしている。
しかしながら、表示装置の周辺領域に様々な配線があるため、これらの電子素子のレイアウト及びその機能に影響を及ばすことがある。
本発明は、上記の点に鑑みてなされたものであって、表示装置の周辺の電子素子のレイアウトを最適化する表示装置を提供することを目的とする。
本発明の一実施形態に係る表示装置は、隣り合う表示領域と周辺領域とを有する基板と、前記表示領域に配置される複数のサブ画素と、複数の前記サブ画素に電気的に接続される複数のデータ線と、前記周辺領域に配置され、複数の前記データ線の一部に電気的に接続される、複数の第１電子素子を含む第１電子素子群と、前記周辺領域に配置され、複数の前記データ線の一部に電気的に接続される、複数の第２電子素子を含む第２電子素子群とを含み、前記第１電子素子群における隣り合う２つの前記第１電子素子の間には、前記第１電子素子のエッジの間隔の距離である第１間隔を有し、前記第２電子素子群における隣り合う２つの前記第２電子素子の間には、前記第２電子素子のエッジの間隔の距離である第２間隔を有し、前記第１間隔と前記第２間隔が異なり、複数の前記第２電子素子の一部は、接続部を介して対応する複数の前記データ線に電気的に接続され、第１屈曲部を有する共通線をさらに含み、前記第１電子素子群及び前記第２電子素子群は、前記第１屈曲部を介して互いに接続される。
本発明の他の実施形態に係る表示装置において、前記第２間隔は、前記第１間隔よりも小さい。
本発明の他の実施形態に係る表示装置において、複数の前記第２電子素子に対応する複数の前記接続部の長さが、複数の前記接続部と前記第１屈曲部との間の距離に比例する。
本発明の他の実施形態に係る表示装置において、複数の前記第１電子素子及び複数の前記第２電子素子は、第１方向に沿って配置され、前記第１電子素子群の長軸と、前記第２電子素子群の長軸とが、前記第１方向に互いに重ならない。
本発明の他の実施形態に係る表示装置において、前記基板は、第１境界を有する金属層と、第２境界を有する配線層とをさらに有し、第１方向において、前記第１境界と前記第２境界との間に少なくとも第３間隔及び第４間隔を有し、前記第３間隔と前記第４間隔が異なる。また、前記金属層は、前記表示領域と前記配線層との間に位置する。
本発明の別の実施形態に係る表示装置において、前記表示領域は、非矩形の領域であってもよく、第１領域と第２領域とを有し、前記第１領域に位置する複数の前記データ線のうち１つに接続される複数の前記サブ画素の数が、前記第２領域に位置する複数の前記データ線のうち１つに接続される複数の前記サブ画素の数よりも多い。また、前記第１電子素子群は、前記第１領域に対応する複数の前記データ線に接続され、前記第２電子素子群は、前記第２領域に対応する複数の前記データ線に接続され、第２間隔が前記第１間隔よりも小さい。
本発明の別の実施形態に係る表示装置において、複数の前記第１電子素子及び複数の前記第２電子素子は、複数のＥＳＤ保護素子である。前記ＥＳＤ保護素子は、逆並列接続された２つのダイオードを含む。
本発明の一実施例による表示装置の概略回路図である。 図１の表示装置１の一部を示す回路図である。 図２の第１電子素子群１７及び第２電子素子群１８の回路の要部拡大図である。 図３の第２電子素子群１８の回路の要部拡大図である。 図３の第２電子素子群１８の回路の要部拡大図である。 図３の第２電子素子群１８の回路の要部拡大図である。
図１は、非矩形の表示装置１の概略回路図である。図１に示す非矩形の表示装置１は、隣り合う表示領域１１と周辺領域１２とを有する基板１０を含んでいる。表示領域１１は、非矩形の表示領域１１であってもよい。非矩形の表示領域１１には、複数のサブ画素ＳＰ（ｓｕｂ−ｐｉｘｅｌ）が配置されている。基板１０のエッジの形状は、矩形、円形、楕円形、方形の他、非矩形の多角形のような不規則な形状であってもよい。そのエッジは、面取りが形成されているように構成してもよい。基板１０の材質としては、例えば、ガラス、シリコン、プラスチック又は他の高分子材料からなる基板が挙げられる。非矩形の表示領域１１は、第１領域１１Ａと、第２領域１１Ｂとを有している。第１領域１１Ａは、通常の表示装置の表示領域のように、領域におけるサブ画素ＳＰが矩形状のマトリックスに配列されている。例えば、第１領域１１Ａは、サブ画素ＳＰがＭ行×Ｎ列に配列された矩形のサブ画素アレイであり、そのアレイのエッジが、Ｘ，Ｙ方向に延びて直交する直線状に形成されている。ここで、Ｍ及びＮが正の整数である。第２領域１１Ｂには、非矩形の形状に応じてエッジに近い一部のサブ画素ＳＰが削除されたため、第２領域１１Ｂのエッジにおける一部のサブ画素ＳＰは、その結ぶ線がＸ，Ｙ方向に沿って延伸することではなく斜めに延伸するように配列されている。本実施例において、非矩形の表示領域１１は、第１領域１１Ａと、第２領域１１Ｂとを有している。ただし、他の実施例において、非矩形の表示領域１１は、少なくとも１つの第１領域１１Ａと、少なくとも１つの第２領域１１Ｂとを有してもよいが、これに限定されない。周辺領域１２は、非矩形の表示領域１１に隣接して囲むように設けられている。周辺領域１２は、非矩形の表示領域１１におけるサブ画素ＳＰを駆動するための駆動装置、接続線、テスト素子や保護素子などの回路が配置されている領域である。狭額縁化が進むにつれて周辺領域１２の空間は狭くなり、回路素子の設計自由度の低下に繋がる。
非矩形の表示領域１１には、Ｘ方向に沿って配列された複数の走査線１３と、Ｙ方向に沿って配列された複数のデータ線１４とを有している。複数の走査線１３と、複数のデータ線１４とが互いに直交している。それらの交差点には、各サブ画素ＳＰに対応する複数のスイッチが設けられている。複数のデータ線１４は、第１領域１１Ａにおける第１データ線１４ａと、第２領域１１Ｂにおける第２データ線１４ｂとを含んでいる。本実施例において、第１データ線１４ａの長さが第２データ線１４ｂの長さよりも長く、第１データ線１４ａに接続されるサブ画素ＳＰの数が第２データ線１４ｂに接続されるサブ画素ＳＰの数よりも多いように設けられている。サブ画素ＳＰには、スイッチと、画素電極とが設けられている。スイッチは、薄膜トランジスタであってもよい。薄膜トランジスタの活性層の材料は、アモルファスシリコン（ａ−Ｓｉ）、ポリシリコン（ｐｏｌｙ−Ｓｉ）又はインジウムガリウム亜鉛酸化物（ＩＧＺＯ）であってもよい。走査線１３及びデータ線１４の材料としては、銅、アルミニウム、マグネシウム、モリブデン、チタン、クロム、マンガン、又は銀などからなる単層或は多層構造であってもよい。
ゲート駆動ユニット１５及びデータ駆動ユニット１６は、周辺領域１２に配置されており、複数の走査線１３及び複数のデータ線１４に電気的に接続されている。本実施例において、ゲート駆動ユニット１５及びデータ駆動ユニット１６は、周辺領域１２の同一側に配置されている。他の実施例において、ゲート駆動ユニット１５及びデータ駆動ユニット１６は、周辺領域１２の異なる側に配置されてもよい。本実施例において、２つのゲート駆動ユニット１５は、非矩形の表示領域１１の両側にそれぞれ対応して配置されているとともに、サブ画素ＳＰのスイッチにゲート走査信号を提供するように、両側にある走査接続線１３’を介して奇数本及び偶数本の走査線１３にそれぞれ電気的に接続されている。他の実施例において、単一のゲート駆動ユニット１５は、走査接続線１３’を介して片側から全ての走査線１３に電気的に接続されてもよい。データ駆動ユニット１６は、サブ画素ＳＰにおける画素電極にデータ信号を提供するように、複数のデータ線１４に接続されている。
周辺領域１２には、少なくとも１つの第１電子素子群１７と、複数の第２電子素子群１８とが配置されている。第１電子素子群１７は、第１領域１１Ａにおける第１データ線１４ａの先に電気的に接続されており、第２電子素子群１８は、第２領域１１Ｂにおける第２データ線１４ｂの先に電気的に接続されている。本実施例において、表示装置１は、第１電子素子群１７と、第１タイプの第２電子素子群１８ａ及び第２タイプの第２電子素子群１８ｂに分けられる複数の第２電子素子群１８とを含んでいる。第１電子素子群１７における電子素子の数、対応するデータ線１４の数及び占める面積は、第１タイプの第２電子素子群１８ａにおける電子素子の数、対応するデータ線１４の数及び占める面積よりも多い。第１タイプの第２電子素子群１８ａにおける電子素子の数、対応するデータ線１４の数及び占める面積は、第２タイプの第２電子素子群１８ｂにおける電子素子の数、対応するデータ線１４の数及び占める面積よりも多い。他の実施例において、表示装置１は、複数の第１電子素子群１７を含んでもよい。そして、第１電子素子群１７における電子素子の数、対応するデータ線１４の数及び占める面積は、第１タイプの第２電子素子群１８ａにおける電子素子の数、対応するデータ線１４の数及び占める面積よりも少なく、第１タイプの第２電子素子群１８ａにおける電子素子の数、対応するデータ線１４の数及び占める面積は、第２タイプの第２電子素子群１８ｂにおける電子素子の数、対応するデータ線１４の数及び占める面積よりも多くてもよい。
図２は、図１の表示装置１の一部２を示す拡大図である。第１電子素子群１７は、複数の第１電子素子２１ａを含み、それぞれ、対応する第１データ線１４ａに電気的に接続されているとともに、第１データ線１４ａの先に位置し、その配列方向が走査線１３の延びる方向Ｘと同じである。第２電子素子群１８は、複数の第２電子素子２１ｂを含み、それぞれ、対応する第２データ線１４ｂに電気的に接続されているとともに、第２データ線１４ｂの先に位置し、その配列方向が走査線１３の延びる方向Ｘと同じである。本実施例において、第１タイプの第２電子素子群１８ａは、６つの第２電子素子２１ｂを有しており、第２タイプの第２電子素子群１８ｂは、３つの第２電子素子２１ｂを有している。他の実施例において、第１タイプの第２電子素子群１８ａ及び第２タイプの第２電子素子群１８ｂに含まれる第２電子素子２１ｂの数は、サブ画素ＳＰ及び第２データ線１４ｂに関連付けられ、任意の正整数であってよい。第１電子素子群１７の（Ｘ方向に沿う）長軸と、第２電子素子群１８の（Ｘ方向に沿う）長軸とは、Ｙ方向に間隔を有し、Ｘ方向において互いに重ならないように、ずれて配置されている。
上記実施例において、第１電子素子２１ａ及び第２電子素子２１ｂは、ＥＳＤ保護素子であり、例えば、逆並列接続された２つのダイオードによって構成されてもよいが、これに限定されない。
第１電子素子群１７において、隣り合う第１電子素子２１ａの間には、第１間隔ｄ１（Ｘ方向に沿う）を有しており、第２電子素子群１８において、隣り合う第２電子素子２１ｂの間には、第２間隔ｄ２（Ｘ方向に沿う）を有しており、第１間隔ｄ１が第２間隔ｄ２と異なるように設けられている。本実施例において、第１間隔ｄ１が第２間隔ｄ２より大きい。第１間隔ｄ１は、隣接する２つの第１電子素子２１ａの隣り合う２つのエッジの間隔の距離であり、第２間隔ｄ２は、隣接する２つの第２電子素子２１ｂの隣り合う２つのエッジの間隔の距離である。
図２に示すように、周辺領域１２（図１に示す）には、共通線２３と、金属層２５と、配線層２７とが設けられている。ここで、配線層２７は、テスト線又は他の信号の接続線を含んでもよいが、これに限定されない。金属層２５は、共通層（ｃｏｍｍｏｎ ｐｌａｎｅ）又は接地層（ｇｒｏｕｎｄ ｐｌａｎｅ）であってもよいが、これに限定されない。また、図２に示すように、金属層２５は、第１境界Ｂ１を有しており、配線層２７は、第２境界Ｂ２を有している。Ｘ方向において、第１境界Ｂ１と第２境界Ｂ２との間には、少なくとも第３間隔ｄ３と、第４間隔ｄ４とを有しており、第３間隔ｄ３が第４間隔ｄ４と異なるように設けられている。本実施例において、第３間隔ｄ３が第４間隔ｄ４より大きい。また、金属層２５は、表示領域１１と配線層２７との間に位置している。
図３は、図２の第１電子素子群１７及び第２電子素子群１８の回路の要部拡大図である。表示装置１における第１電子素子２１ａ及び第２電子素子２１ｂは、共通線２３に接続されている。図３に示すように、共通線２３は、第１屈曲部２３ａを有している。第１電子素子群１７及び第２電子素子群１８は、第１屈曲部２３ａを介して互いに接続されている。
また、表示装置１における一部の第２電子素子２１ｂは、接続部ＬＴを介して対応する第２データ線１４ｂに電気的に接続されていてもよい。接続部ＬＴは、直線又は屈曲線であってもよい。例えば、図３に示すように、第１タイプの第２電子素子群１８ａのうちの右側にある１番目〜４番目の第２電子素子２１ｂは、接続部ＬＴである屈曲線ａ〜ｄを介して第２データ線１４ｂに電気的に接続されている。特に、屈曲線ａ〜ｄの長さは、第１屈曲部２３ａから離れるほど長くなる。
図１〜図３に示すように、本発明は、第２領域１１Ｂに対応して配置される第２電子素子２１ｂ同士の互いの第２間隔ｄ２を、第１領域１１Ａに対応して配置される第１電子素子２１ａ同士の互いの第１間隔ｄ１より大きくするように設定する。このようなレイアウトによれば、後述の電気的特性を考慮したうえで、設計におけるさらなる柔軟性を得ることができる。第２領域１１Ｂに対応して配置される電子素子２１、例えば、第１タイプの第２電子素子群１８ａにおける第２電子素子２１ｂと、第２データ線１４ｂとの接続は、間隔の縮小に応じて、図３に示すような接続部ＬＴである屈曲線ａ〜ｄを必要とする。
図４Ａ及び図４Ｂは、図３の第２電子素子群１８の回路の要部拡大図である。図４Ａ及び図４Ｂを参照して本発明の電子素子２１の配置により静電放電（ＥＳＤ）の電気的特性に与える影響を説明する。
図４Ａに示すように、屈曲線ｂでＥＳＤが発生した場合、ＥＳＤ電流は、経路ｐａｔｈ１及び経路ｐａｔｈ２に向かって流れるようになる。仮に、ＥＳＤ電流は、ほとんどが経路ｐａｔｈ１に流れる場合、表示領域１１におけるデータ線１４に接続されるサブ画素ＳＰの内部素子（例えば、薄膜トランジスタ、又はその他の表示素子など）を破壊する可能性がある。そこで、本発明は、第１タイプの第２電子素子群１８ａ及び第２タイプの第２電子素子群１８ｂにおける第２電子素子２１ｂ同士の互いの第２間隔ｄ２を、第１間隔ｄ１より小さくするため、第２電子素子群１８における第２電子素子２１ｂ同士の互いの容量Ｘｃが大きくなる。これにより、電気的カップリング効果が強くなるので、高周波交流式のＥＳＤに対する経路ｐａｔｈ２の線幅を増大させることに相当する。そのため、ＥＳＤの跳躍特性により、ＥＳＤ電流を経路ｐａｔｈ２（図４Ｂに示す）に分流させて、経路ｐａｔｈ１に流れるＥＳＤ電流を低減することができる。
図５は、図３の第２電子素子群１８の回路の要部拡大図である。図５を参照して本発明の電子素子２１の配置により静電放電（ＥＳＤ）の電気的特性に与える影響を説明する。
図５を参照してＥＳＤが表示領域１１以外の領域（例えば、共通線２３の屈曲部）に発生した場合を検討する。抵抗は、線の長さに比例しており、電流に反比例にしているので、経路ｐａｔｈ１〜経路ｐａｔｈ６の抵抗の差が大きいほど、電流の分配割合の差が大きくなる。過大な電流が生じることで、経路ｐａｔｈ１における第２電子素子２１ｂ（例えば、ダイオード）が破壊されて導通になり、経路ｐａｔｈ１に流れる電流によって第２データ線１４ｂに接続されるサブ画素ＳＰの内部素子（例えば、薄膜トランジスタ、又はその他の表示素子など）を破壊する可能性がある。そこで、本発明は、第２電子素子群１８における第２電子素子２１ｂ同士の互いの第２間隔ｄ２を、第１間隔ｄ１より小さくする。これにより、第２電子素子群１８における第２電子素子２１ｂを互いになるべく接近させて、ＥＳＤ電流を、径路ｐａｔｈ１〜経路ｐａｔｈ６における第２電子素子２１ｂにより均一的に分散させることができ、破壊の可能性を低減する。
１ 表示装置
１０ 基板
１１ 表示領域
１１Ａ 第１領域
１１Ｂ 第２領域
１２ 周辺領域
１３ 走査線
１３’ 走査接続線
１４ データ線
１４ａ 第１データ線
１４ｂ 第２データ線
１５ ゲート駆動ユニット
１６ データ駆動ユニット
１７ 第１電子素子群
１８ 第２電子素子群
１８ａ 第１タイプの第２電子素子群
１８ｂ 第２タイプの第２電子素子群
２１ 電子素子
２１ａ 第１電子素子
２１ｂ 第２電子素子
２３ 共通線
２３ａ 第１屈曲部
２５ 金属層
２７ 配線層
ＳＰ サブ画素
ｄ１ 第１間隔
ｄ２ 第２間隔
ｄ３ 第３間隔
ｄ４ 第４間隔
ａ、ｂ、ｃ、ｄ 屈曲線
Ｂ１ 第１境界
Ｂ２ 第２境界
ｐａｔｈ１〜ｐａｔｈ６ (静電気放電の電流)経路
ＬＴ 接続部
Ｘｃ 容量

Claims (12)

  1. 隣り合う表示領域と周辺領域とを有する基板と、
    前記表示領域に配置される複数のサブ画素と、
    複数の前記サブ画素に電気的に接続される複数のデータ線と、
    前記周辺領域に配置され、複数の前記データ線の一部に電気的に接続される、複数の第１電子素子を含む第１電子素子群と、
    前記周辺領域に配置され、複数の前記データ線の一部に電気的に接続される、複数の第２電子素子を含む第２電子素子群とを含み、
    前記第１電子素子群における隣り合う２つの前記第１電子素子の間には、前記第１電子素子のエッジの間隔の距離である第１間隔を有し、
    前記第２電子素子群における隣り合う２つの前記第２電子素子の間には、前記第２電子素子のエッジの間隔の距離である第２間隔を有し、
    前記第１間隔と前記第２間隔が異なり、
    複数の前記第２電子素子の一部は、接続部を介して対応する複数の前記データ線に電気的に接続され、
    第１屈曲部を有する共通線をさらに含み、
    前記第１電子素子群及び前記第２電子素子群は、前記第１屈曲部を介して互いに接続されることを特徴とする表示装置。
  2. 前記第２間隔は、前記第１間隔よりも小さいことを特徴とする請求項１に記載の表示装置。
  3. 前記第２電子素子群における複数の前記第２電子素子に対応する複数の前記接続部の長さが、複数の前記接続部と前記第１屈曲部との間の距離に比例することを特徴とする請求項１に記載の表示装置。
  4. 複数の前記第１電子素子及び複数の前記第２電子素子は、第１方向に沿って配置されることを特徴とする請求項１に記載の表示装置。
  5. 前記第１電子素子群の長軸と、前記第２電子素子群の長軸とが、前記第１方向に互いに重ならないことを特徴とする請求項４に記載の表示装置。
  6. 前記基板は、第１境界を有する金属層と、第２境界を有する配線層とをさらに有し、
    第１方向において、前記第１境界と前記第２境界との間に少なくとも第３間隔及び第４間隔を有し、
    前記第３間隔と前記第４間隔が異なることを特徴とする請求項１に記載の表示装置。
  7. 前記金属層は、前記表示領域と前記配線層との間に位置することを特徴とする請求項６に記載の表示装置。
  8. 前記表示領域は、非矩形の領域であり、第１領域と第２領域とを有し、
    前記第１領域に位置する複数の前記データ線のうち１つに接続される複数の前記サブ画素の数が、前記第２領域に位置する複数の前記データ線のうち１つに接続される複数の前記サブ画素の数よりも多いことを特徴とする請求項１に記載の表示装置。
  9. 前記第１電子素子群は、前記第１領域に対応する複数の前記データ線に接続され、
    前記第２電子素子群は、前記第２領域に対応する複数の前記データ線に接続されることを特徴とする請求項８に記載の表示装置。
  10. 前記第２間隔は、前記第１間隔よりも小さいことを特徴とする請求項８に記載の表示装置。
  11. 複数の前記第１電子素子及び複数の前記第２電子素子は、複数のＥＳＤ保護素子であることを特徴とする請求項１に記載の表示装置。
  12. 複数の前記ＥＳＤ保護素子のそれぞれは、逆並列接続された２つのダイオードを含むことを特徴とする請求項１１に記載の表示装置。
JP2016181522A 2015-10-16 2016-09-16 表示装置 Active JP6850097B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104133975 2015-10-16
TW104133975A TWI567450B (zh) 2015-10-16 2015-10-16 顯示裝置

Publications (2)

Publication Number Publication Date
JP2017076118A JP2017076118A (ja) 2017-04-20
JP6850097B2 true JP6850097B2 (ja) 2021-03-31

Family

ID=58408152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016181522A Active JP6850097B2 (ja) 2015-10-16 2016-09-16 表示装置

Country Status (3)

Country Link
US (2) US10199398B2 (ja)
JP (1) JP6850097B2 (ja)
TW (1) TWI567450B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142303A (ja) 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 表示装置
JP6689088B2 (ja) * 2016-02-08 2020-04-28 株式会社ジャパンディスプレイ 表示装置
JP6675906B2 (ja) * 2016-03-30 2020-04-08 三菱電機株式会社 液晶表示装置
CN107807480B (zh) * 2016-09-08 2021-04-20 株式会社日本显示器 显示装置
US10409102B2 (en) * 2016-09-08 2019-09-10 Japan Display Inc. Display device
US10312228B2 (en) 2017-01-25 2019-06-04 Innolux Corporation Display device
KR20180098466A (ko) * 2017-02-25 2018-09-04 삼성전자주식회사 코너가 둥근 디스플레이를 구비한 전자 장치
US10304735B2 (en) * 2017-06-22 2019-05-28 Globalfoundries Inc. Mechanically stable cobalt contacts
KR102357393B1 (ko) * 2017-07-13 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
CN107390422B (zh) * 2017-08-22 2019-12-03 厦门天马微电子有限公司 一种异形显示面板和显示装置
CN107807467B (zh) * 2017-11-07 2023-08-22 深圳市华星光电半导体显示技术有限公司 防止面板***走线发生静电击伤的结构
CN111373467B (zh) * 2017-12-01 2022-02-08 三菱电机株式会社 显示装置
TWI665496B (zh) * 2018-07-05 2019-07-11 友達光電股份有限公司 畫素陣列基板
US10964284B2 (en) * 2018-09-05 2021-03-30 Sharp Kabushiki Kaisha Electronic component board and display panel
TWI685695B (zh) * 2018-09-20 2020-02-21 友達光電股份有限公司 顯示面板
EP4068258A4 (en) * 2019-11-29 2022-11-23 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE, BILLBOARD, TILE BILLBOARD, AND BILLBOARD ETCHING METHOD
CN113805378B (zh) * 2020-06-12 2022-07-26 京东方科技集团股份有限公司 发光基板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP2006267818A (ja) * 2005-03-25 2006-10-05 Hitachi Displays Ltd 液晶表示装置およびプロジェクタ
KR20070059668A (ko) * 2005-12-07 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치
US8253883B2 (en) 2006-05-12 2012-08-28 Sharp Kabushiki Kaisha Display panel and display device
WO2008062575A1 (fr) * 2006-11-21 2008-05-29 Sharp Kabushiki Kaisha Substrat de matrice actif, panneau d'affichage et affichage
TWI400785B (zh) * 2007-07-12 2013-07-01 Chunghwa Picture Tubes Ltd 主動元件陣列基板
US9626900B2 (en) * 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
JP5191286B2 (ja) * 2007-11-09 2013-05-08 株式会社ジャパンディスプレイウェスト 電気光学装置
KR20090058987A (ko) 2007-12-05 2009-06-10 엘지디스플레이 주식회사 액정표시장치의 제조방법 및 액정표시장치의 필름 캐리어테이프 제조방법
KR20090083677A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 표시 장치
JP2011039559A (ja) * 2010-11-08 2011-02-24 Hitachi Displays Ltd 表示装置
WO2012115052A1 (ja) * 2011-02-25 2012-08-30 シャープ株式会社 表示パネル、および、該表示パネルを備えた表示装置、ならびに、該表示パネルを備えた電子機器
SG11201404670QA (en) * 2012-03-21 2014-11-27 Sharp Kk Active matrix substrate and display panel including the same
KR102113607B1 (ko) * 2013-08-30 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN104134429A (zh) * 2014-05-28 2014-11-05 友达光电股份有限公司 一种液晶显示器
JP2016142880A (ja) * 2015-01-30 2016-08-08 株式会社ジャパンディスプレイ 表示装置
KR102512231B1 (ko) * 2015-09-02 2023-03-22 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
TWI567450B (zh) 2017-01-21
US10199398B2 (en) 2019-02-05
US10651208B2 (en) 2020-05-12
US20190139990A1 (en) 2019-05-09
JP2017076118A (ja) 2017-04-20
TW201715276A (zh) 2017-05-01
US20170110479A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
JP6850097B2 (ja) 表示装置
US20210118344A1 (en) Display device
US9793301B2 (en) Display panel
CN106098727B (zh) 显示装置
US9910331B2 (en) Display device
US9761578B2 (en) Display device including electrostatic discharge circuit
US20180108649A1 (en) Array substrate and display device
US20170309644A1 (en) Display device
CN102844803B (zh) 有源矩阵基板和显示装置
KR101875020B1 (ko) 정전용량 방식 터치 스크린 패널
KR101377891B1 (ko) 어레이 기판 및 액정 표시 패널
US10320186B2 (en) Display drive chip
JP2015035122A (ja) タッチパネル及びタッチパネルを備えた液晶表示装置
CN110187575B (zh) 阵列基板及阵列基板母板
KR20200002040A (ko) 표시 장치
KR20190019557A (ko) 터치 센서 및 이를 포함하는 화상 표시 장치
US20210271347A1 (en) Touch display devices
CN106601782B (zh) 一种阵列基板及amoled显示装置
CN110515248B (zh) 显示装置
US10156918B2 (en) In-cell touch display panel
CN104766868A (zh) 阵列基板及显示面板
US11586085B2 (en) Display apparatus
JP2015052628A (ja) 表示装置
KR102364631B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201216

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201224

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210305

R150 Certificate of patent or registration of utility model

Ref document number: 6850097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250