KR102357393B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102357393B1
KR102357393B1 KR1020170088914A KR20170088914A KR102357393B1 KR 102357393 B1 KR102357393 B1 KR 102357393B1 KR 1020170088914 A KR1020170088914 A KR 1020170088914A KR 20170088914 A KR20170088914 A KR 20170088914A KR 102357393 B1 KR102357393 B1 KR 102357393B1
Authority
KR
South Korea
Prior art keywords
conductive layer
light emitting
disposed
area
rod matching
Prior art date
Application number
KR1020170088914A
Other languages
English (en)
Other versions
KR20190008459A (ko
Inventor
김정훈
변민우
전병국
권호균
이근수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170088914A priority Critical patent/KR102357393B1/ko
Priority to US15/865,070 priority patent/US10461070B2/en
Priority to EP18163392.6A priority patent/EP3428968B1/en
Priority to JP2018130081A priority patent/JP7301505B2/ja
Priority to CN201810756615.5A priority patent/CN109256409B/zh
Publication of KR20190008459A publication Critical patent/KR20190008459A/ko
Priority to US16/579,066 priority patent/US10910360B2/en
Application granted granted Critical
Publication of KR102357393B1 publication Critical patent/KR102357393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 정전기에 의한 불량을 개선하여 디스플레이 품질이 향상된 디스플레이 장치를 위하여, 디스플레이 영역과 상기 디스플레이 영역 외곽에 위치한 주변 영역을 가지며, 상기 디스플레이 영역은 상기 기판의 중앙부에 위치하는 메인영역 및 상기 메인 영역으로부터 연장되어 제1 방향을 따라 상기 주변 영역 측으로 돌출된, 제1 돌출영역 및 상기 제1 돌출영역과 상기 제1 방향과 교차하는 제2 방향으로 소정 간격 이격되어 배치되는 제2 돌출영역을 포함하며, 상기 제1 돌출영역과 상기 제2 돌출영역 사이에서 상기 디스플레이 영역 측으로 인입된 홈부를 갖는, 기판; 상기 제1 돌출영역 상에 배치되는 제1 발광부 및 상기 제2 돌출영역 상에 배치되는 제2 발광부를 포함하는, 디스플레이부; 상기 제1 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제1 발광부와 전기적으로 연결된 제1 로드매칭부; 및 상기 제2 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제2 발광부와 전기적으로 연결된 제2 로드매칭부를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 정전기에 의한 불량을 개선하여 디스플레이 품질이 향상된 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광소자들을 형성하고, 유기발광소자들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품에 사용되기도 하고, 텔레비전 등과 같은 대형 제품에 사용되기도 한다.
이러한 유기발광 디스플레이 장치는 유기발광소자를 포함하는 디스플레이부를 구비한다. 디스플레이부는 유기발광소자를 포함하여 스스로 발광함으로써 외부로 이미지를 디스플레이한다. 이와 같은 디스플레이부의 형상은 종래의 직사각형 형상으로 형성하는 것에서 나아가, 디스플레이 장치의 활용 목적에 따라 다양한 형상으로 형성되는 것이 요구된다.
이와 같이 다양한 형상으로 형성된 디스플레이부를 포함하는 디스플레이 장치에서는, 디스플레이부의 일부 영역에서 구조적인 차이에 의한 정전기 취약부가 존재하고 이로 인해 픽셀이 손상되어 외부로 고품질의 이미지를 디스플레이할 수 없게 되는 등의 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 정전기에 의한 불량을 개선하여 디스플레이 품질이 향상된 디스플레이 장치을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이 영역과 상기 디스플레이 영역 외곽에 위치한 주변 영역을 가지며, 상기 디스플레이 영역은 상기 기판의 중앙부에 위치하는 메인영역 및 상기 메인 영역으로부터 연장되어 제1 방향을 따라 상기 주변 영역 측으로 돌출된, 제1 돌출영역 및 상기 제1 돌출영역과 상기 제1 방향과 교차하는 제2 방향으로 소정 간격 이격되어 배치되는 제2 돌출영역을 포함하며, 상기 제1 돌출영역과 상기 제2 돌출영역 사이에서 상기 디스플레이 영역 측으로 인입된 홈부를 갖는, 기판; 상기 제1 돌출영역 상에 배치되는 제1 발광부 및 상기 제2 돌출영역 상에 배치되는 제2 발광부를 포함하는, 디스플레이부; 상기 제1 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제1 발광부와 전기적으로 연결된 제1 로드매칭부; 및상기 제2 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제2 발광부와 전기적으로 연결된 제2 로드매칭부를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 로드매칭부 및 상기 제2 로드매칭부는 각각 상기 기판 상에 배치되는 제1 도전층, 상기 제1 도전층 상부에 배치되는 제2 도전층 및 상기 제2 도전층 상부에 배치되는 제3 도전층을 포함하고, 상기 제3 도전층은 상기 제1 방향 또는 상기 제2 방향을 따라 패터닝될 수 있다.
본 실시예에 따르면, 상기 제3 도전층은 상기 제2 도전층과 적어도 일부가 중첩되도록 패터닝될 수 있다.
본 실시예에 따르면, 상기 제1 도전층은 상기 제1 방향을 따라 연장되고, 상기 제2 도전층은 상기 제2 방향을 따라 연장될 수 있다.
본 실시예에 따르면, 상기 제1 도전층과 상기 제3 도전층은 컨택홀을 통해 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 디스플레이 영역 상에 배치되며, 액티브 패턴, 상기 액티브 패턴 상부에 배치되고 상기 액티브 패턴과 적어도 일부가 중첩하는 게이트 전극 및 상기 게이트 전극 상부에 배치되고 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 또는 드레인 전극을 포함하는 박막트랜지스터를 더 포함하고, 상기 제1 도전층은 상기 액티브 패턴과 동일 물질을 포함하고, 상기 제2 도전층은 상기 게이트 전극과 동일 물질을 포함하며, 상기 제3 도전층은 상기 소스 전극 또는 드레인 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 발광부와 상기 제1 로드매칭부는 제1 배선을 통해 전기적으로 연결되고, 상기 제2 발광부와 상기 제2 로드매칭부는 제2 배선을 통해 전기적으로 연결되며, 상기 제1 배선 및 상기 제2 배선은 상기 제2 도전층과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 로드매칭부와 상기 제2 로드매칭부는 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제1 로드매칭부와 상기 제2 로드매칭부는 상기 제3 도전층과 동일 물질을 포함하는 도전막에 의해 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 메인 영역 상에 배치되는 제3 발광부를 더 포함하고, 상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부는 일체(一體)일 수 있다.
본 발명의 다른 관점에 따르면, 디스플레이 영역과 상기 디스플레이 영역 외곽에 위치한 주변 영역을 가지며, 상기 디스플레이 영역은 상기 기판의 중앙부에 위치하는 메인영역 및 상기 메인 영역으로부터 연장되어 제1 방향을 따라 상기 주변 영역 측으로 돌출된 제1 돌출영역 및 제2 돌출영역을 포함하며, 상기 제1 돌출영역과 상기 제2 돌출영역 사이에서 상기 디스플레이 영역 측으로 인입된 홈부를 갖는, 기판; 상기 제1 돌출영역 상의 일부에 배치되는 제1 발광부, 상기 제2 돌출영역 상의 일부에 배치되는 제2 발광부 및 상기 제1 돌출영역 상의 나머지 일부에 배치되는 제3 발광부 및 상기 제2 돌출영역 상의 나머지 일부에 배치되는 제3 발광부를 포함하는, 디스플레이부; 상기 제1 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제1 발광부와 전기적으로 연결된 제1 로드매칭부; 상기 제2 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제2 발광부와 전기적으로 연결된 제2 로드매칭부; 및 상기 제3 발광부와 상기 제4 발광부 사이의 상기 주변 영역 상에 배치되며 상기 제3 발광부와 상기 제4 발광부와 전기적으로 연결된 제3 로드매칭부를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 로드매칭부, 상기 제2 로드매칭부 및 제3 로드매칭부는 각각 상기 기판 상에 배치되는 제1 도전층, 상기 제1 도전층 상부에 배치되는 제2 도전층 및 상기 제2 도전층 상부에 배치되는 제3 도전층을 포함하고, 상기 제3 도전층은 상기 제1 방향 또는 상기 제1 방향과 교차하는 제2 방향을 따라 패터닝될 수 있다.
본 실시예에 따르면, 상기 제3 도전층은 상기 제2 도전층과 적어도 일부가 중첩되도록 패터닝될 수 있다.
본 실시예에 따르면, 상기 제1 도전층은 상기 제1 방향을 따라 연장되고, 상기 제2 도전층은 상기 제2 방향을 따라 연장될 수 있다.
본 실시예에 따르면, 상기 제1 도전층과 상기 제3 도전층은 컨택홀을 통해 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 디스플레이 영역 상에 배치되며, 액티브 패턴, 상기 액티브 패턴 상부에 배치되고 상기 액티브 패턴과 적어도 일부가 중첩하는 게이트 전극 및 상기 게이트 전극 상부에 배치되고 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 또는 드레인 전극을 포함하는 박막트랜지스터를 더 포함하고, 상기 제1 도전층은 상기 액티브 패턴과 동일 물질을 포함하고, 상기 제2 도전층은 상기 게이트 전극과 동일 물질을 포함하며, 상기 제3 도전층은 상기 소스 전극 또는 드레인 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 발광부와 상기 제1 로드매칭부는 제1 배선을 통해 전기적으로 연결되고, 상기 제2 발광부와 상기 제2 로드매칭부는 제2 배선을 통해 전기적으로 연결되며, 상기 제3 발광부 및 제4 발광부와 상기 제3 로드매칭부는 상기 제3 배선을 통해 전기적으로 연결되고, 상기 제1 배선, 상기 제2 배선 및 상기 제3 배선은 상기 제2 도전층과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 로드매칭부, 상기 제2 로드매칭부 및 상기 제3 로드매칭부는 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제1 로드매칭부, 상기 제2 로드매칭부 및 상기 제3 로드매칭부는 상기 제3 도전층과 동일 물질을 포함하는 도전막에 의해 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 메인 영역 상에 배치되는 제5 발광부를 더 포함하고, 상기 제1 발광부 내지 상기 제5 발광부는 일체(一體)일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 정전기에 의한 불량을 개선하여 디스플레이 품질이 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 개략적으로 도시하는 평면도이다.
도 3은 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 4는 도 3의 디스플레이 장치는 A1-A1 방향으로 자른 단면을 개략적으로 도시하는 단면도이다.
도 5는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 7은 도 6의 디스플레이 장치는 A2-A2 방향으로 자른 단면을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 9는 도 8의 디스플레이 장치는 A3-A3 방향으로 자른 단면을 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 11는 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 평면도이고, 도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 본 실시예에 따른 디스플레이 장치는 디스플레이 영역(DA)과 디스플레이 영역(DA)의 외곽에 위치하는 주변 영역(PA)을 갖는 기판(100)을 포함한다. 주변 영역(PA)은 디스플레이 영역(DA)을 둘러싸도록 배치될 수 있으며, 후술할 디스플레이부(200)가 배치되지 않은 비발광 영역으로 이해될 수 있다.
디스플레이 영역(DA)은 기판(100)의 중앙부에 위치하는 메인영역(DA3) 및 메인영역(DA3)으로부터 연장된 제1 돌출영역(DA1) 및 제2 돌출영역(DA2)을 포함할 수 있다. 일 실시예로, 메인영역(DA3)은 사각형 형상을 가질 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 제1 돌출영역(DA1) 및 제2 돌출영역(DA2)은 제1 방향(+y 방향)을 따라 디스플레이 영역(DA)으로부터 주변 영역(PA) 측으로 돌출될 수 있다. 즉, 제1 돌출영역(DA1) 및 제2 돌출영역(DA2)은 동일한 방향으로 돌출될 수 있으며, 메인영역(DA3)의 일 변의 일부가 연장된 부분으로 이해될 수 있다. 도 2에 도시된 것과 같이, 제1 돌출영역(DA1) 및 제2 돌출영역(DA2)은 제1 방향(+y 방향)과 교차하는 제2 방향(+x 방향)으로 소정 간격 이격되어 배치될 수 있다.
기판(100)은 일측에 홈부(100a)를 구비할 수 있다. 홈부(100a)는 상술한 디스플레이 영역(DA)의 제1 돌출영역(DA1)과 제2 돌출영역(DA2) 사이에 위치할 수 있다. 도시되어 있지는 않지만, 본 실시예에 따른 디스플레이 장치는 홈부(100a)가 형성된 위치에 카메라 모듈 및/또는 스피커 모듈 등이 구비될 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 상술한 기판(100)의 디스플레이 영역(DA) 상에 배치되는 디스플레이부(200), 주변 영역(PA) 상에 배치되는 제1 로드매칭부(LM1) 및 제2 로드매칭부(LM2)를 구비할 수 있다.
디스플레이부(200)는 디스플레이 영역(DA) 상에 배치될 수 있으며, 디스플레이 영역(DA)의 제1 돌출영역(DA1) 상에 배치되는 제1 발광부(210), 제2 돌출영역(DA2) 상에 배치되는 제2 발광부(220) 및 메인영역(DA3) 상에 배치되는 제3 발광부(230)를 구비할 수 있다. 이때, 제1 발광부(210), 제2 발광부(220) 및 제3 발광부(230)는 배치되는 위치에 따라 설명의 편의상 개념적으로 구분한 것으로, 별개의 발광부가 아닌 일체(一體)이다. 본 실시예에서는 메인영역(DA3) 상에 사각 형상으로 구비되는 제3 발광부(230)의 일측에 제1 발광부(210) 및 제2 발광부(220)가 배치될 수 있다.
제1 로드매칭부(LM1) 및 제2 로드매칭부(LM2)는 상기 기판(100)의 주변 영역(PA) 상에 배치될 수 있다. 제1 로드매칭부(LM1)는 제1 발광부(210)와 인접한 주변 영역(PA)에 배치될 수 있고, 제2 로드매칭부(LM2)는 제2 발광부(220)와 인접한 주변 영역(PA)에 배치될 수 있다. 즉, 제1 로드매칭부(LM1)는 제1 발광부(210)와 인접한 주변 영역(PA)에 배치되어 제1 배선(C1)을 통해 제1 발광부(210)와 전기적으로 연결될 수 있다. 또한, 제2 로드매칭부(LM2)는 제2 발광부(220)와 인접한 주변 영역(PA)에 배치되어 제2 배선(C2)을 통해 제2 발광부(220)와 전기적으로 연결될 수 있다.
종래의 단순한 직사각형 형상의 디스플레이부(200)를 갖는 디스플레이 장치의 경우, 한 라인 당 픽셀의 개수가 일정하여 각 라인에 걸리는 로드(load)가 일정하였다. 반면, 본 발명의 일 실시예에 따른 디스플레이 장치의 경우 메인영역(DA3) 상에 배치된 제3 발광부(230)는 직사각형 형상을 가져 종래의 디스플레이 장치와 같이 각 라인에 걸리는 로드가 일정하나, 제1 발광부(210) 및 제2 발광부(220)의 경우 제1 돌출영역(DA1) 및 제2 돌출영역(DA2) 사이에 발광부가 위치하지 않기 때문에, 메인영역(DA3)에 배치되는 제3 발광부(230) 대비 제1 발광부(210) 및 제2 발광부(220)에 걸리는 로드가 일정하지 않게 된다.
따라서, 본 발명의 일 실시예에 따른 디스플레이 장치에서는 제1 발광부(210) 및 제2 발광부(220)에 인접한 주변 영역(PA) 상에 제1 발광부(210) 및 제2 발광부(220)와 각각 전기적으로 연결되어 라인에 걸리는 로드를 맞춰주는 제1 로드매칭부(LM1) 및 제2 로드매칭부(LM2)가 구비될 수 있다.
한편, 본 실시예에서는 제1 로드매칭부(LM1)와 제2 로드매칭부(LM2)는 서로 전기적으로 연결될 수 있다. 제1 로드매칭부(LM1)와 제2 로드매칭부(LM2)는 도전막(D)을 통해 서로 전기적으로 연결될 수 있다. 예컨대, 본 실시예에서는 제1 로드매칭부(LM1)와 제2 로드매칭부(LM2)를 연결하는 도전막(D)은 후술할 제3 도전층(515)과 동일 물질을 포함할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 이와 같이, 제1 로드매칭부(LM1)와 제2 로드매칭부(LM2)를 전기적으로 연결함에 따라, 정전기 유입시 등전위 영역을 확대하여 정전기에 의한 디스플레이 영역(DA)의 손상을 방지할 수 있다.
도 3은 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 4는 도 3의 디스플레이 장치는 A1-A1 방향으로 자른 단면을 개략적으로 도시하는 단면도이다. 도 3 및 도 4에서는 도 2에 도시된 제1 로드매칭부(LM1)의 구조를 확대하여 도시하고 있다. 도 2의 제2 로드매칭부(LM2)의 구조는 제1 로드매칭부(LM1)의 구조와 동일한바, 중복 설명은 생략한다.
도 3 및 도 4를 참조하면, 제1 로드매칭부(500)는 제1 도전층(511), 제1 도전층(511) 상에 배치되는 제2 도전층(513) 및 제2 도전층(513) 상에 배치되는 제3 도전층(515)을 포함할 수 있다. 본 실시예에 있어서, 제3 도전층(515)은 제1 방향(+y 방향) 또는 제1 방향(+y 방향)과 교차하는 제2 방향(+x 방향)을 따라 패터닝되어 연장될 수 있다. 도 3을 참조하면, 제1 도전층(511)은 제1 방향(+y 방향)을 따라 연장될 수 있으며, 제2 도전층(513)은 제1 방향(+y 방향)과 교차하는 제2 방향(+x 방향)을 따라 연장될 수 있다. 즉, 제1 도전층(511)과 제2 도전층(513)은 격자 형태로 서로 직교하여 배치될 수 있다.
제2 도전층(513) 상에는 제3 도전층(515)이 배치될 수 있다. 도 3에 도시된 것과 같이, 제3 도전층(515)은 제1 도전층(511)과 같이 제1 방향(+y 방향)을 따라 연장될 수 있으며, 제1 도전층(511)과 중첩되도록 위치할 수 있다. 본 실시예에 있어서 제3 도전층(515)은 일 방향을 따라 제1 도전층(511)과 같이 패터닝될 수 있다. 도 3에서는 제3 도전층(515)이 제1 방향(+y 방향)을 따라 제1 도전층(511)과 같이 패터닝된 구조를 도시하고 있으나, 후술하는 다른 실시예들에서는 제3 도전층(515)은 제2 방향(+x 방향)을 따라 제2 도전층(513)과 같이 패터닝될 수도 있다.
한편 도 2를 함께 참조하면, 상술한 것과 같이 제1 로드매칭부(LM1)는 제1 발광부(210)와 인접한 주변 영역(PA)에 배치되어 제1 배선(C1)을 통해 제1 발광부(210)와 전기적으로 연결될 수 있고, 제2 로드매칭부(LM2)는 제2 발광부(220)와 인접한 주변 영역(PA)에 배치되어 제2 배선(C2)을 통해 제2 발광부(220)와 전기적으로 연결될 수 있다. 일 실시예로, 제1 배선(C1) 및 제2 배선(C2)은 제2 도전층(513)과 동일 물질을 포함할 수 있으며, 본 발명이 반드시 이에 한정되는 것은 아니다.
또한, 상술한 것과 같이 제1 로드매칭부(LM1)와 제2 로드매칭부(LM2)는 도전막(D)을 통해 서로 전기적으로 연결될 수 있다. 일 실시예로, 도전막(D)은 제3 도전층(515)과 동일 물질을 포함할 수 있으며, 본 발명이 반드시 이에 한정되는 것은 아니다.
도 4를 참조하면, 기판(100) 상에 제1 도전층(511)이 배치되고, 제1 도전층(511) 상에는 제2 도전층(513)에 배치될 수 있다. 도 4에서는 기판(100) 상에 바로 제1 도전층(511)이 배치된 것으로 도시되어 있으나, 기판(100)과 제1 도전층(511) 사이에는 절연층 또는 버퍼층 등이 더 배치될 수 있다. 제1 도전층(511)과 제2 도전층(513) 사이에는 제1 절연막(120)이 개재될 수 있다. 제1 절연막(120)은 후술할 게이트 절연막일 수 있다. 제2 도전층(513) 상에는 제3 도전층(515)이 배치될 수 있다. 제2 도전층(513)과 제3 도전층(515) 사이에는 제2 절연막(130)이 개재될 수 있으며, 제2 절연막(130)은 후술할 층간절연막일 수 있다. 도시되어 있지는 않으나, 제1 도전층(511)과 제3 도전층(515)은 컨택홀을 통해 서로 전기적으로 연결될 수 있다.
상술한 것과 같이, 제3 도전층(515)을 패터닝하는 과정을 통해 분할하지 않은 경우, 즉, 제3 도전층(515)을 통전극으로 형성하는 경우, 제3 도전층(515)의 면적에 비례하여 대전량도 증가한다. 이 경우 제3 도전층(515)으로 정전기가 유입되고, 제3 도전층(515)으로 유입된 정전기는 전기적으로 연결된 디스플레이부(200)의 제1 발광부(210)로 유입된다. 이와 같은 정전기는 제1 발광부(210)의 픽셀을 손상시키고, 결국 디스플레이 영역(DA)의 불량으로 이어지게 된다.
따라서, 본 발명의 일 실시예에 따른 디스플레이 장치에서는, 제3 도전층(515)을 패터닝한 구조를 통해 제3 도전층(515)의 대전 면적을 축소함에 따라 대전량을 감소시키고, 이를 통해 정전기에 획기적으로 유리한 구조를 구현할 수 있다.
도 5는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5를 참조하면, 본 실시예에 따른 디스플레이 장치가 구비하는 기판(100)은 디스플레이 영역(DA)과 디스플레이 영역(DA) 외곽의 주변 영역(PA)을 갖는다. 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
기판(100)의 디스플레이 영역(DA)에는 디스플레이소자(300) 외에도, 도 5에 도시된 것과 같이 디스플레이소자(300)가 전기적으로 연결되는 박막트랜지스터(TFT)도 위치할 수 있다. 도 2에서는 디스플레이소자(300)로서 유기발광소자가 디스플레이 영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자가 박막트랜지스터(TFT)에 전기적으로 연결된다는 것은, 화소전극(310)이 박막트랜지스터(TFT)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 필요에 따라 기판(100)의 디스플레이 영역(DA) 외측의 주변 영역(PA)에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변 영역(PA)에 위치하는 박막트랜지스터는 예컨대 디스플레이 영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(TFT)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 액티브 패턴(211), 게이트전극(213), 소스전극(215a) 및 드레인전극(215b)을 포함할 수 있다. 액티브 패턴(211)과 게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(120)이 액티브 패턴(211)과 게이트전극(213) 사이에 개재될 수 있다. 아울러 게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(130)이 배치될 수 있으며, 소스전극(215a) 및 드레인전극(215b)은 그러한 층간절연막(130) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 박막트랜지스터(TFT)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(TFT)의 액티브 패턴(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 박막트랜지스터(TFT) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 5에 도시된 것과 같이 박막트랜지스터(TFT) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 박막트랜지스터(TFT)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 2에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 그리고 도 2에 도시된 것과 같이 평탄화층(140)이 디스플레이 영역(DA) 외측에서 개구를 가져, 디스플레이 영역(DA)의 평탄화층(140)의 부분과 제2 영역(2A)의 평탄화층(140)의 부분이 물리적으로 분리되도록 할 수도 있다. 이는 외부에서 침투한 불순물 등이 평탄화층(140) 내부를 통해 디스플레이 영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
기판(100)의 디스플레이 영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자가 위치할 수 있다. 화소전극(310)은 도 5에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 소스전극(215a) 및 드레인전극(215b) 중 어느 하나와 컨택하여 박막트랜지스터(TFT)와 전기적으로 연결된다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 5에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이 영역(DA) 상부에 배치되는데, 도 5에 도시된 것과 같이 디스플레이 영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(400)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층(400)은 디스플레이 영역(DA)을 덮으며 디스플레이 영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 도 5에 도시된 것과 같이 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함할 수 있다.
제1무 기봉지층(410)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1 무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1 무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 5에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1 무기봉지층(410)을 덮는데, 제1 무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이 영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2 무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2 무기봉지층(430)은 디스플레이 영역(DA) 외측에 위치한 그 자장자리에서 제1 무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1 무기봉지층(410), 유기봉지층(420) 및 제2 무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2 무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이 영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도시되지는 않았으나, 봉지층(400) 상에는 투광성 접착제(OCA; optically clear adhesive)에 의해 편광판(미도시)이 위치하도록 할 수 있다. 이러한 편광판은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판을 통과하여 대향전극(330) 상면에서 반사된 후 다시 편광판을 통과할 경우, 편광판을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다. 이러한 투광성 접착제와 편광판은 예컨대 도 5에 도시된 것과 같이 평탄화층(140)의 개구를 덮을 수도 있다. 물론 본 실시예에 따른 디스플레이 장치가 언제나 편광판을 구비하는 것은 아니며, 필요에 따라 편광판을 생략할 수도 있고 다른 구성들로 대체할 수도 있다. 예컨대 편광판을 생략하고 블랙매트릭스와 칼라필터를 이용하여 외광반사를 줄일 수도 있다.
한편, 상술한 디스플레이 영역(DA)을 제1 돌출영역(DA1)이라고 할 때, 디스플레이 영역(DA) 상에 배치된 디스플레이부(200)는 제1 발광부(210)일 수 있다. 이 경우 제1 발광부(210)와 인접한 주변 영역(PA) 상에는 제1 로드매칭부(LM1, 도 2 참조)가 배치될 수 있다. 다른 실시예로, 상술한 디스플레이 영역(DA)을 제2 돌출영역(DA2)이라고 할 때, 디스플레이 영역(DA) 상에 배치된 디스플레이부(200)는 제2 발광부(220)일 수 있으며, 이 경우 제2 발광부(220)와 인접한 주변 영역(PA) 상에는 제2 로드매칭부(LM2, 도 2 참조)가 배치될 수 있다.
주변 영역(PA) 상에 배치된 제1 로드매칭부(500)는 전술한 것과 같이, 제1 도전층(511), 제2 도전층(513) 및 제3 도전층(515)을 포함할 수 있다. 본 실시예에서, 제1 도전층(511)은 버퍼층(110) 상에 배치될 수 있으며, 박막트랜지스터(TFT)의 액티브 패턴(211)과 동일 물질을 포함할 수 있다. 제1 도전층(511) 상부에는 제2 도전층(513)이 배치될 수 있으며, 제2 도전층(513)은 박막트랜지스터(TFT)의 게이트전극(213)과 동일 물질을 포함할 수 있다. 이러한 제1 도전층(511)과 제2 도전층(513) 사이에는 게이트절연막(120)이 연장되어 개재될 수 있다. 제2 도전층(513) 상부에는 제3 도전층(515)이 배치될 수 있으며, 제3 도전층(515)은 박막트랜지스터(TFT)의 소스전극(215a) 또는 드레인전극(215b)과 동일 물질을 포함할 수 있다. 이러한 제2 도전층(513)과 제3 도전층(515) 사이에는 층간절연막(130)이 연장되어 개재될 수 있다. 한편, 제3 도전층(515) 상부에는 절연층이 배치될 수 있다. 제3 도전층(515) 상에는 평탄화층(140) 및 화소정의막(150)이 연장되어 배치될 수 있다.
한편 도 2를 함께 참조하면, 상술한 것과 같이 제1 로드매칭부(500)는 제1 발광부(210)와 인접한 주변 영역(PA)에 배치되어 제1 배선(C1)을 통해 제1 발광부(210)와 전기적으로 연결될 수 있고, 제2 로드매칭부(LM2)는 제2 발광부(220)와 인접한 주변 영역(PA)에 배치되어 제2 배선(C2)을 통해 제2 발광부(220)와 전기적으로 연결될 수 있다. 일 실시예로, 제1 배선(C1) 및 제2 배선(C2)은 게이트전극(213)과 동일 물질을 포함할 수 있으며, 본 발명이 반드시 이에 한정되는 것은 아니다.
또한, 상술한 것과 같이 제1 로드매칭부(500)와 제2 로드매칭부(LM2)는 도전층을 통해 서로 전기적으로 연결될 수 있다. 일 실시예로, 도전층은 소스전극(215a) 또는 드레인전극(215b)과 동일 물질을 포함할 수 있으며, 본 발명이 반드시 이에 한정되는 것은 아니다.
도 6은 본 발명의 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 7은 도 6의 디스플레이 장치는 A2-A2 방향으로 자른 단면을 개략적으로 도시하는 단면도이다. 도 6 및 도 7에서는 전술한 도 3 및 도 4의 실시예와 다른 실시예를 도시하고 있다. 본 실시예에 따른 디스플레이 장치에서는 로드매칭부(500')의 제3 도전층(515)의 패턴에 있어서 전술한 실시예와 차이가 있다. 이를 제외한 나머지 구성에 대하여는 전술한 실시예와 동일한바, 중복되는 내용을 생략한다.
도 6 및 도 7을 참조하면, 제1 로드매칭부(500')는 제1 도전층(511), 제1 도전층(511) 상에 배치되는 제2 도전층(513) 및 제2 도전층(513) 상에 배치되는 제3 도전층(515)을 포함할 수 있다. 본 실시예에 있어서, 제1 도전층(511)은 제1 방향(+y 방향)을 따라 연장될 수 있으며, 제2 도전층(513)은 제1 방향(+y 방향)과 교차하는 제2 방향(+x 방향)을 따라 연장될 수 있다. 즉, 제1 도전층(511)과 제2 도전층(513)은 격자 형태로 서로 직교하여 배치될 수 있다. 이는 전술한 실시예와 동일하다.
제2 도전층(513) 상에는 제3 도전층(515)이 배치될 수 있다. 도 6에 도시된 것과 같이, 제3 도전층(515)은 제1 도전층(511)과 같이 제2 방향(+x 방향)을 따라 연장될 수 있다. 이 경우 제3 도전층(515)은 제2 도전층(513)과 중첩되도록 위치할 수 있다. 즉, 본 실시예에 있어서 제3 도전층(515)은 제2 방향(+x 방향)을 따라 제2 도전층(513)과 같이 패터닝될 수 있다.
도 7를 참조하면, 기판(100) 상에 제1 도전층(511)이 배치되고, 제1 도전층(511) 상에는 제2 도전층(513)에 배치될 수 있다. 도 7에서는 기판(100) 상에 바로 제1 도전층(511)이 배치된 것으로 도시되어 있으나, 기판(100)과 제1 도전층(511) 사이에는 절연층 또는 버퍼층 등이 더 배치될 수 있다. 제1 도전층(511)과 제2 도전층(513) 사이에는 제1 절연막(120)이 개재될 수 있으며, 제1 절연막(120)은 게이트 절연막일 수 있다. 제2 도전층(513) 상에는 제3 도전층(515)이 배치될 수 있다. 제2 도전층(513)과 제3 도전층(515) 사이에는 제2 절연막(130)이 개재될 수 있으며, 제2 절연막(130)은 층간절연막일 수 있다. 도시되어 있지는 않으나, 제1 도전층(511)과 제3 도전층(515)은 컨택홀을 통해 서로 전기적으로 연결될 수 있다.
상술한 것과 같이, 제3 도전층(515)을 패터닝하는 과정을 통해 분할하지 않은 경우, 즉, 제3 도전층(515)을 통전극으로 형성하는 경우, 제3 도전층(515)의 면적에 비례하여 대전량도 증가한다. 이 경우 제3 도전층(515)으로 정전기가 유입되고, 제3 도전층(515)으로 유입된 정전기는 전기적으로 연결된 디스플레이부(200)의 제1 발광부(210)로 유입된다. 이와 같은 정전기는 제1 발광부(210)의 픽셀을 손상시키고, 결국 디스플레이 영역(DA)의 불량으로 이어지게 된다.
따라서, 본 발명의 일 실시예에 따른 디스플레이 장치에서는, 제3 도전층(515)을 패터닝한 구조를 통해 제3 도전층(515)의 대전 면적을 축소함에 따라 대전량을 감소시키고, 이를 통해 정전기에 획기적으로 유리한 구조를 구현할 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 9는 도 8의 디스플레이 장치는 A3-A3 방향으로 자른 단면을 개략적으로 도시하는 단면도이다. 도 8 및 도 9의 실시예도 마찬가지로 로드매칭부(500'')의 제3 도전층(515)의 형상을 제외하고 전술한 실시예와 동일한바, 이하에서는 차이점만을 서술하고 중복되는 내용을 생략한다.
도 8 및 도 9를 참조하면, 전술한 실시예들과 마찬가지로, 로드매칭부(500'')는 제1 도전층(511), 제2 도전층(513) 및 제3 도전층(515)을 포함할 수 있다. 본 실시예에 따른 디스플레이 장치(500'')에서는 제3 도전층(515)이 라인을 형성하는 것이 아니라, 아일랜드 형상으로 패터닝될 수 있다. 각각의 제3 도전층(515)은 제1 방향(+y 방향)을 따라 소정 간격(d)으로 이격되어 배치될 수 있다. 이 경우에도 제3 도전층(515)은 캡(cap)을 형성하기 위하여 제1 도전층(511)과 제2 도전층(513)이 중첩되는 부분과 중첩되도록 위치할 수 있다.
본 실시예는 전술한 실시예들에 비해 제3 도전층(515)의 면적을 더욱 축소한 것으로, 대전 면적 축소를 통한 대전량 감소에 의해 로드매칭부를 통해 유입되는 정전기로 인해 디스플레이부(200)가 손상되는 것을 획기적으로 방지할 수 있다.
또한 본 실시예에서는, 제3 도전층(515)이 제1 도전층(511)과 제2 도전층(513)이 중첩되는 부분 상부에서 각각의 아일랜드 형태로 패터닝된 구조를 개시하였으나, 다른 실시예로 제3 도전층(515)의 패턴 형태는 더욱 다양화 될 수 있다. 본 발명의 특징은 대면적으로 형성된 제3 도전층(515)을 패턴화하여 분할시킴에 따라 대전 면적 축소를 통한 정전기 감소에 있으므로, 제3 도전층(515)의 패턴 형상은 특정 형상에 한정되지 않는다고 할 것이다.
도 10은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 11는 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
본 실시예에 따른 디스플레이 장치는 전술한 실시예와 유사하며, 제3 로드매칭부(LM3)를 더 구비할 수 있다. 따라서 제3 로드매칭부(LM3)를 비롯한 제1 로드매칭부(LM1) 및 제2 로드매칭부(LM2)의 구조는 전술한 실시예들과 동일하다. 즉, 각각의 로드매칭부는 제1 도전층(511), 제2 도전층(513) 및 패터닝된 제3 도전층(515)을 구비할 수 있다. 이하에서는 각각의 로드매칭부 구체적인 구조에 대한 중복 설명은 생략하고, 제3 로드매칭부(LM3)를 포함한 구조를 중심으로 차이점에 대하여 서술한다.
도 10을 참조하면, 본 실시예에 따른 디스플레이 장치는 디스플레이 영역(DA)과 디스플레이 영역(DA)의 외곽에 위치하는 주변 영역(PA)을 갖는 기판(100)을 포함한다. 주변 영역(PA)은 디스플레이 영역(DA)을 둘러싸도록 배치될 수 있으며, 디스플레이부(200)가 배치되지 않은 비발광 영역으로 이해될 수 있다. 본 실시예에서, 디스플레이 영역(DA)은 전술한 실시예들과 동일하다. 즉, 디스플레이 영역(DA)은 기판(100)의 중앙부에 위치하는 메인영역(DA3) 및 메인영역(DA3)으로부터 연장된 제1 돌출영역(DA1) 및 제2 돌출영역(DA2)을 포함할 수 있다. 도 10에 도시된 것과 같이, 제1 돌출영역(DA1) 및 제2 돌출영역(DA2)은 제1 방향(+y 방향)과 교차하는 제2 방향(+x 방향)으로 소정 간격 이격되어 배치될 수 있다.
기판(100)은 일측에 홈부(100a)를 구비할 수 있다. 홈부(100a)는 상술한 디스플레이 영역(DA)의 제1 돌출영역(DA1)과 제2 돌출영역(DA2) 사이에 위치할 수 있다. 도시되어 있지는 않지만, 본 실시예에 따른 디스플레이 장치는 홈부(100a)가 형성된 위치에 카메라 모듈 및/또는 스피커 모듈 등이 구비될 수 있다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 상술한 기판(100)의 디스플레이 영역(DA) 상에 배치되는 디스플레이부(200), 주변 영역(PA) 상에 배치되는 제1 로드매칭부(LM1), 제2 로드매칭부(LM2) 및 제3 로드매칭부(LM3)를 구비할 수 있다.
디스플레이부(200)는 디스플레이 영역(DA) 상에 배치될 수 있으며, 디스플레이 영역(DA)의 제1 돌출영역(DA1) 상에 배치되는 제1 발광부(210) 및 제3 발광부(230), 제2 돌출영역(DA2) 상에 배치되는 제2 발광부(220) 및 제4 발광부(240), 메인영역(DA3) 상에 배치되는 제5 발광부(250)를 구비할 수 있다. 이때, 제1 발광부(210) 내지 제5 발광부(250)는 배치되는 위치에 따라 설명의 편의상 개념적으로 구분한 것으로, 별개의 발광부가 아닌 일체(一體)이다. 즉, 제1 돌출영역(DA1) 상의 일부에는 제1 발광부(210)가 배치되고, 나머지 일부에는 제3 발광부(230)가 배치될 수 있다. 또한, 제2 돌출영역(DA2) 상의 일부에는 제2 발광부(220)가 배치되고, 나머지 일부에는 제4 발광부(240)가 배치될 수 있다.
본 실시예와 전술한 실시예들의 차이점은 제1 돌출영역(DA1) 또는 제2 돌출영역(DA2) 내에서 발광 영역을 분할하여 별개의 로드매칭부에 연결된다는 것이다. 즉, 제1 돌출영역(DA1)에 배치된 발광부의 경우, 일부는 제1 로드매칭부(LM1)와 전기적으로 연결되고, 나머지 일부는 제3 로드매칭부(LM3)와 전기적으로 연결될 수 있다.
제1 로드매칭부(LM1) 및 제2 로드매칭부(LM2)는 상기 기판(100)의 주변 영역(PA) 상에 배치될 수 있다. 제1 로드매칭부(LM1)는 제1 발광부(210)와 인접한 주변 영역(PA)에 배치될 수 있고, 제2 로드매칭부(LM2)는 제2 발광부(220)와 인접한 주변 영역(PA)에 배치될 수 있으며, 제3 로드매칭부(LM3)는 제3 발광부(230) 및 제4 발광부(240)와 인접한 주변 영역(PA)에 배치될 수 있다. 도 10에서는, 제1 돌출영역(DA1)과 제2 돌출영역(DA2) 사이, 즉, 제3 발광부(230)와 제4 발광부(240) 사이에 제3 로드매칭부(LM3)가 배치되었으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
구체적으로, 제1 로드매칭부(LM1)는 제1 발광부(210)와 인접한 주변 영역(PA)에 배치되어 제1 배선(C1)을 통해 제1 발광부(210)와 전기적으로 연결될 수 있다. 또한, 제2 로드매칭부(LM2)는 제2 발광부(220)와 인접한 주변 영역(PA)에 배치되어 제2 배선(C2)을 통해 제2 발광부(220)와 전기적으로 연결될 수 있다. 또한, 제3 로드매칭부(LM3)는 제3 발광부(230) 및 제4 발광부(240)와 인접한 주변 영역(PA)에 배치되어 제3 배선(C3)을 통해 제3 발광부(230) 및 제4 발광부(240)와 전기적으로 연결될 수 있다. 일 실시예로, 제1 배선(C1) 내지 제3 배선(C3)은 로드매칭부(LM1, LM2, LM3)의 제2 도전층(513)과 동일 물질을 포함할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
한편 본 실시예의 디스플레이 장치에서, 제1 로드매칭부(LM1) 내지 제3 로드매칭부(LM3)는 서로 전기적으로 연결될 수 있다. 제1 로드매칭부(LM1) 내지 제3 로드매칭부(LM3)는 도전막(D1, D2)을 통해 서로 전기적으로 연결될 수 있다. 예컨대, 본 실시예에서는 제1 로드매칭부(LM1)와 제3 로드매칭부(LM3)를 연결하는 제1 도전막 및 제2 로드매칭부(LM2)와 제3 로드매칭부(LM3)를 연결하는 제2 도전막은 제3 도전층(515)과 동일 물질을 포함할 수 있다. 이와 같이, 제1 로드매칭부(LM1) 내지 제3 로드매칭부(LM3)를 전기적으로 연결함에 따라, 정전기 유입시 등전위 영역을 확대하여 정전기에 의한 디스플레이 영역(DA)의 손상을 방지할 수 있다.
종래의 단순한 직사각형 형상의 디스플레이부(200)를 갖는 디스플레이 장치의 경우, 한 라인 당 픽셀의 개수가 일정하여 각 라인에 걸리는 로드(load)가 일정하였다. 반면, 본 발명의 일 실시예에 따른 디스플레이 장치의 경우 메인영역(DA3) 상에 배치된 제5 발광부(250)는 직사각형 형상을 가져 종래의 디스플레이 장치와 같이 각 라인에 걸리는 로드가 일정하나, 제1 돌출영역(DA1) 및 제2 돌출영역(DA2)에 배치되는 제1 발광부(210) 내지 제4 발광부(240)의 경우 그 사이에 픽셀이 위치하지 않기 때문에, 메인영역(DA3)에 배치되는 제5 발광부(250) 대비 제1 발광부(210) 내지 제4 발광부(240)에 걸리는 로드가 일정하지 않게 된다.
따라서, 본 발명의 일 실시예에 따른 디스플레이 장치에서는 제1 발광부(210) 내지 제4 발광부(240)에 인접한 주변 영역(PA) 상에 제1 발광부(210) 내지 제4 발광부(240)와 각각 전기적으로 연결되어 라인에 걸리는 로드를 맞춰주는 제1 로드매칭부(LM1), 제2 로드매칭부(LM2) 및 제3 로드매칭부(LM3)가 구비될 수 있다.
한편, 도 11의 실시예는 전술한 도 10의 실시예와 동일하나, 제1 로드매칭부(LM1) 내지 제3 로드매칭부(LM3)를 연결하는 제1 도전막 및 제2 도전막의 배치에 차이가 있다. 즉, 전술한 도 10의 실시예에서는 제1 로드매칭부(LM1)와 제3 로드매칭부(LM3)가 제1 도전막에 의해 전기적으로 연결되고, 제2 로드매칭부(LM2)와 제3 로드매칭부(LM3)가 제2 도전막에 의해 전기적으로 연결된다. 한편, 본 실시예에서는 제1 로드매칭부(LM1)와 제2 로드매칭부(LM2)가 제1 도전막에 의해 전기적으로 연결되고, 제2 도전막이 제1 도전막과 제3 로드매칭부(LM3)를 전기적으로 연결할 수 있다. 그 밖에 구성은 전술한 실시예와 동일한바 이를 원용한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
DA: 디스플레이 영역
PA: 주변 영역
DA1: 제1 돌출영역
DA2: 제2 돌출영역
DA3: 메인영역
LM1: 제1 로드매칭부
LM2: 제2 로드매칭부
LM3: 제3 로드매칭부
100: 기판
100a: 홈부
200: 디스플레이부
210: 제1 발광부
211: 액티브 패턴
213: 게이트전극
215b: 드레인전극
215a: 소스전극
220: 제2 발광부
230: 제3 발광부
240: 제4 발광부
250: 제5 발광부
300: 디스플레이소자
400: 봉지층
410: 무기봉지층
500, 500', 500'': 로드매칭부
511: 제1 도전층
513: 제2 도전층
515: 제3 도전층

Claims (20)

  1. 디스플레이 영역과 상기 디스플레이 영역 외곽에 위치한 주변 영역을 가지며, 상기 디스플레이 영역은 중앙부에 위치하는 메인영역 및 상기 메인 영역으로부터 연장되어 제1 방향을 따라 상기 주변 영역 측으로 돌출된, 제1 돌출영역 및 상기 제1 돌출영역과 상기 제1 방향과 교차하는 제2 방향으로 소정 간격 이격되어 배치되는 제2 돌출영역을 포함하며, 상기 제1 돌출영역과 상기 제2 돌출영역 사이에서 상기 디스플레이 영역 측으로 인입된 홈부를 갖는, 기판;
    상기 제1 돌출영역 상에 배치되는 제1 발광부 및 상기 제2 돌출영역 상에 배치되는 제2 발광부를 포함하는, 디스플레이부;
    상기 제1 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제1 발광부와 전기적으로 연결된 제1 로드매칭부; 및
    상기 제2 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제2 발광부와 전기적으로 연결된 제2 로드매칭부;
    를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 로드매칭부 및 상기 제2 로드매칭부는 각각 상기 기판 상에 배치되는 제1 도전층, 상기 제1 도전층 상부에 배치되는 제2 도전층 및 상기 제2 도전층 상부에 배치되는 제3 도전층을 포함하고, 상기 제3 도전층은 상기 제1 방향 또는 상기 제2 방향을 따라 패터닝된, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제3 도전층은 상기 제2 도전층과 적어도 일부가 중첩되도록 패터닝된, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 제1 도전층은 상기 제1 방향을 따라 연장되고, 상기 제2 도전층은 상기 제2 방향을 따라 연장되는, 디스플레이 장치.
  5. 제2항에 있어서,
    상기 제1 도전층과 상기 제3 도전층은 컨택홀을 통해 서로 전기적으로 연결되는, 디스플레이 장치.
  6. 제2항에 있어서,
    상기 디스플레이 영역 상에 배치되며, 액티브 패턴, 상기 액티브 패턴 상부에 배치되고 상기 액티브 패턴과 적어도 일부가 중첩하는 게이트 전극 및 상기 게이트 전극 상부에 배치되고 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 또는 드레인 전극을 포함하는 박막트랜지스터를 더 포함하고,
    상기 제1 도전층은 상기 액티브 패턴과 동일 물질을 포함하고, 상기 제2 도전층은 상기 게이트 전극과 동일 물질을 포함하며, 상기 제3 도전층은 상기 소스 전극 또는 드레인 전극과 동일 물질을 포함하는, 디스플레이 장치.
  7. 제2항에 있어서,
    상기 제1 발광부와 상기 제1 로드매칭부는 제1 배선을 통해 전기적으로 연결되고, 상기 제2 발광부와 상기 제2 로드매칭부는 제2 배선을 통해 전기적으로 연결되며,
    상기 제1 배선 및 상기 제2 배선은 상기 제2 도전층과 동일 물질을 포함하는, 디스플레이 장치.
  8. 제2항에 있어서,
    상기 제1 로드매칭부와 상기 제2 로드매칭부는 서로 전기적으로 연결된, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1 로드매칭부와 상기 제2 로드매칭부는 상기 제3 도전층과 동일 물질을 포함하는 도전막에 의해 전기적으로 연결되는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 메인 영역 상에 배치되는 제3 발광부를 더 포함하고,
    상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부는 일체(一體)인, 디스플레이 장치.
  11. 디스플레이 영역과 상기 디스플레이 영역 외곽에 위치한 주변 영역을 가지며, 상기 디스플레이 영역은 중앙부에 위치하는 메인영역 및 상기 메인 영역으로부터 연장되어 제1 방향을 따라 상기 주변 영역 측으로 돌출된 제1 돌출영역 및 제2 돌출영역을 포함하며, 상기 제1 돌출영역과 상기 제2 돌출영역 사이에서 상기 디스플레이 영역 측으로 인입된 홈부를 갖는, 기판;
    상기 제1 돌출영역 상의 일부에 배치되는 제1 발광부, 상기 제2 돌출영역 상의 일부에 배치되는 제2 발광부 및 상기 제1 돌출영역 상의 나머지 일부에 배치되는 제3 발광부 및 상기 제2 돌출영역 상의 나머지 일부에 배치되는 제4 발광부를 포함하는, 디스플레이부;
    상기 제1 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제1 발광부와 전기적으로 연결된 제1 로드매칭부;
    상기 제2 발광부와 인접한 상기 주변 영역 상에 배치되며 상기 제2 발광부와 전기적으로 연결된 제2 로드매칭부; 및
    상기 제3 발광부와 상기 제4 발광부 사이의 상기 주변 영역 상에 배치되며 상기 제3 발광부와 상기 제4 발광부와 전기적으로 연결된 제3 로드매칭부;
    를 구비하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1 로드매칭부, 상기 제2 로드매칭부 및 제3 로드매칭부는 각각 상기 기판 상에 배치되는 제1 도전층, 상기 제1 도전층 상부에 배치되는 제2 도전층 및 상기 제2 도전층 상부에 배치되는 제3 도전층을 포함하고, 상기 제3 도전층은 상기 제1 방향 또는 상기 제1 방향과 교차하는 제2 방향을 따라 패터닝된, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제3 도전층은 상기 제2 도전층과 적어도 일부가 중첩되도록 패터닝된, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제1 도전층은 상기 제1 방향을 따라 연장되고, 상기 제2 도전층은 상기 제2 방향을 따라 연장되는, 디스플레이 장치.
  15. 제12항에 있어서,
    상기 제1 도전층과 상기 제3 도전층은 컨택홀을 통해 서로 전기적으로 연결되는, 디스플레이 장치.
  16. 제12항에 있어서,
    상기 디스플레이 영역 상에 배치되며, 액티브 패턴, 상기 액티브 패턴 상부에 배치되고 상기 액티브 패턴과 적어도 일부가 중첩하는 게이트 전극 및 상기 게이트 전극 상부에 배치되고 상기 액티브 패턴과 전기적으로 연결되는 소스 전극 또는 드레인 전극을 포함하는 박막트랜지스터를 더 포함하고,
    상기 제1 도전층은 상기 액티브 패턴과 동일 물질을 포함하고, 상기 제2 도전층은 상기 게이트 전극과 동일 물질을 포함하며, 상기 제3 도전층은 상기 소스 전극 또는 드레인 전극과 동일 물질을 포함하는, 디스플레이 장치.
  17. 제12항에 있어서,
    상기 제1 발광부와 상기 제1 로드매칭부는 제1 배선을 통해 전기적으로 연결되고, 상기 제2 발광부와 상기 제2 로드매칭부는 제2 배선을 통해 전기적으로 연결되며, 상기 제3 발광부 및 제4 발광부와 상기 제3 로드매칭부는 제3 배선을 통해 전기적으로 연결되고,
    상기 제1 배선, 상기 제2 배선 및 상기 제3 배선은 상기 제2 도전층과 동일 물질을 포함하는, 디스플레이 장치.
  18. 제12항에 있어서,
    상기 제1 로드매칭부, 상기 제2 로드매칭부 및 상기 제3 로드매칭부는 서로 전기적으로 연결된, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 제1 로드매칭부, 상기 제2 로드매칭부 및 상기 제3 로드매칭부는 상기 제3 도전층과 동일 물질을 포함하는 도전막에 의해 전기적으로 연결되는, 디스플레이 장치.
  20. 제11항에 있어서,
    상기 메인 영역 상에 배치되는 제5 발광부를 더 포함하고,
    상기 제1 발광부 내지 상기 제5 발광부는 일체(一體)인, 디스플레이 장치.
KR1020170088914A 2017-07-13 2017-07-13 디스플레이 장치 KR102357393B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170088914A KR102357393B1 (ko) 2017-07-13 2017-07-13 디스플레이 장치
US15/865,070 US10461070B2 (en) 2017-07-13 2018-01-08 Display apparatus
EP18163392.6A EP3428968B1 (en) 2017-07-13 2018-03-22 Display apparatus
JP2018130081A JP7301505B2 (ja) 2017-07-13 2018-07-09 ディスプレイ装置
CN201810756615.5A CN109256409B (zh) 2017-07-13 2018-07-11 显示装置
US16/579,066 US10910360B2 (en) 2017-07-13 2019-09-23 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170088914A KR102357393B1 (ko) 2017-07-13 2017-07-13 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190008459A KR20190008459A (ko) 2019-01-24
KR102357393B1 true KR102357393B1 (ko) 2022-02-03

Family

ID=61911364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170088914A KR102357393B1 (ko) 2017-07-13 2017-07-13 디스플레이 장치

Country Status (5)

Country Link
US (2) US10461070B2 (ko)
EP (1) EP3428968B1 (ko)
JP (1) JP7301505B2 (ko)
KR (1) KR102357393B1 (ko)
CN (1) CN109256409B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102357393B1 (ko) * 2017-07-13 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
US11538894B2 (en) * 2018-03-30 2022-12-27 Sharp Kabushiki Kaisha Display device with overlapped wiring lines at periphery of cutout region
US10783825B2 (en) * 2018-05-14 2020-09-22 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Driving substrates and display panels
CN108511503B (zh) * 2018-05-28 2020-11-24 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
KR102649144B1 (ko) 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
KR20200098742A (ko) * 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
CN110164869B (zh) * 2019-04-12 2021-07-30 上海中航光电子有限公司 显示面板和显示装置
KR20200138566A (ko) * 2019-05-31 2020-12-10 삼성디스플레이 주식회사 표시패널
KR20210014263A (ko) 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치
US11393890B2 (en) * 2020-01-09 2022-07-19 Wuhan China Optoelectronics Semiconductor Display Technology Co., Ltd. Active matrix organic light-emitting diode display panel with compensation capacitor
WO2021149108A1 (ja) * 2020-01-20 2021-07-29 シャープ株式会社 表示装置
KR20220140093A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012084A1 (en) 1999-06-18 2001-08-09 Masuyuki Ohta Lateral electric-field liquid crystal display device suitable for improvement of aperture ratio
US20070080433A1 (en) 2005-10-06 2007-04-12 Au Optronics Corp. Display panels
JP2017003660A (ja) 2015-06-05 2017-01-05 三菱電機株式会社 アレイ基板及び当該アレイ基板を備えた液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889228B2 (ja) 2005-03-28 2012-03-07 株式会社アルバック 電界放出型表示装置
JP5027441B2 (ja) * 2006-05-11 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5299730B2 (ja) 2006-10-13 2013-09-25 Ｎｌｔテクノロジー株式会社 表示装置
KR101718819B1 (ko) 2008-08-19 2017-03-23 삼성디스플레이 주식회사 모패널 및 이를 이용한 표시패널의 제조방법
JP6106486B2 (ja) 2013-03-26 2017-03-29 株式会社カネカ 有機ｅｌモジュール
CN103399434B (zh) * 2013-08-01 2015-09-16 深圳市华星光电技术有限公司 显示面板及其扇出线结构
KR102230298B1 (ko) 2014-02-20 2021-03-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN106293444B (zh) 2015-06-25 2020-07-03 小米科技有限责任公司 移动终端、显示控制方法及装置
KR102481377B1 (ko) * 2015-08-13 2022-12-27 삼성디스플레이 주식회사 어레이 기판
TWI567450B (zh) 2015-10-16 2017-01-21 群創光電股份有限公司 顯示裝置
CN105278748A (zh) * 2015-10-19 2016-01-27 京东方科技集团股份有限公司 一种oled基板、显示装置、可穿戴设备、驱动方法以及补偿电路
JP2017103408A (ja) 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
KR102473224B1 (ko) * 2015-12-31 2022-12-01 엘지디스플레이 주식회사 표시 장치
CN112419985A (zh) 2016-03-28 2021-02-26 苹果公司 发光二极管显示器
KR102582642B1 (ko) * 2016-05-19 2023-09-26 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
CN106843389B (zh) 2017-01-09 2022-08-05 Oppo广东移动通信有限公司 电子装置
KR102357393B1 (ko) * 2017-07-13 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012084A1 (en) 1999-06-18 2001-08-09 Masuyuki Ohta Lateral electric-field liquid crystal display device suitable for improvement of aperture ratio
US20070080433A1 (en) 2005-10-06 2007-04-12 Au Optronics Corp. Display panels
JP2017003660A (ja) 2015-06-05 2017-01-05 三菱電機株式会社 アレイ基板及び当該アレイ基板を備えた液晶表示装置

Also Published As

Publication number Publication date
CN109256409A (zh) 2019-01-22
US20200020680A1 (en) 2020-01-16
JP7301505B2 (ja) 2023-07-03
US10461070B2 (en) 2019-10-29
JP2019020726A (ja) 2019-02-07
CN109256409B (zh) 2023-09-29
US20190019789A1 (en) 2019-01-17
EP3428968A1 (en) 2019-01-16
EP3428968B1 (en) 2021-12-01
US10910360B2 (en) 2021-02-02
KR20190008459A (ko) 2019-01-24

Similar Documents

Publication Publication Date Title
KR102357393B1 (ko) 디스플레이 장치
US11653551B2 (en) Organic light emitting display apparatus with penetrating portion and method of manufacturing the same
US20230225181A1 (en) Display apparatus
KR102405120B1 (ko) 표시 장치 및 표시 장치의 제조방법
KR102505879B1 (ko) 디스플레이 장치
KR102536250B1 (ko) 디스플레이 장치
KR102514412B1 (ko) 반도체소자 및 이를 채용하는 표시장치
KR20220018526A (ko) 디스플레이 장치
CN107799553B (zh) 显示装置
US10229632B2 (en) Display apparatus
KR20190035995A (ko) 디스플레이 장치
KR102531673B1 (ko) 디스플레이 장치
KR102449218B1 (ko) 디스플레이 장치
KR102367989B1 (ko) 디스플레이 장치
KR102411537B1 (ko) 디스플레이 장치 제조방법 및 디스플레이 장치
US11276830B2 (en) Display apparatus
KR102602192B1 (ko) 디스플레이 장치
KR20150057739A (ko) 유기발광 디스플레이 장치 및 그 제조방법
US11706959B2 (en) Testing structure and display device including the same
KR20200066499A (ko) 디스플레이 장치
KR102486879B1 (ko) 디스플레이 장치 및 그 제조방법
KR102671042B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant