JP6846206B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents
Semiconductor devices and methods for manufacturing semiconductor devices Download PDFInfo
- Publication number
- JP6846206B2 JP6846206B2 JP2017005156A JP2017005156A JP6846206B2 JP 6846206 B2 JP6846206 B2 JP 6846206B2 JP 2017005156 A JP2017005156 A JP 2017005156A JP 2017005156 A JP2017005156 A JP 2017005156A JP 6846206 B2 JP6846206 B2 JP 6846206B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- vibration suppression
- suppression circuit
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 268
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 10
- 230000001629 suppression Effects 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 91
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 10
- 239000012778 molding material Substances 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 4
- 239000011343 solid material Substances 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 description 22
- 230000007423 decrease Effects 0.000 description 19
- 230000001052 transient effect Effects 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 18
- 230000008859 change Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 239000007787 solid Substances 0.000 description 13
- 230000004044 response Effects 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000835 fiber Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000005304 joining Methods 0.000 description 7
- 230000002238 attenuated effect Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001131 Pulp (paper) Polymers 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- KCZFLPPCFOHPNI-UHFFFAOYSA-N alumane;iron Chemical compound [AlH3].[Fe] KCZFLPPCFOHPNI-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
半導体装置の一例として、絶縁ゲートバイポーラトランジスタ(IGBT)、金属酸化物半導体電界効果トランジスタ(MOSFET)等のスイッチ素子にショットキーバリアダイオード(SBD)等の整流素子を逆並列に接続して構成されるスイッチ装置又はこれを2つ直列に接続して構成される装置が、パワーコンディショナ(PCS)、インバータ、スマートグリッド等の電力変換システムに組み込まれる。これらのシステムにおいて、半導体装置内のスイッチ素子がターンオン又はターンオフする際に、急激な電流変化(di/dt)により装置内の配線インダクタンス(L)にサージ電圧(Ldi/dt)が発生し、これに起因して高周波のノイズがシステム内の他の装置へ漏洩しないようにすることが求められていた。 As an example of a semiconductor device, a rectifying element such as a Schottky barrier diode (SBD) is connected in antiparallel to a switch element such as an insulated gate bipolar transistor (IGBT) or a metal oxide semiconductor field effect transistor (MOSFET). A switch device or a device configured by connecting two of them in series is incorporated in a power conversion system such as a power conditioner (PCS), an inverter, and a smart grid. In these systems, when the switch element in the semiconductor device turns on or off, a surge voltage (Ldi / dt) is generated in the wiring inductance (L) in the device due to a sudden current change (di / dt). It has been required to prevent high frequency noise from leaking to other devices in the system.
そこで、例えば特許文献1から3には、半導体素子とともに基板上にスナバ回路が形成された半導体装置が開示されている。スナバ回路として、抵抗素子及びコンデンサ素子を直列に接続して構成されるRCスナバが採用されている。RCスナバにより、サージ電圧に起因する高周波のノイズが吸収されて、装置外への漏洩を防止することができる。また、特許文献4には、2つのIGBTにそれぞれ並列に接続された2つのスナバモジュールに含まれるスナバコンデンサとスナバダイオードとの接続点をスナバ抵抗を介して互いに接続し、スナバ抵抗の一端とIGBTの負極側の回路との間にスナバ共通抵抗を接続した電力変換装置が開示されている。また、特許文献5には、スナバ抵抗及びスナバコンデンサを、複数の個別抵抗及び個別コンデンサに分割することによりリング状に形成し、その内側に平形半導体デバイスを配設した電力変換器が開示されている。また、特許文献6には、半導体装置内の主回路に電気的に接続し且つ外部に露出する2つの端子の間にスナバ回路が接続された半導体装置が開示されている。また、特許文献7には、半導体装置のP電極とN電極と、スイッチング素子およびダイオードを有するU相、V相及びW相の各層と、に接続された平板状またはブロック状のコンデンサを内蔵し、各層それぞれのP電極およびN電極に1個または複数個のコンデンサが接続されている半導体装置が開示されている。
特許文献1 特開2010−206106号公報
特許文献2 特開2010−205833号公報
特許文献3 特開2010−199206号公報
特許文献4 特開2010−98846号公報
特許文献5 特開平5−98846号公報
特許文献6 特開2014−128066号公報
特許文献7 特開2001−258267号公報
Therefore, for example,
半導体素子と個別に形成されるスナバ回路を使用する場合、これを半導体素子の直近に配置し、半導体素子に接続して配線インダクタンスを低減することで、サージ電圧に起因する高周波のノイズを効率よく吸収することができる。しかしながら、大電流パルスを通電する半導体装置に対するスナバ回路において頻繁に使用されるフィルムコンデンサの耐熱性(例えば、100℃以下)は、半導体装置の組み立て工程において求められる耐熱性(例えば、300℃で数10秒)より低いため、スナバ回路を半導体素子とともに筐体内に収容して組み立てることができない。従って、スナバ回路を半導体装置外から半導体素子に接続せざるを得ず、配線インダクタンスを低減して高周波のノイズを効率よく吸収することができない。 When using a snubber circuit that is formed separately from the semiconductor element, by arranging this in the immediate vicinity of the semiconductor element and connecting it to the semiconductor element to reduce the wiring inductance, high-frequency noise caused by surge voltage can be efficiently eliminated. Can be absorbed. However, the heat resistance of a film capacitor (for example, 100 ° C. or lower) frequently used in a snubber circuit for a semiconductor device that energizes a large current pulse is the heat resistance required in the semiconductor device assembly process (for example, at 300 ° C.). Since it is lower than 10 seconds), the snubber circuit cannot be housed and assembled together with the semiconductor element in the housing. Therefore, the snubber circuit must be connected to the semiconductor element from outside the semiconductor device, and the wiring inductance cannot be reduced to efficiently absorb high-frequency noise.
本発明の第1の態様においては、第1基板と、第1基板上に搭載される半導体素子と、半導体素子に並列に接続される電圧振動抑制回路と、半導体素子、この半導体素子が搭載された第1基板の一面、及び電圧振動抑制回路をモールド材により封止する中実な筐体と、を備える半導体装置が提供される。 In the first aspect of the present invention, the first substrate, the semiconductor element mounted on the first substrate, the voltage vibration suppression circuit connected in parallel to the semiconductor element, the semiconductor element, and the semiconductor element are mounted. Provided is a semiconductor device including one surface of a first substrate and a solid housing in which a voltage vibration suppression circuit is sealed with a molding material.
本発明の第2の態様においては、第1基板上に半導体素子を搭載する段階と、半導体素子に並列に電圧振動抑制回路を接続する段階と、半導体素子、この半導体素子が搭載された第1基板の一面、及び電圧振動抑制回路をモールド材により封止する段階と、を備える半導体装置の製造方法が提供される。 In the second aspect of the present invention, a stage in which a semiconductor element is mounted on a first substrate, a stage in which a voltage vibration suppression circuit is connected in parallel with the semiconductor element, a semiconductor element, and a first stage in which the semiconductor element is mounted. Provided is a method of manufacturing a semiconductor device comprising one surface of a substrate and a step of sealing a voltage vibration suppression circuit with a molding material.
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the features of the present invention. Sub-combinations of these feature groups can also be inventions.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the inventions that fall within the scope of the claims. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.
図1Aから図1Cは、それぞれ、本実施形態に係る半導体装置100の構成を示す。ここで、図1Aは半導体装置100の構成を上面視において示し、図1Bは側面視における内部構成を示し、図1Cは半導体装置100内の基板13上の回路構成を示す。なお、図1A及び図1Cにおける上下方向及び図1Bにおける前奥方向を縦方向、図1Aから図1Cにおける左右方向を横方向、図1A及び図1Cにおける前奥方向及び図1Bにおける上下方向を高さ方向とする。半導体装置100は、電圧振動抑制回路を半導体素子とともに筐体内に組み込んで配線インダクタンスを低減することで、スイッチ素子の動作により発生し得る高周波ノイズを効率良く抑制することを目的とするものである。
1A to 1C show the configuration of the
半導体装置100は、筐体10、基板13、半導体素子14a及び15a、ダイオード素子14b及び15b、外部端子16〜18、導電部材16a〜18a、外部端子19、並びに電圧振動抑制回路20を備える。
The
なお、本明細書において、「接続」とは、特に断らない限り、通電可能に電気的に接続する意味を含むものとし、間に他の電子部品がある場合も含む。 In addition, in this specification, "connection" shall include the meaning of electrically connecting so as to be energized unless otherwise specified, and also includes the case where there is another electronic component in between.
筐体10は、半導体装置100の構成各部、特に後述する半導体素子14a及び15a、これらが搭載される基板13の一面(一面上に設けられた配線パターン13b1〜13b8)、及び電圧振動抑制回路20を内部に、ただし外部端子19の上端を突出し、基板13の下面を筐体10の底面と面一に露出して封止するとともに、外部端子16〜18のそれぞれの上面を筐体10の上面上に露出して固定する中実な部材である。半導体素子14a及び15aとともに電圧振動抑制回路20を中実な筐体10内に設けることでこれらが発する熱が効率良く放熱され、熱による電圧振動抑制回路20の性能劣化を防止することができる。筐体10は、例えばエポキシ樹脂のような熱硬化性樹脂等のモールド材を用いて中実に成形することで形成される本体11及び端子収容体12を含む。
The
なお、「中実」とは、内部が詰まっていることを意味する。ここで、内部に埋め込まれる部品が中空の場合にモールド材が入らない部分は中空となるが、その部品自体は周囲が埋め込まれていることで内部は中実とみなすことができる。また、モールド材にボイドが発生することもあるが、意図せず発生した中空空間は実質的に中実であるものとする。 In addition, "solid" means that the inside is clogged. Here, when the part to be embedded inside is hollow, the part where the molding material does not enter is hollow, but the part itself can be regarded as solid because the periphery is embedded. In addition, although voids may be generated in the mold material, it is assumed that the hollow space generated unintentionally is substantially solid.
本体11は、一軸方向(すなわち、横方向)を長手とする略直方体及びこの上面中央から上方に突出する略直方体状の突出部11cを有する。本体11の上面には、上面視において突出部11cの中央から図面左方に延びる凹部11bが形成されている。凹部11b内に、後述する端子収容体12を挿入することができる。また、本体11は、4つの角部に上面視において略正方形状、側面視において上側を欠いた段部11aを有し、それぞれの段部11aに高さ方向に貫通する貫通孔11a0が形成されている。貫通孔11a0に上方からボルト等の固定具を差し入れることで、半導体装置100を外部装置等に固定することができる。
The
突出部11cは、凹部11b内に挿入される端子収容体12とともに、一軸方向に溝部を介して連接する複数の端子収容部11c1〜11c3を構成する。突出部11cは、3つの端子収容部11c1〜11c3に対応する凹部11b内の位置にそれぞれ後述する外部端子16〜18を収容する。ただし、外部端子16〜18は、側面視U字状を有し、中央に孔部160〜180が形成されたそれらの上面を上方に向け、U字の開口端を縦方向の一側に向け、これらの内側に端子収容体12を横方向に挿通可能に凹部11b内に配置される。
The protruding
端子収容体12は、端子16b〜18bを収容するとともに外部端子16〜18を固定する部材である。端子収容体12は、本体11の凹部11bと同形状を有する、すなわち一軸方向を長手とする平板上に、3つの端子収容部11c1〜11c3に対応して一軸方向に溝部を介して連接する3つの凸部を有する。3つの凸部のそれぞれの上面中央には、例えば上面視六角形状の穴部121〜123が形成され、端子16b〜18bの一例として同形状のナットが雌ネジを高さ方向に向けてそれぞれ収容されている。
The terminal
複数(本実施形態では一例として3つ)の端子収容部11c1〜11c3は、上述の端子収容体12を、本体11の凹部11b内に収容された外部端子16〜18のそれぞれの内側に通して、凹部11b内を図面右方に挿入することで構成される。このとき、端子収容体12に収容された端子(すなわち、ナット)16b〜18bの雌ネジが、縦方向及び横方向に位置決めされて、外部端子16〜18の孔部160〜180と高さ方向に連通することとなる。それにより、固定具の一例であるボルト(不図示)を、他の半導体装置等に接続するための導電板(不図示)を介し、外部端子16〜18の孔部160〜180に通して端子16b〜18bの雌ネジに螺入することで、導電板を外部端子16〜18に着脱可能に接続することができる。
Terminal
基板13は、第1基板の一例であり、半導体素子等が搭載される平板上の部材であり、例えばDCB(Direct Copper Bonding)基板、AMB(Active Metal Blazing)基板等を採用することができる。基板13は、絶縁板13a並びに回路層13b及び13cを含む。絶縁板13aは、例えば窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックスから構成される板状部材である。回路層13b及び13cは、例えば銅、アルミニウム等の導電性金属を用いて、それぞれ絶縁板13aの上面及び下面に設けられている。なお、回路層13bは、半導体素子及び/又は導電部材に接続する配線パターン13b1〜13b8を含む。
The
なお、基板13上の配線パターン13b1〜13b8のうちの少なくとも1つについて、特に後述する電圧振動抑制回路20に接続する配線パターン13b1,13b3,13b4について、例えば複数のパターンを、絶縁層を介して積層して形成される積層構造の配線パターンとしてよい。積層構造の配線パターンでは、これに流れる電流が積層された複数のパターンを往復することで相互インダクタンス化され、半導体素子14a及び15aと電圧振動抑制回路20との間の配線インダクタンスを小さくすることができる。
For at least one of the
半導体素子14a及び15aは、それぞれ第1及び第2半導体素子の一例であり(第2及び第1半導体素子の一例でもよい)、例えばSiC等の化合物半導体からなるスイッチング素子(すなわち、SiC半導体素子)であり、表面及び裏面のそれぞれに電極を有する縦型の金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)等を採用することができる。なお、本実施形態では、IGBTを採用する。また、半導体素子14a及び15aは、縦型の素子に限らず、表面にのみ電極が設けられた横型の素子であってもよい。半導体素子14a及び15aは、それぞれ、基板13上の配線パターン13b1及び13b3上に搭載される。
The
半導体素子14a及び15aは、IGBT(又はMOSFET)の場合に、表面にエミッタ電極(ソース電極)及びゲート電極、裏面にコレクタ電極(ドレイン電極)を有する。半導体素子14a及び15aは、はんだ等の接合材により、それぞれ、裏面を配線パターン13b2及び13b1に接合することで基板13上に固定される。
In the case of an IGBT (or MOSFET), the
ダイオード素子14b及び15bは、SiCからなる整流素子であり、一例として、表面及び裏面のそれぞれに電極を有する縦型のショットキーバリアダイオード(SBD)を採用することができる。なお、ダイオード素子14b及び15bは、縦型の素子に限らず、表面にのみ電極が設けられた横型の素子であってもよい。ダイオード素子14b及び15bは、それぞれ、基板13上の配線パターン13b2及び13b1上に搭載される。
The
ダイオード素子14b及び15bは、表面にアノード電極及び裏面にカソード電極を有する。ダイオード素子14b及び15bは、はんだ等の接合材により、それぞれ、裏面を配線パターン13b2及び13b1に接合することで基板13上に固定される。それにより、ダイオード素子14b及び15bのカソード電極は、それぞれ、半導体素子14a及び15aのコレクタ電極に接続される。
The
なお、通常、半導体素子14a及び15aに寄生ダイオードが含まれるため、必ずしも、ダイオード素子14b及び15bを設けなくてもよい。
Since the
また、半導体素子14aのエミッタ電極及びダイオード素子14bのアノード電極は、例えば銅、アルミニウム等の導電性金属又は鉄アルミ合金等の導電性合金からなるワイヤ14cを用いて、基板13上の配線パターン13b3に接続される。それにより、半導体素子14a及びダイオード素子14bが逆並列に接続されてスイッチング装置を構成する。また、半導体素子15aのエミッタ電極及びダイオード素子15bのアノード電極は、ワイヤ14cと同様のワイヤ15cを用いて、基板13上の配線パターン13b2に接続される。それにより、半導体素子15a及びダイオード素子15bが逆並列に接続されてスイッチング装置を構成するとともに、逆並列に接続された半導体素子14a及びダイオード素子14bに直列に接続される。さらに、半導体素子14a及び15aのゲート電極はワイヤを用いて基板13上の配線パターン13b8及び13b5に接続される。
Further, the emitter electrode of the
外部端子16〜18は、半導体素子14a及び15aから出力される電流を導通して半導体装置100外に出力するための端子であり、例えば銅、アルミニウム等の導電性金属の板状部材を側面視U字状に変形して形成される。外部端子16〜18は、先述のとおり、上面の中央にそれぞれ孔部160〜180が形成され、3つの端子収容部11c1〜11c3に対応する筐体10の凹部11b内の位置に配置される。
The
導電部材16a〜18aは、それぞれ、基板13上の配線パターン13b1〜13b3と外部端子16〜18との間に設けられて、それらの間で半導体素子14a及び15aから出力される電流を通電するための導電性の部材であり、一例として銅、アルミニウム等の導電性金属を用いて平板状又は円柱状に成形されている。
The
導電部材16a〜18aは、それぞれの下端をはんだ等の接合材により又は超音波接合により配線パターン13b1〜13b3に接合することで基板13上に立設され、それぞれの上端をはんだ、ロウ付け、又はカシメにより外部端子16〜18の下面に接続される。導電部材16aにより、半導体素子15aのコレクタ電極及びダイオード素子15bのカソード電極が配線パターン13b1及び端子16b介して外部端子16に接続され、導電部材17aにより、半導体素子14aのコレクタ電極、ダイオード素子14bのカソード電極、半導体素子15aのエミッタ電極、及びダイオード素子15bのアノード電極が配線パターン13b2、ワイヤ15c、及び端子17b介して外部端子17に接続され、導電部材18aにより、半導体素子14aのエミッタ電極及びダイオード素子14bのアノード電極が配線パターン13b3、ワイヤ14c、及び端子18b介して外部端子18に接続される。
The
外部端子19は、半導体装置100外から半導体素子14a及び15aに制御信号を入力する、また半導体素子14a及び15aの出力信号を半導体装置100外に出力するための端子である。外部端子19は、例えば銅、アルミニウム等の導電性金属を用いて高さ方向を長手とする平板状に成形されている。外部端子19は、4つの端子を含み、それぞれ基板13の配線パターン13b5〜13b8に立設され、筐体10の上面から突出する。配線パターン13b5及び13b8上の外部端子19は、ワイヤを介して半導体素子15a及び14aのゲート電極に接続されて、ゲート端子として機能する。なお、配線パターン13b6及び13b7は、それぞれ、配線パターン13b2及び13b3に接続し、それらの上の外部端子19は、配線パターン13b2及び13b3を介して半導体素子15a及び14aのエミッタ電極に接続されて、エミッタ端子として機能する。
The
電圧振動抑制回路20は、半導体素子14a及び15a並びにダイオード素子14b及び15bに並列に接続して、それらの動作により発生し得る高周波ノイズを抑制するスナバ回路である。SiC−SBD等のSiC素子を搭載した半導体装置100では、その動作が高速であることから動作時に高周波のノイズが発生することがあり、ノイズはSiC−SBDの接合容量に起因して例えば10MHz以上20MHz以下とより高周波であることから、装置内の寄生容量を通ってほとんど減衰することなく装置外に漏洩するおそれがある。電圧振動抑制回路20は、そのような高周波のノイズを抑制する。電圧振動抑制回路20は、本実施形態では基板13上に搭載され、抵抗素子23及び容量素子24を有する。
The voltage
抵抗素子23は、半導体装置100から出力される高周波ノイズの電力を消費するための素子であり、基板13上の配線パターン13b1及び13b4の間に接続される。抵抗素子23は、例えばステンレス等から形成される金属シート抵抗を採用することができる。高耐熱の金属シート抵抗を用いることにより、電圧振動抑制回路20を半導体素子14a及び15aが搭載される基板13上に配置し、筐体10内に封止して、半導体装置100を製造することが可能となる。また、抵抗素子23は、弾力を有する抵抗素材を用いて柔軟な形状に成形される。これにより、半導体素子14a及び15aの動作による短パルス電流の導通にともなう熱ストレスを緩衝することができ、機械的振動に対する電圧振動抑制回路20の信頼性を向上することができる。なお、抵抗素子23の構成の詳細については後述する。
The
容量素子24は、半導体装置100から出力される高周波ノイズの電力を吸収するための素子であり、基板13上の配線パターン13b3及び13b4の間に接続されて、抵抗素子23に直列に接続される。容量素子24は、例えば誘電体としてポリイミド又は木材パルプを加工した紙を用いた薄膜コンデンサを採用することができる。100℃以上の高温に耐える薄膜誘電体を用いることにより、電圧振動抑制回路20を半導体素子14a及び15aが搭載される基板13上に配置し、筐体10内に封止して、半導体装置100を製造することが可能となる。また、容量素子24は、弾力を有するポリイミド又は紙を用いて柔軟に形成されている。これにより、半導体素子14a及び15aの動作による短パルス電流の導通にともなう熱ストレスを緩衝することができ、機械的振動に対する電圧振動抑制回路20の信頼性を向上することができる。なお、容量素子24の構成の詳細については後述する。
The
抵抗素子23及び容量素子24は、配線パターン13b1及び13b3を介して、半導体素子14a及び15a並びにダイオード素子14b及び15bに並列に接続される。ここで、容量素子24は、例えば100nF、より好ましくは1nF以上20nF以下の容量を有する。抵抗素子23は、例えば1Ω以上10Ω以下の抵抗を有する。それにより、電圧振動抑制回路20は、半導体素子14a及び15aの動作時、特にターンオン時における1MHz以上100MHzの電圧変動、好ましくは10MHz以上の電圧変動、より好ましくは10MHz以上20MHz以下の電圧変動を抑制する。
The
上述のように電圧振動抑制回路20は、基板13上に搭載され、導電部材の一例である配線パターン13b1、13b3、及び13b4により電気的に接続され、基板13上に搭載される半導体素子14a及び15a、基板13上の導電部材とともに中実な筐体10内に封止される。電圧振動抑制回路20を半導体素子14a及び15aが封止される筐体10内に設けることで、それらを接続する導電部材が短くなり、それにより配線インダクタンスが小さくなり、特に導電部材のインダクタンスが、電圧振動抑制回路20に並列に接続する、半導体素子14a及び15aを含む外部端子16及び18間の回路内の配線インダクタンスより小さくなり、そして導電部材を介して半導体素子14a及び15aに並列に接続される電圧振動抑制回路20により、その振動抑制効果を損なうことなく、半導体素子の動作に伴う高周波の電圧振動を抑制することが可能となる。また、配線インダクタンスが小さくなることで、小さい抵抗値の抵抗素子及び小さい容量の容量素子から電圧振動抑制回路20を構成することができ、それにより半導体装置100の小型化及び効率化を図ることができる。また、半導体素子14a,15aがSiC半導体素子であることで、大電流を導通可能なSiC半導体素子の動作に伴う高周波の電圧振動が電圧振動抑制回路20により抑制されることとなる。
As described above, the voltage
図2Aは、半導体装置100の回路構成を示す。半導体素子14a及び15aは、配線パターン13b1〜13b3、ワイヤ14c及び15c、並びに導電部材16a及び18aを介して外部端子16及び18の間に直列に接続されている。ダイオード素子14bは、配線パターン13b2、13b3、及びワイヤ14cを介して半導体素子14aに並列に接続され、ダイオード素子15bは、配線パターン13b1、13b2、及びワイヤ15cを介して半導体素子15aに並列に接続されている。また、電圧振動抑制回路20は、配線パターン13b1及び13b3を介して外部端子16及び18の間に、半導体素子14a及び15a(並びにダイオード素子14b及び15b)と並列に接続されている。
FIG. 2A shows the circuit configuration of the
半導体装置100において、半導体素子14a及び15aは、外部端子19、配線パターン13b8及び13b5並びにワイヤを介して制御信号(これに含まれるスイッチング信号)がそれぞれのゲート電極に入力されることでオンオフされて、外部端子16から外部端子17又は外部端子17から外部端子18に電流を通す又は止める。また、電圧振動抑制回路20は、半導体素子14a及び15aの動作により発生し得る高周波ノイズを抑制する。
In the
なお、電圧振動抑制回路20は、半導体素子14a及び15a(並びにダイオード素子14b及び15b)に対して共通に設けるに限らず、半導体素子14a(及びダイオード素子14b)並びに半導体素子15a(及びダイオード素子15b)のそれぞれに対して個別に設けてもよい。
The voltage
図2Bは、第1の変形例に係る半導体装置110の回路構成を示す。半導体素子14a及び15a並びにダイオード素子14b及び15bは、半導体装置100と同様に外部端子16及び18の間に接続されている。これに対して、2つの電圧振動抑制回路20の一方が、外部端子16及び17の間に半導体素子15a(及びダイオード素子15b)と並列に接続され、他方が外部端子17及び18の間に半導体素子14a(及びダイオード素子14b)と並列に接続されている。
FIG. 2B shows the circuit configuration of the
なお、変形例に係る半導体装置110において、半導体素子14a(及びダイオード素子14b)並びに半導体素子15a(及びダイオード素子15b)のそれぞれに対して電圧振動抑制回路20を設けるに限らず、一方にのみ設けることとしてもよい。
In the
図3は、抵抗素子23の構成を示す。抵抗素子23は、抵抗体23a及び絶縁体23bを有する。抵抗体23aは、ステンレス等から構成される板状の金属導体を、絶縁体23bを挟んで屈曲成形することで形成される。抵抗体23aは、例えばステンレス繊維を用いた紙にすることにより柔軟性、発熱性に優れた構造とすることができる。ここでいう紙とは、繊維同士の接続点が化学結合されたシート状のものを指す。繊維はステンレスなどの金属繊維でもよく、前記金属繊維に木材パルプなどの植物由来の繊維を混合した複合繊維にしてもよい。また、屈曲構造とすることにより、抵抗体23aの絶縁体23bより上側部分を流れる電流は、抵抗体23aの絶縁体23bより下側部分を流れる電流に対して逆向きになり、これらの電流により生じる磁界を相殺できる。抵抗体23aの両端は、逆向きに屈曲され、電極23a1及び23a2が設けられる。ここで、電極23a1及び23a2の少なくとも一方について、例えばそれぞれ絶縁層を介して金属層を積層した構造の電極としてよい。積層構造の電極では、これに流れる電流が積層された複数の金属層を往復することで相互インダクタンス化され、半導体素子14a及び/又は15aと電圧振動抑制回路20との間の配線インダクタンスを小さくすることができる。絶縁体23bは弾性を有し、抵抗体23aがこれを挟むことで、抵抗素子23が抵抗体23aと絶縁体23bの積層方向に柔軟に構成される。なお、この構造の抵抗素子は、少なくとも100℃以上の耐熱性を有する。
FIG. 3 shows the configuration of the
図4は、容量素子24の構成を示す。容量素子24は、内部電極24a1〜24a4、誘電体24b1〜24b3、並びに電極24d1及び24d2を有する。
FIG. 4 shows the configuration of the
内部電極24a1〜24a4は、金属等から構成される導体板である。内部電極24a1〜24a4は、基端が電極24d1又は24d2に接続され、それぞれ誘電体24b1〜24b3を介して積層され、先端が隣接する誘電体で覆われている。内部電極24a1〜24a4の基端は、内部電極の積層方向に互い違いに左右に配置されている。すなわち、内部電極24a1及び24a3は基端を図面左方に向け、内部電極24a2及び24a4は基端を図面右方に向けて積層される。 The internal electrodes 24a 1 to 24a 4 are conductor plates made of metal or the like. The base ends of the internal electrodes 24a 1 to 24a 4 are connected to the electrodes 24d 1 or 24d 2 , are laminated via dielectrics 24b 1 to 24b 3 , respectively, and the tips are covered with adjacent dielectrics. The base ends of the internal electrodes 24a 1 to 24a 4 are alternately arranged on the left and right in the stacking direction of the internal electrodes. That is, the internal electrodes 24a 1 and 24a 3 are laminated with their base ends facing the left side of the drawing, and the internal electrodes 24a 2 and 24a 4 are laminated with their base ends facing the right side of the drawing.
誘電体24b1〜24b3は、樹脂、木材パルプ等を加工した紙から形成される。誘電体24b1〜24b3は、内部電極24a1及び24a3の基端の間並びに内部電極24a2及び24a4の基端の間に設けられ、内部電極24a1〜24a4のそれぞれの基端とは反対側の先端を覆う。
The dielectrics 24b 1 to 24b 3 are formed from processed paper such as resin and wood pulp. Dielectric 24b 1 ~24b 3 is provided between the proximal end of the inner electrodes 24a 1 and between the proximal ends of 24a 3 and internal electrodes 24a 2 and 24a 4, each of the proximal end of the
電極24d1は、内部電極24a1及び24a3の基端に接続され、電極24d2は、内部電極24a2及び24a4の基端に接続される。電極24d1及び24d2の少なくとも一方は、例えばそれぞれ絶縁層を介して金属層を積層した構造の電極としてよい。積層構造の電極では、これに流れる電流が積層された複数の金属層を往復することで相互インダクタンス化され、半導体素子14a及び15aと電圧振動抑制回路20との間の配線インダクタンスを小さくすることができる。
The electrode 24d 1 is connected to the proximal ends of the internal electrodes 24a 1 and 24a 3 , and the electrode 24d 2 is connected to the proximal ends of the internal electrodes 24a 2 and 24a 4 . At least one of the electrodes 24d 1 and 24d 2 may be, for example, an electrode having a structure in which a metal layer is laminated via an insulating layer. In an electrode having a laminated structure, the current flowing through the electrode can be made into mutual inductance by reciprocating between a plurality of laminated metal layers, and the wiring inductance between the
図4は、内部電極が4層、誘電体層が3層の構造について説明したものであるが、積層数はこれに限るものではない。なお、この構造の容量素子は少なくとも100℃以上の耐熱性を有する。 FIG. 4 describes a structure in which the internal electrodes have four layers and the dielectric layer has three layers, but the number of layers is not limited to this. The capacitive element having this structure has a heat resistance of at least 100 ° C. or higher.
半導体装置100の製造方法について、図5を用いて説明する。図5は、半導体装置100の製造工程のフローを示す。
A method of manufacturing the
まず、ステップS11において、半導体素子14a,14b及び15a,15bを基板13上に搭載する。半導体素子14a,14b及び15a,15bは、それぞれ、基板13の配線パターン13b2及び13b1にはんだ層を介して支持される。
First, in step S11, the
次に、ステップS12において、電圧振動抑制回路20を基板13上に搭載して、半導体素子14a,14b及び15a,15bに並列に接続する。電圧振動抑制回路20は金属シート抵抗である抵抗素子23及び薄膜コンデンサである容量素子24を直列に接続して含み、抵抗素子23が基板13の配線パターン13b1及び13b4の間にはんだ層を介して接続され、容量素子24が配線パターン13b3及び13b4の間にはんだ層を介して接続される。半導体素子14a,14b及び15a,15bと電圧振動抑制回路20とが、導電部材である配線パターン13b1〜13b4を介して電気的に接続される。
Next, in step S12, the voltage
次に、ワイヤ14c及び15cを用いて、半導体素子14a,14b,15a及び15bの表面電極を基板13上の配線パターン13b2,13b3,13b5,13b8に接続する。
Next, the surface electrodes of the
次に、導電部材16a〜18aを、それぞれの下端をはんだ等の接合材により配線パターン13b1〜13b3に接合することで、基板13上に立設する。また、外部端子19の4つの端子を、それぞれ基板13の配線パターン13b5〜13b8に立設する。
Next, the
次に、ステップS13において、リフロー炉等を用いてはんだを溶融して、半導体素子14a,14b及び15a,15b、電圧振動抑制回路20の抵抗素子23及び容量素子24、導電部材16a〜18aを基板13上に接合する。このとき、溶融したはんだの温度は例えば約300℃に達するため、その熱が基板13等を伝わって電圧振動抑制回路20の抵抗素子23及び容量素子24を加熱し、それらの特性を変化させ得る。しかし、本実施形態では、高耐熱の金属シート抵抗及び薄膜コンデンサを使用していることで、組立時に加熱されて特性を変化させることはなく、電圧振動抑制回路20を筐体10内で半導体素子14a,14b及び15a,15bの直近に配置し、半導体素子に接続して、配線インダクタンスを低減することができる。
Next, in step S13, the solder is melted using a reflow furnace or the like, and the
最後に、ステップS14において、半導体素子14a,14b及び15a,15b、これらが搭載された基板13の一面(一面上に設けられた配線パターン13b1〜13b8を含む)、及び電圧振動抑制回路20をモールド材により封止して、中実な筐体10を成形する。このとき、モールド材により電圧振動抑制回路20の抵抗素子23及び容量素子24は例えば200℃の温度に加熱され、それらの特性を変化させ得る。しかし、本実施形態では、高耐熱の金属シート抵抗及び薄膜コンデンサを使用していることで、組立時に加熱されて特性を変化させることはなく、電圧振動抑制回路20を筐体10内に組み込むことができる。
Finally, in step S14, the
図6Aから図6Cは、第2の変形例に係る半導体装置120の構成を示す。ここで、図6Aは半導体装置120の構成を側面視において示し、図6Bは基板13上の回路構成を示し、図6Cは配線基板21上の回路構成を示す。半導体装置120は、筐体10、基板13、半導体素子14a及び15a、ダイオード素子14b及び15b、導通ポスト14a0,14b0,14d,14e,15a0,15b0及び15d、外部端子16〜18、導電部材16a〜18a、外部端子19、配線基板21、並びに電圧振動抑制回路20を備える。これらの構成各部のうち、半導体装置100の構成各部と対応するものについては同じ符号を付し、その説明を省略する。
6A to 6C show the configuration of the
筐体10は、半導体装置120の構成各部、特に半導体素子14a及び15a、これらが搭載される基板13の一面、電圧振動抑制回路20、及びこれを搭載する配線基板21を内部に、ただし外部端子19の上端を突出し、基板13の下面を筐体10の底面と面一に露出して封止するとともに、外部端子16〜18のそれぞれの上面を筐体10の上面上に露出して固定する中実な部材である。半導体素子14a及び15aとともに電圧振動抑制回路20を中実な筐体10内に設けることでこれらが発する熱が効率良く放熱され、熱による電圧振動抑制回路20の性能劣化を防止することができる。筐体10は、半導体装置100の筐体10と同様に構成され、本体11及び端子収容体12を含む。
The
基板13は、第1基板の一例であり、半導体装置100の基板13と同様に絶縁板13a並びに回路層13b及び13cを含む。ただし、回路層13bは、半導体素子及び/又は導電部材に接続する配線パターン13b1〜13b3を含む。
The
半導体素子14a及び15aは、半導体装置100の半導体素子14a及び15aと同様のSiC半導体素子である。半導体素子14a及び15aは、それぞれ、基板13上の配線パターン13b2及び13b1上に搭載される。半導体素子14a及び15aは、IGBT(又はMOSFET)の場合に、表面にエミッタ電極(ソース電極)及びゲート電極、裏面にコレクタ電極(ドレイン電極)を有する。半導体素子14a及び15aは、はんだ等の接合材により、それぞれ、裏面を配線パターン13b2及び13b1に接合することで基板13上に固定される。
The
ダイオード素子14b及び15bは、半導体装置100のダイオード素子14b及び15bと同様のSiCからなる整流素子である。ダイオード素子14b及び15bは、それぞれ、基板13上の配線パターン13b2及び13b1上に搭載される。ダイオード素子14b及び15bは、表面にアノード電極及び裏面にカソード電極を有する。ダイオード素子14b及び15bは、はんだ等の接合材により、それぞれ、裏面を配線パターン13b2及び13b1に接合することで基板13上に固定される。それにより、ダイオード素子14b及び15bのカソード電極は、それぞれ、半導体素子14a及び15aのコレクタ電極に接続される。
The
導通ポスト14a0,14b0,14d,14e,15a0,15b0及び15dは、基板13上の配線パターン13b1〜13b3、半導体素子14a,15a又はダイオード素子14b,15bの表面電極を後述する配線基板21上の配線パターン21a1〜21a3,21b1,又は21b4に接続して、それらの間で通電するための導電部材であり、一例として銅、アルミニウム等の導電性金属を用いて円柱状に成形されている。なお、これらの導通ポストは、その下端をはんだ等の接合材により半導体素子14a等に接続することでそれらの上に立設され、上端をはんだ、ロウ付け、又はカシメにより配線基板21上の配線パターンに接続される。
For the
導通ポスト14a0及び15a0は、各3つのポストを含む。それらのうちの各2つのポストはそれぞれ半導体素子14a及び15aのエミッタ電極上に立設され、配線基板21上の配線パターン21a2及び21a1にそれぞれ接続する。残りの各1つのポストは、半導体素子14a及び15aのゲート電極上に立設され、配線基板21上の配線パターン21b4及び21b1にそれぞれ接続する。導通ポスト14b0及び15b0は、各2つのポストを含み、ダイオード素子14b及び15bのアノード電極上にそれぞれ立設され、配線基板21上の配線パターン21a2及び21a1にそれぞれ接続する。導通ポスト15d,14d,14eは、各2つのポストを含み、それぞれ基板13の配線パターン13b1〜13b3上に立設され、配線基板21上の配線パターン21a3,21a1,21a2に接続する。それにより、半導体素子14a及びダイオード素子14bが逆並列に接続されてスイッチング装置を構成し、半導体素子15a及びダイオード素子15bが逆並列に接続されてスイッチング装置を構成し、これら2つのスイッチング装置が直列に接続される。
外部端子16〜18は、半導体装置100の外部端子16〜18と同様である。
The
導電部材16a〜18aは、それぞれ、基板13上の配線パターン13b1、13b2、及び基板13上に立設され、導電部材18aは配線基板21上の配線パターン21a2を介して、外部端子16〜18に接続して、それらの間で半導体素子14a及び15aから出力される電流を通電する。
The conductive members 16a to 18a are erected on the wiring patterns 13b 1 and 13b 2 on the
外部端子19は、4つの端子を含み、基板13上の図面右側に立設され、配線基板21上の配線パターン21b1〜21b4を介して筐体10の上面から突出する。
The
配線基板21は、第2基板の一例であり、半導体素子14a及び15aの電極を外部端子16〜19に接続する基板であり、絶縁板21a及び回路層21bを有する。絶縁板21aは、例えばガラスエポキシ材等から構成されるリジッド基板又はポリイミド材等から構成される柔軟性のある基板を採用することができる。回路層21bは、銅、アルミニウム等の導電性金属を用いて、絶縁板21aの表面に設けられた配線パターン21a1〜21a4及び21b1〜21b4を有する。なお、配線パターン21b2及び21b3は、配線パターン21a1及び21a2に接続する。
The
なお、配線基板21上の配線パターン21a1〜21a4及び21b1〜21b4のうちの少なくとも1つについて、特に電圧振動抑制回路20に接続する配線パターン21a2〜21a4について、例えば複数のパターンを絶縁層を介して積層して形成される積層構造の配線パターンとしてよい。積層構造の配線パターンでは、これに流れる電流が積層された複数のパターンを往復することで相互インダクタンス化され、半導体素子14a及び15aと電圧振動抑制回路20との間の配線インダクタンスを小さくすることができる。
Note that at least one of the
先述の4つの外部端子19は、それぞれ、配線パターン21b1〜21b4に接続する。配線パターン21b4及び21b1上の外部端子19は、導通ポスト14a0及び15a0を介して半導体素子14a及び15aのゲート電極に接続されて、ゲート端子として機能する。なお、配線パターン21b2及び21b3は、それぞれ、配線パターン21a1及び21a2に接続し、それらの上の外部端子19は、配線パターン21a1及び21a2並びに導通ポスト14a0及び15a0を介して半導体素子15a及び14aのエミッタ電極に接続されて、エミッタ端子として機能する。
The four
電圧振動抑制回路20は、半導体装置100の電圧振動抑制回路20と同様に半導体素子14a及び15a並びにダイオード素子14b及び15bに並列に接続して、それらの動作により発生し得る高周波ノイズを抑制する回路である。電圧振動抑制回路20は、本実施形態では配線基板21上に搭載され、抵抗素子23及び容量素子24を有する。
The voltage
抵抗素子23は、半導体装置100における抵抗素子23と同様に柔軟に構成された金属シート抵抗であり、配線基板21上の配線パターン21b3及び21b4の間に接続される。
The
容量素子24は、半導体装置100における容量素子24と同様に柔軟に構成された薄膜コンデンサであり、配線基板21上の配線パターン21a2及び21a4の間に接続される。
The
抵抗素子23及び容量素子24は、配線パターン21a2及び21a3並びに導通ポスト14a0,14b0及び15d、配線パターン13b1を介して、半導体素子14a及び15a並びにダイオード素子14b及び15bに並列に接続される。
The
上述のように電圧振動抑制回路20は、配線基板21上に搭載され、導電部材の一例である導通ポスト14a0,14b0,14d,14e,15a0,15b0及び15dにより電気的に接続され、基板13上に搭載される半導体素子14a及び15a並びに導電部材とともに中実な筐体10内に封止される。電圧振動抑制回路20を半導体素子14a及び15aが封止される筐体10内に設けることで、それらを接続する導電部材が短くなり、それにより配線インダクタンスが小さくなり、そして導電部材を介して半導体素子14a及び15aに並列に接続される電圧振動抑制回路20により、その振動抑制効果を損なうことなく、半導体素子の動作に伴う高周波の電圧振動を抑制することが可能となる。
As described above, the voltage
半導体装置120の製造方法について、図7を用いて説明する。図7は、半導体装置120の製造工程のフローを示す。
A method of manufacturing the
まず、ステップS21において、半導体素子14a,14b及び15a,15bを基板13上に搭載する。半導体素子14a,14b及び15a,15bは、それぞれ、基板13の配線パターン13b2及び13b1にはんだ層を介して支持される。
First, in step S21, the
次に、ステップS22において、電圧振動抑制回路20を配線基板21上に搭載する。電圧振動抑制回路20は金属シート抵抗である抵抗素子23及び薄膜コンデンサである容量素子24を直列に接続して含み、抵抗素子23が配線基板21の配線パターン21b3及び21b4の間にはんだ層を介して接続され、容量素子24が配線パターン21b2及び13b4の間にはんだ層を介して接続される。
Next, in step S22, the voltage
次に、ステップS23において、電圧振動抑制回路20を半導体素子14a,14b及び15a,15bに並列に接続する。
Next, in step S23, the voltage
まず、導電部材16a〜18aを、それぞれの下端をはんだ等の接合材により配線パターン13b1〜13b3に接合することで、基板13上に立設する。また、外部端子19の4つの端子を、基板13上に立設する。さらに、導通ポスト14a0,14b0,14d,14e,15a0,15b0及び15dを、基板13上の配線パターン13b1〜13b3、半導体素子14a,15a及びダイオード素子14b,15bの表面電極上に立設する。
First, the
そして、配線基板21を基板13上に支持する。それにより、導通ポスト14a0,14b0,14d,14e,15a0,15b0及び15dを介して、基板13上の配線パターン13b1〜13b3、半導体素子14a,15a及びダイオード素子14b,15bの表面電極がそれぞれ配線基板21上の配線パターン21a1〜21a3,21b1及び21b4に接続される。また、電圧振動抑制回路20が、導電部材である導通ポスト14a0及び15dを介して、半導体素子14a,14b及び15a,15bに並列に接続される。
Then, the
次に、ステップS24において、リフロー炉等を用いてはんだを溶融して、半導体素子14a,14b及び15a,15b、導電部材16a〜18aを基板13上に接合し、電圧振動抑制回路20の抵抗素子23及び容量素子24を配線基板21上に接合する。このとき、溶融したはんだの温度は例えば約300℃に達するため、その熱が基板13等を伝わって配線基板21上の電圧振動抑制回路20の抵抗素子23及び容量素子24を加熱し、それらの特性を変化させ得る。しかし、本実施形態では、高耐熱の金属シート抵抗及び薄膜コンデンサを使用していることで、組立時に加熱されて特性を変化させることはなく、電圧振動抑制回路20を筐体10内で半導体素子14a,14b及び15a,15bの直近に配置し、半導体素子に接続して、配線インダクタンスを低減することができる。
Next, in step S24, the solder is melted using a reflow furnace or the like, the
最後に、ステップS25において、半導体素子14a,14b及び15a,15b、これらが搭載された基板13の一面、配線基板21とともに電圧振動抑制回路20をモールド材により封止して、中実な筐体10を成形する。
Finally, in step S25, the voltage
図8Aから図8Cは、半導体装置におけるターンオン時の電流及び電圧の過渡的変化を示す。ここで、図8Aは、第1の比較例として、電圧振動抑制回路を搭載しない半導体装置における過渡的変化、図8Bは、第2の比較例として、電圧振動抑制回路20を装置外に搭載した半導体装置における過渡的変化、図8Cは、電圧振動抑制回路20を装置内に搭載した本実施形態に係る半導体装置100における過渡的変化を示す。ここで、電圧振動抑制回路20において、抵抗素子23の抵抗1.5Ω及び容量素子24の容量10nFとした。過渡応答試験では、第1の比較例に係る半導体装置、第2の比較例に係る半導体装置、本実施形態に係る電圧振動抑制回路20を装置内に搭載した半導体装置100のそれぞれにおいて、外部端子16及び18間に電圧源を接続し、ゲート電圧VGEを入力して半導体素子14aをオンした際に、これを通電して外部端子18から出力される電流IC並びに外部端子17及び18間に加わる電圧VCEの過渡応答特性を測定した。
8A-8C show transient changes in current and voltage during turn-on in semiconductor devices. Here, FIG. 8A shows a transient change in a semiconductor device not equipped with a voltage vibration suppression circuit as a first comparative example, and FIG. 8B shows a voltage
第1の比較例において、半導体素子14aがゲート電圧VGEに応答して約200nsにてオンすると、電流ICは、約200nsから増加しておよそ280nsにてピークを呈して減少に転じ、およそ300nsにてディップを呈して再度増加に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。一方、電圧VCEは、約200nsから減少しておよそ300nsにてディップを呈して増加に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。ここで、電流IC及び電圧VCEの振動は、おおよそ1000nsで減衰する。
In the first comparative example, the
第2の比較例において、半導体素子14aがゲート電圧VGEに応答して約200nsにてオンすると、第1の比較例と同様に、電流ICは、約200nsから増加しておよそ280nsにてピークを呈して減少に転じ、およそ300nsにてディップを呈して再度増加に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。一方、電圧VCEは、約200nsから減少しておよそ300nsにてディップを呈して増加に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。電流IC及び電圧VCEの振動は、第1の比較例1に対して若干小さい程度であり、おおよそ1000nsで減衰する。従って、装置外に搭載された電圧振動抑制回路20の振動抑制効果はさほど見られない。
In the second comparative example, the
実施例において、半導体素子14aがゲート電圧VGEに応答して約180nsにてオンすると、電流ICは、約200nsから増加しておよそ250nsにてピークを呈して減少に転じ、およそ270nsにてディップを呈して再度増加に転じ、以降、約50nsの周期で微小な増減(すなわち、約20MHzで微小振動)を繰り返して飽和する。一方、電圧VCEは、およそ190nsから減少しておよそ310nsにておよそ一定に収束する。電流IC及び電圧VCEの振動は、比較例1及び2に対して小さく、おおよそ400nsで十分に減衰する。従って、装置内に搭載した電圧振動抑制回路20の振動抑制効果が十分に現れている。
In embodiments, the
図9Aから図9Cは、半導体装置におけるターンオフ時の電流及び電圧の過渡的変化を示す。ここで、図9Aは、第1の比較例として、電圧振動抑制回路を搭載しない半導体装置における過渡的変化、図9Bは、第2の比較例として、電圧振動抑制回路20を装置外に搭載した半導体装置における過渡的変化、図9Cは、電圧振動抑制回路20を装置内に搭載した本実施形態に係る半導体装置100における過渡的変化を示す。ここで、電圧振動抑制回路20において、先と同様に、抵抗素子23の抵抗1.5Ω及び容量素子24の容量10nFとした。過渡応答試験では、第1の比較例に係る半導体装置、第2の比較例に係る半導体装置、本実施形態に係る電圧振動抑制回路20を装置内に搭載した半導体装置100のそれぞれにおいて、外部端子16及び18間に電圧源を接続し、ゲート電圧VGEを入力して半導体素子14aをオフした際に、これを通電して外部端子18から出力される電流IC並びに外部端子17及び18間に加わる電圧VCEの過渡応答特性を測定した。
9A-9C show transient changes in current and voltage during turn-off in semiconductor devices. Here, FIG. 9A shows a transient change in a semiconductor device not equipped with a voltage vibration suppression circuit as a first comparative example, and FIG. 9B shows a voltage
第1の比較例において、半導体素子14aがゲート電圧VGEに応答して約150nsにてオフすると、電流ICは、約180nsから減少しておよそ220nsにてディップを呈して増加に転じ、およそ250nsにてピークを呈して再度増加に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。一方、電圧VCEは、約180nsから増加しておよそ210nsにてピークを呈して減少に転じ、およそ240nsにてディップを呈して減少に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。ここで、電流IC及び電圧VCEの振動は、おおよそ1000nsで減衰する。
In the first comparative example, the
第2の比較例において、半導体素子14aがゲート電圧VGEに応答して約150nsにてオフすると、第1の比較例と同様に、電流ICは、約180nsから減少しておよそ220nsにてディップを呈して増加に転じ、およそ250nsにてピークを呈して再度増加に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。一方、電圧VCEは、約180nsから増加しておよそ210nsにてピークを呈して減少に転じ、およそ240nsにてディップを呈して減少に転じ、以降、約50nsの周期で増減(すなわち、約20MHzで振動)を繰り返して飽和する。電流IC及び電圧VCEの振動は、第1の比較例1に対して若干小さい程度であり、おおよそ1000nsで減衰する。従って、装置外に搭載された電圧振動抑制回路20の振動抑制効果はさほど見られない。
In the second comparative example, the
実施例において、半導体素子14aがゲート電圧VGEに応答して約130nsにてオフすると、電流ICは、約170nsから減少しておよそ220nsにてディップを呈して増加に転じ、およそ240nsにてピークを呈して再度減少に転じ、以降、約50nsの周期で微小な増減(すなわち、約20MHzで微小振動)を繰り返して飽和する。一方、電圧VCEは、およそ170nsから増加して、およそ210nsにてピークを呈して減少に転じ、緩やかに減衰する。電流IC及び電圧VCEの振動は、比較例1及び2に対して小さく、おおよそ400nsで十分に減衰する。従って、装置内に搭載した電圧振動抑制回路20の振動抑制効果が十分に現れている。
In embodiments, the
上述の半導体装置100のターンオン及びターンオフに対する電流及び電圧の過渡応答試験の結果より、半導体装置100内に搭載された電圧振動抑制回路20により、半導体素子の動作時における高周波の電流及び電圧変動を抑制できることが確認できた。
Based on the results of the current and voltage transient response tests for turn-on and turn-off of the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that such modified or improved forms may also be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of operations, procedures, steps, steps, etc. in the devices, systems, programs, and methods shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first", "next", etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.
10…筐体、11…本体、11a…段部、11a0…貫通孔、11b…凹部、11c…突出部、11c1〜11c3…端子収容部、12…端子収容体、121〜123…穴部、13…基板(第1基板の一例)、13a…絶縁板、13b…回路層、13b1〜13b8…配線パターン(導電部材の一例)、14a…半導体素子(第1又は第2半導体素子の一例)、14a0…導通ポスト(導電部材の一例)、14b…ダイオード素子、14b0…導通ポスト(導電部材の一例)、14c…ワイヤ、14d…導通ポスト(導電部材の一例)、14e…導通ポスト(導電部材の一例)、15a…半導体素子(第1又は第2半導体素子の一例)、15a0…導通ポスト(導電部材の一例)、15b…ダイオード素子、15b0…導通ポスト(導電部材の一例)、15c…ワイヤ、15d…導通ポスト(導電部材の一例)、16…外部端子、160…孔部、16a…導電部材、16b…端子、17…外部端子、170…孔部、17a…導電部材、17b…端子、18…外部端子、180…孔部、18a…導電部材、18b…端子、19…外部端子、20…電圧振動抑制回路、21…配線基板(第2基板の一例)、21a…絶縁板、21a1〜21a4…配線パターン、21b…回路層、21b1〜21b4…配線パターン、23…抵抗素子、23a…抵抗体、23a1,23a2…電極、23b…絶縁体、24…容量素子、24a1〜24a4…内部電極、24b1〜24b3…誘電体、24d1,24d2…電極、100,110,120…半導体装置。 10 ... Housing, 11 ... Main body, 11a ... Step part, 11a 0 ... Through hole, 11b ... Recessed part, 11c ... Protruding part, 11c 1 to 11c 3 ... Terminal housing part, 12 ... Terminal housing, 12 1 to 12 3 ... Hole, 13 ... Substrate (example of first substrate), 13a ... Insulation plate, 13b ... Circuit layer, 13b 1 to 13b 8 ... Wiring pattern (example of conductive member), 14a ... Semiconductor element (first or second) Semiconductor element example), 14a 0 ... Conductive post (example of conductive member), 14b ... Diode element, 14b 0 ... Conductive post (example of conductive member), 14c ... Wire, 14d ... Conductive post (example of conductive member), 14e ... Conductive post (example of conductive member), 15a ... Semiconductor element (example of first or second semiconductor element), 15a 0 ... Conductive post (example of conductive member), 15b ... Diode element, 15b 0 ... Conductive post (example) An example of a conductive member), an example of 15c ... wire, 15d ... conducting post (conductive member), 16 ... outer terminal, 16 0 ... hole portion, 16a ... conductive member, 16b ... terminal, 17 ... external terminal, 17 0 ... hole parts, 17a ... conductive member, 17b ... terminal, 18 ... external terminal, 18 0 ... hole, 18a ... conductive member, 18b ... terminal, 19 ... external terminal, 20 ... voltage oscillation suppression circuit, 21 ... wiring board (second Example of substrate), 21a ... Insulation plate, 21a 1 to 21a 4 ... Wiring pattern, 21b ... Circuit layer, 21b 1 to 21b 4 ... Wiring pattern, 23 ... Resistive element, 23a ... Resistor, 23a 1 , 23a 2 ... Electrode , 23b ... Insulator, 24 ... Capacitive element, 24a 1 to 24a 4 ... Internal electrode, 24b 1 to 24b 3 ... Dielectric, 24d 1 , 24d 2 ... Electrode, 100, 110, 120 ... Semiconductor device.
Claims (17)
前記第1基板(13)上に搭載される半導体素子(14a,15a)と、
前記半導体素子(14a,15a)に並列に接続される電圧振動抑制回路(20)と、
前記半導体素子(14a,15a)、該半導体素子(14a,15a)が搭載された前記第1基板(13)の一面、及び前記電圧振動抑制回路(20)をモールド材により封止する中実な筐体(10)と、
を備え、
前記電圧振動抑制回路(20)は、直列に接続された抵抗素子(23)及び容量素子(24)を含み、
前記抵抗素子(23)は、100℃以上の耐熱性を有する金属シート抵抗であり、
前記容量素子(24)は、100℃以上の耐熱性を有する薄膜コンデンサである
半導体装置。 The first substrate (13) and
The semiconductor elements (14a, 15a) mounted on the first substrate (13) and
A voltage vibration suppression circuit (20) connected in parallel to the semiconductor elements (14a, 15a) and
A solid material that seals the semiconductor element (14a, 15a), one surface of the first substrate (13) on which the semiconductor element (14a, 15a) is mounted, and the voltage vibration suppression circuit (20) with a molding material. Housing (10) and
Equipped with a,
The voltage vibration suppression circuit (20) includes a resistance element (23) and a capacitance element (24) connected in series.
The resistance element (23) is a metal sheet resistance having a heat resistance of 100 ° C. or higher.
The capacitive element (24) is a semiconductor device which is a thin film capacitor having a heat resistance of 100 ° C. or higher.
前記筐体(10)は、さらに前記導電部材(13b1,13b3,13b4,14a0,14b0,14c,14e,15a0,15b0,15d)を封止する、請求項1から3のいずれか一項に記載の半導体装置。 Conductive members (13b 1 , 13b 3 , 13b 4 , 14a 0 , 14b 0 , 14c, 14e, 15a 0 , 15b 0 ) that electrically connect the semiconductor element (14a, 15a) and the voltage vibration suppression circuit (20). , 15d)
The housing (10) further seals the conductive member (13b 1 , 13b 3 , 13b 4 , 14a 0 , 14b 0 , 14c, 14e, 15a 0 , 15b 0 , 15d), claims 1 to 3. The semiconductor device according to any one of the above.
前記筐体(10)は、前記第2基板(21)とともに前記電圧振動抑制回路(20)を封止する、請求項4に記載の半導体装置。 The voltage vibration suppression circuit (20) is mounted on the second substrate (21).
The semiconductor device according to claim 4 , wherein the housing (10) seals the voltage vibration suppression circuit (20) together with the second substrate (21).
前記電圧振動抑制回路(20)は、前記第1及び第2半導体素子(14a,15a)に並列に接続される、請求項1から10のいずれか一項に記載の半導体装置。 The semiconductor elements (14a, 15a) include first and second semiconductor elements (14a, 15a) connected in series.
The semiconductor device according to any one of claims 1 to 10 , wherein the voltage vibration suppression circuit (20) is connected in parallel to the first and second semiconductor elements (14a, 15a).
前記電圧振動抑制回路(20)は、前記第1半導体素子(14a)に並列に接続される、請求項1から10のいずれか一項に記載の半導体装置。 The semiconductor elements (14a, 15a) include first and second semiconductor elements (14a, 15a) connected in series.
The semiconductor device according to any one of claims 1 to 10 , wherein the voltage vibration suppression circuit (20) is connected in parallel to the first semiconductor element (14a).
前記半導体素子(14a,15a)に並列に電圧振動抑制回路(20)を接続する段階と、
前記半導体素子(14a,15a)、該半導体素子(14a,15a)が搭載された前記第1基板(13)の一面、及び前記電圧振動抑制回路(20)をモールド材により封止する段階と、
を備え、
前記電圧振動抑制回路(20)は、直列に接続された抵抗素子(23)及び容量素子(24)を含み、
前記抵抗素子(23)は、100℃以上の耐熱性を有する金属シート抵抗であり、
前記容量素子(24)は、100℃以上の耐熱性を有する薄膜コンデンサである
半導体装置の製造方法。 At the stage of mounting the semiconductor element on the first substrate (13),
At the stage of connecting the voltage vibration suppression circuit (20) in parallel with the semiconductor elements (14a, 15a),
A step of sealing the semiconductor element (14a, 15a), one surface of the first substrate (13) on which the semiconductor element (14a, 15a) is mounted, and the voltage vibration suppression circuit (20) with a molding material.
Equipped with a,
The voltage vibration suppression circuit (20) includes a resistance element (23) and a capacitance element (24) connected in series.
The resistance element (23) is a metal sheet resistance having a heat resistance of 100 ° C. or higher.
The method for manufacturing a semiconductor device, wherein the capacitive element (24) is a thin film capacitor having a heat resistance of 100 ° C. or higher.
前記封止する段階では、さらに前記導電部材(13b1,13b3,13b4,14a0,14b0,14c,14e,15a0,15b0,15d)を封止する、請求項14に記載の半導体装置の製造方法。 At the stage of connecting, the semiconductor element (14a, 15a) and the voltage vibration suppression circuit (20) are connected to the conductive members (13b 1 , 13b 3 , 13b 4 , 14a 0 , 14b 0 , 14c, 14e, 15a 0 , 15b. Electrically connected by 0, 15d)
The 14th aspect of the present invention, wherein the conductive member (13b 1 , 13b 3 , 13b 4 , 14a 0 , 14b 0 , 14c, 14e, 15a 0 , 15b 0 , 15d) is further sealed at the sealing step. Manufacturing method of semiconductor devices.
前記封止する段階では、前記第2基板(21)とともに前記電圧振動抑制回路(20)を封止する、請求項14から16のいずれか一項に記載の半導体装置の製造方法。 Further, a step of mounting the voltage vibration suppression circuit (20) on the second substrate (21) is provided.
The method for manufacturing a semiconductor device according to any one of claims 14 to 16 , wherein at the sealing step, the voltage vibration suppression circuit (20) is sealed together with the second substrate (21).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005156A JP6846206B2 (en) | 2017-01-16 | 2017-01-16 | Semiconductor devices and methods for manufacturing semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005156A JP6846206B2 (en) | 2017-01-16 | 2017-01-16 | Semiconductor devices and methods for manufacturing semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018116962A JP2018116962A (en) | 2018-07-26 |
JP6846206B2 true JP6846206B2 (en) | 2021-03-24 |
Family
ID=62983999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017005156A Active JP6846206B2 (en) | 2017-01-16 | 2017-01-16 | Semiconductor devices and methods for manufacturing semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6846206B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7459672B2 (en) | 2020-06-10 | 2024-04-02 | 住友電気工業株式会社 | semiconductor equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157346A (en) * | 2012-01-26 | 2013-08-15 | Jtekt Corp | Semiconductor device |
WO2014155486A1 (en) * | 2013-03-25 | 2014-10-02 | 株式会社安川電機 | Power conversion apparatus |
JP6464787B2 (en) * | 2015-02-09 | 2019-02-06 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
-
2017
- 2017-01-16 JP JP2017005156A patent/JP6846206B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018116962A (en) | 2018-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6597902B2 (en) | Semiconductor device and vibration suppression device | |
JP5259016B2 (en) | Power semiconductor module | |
JP6354845B2 (en) | Semiconductor module | |
JP6233507B2 (en) | Power semiconductor modules and composite modules | |
US9455207B2 (en) | All-in-one power semiconductor module | |
JP5136343B2 (en) | Semiconductor device | |
CN107871733B (en) | Semiconductor module | |
US9524929B2 (en) | Semiconductor module package and method of manufacturing the same | |
JP6245377B2 (en) | Semiconductor device and bus bar | |
JP2006253516A (en) | Power semiconductor device | |
JP5652346B2 (en) | Power semiconductor module | |
JP2007012831A (en) | Power semiconductor device | |
JP2015162609A (en) | semiconductor device | |
KR101988064B1 (en) | Power semiconductor module and method for manufacturing a power semiconductor module | |
JP6248803B2 (en) | Power semiconductor module | |
JP6846206B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP2000058372A (en) | Ceramic capacitor mounting structure | |
JP5880664B1 (en) | Semiconductor device | |
JP2016195223A (en) | Semiconductor device and method of manufacturing the same | |
JP6980625B2 (en) | Terminal plates and semiconductor devices | |
JP2021093531A (en) | Semiconductor device module and assembly method | |
US20190258302A1 (en) | Power supply module | |
JP2004048084A (en) | Semiconductor power module | |
CN210403714U (en) | Power module | |
CN110739294B (en) | Power module structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6846206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |