JP2018116962A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2018116962A
JP2018116962A JP2017005156A JP2017005156A JP2018116962A JP 2018116962 A JP2018116962 A JP 2018116962A JP 2017005156 A JP2017005156 A JP 2017005156A JP 2017005156 A JP2017005156 A JP 2017005156A JP 2018116962 A JP2018116962 A JP 2018116962A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
substrate
suppression circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017005156A
Other languages
Japanese (ja)
Other versions
JP6846206B2 (en
Inventor
奥村　勝弥
Katsuya Okumura
勝弥 奥村
五十嵐　征輝
Seiki Igarashi
征輝 五十嵐
江口　和弘
Kazuhiro Eguchi
和弘 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Tomoegawa Co Ltd
Original Assignee
Fuji Electric Co Ltd
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Tomoegawa Paper Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017005156A priority Critical patent/JP6846206B2/en
Publication of JP2018116962A publication Critical patent/JP2018116962A/en
Application granted granted Critical
Publication of JP6846206B2 publication Critical patent/JP6846206B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a voltage oscillation suppressing circuit for efficiently suppressing high frequency noise that can be generated by an operation of a semiconductor element by reducing the wiring inductance.SOLUTION: A semiconductor device 100 includes a first substrate 13, a semiconductor elements 14a and 15a mounted on the first substrate 13, a voltage oscillation suppressing circuit 20 connected to the semiconductor elements in parallel, and a solid housing 10 for sealing one surface of the substrate 13 on which the semiconductor elements 14a and 15a are mounted and the voltage oscillation suppressing circuit 20 with a molding material.SELECTED DRAWING: Figure 1B

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

半導体装置の一例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等のスイッチ素子にショットキーバリアダイオード（ＳＢＤ）等の整流素子を逆並列に接続して構成されるスイッチ装置又はこれを２つ直列に接続して構成される装置が、パワーコンディショナ（ＰＣＳ）、インバータ、スマートグリッド等の電力変換システムに組み込まれる。これらのシステムにおいて、半導体装置内のスイッチ素子がターンオン又はターンオフする際に、急激な電流変化（ｄｉ／ｄｔ）により装置内の配線インダクタンス（Ｌ）にサージ電圧（Ｌｄｉ／ｄｔ）が発生し、これに起因して高周波のノイズがシステム内の他の装置へ漏洩しないようにすることが求められていた。   As an example of a semiconductor device, a rectifying element such as a Schottky barrier diode (SBD) is connected in reverse parallel to a switching element such as an insulated gate bipolar transistor (IGBT) or a metal oxide semiconductor field effect transistor (MOSFET). A switch device or a device configured by connecting two of them in series is incorporated in a power conversion system such as a power conditioner (PCS), an inverter, or a smart grid. In these systems, when the switch element in the semiconductor device is turned on or off, a surge voltage (Ldi / dt) is generated in the wiring inductance (L) in the device due to a sudden current change (di / dt). Therefore, it has been required to prevent high frequency noise from leaking to other devices in the system.

そこで、例えば特許文献１から３には、半導体素子とともに基板上にスナバ回路が形成された半導体装置が開示されている。スナバ回路として、抵抗素子及びコンデンサ素子を直列に接続して構成されるＲＣスナバが採用されている。ＲＣスナバにより、サージ電圧に起因する高周波のノイズが吸収されて、装置外への漏洩を防止することができる。また、特許文献４には、２つのＩＧＢＴにそれぞれ並列に接続された２つのスナバモジュールに含まれるスナバコンデンサとスナバダイオードとの接続点をスナバ抵抗を介して互いに接続し、スナバ抵抗の一端とＩＧＢＴの負極側の回路との間にスナバ共通抵抗を接続した電力変換装置が開示されている。また、特許文献５には、スナバ抵抗及びスナバコンデンサを、複数の個別抵抗及び個別コンデンサに分割することによりリング状に形成し、その内側に平形半導体デバイスを配設した電力変換器が開示されている。また、特許文献６には、半導体装置内の主回路に電気的に接続し且つ外部に露出する２つの端子の間にスナバ回路が接続された半導体装置が開示されている。また、特許文献７には、半導体装置のＰ電極とＮ電極と、スイッチング素子およびダイオードを有するＵ相、Ｖ相及びＷ相の各層と、に接続された平板状またはブロック状のコンデンサを内蔵し、各層それぞれのＰ電極およびＮ電極に１個または複数個のコンデンサが接続されている半導体装置が開示されている。
特許文献１ 特開２０１０−２０６１０６号公報
特許文献２ 特開２０１０−２０５８３３号公報
特許文献３ 特開２０１０−１９９２０６号公報
特許文献４ 特開２０１０−９８８４６号公報
特許文献５ 特開平５−９８８４６号公報
特許文献６ 特開２０１４−１２８０６６号公報
特許文献７ 特開２００１−２５８２６７号公報 Thus, for example, Patent Documents 1 to 3 disclose a semiconductor device in which a snubber circuit is formed on a substrate together with a semiconductor element. As the snubber circuit, an RC snubber configured by connecting a resistance element and a capacitor element in series is employed. The RC snubber absorbs high-frequency noise caused by the surge voltage, and can prevent leakage outside the apparatus. Further, in Patent Document 4, a connection point between a snubber capacitor and a snubber diode included in two snubber modules connected in parallel to two IGBTs is connected to each other via a snubber resistor, and one end of the snubber resistor and an IGBT are connected. The power converter which connected the snubber common resistance between the circuit of the negative electrode side of this is disclosed. Patent Document 5 discloses a power converter in which a snubber resistor and a snubber capacitor are formed in a ring shape by dividing the snubber resistor and a snubber capacitor into a plurality of individual resistors and individual capacitors, and a flat semiconductor device is arranged inside the ring. Yes. Patent Document 6 discloses a semiconductor device in which a snubber circuit is connected between two terminals that are electrically connected to a main circuit in the semiconductor device and exposed to the outside. Patent Document 7 incorporates a plate-like or block-like capacitor connected to a P electrode and an N electrode of a semiconductor device, and U-phase, V-phase, and W-phase layers each having a switching element and a diode. A semiconductor device in which one or a plurality of capacitors is connected to the P electrode and the N electrode of each layer is disclosed.
Patent Document 1 JP 2010-206106 JP Patent Document 2 JP 2010-205833 JP Patent Document 3 JP 2010-199206 JP Patent Document 4 JP 2010-9884 JP Patent Document 5 JP 5-98846 A Patent Document 6 JP-A-2014-128066 Patent Document 7 JP-A-2001-258267

半導体素子と個別に形成されるスナバ回路を使用する場合、これを半導体素子の直近に配置し、半導体素子に接続して配線インダクタンスを低減することで、サージ電圧に起因する高周波のノイズを効率よく吸収することができる。しかしながら、大電流パルスを通電する半導体装置に対するスナバ回路において頻繁に使用されるフィルムコンデンサの耐熱性（例えば、１００℃以下）は、半導体装置の組み立て工程において求められる耐熱性（例えば、３００℃で数１０秒）より低いため、スナバ回路を半導体素子とともに筐体内に収容して組み立てることができない。従って、スナバ回路を半導体装置外から半導体素子に接続せざるを得ず、配線インダクタンスを低減して高周波のノイズを効率よく吸収することができない。   When using a snubber circuit that is formed separately from a semiconductor element, it is placed in close proximity to the semiconductor element and connected to the semiconductor element to reduce wiring inductance, effectively eliminating high-frequency noise caused by surge voltage. Can be absorbed. However, the heat resistance (for example, 100 ° C. or less) of a film capacitor frequently used in a snubber circuit for a semiconductor device through which a large current pulse is applied is the heat resistance required in the assembly process of the semiconductor device (for example, several at 300 ° C.). 10 seconds), the snubber circuit cannot be housed in the housing together with the semiconductor element for assembly. Therefore, the snubber circuit must be connected to the semiconductor element from the outside of the semiconductor device, and the wiring inductance cannot be reduced and high-frequency noise cannot be absorbed efficiently.

本発明の第１の態様においては、第１基板と、第１基板上に搭載される半導体素子と、半導体素子に並列に接続される電圧振動抑制回路と、半導体素子、この半導体素子が搭載された第１基板の一面、及び電圧振動抑制回路をモールド材により封止する中実な筐体と、を備える半導体装置が提供される。   In the first aspect of the present invention, a first substrate, a semiconductor element mounted on the first substrate, a voltage vibration suppression circuit connected in parallel to the semiconductor element, a semiconductor element, and the semiconductor element are mounted. In addition, a semiconductor device is provided that includes one surface of the first substrate and a solid housing that seals the voltage vibration suppression circuit with a molding material.

本発明の第２の態様においては、第１基板上に半導体素子を搭載する段階と、半導体素子に並列に電圧振動抑制回路を接続する段階と、半導体素子、この半導体素子が搭載された第１基板の一面、及び電圧振動抑制回路をモールド材により封止する段階と、を備える半導体装置の製造方法が提供される。   In the second aspect of the present invention, the step of mounting the semiconductor element on the first substrate, the step of connecting the voltage oscillation suppression circuit in parallel to the semiconductor element, the semiconductor element, and the first of mounting the semiconductor element There is provided a method for manufacturing a semiconductor device, comprising: a surface of a substrate; and a step of sealing a voltage vibration suppression circuit with a molding material.

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The summary of the invention does not enumerate all the features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.

本実施形態に係る半導体装置の構成を上面視において示す。The structure of the semiconductor device concerning this embodiment is shown in the top view. 半導体装置の構成を側面視において示す。The structure of a semiconductor device is shown in a side view. 半導体装置内の基板上の回路構成を示す。1 shows a circuit configuration on a substrate in a semiconductor device. 半導体装置の回路構成を示す。1 shows a circuit configuration of a semiconductor device. 第１の変形例に係る半導体装置の回路構成を示す。The circuit structure of the semiconductor device which concerns on a 1st modification is shown. 抵抗素子の構成を示す。The structure of a resistance element is shown. 容量素子の構成を示す。The structure of a capacitive element is shown. 半導体装置の製造工程のフローを示す。The flow of the manufacturing process of a semiconductor device is shown. 第２の変形例に係る半導体装置の構成を側面視において示す。The structure of the semiconductor device which concerns on a 2nd modification is shown in side view. 半導体装置の基板上の回路構成を示す。1 shows a circuit configuration on a substrate of a semiconductor device. 半導体装置の配線基板上の回路構成を示す。The circuit structure on the wiring board of a semiconductor device is shown. 第２の変形例に係る半導体装置の製造工程のフローを示す。The flow of the manufacturing process of the semiconductor device concerning the 2nd modification is shown. 電圧振動抑制回路を搭載しない半導体装置におけるターンオン時の電流及び電圧の過渡的変化（第１の比較例）を示す。A transient change (first comparative example) in current and voltage at turn-on in a semiconductor device not equipped with a voltage oscillation suppression circuit is shown. 電圧振動抑制回路を装置外に搭載した半導体装置におけるターンオン時の電流及び電圧の過渡的変化（第２の比較例）を示す。The transient change (2nd comparative example) of the electric current and voltage at the time of turn-on in the semiconductor device which mounts the voltage oscillation suppression circuit outside the apparatus is shown. 電圧振動抑制回路を装置内に搭載した本実施形態に係る半導体装置におけるターンオン時の電流及び電圧の過渡的変化（実施例）を示す。The transient change (Example) of the current and voltage at the time of turn-on in the semiconductor device according to this embodiment in which the voltage oscillation suppression circuit is mounted in the device will be shown. 電圧振動抑制回路を搭載しない半導体装置におけるターンオフ時の電流及び電圧の過渡的変化（第１の比較例）を示す。The transient change (the 1st comparative example) of the electric current and voltage at the time of turn-off in the semiconductor device which does not mount a voltage oscillation suppression circuit is shown. 電圧振動抑制回路を装置外に搭載した半導体装置におけるターンオフ時の電流及び電圧の過渡的変化（第２の比較例）を示す。The transient change (2nd comparative example) of the electric current and voltage at the time of turn-off in the semiconductor device which mounts the voltage oscillation suppression circuit outside the apparatus is shown. 電圧振動抑制回路を装置内に搭載した本実施形態に係る半導体装置におけるターンオフ時の電流及び電圧の過渡的変化（実施例）を示す。The transient change (Example) of the electric current and voltage at the time of turn-off in the semiconductor device which concerns on this embodiment which mounted the voltage oscillation suppression circuit in the apparatus is shown.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.

図１Ａから図１Ｃは、それぞれ、本実施形態に係る半導体装置１００の構成を示す。ここで、図１Ａは半導体装置１００の構成を上面視において示し、図１Ｂは側面視における内部構成を示し、図１Ｃは半導体装置１００内の基板１３上の回路構成を示す。なお、図１Ａ及び図１Ｃにおける上下方向及び図１Ｂにおける前奥方向を縦方向、図１Ａから図１Ｃにおける左右方向を横方向、図１Ａ及び図１Ｃにおける前奥方向及び図１Ｂにおける上下方向を高さ方向とする。半導体装置１００は、電圧振動抑制回路を半導体素子とともに筐体内に組み込んで配線インダクタンスを低減することで、スイッチ素子の動作により発生し得る高周波ノイズを効率良く抑制することを目的とするものである。   1A to 1C each show a configuration of a semiconductor device 100 according to the present embodiment. 1A shows a configuration of the semiconductor device 100 in a top view, FIG. 1B shows an internal configuration in a side view, and FIG. 1C shows a circuit configuration on the substrate 13 in the semiconductor device 100. 1A and 1C and the front-rear direction in FIG. 1B are the vertical direction, the left-right direction in FIGS. 1A to 1C is the horizontal direction, the front-rear direction in FIGS. 1A and 1C and the vertical direction in FIG. 1B are higher. The direction. The semiconductor device 100 is intended to efficiently suppress high-frequency noise that may be generated by the operation of a switch element by incorporating a voltage vibration suppression circuit in a housing together with a semiconductor element to reduce wiring inductance.

半導体装置１００は、筐体１０、基板１３、半導体素子１４ａ及び１５ａ、ダイオード素子１４ｂ及び１５ｂ、外部端子１６〜１８、導電部材１６ａ〜１８ａ、外部端子１９、並びに電圧振動抑制回路２０を備える。   The semiconductor device 100 includes a housing 10, a substrate 13, semiconductor elements 14 a and 15 a, diode elements 14 b and 15 b, external terminals 16 to 18, conductive members 16 a to 18 a, an external terminal 19, and a voltage vibration suppression circuit 20.

なお、本明細書において、「接続」とは、特に断らない限り、通電可能に電気的に接続する意味を含むものとし、間に他の電子部品がある場合も含む。   Note that in this specification, “connection” includes the meaning of electrical connection so that energization is possible, and includes the case where there are other electronic components in between.

筐体１０は、半導体装置１００の構成各部、特に後述する半導体素子１４ａ及び１５ａ、これらが搭載される基板１３の一面（一面上に設けられた配線パターン１３ｂ１〜１３ｂ８）、及び電圧振動抑制回路２０を内部に、ただし外部端子１９の上端を突出し、基板１３の下面を筐体１０の底面と面一に露出して封止するとともに、外部端子１６〜１８のそれぞれの上面を筐体１０の上面上に露出して固定する中実な部材である。半導体素子１４ａ及び１５ａとともに電圧振動抑制回路２０を中実な筐体１０内に設けることでこれらが発する熱が効率良く放熱され、熱による電圧振動抑制回路２０の性能劣化を防止することができる。筐体１０は、例えばエポキシ樹脂のような熱硬化性樹脂等のモールド材を用いて中実に成形することで形成される本体１１及び端子収容体１２を含む。 The housing 10, each component of the semiconductor device 100, in particular below to semiconductor elements 14a and 15a, one surface of the substrate 13 to which they are mounted (wiring pattern 13b 1 13 b 8 provided on one face), and voltage oscillation suppression The circuit 20 is provided inside, but the upper end of the external terminal 19 protrudes, the lower surface of the substrate 13 is exposed and sealed with the bottom surface of the housing 10, and the upper surfaces of the external terminals 16 to 18 are sealed with the housing 10. It is a solid member that is exposed and fixed on the upper surface of the. By providing the voltage vibration suppression circuit 20 in the solid casing 10 together with the semiconductor elements 14a and 15a, the heat generated by these is efficiently radiated, and the performance deterioration of the voltage vibration suppression circuit 20 due to heat can be prevented. The housing 10 includes a main body 11 and a terminal container 12 that are formed by solid molding using a molding material such as a thermosetting resin such as an epoxy resin.

なお、「中実」とは、内部が詰まっていることを意味する。ここで、内部に埋め込まれる部品が中空の場合にモールド材が入らない部分は中空となるが、その部品自体は周囲が埋め込まれていることで内部は中実とみなすことができる。また、モールド材にボイドが発生することもあるが、意図せず発生した中空空間は実質的に中実であるものとする。   “Solid” means that the inside is clogged. Here, when the part embedded in the interior is hollow, the portion where the molding material does not enter is hollow, but the interior of the part itself can be regarded as solid because the periphery is embedded. In addition, voids may occur in the molding material, but the unintentionally generated hollow space is assumed to be substantially solid.

本体１１は、一軸方向（すなわち、横方向）を長手とする略直方体及びこの上面中央から上方に突出する略直方体状の突出部１１ｃを有する。本体１１の上面には、上面視において突出部１１ｃの中央から図面左方に延びる凹部１１ｂが形成されている。凹部１１ｂ内に、後述する端子収容体１２を挿入することができる。また、本体１１は、４つの角部に上面視において略正方形状、側面視において上側を欠いた段部１１ａを有し、それぞれの段部１１ａに高さ方向に貫通する貫通孔１１ａ０が形成されている。貫通孔１１ａ０に上方からボルト等の固定具を差し入れることで、半導体装置１００を外部装置等に固定することができる。 The main body 11 has a substantially rectangular parallelepiped having a uniaxial direction (that is, a lateral direction) as a longitudinal direction, and a substantially rectangular parallelepiped protruding portion 11c protruding upward from the center of the upper surface. A recess 11b is formed on the upper surface of the main body 11 so as to extend to the left of the drawing from the center of the protruding portion 11c when viewed from above. A terminal container 12 described later can be inserted into the recess 11b. The main body 11 has a substantially square shape having a stepped portion 11a devoid of the upper side in side view, the through holes 11a 0 penetrating in the height direction in each of the step portions 11a formed in top view to the four corners Has been. The semiconductor device 100 can be fixed to an external device or the like by inserting a fixture such as a bolt into the through hole 11a 0 from above.

突出部１１ｃは、凹部１１ｂ内に挿入される端子収容体１２とともに、一軸方向に溝部を介して連接する複数の端子収容部１１ｃ１〜１１ｃ３を構成する。突出部１１ｃは、３つの端子収容部１１ｃ１〜１１ｃ３に対応する凹部１１ｂ内の位置にそれぞれ後述する外部端子１６〜１８を収容する。ただし、外部端子１６〜１８は、側面視Ｕ字状を有し、中央に孔部１６０〜１８０が形成されたそれらの上面を上方に向け、Ｕ字の開口端を縦方向の一側に向け、これらの内側に端子収容体１２を横方向に挿通可能に凹部１１ｂ内に配置される。 The protruding portion 11c constitutes a plurality of terminal accommodating portions 11c 1 to 11c 3 that are connected in a uniaxial direction via a groove portion together with the terminal accommodating body 12 inserted into the recessed portion 11b. Protrusion 11c accommodates the external terminals 16 to 18 to be described later at a position in the recess 11b corresponding to the three terminal accommodating portions 11c 1 ~11c 3. However, the external terminals 16 to 18 has a side view U-shape, toward their upper surface with a hole portion 16 0-18 0 is formed at the center on the upper one side of the longitudinal open end of the U-shaped The terminal container 12 is disposed in the recess 11b so that the terminal container 12 can be inserted in the lateral direction.

端子収容体１２は、端子１６ｂ〜１８ｂを収容するとともに外部端子１６〜１８を固定する部材である。端子収容体１２は、本体１１の凹部１１ｂと同形状を有する、すなわち一軸方向を長手とする平板上に、３つの端子収容部１１ｃ１〜１１ｃ３に対応して一軸方向に溝部を介して連接する３つの凸部を有する。３つの凸部のそれぞれの上面中央には、例えば上面視六角形状の穴部１２１〜１２３が形成され、端子１６ｂ〜１８ｂの一例として同形状のナットが雌ネジを高さ方向に向けてそれぞれ収容されている。 The terminal accommodating body 12 is a member that accommodates the terminals 16 b to 18 b and fixes the external terminals 16 to 18. Terminal accommodating body 12 has a recess 11b and the shape of the body 11, i.e. on a flat plate to the uniaxial direction is the longitudinal, through a groove in the uniaxial direction corresponding to the three terminal accommodating portions 11c 1 ~11c 3 articulating It has three convex parts. At the center of the upper surface of each of the three convex portions, for example, holes 12 1 to 12 3 having a hexagonal shape when viewed from above are formed, and as an example of the terminals 16b to 18b, the nuts of the same shape point the female screws in the height direction. Each is housed.

複数（本実施形態では一例として３つ）の端子収容部１１ｃ１〜１１ｃ３は、上述の端子収容体１２を、本体１１の凹部１１ｂ内に収容された外部端子１６〜１８のそれぞれの内側に通して、凹部１１ｂ内を図面右方に挿入することで構成される。このとき、端子収容体１２に収容された端子（すなわち、ナット）１６ｂ〜１８ｂの雌ネジが、縦方向及び横方向に位置決めされて、外部端子１６〜１８の孔部１６０〜１８０と高さ方向に連通することとなる。それにより、固定具の一例であるボルト（不図示）を、他の半導体装置等に接続するための導電板（不図示）を介し、外部端子１６〜１８の孔部１６０〜１８０に通して端子１６ｂ〜１８ｂの雌ネジに螺入することで、導電板を外部端子１６〜１８に着脱可能に接続することができる。 A plurality (three as an example in the present embodiment) of terminal accommodating portions 11c 1 to 11c 3 are arranged so that the terminal accommodating body 12 is placed inside each of the external terminals 16 to 18 accommodated in the recess 11b of the main body 11. It is configured by inserting the inside of the recess 11b to the right side of the drawing. In this case, accommodated in the terminal accommodating body 12 terminal (i.e., nuts) 16B～18b female screw, the longitudinal direction and are laterally positioned, the hole of the external terminals 16 to 18 16 0-18 0 and the high It will communicate in the vertical direction. Thereby, the bolts (not shown) which is an example of a fastener, conductive plate for connection to other semiconductor devices such as through a (not shown), through the holes 16 0-18 0 external terminals 16-18 Then, the conductive plate can be detachably connected to the external terminals 16 to 18 by screwing into the female screws of the terminals 16b to 18b.

基板１３は、第１基板の一例であり、半導体素子等が搭載される平板上の部材であり、例えばＤＣＢ(Direct Copper Bonding)基板、ＡＭＢ(Active Metal Blazing)基板等を採用することができる。基板１３は、絶縁板１３ａ並びに回路層１３ｂ及び１３ｃを含む。絶縁板１３ａは、例えば窒化アルミニウム、窒化珪素、酸化アルミニウム等の絶縁性セラミックスから構成される板状部材である。回路層１３ｂ及び１３ｃは、例えば銅、アルミニウム等の導電性金属を用いて、それぞれ絶縁板１３ａの上面及び下面に設けられている。なお、回路層１３ｂは、半導体素子及び／又は導電部材に接続する配線パターン１３ｂ１〜１３ｂ８を含む。 The substrate 13 is an example of a first substrate and is a member on a flat plate on which a semiconductor element or the like is mounted. For example, a DCB (Direct Copper Bonding) substrate, an AMB (Active Metal Blazing) substrate, or the like can be employed. The substrate 13 includes an insulating plate 13a and circuit layers 13b and 13c. The insulating plate 13a is a plate-like member made of an insulating ceramic such as aluminum nitride, silicon nitride, or aluminum oxide. The circuit layers 13b and 13c are provided on the upper surface and the lower surface of the insulating plate 13a using, for example, a conductive metal such as copper or aluminum. The circuit layer 13b includes wiring patterns 13b 1 to 13b 8 connected to the semiconductor element and / or the conductive member.

なお、基板１３上の配線パターン１３ｂ１〜１３ｂ８のうちの少なくとも１つについて、特に後述する電圧振動抑制回路２０に接続する配線パターン１３ｂ１，１３ｂ３，１３ｂ４について、例えば複数のパターンを、絶縁層を介して積層して形成される積層構造の配線パターンとしてよい。積層構造の配線パターンでは、これに流れる電流が積層された複数のパターンを往復することで相互インダクタンス化され、半導体素子１４ａ及び１５ａと電圧振動抑制回路２０との間の配線インダクタンスを小さくすることができる。 Note that, for at least one of the wiring patterns 13b 1 to 13b 8 on the substrate 13, in particular, for the wiring patterns 13b 1 , 13b 3 , 13b 4 connected to the voltage vibration suppression circuit 20 described later, a plurality of patterns, for example, A wiring pattern having a stacked structure formed by stacking via an insulating layer may be used. In a wiring pattern having a laminated structure, a current flowing therethrough is reciprocated through a plurality of laminated patterns, whereby mutual inductance is generated, and wiring inductance between the semiconductor elements 14a and 15a and the voltage vibration suppression circuit 20 can be reduced. it can.

半導体素子１４ａ及び１５ａは、それぞれ第１及び第２半導体素子の一例であり（第２及び第１半導体素子の一例でもよい）、例えばＳｉＣ等の化合物半導体からなるスイッチング素子（すなわち、ＳｉＣ半導体素子）であり、表面及び裏面のそれぞれに電極を有する縦型の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を採用することができる。なお、本実施形態では、ＩＧＢＴを採用する。また、半導体素子１４ａ及び１５ａは、縦型の素子に限らず、表面にのみ電極が設けられた横型の素子であってもよい。半導体素子１４ａ及び１５ａは、それぞれ、基板１３上の配線パターン１３ｂ１及び１３ｂ３上に搭載される。 The semiconductor elements 14a and 15a are examples of first and second semiconductor elements, respectively (may be examples of the second and first semiconductor elements), and are switching elements (that is, SiC semiconductor elements) made of a compound semiconductor such as SiC, for example. A vertical metal oxide semiconductor field effect transistor (MOSFET), an insulated gate bipolar transistor (IGBT) or the like having electrodes on each of the front surface and the back surface can be employed. In the present embodiment, an IGBT is employed. Further, the semiconductor elements 14a and 15a are not limited to vertical elements, but may be horizontal elements in which electrodes are provided only on the surface. The semiconductor elements 14a and 15a, respectively, are mounted on the wiring pattern 13b 1 and 13b 3 on the substrate 13.

半導体素子１４ａ及び１５ａは、ＩＧＢＴ（又はＭＯＳＦＥＴ）の場合に、表面にエミッタ電極（ソース電極）及びゲート電極、裏面にコレクタ電極（ドレイン電極）を有する。半導体素子１４ａ及び１５ａは、はんだ等の接合材により、それぞれ、裏面を配線パターン１３ｂ２及び１３ｂ１に接合することで基板１３上に固定される。 In the case of an IGBT (or MOSFET), the semiconductor elements 14a and 15a have an emitter electrode (source electrode) and a gate electrode on the surface, and a collector electrode (drain electrode) on the back surface. The semiconductor elements 14a and 15a, due bonding material such as solder, respectively, are fixed on the substrate 13 by bonding the back surface to the wiring pattern 13b 2 and 13b 1.

ダイオード素子１４ｂ及び１５ｂは、ＳｉＣからなる整流素子であり、一例として、表面及び裏面のそれぞれに電極を有する縦型のショットキーバリアダイオード（ＳＢＤ）を採用することができる。なお、ダイオード素子１４ｂ及び１５ｂは、縦型の素子に限らず、表面にのみ電極が設けられた横型の素子であってもよい。ダイオード素子１４ｂ及び１５ｂは、それぞれ、基板１３上の配線パターン１３ｂ２及び１３ｂ１上に搭載される。 The diode elements 14b and 15b are rectifying elements made of SiC. As an example, a vertical Schottky barrier diode (SBD) having electrodes on the front surface and the back surface can be employed. The diode elements 14b and 15b are not limited to vertical elements, but may be horizontal elements in which electrodes are provided only on the surface. Diode elements 14b and 15b are respectively mounted on the wiring pattern 13b 2 and 13b 1 on the substrate 13.

ダイオード素子１４ｂ及び１５ｂは、表面にアノード電極及び裏面にカソード電極を有する。ダイオード素子１４ｂ及び１５ｂは、はんだ等の接合材により、それぞれ、裏面を配線パターン１３ｂ２及び１３ｂ１に接合することで基板１３上に固定される。それにより、ダイオード素子１４ｂ及び１５ｂのカソード電極は、それぞれ、半導体素子１４ａ及び１５ａのコレクタ電極に接続される。 The diode elements 14b and 15b have an anode electrode on the front surface and a cathode electrode on the back surface. The diode elements 14b and 15b are fixed on the substrate 13 by bonding their back surfaces to the wiring patterns 13b 2 and 13b 1 with a bonding material such as solder, respectively. Thereby, the cathode electrodes of the diode elements 14b and 15b are connected to the collector electrodes of the semiconductor elements 14a and 15a, respectively.

なお、通常、半導体素子１４ａ及び１５ａに寄生ダイオードが含まれるため、必ずしも、ダイオード素子１４ｂ及び１５ｂを設けなくてもよい。   In general, since the semiconductor elements 14a and 15a include parasitic diodes, the diode elements 14b and 15b are not necessarily provided.

また、半導体素子１４ａのエミッタ電極及びダイオード素子１４ｂのアノード電極は、例えば銅、アルミニウム等の導電性金属又は鉄アルミ合金等の導電性合金からなるワイヤ１４ｃを用いて、基板１３上の配線パターン１３ｂ３に接続される。それにより、半導体素子１４ａ及びダイオード素子１４ｂが逆並列に接続されてスイッチング装置を構成する。また、半導体素子１５ａのエミッタ電極及びダイオード素子１５ｂのアノード電極は、ワイヤ１４ｃと同様のワイヤ１５ｃを用いて、基板１３上の配線パターン１３ｂ２に接続される。それにより、半導体素子１５ａ及びダイオード素子１５ｂが逆並列に接続されてスイッチング装置を構成するとともに、逆並列に接続された半導体素子１４ａ及びダイオード素子１４ｂに直列に接続される。さらに、半導体素子１４ａ及び１５ａのゲート電極はワイヤを用いて基板１３上の配線パターン１３ｂ８及び１３ｂ５に接続される。 In addition, the emitter electrode of the semiconductor element 14a and the anode electrode of the diode element 14b are, for example, wires 14c made of a conductive metal such as copper or aluminum or a conductive alloy such as iron aluminum alloy, and the wiring pattern 13b on the substrate 13 is used. 3 is connected. Thereby, the semiconductor element 14a and the diode element 14b are connected in antiparallel to form a switching device. The anode electrode of the emitter electrode and a diode element 15b of the semiconductor element 15a, by using the same wire 15c and the wire 14c, are connected to the wiring pattern 13b 2 on the substrate 13. Thereby, the semiconductor element 15a and the diode element 15b are connected in antiparallel to form a switching device, and are connected in series to the semiconductor element 14a and diode element 14b connected in antiparallel. Furthermore, the gate electrode of the semiconductor elements 14a, 15a are connected to the wiring patterns 13b 8 and 13b 5 on the substrate 13 by using a wire.

外部端子１６〜１８は、半導体素子１４ａ及び１５ａから出力される電流を導通して半導体装置１００外に出力するための端子であり、例えば銅、アルミニウム等の導電性金属の板状部材を側面視Ｕ字状に変形して形成される。外部端子１６〜１８は、先述のとおり、上面の中央にそれぞれ孔部１６０〜１８０が形成され、３つの端子収容部１１ｃ１〜１１ｃ３に対応する筐体１０の凹部１１ｂ内の位置に配置される。 The external terminals 16 to 18 are terminals for conducting the current output from the semiconductor elements 14a and 15a and outputting the current to the outside of the semiconductor device 100. For example, a plate-like member made of conductive metal such as copper or aluminum is viewed from the side. Deformed into a U-shape. External terminals 16-18, as previously described, holes 16 0-18 0 respectively formed in the center of the upper surface, the position of the recess 11b of the housing 10 corresponding to the three terminal accommodating portions 11c 1 ~11c 3 Be placed.

導電部材１６ａ〜１８ａは、それぞれ、基板１３上の配線パターン１３ｂ１〜１３ｂ３と外部端子１６〜１８との間に設けられて、それらの間で半導体素子１４ａ及び１５ａから出力される電流を通電するための導電性の部材であり、一例として銅、アルミニウム等の導電性金属を用いて平板状又は円柱状に成形されている。 The conductive members 16a to 18a are provided between the wiring patterns 13b 1 to 13b 3 on the substrate 13 and the external terminals 16 to 18, respectively, and conduct currents output from the semiconductor elements 14a and 15a between them. As an example, the conductive member is formed into a flat plate shape or a cylindrical shape using a conductive metal such as copper or aluminum.

導電部材１６ａ〜１８ａは、それぞれの下端をはんだ等の接合材により又は超音波接合により配線パターン１３ｂ１〜１３ｂ３に接合することで基板１３上に立設され、それぞれの上端をはんだ、ロウ付け、又はカシメにより外部端子１６〜１８の下面に接続される。導電部材１６ａにより、半導体素子１５ａのコレクタ電極及びダイオード素子１５ｂのカソード電極が配線パターン１３ｂ１及び端子１６ｂ介して外部端子１６に接続され、導電部材１７ａにより、半導体素子１４ａのコレクタ電極、ダイオード素子１４ｂのカソード電極、半導体素子１５ａのエミッタ電極、及びダイオード素子１５ｂのアノード電極が配線パターン１３ｂ２、ワイヤ１５ｃ、及び端子１７ｂ介して外部端子１７に接続され、導電部材１８ａにより、半導体素子１４ａのエミッタ電極及びダイオード素子１４ｂのアノード電極が配線パターン１３ｂ３、ワイヤ１４ｃ、及び端子１８ｂ介して外部端子１８に接続される。 The conductive members 16a to 18a are erected on the substrate 13 by bonding their lower ends to the wiring patterns 13b 1 to 13b 3 by a bonding material such as solder or by ultrasonic bonding, and solder and braze each upper end. Or, it is connected to the lower surfaces of the external terminals 16 to 18 by caulking. The conductive member 16a, is connected to the external terminal 16 cathode electrode of the collector electrode and the diode element 15b of the semiconductor element 15a via wiring patterns 13b 1 and the terminal 16b, the conductive member 17a, a collector electrode of the semiconductor element 14a, the diode element 14b The cathode electrode, the emitter electrode of the semiconductor element 15a, and the anode electrode of the diode element 15b are connected to the external terminal 17 via the wiring pattern 13b 2 , the wire 15c, and the terminal 17b, and the emitter electrode of the semiconductor element 14a is connected by the conductive member 18a. The anode electrode of the diode element 14b is connected to the external terminal 18 through the wiring pattern 13b 3 , the wire 14c, and the terminal 18b.

外部端子１９は、半導体装置１００外から半導体素子１４ａ及び１５ａに制御信号を入力する、また半導体素子１４ａ及び１５ａの出力信号を半導体装置１００外に出力するための端子である。外部端子１９は、例えば銅、アルミニウム等の導電性金属を用いて高さ方向を長手とする平板状に成形されている。外部端子１９は、４つの端子を含み、それぞれ基板１３の配線パターン１３ｂ５〜１３ｂ８に立設され、筐体１０の上面から突出する。配線パターン１３ｂ５及び１３ｂ８上の外部端子１９は、ワイヤを介して半導体素子１５ａ及び１４ａのゲート電極に接続されて、ゲート端子として機能する。なお、配線パターン１３ｂ６及び１３ｂ７は、それぞれ、配線パターン１３ｂ２及び１３ｂ３に接続し、それらの上の外部端子１９は、配線パターン１３ｂ２及び１３ｂ３を介して半導体素子１５ａ及び１４ａのエミッタ電極に接続されて、エミッタ端子として機能する。 The external terminal 19 is a terminal for inputting control signals from outside the semiconductor device 100 to the semiconductor elements 14 a and 15 a and for outputting output signals from the semiconductor elements 14 a and 15 a to the outside of the semiconductor device 100. The external terminal 19 is formed into a flat plate shape whose longitudinal direction is the longitudinal direction using, for example, a conductive metal such as copper or aluminum. The external terminals 19 include four terminals, are erected on the wiring patterns 13 b 5 to 13 b 8 of the substrate 13, and protrude from the upper surface of the housing 10. The external terminals 19 on the wiring patterns 13b 5 and 13b 8 are connected to the gate electrodes of the semiconductor elements 15a and 14a via wires and function as gate terminals. The wiring patterns 13b 6 and 13b 7 are connected to the wiring patterns 13b 2 and 13b 3 , respectively, and the external terminals 19 above them are the emitters of the semiconductor elements 15a and 14a via the wiring patterns 13b 2 and 13b 3. It is connected to the electrode and functions as an emitter terminal.

電圧振動抑制回路２０は、半導体素子１４ａ及び１５ａ並びにダイオード素子１４ｂ及び１５ｂに並列に接続して、それらの動作により発生し得る高周波ノイズを抑制するスナバ回路である。ＳｉＣ−ＳＢＤ等のＳｉＣ素子を搭載した半導体装置１００では、その動作が高速であることから動作時に高周波のノイズが発生することがあり、ノイズはＳｉＣ−ＳＢＤの接合容量に起因して例えば１０ＭＨｚ以上２０ＭＨｚ以下とより高周波であることから、装置内の寄生容量を通ってほとんど減衰することなく装置外に漏洩するおそれがある。電圧振動抑制回路２０は、そのような高周波のノイズを抑制する。電圧振動抑制回路２０は、本実施形態では基板１３上に搭載され、抵抗素子２３及び容量素子２４を有する。   The voltage oscillation suppression circuit 20 is a snubber circuit that is connected in parallel to the semiconductor elements 14a and 15a and the diode elements 14b and 15b and suppresses high-frequency noise that may be generated by their operation. In the semiconductor device 100 on which a SiC element such as SiC-SBD is mounted, high-frequency noise may occur during operation because of its high-speed operation. The noise is, for example, 10 MHz or more due to the junction capacitance of SiC-SBD. Since the frequency is 20 MHz or less, there is a risk of leakage outside the apparatus with almost no attenuation through the parasitic capacitance in the apparatus. The voltage vibration suppression circuit 20 suppresses such high frequency noise. In this embodiment, the voltage oscillation suppression circuit 20 is mounted on the substrate 13 and includes a resistance element 23 and a capacitance element 24.

抵抗素子２３は、半導体装置１００から出力される高周波ノイズの電力を消費するための素子であり、基板１３上の配線パターン１３ｂ１及び１３ｂ４の間に接続される。抵抗素子２３は、例えばステンレス等から形成される金属シート抵抗を採用することができる。高耐熱の金属シート抵抗を用いることにより、電圧振動抑制回路２０を半導体素子１４ａ及び１５ａが搭載される基板１３上に配置し、筐体１０内に封止して、半導体装置１００を製造することが可能となる。また、抵抗素子２３は、弾力を有する抵抗素材を用いて柔軟な形状に成形される。これにより、半導体素子１４ａ及び１５ａの動作による短パルス電流の導通にともなう熱ストレスを緩衝することができ、機械的振動に対する電圧振動抑制回路２０の信頼性を向上することができる。なお、抵抗素子２３の構成の詳細については後述する。 The resistance element 23 is an element for consuming power of high-frequency noise output from the semiconductor device 100, and is connected between the wiring patterns 13 b 1 and 13 b 4 on the substrate 13. For the resistance element 23, for example, a metal sheet resistance formed of stainless steel or the like can be adopted. By using a highly heat-resistant metal sheet resistor, the voltage vibration suppression circuit 20 is disposed on the substrate 13 on which the semiconductor elements 14 a and 15 a are mounted, and sealed in the housing 10 to manufacture the semiconductor device 100. Is possible. The resistance element 23 is formed into a flexible shape using a resistance material having elasticity. Thereby, the thermal stress accompanying conduction | electrical_connection of the short pulse current by operation | movement of the semiconductor elements 14a and 15a can be buffered, and the reliability of the voltage oscillation suppression circuit 20 with respect to a mechanical oscillation can be improved. Details of the configuration of the resistance element 23 will be described later.

容量素子２４は、半導体装置１００から出力される高周波ノイズの電力を吸収するための素子であり、基板１３上の配線パターン１３ｂ３及び１３ｂ４の間に接続されて、抵抗素子２３に直列に接続される。容量素子２４は、例えば誘電体としてポリイミド又は木材パルプを加工した紙を用いた薄膜コンデンサを採用することができる。１００℃以上の高温に耐える薄膜誘電体を用いることにより、電圧振動抑制回路２０を半導体素子１４ａ及び１５ａが搭載される基板１３上に配置し、筐体１０内に封止して、半導体装置１００を製造することが可能となる。また、容量素子２４は、弾力を有するポリイミド又は紙を用いて柔軟に形成されている。これにより、半導体素子１４ａ及び１５ａの動作による短パルス電流の導通にともなう熱ストレスを緩衝することができ、機械的振動に対する電圧振動抑制回路２０の信頼性を向上することができる。なお、容量素子２４の構成の詳細については後述する。 The capacitive element 24 is an element for absorbing the power of the high frequency noise output from the semiconductor device 100, and is connected between the wiring patterns 13 b 3 and 13 b 4 on the substrate 13 and connected in series to the resistance element 23. Is done. As the capacitive element 24, for example, a thin film capacitor using paper processed from polyimide or wood pulp can be adopted as a dielectric. By using a thin film dielectric that can withstand a high temperature of 100 ° C. or higher, the voltage oscillation suppression circuit 20 is disposed on the substrate 13 on which the semiconductor elements 14 a and 15 a are mounted, and sealed in the housing 10. Can be manufactured. The capacitive element 24 is formed flexibly using elastic polyimide or paper. Thereby, the thermal stress accompanying conduction | electrical_connection of the short pulse current by operation | movement of the semiconductor elements 14a and 15a can be buffered, and the reliability of the voltage oscillation suppression circuit 20 with respect to a mechanical oscillation can be improved. The details of the configuration of the capacitive element 24 will be described later.

抵抗素子２３及び容量素子２４は、配線パターン１３ｂ１及び１３ｂ３を介して、半導体素子１４ａ及び１５ａ並びにダイオード素子１４ｂ及び１５ｂに並列に接続される。ここで、容量素子２４は、例えば１００ｎＦ、より好ましくは１ｎＦ以上２０ｎＦ以下の容量を有する。抵抗素子２３は、例えば１Ω以上１０Ω以下の抵抗を有する。それにより、電圧振動抑制回路２０は、半導体素子１４ａ及び１５ａの動作時、特にターンオン時における１ＭＨｚ以上１００ＭＨｚの電圧変動、好ましくは１０ＭＨｚ以上の電圧変動、より好ましくは１０ＭＨｚ以上２０ＭＨｚ以下の電圧変動を抑制する。 Resistive element 23 and the capacitor 24, via the wiring patterns 13b 1 and 13b 3, is connected in parallel to the semiconductor elements 14a and 15a and the diode elements 14b and 15b. Here, the capacitive element 24 has a capacitance of, for example, 100 nF, more preferably 1 nF to 20 nF. The resistance element 23 has a resistance of 1Ω to 10Ω, for example. Thereby, the voltage oscillation suppression circuit 20 suppresses voltage fluctuations of 1 MHz to 100 MHz, preferably voltage fluctuations of 10 MHz or more, more preferably 10 MHz or more and 20 MHz or less during operation of the semiconductor elements 14a and 15a, particularly at turn-on. To do.

上述のように電圧振動抑制回路２０は、基板１３上に搭載され、導電部材の一例である配線パターン１３ｂ１、１３ｂ３、及び１３ｂ４により電気的に接続され、基板１３上に搭載される半導体素子１４ａ及び１５ａ、基板１３上の導電部材とともに中実な筐体１０内に封止される。電圧振動抑制回路２０を半導体素子１４ａ及び１５ａが封止される筐体１０内に設けることで、それらを接続する導電部材が短くなり、それにより配線インダクタンスが小さくなり、特に導電部材のインダクタンスが、電圧振動抑制回路２０に並列に接続する、半導体素子１４ａ及び１５ａを含む外部端子１６及び１８間の回路内の配線インダクタンスより小さくなり、そして導電部材を介して半導体素子１４ａ及び１５ａに並列に接続される電圧振動抑制回路２０により、その振動抑制効果を損なうことなく、半導体素子の動作に伴う高周波の電圧振動を抑制することが可能となる。また、配線インダクタンスが小さくなることで、小さい抵抗値の抵抗素子及び小さい容量の容量素子から電圧振動抑制回路２０を構成することができ、それにより半導体装置１００の小型化及び効率化を図ることができる。また、半導体素子１４ａ，１５ａがＳｉＣ半導体素子であることで、大電流を導通可能なＳｉＣ半導体素子の動作に伴う高周波の電圧振動が電圧振動抑制回路２０により抑制されることとなる。 As described above, the voltage vibration suppression circuit 20 is mounted on the substrate 13 and is electrically connected by the wiring patterns 13b 1 , 13b 3 , and 13b 4 which are examples of the conductive member, and is mounted on the substrate 13. The elements 14 a and 15 a and the conductive member on the substrate 13 are sealed in a solid housing 10. By providing the voltage vibration suppression circuit 20 in the housing 10 in which the semiconductor elements 14a and 15a are sealed, the conductive member that connects them is shortened, thereby reducing the wiring inductance, in particular, the inductance of the conductive member is It is smaller than the wiring inductance in the circuit between the external terminals 16 and 18 including the semiconductor elements 14a and 15a connected in parallel to the voltage vibration suppression circuit 20, and is connected in parallel to the semiconductor elements 14a and 15a via the conductive member. The voltage vibration suppression circuit 20 can suppress high-frequency voltage vibration associated with the operation of the semiconductor element without impairing the vibration suppression effect. In addition, since the wiring inductance is reduced, the voltage vibration suppression circuit 20 can be configured from a resistance element having a small resistance value and a capacitance element having a small capacity, thereby reducing the size and efficiency of the semiconductor device 100. it can. In addition, since the semiconductor elements 14a and 15a are SiC semiconductor elements, the voltage vibration suppression circuit 20 suppresses high-frequency voltage vibration associated with the operation of the SiC semiconductor element capable of conducting a large current.

図２Ａは、半導体装置１００の回路構成を示す。半導体素子１４ａ及び１５ａは、配線パターン１３ｂ１〜１３ｂ３、ワイヤ１４ｃ及び１５ｃ、並びに導電部材１６ａ及び１８ａを介して外部端子１６及び１８の間に直列に接続されている。ダイオード素子１４ｂは、配線パターン１３ｂ２、１３ｂ３、及びワイヤ１４ｃを介して半導体素子１４ａに並列に接続され、ダイオード素子１５ｂは、配線パターン１３ｂ１、１３ｂ２、及びワイヤ１５ｃを介して半導体素子１５ａに並列に接続されている。また、電圧振動抑制回路２０は、配線パターン１３ｂ１及び１３ｂ３を介して外部端子１６及び１８の間に、半導体素子１４ａ及び１５ａ（並びにダイオード素子１４ｂ及び１５ｂ）と並列に接続されている。 FIG. 2A shows a circuit configuration of the semiconductor device 100. The semiconductor elements 14a and 15a, the wiring pattern 13b 1 13 b 3, are connected in series between the wires 14c and 15c and conductive members 16a and the external terminal 16 and 18 via 18a,. The diode element 14b is connected in parallel to the semiconductor element 14a via the wiring patterns 13b 2 and 13b 3 and the wire 14c. The diode element 15b is connected to the semiconductor element 15a via the wiring patterns 13b 1 and 13b 2 and the wire 15c. Connected in parallel. The voltage oscillation suppression circuit 20 between the external terminals 16 and 18 through the wiring pattern 13b 1 and 13b 3, and is connected in parallel with the semiconductor elements 14a and 15a (and diode elements 14b and 15b).

半導体装置１００において、半導体素子１４ａ及び１５ａは、外部端子１９、配線パターン１３ｂ８及び１３ｂ５並びにワイヤを介して制御信号（これに含まれるスイッチング信号）がそれぞれのゲート電極に入力されることでオンオフされて、外部端子１６から外部端子１７又は外部端子１７から外部端子１８に電流を通す又は止める。また、電圧振動抑制回路２０は、半導体素子１４ａ及び１５ａの動作により発生し得る高周波ノイズを抑制する。 In the semiconductor device 100, the semiconductor elements 14a and 15a are turned on and off by inputting control signals (switching signals included therein) to the respective gate electrodes via the external terminals 19, the wiring patterns 13b 8 and 13b 5 and the wires. Then, the current is passed or stopped from the external terminal 16 to the external terminal 17 or from the external terminal 17 to the external terminal 18. The voltage vibration suppression circuit 20 suppresses high frequency noise that may be generated by the operation of the semiconductor elements 14a and 15a.

なお、電圧振動抑制回路２０は、半導体素子１４ａ及び１５ａ（並びにダイオード素子１４ｂ及び１５ｂ）に対して共通に設けるに限らず、半導体素子１４ａ（及びダイオード素子１４ｂ）並びに半導体素子１５ａ（及びダイオード素子１５ｂ）のそれぞれに対して個別に設けてもよい。   The voltage oscillation suppression circuit 20 is not limited to be provided in common to the semiconductor elements 14a and 15a (and the diode elements 14b and 15b), but the semiconductor element 14a (and the diode element 14b) and the semiconductor element 15a (and the diode element 15b). ) May be provided individually.

図２Ｂは、第１の変形例に係る半導体装置１１０の回路構成を示す。半導体素子１４ａ及び１５ａ並びにダイオード素子１４ｂ及び１５ｂは、半導体装置１００と同様に外部端子１６及び１８の間に接続されている。これに対して、２つの電圧振動抑制回路２０の一方が、外部端子１６及び１７の間に半導体素子１５ａ（及びダイオード素子１５ｂ）と並列に接続され、他方が外部端子１７及び１８の間に半導体素子１４ａ（及びダイオード素子１４ｂ）と並列に接続されている。   FIG. 2B shows a circuit configuration of the semiconductor device 110 according to the first modification. The semiconductor elements 14 a and 15 a and the diode elements 14 b and 15 b are connected between the external terminals 16 and 18 similarly to the semiconductor device 100. On the other hand, one of the two voltage oscillation suppression circuits 20 is connected in parallel with the semiconductor element 15a (and the diode element 15b) between the external terminals 16 and 17, and the other is connected between the external terminals 17 and 18. The element 14a (and the diode element 14b) is connected in parallel.

なお、変形例に係る半導体装置１１０において、半導体素子１４ａ（及びダイオード素子１４ｂ）並びに半導体素子１５ａ（及びダイオード素子１５ｂ）のそれぞれに対して電圧振動抑制回路２０を設けるに限らず、一方にのみ設けることとしてもよい。   In the semiconductor device 110 according to the modification, the voltage oscillation suppression circuit 20 is not limited to the semiconductor element 14a (and the diode element 14b) and the semiconductor element 15a (and the diode element 15b), but is provided only on one side. It is good as well.

図３は、抵抗素子２３の構成を示す。抵抗素子２３は、抵抗体２３ａ及び絶縁体２３ｂを有する。抵抗体２３ａは、ステンレス等から構成される板状の金属導体を、絶縁体２３ｂを挟んで屈曲成形することで形成される。抵抗体２３ａは、例えばステンレス繊維を用いた紙にすることにより柔軟性、発熱性に優れた構造とすることができる。ここでいう紙とは、繊維同士の接続点が化学結合されたシート状のものを指す。繊維はステンレスなどの金属繊維でもよく、前記金属繊維に木材パルプなどの植物由来の繊維を混合した複合繊維にしてもよい。また、屈曲構造とすることにより、抵抗体２３ａの絶縁体２３ｂより上側部分を流れる電流は、抵抗体２３ａの絶縁体２３ｂより下側部分を流れる電流に対して逆向きになり、これらの電流により生じる磁界を相殺できる。抵抗体２３ａの両端は、逆向きに屈曲され、電極２３ａ１及び２３ａ２が設けられる。ここで、電極２３ａ１及び２３ａ２の少なくとも一方について、例えばそれぞれ絶縁層を介して金属層を積層した構造の電極としてよい。積層構造の電極では、これに流れる電流が積層された複数の金属層を往復することで相互インダクタンス化され、半導体素子１４ａ及び／又は１５ａと電圧振動抑制回路２０との間の配線インダクタンスを小さくすることができる。絶縁体２３ｂは弾性を有し、抵抗体２３ａがこれを挟むことで、抵抗素子２３が抵抗体２３ａと絶縁体２３ｂの積層方向に柔軟に構成される。なお、この構造の抵抗素子は、少なくとも１００℃以上の耐熱性を有する。 FIG. 3 shows the configuration of the resistance element 23. The resistance element 23 includes a resistor 23a and an insulator 23b. The resistor 23a is formed by bending a plate-like metal conductor made of stainless steel or the like with the insulator 23b interposed therebetween. The resistor 23a can have a structure excellent in flexibility and heat generation by using, for example, paper using a stainless fiber. Paper as used herein refers to a sheet-like material in which the connection points between fibers are chemically bonded. The fiber may be a metal fiber such as stainless steel, or a composite fiber in which a plant-derived fiber such as wood pulp is mixed with the metal fiber. In addition, with the bent structure, the current flowing through the upper part of the resistor 23a from the insulator 23b is opposite to the current flowing through the lower part of the resistor 23a from the insulator 23b. The generated magnetic field can be canceled. Both ends of the resistor 23a is bent in the opposite direction, the electrodes 23a 1 and 23a 2 are provided. Here, at least one of the electrodes 23a 1 and 23a 2, for example, be an electrode structure formed by laminating the metal layer through respective insulating layers. In an electrode having a laminated structure, a current flowing therethrough is reciprocated through a plurality of laminated metal layers so that mutual inductance is generated, and wiring inductance between the semiconductor element 14a and / or 15a and the voltage vibration suppression circuit 20 is reduced. be able to. The insulator 23b has elasticity, and the resistor 23a sandwiches the insulator 23b, so that the resistor 23 is configured flexibly in the stacking direction of the resistor 23a and the insulator 23b. Note that the resistance element having this structure has a heat resistance of at least 100 ° C. or more.

図４は、容量素子２４の構成を示す。容量素子２４は、内部電極２４ａ１〜２４ａ４、誘電体２４ｂ１〜２４ｂ３、並びに電極２４ｄ１及び２４ｄ２を有する。 FIG. 4 shows the configuration of the capacitive element 24. The capacitive element 24 includes internal electrodes 24a 1 to 24a 4 , dielectrics 24b 1 to 24b 3 , and electrodes 24d 1 and 24d 2 .

内部電極２４ａ１〜２４ａ４は、金属等から構成される導体板である。内部電極２４ａ１〜２４ａ４は、基端が電極２４ｄ１又は２４ｄ２に接続され、それぞれ誘電体２４ｂ１〜２４ｂ３を介して積層され、先端が隣接する誘電体で覆われている。内部電極２４ａ１〜２４ａ４の基端は、内部電極の積層方向に互い違いに左右に配置されている。すなわち、内部電極２４ａ１及び２４ａ３は基端を図面左方に向け、内部電極２４ａ２及び２４ａ４は基端を図面右方に向けて積層される。 The internal electrodes 24a 1 to 24a 4 are conductor plates made of metal or the like. The base ends of the internal electrodes 24a 1 to 24a 4 are connected to the electrodes 24d 1 or 24d 2 and are stacked via the dielectrics 24b 1 to 24b 3 , respectively, and the tips are covered with the adjacent dielectrics. The base ends of the internal electrodes 24a 1 to 24a 4 are alternately arranged on the left and right in the stacking direction of the internal electrodes. That is, the internal electrodes 24a 1 and 24a 3 are stacked with the base ends facing the left side of the drawing, and the internal electrodes 24a 2 and 24a 4 are stacked with the base ends facing the right side of the drawing.

誘電体２４ｂ１〜２４ｂ３は、樹脂、木材パルプ等を加工した紙から形成される。誘電体２４ｂ１〜２４ｂ３は、内部電極２４ａ１及び２４ａ３の基端の間並びに内部電極２４ａ２及び２４ａ４の基端の間に設けられ、内部電極２４ａ１〜２４ａ４のそれぞれの基端とは反対側の先端を覆う。 The dielectrics 24b 1 to 24b 3 are formed of paper obtained by processing a resin, wood pulp, or the like. Dielectric 24b 1 ~24b 3 is provided between the proximal end of the inner electrodes 24a 1 and between the proximal ends of 24a 3 and internal electrodes 24a 2 and 24a 4, each of the proximal end of the internal electrode 24a 1 ~24a 4 Cover the tip on the opposite side.

電極２４ｄ１は、内部電極２４ａ１及び２４ａ３の基端に接続され、電極２４ｄ２は、内部電極２４ａ２及び２４ａ４の基端に接続される。電極２４ｄ１及び２４ｄ２の少なくとも一方は、例えばそれぞれ絶縁層を介して金属層を積層した構造の電極としてよい。積層構造の電極では、これに流れる電流が積層された複数の金属層を往復することで相互インダクタンス化され、半導体素子１４ａ及び１５ａと電圧振動抑制回路２０との間の配線インダクタンスを小さくすることができる。 The electrode 24d 1 is connected to the base ends of the internal electrodes 24a 1 and 24a 3 , and the electrode 24d 2 is connected to the base ends of the internal electrodes 24a 2 and 24a 4 . At least one of the electrodes 24d 1 and 24d 2 may be, for example as an electrode structure formed by laminating the metal layer through respective insulating layers. In an electrode having a laminated structure, a current flowing therethrough is reciprocated through a plurality of laminated metal layers so that mutual inductance is generated, and wiring inductance between the semiconductor elements 14a and 15a and the voltage vibration suppression circuit 20 can be reduced. it can.

図４は、内部電極が４層、誘電体層が３層の構造について説明したものであるが、積層数はこれに限るものではない。なお、この構造の容量素子は少なくとも１００℃以上の耐熱性を有する。   FIG. 4 illustrates the structure of four internal electrodes and three dielectric layers, but the number of layers is not limited to this. Note that the capacitor having this structure has a heat resistance of at least 100 ° C. or more.

半導体装置１００の製造方法について、図５を用いて説明する。図５は、半導体装置１００の製造工程のフローを示す。   A method for manufacturing the semiconductor device 100 will be described with reference to FIGS. FIG. 5 shows a flow of the manufacturing process of the semiconductor device 100.

まず、ステップＳ１１において、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂを基板１３上に搭載する。半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂは、それぞれ、基板１３の配線パターン１３ｂ２及び１３ｂ１にはんだ層を介して支持される。 First, in step S11, the semiconductor elements 14a, 14b and 15a, 15b are mounted on the substrate 13. Semiconductor devices 14a, 14b and 15a, 15b are each supported via a solder layer to the wiring pattern 13b 2 and 13b 1 of the substrate 13.

次に、ステップＳ１２において、電圧振動抑制回路２０を基板１３上に搭載して、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂに並列に接続する。電圧振動抑制回路２０は金属シート抵抗である抵抗素子２３及び薄膜コンデンサである容量素子２４を直列に接続して含み、抵抗素子２３が基板１３の配線パターン１３ｂ１及び１３ｂ４の間にはんだ層を介して接続され、容量素子２４が配線パターン１３ｂ３及び１３ｂ４の間にはんだ層を介して接続される。半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂと電圧振動抑制回路２０とが、導電部材である配線パターン１３ｂ１〜１３ｂ４を介して電気的に接続される。 Next, in step S12, the voltage vibration suppression circuit 20 is mounted on the substrate 13 and connected in parallel to the semiconductor elements 14a, 14b and 15a, 15b. The voltage oscillation suppression circuit 20 includes a resistance element 23 that is a metal sheet resistance and a capacitance element 24 that is a thin film capacitor connected in series, and the resistance element 23 forms a solder layer between the wiring patterns 13 b 1 and 13 b 4 of the substrate 13. The capacitive element 24 is connected between the wiring patterns 13b 3 and 13b 4 via a solder layer. The semiconductor elements 14a, 14b and 15a, 15b and the voltage vibration suppression circuit 20 are electrically connected via the wiring patterns 13b 1 to 13b 4 which are conductive members.

次に、ワイヤ１４ｃ及び１５ｃを用いて、半導体素子１４ａ，１４ｂ，１５ａ及び１５ｂの表面電極を基板１３上の配線パターン１３ｂ２，１３ｂ３，１３ｂ５，１３ｂ８に接続する。 Next, the surface electrodes of the semiconductor elements 14a, 14b, 15a and 15b are connected to the wiring patterns 13b 2 , 13b 3 , 13b 5 and 13b 8 on the substrate 13 using the wires 14c and 15c.

次に、導電部材１６ａ〜１８ａを、それぞれの下端をはんだ等の接合材により配線パターン１３ｂ１〜１３ｂ３に接合することで、基板１３上に立設する。また、外部端子１９の４つの端子を、それぞれ基板１３の配線パターン１３ｂ５〜１３ｂ８に立設する。 Next, the conductive members 16 a to 18 a are erected on the substrate 13 by bonding the lower ends of the conductive members 16 a to 18 a to the wiring patterns 13 b 1 to 13 b 3 with a bonding material such as solder. Further, the four terminals of the external terminal 19 are erected on the wiring patterns 13b 5 to 13b 8 of the substrate 13, respectively.

次に、ステップＳ１３において、リフロー炉等を用いてはんだを溶融して、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂ、電圧振動抑制回路２０の抵抗素子２３及び容量素子２４、導電部材１６ａ〜１８ａを基板１３上に接合する。このとき、溶融したはんだの温度は例えば約３００℃に達するため、その熱が基板１３等を伝わって電圧振動抑制回路２０の抵抗素子２３及び容量素子２４を加熱し、それらの特性を変化させ得る。しかし、本実施形態では、高耐熱の金属シート抵抗及び薄膜コンデンサを使用していることで、組立時に加熱されて特性を変化させることはなく、電圧振動抑制回路２０を筐体１０内で半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂの直近に配置し、半導体素子に接続して、配線インダクタンスを低減することができる。   Next, in step S13, the solder is melted using a reflow furnace or the like, and the semiconductor elements 14a, 14b and 15a, 15b, the resistance element 23 and the capacitive element 24 of the voltage vibration suppression circuit 20, and the conductive members 16a to 18a are formed on the substrate. 13 is joined. At this time, since the temperature of the melted solder reaches, for example, about 300 ° C., the heat is transmitted to the substrate 13 and the like to heat the resistance element 23 and the capacitive element 24 of the voltage vibration suppression circuit 20, thereby changing their characteristics. . However, in the present embodiment, the use of the high heat-resistant metal sheet resistor and the thin film capacitor does not change the characteristics by being heated at the time of assembly, and the voltage oscillation suppression circuit 20 is formed in the housing 10 within the semiconductor element. Wiring inductance can be reduced by disposing it in the immediate vicinity of 14a, 14b and 15a, 15b and connecting to a semiconductor element.

最後に、ステップＳ１４において、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂ、これらが搭載された基板１３の一面（一面上に設けられた配線パターン１３ｂ１〜１３ｂ８を含む）、及び電圧振動抑制回路２０をモールド材により封止して、中実な筐体１０を成形する。このとき、モールド材により電圧振動抑制回路２０の抵抗素子２３及び容量素子２４は例えば２００℃の温度に加熱され、それらの特性を変化させ得る。しかし、本実施形態では、高耐熱の金属シート抵抗及び薄膜コンデンサを使用していることで、組立時に加熱されて特性を変化させることはなく、電圧振動抑制回路２０を筐体１０内に組み込むことができる。 Finally, in step S14, (including a wiring pattern 13b 1 13 b 8 provided on one surface) semiconductor devices 14a, 14b and 15a, 15b, one surface of the substrate 13 to which they are mounted, and voltage oscillation suppression circuit 20 Is sealed with a molding material to form a solid housing 10. At this time, the resistance element 23 and the capacitive element 24 of the voltage vibration suppression circuit 20 are heated to a temperature of, for example, 200 ° C. by the molding material, and their characteristics can be changed. However, in this embodiment, the use of the high heat-resistant metal sheet resistor and the thin film capacitor allows the voltage vibration suppression circuit 20 to be incorporated in the housing 10 without being changed by heating during assembly. Can do.

図６Ａから図６Ｃは、第２の変形例に係る半導体装置１２０の構成を示す。ここで、図６Ａは半導体装置１２０の構成を側面視において示し、図６Ｂは基板１３上の回路構成を示し、図６Ｃは配線基板２１上の回路構成を示す。半導体装置１２０は、筐体１０、基板１３、半導体素子１４ａ及び１５ａ、ダイオード素子１４ｂ及び１５ｂ、導通ポスト１４ａ０，１４ｂ０，１４ｄ，１４ｅ，１５ａ０，１５ｂ０及び１５ｄ、外部端子１６〜１８、導電部材１６ａ〜１８ａ、外部端子１９、配線基板２１、並びに電圧振動抑制回路２０を備える。これらの構成各部のうち、半導体装置１００の構成各部と対応するものについては同じ符号を付し、その説明を省略する。 6A to 6C show the configuration of the semiconductor device 120 according to the second modification. 6A shows the configuration of the semiconductor device 120 in a side view, FIG. 6B shows the circuit configuration on the substrate 13, and FIG. 6C shows the circuit configuration on the wiring substrate 21. The semiconductor device 120 includes a housing 10, a substrate 13, semiconductor elements 14a and 15a, diode elements 14b and 15b, conductive posts 14a 0 , 14b 0 , 14d, 14e, 15a 0 , 15b 0 and 15d, external terminals 16 to 18, Conductive members 16a to 18a, an external terminal 19, a wiring board 21, and a voltage vibration suppression circuit 20 are provided. Among these constituent parts, those corresponding to the constituent parts of the semiconductor device 100 are denoted by the same reference numerals, and description thereof is omitted.

筐体１０は、半導体装置１２０の構成各部、特に半導体素子１４ａ及び１５ａ、これらが搭載される基板１３の一面、電圧振動抑制回路２０、及びこれを搭載する配線基板２１を内部に、ただし外部端子１９の上端を突出し、基板１３の下面を筐体１０の底面と面一に露出して封止するとともに、外部端子１６〜１８のそれぞれの上面を筐体１０の上面上に露出して固定する中実な部材である。半導体素子１４ａ及び１５ａとともに電圧振動抑制回路２０を中実な筐体１０内に設けることでこれらが発する熱が効率良く放熱され、熱による電圧振動抑制回路２０の性能劣化を防止することができる。筐体１０は、半導体装置１００の筐体１０と同様に構成され、本体１１及び端子収容体１２を含む。   The housing 10 includes the components of the semiconductor device 120, particularly the semiconductor elements 14a and 15a, one surface of the substrate 13 on which the semiconductor elements 14a and 15a are mounted, the voltage vibration suppression circuit 20 and the wiring substrate 21 on which the components are mounted. The upper end of 19 is protruded, the lower surface of the substrate 13 is exposed and sealed flush with the bottom surface of the housing 10, and the upper surfaces of the external terminals 16 to 18 are exposed and fixed on the upper surface of the housing 10. It is a solid member. By providing the voltage vibration suppression circuit 20 in the solid casing 10 together with the semiconductor elements 14a and 15a, the heat generated by these is efficiently radiated, and the performance deterioration of the voltage vibration suppression circuit 20 due to heat can be prevented. The housing 10 is configured similarly to the housing 10 of the semiconductor device 100 and includes a main body 11 and a terminal housing 12.

基板１３は、第１基板の一例であり、半導体装置１００の基板１３と同様に絶縁板１３ａ並びに回路層１３ｂ及び１３ｃを含む。ただし、回路層１３ｂは、半導体素子及び／又は導電部材に接続する配線パターン１３ｂ１〜１３ｂ３を含む。 The substrate 13 is an example of a first substrate, and includes an insulating plate 13 a and circuit layers 13 b and 13 c, similar to the substrate 13 of the semiconductor device 100. However, the circuit layer 13b includes wiring patterns 13b 1 to 13b 3 connected to the semiconductor element and / or the conductive member.

半導体素子１４ａ及び１５ａは、半導体装置１００の半導体素子１４ａ及び１５ａと同様のＳｉＣ半導体素子である。半導体素子１４ａ及び１５ａは、それぞれ、基板１３上の配線パターン１３ｂ２及び１３ｂ１上に搭載される。半導体素子１４ａ及び１５ａは、ＩＧＢＴ（又はＭＯＳＦＥＴ）の場合に、表面にエミッタ電極（ソース電極）及びゲート電極、裏面にコレクタ電極（ドレイン電極）を有する。半導体素子１４ａ及び１５ａは、はんだ等の接合材により、それぞれ、裏面を配線パターン１３ｂ２及び１３ｂ１に接合することで基板１３上に固定される。 The semiconductor elements 14 a and 15 a are SiC semiconductor elements similar to the semiconductor elements 14 a and 15 a of the semiconductor device 100. The semiconductor elements 14a and 15a, respectively, are mounted on the wiring pattern 13b 2 and 13b 1 on the substrate 13. In the case of an IGBT (or MOSFET), the semiconductor elements 14a and 15a have an emitter electrode (source electrode) and a gate electrode on the surface, and a collector electrode (drain electrode) on the back surface. The semiconductor elements 14a and 15a, due bonding material such as solder, respectively, are fixed on the substrate 13 by bonding the back surface to the wiring pattern 13b 2 and 13b 1.

ダイオード素子１４ｂ及び１５ｂは、半導体装置１００のダイオード素子１４ｂ及び１５ｂと同様のＳｉＣからなる整流素子である。ダイオード素子１４ｂ及び１５ｂは、それぞれ、基板１３上の配線パターン１３ｂ２及び１３ｂ１上に搭載される。ダイオード素子１４ｂ及び１５ｂは、表面にアノード電極及び裏面にカソード電極を有する。ダイオード素子１４ｂ及び１５ｂは、はんだ等の接合材により、それぞれ、裏面を配線パターン１３ｂ２及び１３ｂ１に接合することで基板１３上に固定される。それにより、ダイオード素子１４ｂ及び１５ｂのカソード電極は、それぞれ、半導体素子１４ａ及び１５ａのコレクタ電極に接続される。 The diode elements 14 b and 15 b are rectifying elements made of SiC similar to the diode elements 14 b and 15 b of the semiconductor device 100. Diode elements 14b and 15b are respectively mounted on the wiring pattern 13b 2 and 13b 1 on the substrate 13. The diode elements 14b and 15b have an anode electrode on the front surface and a cathode electrode on the back surface. The diode elements 14b and 15b are fixed on the substrate 13 by bonding their back surfaces to the wiring patterns 13b 2 and 13b 1 with a bonding material such as solder, respectively. Thereby, the cathode electrodes of the diode elements 14b and 15b are connected to the collector electrodes of the semiconductor elements 14a and 15a, respectively.

導通ポスト１４ａ０，１４ｂ０，１４ｄ，１４ｅ，１５ａ０，１５ｂ０及び１５ｄは、基板１３上の配線パターン１３ｂ１〜１３ｂ３、半導体素子１４ａ，１５ａ又はダイオード素子１４ｂ，１５ｂの表面電極を後述する配線基板２１上の配線パターン２１ａ１〜２１ａ３，２１ｂ１，又は２１ｂ４に接続して、それらの間で通電するための導電部材であり、一例として銅、アルミニウム等の導電性金属を用いて円柱状に成形されている。なお、これらの導通ポストは、その下端をはんだ等の接合材により半導体素子１４ａ等に接続することでそれらの上に立設され、上端をはんだ、ロウ付け、又はカシメにより配線基板２１上の配線パターンに接続される。 The conductive posts 14a 0 , 14b 0 , 14d, 14e, 15a 0 , 15b 0 and 15d will be described later on the surface electrodes of the wiring patterns 13b 1 to 13b 3 , the semiconductor elements 14a and 15a or the diode elements 14b and 15b on the substrate 13, respectively. A conductive member for connecting to and energizing the wiring patterns 21a 1 to 21a 3 , 21b 1 , or 21b 4 on the wiring substrate 21, using a conductive metal such as copper or aluminum as an example. It is formed in a cylindrical shape. These conductive posts are erected on them by connecting the lower ends thereof to the semiconductor element 14a or the like with a bonding material such as solder, and the upper ends thereof are wired on the wiring board 21 by soldering, brazing, or caulking. Connected to the pattern.

導通ポスト１４ａ０及び１５ａ０は、各３つのポストを含む。それらのうちの各２つのポストはそれぞれ半導体素子１４ａ及び１５ａのエミッタ電極上に立設され、配線基板２１上の配線パターン２１ａ２及び２１ａ１にそれぞれ接続する。残りの各１つのポストは、半導体素子１４ａ及び１５ａのゲート電極上に立設され、配線基板２１上の配線パターン２１ｂ４及び２１ｂ１にそれぞれ接続する。導通ポスト１４ｂ０及び１５ｂ０は、各２つのポストを含み、ダイオード素子１４ｂ及び１５ｂのアノード電極上にそれぞれ立設され、配線基板２１上の配線パターン２１ａ２及び２１ａ１にそれぞれ接続する。導通ポスト１５ｄ，１４ｄ，１４ｅは、各２つのポストを含み、それぞれ基板１３の配線パターン１３ｂ１〜１３ｂ３上に立設され、配線基板２１上の配線パターン２１ａ３，２１ａ１，２１ａ２に接続する。それにより、半導体素子１４ａ及びダイオード素子１４ｂが逆並列に接続されてスイッチング装置を構成し、半導体素子１５ａ及びダイオード素子１５ｂが逆並列に接続されてスイッチング装置を構成し、これら２つのスイッチング装置が直列に接続される。 Conductive posts 14a 0 and 15a 0 each include three posts. Each two posts of them are erected on the emitter electrode of the semiconductor element 14a and 15a, respectively, connected respectively to the wiring patterns 21a 2 and 21a 1 on the wiring board 21. Each remaining one post is erected on the gate electrode of the semiconductor elements 14a, 15a, respectively connected to the wiring patterns 21b 4 and 21b 1 on the wiring board 21. The conductive posts 14b 0 and 15b 0 each include two posts, are erected on the anode electrodes of the diode elements 14b and 15b, and are connected to the wiring patterns 21a 2 and 21a 1 on the wiring board 21, respectively. Conducting post 15d, 14d, 14e includes the two posts, it is erected on the wiring pattern 13b 1 13 b 3 of the substrate 13, respectively, the wiring patterns 21a 3 on the wiring board 21, 21a 1, 21a 2 to the connection To do. Accordingly, the semiconductor element 14a and the diode element 14b are connected in antiparallel to form a switching device, and the semiconductor element 15a and the diode element 15b are connected in antiparallel to form a switching device, and these two switching devices are connected in series. Connected to.

外部端子１６〜１８は、半導体装置１００の外部端子１６〜１８と同様である。   The external terminals 16 to 18 are the same as the external terminals 16 to 18 of the semiconductor device 100.

導電部材１６ａ〜１８ａは、それぞれ、基板１３上の配線パターン１３ｂ１、１３ｂ２、及び基板１３上に立設され、導電部材１８ａは配線基板２１上の配線パターン２１ａ２を介して、外部端子１６〜１８に接続して、それらの間で半導体素子１４ａ及び１５ａから出力される電流を通電する。 The conductive members 16 a to 18 a are erected on the wiring patterns 13 b 1 and 13 b 2 on the substrate 13 and the substrate 13, respectively. The conductive member 18 a is connected to the external terminal 16 via the wiring pattern 21 a 2 on the wiring substrate 21. To 18 and a current outputted from the semiconductor elements 14a and 15a is passed between them.

外部端子１９は、４つの端子を含み、基板１３上の図面右側に立設され、配線基板２１上の配線パターン２１ｂ１〜２１ｂ４を介して筐体１０の上面から突出する。 The external terminal 19 includes four terminals, is erected on the right side of the drawing on the substrate 13, and protrudes from the upper surface of the housing 10 via the wiring patterns 21 b 1 to 21 b 4 on the wiring substrate 21.

配線基板２１は、第２基板の一例であり、半導体素子１４ａ及び１５ａの電極を外部端子１６〜１９に接続する基板であり、絶縁板２１ａ及び回路層２１ｂを有する。絶縁板２１ａは、例えばガラスエポキシ材等から構成されるリジッド基板又はポリイミド材等から構成される柔軟性のある基板を採用することができる。回路層２１ｂは、銅、アルミニウム等の導電性金属を用いて、絶縁板２１ａの表面に設けられた配線パターン２１ａ１〜２１ａ４及び２１ｂ１〜２１ｂ４を有する。なお、配線パターン２１ｂ２及び２１ｂ３は、配線パターン２１ａ１及び２１ａ２に接続する。 The wiring substrate 21 is an example of a second substrate, is a substrate that connects the electrodes of the semiconductor elements 14a and 15a to the external terminals 16 to 19, and includes an insulating plate 21a and a circuit layer 21b. As the insulating plate 21a, for example, a rigid substrate made of a glass epoxy material or the like, or a flexible substrate made of a polyimide material or the like can be adopted. Circuit layer 21b includes copper, using a conductive metal such as aluminum, the wiring pattern 21a 1 ~21a 4 and 21b 1 ~21b 4 provided on the surface of the insulating plate 21a. The wiring patterns 21b 2 and 21b 3 are connected to the wiring patterns 21a 1 and 21a 2 .

なお、配線基板２１上の配線パターン２１ａ１〜２１ａ４及び２１ｂ１〜２１ｂ４のうちの少なくとも１つについて、特に電圧振動抑制回路２０に接続する配線パターン２１ａ２〜２１ａ４について、例えば複数のパターンを絶縁層を介して積層して形成される積層構造の配線パターンとしてよい。積層構造の配線パターンでは、これに流れる電流が積層された複数のパターンを往復することで相互インダクタンス化され、半導体素子１４ａ及び１５ａと電圧振動抑制回路２０との間の配線インダクタンスを小さくすることができる。 Note that at least one of the wiring substrate 21 on the wiring pattern 21a 1 ~21a 4 and 21b 1 ~21b 4, the wiring pattern 21a 2 ~21a 4 in particular connected to the voltage oscillation suppression circuit 20, for example, a plurality of patterns It is good also as a wiring pattern of the laminated structure formed by laminating | stacking through an insulating layer. In a wiring pattern having a laminated structure, a current flowing therethrough is reciprocated through a plurality of laminated patterns, whereby mutual inductance is generated, and wiring inductance between the semiconductor elements 14a and 15a and the voltage vibration suppression circuit 20 can be reduced. it can.

先述の４つの外部端子１９は、それぞれ、配線パターン２１ｂ１〜２１ｂ４に接続する。配線パターン２１ｂ４及び２１ｂ１上の外部端子１９は、導通ポスト１４ａ０及び１５ａ０を介して半導体素子１４ａ及び１５ａのゲート電極に接続されて、ゲート端子として機能する。なお、配線パターン２１ｂ２及び２１ｂ３は、それぞれ、配線パターン２１ａ１及び２１ａ２に接続し、それらの上の外部端子１９は、配線パターン２１ａ１及び２１ａ２並びに導通ポスト１４ａ０及び１５ａ０を介して半導体素子１５ａ及び１４ａのエミッタ電極に接続されて、エミッタ端子として機能する。 The four external terminals 19 described above are connected to the wiring patterns 21b 1 to 21b 4 respectively. The external terminals 19 on the wiring patterns 21b 4 and 21b 1 are connected to the gate electrodes of the semiconductor elements 14a and 15a via the conductive posts 14a 0 and 15a 0 and function as gate terminals. The wiring patterns 21b 2 and 21b 3 are connected to the wiring patterns 21a 1 and 21a 2 , respectively, and the external terminals 19 above them are connected via the wiring patterns 21a 1 and 21a 2 and the conductive posts 14a 0 and 15a 0 . Are connected to the emitter electrodes of the semiconductor elements 15a and 14a and function as emitter terminals.

電圧振動抑制回路２０は、半導体装置１００の電圧振動抑制回路２０と同様に半導体素子１４ａ及び１５ａ並びにダイオード素子１４ｂ及び１５ｂに並列に接続して、それらの動作により発生し得る高周波ノイズを抑制する回路である。電圧振動抑制回路２０は、本実施形態では配線基板２１上に搭載され、抵抗素子２３及び容量素子２４を有する。   The voltage oscillation suppression circuit 20 is connected to the semiconductor elements 14a and 15a and the diode elements 14b and 15b in parallel, similarly to the voltage oscillation suppression circuit 20 of the semiconductor device 100, and suppresses high-frequency noise that can be generated by their operation. It is. In this embodiment, the voltage vibration suppression circuit 20 is mounted on the wiring board 21 and includes a resistance element 23 and a capacitance element 24.

抵抗素子２３は、半導体装置１００における抵抗素子２３と同様に柔軟に構成された金属シート抵抗であり、配線基板２１上の配線パターン２１ｂ３及び２１ｂ４の間に接続される。 The resistive element 23 is a metal sheet resistor that is configured flexibly in the same manner as the resistive element 23 in the semiconductor device 100, and is connected between the wiring patterns 21 b 3 and 21 b 4 on the wiring substrate 21.

容量素子２４は、半導体装置１００における容量素子２４と同様に柔軟に構成された薄膜コンデンサであり、配線基板２１上の配線パターン２１ａ２及び２１ａ４の間に接続される。 The capacitive element 24 is a thin film capacitor configured flexibly in the same manner as the capacitive element 24 in the semiconductor device 100, and is connected between the wiring patterns 21 a 2 and 21 a 4 on the wiring substrate 21.

抵抗素子２３及び容量素子２４は、配線パターン２１ａ２及び２１ａ３並びに導通ポスト１４ａ０，１４ｂ０及び１５ｄ、配線パターン１３ｂ１を介して、半導体素子１４ａ及び１５ａ並びにダイオード素子１４ｂ及び１５ｂに並列に接続される。 Resistive element 23 and the capacitor 24, the wiring patterns 21a 2 and 21a 3 and conducting post 14a 0, 14b 0 and 15d, through the wiring pattern 13b 1, connected in parallel with the semiconductor elements 14a and 15a and the diode elements 14b and 15b Is done.

上述のように電圧振動抑制回路２０は、配線基板２１上に搭載され、導電部材の一例である導通ポスト１４ａ０，１４ｂ０，１４ｄ，１４ｅ，１５ａ０，１５ｂ０及び１５ｄにより電気的に接続され、基板１３上に搭載される半導体素子１４ａ及び１５ａ並びに導電部材とともに中実な筐体１０内に封止される。電圧振動抑制回路２０を半導体素子１４ａ及び１５ａが封止される筐体１０内に設けることで、それらを接続する導電部材が短くなり、それにより配線インダクタンスが小さくなり、そして導電部材を介して半導体素子１４ａ及び１５ａに並列に接続される電圧振動抑制回路２０により、その振動抑制効果を損なうことなく、半導体素子の動作に伴う高周波の電圧振動を抑制することが可能となる。 As described above, the voltage vibration suppression circuit 20 is mounted on the wiring board 21 and is electrically connected by the conductive posts 14a 0 , 14b 0 , 14d, 14e, 15a 0 , 15b 0 and 15d which are examples of conductive members. The semiconductor elements 14a and 15a mounted on the substrate 13 and the conductive member are sealed in a solid casing 10. By providing the voltage oscillation suppression circuit 20 in the housing 10 in which the semiconductor elements 14a and 15a are sealed, the conductive member connecting them becomes short, thereby reducing the wiring inductance, and the semiconductor via the conductive member. The voltage vibration suppression circuit 20 connected in parallel to the elements 14a and 15a can suppress high-frequency voltage vibration accompanying the operation of the semiconductor element without impairing the vibration suppression effect.

半導体装置１２０の製造方法について、図７を用いて説明する。図７は、半導体装置１２０の製造工程のフローを示す。   A method for manufacturing the semiconductor device 120 will be described with reference to FIGS. FIG. 7 shows a flow of the manufacturing process of the semiconductor device 120.

まず、ステップＳ２１において、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂを基板１３上に搭載する。半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂは、それぞれ、基板１３の配線パターン１３ｂ２及び１３ｂ１にはんだ層を介して支持される。 First, in step S21, the semiconductor elements 14a, 14b and 15a, 15b are mounted on the substrate 13. Semiconductor devices 14a, 14b and 15a, 15b are each supported via a solder layer to the wiring pattern 13b 2 and 13b 1 of the substrate 13.

次に、ステップＳ２２において、電圧振動抑制回路２０を配線基板２１上に搭載する。電圧振動抑制回路２０は金属シート抵抗である抵抗素子２３及び薄膜コンデンサである容量素子２４を直列に接続して含み、抵抗素子２３が配線基板２１の配線パターン２１ｂ３及び２１ｂ４の間にはんだ層を介して接続され、容量素子２４が配線パターン２１ｂ２及び１３ｂ４の間にはんだ層を介して接続される。 Next, in step S <b> 22, the voltage vibration suppression circuit 20 is mounted on the wiring board 21. The voltage oscillation suppression circuit 20 includes a resistance element 23 that is a metal sheet resistance and a capacitance element 24 that is a thin film capacitor connected in series, and the resistance element 23 is a solder layer between the wiring patterns 21b 3 and 21b 4 of the wiring substrate 21. The capacitive element 24 is connected between the wiring patterns 21b 2 and 13b 4 via a solder layer.

次に、ステップＳ２３において、電圧振動抑制回路２０を半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂに並列に接続する。   Next, in step S23, the voltage oscillation suppression circuit 20 is connected in parallel to the semiconductor elements 14a, 14b and 15a, 15b.

まず、導電部材１６ａ〜１８ａを、それぞれの下端をはんだ等の接合材により配線パターン１３ｂ１〜１３ｂ３に接合することで、基板１３上に立設する。また、外部端子１９の４つの端子を、基板１３上に立設する。さらに、導通ポスト１４ａ０，１４ｂ０，１４ｄ，１４ｅ，１５ａ０，１５ｂ０及び１５ｄを、基板１３上の配線パターン１３ｂ１〜１３ｂ３、半導体素子１４ａ，１５ａ及びダイオード素子１４ｂ，１５ｂの表面電極上に立設する。 First, the conductive members 16 a to 18 a are erected on the substrate 13 by bonding the lower ends of the conductive members 16 a to 18 a to the wiring patterns 13 b 1 to 13 b 3 with a bonding material such as solder. Further, the four terminals of the external terminal 19 are erected on the substrate 13. Further, the conductive posts 14a 0 , 14b 0 , 14d, 14e, 15a 0 , 15b 0 and 15d are arranged on the surface patterns of the wiring patterns 13b 1 to 13b 3 , the semiconductor elements 14a and 15a and the diode elements 14b and 15b on the substrate 13. To stand.

そして、配線基板２１を基板１３上に支持する。それにより、導通ポスト１４ａ０，１４ｂ０，１４ｄ，１４ｅ，１５ａ０，１５ｂ０及び１５ｄを介して、基板１３上の配線パターン１３ｂ１〜１３ｂ３、半導体素子１４ａ，１５ａ及びダイオード素子１４ｂ，１５ｂの表面電極がそれぞれ配線基板２１上の配線パターン２１ａ１〜２１ａ３，２１ｂ１及び２１ｂ４に接続される。また、電圧振動抑制回路２０が、導電部材である導通ポスト１４ａ０及び１５ｄを介して、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂに並列に接続される。 Then, the wiring substrate 21 is supported on the substrate 13. Thereby, the wiring patterns 13b 1 to 13b 3 , the semiconductor elements 14a and 15a, and the diode elements 14b and 15b on the substrate 13 are connected via the conductive posts 14a 0 , 14b 0 , 14d, 14e, 15a 0 , 15b 0 and 15d. The surface electrodes are connected to the wiring patterns 21a 1 to 21a 3 , 21b 1 and 21b 4 on the wiring board 21, respectively. Further, the voltage oscillation suppression circuit 20, via the conductive posts 14a 0 and 15d are conductive members, a semiconductor device 14a, 14b and 15a, are connected in parallel to 15b.

次に、ステップＳ２４において、リフロー炉等を用いてはんだを溶融して、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂ、導電部材１６ａ〜１８ａを基板１３上に接合し、電圧振動抑制回路２０の抵抗素子２３及び容量素子２４を配線基板２１上に接合する。このとき、溶融したはんだの温度は例えば約３００℃に達するため、その熱が基板１３等を伝わって配線基板２１上の電圧振動抑制回路２０の抵抗素子２３及び容量素子２４を加熱し、それらの特性を変化させ得る。しかし、本実施形態では、高耐熱の金属シート抵抗及び薄膜コンデンサを使用していることで、組立時に加熱されて特性を変化させることはなく、電圧振動抑制回路２０を筐体１０内で半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂの直近に配置し、半導体素子に接続して、配線インダクタンスを低減することができる。   Next, in step S24, the solder is melted using a reflow furnace or the like, and the semiconductor elements 14a, 14b and 15a, 15b and the conductive members 16a to 18a are joined on the substrate 13, and the resistance element of the voltage vibration suppression circuit 20 is joined. 23 and the capacitive element 24 are bonded onto the wiring substrate 21. At this time, since the temperature of the molten solder reaches, for example, about 300 ° C., the heat is transmitted through the substrate 13 and the like to heat the resistance element 23 and the capacitor element 24 of the voltage vibration suppression circuit 20 on the wiring substrate 21, Properties can be changed. However, in the present embodiment, the use of the high heat-resistant metal sheet resistor and the thin film capacitor does not change the characteristics by being heated at the time of assembly, and the voltage oscillation suppression circuit 20 is formed in the housing 10 within the semiconductor element. Wiring inductance can be reduced by disposing it in the immediate vicinity of 14a, 14b and 15a, 15b and connecting to a semiconductor element.

最後に、ステップＳ２５において、半導体素子１４ａ，１４ｂ及び１５ａ，１５ｂ、これらが搭載された基板１３の一面、配線基板２１とともに電圧振動抑制回路２０をモールド材により封止して、中実な筐体１０を成形する。   Finally, in step S25, the semiconductor element 14a, 14b and 15a, 15b, the one surface of the substrate 13 on which these are mounted, the wiring substrate 21, and the voltage vibration suppression circuit 20 are sealed with a molding material to form a solid housing. 10 is molded.

図８Ａから図８Ｃは、半導体装置におけるターンオン時の電流及び電圧の過渡的変化を示す。ここで、図８Ａは、第１の比較例として、電圧振動抑制回路を搭載しない半導体装置における過渡的変化、図８Ｂは、第２の比較例として、電圧振動抑制回路２０を装置外に搭載した半導体装置における過渡的変化、図８Ｃは、電圧振動抑制回路２０を装置内に搭載した本実施形態に係る半導体装置１００における過渡的変化を示す。ここで、電圧振動抑制回路２０において、抵抗素子２３の抵抗１．５Ω及び容量素子２４の容量１０ｎＦとした。過渡応答試験では、第１の比較例に係る半導体装置、第２の比較例に係る半導体装置、本実施形態に係る電圧振動抑制回路２０を装置内に搭載した半導体装置１００のそれぞれにおいて、外部端子１６及び１８間に電圧源を接続し、ゲート電圧ＶＧＥを入力して半導体素子１４ａをオンした際に、これを通電して外部端子１８から出力される電流ＩＣ並びに外部端子１７及び１８間に加わる電圧ＶＣＥの過渡応答特性を測定した。 8A to 8C show transient changes in current and voltage when the semiconductor device is turned on. Here, FIG. 8A shows a transient change in a semiconductor device in which no voltage vibration suppression circuit is mounted as a first comparative example, and FIG. 8B has a voltage vibration suppression circuit 20 mounted outside the device as a second comparative example. FIG. 8C shows a transient change in the semiconductor device 100 according to this embodiment in which the voltage oscillation suppression circuit 20 is mounted in the device. Here, in the voltage oscillation suppression circuit 20, the resistance of the resistance element 23 is set to 1.5Ω and the capacity of the capacitance element 24 is set to 10 nF. In the transient response test, in each of the semiconductor device according to the first comparative example, the semiconductor device according to the second comparative example, and the semiconductor device 100 in which the voltage vibration suppression circuit 20 according to the present embodiment is mounted, external terminals 16 and a voltage source connected between the 18, upon turning on the semiconductor element 14a to input gate voltage V GE, while the current I C and the external terminals 17 and 18 is outputted from the external terminal 18 by energizing it The transient response characteristics of the voltage V CE applied to the VCE were measured.

第１の比較例において、半導体素子１４ａがゲート電圧ＶＧＥに応答して約２００ｎｓにてオンすると、電流ＩＣは、約２００ｎｓから増加しておよそ２８０ｎｓにてピークを呈して減少に転じ、およそ３００ｎｓにてディップを呈して再度増加に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。一方、電圧ＶＣＥは、約２００ｎｓから減少しておよそ３００ｎｓにてディップを呈して増加に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。ここで、電流ＩＣ及び電圧ＶＣＥの振動は、おおよそ１０００ｎｓで減衰する。 In the first comparative example, when the semiconductor element 14a is turned on at about 200 ns in response to the gate voltage V GE , the current I C increases from about 200 ns, exhibits a peak at about 280 ns, and starts to decrease. It shows a dip at 300 ns and starts increasing again, and thereafter saturates by repeatedly increasing and decreasing (that is, oscillating at about 20 MHz) with a period of about 50 ns. On the other hand, the voltage V CE decreases from about 200 ns, exhibits a dip at about 300 ns and starts increasing, and thereafter saturates by repeatedly increasing and decreasing (that is, oscillating at about 20 MHz) with a period of about 50 ns. Here, the vibration of the current I C and the voltage V CE is attenuated at about 1000 ns.

第２の比較例において、半導体素子１４ａがゲート電圧ＶＧＥに応答して約２００ｎｓにてオンすると、第１の比較例と同様に、電流ＩＣは、約２００ｎｓから増加しておよそ２８０ｎｓにてピークを呈して減少に転じ、およそ３００ｎｓにてディップを呈して再度増加に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。一方、電圧ＶＣＥは、約２００ｎｓから減少しておよそ３００ｎｓにてディップを呈して増加に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。電流ＩＣ及び電圧ＶＣＥの振動は、第１の比較例１に対して若干小さい程度であり、おおよそ１０００ｎｓで減衰する。従って、装置外に搭載された電圧振動抑制回路２０の振動抑制効果はさほど見られない。 In the second comparative example, the semiconductor element 14a is turned on at about 200ns in response to the gate voltage V GE, as in the first comparative example, the current I C is at approximately an increase of about 200ns 280 ns It starts to decrease with a peak, then starts to increase again with a dip at about 300 ns, and thereafter saturates by repeatedly increasing and decreasing (that is, oscillating at about 20 MHz) with a period of about 50 ns. On the other hand, the voltage V CE decreases from about 200 ns, exhibits a dip at about 300 ns and starts increasing, and thereafter saturates by repeatedly increasing and decreasing (that is, oscillating at about 20 MHz) with a period of about 50 ns. The vibrations of the current I C and the voltage V CE are slightly smaller than those of the first comparative example 1, and are attenuated at about 1000 ns. Therefore, the vibration suppression effect of the voltage vibration suppression circuit 20 mounted outside the apparatus is not so much seen.

実施例において、半導体素子１４ａがゲート電圧ＶＧＥに応答して約１８０ｎｓにてオンすると、電流ＩＣは、約２００ｎｓから増加しておよそ２５０ｎｓにてピークを呈して減少に転じ、およそ２７０ｎｓにてディップを呈して再度増加に転じ、以降、約５０ｎｓの周期で微小な増減（すなわち、約２０ＭＨｚで微小振動）を繰り返して飽和する。一方、電圧ＶＣＥは、およそ１９０ｎｓから減少しておよそ３１０ｎｓにておよそ一定に収束する。電流ＩＣ及び電圧ＶＣＥの振動は、比較例１及び２に対して小さく、おおよそ４００ｎｓで十分に減衰する。従って、装置内に搭載した電圧振動抑制回路２０の振動抑制効果が十分に現れている。 In the embodiment, when the semiconductor element 14a is turned on at about 180 ns in response to the gate voltage V GE , the current I C increases from about 200 ns, peaks at about 250 ns and starts to decrease, and at about 270 ns. It begins to increase again after exhibiting a dip, and then saturates by repeating a minute increase / decrease (that is, a minute vibration at about 20 MHz) with a period of about 50 ns. On the other hand, the voltage V CE decreases from about 190 ns and converges to a constant value at about 310 ns. The oscillations of the current I C and the voltage V CE are smaller than those of the comparative examples 1 and 2, and are sufficiently damped in about 400 ns. Therefore, the vibration suppression effect of the voltage vibration suppression circuit 20 mounted in the apparatus is sufficiently exhibited.

図９Ａから図９Ｃは、半導体装置におけるターンオフ時の電流及び電圧の過渡的変化を示す。ここで、図９Ａは、第１の比較例として、電圧振動抑制回路を搭載しない半導体装置における過渡的変化、図９Ｂは、第２の比較例として、電圧振動抑制回路２０を装置外に搭載した半導体装置における過渡的変化、図９Ｃは、電圧振動抑制回路２０を装置内に搭載した本実施形態に係る半導体装置１００における過渡的変化を示す。ここで、電圧振動抑制回路２０において、先と同様に、抵抗素子２３の抵抗１．５Ω及び容量素子２４の容量１０ｎＦとした。過渡応答試験では、第１の比較例に係る半導体装置、第２の比較例に係る半導体装置、本実施形態に係る電圧振動抑制回路２０を装置内に搭載した半導体装置１００のそれぞれにおいて、外部端子１６及び１８間に電圧源を接続し、ゲート電圧ＶＧＥを入力して半導体素子１４ａをオフした際に、これを通電して外部端子１８から出力される電流ＩＣ並びに外部端子１７及び１８間に加わる電圧ＶＣＥの過渡応答特性を測定した。 9A to 9C show transient changes in current and voltage at turn-off in the semiconductor device. Here, FIG. 9A shows a transient change in a semiconductor device in which no voltage vibration suppression circuit is mounted as a first comparative example, and FIG. 9B shows a voltage vibration suppression circuit 20 mounted outside the device as a second comparative example. FIG. 9C shows a transient change in the semiconductor device 100 according to the present embodiment in which the voltage oscillation suppression circuit 20 is mounted in the device. Here, in the voltage oscillation suppression circuit 20, the resistance of the resistance element 23 is set to 1.5Ω and the capacity of the capacitance element 24 is set to 10 nF, as described above. In the transient response test, in each of the semiconductor device according to the first comparative example, the semiconductor device according to the second comparative example, and the semiconductor device 100 in which the voltage vibration suppression circuit 20 according to the present embodiment is mounted, external terminals 16 and a voltage source connected between the 18, when turning off the semiconductor device 14a to input gate voltage V GE, while the current I C and the external terminals 17 and 18 is outputted from the external terminal 18 by energizing it The transient response characteristics of the voltage V CE applied to the VCE were measured.

第１の比較例において、半導体素子１４ａがゲート電圧ＶＧＥに応答して約１５０ｎｓにてオフすると、電流ＩＣは、約１８０ｎｓから減少しておよそ２２０ｎｓにてディップを呈して増加に転じ、およそ２５０ｎｓにてピークを呈して再度増加に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。一方、電圧ＶＣＥは、約１８０ｎｓから増加しておよそ２１０ｎｓにてピークを呈して減少に転じ、およそ２４０ｎｓにてディップを呈して減少に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。ここで、電流ＩＣ及び電圧ＶＣＥの振動は、おおよそ１０００ｎｓで減衰する。 In the first comparative example, when the semiconductor element 14a is turned off at about 150 ns in response to the gate voltage V GE , the current I C decreases from about 180 ns and exhibits a dip at about 220 ns and starts to increase. The peak appears at 250 ns and then increases again, and thereafter saturates by repeatedly increasing and decreasing (that is, oscillating at about 20 MHz) with a period of about 50 ns. On the other hand, the voltage V CE increases from about 180 ns, shows a peak at about 210 ns and starts to decrease, shows a dip at about 240 ns and starts to decrease, and thereafter increases and decreases with a period of about 50 ns (ie, about 20 MHz). Saturate by repeating vibration). Here, the vibration of the current I C and the voltage V CE is attenuated at about 1000 ns.

第２の比較例において、半導体素子１４ａがゲート電圧ＶＧＥに応答して約１５０ｎｓにてオフすると、第１の比較例と同様に、電流ＩＣは、約１８０ｎｓから減少しておよそ２２０ｎｓにてディップを呈して増加に転じ、およそ２５０ｎｓにてピークを呈して再度増加に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。一方、電圧ＶＣＥは、約１８０ｎｓから増加しておよそ２１０ｎｓにてピークを呈して減少に転じ、およそ２４０ｎｓにてディップを呈して減少に転じ、以降、約５０ｎｓの周期で増減（すなわち、約２０ＭＨｚで振動）を繰り返して飽和する。電流ＩＣ及び電圧ＶＣＥの振動は、第１の比較例１に対して若干小さい程度であり、おおよそ１０００ｎｓで減衰する。従って、装置外に搭載された電圧振動抑制回路２０の振動抑制効果はさほど見られない。 In the second comparative example, the semiconductor element 14a is turned off at about in response 150ns to the gate voltage V GE, as in the first comparative example, the current I C is at approximately reduced from about 180ns 220 ns It begins to increase with a dip, peaks at approximately 250 ns and then increases again, and thereafter saturates by repeatedly increasing and decreasing (that is, oscillating at about 20 MHz) with a period of about 50 ns. On the other hand, the voltage V CE increases from about 180 ns, shows a peak at about 210 ns and starts to decrease, shows a dip at about 240 ns and starts to decrease, and thereafter increases and decreases with a period of about 50 ns (ie, about 20 MHz). Saturate by repeating vibration). The vibrations of the current I C and the voltage V CE are slightly smaller than those of the first comparative example 1, and are attenuated at about 1000 ns. Therefore, the vibration suppression effect of the voltage vibration suppression circuit 20 mounted outside the apparatus is not so much seen.

実施例において、半導体素子１４ａがゲート電圧ＶＧＥに応答して約１３０ｎｓにてオフすると、電流ＩＣは、約１７０ｎｓから減少しておよそ２２０ｎｓにてディップを呈して増加に転じ、およそ２４０ｎｓにてピークを呈して再度減少に転じ、以降、約５０ｎｓの周期で微小な増減（すなわち、約２０ＭＨｚで微小振動）を繰り返して飽和する。一方、電圧ＶＣＥは、およそ１７０ｎｓから増加して、およそ２１０ｎｓにてピークを呈して減少に転じ、緩やかに減衰する。電流ＩＣ及び電圧ＶＣＥの振動は、比較例１及び２に対して小さく、おおよそ４００ｎｓで十分に減衰する。従って、装置内に搭載した電圧振動抑制回路２０の振動抑制効果が十分に現れている。 In the embodiment, when the semiconductor element 14a is turned off at about 130 ns in response to the gate voltage V GE , the current I C decreases from about 170 ns and starts to increase with a dip at about 220 ns, and at about 240 ns. The peak appears and then decreases again, and thereafter saturates by repeating a minute increase / decrease (that is, a minute vibration at about 20 MHz) with a period of about 50 ns. On the other hand, the voltage V CE increases from about 170 ns, exhibits a peak at about 210 ns, starts to decrease, and gradually attenuates. The oscillations of the current I C and the voltage V CE are smaller than those of the comparative examples 1 and 2, and are sufficiently damped in about 400 ns. Therefore, the vibration suppression effect of the voltage vibration suppression circuit 20 mounted in the apparatus is sufficiently exhibited.

上述の半導体装置１００のターンオン及びターンオフに対する電流及び電圧の過渡応答試験の結果より、半導体装置１００内に搭載された電圧振動抑制回路２０により、半導体素子の動作時における高周波の電流及び電圧変動を抑制できることが確認できた。   From the result of the current and voltage transient response test with respect to turn-on and turn-off of the semiconductor device 100 described above, the voltage oscillation suppression circuit 20 mounted in the semiconductor device 100 suppresses high-frequency current and voltage fluctuations during operation of the semiconductor element. I was able to confirm that it was possible.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

１０…筐体、１１…本体、１１ａ…段部、１１ａ０…貫通孔、１１ｂ…凹部、１１ｃ…突出部、１１ｃ１〜１１ｃ３…端子収容部、１２…端子収容体、１２１〜１２３…穴部、１３…基板（第１基板の一例）、１３ａ…絶縁板、１３ｂ…回路層、１３ｂ１〜１３ｂ８…配線パターン（導電部材の一例）、１４ａ…半導体素子（第１又は第２半導体素子の一例）、１４ａ０…導通ポスト（導電部材の一例）、１４ｂ…ダイオード素子、１４ｂ０…導通ポスト（導電部材の一例）、１４ｃ…ワイヤ、１４ｄ…導通ポスト（導電部材の一例）、１４ｅ…導通ポスト（導電部材の一例）、１５ａ…半導体素子（第１又は第２半導体素子の一例）、１５ａ０…導通ポスト（導電部材の一例）、１５ｂ…ダイオード素子、１５ｂ０…導通ポスト（導電部材の一例）、１５ｃ…ワイヤ、１５ｄ…導通ポスト（導電部材の一例）、１６…外部端子、１６０…孔部、１６ａ…導電部材、１６ｂ…端子、１７…外部端子、１７０…孔部、１７ａ…導電部材、１７ｂ…端子、１８…外部端子、１８０…孔部、１８ａ…導電部材、１８ｂ…端子、１９…外部端子、２０…電圧振動抑制回路、２１…配線基板（第２基板の一例）、２１ａ…絶縁板、２１ａ１〜２１ａ４…配線パターン、２１ｂ…回路層、２１ｂ１〜２１ｂ４…配線パターン、２３…抵抗素子、２３ａ…抵抗体、２３ａ１，２３ａ２…電極、２３ｂ…絶縁体、２４…容量素子、２４ａ１〜２４ａ４…内部電極、２４ｂ１〜２４ｂ３…誘電体、２４ｄ１，２４ｄ２…電極、１００，１１０，１２０…半導体装置。 10 ... housing, 11 ... main body, 11a ... stepped portion, 11a 0 ... through hole, 11b ... recess, 11c ... projecting portion, 11c 1 ~11c 3 ... terminal accommodating portion, 12 ... terminal accommodating body, 12 1 to 12 3 ... Hole, 13 ... Substrate (example of first substrate), 13a ... Insulating plate, 13b ... Circuit layer, 13b 1 to 13b 8 ... Wiring pattern (example of conductive member), 14a ... Semiconductor element (first or second) An example of a semiconductor element, 14a 0 ... a conducting post (an example of a conductive member), 14b ... a diode element, 14b 0 ... a conducting post (an example of a conductive member), 14c ... a wire, 14d ... a conducting post (an example of a conductive member), 14e... Conduction post (an example of a conductive member), 15a... Semiconductor element (an example of a first or second semiconductor element), 15a 0 ... Conduction post (an example of a conductive member), 15b... Diode element, 15b 0 . Stroke (an example of a conductive member), 15c ... Wire, 15d ... Conductive post (an example of a conductive member), 16 ... External terminal, 16 0 ... Hole, 16a ... Conductive member, 16b ... Terminal, 17 ... External terminal, 17 0 ... hole, 17a ... conductive member, 17b ... terminal, 18 ... external terminal, 18 0 ... hole, 18a ... conductive member, 18b ... terminal, 19 ... external terminal, 20 ... voltage vibration suppression circuit, 21 ... wiring board ( An example of the second substrate), 21a ... insulating plate, 21a 1 to 21a 4 ... wiring pattern, 21b ... circuit layer, 21b 1 to 21b 4 ... wiring pattern, 23 ... resistance element, 23a ... resistor, 23a 1 , 23a 2 ... electrode, 23b ... insulator, 24 ... capacitance element, 24a 1 ~24a 4 ... inner electrode, 24b 1 ~24b 3 ... dielectric, 24d 1, 24d 2 ... electrode, 100, 110, 120 ... semiconductor device

Claims (23)

第１基板（１３）と、
前記第１基板（１３）上に搭載される半導体素子（１４ａ，１５ａ）と、
前記半導体素子（１４ａ，１５ａ）に並列に接続される電圧振動抑制回路（２０）と、
前記半導体素子（１４ａ，１５ａ）、該半導体素子（１４ａ，１５ａ）が搭載された前記第１基板（１３）の一面、及び前記電圧振動抑制回路（２０）をモールド材により封止する中実な筐体（１０）と、
を備える半導体装置。 A first substrate (13);
Semiconductor elements (14a, 15a) mounted on the first substrate (13);
A voltage oscillation suppression circuit (20) connected in parallel to the semiconductor elements (14a, 15a);
Solid semiconductor element (14a, 15a), one surface of the first substrate (13) on which the semiconductor element (14a, 15a) is mounted, and the voltage oscillation suppression circuit (20) are sealed with a molding material. A housing (10);
A semiconductor device comprising: 前記電圧振動抑制回路（２０）は、直列に接続された抵抗素子（２３）及び容量素子（２４）を含む、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the voltage oscillation suppression circuit (20) includes a resistance element (23) and a capacitance element (24) connected in series. 前記容量素子（２４）は、薄膜コンデンサである、請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein the capacitive element is a thin film capacitor. 前記抵抗素子（２３）は、金属シート抵抗である、請求項２又は３に記載の半導体装置。   The semiconductor device according to claim 2, wherein the resistance element is a metal sheet resistance. 前記抵抗素子（２３）及び前記容量素子（２４）の少なくとも一方は、積層構造の電極（２３ａ１，２３ａ２，２４ｄ１，２４ｄ２）を有する、請求項２から４のいずれか一項に記載の半導体装置。 Wherein at least one of the resistive element (23) and said capacitive element (24) has an electrode of the laminated structure (23a 1, 23a 2, 24d 1, 24d 2), according to any one of claims 2 to 4 Semiconductor device. 前記抵抗素子（２３）及び前記容量素子（２４）の少なくとも一方は、柔軟である、請求項２から５のいずれか一項に記載の半導体装置。   6. The semiconductor device according to claim 2, wherein at least one of the resistance element and the capacitive element is flexible. 前記半導体素子（１４ａ，１５ａ）及び前記電圧振動抑制回路（２０）を電気的に接続する導電部材（１３ｂ１，１３ｂ３，１３ｂ４，１４ａ０，１４ｂ０，１４ｃ，１４ｅ，１５ａ０，１５ｂ０，１５ｄ）をさらに備え、
前記筐体（１０）は、さらに前記導電部材（１３ｂ１，１３ｂ３，１３ｂ４，１４ａ０，１４ｂ０，１４ｃ，１４ｅ，１５ａ０，１５ｂ０，１５ｄ）を封止する、請求項１から６のいずれか一項に記載の半導体装置。 The semiconductor element (14a, 15a) and a conductive member (13b 1 for electrically connecting the voltage oscillation suppression circuit (20), 13b 3, 13b 4, 14a 0, 14b 0, 14c, 14e, 15a 0, 15b 0 , 15d)
The housing (10) seals further said conductive member (13b 1, 13b 3, 13b 4, 14a 0, 14b 0, 14c, 14e, 15a 0, 15b 0, 15d) and of claims 1-6 The semiconductor device according to any one of the above. 前記電圧振動抑制回路（２０）は、前記第１基板（１３）上に搭載される、請求項７に記載の半導体装置。   The semiconductor device according to claim 7, wherein the voltage oscillation suppression circuit is mounted on the first substrate. 前記第１基板（１３）は、前記電圧振動抑制回路（２０）に接続する積層構造の配線を有する、請求項８に記載の半導体装置。   The semiconductor device according to claim 8, wherein the first substrate (13) has a wiring having a laminated structure connected to the voltage vibration suppression circuit (20). 前記電圧振動抑制回路（２０）は第２基板（２１）上に搭載され、
前記筐体（１０）は、前記第２基板（２１）とともに前記電圧振動抑制回路（２０）を封止する、請求項７に記載の半導体装置。 The voltage oscillation suppression circuit (20) is mounted on the second substrate (21),
The semiconductor device according to claim 7, wherein the casing (10) seals the voltage vibration suppression circuit (20) together with the second substrate (21). 前記第２基板（２１）は、前記電圧振動抑制回路（２０）に接続する積層構造の配線を有する、請求項１０に記載の半導体装置。   11. The semiconductor device according to claim 10, wherein the second substrate (21) has a wiring having a laminated structure connected to the voltage vibration suppression circuit (20). 前記導電部材のインダクタンスは、前記電圧振動抑制回路（２０）に並列に接続する、前記半導体素子（１４ａ，１５ａ）を含む回路内の配線インダクタンスより小さい、請求項７から１１のいずれか一項に記載の半導体装置。   The inductance of the conductive member is smaller than a wiring inductance in a circuit including the semiconductor element (14a, 15a) connected in parallel to the voltage vibration suppression circuit (20). The semiconductor device described. 前記半導体素子（１４ａ，１５ａ）は、ＳｉＣ半導体素子である、請求項１から１２のいずれか一項に記載の半導体装置。   The semiconductor device according to any one of claims 1 to 12, wherein the semiconductor elements (14a, 15a) are SiC semiconductor elements. 前記半導体素子（１４ａ，１５ａ）は、直列に接続される第１及び第２半導体素子（１４ａ，１５ａ）を含み、
前記電圧振動抑制回路（２０）は、前記第１及び第２半導体素子（１４ａ，１５ａ）に並列に接続される、請求項１から１３のいずれか一項に記載の半導体装置。 The semiconductor elements (14a, 15a) include first and second semiconductor elements (14a, 15a) connected in series,
The semiconductor device according to any one of claims 1 to 13, wherein the voltage oscillation suppression circuit (20) is connected in parallel to the first and second semiconductor elements (14a, 15a). 前記半導体素子（１４ａ，１５ａ）は、直列に接続される第１及び第２半導体素子（１４ａ，１５ａ）を含み、
前記電圧振動抑制回路（２０）は、前記第１半導体素子（１４ａ）に並列に接続される、請求項１から１３のいずれか一項に記載の半導体装置。 The semiconductor elements (14a, 15a) include first and second semiconductor elements (14a, 15a) connected in series,
The semiconductor device according to any one of claims 1 to 13, wherein the voltage oscillation suppression circuit (20) is connected in parallel to the first semiconductor element (14a). 前記第２半導体素子（１５ａ）に並列に接続される別の電圧振動抑制回路（２０）をさらに備える、請求項１５に記載の半導体装置。   The semiconductor device according to claim 15, further comprising another voltage oscillation suppression circuit (20) connected in parallel to the second semiconductor element (15 a). 第１基板（１３）上に半導体素子を搭載する段階と、
前記半導体素子（１４ａ，１５ａ）に並列に電圧振動抑制回路（２０）を接続する段階と、
前記半導体素子（１４ａ，１５ａ）、該半導体素子（１４ａ，１５ａ）が搭載された前記第１基板（１３）の一面、及び前記電圧振動抑制回路（２０）をモールド材により封止する段階と、
を備える半導体装置の製造方法。 Mounting a semiconductor element on a first substrate (13);
Connecting a voltage oscillation suppression circuit (20) in parallel to the semiconductor elements (14a, 15a);
Sealing the semiconductor element (14a, 15a), one surface of the first substrate (13) on which the semiconductor element (14a, 15a) is mounted, and the voltage vibration suppression circuit (20) with a molding material;
A method for manufacturing a semiconductor device comprising: 前記電圧振動抑制回路（２０）は、直列に接続された抵抗素子（２３）及び容量素子（２４）を含む、請求項１７に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 17, wherein the voltage oscillation suppression circuit (20) includes a resistance element (23) and a capacitance element (24) connected in series. 前記容量素子（２４）は、薄膜コンデンサである、請求項１８に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 18, wherein the capacitive element (24) is a thin film capacitor. 前記抵抗素子（２３）は、金属シート抵抗である、請求項１８又は１９に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 18, wherein the resistance element is a metal sheet resistance. 前記接続する段階では、前記半導体素子（１４ａ，１５ａ）及び前記電圧振動抑制回路（２０）を導電部材（１３ｂ１，１３ｂ３，１３ｂ４，１４ａ０，１４ｂ０，１４ｃ，１４ｅ，１５ａ０，１５ｂ０，１５ｄ）により電気的に接続し、
前記封止する段階では、さらに前記導電部材（１３ｂ１，１３ｂ３，１３ｂ４，１４ａ０，１４ｂ０，１４ｃ，１４ｅ，１５ａ０，１５ｂ０，１５ｄ）を封止する、請求項１７から２０のいずれか一項に記載の半導体装置の製造方法。 In the stage of the connection, the semiconductor element (14a, 15a) and the voltage oscillation suppression circuit (20) a conductive member (13b 1, 13b 3, 13b 4, 14a 0, 14b 0, 14c, 14e, 15a 0, 15b 0 , 15d)
In the step of the encapsulation, sealing further said conductive member (13b 1, 13b 3, 13b 4, 14a 0, 14b 0, 14c, 14e, 15a 0, 15b 0, 15d) and of claims 17 to 20 of A manufacturing method of a semiconductor device given in any 1 paragraph. 前記搭載する段階では、さらに前記電圧振動抑制回路（２０）を前記第１基板（１３）上に搭載する、請求項１７から２１のいずれか一項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to any one of claims 17 to 21, wherein in the mounting step, the voltage oscillation suppression circuit (20) is further mounted on the first substrate (13). 前記電圧振動抑制回路（２０）を第２基板（２１）上に搭載する段階をさらに備え、
前記封止する段階では、前記第２基板（２１）とともに前記電圧振動抑制回路（２０）を封止する、請求項１７から２１のいずれか一項に記載の半導体装置の製造方法。 Further comprising mounting the voltage oscillation suppression circuit (20) on the second substrate (21);
The method for manufacturing a semiconductor device according to any one of claims 17 to 21, wherein, in the sealing step, the voltage oscillation suppression circuit (20) is sealed together with the second substrate (21).
JP2017005156A 2017-01-16 2017-01-16 Semiconductor devices and methods for manufacturing semiconductor devices Active JP6846206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017005156A JP6846206B2 (en) 2017-01-16 2017-01-16 Semiconductor devices and methods for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005156A JP6846206B2 (en) 2017-01-16 2017-01-16 Semiconductor devices and methods for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018116962A true JP2018116962A (en) 2018-07-26
JP6846206B2 JP6846206B2 (en) 2021-03-24

Family

ID=62983999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005156A Active JP6846206B2 (en) 2017-01-16 2017-01-16 Semiconductor devices and methods for manufacturing semiconductor devices

Country Status (1)

Country Link
JP (1) JP6846206B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7459672B2 (en) 2020-06-10 2024-04-02 住友電気工業株式会社 semiconductor equipment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157346A (en) * 2012-01-26 2013-08-15 Jtekt Corp Semiconductor device
WO2014155486A1 (en) * 2013-03-25 2014-10-02 株式会社安川電機 Power conversion apparatus
JP2016146444A (en) * 2015-02-09 2016-08-12 富士電機株式会社 Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157346A (en) * 2012-01-26 2013-08-15 Jtekt Corp Semiconductor device
WO2014155486A1 (en) * 2013-03-25 2014-10-02 株式会社安川電機 Power conversion apparatus
JP2016146444A (en) * 2015-02-09 2016-08-12 富士電機株式会社 Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7459672B2 (en) 2020-06-10 2024-04-02 住友電気工業株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP6846206B2 (en) 2021-03-24

Similar Documents

Publication Publication Date Title
JP6597902B2 (en) Semiconductor device and vibration suppression device
JP6354845B2 (en) Semiconductor module
JP5169353B2 (en) Power module
JP6245365B2 (en) Half-bridge power semiconductor module and manufacturing method thereof
US8526189B2 (en) Power module
JP5136343B2 (en) Semiconductor device
CN107871733B (en) Semiconductor module
JP7183591B2 (en) semiconductor equipment
KR100284241B1 (en) Semiconductor device
JPWO2015174158A1 (en) Power semiconductor modules and composite modules
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
CN109995246B (en) Switching power supply device
WO2020158057A1 (en) Power semiconductor module and power conversion device using said power semiconductor module
JP2015162609A (en) semiconductor device
KR20150036347A (en) Semiconductor device
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
JP6846206B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2016018842A (en) Semiconductor device
JP2016092062A (en) Semiconductor device
JP6980625B2 (en) Terminal plates and semiconductor devices
US20190258302A1 (en) Power supply module
JP5119741B2 (en) Switching module
JP2016101071A (en) Semiconductor device
JP2020120455A (en) Power semiconductor device
CN110739294B (en) Power module structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210301

R150 Certificate of patent or registration of utility model

Ref document number: 6846206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533