JP6821291B2 - 光電変換装置、撮像システムおよび光電変換装置の製造方法 - Google Patents

光電変換装置、撮像システムおよび光電変換装置の製造方法 Download PDF

Info

Publication number
JP6821291B2
JP6821291B2 JP2015109425A JP2015109425A JP6821291B2 JP 6821291 B2 JP6821291 B2 JP 6821291B2 JP 2015109425 A JP2015109425 A JP 2015109425A JP 2015109425 A JP2015109425 A JP 2015109425A JP 6821291 B2 JP6821291 B2 JP 6821291B2
Authority
JP
Japan
Prior art keywords
silicon oxide
film
oxide film
photoelectric conversion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015109425A
Other languages
English (en)
Other versions
JP2016225432A (ja
Inventor
章宏 河野
章宏 河野
鈴木　幸伸
幸伸 鈴木
信貴 浮ケ谷
信貴 浮ケ谷
孝泰 金定
孝泰 金定
武志 青木
武志 青木
弘 ▲高▼草木
弘 ▲高▼草木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015109425A priority Critical patent/JP6821291B2/ja
Priority to US15/165,957 priority patent/US9871072B2/en
Publication of JP2016225432A publication Critical patent/JP2016225432A/ja
Application granted granted Critical
Publication of JP6821291B2 publication Critical patent/JP6821291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Formation Of Insulating Films (AREA)

Description

本技術は、光電変換装置における導電部材の周囲の構造に関する。
光電変換装置においては、演算装置や記憶装置などの半導体装置と同様に配線の微細化が求められる一方で、撮影画質に影響を及ぼすノイズを低減することも求められる。
微細の面において、特許文献１にはＰＥ−ＴＥＯＳ膜からなるハードマスクを用いて金属膜をパターニングすることが記載されている。
特開２００４−８００４５号公報
特許文献１には、配線を覆う層間絶縁膜などの絶縁体膜に関して検討がなされていない。一般的に層間絶縁膜には酸化シリコン膜が用いられるが、光電変換装置へ適用する場合、層間絶縁膜の特性によっては、ノイズが発生しやすくなる場合がある。
そこで本技術は、ノイズを低減した光電変換装置を提供することを目的とする。
上記課題を解決するための手段は、光電変換装置であって、光電変換部を有するシリコン層の上に、前記光電変換部に重なる部分を有するように配された絶縁体膜と、前記絶縁体膜の上に、前記光電変換部に重なる部分を有するように配された酸化シリコン膜と、前記絶縁体膜と前記酸化シリコン膜との間に配された配線と、前記配線と前記酸化シリコン膜との間に配された酸化シリコン層と、を備え、前記酸化シリコン膜の前記光電変換部に重なる前記部分は前記絶縁体膜の前記光電変換部に重なる前記部分に接しており、前記酸化シリコン膜の水素濃度は前記酸化シリコン層の水素濃度よりも高いことを特徴とする。
また上記課題を解決するための手段は、光電変換装置であって、光電変換部を有するシリコン層の上に、前記光電変換部に重なる部分を有するように配された第１絶縁体膜と、前記第１絶縁体膜の上に、前記光電変換部に重なる部分を有するように配された酸化シリコン膜と、前記第１絶縁体膜と前記酸化シリコン膜との間に配された配線と、前記配線と前記酸化シリコン膜との間に配された酸化シリコン層と、前記酸化シリコン膜の上に、前記光電変換部に重なる部分を有するように配された、水素を含む第２絶縁体膜と、を備え、前記酸化シリコン膜の前記光電変換部に重なる前記部分は、前記第１絶縁体膜の前記光電変換部に重なる前記部分、前記第２絶縁体膜の前記光電変換部に重なる前記部分に接しており、前記酸化シリコン膜の密度は前記酸化シリコン層の密度よりも低いことを特徴とする光電変換装置。
また、上記課題を解決するための手段は、光電変換装置の製造方法であって、光電変換部を有するシリコン層の上に配された絶縁体膜の上に導電体膜を形成する工程と、前記導電体膜の上に、プラズマＣＶＤ法によって第１酸化シリコン膜を形成する工程と、前記第１酸化シリコン膜をパターニングすることにより前記第１酸化シリコン膜からマスクパターンを形成する工程と、前記マスクパターンを用いて前記導電体膜をパターニングすることにより前記導電体膜から配線を形成する工程と、前記配線および前記マスクパターンを覆うように、プラズマＣＶＤ法によって第２酸化シリコン膜を形成する工程と、前記第２酸化シリコン膜の上に絶縁体膜を形成する工程と、を有し、前記第２酸化シリコン膜の成膜時のプラズマ密度は前記第１酸化シリコン膜の成膜時のプラズマ密度よりも高いことを特徴とする。
本技術によれば、ノイズを低減した光電変換装置を提供することができる。
光電変換装置の一例を説明する模式図。 光電変換装置の製造方法の一例を説明する模式図。 光電変換装置の製造方法の一例を説明する模式図。 光電変換装置の製造方法の一例を説明する模式図。 光電変換装置の一例を説明する模式図。 光電変換装置の一例を説明する模式図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
＜光電変換装置＞
まず、図１（ａ）を用いて光電変換装置ＩＳの概要を説明する。光電変換装置ＩＳはその全体または一部を成す光電変換デバイスＩＣを含む。光電変換デバイスＩＣは集積回路を有する半導体デバイスであり、光電変換装置は半導体装置である。半導体デバイスは半導体ウエハをダイシングすることで得られる半導体チップでありうる。光電変換デバイスは基板上に画素回路部ＰＸＡと周辺回路部ＰＲＡとを有することができる。画素回路部ＰＸＡには複数の画素回路が配され、周辺部ＰＲＡには駆動回路や信号処理回路などの周辺回路が配される。光電変換装置ＩＳは光電変換デバイスＩＣを収容するパッケージＰＫＧをさらに備えることもできる。光電変換装置ＩＳを用いて撮像システムＳＹＳを構築できる。撮像システムＳＹＳは、カメラや撮影機能を有する情報端末である。撮像システムＳＹＳは、光電変換装置ＩＳに結像する光学系ＯＵを備えうる。撮像システムＳＹＳは、制御装置ＣＵ、処理装置ＰＵ、表示装置ＤＵおよび記憶装置ＭＵの少なくともいずれかを備えうる。制御装置ＣＵは光電変換装置ＩＳを制御し、処理装置ＰＵは光電変換装置ＩＳから得られた信号を処理し、表示装置ＤＵは光電変換装置ＩＳから得られた画像を表示し、記憶装置ＭＵは光電変換装置ＩＳから得られた画像を記憶する。
図１（ｂ）は光電変換装置ＩＳのうち光電変換デバイスＩＣの断面模式図であり、図１（ａ）の画素回路部ＰＸＡの一部を画素部１、周辺回路部ＰＲＡの一部を周辺部２として示している。
なお、以下の説明において、酸化シリコンとは、構成元素としてのシリコン（Ｓｉ）と酸素（Ｏ）を含む化合物であって、シリコンおよび水素以外の元素のうちで酸素の原子濃度が最大であるものを指す。酸化シリコンはシリコンと酸素以外に、酸素より低原子濃度の元素、例えばホウ素、炭素、窒素、フッ素、リンおよび塩素の少なくとも１つの元素を含みうる。ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などのケイ酸塩ガラスも酸化シリコンの一種である。同様に、窒化シリコンとは、シリコン（Ｓｉ）と窒素（Ｎ）を含む化合物であって、シリコンおよび水素以外の元素のうちで窒素の原子濃度が最大であるものを指す。窒化シリコンはシリコンと窒素以外に、窒素より低原子濃度の元素、例えばホウ素、炭素、酸素、フッ素、リンおよび塩素の少なくとも１つの元素を含みうる。酸窒化シリコンは、上述した定義での酸化シリコンあるいは窒化シリコンであって、酸素と窒素の双方を含むシリコン化合物である。各種化合物は、任意の量の水素を含みうる。この水素は酸化シリコンにおいてシリコンに結合（Ｓｉ−Ｈ結合）している場合もあるし、酸素に結合（Ｏ−Ｈ結合）している場合もある。あるいは、酸化シリコンにおいて付加的に含まれる窒素や炭素に結合（Ｃ−Ｈ結合、Ｎ−Ｈ結合）している場合もある。同様に、この水素は窒化シリコンにおいてシリコンに結合（Ｓｉ−Ｈ結合）している場合もあるし、窒素に結合（Ｎ−Ｈ結合）している場合もある。あるいは、窒化シリコンにおいて付加的に含まれる酸素や炭素に結合（Ｏ−Ｈ結合、Ｃ−Ｈ結合）している場合もある。酸化物と窒化物以外についても同様であり、シリコン化合物以外の金属化合物についても同様である。
図１に示すように、半導体基板である例えばシリコン層１１には、素子部を画定する、ＳＴＩやＬＯＣＯＳなどの絶縁体からなる素子分離部１２が配されている。
画素部１では、シリコン層１１上にゲート絶縁膜１３１を介してポリシリコン層を有するゲート電極１４１が配されている。また、シリコン層１１内には、フォトダイオードを構成する光電変換領域１５、フローティングノードを構成する不純物領域１６１がそれぞれ配されている。ゲート電極１４１は光電変換領域１５の電荷を不純物領域１６１に転送する、ＭＯＳ型の転送ゲートを構成する。画素部１には、不純物領域１６１に接続されたゲートを有する増幅トランジスタや、不純物領域１６１に接続されたソース／ドレイン領域を有するリセットトランジスタも設けられる（不図示）。
周辺部２では、シリコン層１１上にゲート絶縁膜１３２を介してポリシリコン層とシリサイド層１４３を有するゲート電極１４２が配されている。また、シリコン層１１内には、ソース／ドレイン領域１６２が配されており、ソース・ドレイン領域１６２の上にはシリサイド層１６３が配されている。ゲート電極１４２とソース・ドレイン領域１６２を有するトランジスタはＣＭＯＳ回路を構成しうる。
本例では、周辺部２のゲート絶縁膜１３２は画素部１のゲート絶縁膜１３１よりも厚さが小さい。また、画素部１のゲート電極１４１にはシリサイド層は無いが、周辺部２のゲート電極１４２にはシリサイド層１４３がある。
シリコン層１１上には、絶縁体膜１７が配されている。絶縁体膜１７には、不純物領域１６１やソース／ドレイン領域１６２に電気的に接続されたコンタクトプラグ１８が埋め込まれている。絶縁体膜１７は光電変換領域１５に重なる部分である重複部１７１を有する。重複部１７１と光電変換領域１５との間には不図示の反射防止膜を設けることができる。また、絶縁体膜１７とシリコン層１１との間には、絶縁体膜１７にコンタクトホールを形成する際に用いられる不図示のエッチングストップ膜を設けることもできる。また、絶縁体膜１７とシリコン層１１との間には、シリサイド層１４３、１６３を形成する際のサリサイドプロセスにおいて用いられるシリサイドブロック膜を設けることもできる。１つの膜が上述した反射防止膜、エッチングストップ膜およびシリサイドブロック膜のうちの複数の機能を兼ねていてもよい。
絶縁体膜１７上には、コンタクトプラグ１８に接続された導電部材１９が配されている。導電部材１９は配線部材として機能しうる。絶縁体膜１７は導電部材１９とシリコン層１１との間の層間絶縁膜として機能しうる。導電部材１９は、バリアメタル部１９１と、導電部１９２と、バリアメタル部１９３を有しうる。バリアメタル部１９１、１９３は、導電部１９２と周囲の部材との間の拡散を抑制するためのものである。導電部１９２はアルミニウムを主成分としたアルミニウム層により構成されている。アルミニウム層は単体のアルミニウムあるいはアルミニウム合金からなる。アルミニウム合金としてはアルミニウムと銅の合金（ＡｌＣｕ）やアルミニウムとシリコンの合金（ＡｌＳｉ）が典型的である。バリアメタル部１９１とバリアメタル部１９３の各々は、例えば、チタン層および／又は窒化チタン層により構成されている。例えば、導電部材１９は絶縁体膜１７側から順にチタン層、窒化チタン層、アルミニウム層、チタン層、窒化チタン層の積層構造を有する。各層の厚さを、例えば、バリアメタル部１９３のチタン層＜バリアメタル部１９１のチタン層＜バリアメタル部１９１の窒化チタン層＜バリアメタル部１９３の窒化チタン層＜導電部１９２のアルミニウム層とすることができる。導電部材１９の上面はバリアメタル部１９３で構成され、例えば窒化チタン層で構成されうる。導電部材１９の側面は主に導電部１９２で構成され、例えばアルミニウム層で構成されうる。
導電部材１９の上面上には、酸化シリコン層２０が配されている。酸化シリコン層２０は導電部材１９の上面に接しうる。例えば、酸化シリコン層２０は導電部材１９のバリアメタル部１９３の窒化チタン層に接しうる。酸化シリコン層２０は導電部材１９の幅と同程度の幅を有しており、導電部材１９の側面に接していない。例えば、酸化シリコン層２０は導電部材１９の導電部１９２のアルミニウム層には接しない。なお、酸化シリコン層２０は、後述するように、導電部材１９をパターニングする際のドライエッチングにおいて、マスクとして用いられた酸化シリコン層が残置したものでありうる。また、酸化シリコン層２０は導電部材１９に含まれる元素の拡散防止層として機能しうる。
導電部材１９上および絶縁体膜１７上には、絶縁体膜２１が配されている。導電部材１９は絶縁体膜１７と絶縁体膜２１との間に位置し、酸化シリコン層２０は導電部材１９と絶縁体膜２１との間に位置することになる。絶縁体膜２１及び酸化シリコン層２０には、導電部材１９に達するスルーホールが形成されており、このスルーホールには、導電部材１９に電気的に接続されたビアプラグ２２が埋め込まれている。絶縁体膜２１は光電変換領域１５に重なる部分である重複部２１１を有する。重複部２１１は重複部１７１に接しうる。
絶縁体膜２１上には、ビアプラグ２２を介して導電部材１９に接続された導電部材２３が配されている。導電部材２３は配線部材として機能しうる。絶縁体膜２１は導電部材１９と導電部材２３との間の層間絶縁膜として機能しうる。導電部材２３は、バリアメタル部２３１と、導電部２３２と、バリアメタル部２３３を有しうる。導電部材２３の層構成は、導電部材１９と同様であってよいので、説明を省略する。
導電部材２３の上面上には、酸化シリコン層２４が配されている。酸化シリコン層２４は導電部材２３の上面に接しうる。例えば、酸化シリコン層２４は導電部材２３のバリアメタル部２３３の窒化チタン層に接しうる。酸化シリコン層２４は導電部材２３の幅と同程度の幅を有しており、導電部材２３の側面に接していない。例えば、酸化シリコン層２４は導電部材２３の導電部２３２のアルミニウム層には接しない。なお、酸化シリコン層２４は、後述するように、導電部材２３をパターニングする際にドライエッチングにおいて、マスクとして用いられた酸化シリコン層が残置したものでありうる。また、酸化シリコン層２４は導電部材２３に含まれる元素の拡散防止層として機能しうる。
導電部材２３上および絶縁体膜２１上には、絶縁体膜２５が配されている。導電部材２３は絶縁体膜２１と絶縁体膜２５との間に位置し、酸化シリコン層２４は導電部材２３と絶縁体膜２５との間に位置することになる。絶縁体膜２５及び酸化シリコン層２４には、導電部材２３に達するスルーホールが形成されており、このスルーホールには、導電部材２３に電気的に接続されたビアプラグ２６が埋め込まれている。絶縁体膜２５は光電変換領域１５に重なる部分である重複部２５１を有する。重複部２５１は重複部２１１に接しうる。
絶縁体膜２５上には、ビアプラグ２６を介して導電部材２３に接続された導電部材２７が配されている。導電部材２７は画素部１において複数の開口を有するグリッドパターンを有していてもよく、その場合の導電部材２７は遮光部材として機能しうる。導電部材２７は周辺部２においては配線部材として機能しうる。絶縁体膜２５は導電部材２３と導電部材２７との間の層間絶縁膜として機能しうる。導電部材２７は、アルミニウムを主成分としたアルミニウム層により構成された導電部を有する。導電部材２７は、導電部材１９、２３と同様に、バリアメタル部を有してもよい。
導電部材２７上および絶縁体膜２５上には、絶縁体膜２８が配されている。絶縁体膜２８には、導電部材２７に達するスルーホールが形成されており、このスルーホールには、導電部材２７に電気的に接続されたビアプラグ２９が埋め込まれている。絶縁体膜２８は光電変換領域１５に重なる部分である重複部２８１を有する。重複部２８１は重複部２５１に接しうる。
絶縁体膜２８上には、ビアプラグ２９を介して導電部材２３に接続された導電部材３０が配されている。周辺部２において導電部材３０は、ワイヤボンディング法で用いられるワイヤやフリップチップボンディング法で用いられるバンプなどが接触するボンディングパッドとして機能しうる。また、導電部材３０は周辺部２においては配線部材として機能しうる。絶縁体膜２１は導電部材１９と導電部材２３との間の層間絶縁膜として機能しうる。導電部材２７は、アルミニウムを主成分としたアルミニウム層により構成された導電部を有する。導電部材２７は、導電部材１９、２３と同様に、バリアメタル部を有してもよい。導電部材２７のバリアメタルはチタン層を含まなくてもよい。
導電部材３０上および絶縁体膜２８上には、誘電体膜３１が配されている。誘電体膜３１はパッシベーション膜や保護膜として機能し、窒化シリコン層や酸窒化シリコン層、酸化シリコン層を含む単層膜あるいは多層膜で構成される。誘電体膜３１は、光電変換領域１５に重なる重複部３１１が層内レンズなどを構成するようにレンズ部を成すこともできる。誘電体膜３１はボンディングパッドとして機能する導電部材３０の上に、ボンディング用の開口３２を有する。
誘電体膜３１の上には不図示のカラーフィルタやマイクロレンズが設けられうる。カラーフィルタやマイクロレンズをシリコン層１１に対して導電部材１９、２３、２７、３０とは反対側に配置して、いわゆる裏面照射型の光電変換装置とすることもできる。その場合のシリコン層１１の厚さは１〜１０μｍ程度にされる。
絶縁体膜１７、２１、２５、２８は酸化シリコン膜でありうる。以下、絶縁体膜１７、２１、２５、２８の各々は均一な特性を有する酸化シリコン層の単層膜であってもよいし、互いに異なる特性を有する複数の酸化シリコン層の複層膜であってもよい。各絶縁体膜１７、２１、２５、２８は水素を含有し得る。
導電部材１９間に重複部２１１が位置する絶縁体膜２１と、この絶縁体膜２１と導電部材１９との間に位置する酸化シリコン層２０には以下のような関係がある。
絶縁体膜２１の水素濃度は酸化シリコン層２０の水素濃度よりも高いことが好ましい。このことは、絶縁体膜２１が複数の酸化シリコン層で構成される場合には、絶縁体膜２１の全ての酸化シリコン層の水素濃度が、酸化シリコン層２０の水素濃度よりも高いことを意味する。絶縁体膜２１の水素濃度は重複部２１１における水素濃度で代表される。
水素濃度の比較は、酸化シリコン中のＳｉ−Ｏ結合の数に対するＳｉ−ＯＨ結合の数の比（Ｓｉ−ＯＨ結合の数／Ｓｉ−Ｏ）で評価することができる。絶縁体膜２１中のＳｉ−Ｏ結合に対するＳｉ−ＯＨ結合の数の比（Ｓｉ−ＯＨ結合数／Ｓｉ−Ｏ結合数）は例えば１／７０〜１／５０である。酸化シリコン層２０中のＳｉ−Ｏ結合に対するＳｉ−ＯＨ結合の数の比（Ｓｉ−ＯＨ結合数／Ｓｉ−Ｏ結合数）は例えば１／１２０〜１／１００である。
絶縁体膜２１中の水素濃度が酸化シリコン層２０よりも高いことで、絶縁体膜２１は有効な水素供給部材として作用することができる。重複部１７１、２１１は絶縁体膜１７、２１のうちで光電変換領域１５に最も近い部分でありうる。そのため、絶縁体膜２１の重複部２１１がその下の重複部１７１に接することで、重複部２１１に含まれる豊富な水素は重複部１７１を介して光電変換領域１５へ適切に供給されうる。
また、絶縁体膜２１の密度は酸化シリコン層２０の密度よりも低いことが好ましい。絶縁体膜２１の密度が酸化シリコン層２０の密度よりも低いことは、絶縁体膜２１の全ての酸化シリコン層の密度が、酸化シリコン層２０の密度よりも高いことを意味する。例えば絶縁体膜２１の密度は２．１８０〜２．１９０ｇ／ｃｍ３であり、また、酸化シリコン層２０の密度は２．１９０〜２．２００ｇ／ｃｍ３である。
絶縁体膜２１の密度が酸化シリコン層２０よりも低いことで、絶縁体膜２１は水素透過部材として有効に作用することができる。重複部１７１、２１１、２５１は絶縁体膜１７、２１、２５のうちで光電変換領域１５に最も近い部分でありうる。そのため、絶縁体膜２１の重複部２１１が上下の重複部２５１、重複部１７１に接することで、重複部２５１の水素は、重複部２１１を容易に透過し、重複部１７１を介して光電変換領域１５へ適切に供給されうる。また、酸化シリコン層２０の密度が絶縁体膜２１よりも高いことで、絶縁体膜２１よりも水素を遮蔽しやすい部材として機能しうる。そのため、酸化シリコン層２０は、酸化シリコン層２０は導電部材１９の周囲に存在する水素が導電部材１９のバリアメタル部２３３のチタン層に吸蔵されることを抑制しうる。
同様に、導電部材２３間に重複部２５１が位置する絶縁体膜２５と、この絶縁体膜２５と導電部材２３との間に位置する酸化シリコン層２４には以下のような関係がある。絶縁体膜２５の水素濃度は酸化シリコン層２４の水素濃度よりも高いことが好ましい。絶縁体膜２５の密度は酸化シリコン層２４の密度よりも低いことが好ましい。
絶縁体膜２８の水素濃度は、絶縁体膜２５の水素濃度よりも低くてもよいが、絶縁体膜２５の水素濃度と同程度かより高いことが好ましい。そのため、絶縁体膜２８の水素濃度は酸化シリコン層２４の水素濃度よりも高いことが好ましいといえる。このようにすることで、絶縁体膜２８から絶縁体膜２５へ水素を供給することができる。
絶縁体膜２１、２５、２８の水素濃度は絶縁体膜１７の水素濃度よりも高いことが好ましい。このようにすることで、絶縁体膜２１、２５、２８とシリコン層１１との間に水素の拡散を阻害する部材があっても、シリコン層１１に供給される水素の量を十分に確保することができる。例えば、絶縁体膜１７の密度が絶縁体膜２１、２５、２８の密度よりも高い場合、絶縁体膜１７が絶縁体膜２１、２５、２８に含まれる水素の拡散を阻害しうる。絶縁体膜１７の密度は、酸化シリコン層２０、２４の密度よりも高い場合にはなおさらである。例えば絶縁体膜１７の密度は２．２００〜２．２５０ｇ／ｃｍ３でありうる。一方、絶縁体膜１７は絶縁体膜２１、２５、２８に比べてシリコン層１１の近くに位置するため、絶縁体膜１７中の水素の光電変換領域への供給が阻害される可能性は絶縁体膜２１、２５、２８より低くなる。従って、絶縁体膜１７には、水素含有量を低くして、シリコン層１１へのダメージや平坦性など、別の観点を重視した酸化シリコン膜を採用することができる。
絶縁体膜３１の水素濃度は絶縁体膜１７、２１、２５、２８の水素濃度よりも高いことが好ましく、特に絶縁体膜３１の水素濃度は絶縁体膜１７の水素濃度よりも高いことが好ましい。絶縁体膜３１の水素濃度は酸化シリコン層２０、２４の水素濃度よりも高いことが好ましい。
＜光電変換装置の製造方法＞
図２〜４を用いて、光電変換装置の製造方法の一例を説明する。図２〜４は図１（ｂ）に示した断面構造に対応する。
なお、以下の説明においては、簡略化のために導電部材の製造方法の要部を中心に説明するが、記載のない部分については通常の固体撮像素子の製造方法により形成されるものとする。
まず、図２（ａ）に示すように、ウエハのシリコン層１１に、素子分離部１２を形成し、素子分離部１２により素子部を画定する。素子分離部１２はＬＯＣＯＳ構造でもよいが、本例ではＳＴＩ構造を有する。また、素子部のシリコン層１１上にゲート絶縁膜１３１、１３２を形成する。ゲート絶縁膜１３１、１３２の上にゲート電極１４１、１４２を形成する。また、ゲート電極１４１、１４２に対応して、光電変換領域１５、不純物領域１６１、ソース／ドレイン領域１６２を形成する。
次いで、シリコン層１１上に、絶縁体膜１７を形成する。絶縁体膜１７は例えば酸化シリコン膜であり、硼素およびリンの少なくとも一方を含んだケイ酸塩ガラスでありうる。典型的な絶縁体膜１７はＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜である。絶縁体膜１７はプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成できる。絶縁体膜１７の成膜には高密度プラズマＣＶＤ法（ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）−ＣＶＤ）が好適である。高密度プラズマＣＶＤ法におけるプラズマ密度は、例えば１０１１〜１０１３／ｃｍ３でありうる。絶縁体膜１７の原料ガスにはシラン系ガスを用いることができる。絶縁体膜１７の成膜時の成膜温度を４００〜４５０℃とすることができる。絶縁体膜１７にはリフロー法やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法、エッチバック法などの平坦化処理が施される。これらの平坦化処理は単独でもよいし複数を組み合わせてもよい。絶縁体膜１７には、不純物領域１６１やソース／ドレイン領域１６２に達するコンタクトホールを開口する。このコンタクトホールにコンタクトプラグ１８を形成する。
次に、導電部材１９を形成する。まず、絶縁体膜１７上に、例えばスパッタリング法により、例えば厚さ約５ｎｍのチタン層と、例えば厚さ約２０ｎｍの窒化チタン層とを順次成膜し、これらチタン層と窒化チタン層とが順次積層されてなるバリアメタル層１９１０を形成する。
次いで、バリアメタル層１９１０上に、厚さ２００〜３００ｎｍのアルミニウム層を２５０〜３５０℃の成膜温度で成膜して、導電部材１９の導電部１９２を成す導電層１９２０を形成する。アルミニウム層は、例えばＣｕを約０．１〜１．０ｗｔ％程度含んだＡｌＣｕ合金をスパッタリング法により成膜できる。
次いで、導電層１９２０上に、例えばスパッタリング法により、例えば厚さ約３ｎｍのチタン層と、例えば厚さ約１０〜５０ｎｍの窒化チタン層とを順次成膜し、これらチタン層と窒化チタン層とが順次積層されてなるバリアメタル層１９３０を形成する。
こうして、絶縁体膜１７上に、バリアメタル層１９１０と導電層１９２０とバリアメタル層１９３０とを有し、導電部材１９に加工される導電体膜１９０が形成される。導電体膜１９０は２００〜５００ｎｍの厚さを有しうる。
次に、導電体膜１９０上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化シリコン膜２００を形成する。酸化シリコン膜２００は、例えば、約３５０〜４５０℃の成膜温度で、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ２Ｈ５）４）とＯ２とをプラズマ状態で反応させることにより形成することができる。酸化シリコン膜２００の密度を絶縁体膜１７の密度よりも低くすることが好ましい。このようにすることで、酸化シリコン膜２００の成膜時の応力を絶縁体膜１７の成膜時の応力よりも低くすることができる。酸化シリコン膜２００はバリアメタル層１９３０に接しうる。成膜時の酸化シリコン膜２００は、例えば１００ｎｍ〜２００ｎｍの厚さを有する。酸化シリコン膜２００は導電体膜１９０よりも薄く形成することが好ましい。
次に、図２（ｂ）に示すように、酸化シリコン膜２００上に、フォトリソグラフィにより、フォトレジストをパターニングしてレジストパターン２０１を形成する。
次に、図２（ｃ）に示すように、酸化シリコン膜２００上のレジストパターン２０１をマスクとして、酸化シリコン膜２００をエッチングし、酸化シリコン膜２００をパターニングする。これにより、酸化シリコン膜２００の一部からなる、パターニングされた酸化シリコン層２０が形成される。エッチング方法としては、ウェットエッチングでもよいが、ドライエッチングが好ましく、反応性イオンエッチングが好適である。ドライエッチングのプロセスガスには、例えば、ＣＦ４、ＣＨＦ３及びＣ４Ｆ８のうちの少なくとも１つから選択されうる、フッ化炭素系のガスを用いることができる。
次に図２（ｄ）に示すように、酸化シリコン層２０を形成した後、例えばアッシング法を用いて、マスクとして用いたレジストパターン２０１を除去する。
次に、酸化シリコン層２０をエッチングのマスクパターンとして用いて、導電体膜１９０を、バリアメタル層１９３０、導電層１９２０、及びバリアメタル層１９１０の順でエッチングし、導電体膜１９０をパターニングする。これにより、導電体膜１９０の一部からなる、パターニングされた導電部材１９が形成される。導電部材１９はバリアメタル層１９３０の一部からなるバリアメタル部１９３と、導電層１９２０の一部からなる導電部１９２と、バリアメタル層１９１０の一部からなるバリアメタル部１９１と有する。導電体膜１９０のエッチング方法としては、ウェットエッチングでもよいが、ドライエッチングが好ましく、反応性イオンエッチングが好適である。ドライエッチングのプロセスガスには、例えば、塩素系のガスを用いることができる。
このとき、酸化シリコン層２０と導電体膜１９０を構成する各層との選択比は十分に確保されている。このため、酸化シリコン層２０はほとんどエッチングされずに、微細な線幅の導電部材１９を形成することができる。導電部材２７の最小線幅を例えば１５０〜２００ｎｍ程度にすることができる。
また、導電部材１９の導電部１９２を構成するＡｌＣｕ合金の配向を＜１１１＞方向に高めるように、ＡｌＣｕ合金層下のバリアメタル部１９１における窒化チタン層の配向を＜１１１＞方向に高めておいてもよい。これにより、ＡｌＣｕ合金を有する導電部材１９の配線信頼性を向上することができる。
次に、図３（ｅ）に示すように、導電部材１９が形成された絶縁体膜１７上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化シリコン膜２１０を形成する。酸化シリコン膜２００は、例えば、約３００〜４００℃の成膜温度で、シラン系ガスとＯ２とをプラズマ状態で反応させることにより成膜することができる。シラン系ガスとしては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）やジクロロシラン（Ｃｌ２ＳｉＨ２）、トリクロロシラン（Ｃｌ３ＳｉＨ）などを用いることができる。
酸化シリコン膜２１０の成膜時のプラズマ密度は酸化シリコン膜２００の成膜時のプラズマ密度よりも高いことが好ましい。酸化シリコン膜２１０の成膜時のプラズマ密度は酸化シリコン膜２００の成膜時のプラズマ密度よりも１０倍以上高いことが好ましく、１００倍以上高いことが好ましい。酸化シリコン膜２１０の成膜には高密度プラズマＣＶＤ法（ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）−ＣＶＤ）が好適である。高密度プラズマＣＶＤ法におけるプラズマ密度は、例えば１０１１〜１０１３／ｃｍ３でありうる。実用的な成膜条件においては、プラズマ密度が高いほど、酸化シリコン膜２１０の水素濃度を高めることが可能になる。また、実用的な成膜条件においては、プラズマ密度が高いほど、酸化シリコン膜２１０の密度を低くすることが可能になる。また、プラズマ密度が高いほど、酸化シリコン膜２１０の応力を低くすることが可能になる。
酸化シリコン膜２１０の成膜時の成膜温度は酸化シリコン膜２００の成膜時の成膜温度よりも低くすることが好ましい。また、酸化シリコン膜２１０の成膜時の成膜温度は絶縁体膜１７の成膜時の成膜温度よりも低くすることが好ましい。酸化シリコン膜２１０と絶縁体膜１７（酸化シリコン膜）の両方を高密度プラズマＣＶＤ法で形成しても、成膜温度を調整することで、水素濃度や密度、応力を変更できる。実用的な成膜条件においては、成膜温度が低いほど、酸化シリコン膜２１０の水素濃度を高めることが可能になる。また、実用的な成膜条件においては、成膜温度が低いほど、酸化シリコン膜２１０の密度を低くすることが可能になる。また、成膜温度が低いほど、酸化シリコン膜２１０の応力を低くすることが可能になる。そして、密度が低いほど、酸化シリコン膜２１０の応力を低くすることが可能になる。酸化シリコン膜２１０の成膜時の応力は、酸化シリコン膜２００の成膜時の応力よりも低くできる。酸化シリコン膜２１０を低応力にすることにより、導電部材１９へのダメージを低減できる。また、酸化シリコン膜２１０の成膜時の水素濃度は、酸化シリコン膜２００の成膜時の水素濃度よりも高くできる。また、酸化シリコン膜２１０の成膜時の水素濃度は、絶縁体膜１７の成膜時の水素濃度よりも高くできる。これにより、酸化シリコン膜２００により形成される絶縁体膜２０からシリコン層１１への水素供給量を増大できる。また、酸化シリコン膜２１０の成膜時の密度は、酸化シリコン膜２００の成膜時の密度よりも低くできる。また、酸化シリコン膜２１０の成膜時の密度は、絶縁体膜１７の成膜時の密度よりも低くできる。これにより、酸化シリコン膜２００から形成される絶縁体膜２０の上方から拡散してきた水素の透過量を増大させることができる。
酸化シリコン膜２１０は絶縁体膜１７、導電部材１９の側面および酸化シリコン層２０に接しうる。成膜時の酸化シリコン膜２１０は、例えば２００ｎｍ〜２０００ｎｍの厚さを有する。酸化シリコン膜２１０は酸化シリコン膜２００よりも厚く形成することが好ましい。酸化シリコン膜２１０から、前述した絶縁体膜２１が形成されるが、図３（ｅ）には絶縁体膜２１の上面となる位置を線２１２で示している。酸化シリコン膜２１０は最終的な絶縁体膜２１の厚さよりも厚く形成されうる。酸化シリコン膜２１０の下地が、導電部材１９および酸化シリコン層２０によって構成される凸部を有するため、酸化シリコン膜２１０は導電部材１９および酸化シリコン層２０の上方に突起部を有しうる。突起部の高低差は、酸化シリコン膜２１０の成膜時のプラズマＣＶＤ法におけるプラズマ密度が高いほど大きくなる傾向にある。酸化シリコン膜２１０は、導電部材１９上の酸化シリコン層２０を残したまま、導電部材１９および酸化シリコン層２０を覆って絶縁体膜１７上に形成されうる。酸化シリコン膜２１０を形成する前に酸化シリコン層２０を除去することで、突起部の高低差を低減することも可能である。
次に、図３（ｆ）に示すように、酸化シリコン膜２１０の上に、酸化シリコン膜２１３を形成する。酸化シリコン膜２１３の上面は、酸化シリコン膜２１０の突起部の高低差よりも小さい高低差を有する。つまり、酸化シリコン膜２１３は上面に突起部を有する酸化シリコン膜２１０に対する平坦化膜として機能する。酸化シリコン膜は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。酸化シリコン膜２１３は、例えば、約３５０〜４５０℃の成膜温度で、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ２Ｈ５）４）とＯ２とをプラズマ状態で反応させることにより形成することができる。成膜時の酸化シリコン膜２１３は、例えば１００ｎｍ〜５００ｎｍの厚さを有する。酸化シリコン膜２１３は酸化シリコン膜２１０の突起部の高さよりも厚く形成されうる。酸化シリコン膜２１３は酸化シリコン膜２１０の全体の厚さよりも薄く形成されうる。
次に、図３（ｇ）に示すように、酸化シリコン膜２１３および酸化シリコン膜２１０を平坦化する。酸化シリコン膜２１３および酸化シリコン膜２１０にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法やエッチバック法などの平坦化処理が施される。これにより、酸化シリコン膜２１０の一部であって、平坦化された上面を有する絶縁体膜２１が形成される。この平坦化では、酸化シリコン膜２１３の光電変換領域１５に重なる部分が酸化シリコン膜２１０の上から消失する様に行われる。換言すると、この平坦化では、酸化シリコン膜２１３の光電変換領域１５に重なる部分が酸化シリコン膜２１０の上に残存しないように行われる。図３（ｆ）に示した線２１２まで平坦化すれば、酸化シリコン２１３は消失する。絶縁体膜２１のうち、平坦化後に導電部材１９の上に位置する部分の厚さは例えば３００〜６００ｎｍであり、導電部材１９の厚さよりも大きくすることができる。平坦化後に光電変換領域１５に重なる部分の厚さは例えば５００〜１０００ｎｍである。
酸化シリコン膜２１３で酸化シリコン膜２１０の突起部を覆うことで、酸化シリコン膜２１０に対してＣＭＰ処理を行う際に突起部に加わる圧力を低減し、突起部の破損に起因してスクラッチ等の傷が生じることを抑制できる。また、酸化シリコン膜２１３を消失させることで、酸化シリコン膜２１３と酸化シリコン膜２１０との界面が導電部材１９の周囲に残らず、界面の存在に起因する信頼性の低下を抑制することができる。
次に、図４（ｈ）に示すように、絶縁体膜２１及び酸化シリコン層２０に、導電部材１９に達するビアホールを開口する。次いで、このビアホールが形成された絶縁体膜２１上に、例えばスパッタ法又はＣＶＤ法によりチタン層と窒化チタン層とが順次積層されてなるバリアメタル層を成膜する。続いて、例えばＣＶＤ法によりタングステンなどからなる導電層を成膜して、導電層でビアホールを埋め込む。次いで、絶縁体膜２１上のバリアメタル層及び導電層を例えばＣＭＰ法により除去する。これにより、スルーホール内にバリアメタル層の一部からなるバリアメタル部と、導電層の一部からなる導電部と、を有するビアプラグ２２を形成する。
次に、図４（ｉ）に示すように、絶縁体膜２１上に、導電部材１９の場合と同様にして、導電部材２３を形成する。導電部材２３は、導電部材１９の場合と同様に、酸化シリコン層２４をマスクとして、導電体膜をドライエッチングすることによりパターニングすることで形成できる。
さらに、導電部材２３が形成された絶縁体膜２１上に、絶縁体膜２５を形成する。絶縁体膜２５の形成方法は絶縁体膜２１と同様である。例えば、絶縁体膜２５を成す酸化シリコン膜の成膜時のプラズマ密度は、酸化シリコン層２４を成す酸化シリコン膜の成膜時のプラズマ密度よりも高くできる。絶縁体膜２５を成す酸化シリコン膜は高密度プラズマＣＶＤ法で形成できる。絶縁体膜２５を成す酸化シリコン膜の成膜時の原料ガスはシラン系ガスでありうる。また、絶縁体膜２５を成す酸化シリコン膜の成膜時の成膜温度は、酸化シリコン層２４を成す酸化シリコン膜の成膜時の成膜温度よりも低くできる。また、絶縁体膜２５を成す酸化シリコン膜の成膜時の応力は、酸化シリコン層２４を成す酸化シリコン膜の成膜時の応力よりも低くできる。また、絶縁体膜２５を成す酸化シリコン膜の成膜時の水素濃度は、酸化シリコン層２４を成す酸化シリコン膜の成膜時の水素濃度よりも高くできる。また、絶縁体膜２５を成す酸化シリコン膜の成膜時の密度は、酸化シリコン層２４を成す酸化シリコン膜の成膜時の密度よりも低くできる。絶縁体膜２５を成す酸化シリコン膜の成膜時の原料ガスはシラン系ガスでありうる。絶縁体膜２５を成す酸化シリコン膜はマスクパターンとして用いられた酸化シリコン層２０を覆うように形成されうる。絶縁体膜２５を成す酸化シリコン膜の上に平坦化用の酸化シリコン膜を形成することができる。この平坦化用の酸化シリコン膜の成膜時の原料ガスはＴＥＯＳガスでありうる。この平坦化用の酸化シリコン膜の光電変換領域１５に重なる部分が絶縁体膜２５を成す酸化シリコン膜の上に残存しないように、平坦化用の酸化シリコン膜および絶縁体膜２５を成す酸化シリコン膜を平坦化することができる。平坦化用の酸化シリコン膜の成膜時のプラズマ密度は絶縁体膜２５を成す酸化シリコン膜の成膜時のプラズマ密度よりも低くすることができる。
次に、絶縁体膜２５及び酸化シリコン層２４に、導電部材２３に達するビアホールを形成する。次いで、このビアホールにビアプラグ２２を形成する。
次に、図４（ｊ）に示すように、導電部材２７を形成する。導電部材２７は、絶縁体膜２５の上に形成された、バリアメタル層と導電層とを有する導電体膜を、レジストパターンをマスクとして用いてパターニングして形成することができる。この時、酸化シリコン層や窒化シリコン層のシリコン化合物からなるマスクパターンをマスクとして用いる必要はない。導電部材２７の最小線幅を例えば２５０〜３００ｎｍ程度にすることができる。
さらに、導電部材２７の上に絶縁体膜２８を形成する。導電部材２７の形成にシリコン化合物からなるマスクパターン（ハードマスク）を用いないため、絶縁体膜２８は導電部材２７の上面に接しうる。
次に、周辺部２において、絶縁体膜２５に、導電部材２７に達するビアホールを形成する。次いで、このビアホールにビアプラグ２９を形成する。
絶縁体膜２８の上に、ビアプラグ２９に接続する導電部材３０を形成する。導電部材３０は、絶縁体膜２５の上に形成された、バリアメタル層と導電層とを有する導電体膜を、レジストパターンをマスクとして用いてパターニングして形成することができる。この時、酸化シリコン層や窒化シリコン層のシリコン化合物からなるマスクパターン（ハードマスク）をマスクとして用いる必要はない。導電部材３０の最小線幅を例えば５００〜１０００ｎｍ程度にすることができる。
次に、絶縁体膜２８および導電部材３０を覆うように、誘電体膜３１を形成する。この誘電体膜３１は窒化シリコン層および酸窒化シリコン層を含む多層膜とすることができる。この誘電体膜３１のうち、ボンディングパットとして機能する導電部材３０の上に開口３２を形成する。開口３２の形成ではフォトレジストのマスクパターンをマスクとして、誘電体膜３１の窒化シリコン層をエッチングする。エッチングの方法としては、例えば例えばＣＦ４系のプロセスガスを用いた反応性イオンエッチングを採用できる。
誘電体膜３１の上にカラーフィルタ層、平坦化層、マイクロレンズ層を順次形成し、マイクロレンズ層、平坦化層に、開口３２に重なる開口を形成して、最終的にボンディングパットとして機能する導電部材３０を露出させる。
次に、３００〜５００℃程度の熱処理を行う。熱処理の温度は４００℃以上であることが好ましい。この熱処理によって誘電体膜３１や絶縁体膜１７、２１、２５、２８に含まれた水素が拡散して、シリコン層１１に供給される。これによりシリコン層１１のダングリングボンドが水素で終端され、界面準位を下げることができる。その結果、シリコン層１１で発生するノイズが低減されうる。水素終端によって低減されうるノイズは暗電流やランダムノイズである。
そして、ウエハをダイシングして複数の光電変換デバイスＩＣに分割する。光電変換デバイスＩＣをパッケージＰＫＧに搭載（ダイボンディング）し、パッケージＰＫＧの端子と光電変換デバイスＩＣのボンディングパットとを、開口３２を通して接続（ワイヤボンディング）する。透明蓋体で光電変換ＩＣを封止して光電変換装置が完成する。光電変換装置を回路基板に実装し、当該回路基板を信号処理装置や表示装置などを搭載した回路基板と接続して撮像システムＳＹＳを得ることができる。
＜変形例＞
以下、光電変換装置の変形例を説明する。
図５（ａ）は、画素部１において絶縁体膜２８の上に導電部材３０が配されている点が、図１（ｂ）の形態と異なる。画素部１において導電部材３０は遮光部材として機能し、導電部材２７は配線部材として機能し得る。図１（ｂ）の形態に比べて配線部材を増やしたため、画素回路の高機能化を図ることができる。
図５（ｂ）は、画素部１において導電部材３０と誘電体膜３１との間に絶縁体膜３３が配されている点が、図５（ａ）の形態と異なる。絶縁体膜３３は平坦化膜として機能する。誘電体膜３１は絶縁体膜３３の平坦な上面に沿って平坦になるため、光利用効率を向上することができる。絶縁体膜３３は酸化シリコン膜であり、成膜温度を３００〜４００℃としたＨＤＰＣＶＤ法で形成することによって水素を豊富に含むように形成することができる。
図６（ａ）は、酸化シリコン層２０が導電部材１９の側面に接する点で、図１（ａ）の形態と異なる。酸化シリコン層２０は、導電部材１９を形成する際のマスクパターンとしてではなく、導電部材１９を形成した後であって、絶縁体膜２１を形成する前に、導電部材１９を覆うように形成される。絶縁体膜２１の重複部２１１が下層の絶縁体膜１７の重複部１７１に接している。そのために、酸化シリコン層２０を成す酸化シリコン膜を形成した後に、当該酸化シリコン膜のうち、重複部１７１に接する部分が除去されている。また、絶縁体膜２１の重複部２１１が上層の絶縁体膜２５の重複部２５１に接している。そのために、酸化シリコン層２４を成す酸化シリコン膜を形成した後に、当該酸化シリコン膜のうち、重複部２５１に接する部分が除去されている。このように、酸化シリコン層２０、２４がこのように配置されていることにより、絶縁体膜２１、２５、２８に含まれる水素のシリコン層１１への拡散が、これらよりも密度の高い酸化シリコン層２０、２５に阻害されることを抑制することができる。
図６（ｂ）は、導電部材４１、４２を用いている点が、他の実施形態と異なる。導電部材４１は酸化シリコン層４３に埋め込まれたシングルダマシン構造を有し、導電部材４２は酸化シリコン層４５に埋め込まれたデュアルダマシン構造を有する。導電部材４１、４２の下面および側面はタンタル層および／または窒化タンタル層を有するバリアメタル部で構成され、導電部材４１、４２の上面は銅を主成分とする導電部で構成されうる。
酸化シリコン層４３と酸化シリコン層４５の間には導電部材４１の上面に接する拡散防止層４４が配されている。酸化シリコン層４５と酸化シリコン層４７の間には導電部材４２の上面に接する拡散防止層４６が配されている。
酸化シリコン層４３、４５、４７は酸化シリコン層でありうる。拡散防止層４４、４６は炭化シリコン層あるいは窒化シリコン層でありうる。拡散防止層４４、４６は導電部材４１、４２から酸化シリコン層４３、４５、４７への銅の拡散を妨げる。酸化シリコン層４７の上には酸化シリコン膜４８が設けられている。酸化シリコン膜４８は、光電変換領域１５に重なる部分である重複部４８１を有している。重複部４８１は、酸化シリコン層４３、４５、４７および拡散防止層４４、４６を貫通して絶縁体膜１７の重複部１７１に接している。酸化シリコン膜４８のうちで重複部４８１から延びた延在部４８２と絶縁体膜１７との間に導電部材４１、４２が位置する。導電部材４１と酸化シリコン膜４８の延在部４８２との間に酸化シリコン層４５、４７が位置し、導電部材４２と酸化シリコン膜４８の延在部４８２との間に酸化シリコン層４７が位置する。
酸化シリコン膜４８の上には酸化シリコン膜である絶縁体膜４９が配されている。絶縁体膜４９は水素を含む酸化シリコン膜でありうる。絶縁体膜４９は光電変換領域１５に重なる部分である重複部４９１を有している。絶縁体膜４９の上には窒化シリコン層を含み水素を含有する誘電体膜３１を有している。本例では誘電体膜３１の光電変換領域１５に重なる部分である重複部３１１はレンズ部３１０を有している。誘電体膜３１はパッシベーション膜として機能し得る。
酸化シリコン膜４８の水素濃度は酸化シリコン層４３、４５、４７の水素濃度よりも高いことが好ましい。このようにすることで、酸化シリコン膜４８に含まれる豊富な水素を光電変換領域１５に供給できる。酸化シリコン膜４８の密度は酸化シリコン層４３、４５、４７の密度よりも低いことが好ましい。酸化シリコン膜４８の密度は拡散防止層４４、４６の密度よりも低いことが好ましい。このようにすることで、酸化シリコン膜４８の重複部４８１は、重複部４９１、３１１に含まれる水素を、光電変換領域１５へ透過させることができる。酸化シリコン膜４８の重複部４８１が、酸化シリコン膜４８より高密度で水素を透過しにくい酸化シリコン層４３、４５、４７や拡散防止層４４、４６を貫通する。このようにすることで、これら酸化シリコン層４３、４５、４７や拡散防止層４４、４６によって水素の拡散が阻害されることを抑制できる。
酸化シリコン膜４８、酸化シリコン層４３、４５、４７はプラズマＣＶＤ法によって形成できる。酸化シリコン膜４８の成膜時のプラズマ密度は酸化シリコン層４３、４５、４７を成す酸化シリコン膜の成膜時のプラズマ密度よりも高くすることができる。酸化シリコン膜４８を高密度プラズマＣＶＤ法によって形成することができる。酸化シリコン層４３、４５、４７を成す酸化シリコン膜も高密度プラズマＣＶＤ法によって形成することができる。酸化シリコン膜４８の成膜時の成膜温度は酸化シリコン層４３、４５、４７を成す酸化シリコン膜の成膜時の成膜温度よりも低くすることができる。酸化シリコン膜４８は成膜温度を３００〜４００℃の低温にした高密度プラズマＣＶＤ法によって形成できる。酸化シリコン膜４８は成膜温度を３５０〜４５０℃の高温にした高密度プラズマＣＶＤ法によって形成できる。酸化シリコン膜４８の成膜時の応力は酸化シリコン層４３、４５、４７を成す酸化シリコン膜の成膜時の応力よりも低くすることができる。酸化シリコン層４３、４５、４７を成す酸化シリコン膜の成膜時の原料ガスにＴＥＯＳガスを用いることができ、酸化シリコン膜４８の成膜時の原料ガスにはＴＥＯＳガスやシラン系ガスを用いることができる。酸化シリコン膜４８を高密度プラズマＣＶＤ法によって形成する場合には、成膜時の原料ガスにはシラン系ガスを用いることが好ましい。
以上、説明した実施形態は、本発明の思想を逸脱しない範囲において適宜変更が可能である。
１５ 光電変換領域
１１ シリコン層
１７ 絶縁体膜
２１、２５ 酸化シリコン膜
１７１、２１１、２５１ 重複部
１９、２３ 導電部材
２０、２４ 酸化シリコン層

Claims (16)

  1. 光電変換領域を有するシリコン層の上に、前記光電変換領域に重なる部分を有するように配された酸化シリコンを含む絶縁体膜と、
    前記絶縁体膜の上に、前記光電変換領域に重なる部分を有するように配された酸化シリコン膜と、
    前記絶縁体膜と前記酸化シリコン膜との間に配された導電部材と、
    前記導電部材と前記酸化シリコン膜との間に配された酸化シリコン層と、を備え、
    前記酸化シリコン膜の前記光電変換領域に重なる前記部分は前記絶縁体膜の前記光電変換領域に重なる前記部分に接しており、
    前記酸化シリコン膜の水素濃度は前記酸化シリコン層の水素濃度よりも高く、
    前記酸化シリコン膜の水素濃度は前記絶縁体膜の水素濃度よりも高く、
    前記酸化シリコン膜の密度は前記酸化シリコン層の密度よりも低く、
    前記絶縁体膜の密度は前記酸化シリコン層の密度よりも高いことを特徴とする光電変換装置。
  2. 前記酸化シリコン層は前記導電部材の上面に接する、請求項１に記載の光電変換装置。
  3. 前記導電部材は導電部とバリアメタル部とを有し、前記酸化シリコン層は前記導電部材の前記導電部の側面に接しない、請求項１又は２に記載の光電変換装置。
  4. 前記導電部材はチタン層を含む、請求項１乃至３のいずれか１項に記載の光電変換装置。
  5. 前記酸化シリコン膜の上に、前記光電変換領域に重なる部分を有するように配された、水素を含む第２絶縁体膜と、
    前記第２絶縁体膜と前記酸化シリコン膜との間に配された第２導電部材と、をさらに備え、
    前記第２導電部材の上面が前記第２絶縁体膜に接している、請求項１乃至４のいずれか１項に記載の光電変換装置。
  6. 前記第２絶縁体膜の上には、水素を含む誘電体膜が配されており、前記第２絶縁体膜の密度は、前記酸化シリコン層の密度および前記誘電体膜の密度よりも低い、請求項５に記載の光電変換装置。
  7. 請求項１乃至６のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に結像する光学系、前記光電変換装置を制御する制御装置、前記光電変換装置から得られた信号を処理する処理装置、前記光電変換装置から得られた画像を表示する表示装置および光電変換装置から得られた画像を記憶する記憶装置の少なくともいずれかと、を備える撮像システム。
  8. 光電変換領域を有するシリコン層の上に、プラズマＣＶＤ法を用いて酸化シリコンを含む絶縁体膜を形成する工程と、
    前記絶縁体膜の上に導電体膜を形成する工程と、
    前記導電体膜の上に、プラズマＣＶＤ法によって第１酸化シリコン膜を形成する工程と、
    前記第１酸化シリコン膜をパターニングすることにより前記第１酸化シリコン膜からマスクパターンを形成する工程と、
    前記マスクパターンを用いて前記導電体膜をパターニングすることにより前記導電体膜から導電部材を形成する工程と、
    前記導電部材を覆うように、プラズマＣＶＤ法によって第２酸化シリコン膜を形成する工程と、
    前記第２酸化シリコン膜が形成された前記シリコン層を熱処理する工程と、を有し、
    前記第２酸化シリコン膜の成膜温度は、前記絶縁体膜の成膜温度よりも低く、
    前記第２酸化シリコン膜の成膜時のプラズマ密度は前記第１酸化シリコン膜の成膜時のプラズマ密度よりも高く、
    前記第１酸化シリコン膜の成膜時の水素濃度は、前記絶縁体膜の成膜時の水素濃度よりも高く、
    前記絶縁体膜の密度は前記第１酸化シリコン膜の密度よりも高く、前記第２酸化シリコン膜の密度は前記第１酸化シリコン膜の密度よりも低いことを特徴とする光電変換装置の製造方法。
  9. 前記第２酸化シリコン膜の成膜時の成膜温度は前記第１酸化シリコン膜の成膜時の成膜温度よりも低い、請求項８に記載の光電変換装置の製造方法。
  10. 前記第２酸化シリコン膜の応力は前記第１酸化シリコン膜の応力よりも低い、請求項８または９に記載の光電変換装置の製造方法。
  11. 前記第１酸化シリコン膜の成膜時の原料ガスはＴＥＯＳガスであり、前記第２酸化シリコン膜の成膜時の原料ガスはシラン系ガスである、請求項８乃至１０のいずれか１項に記載の光電変換装置の製造方法。
  12. 前記第２酸化シリコン膜は前記マスクパターンを覆うように形成され、
    前記第２酸化シリコン膜の上に第３酸化シリコン膜を形成する工程を有する、請求項８乃至１１のいずれか１項に記載の光電変換装置の製造方法。
  13. 前記第３酸化シリコン膜の前記光電変換領域に重なる部分が前記第２酸化シリコン膜の上に残存しないように、前記第３酸化シリコン膜および前記第２酸化シリコン膜を平坦化する工程を有する、請求項１２に記載の光電変換装置の製造方法。
  14. 前記第３酸化シリコン膜の成膜時のプラズマ密度は前記第２酸化シリコン膜の成膜時のプラズマ密度よりも低いこと、請求項１２または１３に記載の光電変換装置の製造方法。
  15. 前記第２酸化シリコン膜の成膜時の原料ガスはシラン系ガスであり、前記第３酸化シリコン膜の成膜時の原料ガスはＴＥＯＳガスである、請求項１２乃至１４のいずれか１項に記載の光電変換装置の製造方法。
  16. 前記第２酸化シリコン膜を形成する工程の後に、シリコン化合物からなるマスクパターンをマスクとして用いずに、前記第２酸化シリコン膜の上に形成された導電体膜をパターニングする工程を有する、請求項８乃至１５のいずれか１項に記載の光電変換装置の製造方法。
JP2015109425A 2015-05-29 2015-05-29 光電変換装置、撮像システムおよび光電変換装置の製造方法 Active JP6821291B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015109425A JP6821291B2 (ja) 2015-05-29 2015-05-29 光電変換装置、撮像システムおよび光電変換装置の製造方法
US15/165,957 US9871072B2 (en) 2015-05-29 2016-05-26 Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015109425A JP6821291B2 (ja) 2015-05-29 2015-05-29 光電変換装置、撮像システムおよび光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016225432A JP2016225432A (ja) 2016-12-28
JP6821291B2 true JP6821291B2 (ja) 2021-01-27

Family

ID=57399358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015109425A Active JP6821291B2 (ja) 2015-05-29 2015-05-29 光電変換装置、撮像システムおよび光電変換装置の製造方法

Country Status (2)

Country Link
US (1) US9871072B2 (ja)
JP (1) JP6821291B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7076971B2 (ja) * 2017-09-28 2022-05-30 キヤノン株式会社 撮像装置およびその製造方法ならびに機器
JP6978893B2 (ja) * 2017-10-27 2021-12-08 キヤノン株式会社 光電変換装置、その製造方法及び機器
JP7015218B2 (ja) * 2018-06-28 2022-02-02 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705513B2 (ja) * 1993-06-08 1998-01-28 日本電気株式会社 半導体集積回路装置の製造方法
JP3282314B2 (ja) 1993-09-10 2002-05-13 ソニー株式会社 アルミニウム系金属パターンの形成方法
JPH08293549A (ja) 1995-04-25 1996-11-05 Sony Corp 多層配線コンタクト構造およびその形成方法
JP3459355B2 (ja) * 1998-03-27 2003-10-20 株式会社東芝 半導体装置およびその製造方法
JP2000058507A (ja) * 1998-08-17 2000-02-25 Sony Corp 半導体装置の製造方法
JP2002305289A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100464430B1 (ko) 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
JP2004363375A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 固体撮像素子
JP2006086500A (ja) 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法
JP4583892B2 (ja) * 2004-11-19 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4679277B2 (ja) * 2005-07-11 2011-04-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4916895B2 (ja) 2007-01-12 2012-04-18 シャープ株式会社 半導体装置の製造方法および半導体装置
JP5367459B2 (ja) * 2009-05-28 2013-12-11 株式会社東芝 半導体撮像装置
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP2015046454A (ja) * 2013-08-28 2015-03-12 キヤノン株式会社 半導体装置の製造方法および半導体装置
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法

Also Published As

Publication number Publication date
JP2016225432A (ja) 2016-12-28
US9871072B2 (en) 2018-01-16
US20160353044A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
US11222914B2 (en) Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
JP5731024B2 (ja) 背面照射型イメージセンサ及びその製造方法
JP5306123B2 (ja) 裏面照射型固体撮像装置
US11694979B2 (en) Isolation structure for bond pad structure
JP5975617B2 (ja) 固体撮像装置およびその製造方法ならびにカメラ
JP2009252949A (ja) 固体撮像装置及びその製造方法
JP6256562B2 (ja) 固体撮像装置及び電子機器
US20200152687A1 (en) Image sensor with pad structure
JP6821291B2 (ja) 光電変換装置、撮像システムおよび光電変換装置の製造方法
WO2009141952A1 (ja) 半導体装置及びその製造方法
TWI406401B (zh) 半導體裝置及其製造方法
JP2018078305A (ja) 固体撮像装置及び電子機器
US20090090989A1 (en) Image Sensor and Method of Manufacturing the Same
JP6233376B2 (ja) 固体撮像装置及び電子機器
TW202042383A (zh) 影像感測器及其形成方法
JP4916895B2 (ja) 半導体装置の製造方法および半導体装置
US11502123B2 (en) Methods for forming image sensor devices
KR101024739B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200901

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200901

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201015

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R151 Written notification of patent or utility model registration

Ref document number: 6821291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151