JP6808282B2 - インターポーザの製造方法 - Google Patents

インターポーザの製造方法 Download PDF

Info

Publication number
JP6808282B2
JP6808282B2 JP2016242236A JP2016242236A JP6808282B2 JP 6808282 B2 JP6808282 B2 JP 6808282B2 JP 2016242236 A JP2016242236 A JP 2016242236A JP 2016242236 A JP2016242236 A JP 2016242236A JP 6808282 B2 JP6808282 B2 JP 6808282B2
Authority
JP
Japan
Prior art keywords
glass substrate
interposer
laminated body
cutting groove
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016242236A
Other languages
English (en)
Other versions
JP2018098379A (ja
Inventor
鈴木　克彦
克彦 鈴木
陽平 山下
陽平 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016242236A priority Critical patent/JP6808282B2/ja
Priority to TW106138540A priority patent/TWI743244B/zh
Priority to KR1020170166942A priority patent/KR20180068862A/ko
Priority to CN201711282902.9A priority patent/CN108231570A/zh
Publication of JP2018098379A publication Critical patent/JP2018098379A/ja
Application granted granted Critical
Publication of JP6808282B2 publication Critical patent/JP6808282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Laser Beam Processing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明は、ガラス基板を用いたインターポーザの製造方法に関する。
半導体装置の更なる小型化、高集積化を実現するために、半導体チップを厚さ方向に重ねて貫通電極（ＴＳＶ：Through Silicon Via）で接続する３次元実装技術が実用化されている。しかしながら、この３次元実装技術では、複数の半導体チップを厚さ方向に重ねるので、放熱性が低下し易く、サイズの異なる半導体チップを使用することもできない。更に、半導体チップを貫通する貫通電極の形成に伴い、製造コストが高くなり易いという問題もあった。
近年では、シリコンウェーハを用いて形成されるインターポーザ（中継用基板）を介して複数の半導体チップを実装する実装技術も提案されている（例えば、特許文献１参照）。この実装技術は、２．５次元実装技術等とも呼ばれ、例えば、メモリ機能を持つ半導体チップと、演算機能を持つ半導体チップとが重ならないようにインターポーザに接続される。２．５次元実装技術では、少なくとも一部の半導体チップが厚さ方向に重ならないので、上述した３次元実装技術の諸問題を解消し易くなる。
一方で、シリコンウェーハを用いたインターポーザには、高周波領域での損失が大きく、価格も高いという問題があった。そこで、高周波領域での損失低減に有利で低価格なガラス基板をインターポーザに用いる技術が提案されている（例えば、特許文献２参照）。このインターポーザは、例えば、ガラス基板の少なくとも一方の主面に絶縁層と配線層とを含む積層体を形成した上で、予め設定されている分割予定ラインに沿ってガラス基板を分割することで得られる。
特表２００３−５０３８５５号公報 特開２０１５−１９８２１２号公報
ガラス基板の分割は、通常、回転させた切削ブレードを分割予定ラインに沿って切り込ませる方法で行われる。ところが、この方法で製造されるインターポーザには、耐熱性の点で問題があった。具体的には、例えば、このインターポーザに対して温度サイクル試験（ＴＣＴ：Temperature Cycling Test）を行うと、ガラス基板にクラックが発生したり、積層体がガラス基板から剥離したりして、不良率が高くなってしまう。
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、ガラス基板を用いたインターポーザの耐熱性を高めることができるインターポーザの製造方法を提供することである。
本発明の一態様によれば、格子状に設定された複数の分割予定ラインによって複数の領域に区画されるガラス基板と、該ガラス基板の第１面又は該第１面とは反対側の第２面に積層され絶縁層と配線層とを含む積層体と、を備える材料基板から複数のインターポーザを製造するインターポーザの製造方法であって、該分割予定ラインに沿って該積層体の露出した面に切削ブレードを切り込ませ、該ガラス基板に達しない深さの切削溝を該積層体に形成する切削溝形成工程と、該ガラス基板に対して透過性を有する波長のレーザービームの集光点を該切削溝に沿って該ガラス基板の内部に位置付け改質層を形成する改質層形成工程と、該ガラス基板に外力を付与して該改質層に沿って該ガラス基板を分割し、複数のインターポーザを製造する分割工程と、を含むインターポーザの製造方法が提供される。
また、本発明の別の一態様によれば、格子状に設定された複数の分割予定ラインによって複数の領域に区画されるガラス基板と、該ガラス基板の第１面又は該第１面とは反対側の第２面に積層され絶縁層と配線層とを含む積層体と、を備える材料基板から複数のインターポーザを製造するインターポーザの製造方法であって、該分割予定ラインに沿って該積層体の露出した面に切削ブレードを切り込ませ、該ガラス基板に達しない深さの切削溝を該積層体に形成する切削溝形成工程と、該ガラス基板に対して透過性を有する波長のレーザービームの集光点を該切削溝に沿って該ガラス基板の内部に位置付けて、該ガラス基板の厚さ方向に延びる細孔と該細孔を囲む非晶質領域とを有するシールドトンネルを形成するシールドトンネル形成工程と、該ガラス基板に外力を付与して該シールドトンネルに沿って該ガラス基板を分割し、複数のインターポーザを製造する分割工程と、を含むインターポーザの製造方法が提供される。
本発明に係るインターポーザの製造方法によれば、分割予定ラインに沿ってガラス基板に達しない深さの溝（切削溝又はレーザー加工溝）を積層体に形成した上で、ガラス基板に対して透過性を有する波長のレーザービームの集光点をこの溝に沿ってガラス基板の内部に位置付け分割の起点となる構造（改質層又はシールドトンネル）を形成するので、ガラス基板を分割して製造されるインターポーザの端部には、薄い積層体が残る。
端部の積層体が厚い従来のインターポーザが加熱されると、ガラス基板と積層体との熱膨張係数の違いに起因する大きな力が端部に作用して、積層体はガラス基板から剥がれ易い。これに対し、本発明で製造されるインターポーザでは、端部の積層体が薄くなっているので、従来の方法で製造されるインターポーザに比べて積層体を剥がすような大きな力が端部に作用し難い。
つまり、本発明で製造されるインターポーザが加熱されても、積層体はガラス基板から剥がれ難い。このように、本発明に係るインターポーザの製造方法によれば、ガラス基板を用いたインターポーザの耐熱性を高めることができる。
図１（Ａ）は、本実施形態で使用される材料基板の構成例を模式的に示す斜視図であり、図１（Ｂ）は、材料基板の一部（領域Ａ）を拡大した断面図である。 図２（Ａ）及び図２（Ｂ）は、切削溝形成工程について説明するための一部断面側面図である。 図３（Ａ）は、切削溝形成工程の後に行われる改質層形成工程について説明するための一部断面側面図であり、図３（Ｂ）は、分割工程を経て製造されるインターポーザの構成例を模式的に示す斜視図である。 図４（Ａ）及び図４（Ｂ）は、第１変形例に係るインターポーザの製造方法について説明するための一部断面側面図である。 図５（Ａ）及び図５（Ｂ）は、第２変形例に係るインターポーザの製造方法について説明するための一部断面側面図である。 図６（Ａ）及び図６（Ｂ）は、第３変形例に係るインターポーザの製造方法について説明するための一部断面側面図である。
添付図面を参照して、本発明の一態様に係る実施形態について説明する。本実施形態に係るインターポーザの製造方法は、ガラス基板と積層体とを備える材料基板から複数のインターポーザを製造するための方法であって、切削溝形成工程（図２（Ａ）及び図２（Ｂ）参照）、改質層形成工程（図３（Ａ）参照）、及び分割工程（図３（Ｂ）参照）を含む。
切削溝形成工程では、ガラス基板に設定された分割予定ラインに沿って積層体の露出した面に切削ブレードを切り込ませ、ガラス基板に達しない深さの切削溝を積層体に形成する。改質層形成工程では、ガラス基板に対して透過性を有する波長のレーザービームの集光点を切削溝に沿ってガラス基板の内部に位置付け、分割の起点となる改質層を形成する。
分割工程では、ガラス基板に外力を付与することで、改質層に沿ってガラス基板を分割し、複数のインターポーザを製造する。以下、本実施形態に係るインターポーザの製造方法について詳述する。
図１（Ａ）は、本実施形態で使用される材料基板１の構成例を模式的に示す斜視図であり、図１（Ｂ）は、材料基板１の一部（領域Ａ）を拡大した断面図である。本実施形態に係る材料基板１は、例えば、ソーダライムガラス、無アルカリガラス、石英ガラス等のガラスでなる円盤状のガラス基板１１を用いて構成され、格子状に設定された複数の分割予定ライン（ストリート）１３によって複数の領域に区画されている。
ガラス基板１１の第１面（表面）１１ａ及び第１面１１ａとは反対側の第２面（裏面）１１ｂには、それぞれ複数の層（膜）が積層されてなる積層体１５が設けられている。この積層体１５は、例えば、金属等の導体でなる配線層１７と、樹脂等の絶縁体でなる絶縁層１９とを含み、隣接する配線層１７の間が絶縁層１９によって絶縁されている。
また、ガラス基板１１には、第１面１１ａから第２面１１ｂに向かって貫通する貫通孔１１ｃが形成されている。貫通孔１１ｃには、金属等の導体でなる電極２１が埋め込まれている。第１面１１ａ側の配線層１７と第２面１１ｂ側の配線層１７とは、この電極２１を介して接続される。
なお、本実施形態では、ガラス基板１１の第１面１１ａ及び第２面１１ｂの両方に積層体１５を有する材料基板１を例示しているが、積層体１５は、第１面１１ａ及び第２面１１ｂの一方にのみ設けられても良い。その場合には、貫通孔１１ｃや電極２１等も省略できる。また、積層体１５（配線層１７、絶縁層１９）、貫通孔１１ｃ、電極２１等の構成、形成方法等にも特段の制限はない。
このように構成される材料基板１を分割予定ライン１３に沿って分割することで、複数のインターポーザ３（図３（Ｂ）参照）を製造できる。本実施形態に係るインターポーザの製造方法では、まず、分割予定ライン１３に沿って積層体１５の露出した面に切削ブレードを切り込ませ、ガラス基板１１に達しない深さの切削溝を積層体に形成する切削溝形成工程を行う。
図２（Ａ）及び図２（Ｂ）は、切削溝形成工程について説明するための一部断面側面図である。この切削溝形成工程では、例えば、ダイヤモンド等の砥粒を樹脂や金属等の結合材で固定して所定の幅（水平方向の長さ、厚さ）に形成された環状の切削ブレード２が使用される。
切削ブレード２を構成する砥粒や樹脂の材質は、積層体１５の材質等に合わせて適切に設定される。切削ブレード２に含まれる砥粒の粒径に特段の制限はないが、例えば、２０μｍ〜４０μｍ程度、好ましくは、２５μｍ〜３５μｍ程度（代表的には、３０μｍ程度）とする。切削ブレード２の幅にも特段の制限はないが、例えば、１５０μｍ〜５００μｍ、好ましくは、２００μｍ〜３００μｍ程度とする。
この切削ブレード２は、水平方向に対して概ね平行な回転軸となるスピンドル（不図示）の一端側に装着される。スピンドルの他端側には、モータ等の回転駆動源（不図示）が連結されており、スピンドルに装着された切削ブレード２は、この回転駆動源から伝わる力によって回転する。
切削溝形成工程では、まず、ガラス基板１１の第１面１１ａ側が上方を向くように材料基板１を保持する。材料基板１の保持は、例えば、チャックテーブル（不図示）等を用いて行うことができる。次に、材料基板１と切削ブレード２との相対的な位置を調整し、切削ブレード２を、任意の分割予定ライン１３の延長線上に合わせる。
また、第１面１１ａ側の積層体１５の露出した面１５ａよりも低く、ガラス基板１１の第１面１１ａよりも高い位置に、切削ブレード２の下端を合わせる。その後、切削ブレード２を回転させて、対象の分割予定ライン１３に対して平行な方向に沿って材料基板１と切削ブレード２とを相対的に移動させる。
これにより、図２（Ａ）に示すように、対象の分割予定ライン１３に沿って第１面１１ａ側の積層体１５の露出した面１５ａに切削ブレード２を切り込ませ、ガラス基板１１に達しない深さの切削溝１５ｂを第１面１１ａ側の積層体１５に形成できる。
なお、切削ブレード２の下端の位置は、切削溝１５ｂの底からガラス基板１１の第１面１１ａまでの距離が、例えば、１μｍ〜３０μｍ程度、好ましくは、２μｍ〜２０μｍ程度となるように調整される。すなわち、分割予定ライン１３に沿って、例えば、１μｍ〜３０μｍ程度、好ましくは、２μｍ〜２０μｍ程度の厚さの積層体１５を残す。これにより、熱に起因してインターポーザ３の端部に発生する力を適切に緩和して、積層体１５の剥離を防止できるようになる。
対象の分割予定ライン１３に沿って第１面１１ａ側の積層体１５に切削溝１５ｂを形成した後には、上述の動作を繰り返し、全ての分割予定ライン１３に沿って第１面１１ａ側の積層体１５に切削溝１５ｂを形成する。その後、材料基板１の上下を反転させて、図２（Ｂ）に示すように、同様の手順で第２面１１ｂ側の積層体１５に切削溝１５ｂを形成する。全ての分割予定ライン１３に沿って第２面１１ｂ側の積層体１５に切削溝１５ｂが形成されると、切削溝形成工程は終了する。
なお、本実施形態では、第１面１１ａ側の積層体１５に切削溝１５ｂを形成した後、第２面１１ｂ側の積層体１５に切削溝１５ｂを形成しているが、第２面１１ｂ側の積層体１５に切削溝１５ｂを形成した後、第１面１１ａ側の積層体１５に切削溝１５ｂを形成しても良い。
切削溝形成工程の後には、ガラス基板１１に対して透過性を有する波長のレーザービームの集光点を切削溝１５ｂに沿ってガラス基板１１の内部に位置付け、分割の起点となる改質層をガラス基板１１の内部に形成する改質層形成工程を行う。図３（Ａ）は、改質層形成工程について説明するための一部断面側面図である。
この改質層形成工程では、例えば、改質層の形成に適したレーザービームＬ１を照射するためのレーザー照射ユニット４が使用される。レーザー照射ユニット４は、集光用のレンズ（不図示）を備えており、レーザー発振器（不図示）でパルス発振されたレーザービームＬ１を所定の位置に照射、集光する。レーザー発振器は、ガラス基板１１に対して透過性を有する波長（吸収され難い波長）のレーザービームＬをパルス発振できるように構成されている。
改質層形成工程では、まず、ガラス基板１１の第１面１１ａ側が上方を向くように材料基板１を保持する。材料基板１の保持は、例えば、チャックテーブル（不図示）等を用いて行うことができる。次に、材料基板１とレーザー照射ユニット４との相対的な位置を調整し、レーザー照射ユニット４を、任意の切削溝１５ｂ（分割予定ライン１３）の延長線上に合わせる。また、レーザービームＬ１が集光される集光点の位置（高さ）を、ガラス基板１１の内部に合わせる。
そして、レーザー照射ユニット４からレーザービームＬ１を照射させながら、対象の切削溝１５ｂ（分割予定ライン１３）に対して平行な方向に沿って材料基板１とレーザー照射ユニット４とを相対的に移動させる。これにより、図３（Ａ）に示すように、対象の切削溝１５ｂ（分割予定ライン１３）に沿ってレーザービームＬ１を照射し、カラス基板１１の内部を多光子吸収で改質して分割の起点となる改質層２３を形成できる。
レーザービームＬ１の集光点の位置（高さ）、レーザービームＬ１のスポット径、レーザービームＬ１の出力等の条件は、ガラス基板１１の内部を多光子吸収で適切に改質して改質層２３を形成できる範囲内で調整される。上述のような動作を繰り返し、全ての切削溝１５ｂ（分割予定ライン１３）に沿って分割に必要な改質層２３が形成されると、改質層形成工程は終了する。
なお、本実施形態では、図３（Ａ）に示すように、各切削溝１５ｂ（分割予定ライン１３）に対して、ガラス基板１１の厚さ方向に重なる３つの改質層２３を形成しているが、各切削溝１５ｂ（分割予定ライン１３）に対して形成される改質層２３の数に制限はない。例えば、各切削溝１５ｂ（分割予定ライン１３）に対して、１つの改質層２３を形成しても良いし、ガラス基板１１の厚さ方向に重なる２つ又は４つ以上の改質層２３を形成しても良い。
また、本実施形態では、第１面１１ａ側からガラス基板１１にレーザービームＬ１を照射しているが、第２面１１ｂ側が上方を向くように材料基板１を保持して、第２面１１ｂ側からガラス基板１１にレーザービームＬ１を照射しても良い。
改質層形成工程の後には、ガラス基板１１を改質層２３に沿って分割し、複数のインターポーザ３を製造する分割工程を行う。この分割工程は、例えば、材料基板１に貼付されたエキスパンドテープを拡張する方法で行われる。材料基板１にエキスパンドテープを貼付して拡張することで、エキスパンドテープが拡張する方向の力（外力）をガラス基板１１に付与できる。その結果、ガラス基板１１は、分割の起点となる改質層２３に沿って分割される。
ガラス基板１１を改質層２３に沿って分割し、複数のインターポーザ３が完成すると、分割工程は終了する。なお、本実施形態では、材料基板１に貼付されたエキスパンドテープを拡張する方法でガラス基板１１を分割しているが、他の方法でガラス基板１１を分割しても良い。例えば、ローラーや棒状の押圧部材で力（外力）を加えてガラス基板１１を分割することもできる。
図３（Ｂ）は、分割工程を経て製造されるインターポーザ３の構成例を模式的に示す斜視図である。図３（Ｂ）に示すように、本実施形態で製造されるインターポーザ３の端部では、他の領域に比べて積層体１５が薄くなっている。これにより、ガラス基板１１と積層体１５との熱膨張係数の違いにより端部に生じる力（例えば、内部応力）を小さく抑えて、積層体１５の剥離を防止できる。
以上のように、本実施形態に係るインターポーザの製造方法によれば、分割予定ライン（ストリート）１３に沿ってガラス基板１１に達しない深さの切削溝１５ｂを積層体１５に形成した上で、ガラス基板１１に対して透過性を有する波長のレーザービームＬ１の集光点をこの切削溝１５ｂに沿ってガラス基板１１の内部に位置付け分割の起点となる改質層２３を形成するので、ガラス基板１１を分割して製造されるインターポーザ３の端部には、薄い積層体１５が残る。
端部の積層体が厚い従来のインターポーザが加熱されると、ガラス基板と積層体との熱膨張係数の違いに起因する大きな力が端部に作用して、積層体はガラス基板から剥がれ易い。これに対し、本実施形態で製造されるインターポーザ３では、端部の積層体１５が薄くなっているので、従来の方法で製造されるインターポーザに比べて積層体１５を剥がすような大きな力が端部に作用し難い。
つまり、本実施形態で製造されるインターポーザ３が加熱されても、積層体１５はガラス基板１１から剥がれ難い。このように、本実施形態に係るインターポーザ３の製造方法によれば、ガラス基板１１を用いたインターポーザ３の耐熱性を高めることができる。
この耐熱性を確認するため、低温処理（−５５℃１５分）と高温処理（１２５℃で１５分）とをそれぞれ５００回繰り返す温度サイクル試験（ＴＣＴ：Temperature Cycling Test）を行ったところ、本実施形態に係るインターポーザ６では、３０個のサンプルの全てで積層体１５の剥がれが見られなかった。一方、端部の積層体が厚い従来のインターポーザでは、３０個のサンプルの全てで積層体の剥がれが見られた。
なお、本発明は、上記実施形態の記載に制限されず種々変更して実施可能である。例えば、改質層２３を形成する改質層形成工程の代わりに、ガラス基板１１の厚さ方向に延びる細孔と、この細孔を囲む非晶質領域とを有するシールドトンネルを形成するシールドトンネル形成工程を行っても良い。
図４（Ａ）及び図４（Ｂ）は、第１変形例に係るインターポーザの製造方法について説明するための一部断面側面図である。第１変形例に係るインターポーザの製造方法は、切削溝形成工程（図４（Ａ）参照）、シールドトンネル形成工程（図４（Ｂ）参照）、及び分割工程を含む。
切削溝形成工程は、上記実施形態の切削溝形成工程と同様の装置、手順で行われる。具体的には、図４（Ａ）に示すように、対象の分割予定ライン１３に沿って積層体１５の露出した面１５ａに切削ブレード２を切り込ませ、ガラス基板１１に達しない深さの切削溝１５ｂを積層体１５に形成する。全ての分割予定ライン１３に沿って第１面１１ａ側の積層体１５と第２面１１ｂ側の積層体１５とに切削溝１５ｂが形成されると、切削溝形成工程は終了する。
切削溝形成工程の後には、ガラス基板１１にシールドトンネルを形成するシールドトンネル形成工程を行う。シールドトンネル形成工程に使用される装置や、シールドトンネル形成工程の基本的な手順等は、上記実施形態の改質層形成工程と同様である。ただし、このシールドトンネル形成工程では、レーザー照射ユニット４の集光用のレンズとして、開口数（ＮＡ）をガラス基板１１の屈折率で割った値が０．０５〜０．８となるものを用いる。
これにより、対象の切削溝１５ｂ（分割予定ライン１３）に沿ってレーザービームＬ２を照射し、ガラス基板１１の厚さ方向に延びる細孔２５ａと、細孔２５ａを囲む非晶質領域２５ｂとで構成されるシールドトンネル２５を形成できるようになる。レーザービームＬ２の集光点の位置（高さ）、レーザービームＬ２のスポット径、レーザービームＬ２の出力等の条件は、ガラス基板１１の内部を多光子吸収で適切に改質してシールドトンネル２５を形成できる範囲内で調整される。
全ての切削溝１５ｂ（分割予定ライン１３）に沿って分割に必要なシールドトンネル２５が形成されると、シールドトンネル形成工程は終了する。なお、ここでは、第１面１１ａ側からガラス基板１１にレーザービームＬ２を照射しているが、第２面１１ｂ側が上方を向くように材料基板１を保持して、第２面１１ｂ側からガラス基板１１にレーザービームＬ２を照射しても良い。シールドトンネル形成工程の後には、分割工程を行う。分割工程は、上記実施形態の分割工程と同様の装置、手順で行われる。
また、例えば、切削溝１５ｂを形成する切削溝形成工程の代わりに、レーザービームでレーザー加工溝を形成するレーザー加工溝形成工程を行っても良い。図５（Ａ）及び図５（Ｂ）は、第２変形例に係るインターポーザの製造方法について説明するための一部断面側面図である。第２変形例に係るインターポーザの製造方法は、レーザー加工溝形成工程（図５（Ａ）参照）、改質層形成工程（図５（Ｂ）参照）、及び分割工程を含む。
レーザー加工溝形成工程では、例えば、レーザービームＬ３を照射するためのレーザー照射ユニット６が使用される。レーザー照射ユニット６は、集光用のレンズ（不図示）を備えており、レーザー発振器（不図示）でパルス発振されたレーザービームＬ３を所定の位置に照射、集光する。レーザー発振器は、積層体１５（特に、絶縁層１９）に対して吸収性を有する波長（吸収され易い波長）のレーザービームＬ３をパルス発振できるように構成されている。
レーザー加工溝形成工程では、まず、ガラス基板１１の第１面１１ａ側が上方を向くように材料基板１を保持する。材料基板１の保持は、例えば、チャックテーブル（不図示）等を用いて行うことができる。次に、材料基板１とレーザー照射ユニット６との相対的な位置を調整し、レーザー照射ユニット６を、任意の分割予定ライン１３の延長線上に合わせる。
そして、レーザー照射ユニット６からレーザービームＬを照射させながら、対象の分割予定ライン１３に対して平行な方向に沿って材料基板１とレーザー照射ユニット６とを相対的に移動させる。これにより、図５（Ａ）に示すように、対象の分割予定ライン１３に沿って第１面１１ａ側の積層体１５の露出した面１５ａにレーザービームＬ３を照射し、この第１面１１ａ側の積層体１５をアブレーション加工してレーザー加工溝１５ｃを形成できる。
なお、レーザービームＬ３を集光させる集光点の位置、レーザービームＬ３のスポット径、レーザービームＬ３の出力等の条件は、ガラス基板１１に達しない深さのレーザー加工溝１５ｃを第１面１１ａ側の積層体１５に形成できる範囲内で調整される。具体的には、分割予定ライン１３に沿って、例えば、１μｍ〜３０μｍ程度、好ましくは、２μｍ〜２０μｍ程度の厚さの積層体１５が残る条件でレーザービームＬ３を照射する。これにより、熱に起因する積層体１５の剥離を防止できるようになる。
対象の分割予定ライン１３に沿って第１面１１ａ側の積層体１５にレーザー加工溝１５ｃを形成した後には、上述の動作を繰り返し、全ての分割予定ライン１３に沿って第１面１１ａ側の積層体１５にレーザー加工溝１５ｃを形成する。その後、材料基板１の上下を反転させて、同様の手順で第２面１１ｂ側の積層体１５にレーザー加工溝１５ｃを形成する。全ての分割予定ライン１３に沿って第２面１１ｂ側の積層体１５にレーザー加工溝１５ｃが形成されると、レーザー加工溝形成工程は終了する。
なお、ここでは、第１面１１ａ側の積層体１５にレーザー加工溝１５ｃを形成した後、第２面１１ｂ側の積層体１５にレーザー加工溝１５ｃを形成しているが、第２面１１ｂ側の積層体１５にレーザー加工溝１５ｃを形成した後、第１面１１ａ側の積層体１５にレーザー加工溝１５ｃを形成しても良い。
レーザー加工溝形成工程の後には、分割の起点となる改質層２３をガラス基板１１の内部に形成する改質層形成工程を行う。改質層形成工程は、上記実施形態の改質層形成工程と同様の装置、手順で行われる。また、改質層形成工程の後には、分割工程を行う。分割工程は、上記実施形態の分割工程と同様の装置、手順で行われる。
図６（Ａ）及び図６（Ｂ）は、第３変形例に係るインターポーザの製造方法について説明するための一部断面側面図である。第３変形例に係るインターポーザの製造方法は、レーザー加工溝形成工程（図６（Ａ）参照）、シールドトンネル形成工程（図６（Ｂ）参照）、及び分割工程を含む。
レーザー加工溝形成工程は、上記第２変形例のレーザー加工溝形成工程と同様の装置、手順で行われる。レーザー加工溝形成工程の後には、分割の起点となるシールドトンネル２５をガラス基板１１に形成するシールドトンネル形成工程を行う。シールドトンネル形成工程は、上記第１変形例のシールドトンネル形成工程と同様の装置、手順で行われる。また、シールドトンネル形成工程の後には、分割工程を行う。分割工程は、上記実施形態の分割工程と同様の装置、手順で行われる。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
１ 材料基板
３ インターポーザ
１１ ガラス基板
１１ａ 第１面（表面）
１１ｂ 第２面（裏面）
１１ｃ 貫通孔
１３ 分割予定ライン（ストリート）
１５ 積層体
１５ａ 露出した面
１５ｂ 切削溝
１５ｃ レーザー加工溝
１７ 配線層
１９ 絶縁層
２１ 電極
２３ 改質層
２５ シールドトンネル
２５ａ 細孔
２５ｂ 非晶質領域
２ 切削ブレード
４ レーザー照射ユニット
６ レーザー照射ユニット
Ｌ１，Ｌ２，Ｌ３ レーザービーム

Claims (2)

  1. 格子状に設定された複数の分割予定ラインによって複数の領域に区画されるガラス基板と、該ガラス基板の第１面又は該第１面とは反対側の第２面に積層され絶縁層と配線層とを含む積層体と、を備える材料基板から複数のインターポーザを製造するインターポーザの製造方法であって、
    該分割予定ラインに沿って該積層体の露出した面に切削ブレードを切り込ませ、該ガラス基板に達しない深さの切削溝を該積層体に形成する切削溝形成工程と、
    該ガラス基板に対して透過性を有する波長のレーザービームの集光点を該切削溝に沿って該ガラス基板の内部に位置付け改質層を形成する改質層形成工程と、
    該ガラス基板に外力を付与して該改質層に沿って該ガラス基板を分割し、複数のインターポーザを製造する分割工程と、を含むことを特徴とするインターポーザの製造方法。
  2. 格子状に設定された複数の分割予定ラインによって複数の領域に区画されるガラス基板と、該ガラス基板の第１面又は該第１面とは反対側の第２面に積層され絶縁層と配線層とを含む積層体と、を備える材料基板から複数のインターポーザを製造するインターポーザの製造方法であって、
    該分割予定ラインに沿って該積層体の露出した面に切削ブレードを切り込ませ、該ガラス基板に達しない深さの切削溝を該積層体に形成する切削溝形成工程と、
    該ガラス基板に対して透過性を有する波長のレーザービームの集光点を該切削溝に沿って該ガラス基板の内部に位置付けて、該ガラス基板の厚さ方向に延びる細孔と該細孔を囲む非晶質領域とを有するシールドトンネルを形成するシールドトンネル形成工程と、
    該ガラス基板に外力を付与して該シールドトンネルに沿って該ガラス基板を分割し、複数のインターポーザを製造する分割工程と、を含むことを特徴とするインターポーザの製造方法。
JP2016242236A 2016-12-14 2016-12-14 インターポーザの製造方法 Active JP6808282B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016242236A JP6808282B2 (ja) 2016-12-14 2016-12-14 インターポーザの製造方法
TW106138540A TWI743244B (zh) 2016-12-14 2017-11-08 中介載板的製造方法
KR1020170166942A KR20180068862A (ko) 2016-12-14 2017-12-06 인터포저의 제조 방법
CN201711282902.9A CN108231570A (zh) 2016-12-14 2017-12-07 中介层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016242236A JP6808282B2 (ja) 2016-12-14 2016-12-14 インターポーザの製造方法

Publications (2)

Publication Number Publication Date
JP2018098379A JP2018098379A (ja) 2018-06-21
JP6808282B2 true JP6808282B2 (ja) 2021-01-06

Family

ID=62633129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016242236A Active JP6808282B2 (ja) 2016-12-14 2016-12-14 インターポーザの製造方法

Country Status (4)

Country Link
JP (1) JP6808282B2 (ja)
KR (1) KR20180068862A (ja)
CN (1) CN108231570A (ja)
TW (1) TWI743244B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7164411B2 (ja) * 2018-11-15 2022-11-01 株式会社ディスコ 積層体の加工方法
JP7164412B2 (ja) * 2018-11-16 2022-11-01 株式会社ディスコ 積層体の加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP2005012203A (ja) * 2003-05-29 2005-01-13 Hamamatsu Photonics Kk レーザ加工方法
JP5352624B2 (ja) * 2005-11-10 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP6151557B2 (ja) * 2013-05-13 2017-06-21 株式会社ディスコ レーザー加工方法
JP6246534B2 (ja) * 2013-09-11 2017-12-13 株式会社ディスコ ウエーハの加工方法
JP2015198212A (ja) 2014-04-03 2015-11-09 凸版印刷株式会社 ガラスインターポーザ
JP2015207580A (ja) * 2014-04-17 2015-11-19 凸版印刷株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
TW201826455A (zh) 2018-07-16
TWI743244B (zh) 2021-10-21
JP2018098379A (ja) 2018-06-21
CN108231570A (zh) 2018-06-29
KR20180068862A (ko) 2018-06-22

Similar Documents

Publication Publication Date Title
JP6779574B2 (ja) インターポーザの製造方法
TWI756437B (zh) 玻璃中介層之製造方法
JP3795040B2 (ja) 半導体装置の製造方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP2015207604A (ja) ウェーハの加工方法
TWI824139B (zh) 層積晶圓之加工方法
JP2013197108A (ja) ウエーハのレーザー加工方法
JP6808282B2 (ja) インターポーザの製造方法
JP2011210915A (ja) 単結晶基板の切断装置、および単結晶基板の切断方法
JP6012185B2 (ja) 半導体デバイスの製造方法
US20180308711A1 (en) Workpiece processing method
JP5453123B2 (ja) 切削方法
JP6981800B2 (ja) 積層型素子の製造方法
JP5969214B2 (ja) 半導体デバイスの製造方法
JP6925902B2 (ja) 積層型素子の製造方法
TW201923860A (zh) 層疊型元件的製造方法
JP7223828B2 (ja) 積層型素子の製造方法
JP2013157449A (ja) 半導体デバイスの製造方法
JP6440558B2 (ja) 被加工物の加工方法
JP2022024591A (ja) ウェーハ加工方法及びシステム
JP2013157455A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6808282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250