JP6806446B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP6806446B2
JP6806446B2 JP2016011791A JP2016011791A JP6806446B2 JP 6806446 B2 JP6806446 B2 JP 6806446B2 JP 2016011791 A JP2016011791 A JP 2016011791A JP 2016011791 A JP2016011791 A JP 2016011791A JP 6806446 B2 JP6806446 B2 JP 6806446B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
semiconductor
reflective layer
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016011791A
Other languages
English (en)
Other versions
JP2017135164A (ja
Inventor
修司 塩路
修司 塩路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016011791A priority Critical patent/JP6806446B2/ja
Priority to US15/414,021 priority patent/US20170213939A1/en
Publication of JP2017135164A publication Critical patent/JP2017135164A/ja
Application granted granted Critical
Publication of JP6806446B2 publication Critical patent/JP6806446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本開示は、半導体素子及びその製造方法に関するものである。
例えば、基板上に半導体発光素子構造及び電極を形成した半導体発光素子を、共晶半田を介して、実装基板に実装した半導体発光装置が知られている。半導体発光素子において、光の出力を増大させるために、例えば、発光素子の基板側を実装基板に固定する場合、基板裏面に反射層を設け、素子構造側への光の反射率を向上させて、光の取り出し効率を向上させるという方法がある。
例えば、特許文献1には、結晶基板の裏面に、Ag等の金属材料からなる反射層と、結晶基板と反射層との間に設けられた密着層と、反射層における密着層の反対側に設けられた保護層と、を備える窒化物系半導体素子が開示されている。
また、特許文献2には、半導体発光素子に反射を促進させるための誘電体多層膜が設けられた窒化物系発光ダイオードが開示されている。
特開2005−72148号公報 特開2007−243074号公報
しかしながら、反射層にAgを用いると、誘電体多層膜と反射層との密着性が低くなり、誘電体多層膜と反射層との界面において、反射層の剥がれが生じやすくなる。
本開示に係る実施形態は、誘電体多層膜と反射層との密着性が高い半導体素子及びその製造方法を提供することを課題とする。
本開示の実施形態に係る半導体素子は、半導体層と、透光性基板と、誘電体多層膜と、Agを主成分とし金属酸化物を含有する反射層と、がこの順に配置されている。
本開示の実施形態に係る半導体素子の製造方法は、第1の主面と前記第1の主面に向かい合う第2の主面とを有する透光性基板の前記第1の主面上に半導体層を形成する工程と、前記第2の主面上に誘電体多層膜を形成する工程と、前記誘電体多層膜側に、Agを主成分とし金属酸化物を含有する反射層を形成する工程と、を含む。
本開示に係る実施形態の半導体素子によれば、誘電体多層膜と反射層との密着性が高く、反射層の剥がれが生じにくい。また、本開示に係る実施形態の半導体素子の製造方法によれば、誘電体多層膜と反射層との密着性が高く、反射層の剥がれが生じにくい半導体素子を製造することができる。
実施形態に係る半導体発光素子の構成を模式的に示す底面図である。 実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図1AのIB−IB線における断面を示す。 実施形態に係る半導体発光素子の誘電体多層膜と反射層との界面及び金属酸化物の状態を模式的に示す断面図である。 実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。 実施例1におけるチップ状に切断された半導体発光素子を第3金属層側から撮影した写真である。 実施例2におけるチップ状に切断された半導体発光素子を第3金属層側から撮影した写真である。 実施例3におけるチップ状に切断された半導体発光素子を第3金属層側から撮影した写真である。 比較例1におけるチップ状に切断された半導体発光素子を第3金属層側から撮影した写真である。 実施例及び比較例における反射層の界面反射率を示すグラフである。
<実施形態>
実施形態を、以下に図面を参照しながら説明する。但し、以下に示す形態は、本実施形態の技術思想を具現化するための半導体素子を例示するものであって、以下に限定するものではない。また、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、単なる例示に過ぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。
[半導体素子]
まず、本実施形態に係る半導体素子について説明する。本実施形態に係る半導体素子は半導体発光素子である。
図1Aは、実施形態に係る半導体発光素子の構成を模式的に示す底面図である。図1Bは、実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図1AのIB−IB線における断面を示す。図2は、実施形態に係る半導体発光素子の誘電体多層膜と反射層との界面及び金属酸化物の状態を模式的に示す断面図である。なお、図2では、反射層中の金属酸化物の状態をわかりやすいように模式的に図示している。
半導体発光素子100は、透光性基板1の第1の主面上に、n型窒化物半導体層2、発光層3及びp型窒化物半導体層4を持つ半導体層20及びn側パッド電極5、p側全面電極6、p側パッド電極7を持つ電極を備えている。また、半導体発光素子100は、透光性基板1の第1の主面に向かい合う第2の主面上に、誘電体多層膜8と、反射層9と、第1金属層10と、第2金属層11と、第3金属層12と、がこの順に積層された積層膜30を備えている。なお、半導体発光素子100は、後述するウェハ分割工程でチップ化する際のウェハを切断する部位(切断領域部)を含むものである。
(透光性基板)
透光性基板1としては特に限定されるものではなく、例えば、窒化物半導体を成長させる基板として、サファイア(C面、A面、R面)基板、スピネル(MgAl)基板、NGO(NdGaO)基板、LiAlO基板、LiGaO基板、GaN基板等が挙げられる。透光性基板1としては、好ましくは酸化物基板であり、更に好ましくはウルツ鉱型結晶である。
(半導体層及び電極)
半導体層20は、n型窒化物半導体層2と、発光層3と、p型窒化物半導体層4とを有し、電極は、n側パッド電極5と、p側全面電極6と、p側パッド電極7と、を有する。
本実施形態では、半導体発光素子100は、透光性基板1の第1の主面上に、n型窒化物半導体層2と、発光層3と、p型窒化物半導体層4と、p側全面電極6とを積層して備える。更に、半導体発光素子100は、p型窒化物半導体層4及び発光層3、更にn型窒化物半導体層2の一部が除去されて露出したn型窒化物半導体層2上の一部の領域にn側パッド電極5を備え、p側全面電極6上の一部の領域にp側パッド電極7を備える。
なお、透光性基板1は、その表面(第1の主面)又は裏面(第2の主面)が凹凸形状に加工されて、光取り出し効率を高める構造を有していてもよい。また、透光性基板1の第1の主面上にマスク層、バッファ層、中間層等を介して半導体層20が形成されていてもよい。
半導体層の材料としては、例えば、InAlGa1−X−YN(0≦X、0≦Y、X+Y<1)等が好適に用いられる。p側全面電極6は、導電性酸化物から形成される。導電性酸化物としては、例えば、Zn,In,Sn,Mgからなる群から選択された少なくとも一種を含む酸化物、具体的にはZnO,In,SnO,インジウム・スズ酸化物(ITO)が挙げられる。n側パッド電極5及びp側パッド電極7の材料としては、例えば、Ag、Al、Ni、Rh、Ti、Pt、Pd、Mo、Cr、W、Cu、Au等の単体金属又はこれらの金属を主成分とする合金を用いることができる。或いは、前記の単体金属や、これらの金属を主成分とする合金を用いた積層構造とすることもできる。
(誘電体多層膜)
誘電体多層膜8は屈折率の異なる2種以上からなる誘電体膜を交互に積層させた多層構造の膜である。具体的には屈折率の異なる2種以上の膜を波長/4n(nは屈折率)の厚みで交互に積層したDBR(Distributed Bragg Reflector)膜であり、所定の波長の光を高効率に反射できる。誘電体多層膜8の材料としては、Si、Ti、Zr、Nb、Ta、Alから選択される少なくとも1つの元素の酸化物が好ましく、誘電体多層膜8は、この酸化物を主成分として含むことが好ましい。誘電体多層膜8は、特に前記少なくとも1つの元素の酸化物を主成分として含む誘電体膜を、少なくとも2種繰り返し積層したものとすることがより好ましい。
また誘電体多層膜8は、酸化物の積層構造とし、例えば(Nb/SiO)n(但しnは自然数)で構成される。更に、誘電体多層膜8は、屈折率の異なる2種の誘電体膜の積層構造とすることが好ましい。屈折率の異なる2種の誘電体膜において、低屈折率材料としてSiOが挙げられ、また、高屈折率材料としてNb、TiO、ZrO、Ta等が挙げられる。誘電体多層膜8をこのような構造とすることにより、金属材料からなる反射膜と比較して、光の吸収による損失の少ない反射膜とすることができる。
なお、「主成分として含む」とは、これらの酸化物のみからなるものであってもよく、これらの酸化物の他、例えば、微量の不純物や、その他の微量の元素が含まれていてもよいことを意味する。これは、以下に説明する他の層の元素についても同様である。
(反射層)
反射層9は、Agを主成分とし金属酸化物40を含有する銀合金層であり、素子構造側への光の反射率を向上させて、光の取り出し効率を向上させる層である。図1B、図2に示すように、反射層9は、誘電体多層膜8の下面の全領域に設けられている。金属酸化物40は、反射層9中に均一に分散されている。反射層9が金属酸化物40を含むことにより、図2に示すように、反射層9と誘電体多層膜8との界面において、金属酸化物40と、反射層9中のAgとが並存する擬似的な遷移層が形成される。このような擬似的な遷移層が形成されることにより、反射層9の誘電体多層膜8との密着性を高めることができ、信頼性の高い半導体発光素子100が得られる。なお、図2中、符号Aは擬似的な遷移層を概略的に示したものである。
ここで、反射層9と誘電体多層膜8との界面において、金属酸化物40と、反射層9中のAgとが並存するとは、金属酸化物40の一部が界面に存在し、金属酸化物40がAgと共に誘電体多層膜8に接している状態をいう。また、擬似的な遷移層とは、実際には層を形成しているものではないが、界面での金属酸化物40とAgとの存在により、これらが界面において層状に疑似できる状態であることをいう。
また、反射層9中に金属酸化物40が存在することにより、ピンニング効果を発現し、反射層9の主成分となるAgの結晶粒の成長を抑制することができる。これにより、半導体装置のアッセンブリ工程の熱履歴による結晶粒の成長が抑えられ、反射層9の表面の平滑性を維持したり、反射層9内の空隙(ボイド)の発生を抑えたりすることができる。したがって、反射層9は、高い反射率や放熱性を維持しやすいものとなる。
なお、図2において、金属酸化物40aは、反射層9中に粒状の形態で分散された金属酸化物40を示したものであり、金属酸化物40bは、反射層9と誘電体多層膜8との界面に付着した金属酸化物40を示したものである。ここで、金属酸化物40bが、金属酸化物40bのみで層状とならず、Agの一部が誘電体多層膜8に接していることが必要である。但し、Agの一部が誘電体多層膜8に接していれば、金属酸化物40bが繋がって網目状になっていてもよい。なお、金属酸化物40の添加量が少ない場合は、界面における金属酸化物40の付着量が少なく、金属酸化物40bが島状に形成された擬似的な遷移層となりやすい。島状とは、金属酸化物40bが繋がらず、金属酸化物40bが点在したような状態をいう。この場合も、金属酸化物40bとAgとが並存しているため、擬似的な遷移層を形成しているといえる。
反射層9中の金属酸化物40は、SiO、Al、ZrO、TiO、ZnO、Ga、Ta、Nb、In、SnO、NiO、HfOから選択される少なくとも1つの物質であることが好ましい。反射層9中の金属酸化物40は、誘電体多層膜8との密着性の観点からは、Ga、Nb、HfOから選択される少なくとも1つの物質であることがより好ましい。
反射層9中の金属酸化物40の含有量は、反射層9全質量に対し、0質量%より多ければ良い。金属酸化物40が0質量%超であることで、反射層9と誘電体多層膜8との密着性が向上する。反射層9中の金属酸化物40の含有量は、誘電体多層膜8との密着性の観点からは、好ましくは0.01質量%以上、より好ましくは0.02質量%以上である。また、反射層9中の金属酸化物40の含有量は、反射層9の反射率(初期反射率)の観点からは、好ましくは5質量%以下、より好ましくは4質量%以下、更に好ましくは2.5質量%以下である。
なお、反射層9は、含有する金属酸化物40の透明度が高いほど反射率が高くなるため、金属酸化物40の透明度が高いほど、金属酸化物40の含有量は多くてもよい。
反射層9中の金属酸化物40の含有量の測定は、誘導結合プラズマ発光分析法(Inductivelycoupled plasma atomic emission spectrometry;ICP−AES)により行うことができる。
(第1金属層及び第2金属層)
第1金属層10及び第2金属層11は、反射層9における誘電体多層膜8が設けられた面と反対側の面に、前記反対側の面からこの順に設けられたものであり、反射層9を保護する保護層としての機能を有する。
第1金属層10及び第2金属層11は、それぞれ、Ru,Rh,Pd,Os,Ir,Pt,Fe,Co,Niから選択される元素を主成分として含むことが好ましい。
第1金属層10及び第2金属層11の金属材料として、化学的及び熱的に比較的安定な白金族元素(Ru,Rh,Pd,Os,Ir,Pt)を用いることで、反射層9を保護する効果が向上し、反射層9の機能を好適に引き出すことができる。また、白金族元素の他、白金族元素の同族元素である鉄族元素(Fe,Co,Ni)を用いることで、同様な保護効果が期待できる。
また、第1金属層10と、第2金属層11とは、前記の元素のうちで、互いに異なる元素を主成分として含むことが好ましい。第1金属層10と、第2金属層11とで異なる金属材料とすることで、前記各元素間における互いに異なる性質を前記保護効果に好適に利用できる。つまり、互いに性質が異なる元素で2層の構造とすることで、より強固な保護効果が得られやすくなる。
(第3金属層)
第3金属層12は、Auを主成分として含む層であり、第2金属層11における第1金属層10が設けられた面と反対側の面に設けられている。
実装用基板と半導体発光素子100との間にAu共晶系ダイボンド材料を用いる場合には、第3金属層12を設けることで、保護層(第1金属層10及び第2金属層11)とダイボンド材料との間の密着性を向上させることができる。また、第3金属層12を設けることで、ダイボンド材料の成分(例えば、Sn)の保護層への拡散を防止することができる。
[半導体発光素子の動作]
次に、半導体発光素子100の動作について、図1Bを参照して説明する。
半導体発光素子100は、n側パッド電極5及びp側パッド電極7を介して半導体層20に電流が供給されると、発光層3が発光する。発光層3が発光した光は、半導体層20や透光性基板1内を伝搬し、図において上方へ進む光は半導体層20側(素子構造側)から外部に取り出される。また、図において下方へ進む光は、誘電体多層膜8及び反射層9により上方に反射され、半導体層20側から外部に取り出される。
<半導体発光素子の製造方法>
次に、本実施形態に係る半導体発光素子の製造方法について説明する。図3は、実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。
本実施形態の半導体発光素子100の製造方法は、一例として、半導体層形成工程S101と、電極形成工程S102と、誘電体多層膜形成工程S103と、反射層形成工程S104と、第1金属層形成工程S105と、第2金属層形成工程S106と、第3金属層形成工程S107と、ウェハ分割工程S108と、を含み、この順に行う。なお、各部材の材質や配置等については、前記した半導体発光素子100の説明で述べた通りであるので、ここでは適宜、説明を省略する。
(半導体層形成工程、電極形成工程)
半導体層形成工程S101は、第1の主面と第1の主面に向かい合う第2の主面とを有する透光性基板1の第1の主面上に半導体層20を形成する工程である。電極形成工程S102は、半導体層20上に電極(p側全面電極6、p側パッド電極7、n側パッド電極5)を形成する工程である。半導体層20及び電極は、公知の製造方法によって形成され、一例として、以下の方法により形成することができる。
半導体層20は、透光性基板1の第1の主面上に、MOVPE反応装置にて、n型窒化物半導体層2、発光層3、p型窒化物半導体層4を構成するそれぞれの半導体を順次成長させる。次に、p型窒化物半導体層4上に所定の形状のレジストマスクを形成し、RIE(反応性イオンエッチング)装置で、p型窒化物半導体層4及び発光層3、更にn型窒化物半導体層2のn型コンタクト層が露出するまでエッチングを行い、レジストを除去する。
その後、ウェハの全面に、p側全面電極6として、例えばITO膜をスパッタリング装置にて成膜する。そして、p型窒化物半導体層4上のほぼ全面にITO膜が残るように、レジストマスクを形成してエッチングを行い、その後、レジストを除去する。次に、露出させたn型窒化物半導体層2上、及びp側全面電極6上のそれぞれにおける所定領域を空けたマスクをフォトレジストにて形成する。そして、スパッタリング装置にて、ウェハ上に、パッド電極用の金属膜を連続的に順次成膜する。そして、レジストを除去し(リフトオフ)、n側パッド電極5及びp側パッド電極7を形成する。その後、n側パッド電極5及びp側パッド電極7が形成された側と異なる側のウェハを研削又は研磨し、凹凸を小さくする。
(誘電体多層膜形成工程)
誘電体多層膜形成工程S103は、透光性基板1の第2の主面上に誘電体多層膜8を形成する工程である。誘電体多層膜8は、例えば、スパッタリング法や蒸着法等により、誘電体材料を透光性基板1の第2の主面上に積層することで形成することができる。
(反射層形成工程)
反射層形成工程S104は、誘電体多層膜8側(誘電体多層膜8の下面側)に、Agを主成分とし金属酸化物40を含有する反射層9を形成する工程である。
反射層9は、例えば、Ag(純銀を含む)ターゲットと金属酸化物ターゲットとを用いた同時スパッタリング法、Ag及び金属酸化物を含む合金ターゲットを用いたスパッタリング法、又は、Ag及び金属酸化物40を含む合金蒸着材料を用いた蒸着法により形成することができる。これらのスパッタリング法や蒸着法を用いることで、反射層9中に金属酸化物40が分散された反射層9を形成することができる。
合金ターゲットや合金蒸着材料に用いる合金は、Agを主成分とし、Ag中に金属酸化物40を含むことで合金としたものである。ここでは、金属酸化物40は、ナノサイズでAg中に分散させている。また、蒸着法としては、合金蒸着材料を用いる場合の他、Ag(純銀を含む)からなる蒸着材料と、金属酸化物40からなる蒸着材料とを用いて、これらの蒸着材料を同時に蒸着させて反射層9を形成する方法を用いることもできる。
スパッタリング法や蒸着法のその他の条件や手順等は、公知の方法で行うことができる。
(第1金属層形成工程、第2金属層形成工程、第3金属層形成工程)
第1金属層形成工程S105は、反射層9側(反射層9の下面側)に第1金属層10を形成する工程である。第2金属層形成工程S106は、第1金属層10側(第1金属層10の下面側)に第2金属層11を形成する工程である。第3金属層形成工程S107は、第2金属層11側(第2金属層11の下面側)に第3金属層12を形成する工程である。
第1金属層10、第2金属層11及び第3金属層12は、当該分野で公知の方法、例えば、蒸着法、スパッタリング法、イオンビームアシスト蒸着法、めっき法等によって形成することができる。
(ウェハ分割工程)
ウェハ分割工程S108は、半導体層20、電極及び積層膜30が形成されたウェハをチップに分割する工程である。
ウェハの分割は、一例として以下の方法で行うことができる。まず、チップ化する際のウェハを切断する部位(切断領域部)において透光性基板1の内部を焦点とするように、レーザー光を半導体層20側から照射する。これにより、透光性基板1の内部に変質部を形成する。この変質部は透光性基板1の厚み方向、つまり透光性基板1の主面に対して略垂直な方向に延伸する割断溝である。レーザー光としては、例えばフェムト秒レーザーが挙げられる。次に、切断領域部でウェハを切断し、個々の半導体発光素子をチップ状に分割する。ウェハの切断は、例えば、スクライブやダイシングにより行うことができる。
また、ウェハの分割は、例えば、レーザーアブレーションとブレイクとの組合せで行うこともできる。例えば、強いレーザー光を半導体層20の表面に照射し、局所的に高温となった表面層を蒸発させることによってできた溝に沿って、ブレイクを行う。これにより個々の半導体発光素子をチップ状に分割できる。
<他の実施形態>
前記実施形態の半導体発光素子100は、第1金属層10及び第2金属層11からなる保護層や、第3金属層12を備えるものとしたが、保護層や第3金属層12を備えない形態であってもよい。また、保護層は、第1金属層10及び第2金属層11のうちのいずれか一方を有するものとしてもよい。
また、半導体発光素子100の製造方法は、例えば、誘電体多層膜形成工程S103と、反射層形成工程S104と、第1金属層形成工程S105と、第2金属層形成工程S106と、第3金属層形成工程S107と、をこの順に行った後、半導体層形成工程S101と、電極形成工程S102と、をこの順に行い、その後、ウェハ分割工程S108を行うものであってもよい。
以下、実施例について説明する。図4A〜Cは、それぞれ、実施例1〜3におけるチップ状に切断された半導体発光素子を第3金属層側から撮影した写真である。図4Dは、比較例1におけるチップ状に切断された半導体発光素子を第3金属層側から撮影した写真である。図5は、実施例及び比較例における反射層の界面反射率を示すグラフである。なお、図4A〜Dでは、画像を見易い大きさにして図示している。
[実施例1]
図1A、図1Bに示す形態の半導体発光素子を以下のようにして作製した。
まず、半導体発光素子の半導体層として、サファイア基板の表面上に、n型窒化物半導体層、発光層及びp型窒化物半導体層を積層した。次に、n型窒化物半導体層上にn側パッド電極、p型窒化物半導体層上にp側全面電極、更にp側全面電極上にp側パッド電極を形成した。
このサファイア基板の裏面を研磨により200μmまで薄くし、その表面にスパッタリング法により誘電体多層膜(Nb/SiO)n(但しnは自然数)を2μmの厚さに成るように成膜した。更に誘電体多層膜上に、AgターゲットとHfOターゲットを用いた同時スパッタリング法により、HfOを含有する反射層を120nmの厚さで成膜した。更にスパッタリング法により、反射層上に、第1金属層としてNi膜を100nmの厚さで、第2金属層としてRh膜を200nmの厚さで、第3金属層としてAu膜を500nmの厚さでこの順に成膜した。このようにして、サファイア基板の裏面に積層膜を形成した。なお、ICP−AES分析により、反射層のHfO含有量を測定したところ、0.24質量%であった。
次に、強いレーザー光を半導体層の表面に照射し、表面層を蒸発させた。これによりできた溝に沿ってブレイクを行うことにより個々の半導体発光素子をチップ状に分割した。これによって、実施例1の半導体発光素子を得た。
[実施例2]
実施例2の製造工程では、実施例1のHfOを含有する反射層の代わりに、Nbを含有する反射層を形成した以外は、実施例1と同様にして、実施例2の半導体発光素子を製造した。なお、Nbを含有する反射層はAgターゲットとNbターゲットを用いた同時スパッタリング法により形成した。なお、ICP−AES分析により、反射層のNb含有量を測定したところ、0.07質量%であった。
[実施例3]
実施例3の製造工程では、実施例1のHfOを含有する反射層の代わりに、Gaを含有する反射層を形成した以外は、実施例1と同様にして、実施例3の半導体発光素子を製造した。なお、Gaを含有する反射層はAgターゲットとGaターゲットを用いた同時スパッタリング法により形成した。なお、ICP−AES分析により、反射層のGa含有量を測定したところ、0.03質量%であった。
[比較例1]
比較例1の製造工程では、実施例1のHfOを含有する反射層の代わりに、純銀層を形成した以外は、実施例1と同様にして、比較例1の半導体発光素子を製造した。なお、純銀層はAgターゲットのみを用いたスパッタリング法により形成した。
上記実施例1、実施例2、実施例3及び比較例1の半導体発光素子のそれぞれの集合体を第3金属層側(積層膜側)から観察した。観察は、キーエンス デジタルマイクロスコープVHX−700F装置を用い、25倍の条件で行った。図4A〜Dに示すとおり、比較例1では誘電体多層膜と純銀層である反射層との界面で反射層が多く剥れていたのに対して、実施例1、実施例2、実施例3では、それぞれHfOを含有する反射層、Nbを含有する反射層、Gaを含有する反射層の剥れが無く、チップ加工性が顕著に改善していた。なお、図4Dの比較例1の写真において、符号Bで示す黒い四角の部位はチップが抜け落ちたチップ抜けの部位である。また、図4Dの比較例1の写真において、図4A〜Cの実施例1〜3の写真と比較してチップ抜け以外の明度の異なる部位(四角の部位及びその集合したもの)が、剥がれが生じた部位である。剥がれが生じた部位の一部を符号Cで示す。
また、実施例1のHfOを含有する反射層、実施例2のNbを含有する反射層、実施例3のGaを含有する反射層、比較例1の純銀層の反射層について、誘電体多層膜との界面の反射率について調べた。具体的には、各反射層をスライドガラスに成膜し、株式会社日立ハイテクノロジーズ社製のU−3010形の分光光度計(ROM Ver:2520 10)を用いて、スライドガラス越しに各反射層の界面反射率を調べた。図5に示すように、実施例1〜3の金属酸化物を含有する反射層は、比較例1の金属酸化物を含有しない反射層と同等の反射率を有していた。このことから、反射層に、前記の割合で金属酸化物を添加させても、純銀層と同等の反射率を維持できることがわかる。
また、前記のとおり、比較例1の金属酸化物を含有しない反射層は、誘電体多層膜との界面で多くの剥れが生じたのに対し、実施例1〜3の金属酸化物を含有する反射層は剥れが生じず、高い密着性を有していた。
以上、本発明に係る半導体素子及びその製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれることはいうまでもない。
本開示の実施形態に係る半導体素子は、各種照明器具、車両搭載用照明、ディスプレイ、インジケータ等の発光素子を用いる全ての半導体発光装置に利用することができる。また、受光装置等の光素子を用いた装置の他、パワートランジスタ等の半導体装置、半導体電子デバイスにも応用することができる。
1 透光性基板
2 n型窒化物半導体層
3 発光層
4 p型窒化物半導体層
5 n側パッド電極
6 p側全面電極
7 p側パッド電極
8 誘電体多層膜
9 反射層
10 第1金属層
11 第2金属層
12 第3金属層
20 半導体層
30 積層膜
40、40a、40b 金属酸化物
100 半導体発光素子(半導体素子)
A 擬似的な遷移層
B チップ抜けの部位
C 反射層の剥がれが生じた部位

Claims (19)

  1. 半導体層と、
    透光性基板と、
    誘電体多層膜と、
    Agを主成分とし金属酸化物を含有する反射層と、がこの順に配置され、
    前記誘電体多層膜と前記反射層とが接しており、
    前記誘電体多層膜が(Nb /SiO )n(但しnは自然数)からなり、
    前記金属酸化物がNb である半導体素子。
  2. 前記金属酸化物の含有量は、前記反射層全質量に対し、0.01質量%以上5質量%以下である請求項1に記載の半導体素子。
  3. 前記金属酸化物は、前記反射層中に分散されている請求項1又は請求項2に記載の半導体素子。
  4. 前記反射層における前記誘電体多層膜が設けられた面と反対側の面に、前記反対側の面から、第1金属層と、第2金属層と、をこの順に備える請求項1から請求項の何れか1項に記載の半導体素子。
  5. 前記第1金属層及び前記第2金属層は、それぞれ、Ru,Rh,Pd,Os,Ir,Pt,Fe,Co,Niから選択される元素を主成分として含む請求項に記載の半導体素子。
  6. 前記第1金属層と、前記第2金属層とは、互いに異なる元素を主成分として含む請求項に記載の半導体素子。
  7. 前記第2金属層における前記第1金属層が設けられた面と反対側の面に、Auを主成分として含む第3金属層を備える請求項から請求項の何れか1項に記載の半導体素子。
  8. 前記誘電体多層膜は、DBR(Distributed Bragg Reflector)膜である請求項1から請求項の何れか1項に記載の半導体素子。
  9. 前記半導体素子は、半導体発光素子である請求項1から請求項の何れか1項に記載の半導体素子。
  10. 第1の主面と前記第1の主面に向かい合う第2の主面とを有する透光性基板の前記第1の主面上に半導体層を形成する工程と、
    前記第2の主面上に誘電体多層膜を形成する工程と、
    前記誘電体多層膜側に、Agを主成分とし金属酸化物を含有する反射層を形成する工程と、を含み、
    前記誘電体多層膜と前記反射層とが接しており、
    前記誘電体多層膜が(Nb /SiO )n(但しnは自然数)からなり、
    前記金属酸化物がNb である半導体素子の製造方法。
  11. 前記反射層は、Agターゲットと金属酸化物ターゲットとを用いた同時スパッタリング法、Ag及び金属酸化物を含む合金ターゲットを用いたスパッタリング法、又は、Ag及び金属酸化物を含む合金蒸着材料を用いた蒸着法により形成される請求項10に記載の半導体素子の製造方法。
  12. 前記金属酸化物の含有量は、前記反射層全質量に対し、0.01質量%以上5質量%以下である請求項10又は請求項11に記載の半導体素子の製造方法。
  13. 前記金属酸化物は、前記反射層中に分散されている請求項10から請求項12の何れか1項に記載の半導体素子の製造方法。
  14. 前記反射層を形成した後、
    前記反射層側に第1金属層を形成する工程と、前記第1金属層側に第2金属層を形成する工程と、を含む請求項10から請求項13の何れか1項に記載の半導体素子の製造方法。
  15. 前記第1金属層及び前記第2金属層は、それぞれ、Ru,Rh,Pd,Os,Ir,Pt,Fe,Co,Niから選択される元素を主成分とする材料を用いて形成される請求項14に記載の半導体素子の製造方法。
  16. 前記第1金属層と、前記第2金属層とが、互いに異なる元素を主成分とする材料を用いて形成される請求項15に記載の半導体素子の製造方法。
  17. 前記第2金属層を形成した後、
    前記第2金属層側にAuを主成分とする材料を用いて第3金属層を形成する工程を含む請求項14から請求項16の何れか1項に記載の半導体素子の製造方法。
  18. 前記誘電体多層膜は、DBR(Distributed Bragg Reflector)膜である請求項10から請求項17の何れか1項に記載の半導体素子の製造方法。
  19. 前記半導体素子は、半導体発光素子である請求項10から請求項18の何れか1項に記載の半導体素子の製造方法。
JP2016011791A 2016-01-25 2016-01-25 半導体素子及びその製造方法 Active JP6806446B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016011791A JP6806446B2 (ja) 2016-01-25 2016-01-25 半導体素子及びその製造方法
US15/414,021 US20170213939A1 (en) 2016-01-25 2017-01-24 Semiconductor element and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016011791A JP6806446B2 (ja) 2016-01-25 2016-01-25 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017135164A JP2017135164A (ja) 2017-08-03
JP6806446B2 true JP6806446B2 (ja) 2021-01-06

Family

ID=59359751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016011791A Active JP6806446B2 (ja) 2016-01-25 2016-01-25 半導体素子及びその製造方法

Country Status (2)

Country Link
US (1) US20170213939A1 (ja)
JP (1) JP6806446B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101979307B1 (ko) * 2017-09-27 2019-05-16 고려대학교 산학협력단 마이크로 발광소자용 반사전극, 이를 구비한 마이크로 발광소자 및 마이크로 발광소자용 반사전극의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009019524B4 (de) * 2009-04-30 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper mit einem reflektierenden Schichtsystem
US8963178B2 (en) * 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
JP5855344B2 (ja) * 2010-02-12 2016-02-09 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
EP2599133A2 (en) * 2010-07-28 2013-06-05 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
JP2013021091A (ja) * 2011-07-11 2013-01-31 Nichia Chem Ind Ltd 発光素子および発光素子の製造方法
US8624482B2 (en) * 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US8686433B2 (en) * 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
JP6176224B2 (ja) * 2013-12-25 2017-08-09 日亜化学工業株式会社 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法

Also Published As

Publication number Publication date
JP2017135164A (ja) 2017-08-03
US20170213939A1 (en) 2017-07-27

Similar Documents

Publication Publication Date Title
JP6683003B2 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
CN101606246B (zh) 使用GaN LED芯片的发光器件
WO2010131458A1 (ja) 半導体発光素子、その製造方法、ランプ、照明装置、電子機器、機械装置、及び電極
WO2011018942A1 (ja) 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、半導体発光装置の製造方法、半導体発光装置を用いた照明装置および電子機器
JP2008218878A (ja) GaN系LED素子および発光装置
JP2007243074A (ja) 3族窒化物系発光ダイオード
CN110223999A (zh) 半导体发光装置及其制造方法
JP2010272592A (ja) 半導体発光素子
US9159871B2 (en) Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
JP6040769B2 (ja) 発光素子及びその製造方法
JPWO2009102032A1 (ja) GaN系LED素子およびその製造方法
JP2008016629A (ja) 3族窒化物系発光ダイオード素子の製造方法
TWI431815B (zh) 半導體發光元件
JP5323468B2 (ja) 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造
JP6806446B2 (ja) 半導体素子及びその製造方法
JP2012178453A (ja) GaN系LED素子
JP2007115941A (ja) 窒化ガリウム系化合物半導体及び発光素子
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP5945409B2 (ja) 半導体素子とその製造方法
US10868219B2 (en) Method for manufacturing semiconductor element
JP6119906B2 (ja) 発光素子
JP5586860B2 (ja) 半導体発光素子及び半導体発光装置
JP2006339384A (ja) 発光素子およびその製造方法ならびにその発光素子を用いた照明装置
JP5286641B2 (ja) 半導体発光素子及び半導体発光装置
JP2007165609A (ja) 発光素子及びその製造方法並びに照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190918

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190924

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191115

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20191119

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200310

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200414

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200512

C30 Protocol of an oral hearing

Free format text: JAPANESE INTERMEDIATE CODE: C30

Effective date: 20200626

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201027

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201201

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201204

R150 Certificate of patent or registration of utility model

Ref document number: 6806446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250