JP6806185B2 - 混合信号マルチチップｍｅｍｓデバイスパッケージにおけるクロストークの低減 - Google Patents

Description

本発明は、クロストーク保護の方法および装置に関する。より詳細には、本発明は、少なくとも１つの微小電気機械センサを備える電子部品パッケージにおけるクロストーク保護に関する。

微小電気機械システム、つまりＭＥＭＳは、少なくともいくつかの要素が機械的機能性を有する小型の機械および電気機械システムとして定義することができる。ＭＥＭＳデバイスは、集積回路を作製するために使用されるのと同一または類似のツールで作製されるため、マイクロマシンおよびマイクロエレクトロニクスを同一シリコンピース上に製造することができる。

ＭＥＭＳ構造体は、物理的特性の非常に小さな変化を迅速かつ正確に検出するために適用することができる。例えば、超小型電子ジャイロスコープは、非常に小さな角変位を迅速かつ正確に検出するために適用することができる。

ＭＥＭＳ構造体の可動部の動きの検出は、例えば容量式または圧電式であってもよい。いずれの場合も、動いているＭＥＭＳ構造体から得られる電気信号は比較的弱いアナログ信号を含み、いずれの電気干渉または磁気干渉も、これらの高感度のアナログ信号にエラーを引き起こし得るため、ＭＥＭＳデバイスの性能を低下させる場合がある。そのような弱く高感度のアナログ信号の例には、ＭＥＭＳ構造体の少なくとも一部の動きに対応する感知信号がある。

混合信号マルチチップパッケージは、少なくとも２つのチップとも呼ばれる集積回路（ＩＣ）ダイを備える単一のパッケージを指し、アナログ信号およびデジタル信号の両方が同一パッケージ内でＩＣダイによって処理される。例示的な混合信号マルチチップパッケージは、アナログＩＣダイおよびデジタルＩＣダイ、または、混合信号ＩＣダイおよびデジタルＩＣダイを備え得る。

ＭＥＭＳ構造体からの高感度のアナログ信号は、実質的に可能な限り生成点の近くでデジタル化されることが好ましい。１つの解決策は、アナログ信号をデジタル化し、デジタル化された信号をさらに処理することができる集積回路（ＩＣ）と共に、ＭＥＭＳ構造体と、いくつかのフロントエンドアナログ回路とを含むＭＥＭＳチップを、ＩＣ部品パッケージ本体内に配置することである。このようにして、さらなる処理のためにアナログ信号同士を結合するのに必要な距離が最小化されてもよい。ＩＣは、例えば特定用途向け集積回路（ＡＳＩＣ）であってもよい。しかしながら、単一の混合信号マルチチップパッケージ内にアナログＩＣおよびデジタルＩＣを集積することは、高感度のアナログ信号と、比較的強いデジタル信号との両方が共存することによる問題ももたらし得る。強いデジタル信号と高感度のアナログ信号との間のクロストークが、これらの問題のうちの１つである。

図１は、従来の混合信号マルチチップ部品を示す。高感度のアナログ信号は、第１ボンディングワイヤ（１０１）を介してＭＥＭＳダイ（１００）とデジタルＩＣダイ（２００）との間で伝送される。第１ボンディングワイヤ（１０１）は、第１チップパッド（１１３）においてダイ（１００、２００）に結合される。デジタル信号は、図１において斜線の縞で塗りつぶして印しているリードフレームのリードを介してデジタルＩＣダイ（２００）から外部回路に向かって通信される。少なくとも１つのデジタル信号が、第２ボンディングワイヤ（２１１）によって第２チップパッド（２０５）からリードフレームのボンドパッドに結合される。ボンドパッドは、少なくとも１つのデジタル信号を用いて、混合信号マルチチップ部品の外部の回路と通信するように構成されたリードに電気的に接続される。デジタル信号を伝送するそのようなボンドパッドを信号担持ボンドパッド（２０２）と呼んでもよい。部品本体の容積内の信号担持ボンドパッド（２０２）と第１ボンディングワイヤ（１０１）との間には電磁干渉（ＥＭＩ）保護がないため、それら２つの間でクロストークが容易に生じ得る。クロストークが高感度のアナログ信号に誤った値を引き起こすと、誤った結果をデジタル処理によって修正することができない場合があり、クロストークにより引き起こされた電圧または電流が、ＭＥＭＳダイ（１００）により元々供給されているものとみなされる。このように、デジタル信号は、ＭＥＭＳダイ（１００）から受信された情報を含む所望の信号を適切に表さず、所望のアナログ信号とクロストークエラーとの合計になり得る。したがって、クロストークは、ＭＥＭＳダイ（１００）によって供給され、第１ボンディングワイヤ（１０１）によって伝送された高感度のアナログ信号を分析することによって得られる、ＭＥＭＳデバイスを用いて出た検出結果の精度および信頼性を低下させる。第１ボンディングワイヤ（１０１）のうちの１つによって伝送される高感度のアナログ信号は、ビクティムまたはビクティム信号と呼ばれてもよく、一方、第２ボンディングワイヤ（２１１）を介して伝送される干渉デジタル信号は、アグレッサと呼ばれてもよく、信号担持ボンドパッド（２０２）もアグレッサボンドパッドと呼ばれてもよい。同様に、それぞれのボンディングワイヤは、ビクティムボンディングワイヤ（１０１）およびアグレッサボンディングワイヤ（２１１）と呼ばれてもよい。

図２は、先行技術の問題をさらに示すシミュレーションの記録である。アグレッサボンドパッド（２０２）によって引き起こされる電位をグレーの濃淡で示す。領域が白いほど、アグレッサによって引き起こされる電圧が強い。黒色領域では、アグレッサによって引き起こされる電位はわずかである。高感度のアナログ検出信号を伝送するビクティムボンディングワイヤ（１０１）はすべて、アグレッサによって引き起こされる電位の高い領域内にあるが、クロストークによって引き起こされるエラーのリスクが高い。このシミュレーションでは、１Ｖの例示的な試験電圧をアグレッサボンドパッド（２０２）に使用した。最も近いビクティムボンディングワイヤ（１０１）の領域でアグレッサボンドパッドによって引き起こされた、結果として生じた電圧は、５ｍＶのレベルであることが分かった。当業者によって理解されるように、実際のクロストーク量、ひいてはビクティムボンディングワイヤ（１０１）においてクロストークによって引き起こされるエラーは、設計の様々な構造的特徴と同様に、アグレッサ信号およびビクティム信号の性質およびレベルに依存するが、このシミュレーションは比較のための良い基準レベルを提供する。

（関連技術の説明）
部品パッケージの外側に通信される信号間のクロストークを低減するためのいくつかの解決策が、当技術分野において知られている。

特許文献１は、集積回路ダイと外部回路との間の高速通信を容易にする半導体デバイスアセンブリを開示している。信号担持ボンドパッドは、一定の電圧レベルでボンドワイヤによって互いに離間している。

特許文献２は、電源リングを導入することによって、隣接する信号線間のクロストークを最小化する課題を解決している。

しかしながら、これらの解決策は、デジタル信号を外側に伝送するデジタル信号担持ボンドパッドと、ボンディングワイヤを介して２つのダイ間をマルチチップモジュール内で内部通信される高感度の信号との間のクロストークの問題について、考慮もカバーもしていない。

したがって、混合信号マルチチップＭＥＭＳパッケージ内で通信されるビクティム信号とアグレッサ信号との間のクロストークを低減する解決策が必要である。

米国特許第６５３８３３６号明細書 米国特許第７５６９４７２号明細書

目的は、混合信号マルチチップパッケージにおけるデジタル信号と高感度のアナログ信号との間のクロストークの問題を解決するための方法および装置を提供することである。

本発明の目的は、請求項１に記載の混合信号マルチチップパッケージで達成される。本発明の目的は、さらに、請求項８に記載の方法で達成される。

本発明の好ましい実施形態を従属クレームに開示する。

本発明は、マルチチップ設計内の高感度のアナログ信号と、外部回路に向かって通信されるデジタル信号との間のクロストークを低減するために、マルチチップ部品内の高感度の信号と、干渉する可能性のある外側に向かう信号との相対的配置と、外側に向かう信号用の接合部位同士の相対的配置との組合せを利用し、また、外側に向かう信号用の接合部位のレイアウトおよびサイズを最適化するという考えに基づく。

第１の態様によれば、リードフレーム、第１ダイおよびデジタルダイを備える混合信号マルチチップパッケージが提供される。リードフレームは、ダイハンドルを含む。ダイハンドルに取り付けられた第１ダイは、ＭＥＭＳ構造体を含み、第１ダイの少なくとも１つのアナログチップパッド内に少なくとも１つのアナログ信号を供給するように構成される。ダイハンドルに取り付けられたデジタルダイは、第１ダイから、デジタルダイの少なくとも１つのアナログチップパッドを介して少なくとも１つのアナログ信号を受信するように構成され、第１ボンディングワイヤは、デジタルダイの少なくとも１つのアナログチップパッドを、第１ダイの少なくとも１つのアナログ出力チップパッドのそれぞれに結合する。少なくとも１つのデジタルダイは、リードフレームの少なくとも１つの第１ボンドパッドを介して送受信される少なくとも１つのデジタル信号担持信号を用いて、外部回路と通信するように構成される。ＤＣ電圧に結合されるように構成された、リードフレームの少なくとも１つの第２ボンドパッドは、少なくとも１つの第１ボンドパッドと第１ボンディングワイヤとの間にリードフレームの面に沿って横方向に延在し、少なくとも１つの第１ボンドパッドと第１ボンディングワイヤとの間にＤＣガードを形成する。

第２の態様によれば、少なくとも第１ボンドパッドの面積は、リードフレームにおける中間サイズのボンドパッドの面積の５０％未満である。

第３の態様によれば、少なくとも１つの第２ボンドパッドは、少なくとも１つの第１ボンドパッドにおける第１ボンディングワイヤに面する側において、少なくとも１つの第１ボンドパッドに隣接して配置される。

第４の態様によれば、少なくとも１つの第２ボンドパッドは、平均サイズのボンドパッドによって覆われた周囲の一部より大きい、第１ワイヤボンディングの方向にある少なくとも１つの第１ボンドパッドの周囲の一部を覆う。

第５の態様によれば、ＤＣ電圧は、接地電圧および動作電圧のうちのいずれか１つである。

第６の態様によれば、リードフレームは、リードフレームの橋絡部によって互いに橋絡された２つの第２ボンドパッドを含み、少なくとも１つの第１ボンドパッドは２つの第２ボンドパッド間に存在し、２つの第２ボンドパッドは橋絡部によって短絡し、橋絡部は、それぞれの少なくとも１つの第１ボンドパッドを外部回路へ結合するように構成された少なくとも１つの信号担持リードの反対側で、少なくとも１つの第１ボンドパッドを取り囲み、橋絡部は、少なくとも１つの第１ボンドパッドと、混合信号マルチチップパッケージの内部に存在する他の部品との間にＤＣバリアを形成するように構成される。

第７の態様によれば、橋絡部は、信号担持チップパッドと、少なくとも１つの第１ボンドパッドおよび信号担持チップパッドを結合する信号担持ボンディングワイヤとを含む横方向領域をさらに取り囲むように拡張される。

第１の方法態様によれば、ダイハンドルを含むリードフレームを備える混合信号マルチチップパッケージにおけるクロストークを低減する方法が提供され、方法は、ダイハンドルに取り付けられ、かつＭＥＭＳ構造体を含む第１ダイの少なくとも１つのアナログチップパッドと、ダイハンドルに取り付けられた少なくとも１つのデジタルダイの少なくとも１つのアナログチップパッドとの間で少なくとも１つのアナログ信号を伝送し、少なくとも１つのアナログ信号の各々を、第１ボンディングワイヤによってそれぞれのアナログチップパッド間で伝送するステップと、デジタルダイの回路によって少なくとも１つのアナログ信号を処理するステップと、リードフレームの少なくとも１つの第１ボンドパッドを介して送受信される少なくとも１つのデジタル信号担持信号を用いて、デジタルダイの回路によって外部回路と通信するステップとを含む。方法は、少なくとも１つの第１ボンドパッドと第１ボンディングワイヤとの間に配置された少なくとも１つの第２ボンドパッドをＤＣ電圧に結合し、少なくとも１つの第２ボンドパッドは、リードフレームの面に沿って横方向に延在し、少なくとも１つの第１ボンドパッドと第１ボンディングワイヤとの間にＤＣガードを形成するステップを含む。

第２の方法態様によれば、方法は、さらに、少なくとも第１ボンドパッドの面積がリードフレームにおける中間サイズのボンドパッドの面積の５０％未満であるように少なくとも第１ボンドパッドの面積を縮小するステップを含む。

第３の方法態様によれば、方法は、さらに、少なくとも１つの第１ボンドパッドにおける第１ボンディングワイヤに面する側において、少なくとも１つの第１ボンドパッドに隣接して少なくとも１つの第２ボンドパッドを配置するステップを含む。

第５の方法態様によれば、方法は、さらに、平均サイズのボンドパッドによって覆われた周囲の一部より大きい、第１ワイヤボンディングの方向にある少なくとも１つの第１ボンドパッドの周囲の一部を、少なくとも１つの第２ボンドパッドで覆うステップを含む。

第６の方法態様によれば、ＤＣ電圧は、接地電圧および動作電圧のうちのいずれか１つである。

第７の方法態様によれば、方法は、さらに、リードフレームの橋絡部によって、２つの第２ボンドパッドを互いに橋絡し、その結果、少なくとも１つの第１ボンドパッドは２つの第２ボンドパッド間に存在するステップを含む。２つの第２ボンドパッドは、橋絡部によって短絡する。橋絡部は、それぞれの少なくとも１つの第１ボンドパッドを外部回路へ結合するように構成された少なくとも１つの信号担持リードの反対側で、少なくとも１つの第１ボンドパッドを取り囲む。橋絡部は、少なくとも１つの第１ボンドパッドと、混合信号マルチチップパッケージの内部に存在する他の部品との間にＤＣバリアを形成するように構成される。

第８の方法態様によれば、方法は、さらに、橋絡部を、信号担持チップパッドと、少なくとも１つの第１ボンドパッドおよび信号担持チップパッドを結合する信号担持ボンディングワイヤとを備えるパッケージの横方向領域をさらに取り囲むように拡張するステップを含む。

本発明は、デジタル回路レイアウトによって、アナログダイとデジタルダイとの間で高感度のアナログ信号を結合する点から離れている位置において、デジタル信号担持信号をリードフレームに結合することが可能である限り、追加費用なくクロストークを最小化するようにリードフレームのレイアウトを最適化し得るという利点を有する。

以下に、本発明について添付図面を参照して、好ましい実施の形態に関連してより詳細に記載する。
図１は、従来の混合信号マルチチップ部品を示す。 図２は、従来の混合信号マルチチップ部品における電磁干渉を示す。 図３は、第１の実施形態に係るリードフレームの例示的なレイアウトを示す。 図４は、第１の実施形態における電磁干渉を示す。 図５は、第２の実施形態を示す。 図６は、第３の実施形態を示す。 図７は、第４の実施形態を示す。

図１〜図７は、マルチチップパッケージの上面図を示し、この図における図示された平面（ｘｙ平面）に沿った寸法は、横方向寸法と呼ばれてもよい。

図３は、第１の実施形態に係る２つのダイを備えたマルチチップパッケージのリードフレームの例示的なレイアウトを示す。ＭＥＭＳダイ１００は、可動素子を含む電気機械部分と、ＭＥＭＳダイ（１００）のチップパッド（１１３）においてアナログ信号を供給するように少なくとも構成されたアナログ回路とを含む。ＭＥＭＳダイ（１００）のチップパッド（１１３）は、少なくともアナログ出力チップパッドを含む。デジタルダイ（２００）は、例えば、チップパッド（１１３）において複数の第１ボンディングワイヤ１０１を介してＭＥＭＳダイ（１００）からアナログ信号を受信するように構成された特定用途向け集積回路（ＡＳＩＣ）であってもよい。デジタルダイ（２００）のチップパッド（１１３）は、少なくともアナログ入力チップパッドを含む。第１ボンディングワイヤは、アナログ信号を伝送するために使用されるため、アナログボンディングワイヤ（１０１）と呼んでもよい。通常、ＭＥＭＳダイ（１００）から受信されるアナログ信号は比較的低い電流および／または電圧を有しているため、いずれの電磁干渉に対しても感度が高い。この例では、クロストークなどのいずれかの電磁干渉にさらされるとアナログ信号の品質が損なわれるため、第１ボンディングワイヤ（１０１）によって伝送されるアナログ信号はビクティムと呼ばれてもよい。

ＭＥＭＳダイ（１００）およびデジタルダイ（２００）は、例えば接着によりダイハンドル（１４０）に取り付けられてもよい。リードフレームの一部であるダイハンドル（１４０）は、ダイ（１００、２００）のための機械的剛性を有する支持部を形成する。通常の集積回路では、ダイハンドル（１４０）の横方向領域は、ダイハンドル（１４０）に取り付けられたダイ（１００、２００）の横方向領域より大きい。

ＭＥＭＳダイ（１００）およびデジタルダイ（２００）は、ＭＥＭＳダイ（１００）とデジタルダイ（２００）との間のアナログボンディングワイヤ（１０１）を短くしやすいように設計および配置されることが好ましい。アナログボンディングワイヤ（１０１）は、ＭＥＭＳダイ（１００）およびデジタルダイ（２００）のそれぞれのチップパッド（１１３）に付いている。アナログボンディングワイヤ（１０１）を結合するためのＭＥＭＳダイ（１００）のチップパッド１１３は、ＭＥＭＳダイ（１００）の一辺に沿って配置され、アナログボンディングワイヤ（１０１）を結合するためのデジタルダイ（２００）のチップパッド（１１３）は、デジタルダイ（２００）の一辺に沿って配置され、その結果、平行なアナログボンディングワイヤ（１０１）が列をなすように、２つのダイ上のチップパッド（１１３）の順番が互いに対応することが好ましい。短いアナログボンディングワイヤ（１０１）は、アナログボンディングワイヤ（１０１）を介して通信される高感度のアナログ信号の品質の向上に寄与し、例えばクロストークによって引き起こされる望ましくない電気干渉のリスクを低減する。当技術分野で既知のいずれのワイヤボンディング技術が、ダイ同士および／またはダイとリードフレームとの接合に適用されてもよい。

デジタルダイ（２００）は、デジタル信号担持信号を用いて外部回路と通信する。これらのデジタル信号担持信号は、第２ボンディングワイヤ（２０１）によってデジタルダイ（２００）のチップパッド（２０５）から、マルチチップパッケージのリードフレーム上の複数のボンドパッド（２０２）に結合される。これらの第２ボンディングワイヤはデジタル信号担持信号を伝送するため、これらを信号担持ボンディングワイヤと呼んでもよく、それぞれのチップパッド（２０５）は信号担持チップパッドと呼んでもよい。同様に、それぞれのボンドパッドを信号担持ボンドパッド（２０２）と呼んでもよい。デジタルダイ（２００）の接地電圧信号および供給電圧信号も同様に、ボンディングワイヤによって、デジタルダイ（２００）のチップパッドとリードフレームのボンドパッド（２１２）との間で接続される。接地電圧信号および供給電圧信号を伝送するように構成されたチップパッド、ボンドパッドおよびボンディングワイヤを、ＤＣチップパッド（２１５）、ＤＣボンディングワイヤ（２１１）およびＤＣボンドパッド（２１２）と呼んでもよい。信号担持ボンドパッド（２０２）および１以上のＤＣボンドパッド（２１２）は部品パッケージのリードフレームの一部を形成し、リードフレームはボンドパッドと、ボンドパッドから延在するリードとを含む。信号担持リード（２３２）は信号担持ボンドパッド（２０２）に結合され、ＤＣリード（２２２）はＤＣボンドパッド（２１２）に結合される。図はまた、リード（２１３）に結合されたさらなるボンドパッド（２０３）を示す。これらのさらなるボンドパッド（２０３）は、標準サイズの基準ボンドパッドとして示す。さらなるボンドパッド（２０３）は、いずれの信号を伝送してもよい。チップパッド（２０５、２１５）は、明瞭にするために図２においてすべてには参照符号を付けていないが、図３において細いボンディングワイヤ（１０１、２０１、２１１）が結合される小さな矩形領域として認識されてもよい。

通常のリードフレーム構造体では、ボンドパッド（２０２、２０３、２１２）は平面を形成する。ダイパドル（１４０）はボンドパッドと同じ平面に存在してもよいし、ボンドパッドの平面と平行な別の平面を形成してもよい。ボンドパッド（２０２、２０３、２１２）およびダイパドル（１４０）は、パッケージ本体（１５０）内に配置され、一方、リード（２１３、２２２、２３２）はパッケージ本体の外側に延在し、例えばプリント回路基板（ＰＣＢ）にパッケージを結合しやすくする。

図３に関して、留意すべき第１の態様は、信号担持チップパッド、信号担持第２ボンディングワイヤ（２０１）および信号担持ボンドパッド（２１２）の相対的配置である。デジタルＩＣダイの信号担持チップパッド（２０５）は、アナログボンディングワイヤ（１０１）から離れた位置に配置される。開示した例では、信号担持チップパッドは、デジタルダイ（２００）のコーナーの実質的に少なくとも近く、またはデジタルダイ（２００）のコーナーの少なくとも近くに配置され、そのコーナーは、アナログボンディングワイヤ（１０１）から離れている。マルチチップパッケージが四辺すべてにリードを有する場合、信号担持チップパッドはまた、高感度のアナログ信号を伝送するように構成されたチップパッド（１１３）の一辺とは反対のデジタルＩＣダイ（２００）の一辺に沿って配置することができるであろう。信号担持チップパッド（２０５）からの信号は、信号担持ボンドパッド（２０２）にワイヤボンディングされ、信号担持ボンドパッド（２０２）は、短いボンディングワイヤ（２１１）を使用可能にするように信号担持チップパッドの近くに位置する。信号担持ボンドパッド（２０１）はまた、アナログボンディングワイヤ（１０１）から離れたリードフレーム上の位置に配置されるべきである。干渉し得るデジタル信号担持要素同士の単なる距離によって、クロストークの低減が容易になる。また、短いボンディングワイヤも、クロストークのリスクを低減する。これは、すべてのボンディングワイヤ、特にアナログ信号またはデジタル信号を伝送するボンディングワイヤに当てはまる。

第２の態様は、信号担持ボンドパッド（２０２）のサイズおよび設計である。信号担持ボンドパッド（２０２）の面積は、縮小または最小化すべきである。最小化とは、ボンディングワイヤをボンドパッドに確実に取り付ける機能を損なったり、リードフレームの機械的ロバスト性を損なったりすることなく、便宜上可能な限り面積を縮小することを指す。この例では、信号担持ボンドパッド（２０２）の大部分は、信号担持ボンドパッド（２０２）をそれぞれの信号担持リード（２３２）の方へ結合しやすくするのに必要な面積を含むが、ボンディングワイヤを取り付けるために確保されるボンドパッド（２０２）上の面積は、用いられる接合技術の設計ルール、部品パッケージ要件およびリードフレーム設計要件を考慮して最小化されることが好ましく、これにより、信頼性のある接合を確実にするための例えば、隣接するボンドパッド同士の間隔、ならびに、ボンドパッドの幅および長さについての最小の許容値が設定されてもよい。例えば、信号担持ボンドパッド（２０２）の面積は、他の「通常」または「中間」ボンドパッド（２０３）の面積の５０％未満であってもよい。信号担持ボンドパッド（２０２）の面積は、リードフレームにおける中間サイズのボンドパッド（２０３）の面積の５０％未満であってもよい。しかしながら、リードフレーム設計要件に応じて、信号担持ボンドパッド（２０２）の面積を通常の中間サイズのボンドパッドの面積から縮小する必要がなかったり、信号担持ボンドパッド（２０２）の面積を中間ボンドパッドの面積から５０％未満縮小したりしてもよい。

第３の態様は、ＤＣボンドパッド（２１２）の位置および設計、ならびに、それぞれのＤＣチップパッド（２１５）の位置および設計である。ＤＣボンドパッド（２１２）は、ほぼ信号担持ボンドパッド（２０２）とアナログボンディングワイヤ（１０１）との間の領域内において、信号担持ボンドパッド（２０２）の隣に配置される。ＤＣチップパッド（２１５）は、それぞれのＤＣボンドパッド（２１２）の近くに、また、それぞれの信号担持ボンドパッド（２０５）の直近に位置することが好ましい。ＤＣボンドパッド（２１２）の単なる配置によって、信号担持ボンドパッド（２０２）からアナログボンディングワイヤ（１０１）へのクロストークの低減が容易になる。この効果はさらに、ＤＣボンドパッド（２１２）のレイアウトを設計することで向上させることができる。特に、信号担持ボンドパッド（２０２）に隣接するＤＣボンドパッド（２１２）は、特に信号担持ボンドパッドにおける半導体ダイに面する側において、少なくとも１つの信号担持ボンドパッド（２０２）を少なくとも部分的に取り囲むように、リードフレームの面に沿って部品パッケージ内で拡張されている。部分的に取り囲むとは、ＤＣボンドパッド（２１２）と信号担持ボンドパッド（２０２）との相対位置を指し、ＤＣボンドパッドは、同じ位置に配置された平均サイズのボンドパッドによって覆われた部分より大きい、信号担持ボンドパッド（２０２）の周囲の一部を覆う横長部、例えば円環の一部を含む。図に示すように、横長部は非円形であってもよく、すなわち、屈曲部を有してもよい。拡張ＤＣボンドパッド（２１２）によって覆われた部分は、アグレッサ、すなわち信号担持ボンドパッド（２０２）から見て、ビクティムボンディングワイヤの方向にあることが好ましい。したがって、拡張ＤＣボンドパッド（２１２）は、少なくとも信号担持ボンドパッドとアナログボンディングワイヤ（１０１）との間にＤＣガードを形成する。アグレッサによって生成された磁界がＤＣガードに接触し、その結果、磁界によって引き起こされた電流がビクティムよりもむしろＤＣガード内に流れるような、アグレッサとビクティムとの間における一種のガードトレースとしてＤＣガードを特徴付けることができる。接地電圧または動作電圧などのＤＣ信号は、そのような誘導電流によって引き起こされたわずかな変化に対して感度が低い。ＤＣ電圧がグラウンドと等しい場合、ＤＣガードの特殊な例はグラウンドガードである。しかしながら、動作電圧などの他のＤＣ電圧がＤＣガードに使用されてもよい。また、リードフレームの面に沿った拡張ＤＣボンドパッド（２１２）の面積は、中間サイズの「通常」または「平均」ボンドパッド（２０３）の面積より大きいことが好ましい。拡張ＤＣボンドパッド（２１２）は接地電圧または動作電圧を伝送してもよく、接地電圧および動作電圧は共に、デジタル信号担持信号が信号担持ボンドパッド（２０２）を介して伝送されることを考慮して、電気接地端子と見なされ得るＤＣ信号である。ＤＣボンドパッド（２１２）の拡張レイアウトは、干渉し得るアグレッサデジタル信号と、アナログボンディングワイヤ（１０１）によって伝送されるビクティムになり得るアナログ信号との間にグラウンドバリアを有効に形成する。

図４は、図３の第１の実施形態におけるリードフレームに沿った１つの信号担持ボンドパッド（２０２）によって引き起こされる電磁干渉効果のシミュレーション結果を示す。図２に示す先行技術設計のシミュレーションプロットと同様に、白色領域は、アグレッサを表す信号担持ボンドパッド（２０２）によって引き起こされたより強い電位を示し、一方、黒色領域は、アグレッサによって引き起こされた電位が低く、そのために、クロストークのリスクが著しくより低い領域を示す。アナログボンディングワイヤ（１０１）から離した信号担持チップパッドおよび信号担持ボンドパッドの配置と、アグレッサ信号担持ボンドパッド（２０２）の配置および成形と、アグレッサ信号担持ボンドパッド（２０２）の隣へのＤＣボンドパッド（２１２）の配置および成形とを組み合わせた結果として、アナログボンディングワイヤ（１０１）の領域においてアグレッサボンドパッドによって生成される、干渉またはクロストークを起こし得る電圧が明らかに低減され、そのため、高感度のアナログボンディングワイヤ（１０１）へのクロストークのリスクおよび量が著しく低減される。示したシミュレーションでは、１Ｖの例示的な試験電圧をアグレッサボンドパッドに使用し、ビクティムボンディングワイヤ（１０１）の領域においてアグレッサによって引き起こされた、結果として生じる電圧レベルは、０ｍＶ〜０．５ｍＶのレベル、言いかえれば、図１および図２に示す参照レイアウトの電圧レベルの１０％未満である。したがって、同じアグレッサ信号では、ビクティムボンディングワイヤ（１０１）におけるエラーのリスクおよびレベルは１０％未満になる。言いかえれば、図２および図４のシミュレーションにおける回路内の信号および信号レベルが、ビクティムボンディングワイヤ（１０１）の長さと同様に類似していれば、第１の実施形態に係るマルチチップパッケージ設計における信号のクロストークエラーのレベルも、例示的な先行技術のマルチチップパッケージ設計におけるクロストークエラーのレベルの１０％未満に低減されるであろう。

図５、図６および図７は、１以上の拡張ＤＣボンドパッド（２１２）の代替形状を備えた本発明におけるさらなる実施形態を示す。

図５に示した第２の実施形態では、信号担持（アグレッサ）ボンドパッド（２０２）の隣に配置されたＤＣボンドパッド（２１２）の面積は、繰り返すがリードフレーム内の他のいずれのボンドパッドよりも大きく、特に信号担持ボンドパッド（２１２）の面積より明らかに大きい。ＤＣボンドパッド（２１２）は、拡張部が、アグレッサと、ビクティムになり得るものとの間にＤＣガードを生成するようにわずかに拡張される。第２の実施形態の拡張ＤＣボンドパッド（２１２）によって引き起こされるクロスカップリング保護は、図３に示す第１の実施形態ほど強くないが、ＤＣボンドパッド（２１２）および信号担持ボンドパッド（２０２）の相対的配置と、信号担持ボンドパッド（２１２）の小さい面積と、信号担持ボンディングワイヤ（２０１）と信号担持ボンドパッド（２０２）と高感度のアナログ信号を伝送するボンディングワイヤ（１０１）との間の最大化された距離とを組み合わせた効果がさらに、クロストークからの十分な保護を提供し得る。

図６は、リードフレームから形成された拡張ＤＣボンドパッドがリードフレームの面に沿ってさらに拡張され、その結果、橋絡部（２１３）を形成する第３実施形態を示す。橋絡部（２１３）は、ダイ側、言いかえれば信号担持リード（２３２）の反対側においてリードフレームの面に沿って信号担持ボンドパッド（２０２）を実質的に取り囲む。この橋絡部（２１３）は、２つの拡張ＤＣボンドパッド（２１２）を橋絡し、短絡させ、２つの拡張ＤＣボンドパッド（２１２）は共に、ＤＣボンディングワイヤ（２１１）でＤＣチップパッド（２１５）に結合されてもよい。橋絡部（２１３）およびＤＣチップパッド（２１５）は、信号担持リード（２３２）と反対にある信号担持ボンドパッド（２０２）の周囲の少なくとも半分を覆う信号担持ボンドパッド（２０２）の周囲の一部を覆うことが好ましい。橋絡部は、このように部品パッケージの内部にあるリードフレームの面に環状形状の一部を形成し、この形状は、信号担持リード（２３２）と反対にある橋絡部によって短絡した２つのＤＣボンドパッド（２１２）間の部分を覆う。したがって、橋絡部は、信号担持ボンドパッド（２０２）とパッケージの残りの部分との間にＤＣバリアを有効に生成し、その結果、ＤＣバリアは、信号担持リード（２３２）から離れている信号担持ボンドパッド（２０２）側に存在する。ＤＣバリアはまた、接地電位に結合される場合、グラウンドバリアと呼ばれてもよい。しかしながら、ＤＣバリアはまた、動作電圧などの別の定常ＤＣ電圧に結合されてもよい。

図７は、複数の信号担持ボンドパッド２０２の周りのリードフレームから橋絡部（２１３）が形成される第４の実施形態を示す。図６の実施形態と同様に、この橋絡部は、２つのＤＣボンドパッド（２１２）を短絡させるＤＣバリアを形成し、２つのＤＣボンドパッド（２１２）は共に、ＤＣボンディングワイヤ（２１１）でＤＣチップパッド（２１５）に結合されてもよい。この実施形態では、橋絡部（２１３）は、部分的にデジタルＩＣダイ（２００）の下方に延在し、その結果、さらに、信号担持チップパッド（２０５）が配置される領域は、ＤＣバリアにおける信号担持リード（２３２）に面する側に存在し、信号担持チップパッド（２０５）は、ＤＣバリアにおける、ビクティムになり得るボンディングワイヤ１０１とは異なる側に配置される。ＤＣバリアがデジタルＩＣダイ（２００）の領域内に横方向に延在できるように、ダイハンドル（１４０）領域は、ダイハンドル（１４０）の一部を除去することによって縮小され、それにより、橋絡部（２１３）を拡張するための余地を残す。

当業者によって理解されるように、図６および図７の構成は、互いに短絡した２つのＤＣチップパッド（２１５）がそれぞれのリード（２２２）を介して同じＤＣ電位に結合されることを想定している。任意の数の信号担持ボンドパッド（２０２）が、図６および図７の実施形態における橋絡部（２１３）によって形成されたＤＣバリアの後方に配置されてもよい。技術の進歩に伴い、本発明の基本的な考えが様々な方法で実施され得ることは、当業者に明らかである。したがって、本発明およびその実施形態は、上記例に限定されず、特許請求の範囲内で変更されてもよい。

Claims (14)

1. ダイハンドルを含むリードフレームと、
   前記ダイハンドルに取り付けられ、ＭＥＭＳ構造体を含む第１ダイであって、当該第１ダイの少なくとも１つのアナログチップパッド内に少なくとも１つのアナログ信号を供給するように構成された第１ダイと、
   前記ダイハンドルに取り付けられたデジタルダイであって、前記第１ダイから、当該デジタルダイの少なくとも１つのアナログチップパッドを介して前記少なくとも１つのアナログ信号を受信するように構成されたデジタルダイであって、第１ボンディングワイヤが、当該デジタルダイの前記少なくとも１つのアナログチップパッドを、前記第１ダイの前記少なくとも１つのアナログ出力チップパッドのそれぞれに結合するデジタルダイとを備える混合信号マルチチップパッケージであって、
   少なくとも１つの前記デジタルダイは、前記リードフレームの少なくとも１つの第１ボンドパッドを介して送受信される少なくとも１つのデジタル信号担持信号を用いて、外部回路と通信するように構成され、
   ＤＣ電圧に結合されるように構成された、前記リードフレームの少なくとも１つの第２ボンドパッドは、前記少なくとも１つの第１ボンドパッドと前記第１ボンディングワイヤとの間に前記リードフレームの面に沿って横方向に延在し、前記少なくとも１つの第１ボンドパッドと前記第１ボンディングワイヤとの間にＤＣガードを形成する
   混合信号マルチチップパッケージ。
2. 前記少なくとも１つの第１ボンドパッドの面積は、前記リードフレームにおける中間サイズのボンドパッドの面積の５０％未満である
   請求項１に記載の混合信号マルチチップパッケージ。
3. 前記少なくとも１つの第２ボンドパッドは、前記少なくとも１つの第１ボンドパッドにおける前記第１ボンディングワイヤに面する側において、前記少なくとも１つの第１ボンドパッドに隣接して配置される
   請求項１または２に記載の混合信号マルチチップパッケージ。
4. 前記少なくとも１つの第２ボンドパッドは、平均サイズのボンドパッドによって覆われた周囲の一部より大きい、前記第１ボンディングワイヤの方向にある前記少なくとも１つの第１ボンドパッドの周囲の一部を覆う
   請求項１または３に記載の混合信号マルチチップパッケージ。
5. 前記ＤＣ電圧は、接地電圧および動作電圧のうちのいずれか１つである
   請求項１〜４のいずれか１項に記載の混合信号マルチチップパッケージ。
6. 前記リードフレームは、前記リードフレームの橋絡部によって互いに橋絡された２つの第２ボンドパッドを含み、前記少なくとも１つの第１ボンドパッドは前記２つの第２ボンドパッド間に存在し、前記２つの第２ボンドパッドは前記橋絡部によって短絡し、前記橋絡部は、それぞれの前記少なくとも１つの第１ボンドパッドを外部回路へ結合するように構成された少なくとも１つの信号担持リードの反対側で、前記少なくとも１つの第１ボンドパッドを取り囲み、前記橋絡部は、前記少なくとも１つの第１ボンドパッドと、前記混合信号マルチチップパッケージの内部に存在する他の部品との間にＤＣバリアを形成するように構成される
   請求項１〜５のいずれか１項に記載の混合信号マルチチップパッケージ。
7. 前記橋絡部は、信号担持チップパッドと、前記少なくとも１つの第１ボンドパッドおよび前記信号担持チップパッドを結合する信号担持ボンディングワイヤとを含む横
   方向領域をさらに取り囲むように拡張される
   請求項６に記載の混合信号マルチチップパッケージ。
8. ダイハンドルを含むリードフレームを備える混合信号マルチチップパッケージにおけるクロストークを低減する方法であって、
   前記ダイハンドルに取り付けられ、かつＭＥＭＳ構造体を含む第１ダイの少なくとも１つのアナログチップパッドと、前記ダイハンドルに取り付けられた少なくとも１つのデジタルダイの少なくとも１つのアナログチップパッドとの間で少なくとも１つのアナログ信号を伝送し、前記少なくとも１つのアナログ信号の各々を、第１ボンディングワイヤによってそれぞれの前記アナログチップパッド間で伝送するステップと、
   前記デジタルダイの回路によって前記少なくとも１つのアナログ信号を処理するステップと、
   リードフレームの少なくとも１つの第１ボンドパッドを介して送受信される少なくとも１つのデジタル信号担持信号を用いて、前記デジタルダイの回路によって外部回路と通信するステップと、
   前記少なくとも１つの第１ボンドパッドと前記第１ボンディングワイヤとの間に配置された少なくとも１つの第２ボンドパッドをＤＣ電圧に結合し、前記少なくとも１つの第２ボンドパッドは、前記リードフレームの面に沿って横方向に延在し、前記少なくとも１つの第１ボンドパッドと前記第１ボンディングワイヤとの間にＤＣガードを形成するステップとを含む
   方法。
9. 前記方法は、さらに、前記少なくとも１つの第１ボンドパッドの面積が前記リードフレームにおける中間サイズのボンドパッドの面積の５０％未満であるように少なくとも前記第１ボンドパッドの面積を縮小するステップを含む
   請求項８に記載の方法。
10. 前記方法は、さらに、前記少なくとも１つの第１ボンドパッドにおける前記第１ボンディングワイヤに面する側において、前記少なくとも１つの第１ボンドパッドに隣接して前記少なくとも１つの第２ボンドパッドを配置するステップを含む
    請求項８または９に記載の方法。
11. 前記方法は、さらに、平均サイズのボンドパッドによって覆われた周囲の一部より大きい、前記第１ボンディングワイヤの方向にある前記少なくとも１つの第１ボンドパッドの周囲の一部を、前記少なくとも１つの第２ボンドパッドで覆うステップを含む
    請求項８または１０に記載の方法。
12. 前記ＤＣ電圧は、接地電圧および動作電圧のうちのいずれか１つである
    請求項８〜１１のいずれか１項に記載の方法。
13. 前記方法は、さらに、前記リードフレームの橋絡部によって、２つの第２ボンドパッドを互いに橋絡し、前記少なくとも１つの第１ボンドパッドは前記２つの第２ボンドパッド間に存在し、前記２つの第２ボンドパッドは前記橋絡部によって短絡し、前記橋絡部は、それぞれの前記少なくとも１つの第１ボンドパッドを外部回路へ結合するように構成された少なくとも１つの信号担持リードの反対側で、前記少なくとも１つの第１ボンドパッドを取り囲み、前記橋絡部は、前記少なくとも１つの第１ボンドパッドと、前記混合信号マルチチップパッケージの内部に存在する他の部品との間にＤＣバリアを形成するように構成されるステップを含む
    請求項８〜１２のいずれか１項に記載の方法。
14. 前記方法は、さらに、前記橋絡部を、信号担持チップパッドと、前記少なくとも１つの第１ボンドパッドおよび前記信号担持チップパッドを結合する信号担持ボンディングワイヤとを含む前記パッケージの横方向領域をさらに取り囲むように拡張するステップを含む
    請求項１３に記載の方法。