JP6802750B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置及びアクチュエータシステムに関し、例えばＨブリッジ回路を有する半導体装置及びアクチュエータシステムに関する。

Ｈブリッジ回路は、自動車のパワーウインドウやドアロック等を動作させるためのソレノイドバルブ又はモータといったアクチュエータを制御するドライバー回路として使用される。このような車載用のドライバー回路は、数Ａ（アンペア）〜数十Ａの大電流にかかわるアクチュエータを制御するため、高い機能安全性が求められる。例えば、特許文献１は、Ｈブリッジ回路を用いてモータを制御する半導体装置について開示している。

また、Ｈブリッジ回路を複数用いた制御を実現する場合、Ｈブリッジ回路を１つ形成したチップを複数用いることが考えられるが、近年、複数のＨブリッジ回路が形成された１つのチップにより制御を実現する技術である１チップソリューションの検討が進んでいる。

特開２０１４−０９３３７３号公報

Ｈブリッジ回路を複数用いる場合に、各Ｈブリッジ回路の駆動の可否を所望の条件にしたがって制御することが好ましい。そのため、そのような制御を実現するための技術が求められている。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、入力される信号に基づいて、複数のＨブリッジ回路の各駆動状態についての組み合わせが所定の条件を満たすように、それぞれの駆動を制御する、複数のＨブリッジ回路に共通の論理回路を有する。

前記一実施の形態によれば、Ｈブリッジ回路を複数用いる場合に、各Ｈブリッジ回路の駆動の可否を所望の条件にしたがって制御することができる。

実施の形態の概要にかかる半導体装置の構成の一例を示すブロック図である。 実施の形態１にかかる半導体装置の構成の一例を示すブロック図である。 論理回路によって制御されるＨブリッジ回路の駆動状態の例を示すタイムチャートである。 論理回路によって制御されるＨブリッジ回路の駆動状態の他の例を示すタイムチャートである。 比較例にかかる半導体装置の構成を示すブロック図である。 チップ特定情報の出力について示すタイムチャートである。 実施の形態３にかかる半導体装置の構成の一例を示すブロック図である。 電源電圧、ＶＤＤ監視回路の判定信号、及びｅヒューズコントローラの判定信号の時間推移の一例について示すタイムチャートである。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

＜実施の形態の概要＞
実施の形態の詳細について説明する前に、まず、実施の形態の概要について説明する。図１は、実施の形態の概要にかかる半導体装置１の構成の一例を示すブロック図である。半導体装置１は、論理回路Ｌと、複数のＨブリッジ回路ＨＢＲとを有する。

論理回路Ｌは、Ｈブリッジ回路ＨＢＲを制御するための回路であり、図１に示すように、複数のＨブリッジ回路ＨＢＲに共通の論理回路である。つまり、Ｈブリッジ回路ＨＢＲそれぞれに対し、論理回路が設けられているのではなく、複数のＨブリッジ回路ＨＢＲに対し１つの論理回路Ｌが設けられている。したがって、論理回路Ｌは、論理回路Ｌに入力される信号に基づいて各Ｈブリッジ回路ＨＢＲの駆動を制御するために共用される回路である。論理回路Ｌは、入力される信号に基づいて、複数のＨブリッジ回路ＨＢＲの各駆動状態についての組み合わせが所定の条件を満たすように、複数のＨブリッジ回路ＨＢＲのそれぞれの駆動を制御する。なお、駆動状態とは、駆動しているか否かを示す状態をいう。

半導体装置１では、上述の通り、Ｈブリッジ回路ＨＢＲごとに論理回路が設けられているのではなく、各Ｈブリッジ回路ＨＢＲに共通の１つの論理回路Ｌが設けられている。そして、この１つの論理回路Ｌは、複数のＨブリッジ回路ＨＢＲの各駆動状態についての組み合わせが所定の条件を満たすように、制御を行う。このため、半導体装置１によれば、各Ｈブリッジ回路ＨＢＲの駆動の可否を所望の条件にしたがって制御することができる。

＜実施の形態１＞
次に実施の形態の詳細について説明する。図２は、実施の形態１にかかる半導体装置１０の構成の一例を示すブロック図である。半導体装置１０は、Ｈブリッジ回路ＨＢＲ１と、Ｈブリッジ回路ＨＢＲ２と、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２に共通の論理回路Ｌと、ＭＣＵ（マイクロコントローラユニット）２００を有する。Ｈブリッジ回路ＨＢＲ１、Ｈブリッジ回路ＨＢＲ２、及び論理回路Ｌは、同一の１つの半導体チップ１００に実装されている。なお、ＭＣＵ２００は、論理回路Ｌと、例えば、シリアル・ペリフェラル・インタフェース（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）により接続されており、信号の送受信が可能である。

Ｈブリッジ回路ＨＢＲ１及びＨブリッジ回路ＨＢＲ２には、モータなどのアクチュエータ３００が接続される。Ｈブリッジ回路ＨＢＲ１及びＨブリッジ回路ＨＢＲ２は、論理回路Ｌから出力される信号にしたがってＨブリッジ回路内のスイッチのオンとオフを切り替えることにより、アクチュエータ３００に流す電流の状態（すなわち、電流の有無、及び電流の向き）を制御する。これにより、Ｈブリッジ回路ＨＢＲ１及びＨブリッジ回路ＨＢＲ２は、アクチュエータ３００の正転、逆転、及び停止を制御する。なお、半導体装置１０とアクチュエータ３００により、アクチュエータシステムが構成される。

論理回路Ｌは、複数のＨブリッジ回路に共通の論理回路であり、ＭＣＵ２００からの信号に基づいて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２を制御する。論理回路Ｌには、ＭＣＵ２００から、クロック信号ＳＣＬＫと、制御情報入力信号ＳＩと、セレクト信号ＳＳ１、ＳＳ２が入力される。また、論理回路Ｌは、ＭＣＵ２００に出力信号ＳＯを出力する。

クロック信号ＳＣＬＫは、論理回路Ｌが動作するために用いられるクロック信号である。制御情報入力信号ＳＩは、各種の制御情報（コマンド）を論理回路Ｌに与える信号である。例えば、この制御情報は、Ｈブリッジ回路ＨＢＲ１のスイッチの状態及びＨブリッジ回路ＨＢＲ２のスイッチ状態を指定する命令である。論理回路Ｌは、制御情報入力信号ＳＩにしたがって、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２のスイッチの状態を切り替える。ここで、制御情報入力信号ＳＩは、Ｈブリッジ回路ＨＢＲ１とＨブリッジ回路ＨＢＲ２とに対し、共通の信号である。したがって、制御情報入力信号ＳＩは、複数のＨブリッジ回路（Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２）の制御に共用される信号である。なお、制御情報入力信号ＳＩは、制御信号とも称される。

セレクト信号ＳＳ１は、Ｈブリッジ回路ＨＢＲ１を有効にするか否かを指定する信号である。また、セレクト信号ＳＳ２は、Ｈブリッジ回路ＨＢＲ２を有効にするか否かを指定する信号である。このようにセレクト信号は、Ｈブリッジ回路毎の信号である。なお、セレクト信号ＳＳ１、ＳＳ２は、有効信号とも称される。

出力信号ＳＯは、論理回路Ｌが出力する信号である。論理回路Ｌは、出力信号ＳＯとして、例えば、受信した制御情報を出力してもよい。この場合、ＭＣＵ２００は、送信した制御情報が論理回路Ｌに正しく受信されたか否かを出力信号ＳＯに基づいて確認することができる。また、論理回路Ｌは、出力信号ＳＯとして、エラー信号を出力してもよい。例えば、論理回路Ｌは、セレクト信号ＳＳ１、ＳＳ２の信号状態が所定の信号状態である場合、エラー信号を出力してもよい。エラー信号が出力されることにより、異常の発生を検出することが可能となる。

ＭＣＵ２００は、Ｈブリッジ回路ＨＢＲ１を駆動させるために、セレクト信号ＳＳ１を、Ｈブリッジ回路を有効にすることを示す信号状態にする。具体的には、例えば、セレクト信号ＳＳ１をロウレベルにする。また、ＭＣＵ２００は、Ｈブリッジ回路ＨＢＲ２を駆動させるために、セレクト信号ＳＳ２を、Ｈブリッジ回路を有効にすることを示す信号状態にする。具体的には、例えば、セレクト信号ＳＳ２をロウレベルにする。これに対し、ＭＣＵ２００は、Ｈブリッジ回路ＨＢＲ１を駆動させないために、セレクト信号ＳＳ１を、Ｈブリッジ回路を無効にすることを示す信号状態にする。具体的には、ＭＣＵ２００は、例えば、セレクト信号ＳＳ１をハイレベルにする。また、ＭＣＵ２００は、Ｈブリッジ回路ＨＢＲ２を駆動させないために、セレクト信号ＳＳ２を、Ｈブリッジ回路を無効にすることを示す信号状態にする。具体的には、ＭＣＵ２００は、例えば、セレクト信号ＳＳ２をハイレベルにする。

また、ＭＣＵ２００は、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２のうち少なくとも１つを駆動させる際、駆動対象のＨブリッジ回路のスイッチの状態（すなわち、Ｈブリッジ回路を流れる電流の向き）を指示する制御情報入力信号ＳＩを論理回路Ｌに出力する。

論理回路Ｌは、ＭＣＵ２００からの制御情報入力信号ＳＩとセレクト信号ＳＳ１、ＳＳ２とに基づいて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２のそれぞれの駆動を制御する。なお、上述の通り、制御情報入力信号ＳＩは、Ｈブリッジ回路ＨＢＲ１とＨブリッジ回路ＨＢＲ２とに対し、共通の信号である。このため、論理回路Ｌは、Ｈブリッジ回路ＨＢＲ１とＨブリッジ回路ＨＢＲ１の両方を駆動させる場合、両者を同じ制御情報にしたがって駆動させる。

ここで、論理回路Ｌは、Ｈブリッジ回路ＨＢＲ１の駆動状態（駆動又は非駆動）とＨブリッジ回路ＨＢＲ２の駆動状態（駆動又は非駆動）についての組み合わせが、仕様又は機能安全の観点などにしたがって予め定められた条件を満たすように、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２のそれぞれの駆動を制御する。本実施の形態では、論理回路Ｌは、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２に共通の回路であるため、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動状態を一括して制御することができる。

図３は、論理回路Ｌによって制御されるＨブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動状態の例を示すタイムチャートである。図３においては、セレクト信号ＳＳ１とセレクト信号ＳＳ２とがいずれもＨブリッジ回路を有効にすることを示す信号状態の場合の論理回路Ｌによる制御例を示している。論理回路Ｌは、図３に示すように、任意の制御が可能である。すなわち、論理回路Ｌは、セレクト信号ＳＳ１とセレクト信号ＳＳ２とがいずれもＨブリッジ回路を有効にすることを示す場合、例えば、第１の組み合わせ、第２の組み合わせ、第３の組み合わせ、又は第４の組み合わせのうち、予め定められた組み合わせを実現する。

ここで、第１の組み合わせは、制御信号に従ってＨブリッジ回路ＨＢＲ１を駆動させ、Ｈブリッジ回路ＨＢＲ２については駆動させないという駆動状態の組み合わせである。第２の組み合わせは、制御信号に従ってＨブリッジ回路ＨＢＲ２を駆動させ、Ｈブリッジ回路ＨＢＲ１については駆動させないという駆動状態の組み合わせである。第３の組み合わせは、制御信号に従ってＨブリッジ回路ＨＢＲ１、ＨＢＲ２の両方を駆動させるという駆動状態の組み合わせである。第４の組み合わせは、Ｈブリッジ回路ＨＢＲ１もＨブリッジ回路ＨＢＲ２も両方とも駆動させないという駆動状態の組み合わせである。なお、いずれの組み合わせの制御を論理回路Ｌが実現するかは、仕様又は機能安全の観点などにより予め定められている。したがって、論理回路Ｌは、所望の組み合わせの駆動状態を実現するための回路が実装されている。

また、論理回路Ｌは、セレクト信号ＳＳ１とセレクト信号ＳＳ２とがいずれもＨブリッジ回路を有効にすることを示す場合、出力信号ＳＯとして、エラー信号を出力してもよいし、出力しなくてもよい。これについても、仕様又は機能安全の観点などにより予め定められており、所望の信号出力動作が実現されるよう回路が実装されている。

よって、例えば、論理回路Ｌは、複数のＨブリッジ回路ＨＢＲ１、ＨＢＲ２に対する全ての有効信号（セレクト信号）がＨブリッジ回路を有効にすることを示す場合、全てのＨブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させないよう制御してもよい。論理回路Ｌがこのような制御を実現する場合、例えば、複数のＨブリッジ回路ＨＢＲ１、ＨＢＲ２に対する全ての有効信号がＨブリッジ回路を有効にすることを示すという状態に対し、ＭＣＵ２００からの駆動指示によらず駆動を抑制することができる。

また、例えば、論理回路Ｌは、複数のＨブリッジ回路ＨＢＲ１、ＨＢＲ２に対する全ての有効信号（セレクト信号）が、Ｈブリッジ回路を有効にすることを示す場合、複数のＨブリッジ回路ＨＢＲ１、ＨＢＲ２のうち所定のＨブリッジ回路だけを制御信号に従って駆動させてもよい。論理回路Ｌがこのような制御を実現する場合、例えば、複数のＨブリッジ回路ＨＢＲ１、ＨＢＲ２に対する全ての有効信号がＨブリッジ回路を有効にすることを示すという状態に対し、ＭＣＵ２００からの駆動指示によらず、所定のＨブリッジ回路の駆動を優先するとともに他のＨブリッジ回路の駆動を抑制することができる。

図４は、論理回路Ｌによって制御されるＨブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動状態の他の例を示すタイムチャートである。図４においては、セレクト信号ＳＳ１、ＳＳ２のうち一方がＨブリッジ回路を有効にすることを示し、他方がＨブリッジ回路を無効にすることを示す信号状態の場合の論理回路Ｌによる制御例を示している。この場合も、論理回路Ｌは、図４に示すように、任意の制御が可能である。すなわち、論理回路Ｌは、セレクト信号ＳＳ１、ＳＳ２のうち一方がＨブリッジ回路を有効にすることを示し、他方がＨブリッジ回路を無効にすることを示す場合、例えば、第５の組み合わせ、第６の組み合わせ、第７の組み合わせ、又は第８の組み合わせのうち、予め定められた組み合わせを実現する。

ここで、第５の組み合わせは、セレクト信号ＳＳ１がＨブリッジ回路を有効にすることを示し、セレクト信号ＳＳ２がＨブリッジ回路を無効にすることを示す場合に、制御信号に従ってＨブリッジ回路ＨＢＲ１を駆動させ、Ｈブリッジ回路ＨＢＲ２については駆動させないという駆動状態の組み合わせである。第６の組み合わせは、セレクト信号ＳＳ１がＨブリッジ回路を有効にすることを示し、セレクト信号ＳＳ２がＨブリッジ回路を無効にすることを示す場合に、Ｈブリッジ回路ＨＢＲ１もＨブリッジ回路ＨＢＲ２も両方とも駆動させないという駆動状態の組み合わせである。第７の組み合わせは、セレクト信号ＳＳ１がＨブリッジ回路を無効にすることを示し、セレクト信号ＳＳ２がＨブリッジ回路を有効にすることを示す場合に、制御信号に従ってＨブリッジ回路ＨＢＲ２を駆動させ、Ｈブリッジ回路ＨＢＲ１については駆動させないという駆動状態の組み合わせである。第８の組み合わせは、セレクト信号ＳＳ１がＨブリッジ回路を無効にすることを示し、セレクト信号ＳＳ２がＨブリッジ回路を有効にすることを示す場合に、Ｈブリッジ回路ＨＢＲ１もＨブリッジ回路ＨＢＲ２も両方とも駆動させないという駆動状態の組み合わせである。なお、いずれの組み合わせの制御を論理回路Ｌが実現するかは、仕様又は機能安全の観点などにより予め定められている。したがって、論理回路Ｌは、所望の組み合わせの駆動状態を実現するための回路が実装されている。

また、論理回路Ｌは、セレクト信号ＳＳ１、ＳＳ２のうち一方がＨブリッジ回路を有効にすることを示し、他方がＨブリッジ回路を無効にすることを示す場合、出力信号ＳＯとして、エラー信号を出力してもよいし、出力しなくてもよい。これについても、仕様又は機能安全の観点などにより予め定められており、所望の信号出力動作が実現されるよう回路が実装されている。

よって、例えば、論理回路Ｌは、複数のＨブリッジ回路ＨＢＲ１、ＨＢＲ２に対する一部の有効信号（セレクト信号）が、Ｈブリッジ回路を有効にすることを示し、他の有効信号（セレクト信号）が、Ｈブリッジ回路を無効にすることを示す場合、全てのＨブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させないよう制御してもよい。論理回路Ｌがこのような制御を実現する場合、例えば、一部の有効信号のみがＨブリッジ回路を有効にすることを示すという状態に対し、ＭＣＵ２００からの駆動指示によらず駆動を抑制することができる。

ここで、比較例について説明する。図５は、比較例にかかる半導体装置９０の構成を示すブロック図である。比較例にかかる半導体装置９０は、半導体チップ１０１に論理回路Ｌ１とＨブリッジ回路ＨＢＲ１とが実装されており、半導体チップ１０２に論理回路Ｌ２とＨブリッジ回路ＨＢＲ２とが実装されている点で、半導体装置１０と異なる。つまり、半導体装置９０は、Ｈブリッジ回路毎に、論理回路が設けられている。半導体装置９０においても半導体装置１０と同様に、ＭＣＵ２００と論理回路Ｌ１、Ｌ２との間で、クロック信号ＳＣＬＫ、制御情報入力信号ＳＩ、セレクト信号ＳＳ１、ＳＳ２、及び、出力信号ＳＯが送受信される。ただし、論理回路Ｌ１には、セレクト信号ＳＳ１が入力されるもののセレクト信号ＳＳ２は入力されない。同様に、論理回路Ｌ２には、セレクト信号ＳＳ２が入力されるもののセレクト信号ＳＳ１は入力されない。したがって、論理回路Ｌ１は、Ｈブリッジ回路ＨＢＲ２に対するＭＣＵ２００からの駆動指示について把握できない。同様に、論理回路Ｌ２は、Ｈブリッジ回路ＨＢＲ１に対するＭＣＵ２００からの駆動指示について把握できない。また、論理回路Ｌ１は、Ｈブリッジ回路ＨＢＲ１のみを制御対象としており、論理回路Ｌ２は、Ｈブリッジ回路ＨＢＲ２のみを制御対象としている。このため、半導体装置９０にあっては、複数のセレクト信号に応じて、複数のＨブリッジ回路の駆動状態を一括して制御することが難しい。

これに対し、半導体装置１０では、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２に共通の１つの論理回路Ｌが設けられており、この論理回路Ｌは、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の各駆動状態についての組み合わせが所定の条件を満たすように、制御を行う。このため、半導体装置１０によれば、各Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動の可否を所望の条件にしたがって制御することができる。また、特に、論理回路Ｌは、上述の通り、制御情報入力信号ＳＩと、セレクト信号ＳＳ１、ＳＳ２とに基づいて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２のそれぞれの駆動を制御する。このため、複数のセレクト信号の組み合わせに応じた駆動状態の制御を実現することができる。

＜実施の形態２＞
次に、実施の形態２について説明する。本実施の形態では、論理回路Ｌが、半導体チップ１００のチップ特定情報を出力する点で、実施の形態１と異なる。チップ特定情報は、半導体チップ１００のバージョンなど、半導体チップ１００を特定するための情報である。

本実施の形態の論理回路Ｌは、ＭＣＵ２００からの読み出しコマンドに応じて、半導体チップ１００のチップ特定情報を出力する。より詳細には、論理回路Ｌは、セレクト信号ＳＳ１、ＳＳ２の少なくともいずれか一方がロウレベルである場合に、読み出しコマンドに応じて、チップ特定情報を出力する。なお、セレクト信号の信号状態によらず、読み出しコマンドに応じてチップ特定情報を出力してもよい。読み出しコマンドは、制御情報入力信号ＳＩに含まれており、ＭＣＵ２００から論理回路Ｌに通知される。論理回路Ｌは、ＭＣＵ２００から読み出しコマンドを受信すると、例えば半導体チップ１００に実装されたレジスタ等の記憶回路に記憶されているチップ特定情報を読み出して、出力信号ＳＯとしてチップ特定情報を出力する。

図６は、チップ特定情報の出力について示すタイムチャートである。図６では、本実施の形態におけるチップ特定情報の出力に加え、上述の比較例におけるチップ特定情報の出力についても示している。比較例にかかる半導体装置９０では、図５に示したように、半導体チップ１０１と半導体チップ１０２とを含む。このため、半導体チップ１０１に実装されている論理回路Ｌ１は、セレクト信号ＳＳ１がロウレベルである場合、制御情報入力信号ＳＩの読み出しコマンドに応じて、半導体チップ１０１のチップ特定情報ＣＩ＿１を出力信号ＳＯとして出力する。また、半導体チップ１０２に実装されている論理回路Ｌ２は、セレクト信号ＳＳ２がロウレベルである場合、制御情報入力信号ＳＩの読み出しコマンドに応じて、半導体チップ１０２のチップ特定情報ＣＩ＿２を出力信号ＳＯとして出力する。

ここで、半導体装置９０において、論理回路Ｌ１の出力信号ＳＯの信号線と、論理回路Ｌ２の出力信号ＳＯの信号線は、結合しており、１本の信号線がＭＣＵ２００に接続されている。すなわち、ＭＣＵ２００には、論理回路Ｌ１からの出力信号ＳＯと論理回路Ｌ２からの出力信号ＳＯとが重畳されて入力される。したがって、セレクト信号ＳＳ１とセレクト信号ＳＳ２とがいずれもロウレベルである場合、図６に示すように、ＭＣＵ２００に入力される出力信号ＳＯは、チップ特定情報ＣＩ＿１を示す信号とチップ特定情報ＣＩ＿２を示す信号が重畳した信号である。このため、ＭＣＵ２００は、チップ特定情報を適切に取得することができない。

これに対して、本実施の形態では、１つの半導体チップ１００に１つの論理回路Ｌが実装されている。このため、図６に示すように、ＭＣＵ２００には、チップ特定情報としては半導体チップ１００のチップ特定情報ＣＩだけが出力信号ＳＯにより入力される。このため、ＭＣＵ２００は、チップ特定情報を適切に取得することができる。よって、本実施の形態によれば、半導体装置１０に用いられている半導体チップの適切な管理が可能となる。なお、比較例にかかる半導体装置９０において、出力信号ＳＯのＭＣＵ２００への配線を論理回路毎に分けることで、比較例にかかる半導体装置９０においても、チップ特定情報を適切に取得することが可能になる。しかしながら、この場合、配線数の増大、及び、ＭＣＵ２００における処理回路の増大をまねく。これに対し、本実施の形態によれば、そのような回路規模の増大を抑制しつつ、チップ特定情報を適切に取得することが可能になる。

＜実施の形態３＞
次に、実施の形態３について説明する。実施の形態１では、セレクト信号ＳＳ１、ＳＳ２の信号状態に応じて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動状態が決定されたが、駆動状態の決定のために他の信号が用いられてもよい。本実施の形態では、他の信号を用いた駆動状態の決定について示す。

図７は、実施の形態３にかかる半導体装置２０の構成の一例を示すブロック図である。半導体装置２０は、ＶＤＤ監視回路１１０、ｅヒューズ（ｅ−ｆｕｓｅ）１２０、及びｅヒューズコントローラ（ｅ−ｆｕｓｅコントローラ）１３０を半導体チップ１００に含み、かつ、論理回路Ｌが論理回路Ｌ３に置き換えられた点で、半導体装置１０と異なる。以下、半導体装置２０について、半導体装置１０と異なる点について説明する。

ＶＤＤ監視回路１１０は、半導体チップ１００に供給される電源電圧（ＶＤＤ）が、閾値以上であるか否かを判定する回路であり、電源電圧判定回路とも称される。ＶＤＤ監視回路１１０は、電源電圧が予め定められた閾値以上であるか否かを示す判定信号を、論理回路Ｌ３に出力する。論理回路Ｌ３は、ＶＤＤ監視回路１１０により電源電圧が閾値以上であると判定されることを、Ｈブリッジ回路の駆動のための要件として用いる。

ｅヒューズ１２０は、ヒューズの状態により各種の設定値を指定する電子ヒューズであり、ヒューズ回路とも称される。ｅヒューズ１２０は、ヒューズ状態に応じた出力信号をｅヒューズコントローラ１３０に出力する。また、ｅヒューズ１２０は、他の回路（例えば、論理回路Ｌ３）からの信号により、ヒューズが切れるよう構成された回路であり、ヒューズが切れているか否かによって出力信号が異なる。例えば、ｅヒューズ１２０は、抵抗とスイッチを備えており、他の回路からの信号によりスイッチが切り替わり、抵抗に過大な電流が流れるよう構成されている。抵抗に過大な電流が流れることにより、この抵抗が切断され、その結果、出力信号が変化する。なお、ｅヒューズ１２０のヒューズの切断については、例えば、次のようになされる。まず、ＭＣＵ２００から、制御情報入力信号ＳＩにより論理回路Ｌ３に切断コマンドが送信される。これにより、論理回路Ｌ３は、切断コマンドに応じた切断信号をｅヒューズ１２０に出力する。この切断信号がｅヒューズ１２０により受信されることで、ヒューズが切れる。

本実施の形態では、ｅヒューズ１２０は、一例として、ＶＤＤ監視回路１１０における上述の閾値の設定値を指定する電子ヒューズとして用いられている。なお、ｅヒューズ１２０は、複数存在してもよい。すなわち、複数のｅヒューズ１２０の出力信号の組み合わせにより、設定値が指定されてもよい。

ｅヒューズコントローラ１３０には、ｅヒューズ１２０の出力信号が入力される。したがって、ｅヒューズコントローラ１３０は、ｅヒューズ１２０のヒューズ状態、すなわちヒューズの切断状況を管理することができる。本実施の形態において、ｅヒューズコントローラ１３０は、ｅヒューズ１２０のヒューズ状態が所定の状態であるか否かを判定する回路である。なお、ｅヒューズコントローラ１３０は、ヒューズ状態判定回路とも称される。具体的には、例えば、ｅヒューズコントローラ１３０は、ＭＣＵ２００から要求されたヒューズの切断が確実に実現されているか否かを判定する。すなわち、ＭＣＵ２００がｎ個（ｎは１以上の整数）のｅヒューズ１２０を切断することを要求した場合に、ｅヒューズコントローラ１３０は、実際にｎ個のｅヒューズ１２０においてヒューズが切断されているか否かを判定する。なお、判定にあたり、切断を要求するコマンドは、例えば、論理回路Ｌ３からｅヒューズコントローラ１３０に通知されてもよいし、ＭＣＵ２００からｅヒューズコントローラ１３０に直接通知されてもよい。ｅヒューズコントローラ１３０は、ｅヒューズ１２０のヒューズ状態が所定の状態であるか否かを示す判定信号を、論理回路Ｌ３に出力する。そして、論理回路Ｌ３は、ｅヒューズ１２０のヒューズ状態が所定の状態であることを、Ｈブリッジ回路の駆動のための要件として用いる。

論理回路Ｌ３は、セレクト信号ＳＳ１、ＳＳ２の信号状態に加え、他の条件を用いて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動の可否を決定する点で、論理回路Ｌと異なる。具体的には、論理回路Ｌ３は、電源電圧が設定された閾値以上でない場合、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させない。すなわち、論理回路Ｌ３は、ＶＤＤ監視回路１１０からの判定信号が、電源電圧が閾値以上であることを示す信号（例えばハイレベル）でない場合（言い換えると、電源電圧が閾値未満であることを示す信号（例えばロウレベル）である場合）、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させない。

また、論理回路Ｌ３は、ｅヒューズ１２０のヒューズ状態が所定の状態でない場合、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させない。すなわち、論理回路Ｌ３は、ｅヒューズコントローラ１３０からの判定信号が、ｅヒューズ１２０のヒューズ状態が所定の状態であることを示す信号（例えばロウレベル）でない場合（言い換えると、ｅヒューズ１２０のヒューズ状態が所定の状態ではないことを示す信号（例えばハイレベル）である場合）、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させない。

図８は、電源電圧、ＶＤＤ監視回路１１０の判定信号、及びｅヒューズコントローラ１３０の判定信号の時間推移の一例について示すタイムチャートである。電源電圧が閾値ＶＤＤ＿ｔｈ以上となると（時刻ｔ１参照）、ＶＤＤ監視回路１１０の判定信号は、電源電圧が閾値以上であることを示す信号状態（ハイレベル）に変わる。また、その後、ｅヒューズコントローラ１３０によりｅヒューズ１２０の切断状況が確認され、ｅヒューズ１２０のヒューズ状態が所定の状態であると判定されると（時刻ｔ２参照）、ｅヒューズコントローラ１３０の判定信号は、ヒューズ状態が所定の状態であることを示す信号状態（ロウレベル）に変わる。この場合、論理回路Ｌ３は、時刻ｔ２までは、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させない。論理回路Ｌ３は、時刻ｔ２以降、セレクト信号ＳＳ１、ＳＳ２の信号状態に応じて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２を駆動させる。

また、本実施の形態では、論理回路Ｌ３は、さらに別の信号を、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動の制御に用いる。具体的には、Ｈブリッジ回路の駆動の停止を強制する強制信号が用いられる。図７に示したように、論理回路Ｌ３には、Ｈブリッジ回路ＨＢＲ１の駆動の停止を強制する強制信号ＤＩＳ１と、Ｈブリッジ回路ＨＢＲ２の駆動の停止を強制する強制信号ＤＩＳ２とが、ＭＣＵ２００から入力される。ＭＣＵ２００は、Ｈブリッジ回路ＨＢＲ１の駆動を強制停止する場合、強制信号ＤＩＳ１を論理回路Ｌ３に出力する。また、ＭＣＵ２００は、Ｈブリッジ回路ＨＢＲ２の駆動を強制停止する場合、強制信号ＤＩＳ２を論理回路Ｌ３に出力する。論理回路Ｌ３は、強制信号ＤＩＳ１を受信した場合、他の信号の信号状態にかかわらず、Ｈブリッジ回路ＨＢＲ１が駆動しないよう制御する。また、論理回路Ｌ３は、強制信号ＤＩＳ２を受信した場合、他の信号の信号状態にかかわらず、Ｈブリッジ回路ＨＢＲ２が駆動しないよう制御する。

以上、実施の形態３について説明した。本実施の形態では、論理回路Ｌ３は、電源電圧の状態に基づいて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動を制御する。これにより、電源電圧が所定の値に満たない場合にＨブリッジ回路ＨＢＲ１、ＨＢＲ２が駆動することを抑制することができる。また、論理回路Ｌ３は、ｅヒューズ１２０のヒューズ状態に基づいて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動を制御する。これにより、ヒューズ状態が所望の状態となっていない状況、すなわち、所望の設定が実現されていない状況において、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２が駆動することを抑制することができる。また、論理回路Ｌ３は、強制信号ＤＩＳ１、ＤＩＳ２に基づいて、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動を制御する。これにより、Ｈブリッジ回路ＨＢＲ１、ＨＢＲ２の駆動を強制的に禁止することができる。なお、本実施の形態においても、実施の形態２と同様に、チップ特定情報の出力が行われてもよい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。例えば、上記の実施の形態では、２つのＨブリッジ回路ＨＢＲ１、ＨＢＲ２が設けられた構成について示したが、Ｈブリッジ回路の数が３つ以上であってもよいことはいうまでもない。

１、１０、２０、９０ 半導体装置
１００、１０１、１０２ 半導体チップ
１１０ ＶＤＤ監視回路
１２０ ｅヒューズ
１３０ ｅヒューズコントローラ
３００ アクチュエータ
ＣＩ、ＣＩ＿１、ＣＩ＿２ チップ特定情報
ＤＩＳ１、ＤＩＳ２ 強制信号
ＨＢＲ、ＨＢＲ１、ＨＢＲ２ Ｈブリッジ回路
Ｌ、Ｌ１、Ｌ２、Ｌ３ 論理回路
ＳＣＬＫ クロック信号
ＳＩ 制御情報入力信号
ＳＯ 出力信号
ＳＳ１、ＳＳ２ セレクト信号

Claims (9)

1. 複数のＨブリッジ回路と、
   前記複数のＨブリッジ回路に共通の論理回路と、
   を有し、
   前記論理回路は、前記複数のＨブリッジ回路の制御に共用される制御信号と、前記複数のＨブリッジ回路のそれぞれについて有効にするか否かを指定する、前記Ｈブリッジ回路毎の信号である有効信号とに基づいて、前記複数のＨブリッジ回路の各駆動状態についての組み合わせが所定の条件を満たすように、前記複数のＨブリッジ回路のそれぞれの駆動を制御する
   半導体装置。
2. 前記論理回路は、前記複数のＨブリッジ回路に対する全ての前記有効信号が、前記Ｈブリッジ回路を有効にすることを示す場合、全ての前記Ｈブリッジ回路を駆動させないよう制御する
   請求項１に記載の半導体装置。
3. 前記論理回路は、前記複数のＨブリッジ回路に対する全ての前記有効信号が、前記Ｈブリッジ回路を有効にすることを示す場合、前記複数のＨブリッジ回路のうち所定の前記Ｈブリッジ回路だけを前記制御信号に従って駆動させる
   請求項１に記載の半導体装置。
4. 前記論理回路は、前記複数のＨブリッジ回路に対する一部の前記有効信号が、前記Ｈブリッジ回路を有効にすることを示し、他の前記有効信号が、前記Ｈブリッジ回路を無効にすることを示す場合、全ての前記Ｈブリッジ回路を駆動させないよう制御する
   請求項１に記載の半導体装置。
5. 電源電圧が閾値以上であるか否かを判定する電源電圧判定回路をさらに有し、
   前記論理回路は、前記電源電圧判定回路により、電源電圧が閾値以上であると判定されることを、前記Ｈブリッジ回路の駆動のための要件として用いる
   請求項１に記載の半導体装置。
6. ヒューズの状態により設定値を指定するヒューズ回路と、
   前記ヒューズ回路のヒューズ状態が所定の状態であるか否かを判定するヒューズ状態判定回路と、
   をさらに有し、
   前記論理回路は、前記ヒューズ状態判定回路により、前記ヒューズ回路のヒューズ状態が所定の状態であると判定されることを、前記Ｈブリッジ回路の駆動のための要件として用いる
   請求項１に記載の半導体装置。
7. 前記論理回路は、前記Ｈブリッジ回路の駆動の停止を強制する強制信号を受信した場合、前記Ｈブリッジ回路が駆動しないよう制御する
   請求項１に記載の半導体装置。
8. 前記複数のＨブリッジ回路と前記論理回路は、同一の半導体チップに実装され、
   前記論理回路は、前記半導体チップを特定するためのチップ特定情報を出力する
   請求項１に記載の半導体装置。
9. 前記論理回路は、前記複数のＨブリッジ回路に対する各前記有効信号が所定の信号状態である場合、エラー信号を出力する
   請求項１に記載の半導体装置。

Images