以下、本開示の実施形態を図面に従って説明する。
図1は、電池パックの構成の一例を示す図である。電池パック1は、例えば、携帯用電子機器の電源として用いられる。電池パック1を搭載する携帯用電子機器の具体例として、携帯電話、スマートフォンなどが挙げられる。電池パック1は、二次電池2と、電池監視モジュール3とを備える。なお、電池パックの外観形状は、図示の形態に限られない。
二次電池2は、正極2aと負極2bとを有する二次電池の一例である。二次電池2の具体例として、リチウムイオン電池などが挙げられる。
電池監視モジュール3は、二次電池2の状態を監視する。電池監視モジュール3は、スイッチ回路14と、保護IC(Integrated Circuit)5と、スイッチ回路14及び保護IC5が実装される基板4とを備える。基板4は、例えば、プリント基板である。
基板4の裏面には、二次電池2の側面に設けられた正極2aに接続される正側電極部と、二次電池2の側面に設けられた負極2bに接続される負側電極部とが設けられている。基板4の主面の一方の側(図上、右側)には、携帯電話などの携帯用電子機器や二次電池2を充電する充電器などが接続される負荷接続端子4a,4bが設けられている。
負荷接続端子4aは、基板4の配線を介して正極2aに接続され、負荷接続端子4bは、基板4の配線を介して負極2bに接続される。基板4の主面の中央部には、二次電池2を保護する保護IC5が実装されている。
保護IC5は、二次電池2に接続されるスイッチ回路14を制御することによって二次電池2を保護する二次電池保護集積回路の一例である。保護IC5は、例えば、二次電池2における過充電、過放電及び過電流などの監視を行い、その監視結果に基づいて二次電池2を過充電等から保護する動作を行う半導体チップである。基板4の主面の他方の側(図上、左側)には、スイッチ部6,7を含むスイッチ回路14が実装されている。
図2は、電池パック内の回路構成の一例を示す図である。
保護IC5には、電源端子VDD、グランド端子VSS、放電制御端子DOUT、充電制御端子COUT、電流検出端子VM及びセンサ入力端子STが設けられている。二次電池2の正極2aには抵抗素子9を介して電源端子VDDが接続されている。二次電池2の負極2b(基準グランド電位)には、グランド端子VSSが接続されている。電源端子VDDとグランド端子VSSとの間にはキャパシタ10が接続されている。
保護IC5は、二次電池2を常時保護する。そのため、保護IC5には、電源電圧VBが二次電池2の電池電圧に応じて常時供給されている。
二次電池2の負極2bには、スイッチ部6の一方の接続部が接続されており、スイッチ部6の他方の接続部には、スイッチ部7の一方の接続部が接続されている。
スイッチ部7の他方の接続部には、抵抗素子11を介して電流検出端子VMが接続されている。スイッチ部7の他方の接続部と二次電池2の正極2aとの間には、負荷8(例えば、携帯電話などの携帯用電子機器、二次電池2を充電する充電器など)が接続される。
スイッチ部6の制御端子には、放電制御端子DOUTが接続されており、スイッチ部7の制御端子には、充電制御端子COUTが接続されている。スイッチ部6は、放電制御端子DOUTから出力される放電制御信号に基づいて、オン(導通)又はオフ(非導通)となる。スイッチ部7は、充電制御端子COUTから出力される充電制御信号に基づいて、オン(導通)又はオフ(非導通)となる。スイッチ部6,7は、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のトランジスタである。
保護IC5は、検出部15と、制御回路18とを備える。制御回路18は、検出部15による検出結果に応じて、少なくとも一つの制御端子から制御信号を出力する。検出部15は、アナログ回路によって形成されている。制御回路18は、ロジック回路によって形成されている。
検出部15は、例えば、二次電池2を過充電から保護するため、電源端子VDDとグランド端子VSSとの間の電源電圧VBを監視する過充電検出回路を備える。電源電圧VBが所定の過充電検出閾値Vdet1以上になることが過充電検出回路により検出された場合、制御回路18は、スイッチ部7をオフさせる充電制御信号を充電制御端子COUTから出力する(過充電保護動作)。スイッチ部7がオフされることにより、二次電池2の充電方向の電流が遮断されるため、二次電池2が過充電されることを防止することができる。
制御回路18は、電源電圧VBが所定の過充電検出閾値Vdet1以上になることが過充電検出回路により検出されてから所定の過充電検出遅延時間tVdet1の経過後に、スイッチ部7をオフさせる充電制御信号を出力してもよい。過充電検出遅延時間tVdet1の経過を待つことにより、過充電の誤検出によるスイッチ部7のオフを防止することができる。
検出部15は、例えば、二次電池2を過放電から保護するため、電源端子VDDとグランド端子VSSとの間の電源電圧VBを監視する過放電検出回路を備える。電源電圧VBが所定の過放電検出閾値Vdet2以下になることが過放電検出回路により検出された場合、制御回路18は、スイッチ部6をオフさせる放電制御信号を放電制御端子DOUTから出力する(過放電保護動作)。スイッチ部6がオフされることにより、二次電池2の放電方向の電流が遮断されるため、二次電池2が過放電されることを防止することができる。
制御回路18は、電源電圧VBが所定の過放電検出閾値Vdet2以下になることが過放電検出回路により検出されてから所定の過放電検出遅延時間tVdet2の経過後に、スイッチ部6をオフさせる放電制御信号を出力してもよい。過放電検出遅延時間tVdet2の経過を待つことにより、過放電の誤検出によるスイッチ部6のオフを防止することができる。
検出部15は、例えば、二次電池2を放電過電流から保護するため、電流検出端子VMとグランド端子VSSとの間の電流検出電圧VIを監視する放電過電流検出回路を備える。電流検出電圧VIが所定の放電過電流検出閾値Vdet3以上になることが放電過電流検出回路により検出された場合、制御回路18は、スイッチ部6をオフさせる放電制御信号を放電制御端子DOUTから出力する(放電過電流保護動作)。スイッチ部6がオフされることにより、二次電池2の放電方向の電流が遮断されるため、二次電池2を放電する方向に過電流が流れることを防止することができる。
制御回路18は、電流検出電圧VIが所定の放電過電流検出閾値Vdet3以上になることが放電過電流検出回路により検出されてから所定の放電過電流検出遅延時間tVdet3の経過後に、スイッチ部6をオフさせる放電制御信号を出力してもよい。放電過電流検出遅延時間tVdet3の経過を待つことにより、放電過電流の誤検出によるスイッチ部6のオフを防止することができる。
検出部15は、例えば、二次電池2を充電過電流から保護するため、電流検出端子VMとグランド端子VSSとの間の電流検出電圧VIを監視する充電過電流検出回路を備える。電流検出電圧VIが所定の充電過電流検出閾値Vdet4以下になることが充電過電流検出回路により検出された場合、制御回路18は、スイッチ部7をオフさせる充電制御信号を充電制御端子COUTから出力する(充電過電流保護動作)。スイッチ部7がオフされることにより、二次電池2の充電方向の電流が遮断されるため、二次電池2を充電する方向に過電流が流れることを防止することができる。
制御回路18は、電流検出電圧VIが所定の充電過電流検出閾値Vdet4以下になることが充電過電流検出回路により検出されてから所定の充電過電流検出遅延時間tVdet4の経過後に、スイッチ部7をオフさせる充電制御信号を出力してもよい。充電過電流検出遅延時間tVdet4の経過を待つことにより、充電過電流の誤検出によるスイッチ部7のオフを防止することができる。
センサ入力端子STは、入力端子の一例である。センサ入力端子STには、チェック端子13及びセンサ12が接続されている。チェック端子13は、上述の基板4に設けられている。チェック端子13には、検査装置又は電子機器等の外部装置23(図4等参照)が接続される。チェック端子13が設けられていることにより、外部装置23が、保護IC5が基板4に実装されている状態でセンサ入力端子STにアクセスすることが容易になる。チェック端子13の具体例として、電極、ランド、コネクタなどが挙げられる。
図2において、センサ12は、電池パック1又は電池パック1を搭載する電子機器の異常を検知し、その異常を検知したことを表す異常信号を出力する。センサ12から出力された異常信号は、センサ入力端子STに入力される。センサ12は、二次電池2の正極2aに接続されており、二次電池2から常時給電されている。センサ12は、例えば、電池パック1又は電池パック1を覆うカバーの開封を検知し、その開封を検知したことを表す異常信号を出力する。
なお、「電池パックを覆うカバーの開封」には、ケースが電池パックを覆う形態の場合、そのケースが開封されることの意味が含まれる。
図3は、電池パックを覆うカバーが開封された状態の一例を示す図である。電池パック1は、電子機器20の電源として使用されている。電子機器20は、例えば、スマートフォン等の携帯用電子機器である。
電子機器20は、電池パック1を収容する筐体21と、筐体21に収容された電池パック1を覆うカバー22とを有する。カバー22は、電子機器20の通常の使用形態では、筐体21に収容された電池パック1を覆うように筐体21に組み合わされている。
カバー22が開封されることにより、センサ12は、その開封を検知したことを表す異常信号を出力する。センサ12の搭載場所は、電池パック1でもよいし、筐体21でもよい。センサ12が電池パック1に搭載される形態では、センサ12は電池パック1の外表面に設置されても、電池パック1の内部(例えば、上述の基板4)に設置されてもよい。
センサ12は、例えば、カバー22の開封を検知する受光センサである。受光センサは、カバー22が開封されることにより入射する外光を感知することによって、カバー22が開封されたことを検知する。受光センサが電池パック1の内部に設置された形態では、受光センサは、例えば、電池パック1の外表面に形成された窓を介して入射する外光を感知する。
なお、図3は、電子機器20の一部品であるカバー22の開封をセンサ12が検知する形態の一例を示す。しかしながら、センサ12は、電池パック1自体の開封を検知して、その開封を検知したことを表す異常信号を出力するデバイスでもよい。この場合、センサ12は、電池パック1に内蔵される。
図4は、二次電池保護集積回路の一部の第1の構成例を示す図である。図4に示した二次電池保護集積回路の一例である保護IC5は、検出回路50、遅延回路60、カウンタ70及び停止回路80を備える。
検出回路50は、センサ12からセンサ入力端子STを介して入力された異常信号を検出し、当該異常信号を検出したことを表す異常検出信号(以下、「異常検出信号Sd」と称する)を出力する。
遅延回路60は、異常検出信号Sdに対して遅延したパルスCKを出力する。遅延回路60は、異常検出信号Sdが遅延回路60に入力されたタイミングから所定の遅延時間の経過時に1ショットのパルスCKを出力する。遅延回路60は、異常検出信号Sdが遅延回路60に入力されたタイミングから所定の遅延時間の経過するまでにその異常検出信号Sdの入力が無くなった場合には、1ショットのパルスCKを出力しない。遅延回路60は、例えば、遅延時間をタイマにより生成する。
カウンタ70は、パルスCKが遅延回路60により生成された回数をカウントし、2(N−1)のカウントまでに動作を停止するカウンタの一例である(Nは1よりも大きな整数)。カウンタ70は、パルスCKをカウントした値(カウント値)を表す値(例えば、2進数、あるいは2進化10進数(BCD(Binary Coded Decimal)など)を出力する。カウンタ70は、例えば、縦続接続された複数のフリップフロップを含んで構成されている。これらのフリップフロップは、Tフリップフロップ(トグルフリップフロップ)でもよいし、計数回路を有する他の方式のフリップフロップでもよい。カウンタ70の形式は、同期式でも非同期式でもよい。カウンタ70は、ロジック回路によって形成されている。
したがって、本実施形態によれば、検出回路50が異常信号を検出した回数(異常検出回数)をカウンタ70にカウント値として記録することができる。カウンタ70は汎用のロジック回路によって構成することが可能であるため、異常検出回数を不揮発性メモリに記憶する形態に比べて、異常検出回数を記憶する回路規模の増大を抑制することができる。このように、本実施形態によれば、異常検出の履歴を記憶する回路規模の増大を抑制することができる。回路規模の増大が抑えられるので、例えば、保護IC5のコストダウンや小型化が可能となる。
また、保護IC5は、二次電池2から常時給電されている。そのため、不揮発性メモリを使用しなくても、カウンタ70に異常検出の履歴を残すことが可能である。
また、センサ12による異常信号又は検出回路50による異常検出信号Sdがノイズ等によって誤って発生しても、パルスCKが遅延回路60から出力されないため、異常検出回数がカウンタ70に誤って記録されることを防止することができる。
また、保護IC5は、カウンタ70から出力されるキャリーに基づいて、カウンタ70によるパルスCKのカウントを停止させる停止回路80を備えてもよい。カウンタ70内のフリップフロップの縦続接続数をnとする。カウンタ70にカウント値として記憶される異常検出回数が2(n−1)回(n=4のとき8回)に達すると、カウンタ70の(n−1)段目のフリップフロップのオーバーフローを示すキャリーが出力される。しかしながら、パルスCKのカウント数が2n回(n=4のとき16回)以上になると、カウンタ70に記憶されるカウント値は零に戻ってしまう。そこで、停止回路80を備えることによって、カウンタ70にカウント値として記憶される異常検出回数が2(n−1)回に達すると、パルスCKのカウントを止めることができる。その結果、カウンタ70がパルスCKを必要以上にカウントすることにより異常検出回数が零になってしまうことを防ぐことができる。
図5は、二次電池保護集積回路の一部の第2の構成例の一例である。図5に示した二次電池保護集積回路の一例である保護IC5は、設定回路90と、バッファ91,92と、スイッチ93とを有する。設定回路90は、カウンタ70に保持されたカウント値に応じて、保護IC5の電気的特性を設定する。設定回路90は、ロジック回路によって形成されている。設定回路90は、例えば、カウンタ70に保持されたカウント値に応じて、スイッチ93をオンさせるか否かのスイッチ信号を出力するデコード回路を含む。
図示の形態では、設定回路90は、カウンタ70のカウント値に応じて、保護IC5の充電制御端子COUTの出力インピーダンスを変更する。出力インピーダンスは、保護IC5の電気的特性の一例である。設定回路90は、例えば、カウント値が0のとき、スイッチ93をオフとし、カウント値が1以上のとき、スイッチ93をオンとする。スイッチ93のオンにより、抵抗分を有するバッファ91,92が並列に接続されるので、充電制御端子COUTの出力インピーダンスが低下する。
したがって、検査装置等の外部装置23は、充電制御端子COUTの出力インピーダンスの違いに応じて、カウンタ70に記憶された異常検出回数を読み出すことができる。例えば、外部装置23は、充電制御端子COUTの出力インピーダンスのモニタ値が第1の抵抗値である場合、異常検出回数は0回と認識でき、当該モニタ値が第1の抵抗値よりも低い第2の抵抗値である場合、異常検出回数は1回以上と認識できる。ただし、出力インピーダンスが変化しても、充電制御端子COUTから出力される電圧レベルは変化しないので、充電制御端子COUTの外部に接続されるスイッチ部7の動作に影響を及ぼさない。
なお、設定回路90は、カウンタ70のカウント値に応じて、保護IC5の放電制御端子DOUTの出力インピーダンスを変更してもよい。この場合でも、外部装置23は、放電制御端子DOUTの出力インピーダンスのモニタ値の違いによって、カウンタ70に記憶された異常検出回数を取得できる。
図6は、二次電池保護集積回路の一部の第3の構成例の一例である。図6に示した設定回路90は、カウンタ70のカウント値に応じて、検出部15の電気的特性と制御回路18の電気的特性の少なくとも一方を変更する。検出部15の電気的特性と制御回路18の電気的特性は、いずれも、保護IC5の電気的特性の一例である。
検出部15は、電源端子VDDとグランド端子VSSとの間の電源電圧VBを監視する。検出部15は、例えば、上述の過充電検出回路又は過放電検出回路である。検出部15は、電源電圧VBを検出抵抗16により分圧することによって電源電圧VBを監視する。検出部15は、電源電圧VBを検出抵抗16により分圧した電圧(分圧電圧b)と基準電圧VREFとを比較する比較器17を有し、比較器17による比較結果信号cを制御回路18に出力する。つまり、基準電圧VREFは、上述の過充電検出閾値Vdet1に対応する電圧である。
なお、検出部15において、比較器17が電流検出端子VMとグランド端子VSSとの間の電流検出電圧VIを監視する構成であれば、上述の放電過電流検出回路又は充電過電流検出回路を実現することができる。
制御回路18は、比較器17の比較結果信号cに基づいて、スイッチ部6又はスイッチ部7をオフさせることによって、過充電、過放電、放電過電流、充電過電流の少なくとも一つから二次電池2を保護する。
設定回路90は、カウンタ70に保持されたカウント値を用いてトリミングを行うことによって、検出部15の電気的特性の一つである検出特性を設定する。設定回路90は、例えば、カウンタ70に保持されたカウント値をデコードして出力するデコード回路を有する。設定回路90は、このデコード回路の出力信号に応じて検出抵抗16の抵抗値を選択することによって、電源端子VDDとグランド端子VSSとの間の電源電圧VBの分圧比をトリミングする。これにより、検出部15の過充電等の検出特性が設定変更される。
図7は、電気的特性の一つである検出特性の設定変更の一例を示す図である。設定回路90は、カウント値が例えば1以上の所定値を超えた場合、過充電検出閾値Vdet1の設定値を低下させ、過放電検出閾値Vdet2の設定値を上昇させる。これにより、異常検出回数が当該所定値を超えた場合、電池パックの使用範囲を狭めることができる。その結果、ユーザの継続使用を制限することができる。なお、設定回路90は、カウンタ70に保持されたカウント値に応じて、放電過電流検出閾値Vdet3と充電過電流検出閾値Vdet4の少なくとも一方を変更してもよい。
図6において、設定回路90は、カウンタ70に保持されたカウント値に応じて、制御回路18が信号を遅延させる遅延時間を設定してもよい。制御回路18が信号を遅延させる遅延時間の具体例として、上述の、過充電検出遅延時間tVdet1、過放電検出遅延時間tVdet2、放電過電流検出遅延時間tVdet3、充電過電流検出遅延時間tVdet4などが挙げられる。
図8は、電気的特性の一つである遅延時間の設定変更の一例を示す図である。設定回路90は、カウント値が所定値を超えた場合、過充電検出遅延時間tVdet1の設定値を減少させる。これにより、電池パックの使用範囲を狭めることができる。これにより、異常検出回数が当該所定値を超えた場合、電池パックの使用範囲を狭めることができる。その結果、ユーザの継続使用を制限することができる。なお、設定回路90は、カウンタ70に保持されたカウント値に応じて、過放電検出遅延時間tVdet2、放電過電流検出遅延時間tVdet3、充電過電流検出遅延時間tVdet4の少なくとも一方を変更してもよい。
図9は、二次電池保護集積回路の一部の一具体例を示す図である。図10は、図9が示す二次電池保護集積回路の動作の一例を示すタイミングチャートである。図9は、センサ12が受光センサの場合の一例を示す。
図9が示すセンサ12は、フォトトランジスタ12aと抵抗素子12bとが直列に接続された直列回路を有する。フォトトランジスタ12aは、外光を感知していない状態ではオフとなり、外光を感知している状態でオンとなる。
検出回路50は、抵抗素子53,59と、センサ12からの異常信号を検出する異常検出部51と、外部装置23からの初期化信号を検出する初期化検出部52とを有する。
抵抗素子53,59は、電源端子VDDとグランド端子VSSとの間の中間電圧(例えば、電源電圧VBを0.5倍した電圧)を生成する分圧回路の一例である。
異常検出部51は、異常信号を検出したことを表す異常検出信号Sdを出力する。異常検出部51は、PMOS56と、定電流源57と、インバータ58とを有する。PMOSは、Pチャネル型MOSFETの略語を表す。
異常検出部51は、センサ12が開封を検知すると、フォトトランジスタ12aがオフからオンに切り替わることにより、センサ入力端子STの論理レベルは、中間電圧レベルからハイレベルとなる。その結果、PMOS56はオンからオフに切り替わるので、インバータ58から出力される信号のレベルはローレベルからハイレベルに切り替わる。つまり、ハイレベルの異常検出信号Sdがインバータ58から出力される。
一方、初期化検出部52は、初期化信号が検出されたことを表す初期化検出信号を出力する。初期化検出部52は、NMOS55と、定電流源54とを有する。NMOSは、Nチャネル型MOSFETの略語を表す。NMOS55は、電源端子VDDとグランド端子VSSとの間の中間電圧が入力されることにより、オンしている。
初期化検出部52は、外部装置23の入出力ポートからチェック端子13にローレベルの初期化信号が入力されると、センサ入力端子STの論理レベルは、中間電圧レベルからローレベルとなる。その結果、NMOS55はオンからオフに切り替わるので、NMOS55から出力される信号のレベルはローレベルからハイレベルに切り替わる。つまり、ハイレベルの初期化検出信号がNMOS55から出力される。
遅延回路60は、異常検出信号Sdに対して遅延したパルスCKを出力するタイマ61を有する。タイマ61は、異常検出信号Sdを遅延時間t1以上検出した場合、1ショットのパルスCKを出力する。
遅延回路60は、初期化検出信号に対して遅延したパルスCKを出力するタイマ62を有する。タイマ62は、初期化検出信号を遅延時間tR以上検出した場合、ハイレベルのリセット信号RSを出力する(図10参照)。
カウンタ70は、複数(図示の場合、4つ)の縦続接続されたTフリップフロップ71,72,73,74を有する。Tフリップフロップ71,72,73,74は、それぞれ、入力端子T、出力端子Q及びクリア端子Cを有し、入力端子Tに与えられる論理が1周期変化するたびに出力端子Qのレベルが反転するように動作する。カウンタ70は、異常検出回数が8(=2(4−1))回に達すると、最後段のフリップフロップ74からキャリー(ハイレベルのキャリオーバー信号)を出力する。
図9には、カウント禁止回路87が示されている。カウント禁止回路87は、カウンタ70から出力されるキャリーに基づいて、カウンタ70によるパルスCKのカウントを停止させる上述の停止回路80(図4等参照)の一つである。カウント禁止回路87は、カウンタ70から出力されるキャリーに基づいて、カウンタ70がパルスCKをカウントすることを禁止する。これにより、キャリーの出力後にパルスCKがノイズ等により入力されても、カウンタ70がそのパルスCKをカウントすることを防止することができる。
カウント禁止回路87は、例えば、カウンタ70がパルスCKをカウントすることを禁止するため、カウンタ70にパルスCKが入力される経路(具体的には、初段のフリップフロップ71の入力部)の電位を固定する。図9の形態では、カウント禁止回路87は、論理和回路79を有する。論理和回路79は、パルスCKとカウンタ70の最後段のフリップフロップ74からの出力信号との論理和を演算する。これにより、キャリーの出力後、カウンタ70の入力レベルはハイレベルに固定される。
図9には、検出禁止回路86が示されている。検出禁止回路86は、カウンタ70から出力されるキャリーに基づいて、検出回路50が異常信号を検出することを禁止する。これにより、キャリーの出力後にセンサ12から異常信号が新たに入力されても、異常検出信号Sdが検出回路50から新たに出力されることを防止することができる。
検出禁止回路86は、例えば、検出回路50が異常信号を検出することを禁止するため、検出回路50に異常信号が入力される経路(具体的には、センサ入力端子ST)の電位を固定する。図9の形態では、検出禁止回路86は、インバータ85と、PMOS84とを有する。インバータ85は、カウンタ70の出力信号を反転させる。検出禁止回路86は、キャリーが検出されると(ハイレベルのキャリーオーバー信号がインバータ85に入力されると)、PMOS84をオンさせる。これにより、センサ入力端子STがハイレベルにプルアップされる。よって、キャリーの出力後、検出回路50の入力レベルはハイレベルに固定される。
次に、カウンタ70に記録されている異常検出回数のデータ読み出し方法について説明する。
カウンタ70は、桁上がり時にキャリーを出力する。外部装置23は、チェック端子13に入力するチェックパルスeの数を、カウンタ70からキャリーが出力されるまでカウントする。外部装置23は、センサ入力端子STがハイレベルに固定されたことを入出力ポートによって検知することによって、カウンタ70からキャリーが出力されたことを検出できる。
ここで、カウンタ70のキャリーが検出されるまでにカウンタ70に入力するチェックパルスeの数をXとする。また、カウンタ70に保持されているカウント値をYとする。また、カウンタ70のフリップフロップの縦続接続数をnとする。この場合、『Y=2(n−1)−X』という関係が成立する。外部装置23は、関係式『Y=2(n−1)−X』に従って、チェックパルスeを入力される前の状態でカウンタ70に保持されているカウント値Yを算出できる。つまり、外部装置23は、カウント値Yを外部から読み出すことができる。
例えば図10は、チェックパルスeを入力される前の状態Taでカウンタ70に保持されているカウント値Yが3の場合を示す。外部装置23は、5個のチェックパルスeを入力した段階でセンサ入力端子STがハイレベルに固定された場合、異常検出回数を表すカウント値Yが3であると検出できる。
以上、電池パック、二次電池保護集積回路、二次電池保護装置及びデータ読み出し方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
例えば、カバーの開封を検知するセンサは、受光センサに限られない。センサは、例えば、ケースの開封によって接点が物理的に切り替わる機械的スイッチでもよい。例えば、リミットスイッチ、マイクロスイッチなどが挙げられる。
センサ12の個数は、一つでも複数でもよい。複数のセンサ12が、一つのセンサ入力端子STに共通に接続されてもよいし、複数のセンサ12が、それぞれ、異なる複数のセンサ入力端子STに接続されてもよい。
また、例えば、充電制御トランジスタと放電制御トランジスタの配置位置は、図示の位置に対して互いに置換されてもよい。また、スイッチ回路は、保護ICに内蔵されてもよい。