JP6790226B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6790226B2 JP6790226B2 JP2019502503A JP2019502503A JP6790226B2 JP 6790226 B2 JP6790226 B2 JP 6790226B2 JP 2019502503 A JP2019502503 A JP 2019502503A JP 2019502503 A JP2019502503 A JP 2019502503A JP 6790226 B2 JP6790226 B2 JP 6790226B2
- Authority
- JP
- Japan
- Prior art keywords
- coating layer
- insulating substrate
- semiconductor device
- adhesive force
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、この発明を実施するための実施の形態1に係る半導体装置の断面模式図である。また、図2は、図1中の破線で囲まれた領域IIの部分拡大図である。図1および図2において、本実施の形態の半導体装置1は、半導体チップ2と、第1部材3と、絶縁基板4と、第2部材5と、放熱ベース板6とを備えており、それらは封止材7で充填されたケース8に収納されている。封止材7は、放熱ベース板6とケース8とで密閉された空間に充填されている。
(1)カップリング剤、接着剤の使用
第1コーティング層11を形成後、その表面にシランカップリング剤、トリアジンチオール化合物含有接着剤など塗布し、続けて第2コーティング層12を塗布して硬化させる。このような工程によって、第1コーティング層11と第2コーティング層12と間の架橋反応などの化学結合が確実に促進され、F1よりF2が大きくなる。シランカップリング剤を用いた場合、第1コーティング層11と第2コーティング層12との間に存在するシリコン原子の濃度が、第1コーティング層11と第1部材3との間に存在するシリコン原子の濃度よりも高くなる。また、トリアジンチオール化合物含有接着剤を用いた場合、第1コーティング層11と第2コーティング層12との間に存在する硫黄原子の濃度が、第1コーティング層11と第1部材3との間に存在する硫黄原子の濃度よりも高くなる。
(2)プラズマ照射による表面活性化
第1コーティング層11を形成後、その表面を希ガス・大気圧プラズマの照射により活性化する。その後第2コーティング層12を塗布して硬化させる。このような工程によって、第1コーティング層11と第2コーティング層12と間の架橋反応などの化学結合が確実に促進され、F1よりF2が大きくなる。このような方法を用いた場合、第1コーティング層11と第2コーティング層12との間の接着面の表面粗さが、第1コーティング層11と第1部材3との間の接着面の表面粗さよりも大きくなる。
(3)エッチング、櫛状治具による凹凸生成
第1コーティング層11を形成後、その表面にエッチングまたは櫛状治具で凹凸を形成する。その後第2コーティング層12を塗布して硬化させる。このような工程によって、第1コーティング層11と第2コーティング層12と間の接着面積が拡大され、F1よりF2が大きくなる。このような方法を用いた場合、第1コーティング層11と第2コーティング層12との間の表面粗さが、第1コーティング層11と第1部材3との間の表面粗さよりも大きくなる。
(4)やすり、サンドブラストによる表面荒らし加工
第1コーティング層11を形成後、その表面にやすりまたはサンドブラストで表面を荒らす。その後第2コーティング層12を塗布して硬化させる。このような工程によって、第1コーティング層11と第2コーティング層12と間の接着面積が拡大され、F1よりF2が大きくなる。このような方法を用いた場合、第1コーティング層11と第2コーティング層12との間の表面粗さが、第1コーティング層11と第1部材3との間の表面粗さよりも大きくなる。
実施の形態2に係る半導体装置は、実施の形態1に係る半導体装置の構成を備えるが、第1コーティング層11の体積抵抗率が第2コーティング層12の体積抵抗率より低いことが特定されている点で異なる。
図4は、この発明を実施するための実施の形態3にかかる半導体装置の断面模式図である。また、図5は図4中の破線で囲まれた領域Xの部分拡大図である。図4および図5において、本実施の形態の半導体装置1は、半導体チップ2と、第1部材3と、絶縁基板4と、第2部材5と、放熱ベース板6とを備えている。第2部材5の絶縁基板4に対抗する面と反対の面にははんだ層9が配置されており、このはんだ層9を介して第2部材5は放熱ベース板6と電気的および機械的に接続されている。ここまでの構成は、実施の形態1と同様である。
図6は、この発明を実施するための実施の形態4に係る半導体装置の断面模式図である。また、図7は、図6中の破線で囲まれた領域VIIの部分拡大図である。図6および図7において、本実施の形態の半導体装置1は、半導体チップ2と、第1部材3と、絶縁基板4と、第2部材5と、放熱ベース板6とを備えている。第2部材5の絶縁基板4に対向する面と反対側の面にははんだ層9が配置されており、このはんだ層9を介して第2部材5は放熱ベース板6と電気的および機械的に接続されている。また、第1部材3の外周部には、第1部材3の第2面3B(表面)の外周端、第1部材3の第3面3C(側面)および絶縁基板4の一方の面までを覆う第1コーティング層11が配置されている。さらに、第1部材3の第2面3B(半導体チップ2が配置された側の表面)から第1コーティング層の表面および絶縁基板4の一方の表面までを覆う第2コーティング層12が配置されている。ここまでの構成は、実施の形態1と同様である。
Claims (13)
- 絶縁性を有する絶縁基板と、
前記絶縁基板の一方の表面に設けられており、かつ前記絶縁基板と対向する第1面と、前記第1面とは反対側に位置する第2面とを有する第1部材と、
前記第2面に配置された半導体チップと、
前記絶縁基板の他方の表面に設けられた第2部材と、
前記第1部材の前記第1面の外周端部を覆う第1コーティング層と、
前記第1部材と前記第1コーティング層との接続境界部、前記第1コーティング層の表面、および前記絶縁基板と前記第1コーティング層との接続境界部を覆う第2コーティング層と、
前記絶縁基板、前記第1部材、前記半導体チップ、前記第2部材、前記第1コーティング層および前記第2コーティング層を封止する封止材とをさらに備え、
前記第1コーティング層の誘電率は、前記第2コーティング層の誘電率よりも高く、
前記第1コーティング層と前記第2コーティング層との間の接着力が、前記第1コーティング層と前記第1部材との間の接着力よりも高い、半導体装置。 - 絶縁性を有する絶縁基板と、
前記絶縁基板の一方の表面に設けられており、かつ前記絶縁基板と対向する第1面と、前記第1面とは反対側に位置する第2面とを有する第1部材と、
前記第2面に配置された半導体チップと、
前記絶縁基板の他方の表面に設けられた第2部材と、
前記第1部材の前記第1面の外周端部を覆う第1コーティング層と、
前記第1コーティング層の表面を覆う第2コーティング層と、
前記絶縁基板、前記第1部材、前記半導体チップ、前記第2部材、前記第1コーティング層および前記第2コーティング層を封止する封止材とをさらに備え、
前記第1コーティング層の誘電率は、前記第2コーティング層の誘電率よりも高く、
前記第1コーティング層と前記第2コーティング層との間の接着力が、前記第1コーティング層と前記第1部材との間の接着力よりも高く、
前記第1コーティング層と前記第2コーティング層との間に存在するシリコン原子の濃度が、前記第1コーティング層と前記第1部材との間に存在するシリコン原子の濃度よりも高い、半導体装置。 - 前記第1コーティング層と前記第2コーティング層との間に存在する硫黄原子の濃度が、前記第1コーティング層と前記第1部材との間に存在する硫黄原子の濃度よりも高い、請求項1または2に記載の半導体装置。
- 前記第1コーティング層と前記第2コーティング層との間の表面粗さが、前記第1コーティング層と前記第1部材との間の表面粗さよりも大きい、請求項1または2に記載の半導体装置。
- 前記第1コーティング層は半導電性を有し、
前記第2コーティング層は絶縁性を有する、請求項1〜4のいずれか1項に記載の半導体装置。 - 前記第1部材は、前記第1面と前記第2面とを接続する第3面をさらに有し、
前記第1コーティング層は、前記第1部材の前記第3面の全体を覆う、請求項1〜5のいずれか1項に記載の半導体装置。 - 前記第2部材は、前記絶縁基板と対向する第4面と、前記第4面とは反対側に位置する第5面とを有し、
前記第2部材の前記第4面の外周端部を覆う第3コーティング層と、
前記第3コーティング層の前記表面および前記絶縁基板の前記一方の表面までを覆う第4コーティング層とをさらに備え、
前記第3コーティング層および前記第4コーティング層は前記封止材に封止され、
前記第3コーティング層の誘電率は、前記第4コーティング層の誘電率よりも高く、
前記第3コーティング層と前記第4コーティング層との間の接着力が、前記第3コーティング層と前記第2部材との間の接着力よりも高い、請求項1〜6のいずれか1項に記載の半導体装置。 - 絶縁性を有する絶縁基板と、
前記絶縁基板の一方の表面に設けられており、かつ前記絶縁基板と対向する第1面と、前記第1面とは反対側に位置する第2面とを有する第1部材と、
前記第1部材の前記第2面に配置された半導体チップと、
前記絶縁基板の他方の表面に設けられており、かつ前記絶縁基板と対向する第4面と、前記第4面とは反対側に位置する第5面とを有する第2部材と、
前記第2部材の前記第4面の外周端部を覆う第3コーティング層と、
前記第3コーティング層の表面を覆う第4コーティング層と、
前記絶縁基板、前記第1部材、前記半導体チップ、前記第2部材、前記第3コーティング層および前記第4コーティング層を封止する封止材とを備え、
前記第3コーティング層の誘電率は、前記第4コーティング層の誘電率よりも高く、
前記第3コーティング層と前記第4コーティング層との間の接着力が、前記第3コーティング層と前記第2部材との間の接着力よりも高い、半導体装置。 - 前記第3コーティング層と前記第4コーティング層との間に存在するシリコン原子の濃度が、前記第3コーティング層と前記第2部材との間に存在するシリコン原子の濃度よりも高い、請求項7または請求項8に記載の半導体装置。
- 前記第3コーティング層と前記第4コーティング層との間に存在する硫黄原子の濃度が、前記第3コーティング層と前記第2部材との間に存在する硫黄原子の濃度よりも高い、請求項7または請求項8に記載の半導体装置。
- 前記第3コーティング層と前記第4コーティング層との間の表面粗さが、前記第3コーティング層と前記第2部材との間の表面粗さがよりも大きい、請求項7または請求項8に記載の半導体装置。
- 前記第3コーティング層は半導電性を有し、
前記第4コーティング層は絶縁性を有する、請求項7〜11のいずれか1項に記載の半導体装置。 - 前記第2部材は、前記第4面と前記第5面とを接続する第6面をさらに有し、
前記第3コーティング層は、前記第2部材の前記第6面の全体を覆う、請求項7〜12のいずれか1項に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017040040 | 2017-03-03 | ||
JP2017040040 | 2017-03-03 | ||
PCT/JP2018/001799 WO2018159152A1 (ja) | 2017-03-03 | 2018-01-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018159152A1 JPWO2018159152A1 (ja) | 2019-06-27 |
JP6790226B2 true JP6790226B2 (ja) | 2020-11-25 |
Family
ID=63370331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019502503A Active JP6790226B2 (ja) | 2017-03-03 | 2018-01-22 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6790226B2 (ja) |
WO (1) | WO2018159152A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7325747B2 (ja) * | 2019-02-07 | 2023-08-15 | 積水化学工業株式会社 | 半導体装置 |
WO2021229673A1 (ja) * | 2020-05-12 | 2021-11-18 | 三菱電機株式会社 | 電力用半導体装置 |
JP7276627B1 (ja) * | 2022-06-30 | 2023-05-18 | 三菱電機株式会社 | 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076197A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Corp | 半導体装置用基板及び半導体装置 |
JP2010109011A (ja) * | 2008-10-28 | 2010-05-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2013157598A (ja) * | 2012-01-06 | 2013-08-15 | Mitsubishi Electric Corp | 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 |
JP5900620B2 (ja) * | 2012-07-05 | 2016-04-06 | 三菱電機株式会社 | 半導体装置 |
WO2014009996A1 (ja) * | 2012-07-11 | 2014-01-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP6540324B2 (ja) * | 2015-07-23 | 2019-07-10 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
-
2018
- 2018-01-22 JP JP2019502503A patent/JP6790226B2/ja active Active
- 2018-01-22 WO PCT/JP2018/001799 patent/WO2018159152A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2018159152A1 (ja) | 2018-09-07 |
JPWO2018159152A1 (ja) | 2019-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171773B2 (en) | Semiconductor device | |
JP6790226B2 (ja) | 半導体装置 | |
WO2010092905A1 (ja) | 絶縁回路基板、インバータ装置、及びパワー半導体装置 | |
US20120293964A1 (en) | Power electronic module with non-linear resistive field grading and method for its manufacturing | |
EP3276660B1 (en) | Double-encapsulated power semiconductor module and method for producing the same | |
JP2007012831A (ja) | パワー半導体装置 | |
JP5843539B2 (ja) | 半導体装置及び当該半導体装置の製造方法 | |
WO2017082122A1 (ja) | パワーモジュール | |
US10601307B1 (en) | Semiconductor device and method for manufacturing the same | |
JP6246057B2 (ja) | 半導体装置 | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
CN113206048B (zh) | 半导体装置及其制造方法 | |
JP5892796B2 (ja) | 高圧モジュール | |
WO2006038644A1 (ja) | 樹脂で被覆した高耐電圧半導体装置及びその製造方法 | |
JP5921723B2 (ja) | 半導体装置 | |
JP2002076204A (ja) | 樹脂付金属板状体 | |
JP2017224778A (ja) | 半導体装置 | |
WO2015170488A1 (ja) | 半導体装置及びその製造方法 | |
JP6891075B2 (ja) | パワー半導体モジュール | |
JP7293978B2 (ja) | 半導体装置 | |
JP7086324B2 (ja) | 電力用半導体装置 | |
JP7367352B2 (ja) | 半導体モジュール、車両、および半導体モジュールの製造方法 | |
WO2022259503A1 (ja) | 圧接型半導体装置 | |
US11257732B2 (en) | Semiconductor module and semiconductor device | |
JP2003086764A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6790226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |