JP6777204B2 - Image sensor - Google Patents
Image sensor Download PDFInfo
- Publication number
- JP6777204B2 JP6777204B2 JP2019149146A JP2019149146A JP6777204B2 JP 6777204 B2 JP6777204 B2 JP 6777204B2 JP 2019149146 A JP2019149146 A JP 2019149146A JP 2019149146 A JP2019149146 A JP 2019149146A JP 6777204 B2 JP6777204 B2 JP 6777204B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- transistor
- image pickup
- circuit
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、撮像素子に関する。 The present invention relates to an image sensor.
近年、電子カメラなどの撮像装置では、CMOS型の撮像素子が注目されている。これら撮像素子の受光面には、光電変換を行って電気信号を出力する画素部が配列される。さらに、この受光面には、電気信号を外部に読み出すための信号線や、画素部を駆動するための制御線なども近接して設けられる。 In recent years, CMOS type image pickup devices have attracted attention in image pickup devices such as electronic cameras. On the light receiving surface of these image pickup devices, pixel portions that perform photoelectric conversion and output an electric signal are arranged. Further, a signal line for reading an electric signal to the outside, a control line for driving the pixel unit, and the like are also provided close to the light receiving surface.
なお、特許文献1には、受光面で電気信号を生成し、その電気信号を反対面の電極に出力する構成が開示されている。
In addition,
また、特許文献2には、受光面で生成した電気信号を反対面の配線層で読み出す裏面入射型の撮像素子が開示されている。この裏面入射型の撮像素子は、配線層側の電極を介して、別の信号処理チップに接続される。 Further, Patent Document 2 discloses a back surface incident type image sensor that reads out an electric signal generated on the light receiving surface by a wiring layer on the opposite surface. This backside incident type image sensor is connected to another signal processing chip via an electrode on the wiring layer side.
上述した従来技術では、半導体基板の受光面に、画素部や配線構造などを複雑に集積する必要がある。そのため、撮像素子の製造プロセスは、工程数が多くかつ複雑になる。そのため、従来技術では、撮像素子の撮像性能を最優先した設計ルールや製造プロセスを実施しづらいという問題点がある。 In the above-mentioned conventional technique, it is necessary to complicatedly integrate the pixel portion, the wiring structure, and the like on the light receiving surface of the semiconductor substrate. Therefore, the manufacturing process of the image sensor has many steps and is complicated. Therefore, in the prior art, there is a problem that it is difficult to implement a design rule or a manufacturing process that gives the highest priority to the imaging performance of the image sensor.
本発明の一例の撮像素子は、光が入射される第1チップと第1チップに接続される第2チップとを有する撮像素子であって、光を電荷に変換する光電変換部と光電変換部に接続され、光電変換部で変換された電荷に基づく信号を読出線に読み出すためのトランジスタを含む読出回路とを有する複数の画素と、トランジスタのゲートに接続され、トランジスタを制御するための制御信号が出力される制御線と、を備え、光電変換部は、第1チップに配置され、トランジスタおよび制御線は、第2チップに配置される。 An image pickup device of an example of the present invention is an image pickup device having a first chip on which light is incident and a second chip connected to the first chip, and is a photoelectric conversion unit and a photoelectric conversion unit that convert light into charges. A plurality of pixels having a read circuit including a transistor for reading a signal based on the charge converted by the photoelectric conversion unit to the read line, and a control connected to the gate of the transistor to control the transistor. A control line from which a signal is output is provided, a photoelectric conversion unit is arranged on the first chip, and a transistor and a control line are arranged on the second chip.
本発明の一例によれば、撮像性能の向上に適した撮像素子の構造を提供できる。 According to an example of the present invention, it is possible to provide a structure of an image pickup device suitable for improving image pickup performance.
《第1実施形態》
第1実施形態は、第1チップに受光素子を配置し、第2チップに転送トランジスタなどを配置する。
<< First Embodiment >>
In the first embodiment, the light receiving element is arranged on the first chip, and the transfer transistor or the like is arranged on the second chip.
図1は、撮像素子10の画素断面を示す図である。図2は、撮像素子10の1画素分の等価回路図である。図3は、第1チップ11および第2チップ12の上面図である。なお、図1に示す画素断面は、図3中に示す点線箇所の断面である。
FIG. 1 is a diagram showing a pixel cross section of the image sensor 10. FIG. 2 is an equivalent circuit diagram for one pixel of the image sensor 10. FIG. 3 is a top view of the
これらの図に示すように、第1チップ11は、半導体の基板11xを土台にして形成される。この基板11xの受光面16x側には、受光画素1が形成される。この受光画素1には、受光素子PDが設けられる。受光素子PDの上方には、層間膜11yを介して、マイクロレンズ23が形成される。この受光素子PDは、配線層17を介して貫通配線20に電気接続される。貫通配線20は、素子分離域22に設けたスルーホールに形成される。この貫通配線20は、導電性の埋め込み配線18と、スルーホールの内周壁を絶縁する絶縁膜19とから構成される。基板11xの反対面16yには、絶縁膜11zが膜形成される。貫通配線20は、この絶縁膜11zを貫通して反対面16yに現れる。この貫通箇所にはマイクロパッド13が形成される。
As shown in these figures, the
第2チップ12は、半導体の基板12xを土台にして形成される。この基板12xの少なくとも一方の面(形成面)には、貫通配線20に各対応して読み出し回路30が形成される。この形成面には、対向するマイクロパッド13と位置を合わせて、マイクロパッド14がそれぞれ形成される。このマイクロパッド14の直下にはスルーホール25が形成される。このスルーホール25の内周壁には、絶縁膜26が形成される。このスルーホール25を介して、マイクロパッド14は、転送トランジスタQTのソース/ドレイン領域27にオーミック接触する。このソース/ドレイン領域27とフローティングディフュージョンFDとの領域間には、絶縁膜を介して転送トランジスタQTのゲート28が設けられる。さらに、フローティングディフュージョンFDと、基準電圧VDDが印加されるリセットドレイン31との領域間には、絶縁膜を介してリセットトランジスタQRのゲート29が設けられる。なお、フローティングディフュージョンFDの電圧は、不図示の配線層を介して、増幅素子QAのゲート32に供給される。増幅素子QAのソース33と、選択トランジスタQSのソース/ドレイン領域35との領域間には、絶縁膜を介して選択トランジスタQSのゲート34が設けられる。このソース/ドレイン領域35は、読み出し線36に接続される。
The
上述した構成に加えて、第2チップ12には、読み出し回路30に制御信号を与える垂直走査回路、リセットノイズを除去するための相関二重サンプリング回路、読み出し回路30の出力(画像信号)を主走査方向に順次読み出すための水平走査回路、および画像信号を増幅する出力アンプなども形成される。
In addition to the above-described configuration, the
上述した第1チップ11および第2チップ12は、それぞれ独立した製造工程を経て完成する。この第1チップ11の反対面16yと、第2チップ12の読み出し回路30とは対向する向きに重ねて配置される。この状態で、貫通配線20のマイクロパッド13と、読み出し回路30のマイクロパッド14との間は、マイクロバンプ15によって電気的に接合される。
The
(画像信号の読み出し手順)
第1チップ11側の受光素子PDは、入射光を光電変換して信号電荷を生成する。このとき、転送トランジスタQTを非導通に保つことにより、受光素子PDは信号電荷を蓄積する。
(Procedure for reading image signal)
The light receiving element PD on the
一方、第2チップ12側のフローティングディフュージョンFDには、リセットトランジスタQRを導通させることによって、基準電位VDDが印加される。その後に、リセットトランジスタQRが遮断されることにより、フローティングディフュージョンFDはフローティング状態となり、遮断時の電位をリセット電位として保持する。
On the other hand, the reference potential VDD is applied to the floating diffusion FD on the
選択トランジスタQSは、読み出し行の選択タイミングに合わせて導通制御される。このとき、読み出し線36および選択トランジスタQSを介して、増幅素子QAに電流が供給されてソースホロワ回路を構成する。その結果、フローティングディフュージョンFDのリセット電位は、読み出し線36へ出力される。相関二重サンプリング回路は、このリセット電位を保持する。
The selection transistor QS is conduction-controlled according to the selection timing of the read line. At this time, a current is supplied to the amplification element QA via the read
次に、第2チップ12側において、転送トランジスタQTが一時的に導通する。その結果、第1チップ11側の受光素子PDと、第2チップ12側のフローティングディフュージョンFDとが電気的に接続される。このとき、受光素子PDに蓄積された信号電荷は、このフローティングディフュージョンFDとの間の電位差によって誘引される。すると、第1チップ11a側の信号電荷は、配線層17、貫通配線20、マイクロパッド13、マイクロバンプ15、マイクロパッド14、および転送トランジスタQTという経路を通って、第2チップ12a側のフローティングディフュージョンFDまで転送される。
Next, the transfer transistor QT temporarily conducts on the
この信号電荷の分だけ、フローティングディフュージョンFDのリセット電位が変化し、信号電位となる。この信号電位は、増幅素子QAおよび選択トランジスタQSを経て、読み出し線36に出力される。相関二重サンプリング回路は、この信号電位と、先に保持したリセット電位との差分を生成し、真の画像信号として出力する。この画像信号は、水平走査回路、出力アンプを経て、外部に読み出される。
The reset potential of the floating diffusion FD changes by the amount of this signal charge, and becomes a signal potential. This signal potential is output to the read
(第1実施形態の効果など)
第1実施形態では、第1チップ11に受光素子PDおよび貫通配線20を配置し、第2チップ12に読み出し回路30を配置する。このように素子構造を2分割することにより、第1チップ11の製造工程では、読み出し回路30の形成工程が不要となる。そのため、受光素子PDの素子性能に特化した設計ルールや製造プロセスを採用することが可能になる。したがって、撮像性能の高い撮像素子10を実現することが可能になる。
(Effects of the first embodiment, etc.)
In the first embodiment, the light receiving element PD and the through
また、第2チップ12側では、受光素子PDのスペースが不要となる。そのため、回路設計上の余裕が広く、デザインルールの緩和によって歩留り向上が可能になる。さらに、このスペースの余裕分を活かして、画素ごとに信号電荷のメモリ領域などを設けることにより、グローバル電子シャッターを実現することも可能になる。また、画素単位または行単位にAD変換回路を追加することによって、デジタル画像信号を出力する撮像素子10を実現することも可能になる。
Further, on the
特に、第1実施形態では、第1チップ11の受光素子PDには、信号読み出しに関する制御信号を与える必要がない。そのため、第1チップ11には、制御信号を与えるための配線層を設ける必要がない。したがって、受光素子PDの上の層に配線層を設ける必要がなく、配線層による受光ケラレなどの弊害は生じない。
In particular, in the first embodiment, it is not necessary to give a control signal related to signal reading to the light receiving element PD of the
また、制御信号の配線層を第1チップ11から省くことにより、受光面の層構造を薄膜化することが可能になる。その結果、マイクロレンズ23と受光素子PDを一段と近接させることが可能になり、マイクロレンズ23の斜入射光を受光素子PDに効率入射させることが可能になる。特に、一眼レフ用の大型撮像素子では、撮像エリアの周辺端における輝度シェーディングが改善し、撮像画像の周辺画質を高めることが可能になる。
Further, by omitting the wiring layer for the control signal from the
なお、第2チップ12側には、読み出し回路30が存在する。そのため、この読み出し回路30を遮光することが好ましい。しかし、読み出し回路30の上方は、第1チップ11で覆われるため、遮光層を省略したり薄膜化することが可能になる。
A
さらに、第1実施形態では、受光面16xに従来配置されていた読み出し回路30を、第2チップ12に移したため、受光画素1の実装スペースに余裕が生じる。そのため、受光素子PDの面積を拡大して、撮像素子10の受光性能を高めることが可能になる。逆に、受光画素1を縮小することによって、更なる高画素化を図ることも可能になる。
Further, in the first embodiment, since the
また、受光素子PDの受光形状の等方性を高めることにより、撮像素子10の受光性能を高めることも可能になる。 Further, by improving the isotropic shape of the light receiving element PD, it is possible to improve the light receiving performance of the image sensor 10.
さらに、第2チップ12側では、受光素子PDが無い分だけ実装スペースに余裕が生じる。この実装スペースの余裕を活かして、読み出し回路30内の信号線の短縮を行うことができる。その結果、信号遅延の低減、ノイズ低減、動作速度の向上などを達成できる。
Further, on the
また、第1チップ11と第2チップ12との特性や相性を選んで組み立てることにより、撮像素子10の歩留まりを一段と高めることが可能になる。
Further, by selecting and assembling the characteristics and compatibility of the
《第2実施形態》
第2実施形態は、第1チップに受光素子と転送トランジスタを配置し、第2チップにリセットトランジスタなどを配置する。なお、画像信号の読み出し手順については、第1実施形態と同様のため、ここでの説明を省略する。
<< Second Embodiment >>
In the second embodiment, the light receiving element and the transfer transistor are arranged on the first chip, and the reset transistor and the like are arranged on the second chip. Since the procedure for reading the image signal is the same as that in the first embodiment, the description thereof will be omitted here.
図4は、撮像素子10aの画素断面を示す図である。図5は、撮像素子10aの1画素分の等価回路図である。図6は、第1チップ11aおよび第2チップ12aの上面図である。なお、図4に示す画素断面は、図6中に示す点線部分の断面である。
FIG. 4 is a diagram showing a pixel cross section of the image sensor 10a. FIG. 5 is an equivalent circuit diagram for one pixel of the image sensor 10a. FIG. 6 is a top view of the first chip 11a and the
以下、これらの図を参照して、撮像素子10aの構成を説明する。 Hereinafter, the configuration of the image pickup device 10a will be described with reference to these figures.
第1チップ11aの受光画素1aには、受光素子PDおよび転送トランジスタQTが形成される。この転送トランジスタQTのゲート28aは、受光素子PDと拡散領域FDxとの領域間に、絶縁膜を介して設けられる。この拡散領域FDxは、配線層17aを介して貫通配線20に接続される。この貫通配線20は、受光画素1aの素子分離域22に設けたスルーホールを介して、反対面16yまで貫通する。この反対面16yの貫通箇所にはマイクロパッド13が形成される。
A light receiving element PD and a transfer transistor QT are formed on the light receiving pixel 1a of the first chip 11a. The
第2チップ12aの形成面には、貫通配線20に各対応して、読み出し回路30aが形成される。この読み出し回路30aには、対向するマイクロパッド13と位置を合わせるように、マイクロパッド14がそれぞれ設けられる。このマイクロパッド14は、スルーホール25を介して拡散領域FDyにオーミック接触する。これらの拡散領域FDx,貫通配線20,拡散領域FDyは電気的に一体接続され、フローティングディフュージョンFDとして機能する。拡散領域FDyと、基準電圧VDDが印加されるリセットドレイン31との領域間には、絶縁膜を介してリセットトランジスタQRのゲート29aが設けられる。なお、拡散領域FDyの電圧は、不図示の配線層を介して、増幅素子QAのゲート32aに供給される。増幅素子QAのソース33aと、選択トランジスタQSのソース/ドレイン領域35aとの領域間には、絶縁膜を介して選択トランジスタQSのゲート34aが設けられる。このソース/ドレイン領域35aは、読み出し線36に接続される。
A read-
なお、第1チップ11aには、転送トランジスタQTのゲート28aに制御信号を与えるための駆動回路が設けられる。
The first chip 11a is provided with a drive circuit for giving a control signal to the
また、第2チップ12aには、読み出し回路30aに制御信号を与える垂直走査回路、リセットノイズを除去するための相関二重サンプリング回路、読み出し回路30aの出力(画像信号)を主走査方向に順次読み出すための水平走査回路、および画像信号を増幅する出力アンプなども形成される。
Further, the
上述した貫通配線20のマイクロパッド13と、読み出し回路30aのマイクロパッド14とは、マイクロバンプ15を介して電気的に接合される。
The
第2実施形態においても、素子構造を、第1チップ11aと第2チップ12aとに分けることにより、第1実施形態と同様の作用効果を得ることできる。
Also in the second embodiment, by dividing the element structure into the first chip 11a and the
さらに、第2実施形態では、第1チップ11a上に受光素子PDと転送トランジスタQTを配置するため、信号電荷の転送残りを防ぐことが可能になる。 Further, in the second embodiment, since the light receiving element PD and the transfer transistor QT are arranged on the first chip 11a, it is possible to prevent the remaining transfer of the signal charge.
《第3実施形態》
第3実施形態は、第1チップに受光素子と転送トランジスタとリセットトランジスタを配置し、第2チップに増幅素子などを配置する。なお、画像信号の読み出し手順については、第1実施形態と同様のため、ここでの説明を省略する。
<< Third Embodiment >>
In the third embodiment, a light receiving element, a transfer transistor, and a reset transistor are arranged on the first chip, and an amplification element or the like is arranged on the second chip. Since the procedure for reading the image signal is the same as that in the first embodiment, the description thereof will be omitted here.
図7[A]は、撮像素子10bの構成部品である第1チップ11bの上面図(1画素分)である。図7[B]は、撮像素子10bの構成部品である第2チップ12bの上面図(1画素分)である。図7[C]は、撮像素子10bの1画素分の等価回路図である。
FIG. 7A is a top view (for one pixel) of the
以下、これらの図を参照して、撮像素子10bの構成を説明する。 Hereinafter, the configuration of the image pickup device 10b will be described with reference to these figures.
第1チップ11bの受光画素1bには、受光素子PD、転送トランジスタQT、およびリセットトランジスタQRが形成される。この転送トランジスタQTのゲート28bは、受光素子PDとフローティングディフュージョンFDとの領域間に、絶縁膜を介して設けられる。フローティングディフュージョンFDと、基準電圧VDDが印加されるリセットドレイン31bとの領域間には、絶縁膜を介してリセットトランジスタQRのゲート29bが設けられる。また、フローティングディフュージョンFDは、貫通配線20に接続される。この貫通配線20は、スルーホールを介して反対面まで貫通する。この貫通箇所にはマイクロパッド13が設けられる。
A light receiving element PD, a transfer transistor QT, and a reset transistor QR are formed on the light receiving pixel 1b of the
一方、第2チップ12bには、貫通配線20に各対応して読み出し回路30bが形成される。この読み出し回路30bのマイクロパッド14は、マイクロバンプによって、第1チップ11bのマイクロパッド13と電気的に接合される。このマイクロパッド14は、増幅素子QAのゲート32bに接続される。一方、増幅素子QAのドレインには電源電圧が印加される。増幅素子QAのソース33bと、選択トランジスタQSのソース/ドレイン領域35bとの領域間には、絶縁膜を介して選択トランジスタQSのゲート34bが設けられる。このソース/ドレイン領域35bは、読み出し線36に接続される。
On the other hand, a read-out circuit 30b is formed on the
なお、第1チップ11bには、ゲート28b、29bに制御信号を与えるための駆動回路が設けられる。
The
また、第2チップ12bには、読み出し回路30bに制御信号を与える垂直走査回路、リセットノイズを除去するための相関二重サンプリング回路、読み出し回路30bの出力(画像信号)を主走査方向に順次読み出すための水平走査回路、および画像信号を増幅する出力アンプなども形成される。
Further, the
第3実施形態においても、素子構造を、第1チップ11bと第2チップ12bとに分けることにより、第2実施形態と同様の効果を得ることできる。
Also in the third embodiment, the same effect as that of the second embodiment can be obtained by dividing the element structure into the
さらに、第3実施形態では、第1チップ11a上に受光素子PDとリセットトランジスタQRを配置するため、信号電荷のリセット残りを防ぐことが可能になる。 Further, in the third embodiment, since the light receiving element PD and the reset transistor QR are arranged on the first chip 11a, it is possible to prevent the remaining reset of the signal charge.
《第4実施形態》
第4実施形態は、第1チップに受光素子と転送トランジスタとリセットトランジスタと増幅素子を配置し、第2チップに選択トランジスタなどを配置する。なお、画像信号の読み出し手順については、第1実施形態と同様のため、ここでの説明を省略する。
<< Fourth Embodiment >>
In the fourth embodiment, a light receiving element, a transfer transistor, a reset transistor, and an amplification element are arranged on the first chip, and a selection transistor or the like is arranged on the second chip. Since the procedure for reading the image signal is the same as that in the first embodiment, the description thereof will be omitted here.
図8[A]は、撮像素子10cの構成部品である第1チップ11cの上面図(1画素分)である。図8[B]は、撮像素子10cの構成部品である第2チップ12cの上面図(1画素分)である。図8[C]は、撮像素子10cの1画素分の等価回路図である。
FIG. 8A is a top view (for one pixel) of the first chip 11c, which is a component of the image sensor 10c. FIG. 8B is a top view (for one pixel) of the
以下、これらの図を参照して、撮像素子10cの構成を説明する。 Hereinafter, the configuration of the image pickup device 10c will be described with reference to these figures.
第1チップ11cの受光画素1cには、受光素子PD、転送トランジスタQT、リセットトランジスタQR、および増幅素子QAが形成される。この転送トランジスタQTのゲート28cは、受光素子PDとフローティングディフュージョンFDとの領域間に、絶縁膜を介して設けられる。フローティングディフュージョンFDと、基準電圧VDDが印加されるリセットドレイン31cとの領域間には、絶縁膜を介してリセットトランジスタQRのゲート29cが設けられる。なお、フローティングディフュージョンFDの電圧は、不図示の配線層を介して、増幅素子QAのゲート32cに供給される。増幅素子QAのソース33cは、貫通配線20に接続される。この貫通配線20は、スルーホールを介して反対面まで貫通する。この反対面の貫通箇所には、マイクロパッド13が設けられる。
A light receiving element PD, a transfer transistor QT, a reset transistor QR, and an amplification element QA are formed on the light receiving pixel 1c of the first chip 11c. The
一方、第2チップ12cには、貫通配線20に各対応して、読み出し回路30cが形成される。この読み出し回路30cのマイクロパッド14は、マイクロバンプによって、第1チップ11cのマイクロパッド13と電気的に接合される。このマイクロパッド14は、選択トランジスタQSの一方のソース/ドレイン領域38に接続される。このソース/ドレイン領域38と、他方のソース/ドレイン領域35cとの領域間には、絶縁膜を介して選択トランジスタQSのゲート34cが設けられる。このソース/ドレイン領域35cは、読み出し線36に接続される。
On the other hand, a
なお、第1チップ11cには、ゲート28c、29cに制御信号を与えるための駆動回路が設けられる。
The first chip 11c is provided with a drive circuit for giving control signals to the
また、第2チップ12cには、読み出し回路30cに制御信号を与える垂直走査回路、リセットノイズを除去するための相関二重サンプリング回路、読み出し回路30cの出力(画像信号)を主走査方向に順次読み出すための水平走査回路、および画像信号を増幅する出力アンプなども形成される。
Further, the
第4実施形態においても、素子構造を、第1チップ11cと第2チップ12cとに分けることにより、第3実施形態と同様の効果を得ることできる。
Also in the fourth embodiment, the same effect as that of the third embodiment can be obtained by dividing the element structure into the first chip 11c and the
さらに、第4実施形態では、第1チップ11a上に受光素子PDから増幅素子QAまでを近接して配置する。そのため、短い配線距離で信号電荷をソースホロワ出力に変換することが可能になり、ノイズの悪影響を低減することができる。 Further, in the fourth embodiment, the light receiving element PD to the amplification element QA are arranged close to each other on the first chip 11a. Therefore, it is possible to convert the signal charge into the source hollower output with a short wiring distance, and it is possible to reduce the adverse effect of noise.
《第5実施形態》
第5実施形態は、第1チップに受光素子と転送トランジスタとリセットトランジスタと増幅素子と選択トランジスタを配置し、第2チップに後段の処理回路などを配置する。なお、画像信号の読み出し手順については、第1実施形態と同様のため、ここでの説明を省略する。
<< Fifth Embodiment >>
In the fifth embodiment, the light receiving element, the transfer transistor, the reset transistor, the amplification element, and the selection transistor are arranged on the first chip, and the processing circuit of the subsequent stage is arranged on the second chip. Since the procedure for reading the image signal is the same as that in the first embodiment, the description thereof will be omitted here.
図9[A]は、撮像素子10dの構成部品である第1チップ11dの上面図(1画素分)である。図9[B]は、撮像素子10dの構成部品である第2チップ12dの上面図(1画素分)である。図9[C]は、撮像素子10dの1画素分の等価回路図である。
FIG. 9A is a top view (for one pixel) of the first chip 11d, which is a component of the
以下、これらの図を参照して、撮像素子10dの構成を説明する。
Hereinafter, the configuration of the
第1チップ11dの受光画素1dには、受光素子PD、転送トランジスタQT、リセットトランジスタQR、増幅素子QA、および選択トランジスタQSが形成される。この転送トランジスタQTのゲート28dは、受光素子PDとフローティングディフュージョンFDとの領域間に、絶縁膜を介して設けられる。フローティングディフュージョンFDと、基準電圧VDDが印加されるリセットドレイン31dとの領域間には、絶縁膜を介してリセットトランジスタQRのゲート29dが設けられる。なお、フローティングディフュージョンFDの電圧は、不図示の配線層を介して、増幅素子QAのゲート32dに供給される。増幅素子QAのソース33dと、選択トランジスタQSのソース/ドレイン領域35dとの領域間には、絶縁膜を介して選択トランジスタQSのゲート34dが設けられる。このソース/ドレイン領域35dは、読み出し線36に接続される。この読み出し線36は、貫通配線20に接続される。この貫通配線20は、スルーホールを介して反対面まで貫通する。この反対面の貫通箇所には、マイクロパッド13が設けられる。
A light receiving element PD, a transfer transistor QT, a reset transistor QR, an amplification element QA, and a selection transistor QS are formed on the light receiving pixel 1d of the first chip 11d. The gate 28d of the transfer transistor QT is provided between the region of the light receiving element PD and the floating diffusion FD via an insulating film. A
一方、第2チップ12dには、貫通配線20に各対応して、読み出し回路30dが形成される。この読み出し回路30dのマイクロパッド14は、マイクロバンプによって、第1チップ11dのマイクロパッド13と電気的に接合される。この読み出し回路30dには、相関二重サンプリング回路(CDS)、カラムアンプ(CA)、またはカラムAD変換回路などを画素行の単位に備える。さらに、読み出し回路30dには、画像信号の前処理回路などを含めてもよい。
On the other hand, a
第5実施形態では、第2チップ12d側に、相関二重サンプリング回路や、AD変換回路などを余裕をもって搭載することが可能になる。さらに、読み出し回路30dを複数設けて画像信号を同時並行に処理させることにより、画像信号の出力を多チャンネル化することが可能になる。その結果、画像信号の読み出し時間および信号処理時間を短縮することが可能になる。
In the fifth embodiment, a correlated double sampling circuit, an AD conversion circuit, and the like can be mounted on the
《第6実施形態》
第6実施形態は、複数の受光画素を貫通配線に共通接続する実施形態である。
<< 6th Embodiment >>
The sixth embodiment is an embodiment in which a plurality of light receiving pixels are commonly connected to the through wiring.
図10[A]は、撮像素子10fの構成部品である第1チップ11fの上面図(4画素分)である。図10[B]は、撮像素子10fの構成部品である第2チップ12fの上面図(4画素分)である。図11は、撮像素子10fの4画素分の等価回路図である。
FIG. 10A is a top view (for 4 pixels) of the
以下、これらの図を参照して、撮像素子10fの構成を説明する。 Hereinafter, the configuration of the image pickup device 10f will be described with reference to these figures.
第1チップ11fの受光画素1fは、複数画素(ここでは横2画素×縦2画素)ごとに区画が設定される。この区画内には、4つの受光素子PD1〜PD4が設けられる。これらの受光素子PD1〜PD4には、転送トランジスタQT1〜QT4がそれぞれ設けられる。転送トランジスタQT1〜QT4のドレインは、共通配線71を介して貫通配線20に共通接続される。この貫通配線20は、スルーホールを介して反対面まで貫通する。この反対面の貫通箇所には、マイクロパッド13が設けられる。
The light receiving pixel 1f of the
一方、第2チップ12fには、貫通配線20に各対応して、読み出し回路30fが形成される。この読み出し回路30fのマイクロパッド14は、マイクロバンプによって、第1チップ11fのマイクロパッド13と電気的に接合される。この読み出し回路30fは、第2実施形態の読み出し回路30aと同様の回路構成を有する。その他、読み出し回路30fには、画素メモリ部や、AD変換回路などを設けてもよい。
On the other hand, a
このような構成では、転送トランジスタQT1〜QT4を、制御信号φTx1〜φTx4を用いて順次に導通させることにより、受光素子PD1〜PD4の信号電荷を時分割に読み出し回路30fに与えることができる。読み出し回路30fは、これらの信号電荷を時分割に取り込み、画像信号として順次に出力する。
In such a configuration, the signal charges of the light receiving elements PD1 to PD4 can be given to the
第6実施形態では、複数画素の区画ごとに一つの読み出し回路30fを備える。そのため、読み出し回路30fの設置数を、全画素数の数分の1まで減らすことが可能になる。
In the sixth embodiment, one
特に、第6実施形態では、横2画素×縦2画素を区画とするため、ベイヤ配列の最小色配列を一つの読み出し回路30fで処理することができる。したがって、読み出し回路30f内に、近接する信号間の処理回路(色差変換回路、画素数変換回路など)を実装することも可能になる。
In particular, in the sixth embodiment, since the division is 2 horizontal pixels x 2 vertical pixels, the minimum color array of the Bayer array can be processed by one
なお、第6実施形態では、区画のレイアウトを柔軟に設計することができる。例えば、列単位の受光画素1fを区画とし、列単位に読み出し回路30fを設けることも可能である。この場合、読み出し回路30f内にAD変換回路を設けることにより、列単位にAD変換を実施することが可能になる。
In the sixth embodiment, the layout of the section can be flexibly designed. For example, it is also possible to divide the light receiving pixel 1f in a row unit and provide a
なお、第6実施形態では、転送トランジスタQTの出力を貫通配線20に共通接続している。しかしながら、本発明はこれに限定されるものではない。例えば、第3実施形態〜第5実施形態の素子構造において、複数の受光画素を1区画として、貫通配線20に共通接続してもよい。この場合、区画内の転送トランジスタQTを順次に導通させることにより、読み出し回路は、区画内の受光画素の電気信号を時分割に取り込むことが可能になる。
In the sixth embodiment, the output of the transfer transistor QT is commonly connected to the through
《第7実施形態》
第7実施形態は、第1チップと第2チップの層間にインターポーザを設ける実施形態である。
<< 7th Embodiment >>
The seventh embodiment is an embodiment in which an interposer is provided between the layers of the first chip and the second chip.
図12は、第7実施形態の素子構造を示す図である。 FIG. 12 is a diagram showing an element structure of the seventh embodiment.
第7実施形態は、撮像素子10hを構成する第1チップ11hと、第2チップ12hとの層間に、貫通配線20を延長するインターポーザ81を配置する。このインターポーザ81の貫通配線82と、第1チップ11hのマイクロパッド13とは、マイクロバンプ15xによって電気的に接合される。また、インターポーザ81の貫通配線82と、第2チップ12hのマイクロパッド14は、マイクロバンプ15yによって電気的に接合される。
In the seventh embodiment, an
なお、このような構成は、第1実施形態〜第6実施形態のいずれの素子構造においても実現可能である。貫通配線20をインターポーザ81を用いて延長することが可能である。
It should be noted that such a configuration can be realized in any of the element structures of the first to sixth embodiments. The through
このように、インターポーザ81を層間に挿入することにより、第2チップ12h側で発生する熱を、インターポーザ81で断熱することが可能になる。また、インターポーザ81をヒートシンクとして利用することで、第2チップ12h側で発生する熱を効率的に排熱することが可能になる。そのため、受光素子PDが温度上昇して生じる熱ノイズなどの画質劣化を抑制することができる。
By inserting the
また、インターポーザ81を層間に挿入することにより、撮像素子10hの機械的強度を高めることが可能になる。
Further, by inserting the
PD…受光素子,QT…転送トランジスタ,FD…フローティングディフュージョン,QR…リセットトランジスタ,QA…増幅素子,QS…選択トランジスタ,1…単位画素,11…第1チップ,12…第2チップ,13…マイクロパッド,14…マイクロパッド,15…マイクロバンプ,16x…受光面,20…貫通配線,23…マイクロレンズ,30…読み出し回路,81…インターポーザ,82…貫通配線 PD ... light receiving element, QT ... transfer transistor, FD ... floating diffusion, QR ... reset transistor, QA ... amplification element, QS ... selection transistor, 1 ... unit pixel, 11 ... first chip, 12 ... second chip, 13 ... micro Pad, 14 ... Micro pad, 15 ... Micro bump, 16x ... Light receiving surface, 20 ... Through wiring, 23 ... Micro lens, 30 ... Read circuit, 81 ... Interposer, 82 ... Through wiring
Claims (18)
光を電荷に変換する光電変換部と前記光電変換部に接続され、前記光電変換部で変換された電荷に基づく信号を読出線に読み出すためのトランジスタを含む読出回路とを有する複数の画素と、
前記トランジスタのゲートに接続され、前記トランジスタを制御するための制御信号が出力される制御線と、を備え、
前記光電変換部は、前記第1チップに配置され、
前記トランジスタおよび前記制御線は、前記第2チップに配置される撮像素子。 An image sensor having a first chip into which light is incident and a second chip connected to the first chip.
A plurality of pixels having a photoelectric conversion unit that converts light into electric charges and a reading circuit that is connected to the photoelectric conversion unit and includes a transistor for reading a signal based on the electric charge converted by the photoelectric conversion unit to a reading line. ,
A control line connected to the gate of the transistor and outputting a control signal for controlling the transistor is provided.
The photoelectric conversion unit is arranged on the first chip.
The transistor and the control line are image pickup devices arranged on the second chip.
前記トランジスタは、少なくとも前記行方向においてそれぞれ並んで配置される請求項1に記載の撮像素子。The image pickup device according to claim 1, wherein the transistors are arranged side by side at least in the row direction.
前記制御線は、前記転送トランジスタのゲートに接続される請求項1または請求項2に記載の撮像素子。The image pickup device according to claim 1 or 2, wherein the control line is connected to the gate of the transfer transistor.
前記制御線は、前記リセットトランジスタのゲートに接続される請求項1または請求項2に記載の撮像素子。The image pickup device according to claim 1 or 2, wherein the control line is connected to the gate of the reset transistor.
前記制御線は、前記選択トランジスタのゲートに接続される請求項1または請求項2に記載の撮像素子。The image pickup device according to claim 1 or 2, wherein the control line is connected to the gate of the selection transistor.
前記第2チップは、前記第1チップの前記第2面と対向する第3面を有し、
前記第1チップと前記第2チップとは、前記第2面に配置され、前記光電変換部と電気的に接続される第1パッドと、前記第3面に配置され、前記読出回路と電気的に接続される第2パッドと、により電気的に接続されている請求項1から請求項10のいずれか一項に記載の撮像素子。 The first chip has a first surface on which light is incident and a second surface opposite to the first surface.
The second chip has a third surface facing the second surface of the first chip.
The first chip and the second chip are arranged on the second surface and electrically connected to the photoelectric conversion unit, and are arranged on the third surface and electrically with the read circuit. The image pickup device according to any one of claims 1 to 10 , which is electrically connected to a second pad connected to.
光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷に基づく信号を読出線に読み出すための複数のトランジスタを含む読出回路と、を有する複数の画素と、A plurality of pixels having a photoelectric conversion unit that converts light into electric charges and a reading circuit including a plurality of transistors for reading a signal based on the electric charge converted by the photoelectric conversion unit to a reading line.
前記複数のトランジスタのうち第1トランジスタのゲートに接続され、前記第1トランジスタを制御するための制御信号が出力される第1制御線と、A first control line that is connected to the gate of the first transistor among the plurality of transistors and outputs a control signal for controlling the first transistor.
前記複数のトランジスタのうち第2トランジスタのゲートに接続され、前記第2トランジスタを制御するための制御信号が出力される第2制御線と、を備え、A second control line, which is connected to the gate of the second transistor among the plurality of transistors and outputs a control signal for controlling the second transistor, is provided.
前記光電変換部は、前記第1チップに配置され、The photoelectric conversion unit is arranged on the first chip.
前記第1トランジスタ、前記第2トランジスタ、前記第1制御線および前記第2制御線は、前記第2チップに配置される撮像素子。The first transistor, the second transistor, the first control line, and the second control line are image pickup devices arranged on the second chip.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019149146A JP6777204B2 (en) | 2019-08-15 | 2019-08-15 | Image sensor |
JP2020103744A JP7358300B2 (en) | 2019-08-15 | 2020-06-16 | Image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019149146A JP6777204B2 (en) | 2019-08-15 | 2019-08-15 | Image sensor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018110170A Division JP6995699B2 (en) | 2018-06-08 | 2018-06-08 | Image sensor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020103744A Division JP7358300B2 (en) | 2019-08-15 | 2020-06-16 | Image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019201425A JP2019201425A (en) | 2019-11-21 |
JP6777204B2 true JP6777204B2 (en) | 2020-10-28 |
Family
ID=68613314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019149146A Active JP6777204B2 (en) | 2019-08-15 | 2019-08-15 | Image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6777204B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4349232B2 (en) * | 2004-07-30 | 2009-10-21 | ソニー株式会社 | Semiconductor module and MOS solid-state imaging device |
JP2006311515A (en) * | 2005-03-29 | 2006-11-09 | Konica Minolta Holdings Inc | Solid-state image-sensing device |
-
2019
- 2019-08-15 JP JP2019149146A patent/JP6777204B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019201425A (en) | 2019-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008235478A (en) | Imaging device | |
KR101836039B1 (en) | Solid state image sensor, method for driving a solid state image sensor, imaging apparatus, and electronic device | |
JP5682638B2 (en) | Image sensor | |
KR101679864B1 (en) | Solid-state imaging device, manufacturing method therefor, and electronic device | |
US8169520B2 (en) | Solid-state imaging apparatus and camera | |
JP5132102B2 (en) | Photoelectric conversion device and imaging system using photoelectric conversion device | |
JP4677258B2 (en) | Solid-state imaging device and camera | |
TWI473259B (en) | Solid-state imaging device, method of manufacturing same, and electronic apparatus | |
KR20060096924A (en) | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device | |
WO2018173789A1 (en) | Imaging element and electronic device | |
JP2021101491A (en) | Photodetector and electronic apparatus | |
JP4270105B2 (en) | Solid-state image sensor | |
JP6048482B2 (en) | Image sensor | |
JP6666047B2 (en) | Imaging device and imaging device | |
JP6361633B2 (en) | Image sensor | |
JP2015213274A (en) | Solid-state imaging apparatus, driving method of solid-state imaging apparatus, and electronic equipment | |
JP6777204B2 (en) | Image sensor | |
JP6995699B2 (en) | Image sensor | |
JP2020170850A (en) | Imaging element | |
JP4720402B2 (en) | Solid-state imaging device | |
JP2022125153A (en) | Imaging element | |
JP2018011304A (en) | Imaging device | |
JP2015018907A (en) | Solid-state image sensor and method of manufacturing the same, and electronic apparatus | |
JP7468594B2 (en) | Image pickup element and image pickup device | |
JP2012212940A (en) | Photoelectric conversion device, and imaging system using photoelectric conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6777204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |