JP6775441B2

JP6775441B2 - 電源装置

Info

Publication number: JP6775441B2
Application number: JP2017028326A
Authority: JP
Inventors: 明磊顧; 雄生森
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2017-02-17
Filing date: 2017-02-17
Publication date: 2020-10-28
Anticipated expiration: 2037-02-17
Also published as: JP2018133974A

Description

本発明は、電源入力電圧を変圧して負荷に供給する電源装置に関する。

非特許文献１には、架線から供給された電力により動作する電気車に搭載され、架線電圧を変圧して負荷に供給する電源装置が記載されている。この電源装置では、架線電圧の急変への対策として、インバータへの入力電圧を安定化するために、インバータの前段に直並列連続切替チョッパ（ＳＰＣＨ：Serial-Parallel Continuously Regulated Chopper）が挿入されている。

森雄生、中村将之、牧島信吾、上園恵一「直並列連続切替チョッパにおける不平衡出力時の動作および基本特性の実験検証」、平成２６年電気学会産業応用部門大会、Ｎｏ．１−２２，ｐｐ．Ｉ−１２７−Ｉ−１３０，２０１４年８月

図１は、直並列連続切替チョッパ（ＳＰＣＨ）を備える電源装置１０ａの構成例を示す図である。

図１に示す比較例の電源装置１０ａは、スイッチング素子１０１〜１０４と、コンデンサ１０７，１１１，１１２，１２１，１２２と、インダクタ１０８，１０９，１１０，１１９，１２０と、単相インバータ１１３，１１４と、変圧器１１５，１１６と、整流器１１７，１１８と、三相インバータ１２３と、制御部１３０とを備える。スイッチング素子１０１〜１０４、インダクタ１０９，１１０およびコンデンサ１１１，１１２はＳＰＣＨを構成する。

スイッチング素子１０１〜１０４はそれぞれ、オンオフ可能なＩＧＢＴ（Insulated Gate Bipolar Transistor）等の素子とダイオードとが逆並列接続されて構成される。

スイッチング素子１０１（第１のスイッチング素子）とスイッチング素子１０３（第３のスイッチング素子）とは直列に接続され、レグ１０５（第１のレグ）を構成する。レグ１０５において、スイッチング素子１０１のスイッチング素子１０３と接続されていない端はインダクタ１０８を介して直流電源２０と接続される。スイッチング素子１０２（第２のスイッチング素子）とスイッチング素子１０４（第４のスイッチング素子）とは直接に接続され、レグ１０６（第２のレグ）を構成する。第２のレグにおいて、スイッチング素子１０２のスイッチング素子１０４と接続されていない端は直流電源２０と接続される。

スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０２のスイッチング素子１０４と接続されていない端との間に、コンデンサ１０７と、インダクタ１０８および直流電源２０からなる直列体とが並列に接続される。電源装置１０ａが直流電気車に搭載される場合には、直流電源２０は架線に相当する。

インダクタ１０９（第１のインダクタ）は、スイッチング素子１０３のスイッチング素子１０１と接続されていない端と、スイッチング素子１０２とスイッチング素子１０４との接続点との間に接続される。

インダクタ１１０（第２のインダクタ）は、スイッチング素子１０４のスイッチング素子１０２と接続されていない端と、スイッチング素子１０１とスイッチング素子１０３との接続点との間に接続される。

スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０３のスイッチング素子１０１と接続されていない端との間には、コンデンサ１１１（第１のコンデンサ）および単相インバータ１１３（第１のインバータ）が並列接続される。すなわち、コンデンサ１１１および単相インバータ１１３は、レグ１０５と並列接続される。

単相インバータ１１３は、スイッチング素子１１３ａ〜１１３ｄを備える。スイッチング素子１１３ａとスイッチング素子１１３ｂとは直列に接続される。スイッチング素子１１３ｃとスイッチング素子１１３ｄとは直列に接続される。スイッチング素子１１３ａのスイッチング素子１１３ｂと接続されていない端、および、スイッチング素子１１３ｃのスイッチング素子１１３ｄと接続されていない端は、コンデンサ１１１の一端と接続される。スイッチング素子１１３ｂのスイッチング素子１１３ａと接続されていない端、および、スイッチング素子１１３ｄのスイッチング素子１１３ｃと接続されていない端は、コンデンサ１１１の他端と接続される。

スイッチング素子１１３ａとスイッチング素子１１３ｂとの接続点は、変圧器１１５の一次巻線の一端と接続される。スイッチング素子１１３ｃとスイッチング素子１１３ｄとの接続点は、変圧器１１５の一次巻線の他端と接続される。

上述した構成の単相インバータ１１３によれば、スイッチング素子１１３ａ〜１１３ｄのスイッチングを制御することで、コンデンサ１１１の電圧（直流電圧）を交流電圧に変換し、変圧器１１５に出力することができる。

スイッチング素子１０２のスイッチング素子１０４と接続されていない端と、スイッチング素子１０４のスイッチング素子１０２と接続されていない端との間には、コンデンサ１１２（第２のコンデンサ）および単相インバータ１１４（第２のインバータ）が並列接続される。すなわち、コンデンサ１１２および単相インバータ１１４は、レグ１０６と並列接続される。

単相インバータ１１４は、スイッチング素子１１４ａ〜１１４ｄを備える。スイッチング素子１１４ａとスイッチング素子１１４ｂとは直列に接続される。スイッチング素子１１４ｃとスイッチング素子１１４ｄとは直列に接続される。スイッチング素子１１４ａのスイッチング素子１１４ｂと接続されていない端、および、スイッチング素子１１４ｃのスイッチング素子１１４ｄと接続されていない端は、コンデンサ１１２の一端と接続される。スイッチング素子１１４ｂのスイッチング素子１１４ａと接続されていない端、および、スイッチング素子１１４ｄのスイッチング素子１１４ｃと接続されていない端は、コンデンサ１１２の他端と接続される。

スイッチング素子１１４ａとスイッチング素子１１４ｂとの接続点は、変圧器１１６の一次巻線の一端と接続される。スイッチング素子１１４ｃとスイッチング素子１１４ｄとの接続点は、変圧器１１６の一次巻線の他端と接続される。

上述した構成の単相インバータ１１４によれば、スイッチング素子１１４ａ〜１１４ｄのスイッチングを制御することで、コンデンサ１１２の電圧（直流電圧）を交流電圧に変換し、変圧器１１６に出力することができる。

変圧器１１５（第１の変圧器）は、一次側と二次側とが絶縁された高周波絶縁変圧器である。変圧器１１５は、一次巻線が単相インバータ１１３の出力端子（スイッチング素子１１３ａとスイッチング素子１１３ｂとの接続点、および、スイッチング素子１１３ｃとスイッチング素子１１３ｄとの接続点）と接続され、二次巻線が整流器１１７に接続される。変圧器１１５は、単相インバータ１１３から出力された交流電圧を所定の変圧比で変圧して、整流器１１７に出力する。

変圧器１１６（第２の変圧器）は、一次側と二次側とが絶縁された高周波絶縁変圧器である。変圧器１１６は、一次巻線が単相インバータ１１４の出力端子（スイッチング素子１１４ａとスイッチング素子１１４ｂとの接続点、および、スイッチング素子１１４ｃとスイッチング素子１１４ｄとの接続点）と接続され、二次巻線が整流器１１８に接続される。変圧器１１６は、単相インバータ１１４から出力された交流電圧を所定の変圧比で変圧して、整流器１１８に出力する。

整流器１１７（第１の整流器）は、ブリッジ状に接続されたダイオード１１７ａ〜１１７ｄを備え、変圧器１１５から出力された交流電圧を整流して出力する。

整流器１１８（第２の整流器）は、ブリッジ状に接続されたダイオード１１８ａ〜１１８ｄを備え、変圧器１１６から出力された交流電圧を整流して出力する。

インダクタ１１９（第３のインダクタ）は、一端が整流器１１７の高圧端子（ダイオード１１７ａのカソードおよびダイオード１１７ｃのカソード）と接続される。

インダクタ１２０（第４のインダクタ）は、一端が整流器１１８の低圧端子（ダイオード１１８ｂのアノードおよびダイオード１１８ｄのアノード）と接続される。

整流器１１７の低圧端子（ダイオード１１７ｂのアノードおよびダイオード１１７ｄのアノード）は、整流器１１８の高圧端子（ダイオード１１８ａのカソードおよびダイオード１１８ｃのカソード）と接続される。

コンデンサ１２１（第３のコンデンサ）は、一端がインダクタ１１９の他端と接続され、他端が整流器１１７の低圧端子と接続される。

コンデンサ１２２（第４のコンデンサ）は、一端がインダクタ１２０の他端と接続され、他端が整流器１１７の低圧端子と整流器１１８の高圧端子（ダイオード１１８ａのカソードおよびダイオード１１８ｃのカソード）と接続される。

コンデンサ１２１，１２２は、整流器１１７，１１８の出力により充電される。コンデンサ１２１，１２２により、整流器１１７，１１８の出力が平滑化される。

三相インバータ１２３は、直列に接続されたコンデンサ１２１，１２２の電圧（直流電圧）を三相交流電圧に変換して負荷（交流負荷）に出力する。図１においては、コンデンサ１２１，１２２に三相インバータ１２３を接続し、コンデンサ１２１，１２２の電圧（直流電圧）を三相インバータ１２３により交流電圧に変換して負荷（交流負荷）に供給する例を示している。別の例として、コンデンサ１２１，１２２に直流負荷を接続し、コンデンサ１２１，１２２の電圧を直流負荷に供給してもよい。

三相インバータ１２３は、スイッチング素子１２３ａ〜１２３ｆを備える。スイッチング素子１２３ａとスイッチング素子１２３ｂとは直列に接続される。スイッチング素子１２３ｃとスイッチング素子１２３ｄとは直列に接続される。スイッチング素子１２３ｅとスイッチング素子１２３ｆとは直列に接続される。

スイッチング素子１２３ａのスイッチング素子１２３ｂと接続されていない端と、スイッチング素子１２３ｃのスイッチング素子１２３ｄと接続されていない端と、スイッチング素子１２３ｅのスイッチング素子１２３ｆと接続されていない端とは、コンデンサ１２１の一端と接続される。スイッチング素子１２３ｂのスイッチング素子１２３ａと接続されていない端と、スイッチング素子１２３ｄのスイッチング素子１２３ｃと接続されていない端と、スイッチング素子１２３ｆのスイッチング素子１２３ｅと接続されていない端とは、コンデンサ１２２の一端と接続される。

スイッチング素子１２３ａとスイッチング素子１２３ｂとの接続点と、スイッチング素子１２３ｃとスイッチング素子１２３ｄとの接続点と、スイッチング素子１２３ｅとスイッチング素子１２３ｆとの接続点とは、負荷に接続される。スイッチング素子１２３ａ〜１２３ｆのスイッチングを制御することで、これらの接続点から負荷に三相交流電圧が出力される。

制御部１３０は、上述した電源装置１０ａの各部の動作を制御する。例えば、制御部１３０は、スイッチング素子１０１〜１０４のスイッチングを制御する。また、制御部１３０は、単相インバータ１１３の通流率Ｄ_ＴＲ１，単相インバータ１１４の通流率Ｄ_ＴＲ２をそれぞれ設定する。制御部１３０は、設定した通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２に応じて、それぞれ単相インバータ１１３，１１４が備えるスイッチング素子１１３ａ〜１１３ｄ，１１４ａ〜１１４ｄのスイッチングを制御する。こうすることで、設定した通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２に応じた電圧が単相インバータ１１３，１１４それぞれから出力され、変圧器１１５，１１６により所望の電圧に変圧される。

以下では、直流電源２０の電源電圧をＥとし、コンデンサ１０７の電圧をＶ_Ｃｆとし、コンデンサ１１１の電圧をＶ_Ｃ１とし、コンデンサ１１２の電圧をＶ_Ｃ２とする。また、コンデンサ１２１の電圧をＶ_Ｃ３とし、コンデンサ１２２の電圧をＶ_Ｃ４とする。また、コンデンサ１０７のキャパシタンスをＣ_ｆとし、コンデンサ１１１のキャパシタンスをＣ_１とし、コンデンサ１１２のキャパシタンスをＣ_２とする。また、コンデンサ１２１のキャパシタンスをＣ_３とし、コンデンサ１２２のキャパシタンスをＣ_４とする。また、インダクタ１０９のインダクタンスをＬ_１とし、インダクタ１１０のインダクタンスをＬ_２とする。また、インダクタ１１９のインダクタンスをＬ_３とし、インダクタ１２０のインダクタンスをＬ_４とする。また、インダクタ１０８のインダクタンスをＬ_ｆとする。

Ｌ_１＝Ｌ_２＝Ｌ、Ｃ_１＝Ｃ_２＝Ｃ、Ｌ_３＝Ｌ_４およびＣ_３＝Ｃ_４と設定すると、制御部１３０は、電圧Ｖ_Ｃ１の出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}、電圧Ｖ_Ｃ２の出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}を用いて、以下の式（１），（２）に従い、スイッチング素子１０１のデューティー比（通流率Ｄ_１）およびスイッチング素子１０２のデューティー比（通流率Ｄ_２）を算出する。

制御部１３０は、算出した通流率Ｄ_１，Ｄ_２を指令値として、スイッチング素子１０１〜１０４のスイッチングを制御する。また、制御部１３０は、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２を設定し、その通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２に従い、単相インバータ１１３，１１４を駆動する。

通流率は０から１までの範囲で変化する。通流率Ｄ_１，Ｄ_２が１になると、スイッチング素子１０１，１０２がオフとなり、スイッチング素子１０３，１０４がオンとなる。この状態では、コンデンサ１１１，１１２は直列されて、直流電源２０と並列接続となる。以下では、この状態を直列モードと称する。

ＳＰＣＨを備える電源装置１０ａでは、無負荷軽負荷における直列モードにおいては、コンデンサ１１１，コンデンサ１１２，コンデンサ１２１およびコンデンサ１２２の内部等価並列抵抗の公差、変圧器１１５および変圧器１１６の変圧比、励磁インダクタンスの公差ならびに各変換装置の制御部にかかる消費電力等に起因して、コンデンサ１１１，１１２の電圧Ｖ_Ｃ１，Ｖ_Ｃ２は等しくならない。これより、コンデンサ１１１，１１２のいずれかは過電圧になるおそれがある。また、負荷増加の場合にインダクタ１０９，インダクタ１１０において、突入電流を生じるおそれがある。

本発明の目的は、上述した課題を解決し、コンデンサ１１１，１１２の電圧Ｖ_Ｃ１，Ｖ_Ｃ２の電圧不平衡を改善して、コンデンサ過電圧とインダクタ１０９，インダクタ１１０におけるラッシュ電流の低減を図ることができる電源装置を提供することにある。

上記課題を解決するため、本発明の実施形態に係る電源装置は、第１のスイッチング素子と第３のスイッチング素子とが直列に接続され、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端が直流電源と接続された第１のレグと、第２のスイッチング素子と第４のスイッチング素子とが直列に接続され、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端が前記直流電源と接続された第２のレグと、前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端と、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点との間に接続された第２のインダクタと、前記第１のレグと並列接続された第１のコンデンサおよび第１のインバータと、前記第２のレグと並列接続された第２のコンデンサおよび第２のインバータと、前記第１のインバータの出力端子に一次巻線が接続された第１の変圧器と、前記第２のインバータの出力端子に一次巻線が接続された第２の変圧器と、前記第１の変圧器の二次巻線に接続された第１の整流器と、前記第２の変圧器の二次巻線に接続された第２の整流器と、一端が前記第１の整流器の高圧端子と接続された第３のインダクタと、一端が前記第３のインダクタの他端と接続され、他端が前記第１の整流器の低圧端子と接続された第３のコンデンサと、一端が前記第２の整流器の低圧端子と接続された第４のインダクタと、一端が前記第４のインダクタの他端と接続され、他端が前記第１の整流器の低圧端子と前記第２の整流器の高圧端子と接続された第４のコンデンサと、前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との電圧差を検出し、該検出した電圧差に基づき、前記第１のコンデンサの電圧を指令する第１の電圧指令値および前記第２のコンデンサの電圧を指令する第２の電圧指令値を補正し、補正後の前記第１の電圧指令値および補正後の前記第２の電圧指令値を用いて、前記第１から第４のスイッチング素子を制御する制御部と、を備える。

また、上記課題を解決するため、本発明の実施形態に係る電源装置において、前記制御部は、前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との電圧差に代えて、前記第３のコンデンサの電圧と前記第４のコンデンサの電圧との電圧差に基づき、前記第１の電圧指令値および前記第２の電圧指令値を補正し、補正後の前記第１の電圧指令値および補正後の前記第２の電圧指令値を用いて、前記第１から第４のスイッチング素子のスイッチングを制御してもよい。

また、上記課題を解決するため、本発明の実施形態に係る電源装置において、前記制御部は、前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との電圧差に基づき、第１の通流率および第２の通流率を補正し、補正後の前記第１の通流率および補正後の前記第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御してもよい。

また、上記課題を解決するため、本発明の実施形態に係る電源装置において、前記制御部は、前記第３のコンデンサの電圧と前記第４のコンデンサの電圧との電圧差に基づき、第１の通流率および第２の通流率を補正し、補正後の前記第１の通流率および補正後の前記第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御してもよい。

本発明に係る電源装置によれば、電圧不平衡を改善し、コンデンサにおける過電圧とインダクタにおけるラッシュ電流の低減を図ることができる電源装置を提供することにある。

本発明の第１の実施形態に係る電源装置および比較例の電源装置の構成例を示す図である。本発明の第１の実施形態に係る制御部の構成例を示す図である。本発明を適用しない場合と適用した場合の電圧Ｖ_Ｃ１，Ｖ_Ｃ２の波形例を示す図である。本発明の第２の実施形態に係る制御部の構成例を示す図である。本発明の第３の実施形態に係る制御部の構成例を示す図である。本発明の第４の実施形態に係る制御部の構成例を示す図である。本発明の第３の実施形態に係る単相インバータの出力電圧の波形例を示す図である。

以下、本発明の実施の形態について説明する。

（第１の実施形態）
第１の実施形態に係る電源装置１０は、制御部１３０に代えて制御部２００を備えることを除いて、比較例の電源装置１０ａと同じ構成である。よって、図１は、本発明の第１の実施形態に係る電源装置１０の構成例を示す図でもある。比較例の電源装置１０ａと同じ要素については同じ符号を付し、説明を省略する。

制御部２００は、電源装置１０全体の動作を制御する。例えば、制御部２００は、コンデンサ１１１の電圧Ｖ_Ｃ１と、コンデンサ１１２の電圧Ｖ_Ｃ２との電圧差を検出する。制御部２００は、検出した電圧差に基づき、コンデンサ１１１の電圧Ｖ_Ｃ１を指令する出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}（第１の電圧指令値）およびコンデンサ１１２の電圧Ｖ_Ｃ２を指令する出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}（第２の電圧指令値）を補正する。そして、制御部２００は、出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}（補正後の第１の電圧指令値）および出力電圧指令値Ｖ’_{Ｃ２＿ＲＥＦ}（補正後の第２の電圧指令値）を用いて、スイッチング素子１０１〜１０４のスイッチングを制御する。また、制御部２００は、単相インバータ１１３，１１４のスイッチング素子１１３ａ〜１１３ｄ，１１４ａ〜１１４ｄのスイッチングを制御する。

図２は、制御部２００の構成例を示す図である。

図２に示す制御部２００は、減算器２０１，２０３と、低域通過フィルタ（ＬＰＦ：Low Pass Filter）２０２と、加算器２０４と、リミッタ２０５，２０６と、デューティー比計算部２０７とを備える。

減算器２０１は、コンデンサ１１１の電圧Ｖ_Ｃ１と、コンデンサ１１２の電圧Ｖ_Ｃ２との電圧差を検出し、検出した電圧差Ｖ_ＥＲＲをＬＰＦ２０２に出力する。

ＬＰＦ２０２は、減算器２０１から出力された電圧差Ｖ_ＥＲＲの高周波成分を除去して電圧信号ΔＶを生成する。

減算器２０３は、出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}からＬＰＦ２０２から出力された電圧信号ΔＶを減算して、リミッタ２０５に出力する。

加算器２０４は、出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}にＬＰＦ２０２から出力された電圧信号ΔＶを加算して、リミッタ２０６に出力する。

リミッタ２０５は、減算器２０３の出力（Ｖ_{Ｃ１＿ＲＥＦ}−ΔＶ）を所定の上限値と下限値とで制限し、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}として、デューティー比計算部２０７に出力する。ただし、下限値はＶ_{Ｃ１＿ＲＥＦ}と設定する。

リミッタ２０６は、加算器２０４の出力（Ｖ_{Ｃ２＿ＲＥＦ}＋ΔＶ）を、所定の上限値と下限値とで制限し、補正後の出力電圧指令値Ｖ’_{Ｃ２＿ＲＥＦ}として、デューティー比計算部２０７に出力する。ただし、下限値はＶ_{Ｃ２＿ＲＥＦ}と設定する。

リミッタ２０５，２０６により出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}の上限値および下限値を制限するので、安定した制御が可能となる。

デューティー比計算部２０７は、リミッタ２０５から出力された補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}およびリミッタ２０６から出力された補正後の出力電圧指令値Ｖ’_{Ｃ２＿ＲＥＦ}に基づき、スイッチング素子１０１，１０２のデューティー比（通流率Ｄ’_１，Ｄ’_２）を算出する。具体的には、デューティー比計算部２０７は、以下の式（３），（４）に従い、通流率Ｄ’_１，Ｄ’_２を算出する。

算出された通流率Ｄ’_１，Ｄ’_２に従いスイッチング素子１０１〜１０４のスイッチングが制御されることで、電圧Ｖ_Ｃ１および電圧Ｖ_Ｃ２の中で小さい方を上昇させて、大きい方は不変とすることができる。このとき、電圧Ｖ_Ｃ１および電圧Ｖ_Ｃ２の中で小さい方の値は、電圧差Ｖ_ＥＲＲを打ち消すように生成された電圧差改善用の電圧信号ΔＶを加味した値となる。その結果、コンデンサ１１１の電圧Ｖ_Ｃ１と、コンデンサ１１２の電圧Ｖ_Ｃ２の差を低減することができる。

本実施形態によれば、電源装置１０は、コンデンサ１１１の電圧Ｖ_Ｃ１と、コンデンサ１１２の電圧Ｖ_Ｃ２を検出し、検出した電圧差Ｖ_ＥＲＲに基づき、コンデンサ１１１の出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}およびコンデンサ１１２の出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}を補正し、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}を用いて、スイッチング素子１０１〜１０４のスイッチングを制御する制御部２００を備える。

制御部２００は、電圧Ｖ_Ｃ１と、電圧Ｖ_Ｃ２との電圧差Ｖ_ＥＲＲに基づき、電圧差をなくすようにリミッタ２０５，２０６の下限値をそれぞれＶ_{Ｃ１＿ＲＥＦ}，Ｖ_{Ｃ２＿ＲＥＦ}と設定し、出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}，Ｖ_{Ｃ２＿ＲＥＦ}の中で小さい方を補正し、大きい方を変えずに、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}に従いスイッチング素子１０１〜１０４のスイッチングを制御する。このことにより、電源装置１０は、電圧差の発生を改善し、コンデンサ１１１およびコンデンサ１１２の電圧の平衡化を図ることができる。

具体例として、Ｅ＝Ｖ_Ｃｆ＝３７０Ｖ、Ｌ_１＝Ｌ_２＝Ｌ_３＝Ｌ_４＝Ｌ_ｆ＝０．００３Ｈ、Ｃ_１＝Ｃ_２＝Ｃ_３＝Ｃ_４＝０．００１Ｆ、Ｃ_ｆ＝０．００１Ｆの場合における、比較例の電源装置１０ａの制御から本実施形態に係る電源装置１０の制御に切り替えた場合のシミュレーション結果について説明する。ここで、Ｖ_{Ｃ１＿ＲＥＦ}およびＶ_{Ｃ２＿ＲＥＦ}は２００Ｖである。また、変圧器１１５および変圧器１１６の変圧比は１である。また、三相インバータ１２３の負荷電力はゼロである。

コンデンサ１１１，１１２における負荷などの誤差を模擬するために、コンデンサ１１１，コンデンサ１１２にそれぞれ、１７Ｗ、２４Ｗの回路等価定電力負荷を並列接続する。この異なる負荷により、図３の左側（改善前）に示すように、比較例の電源装置１０ａにおけるコンデンサ１１１の電圧Ｖ_Ｃ１と、コンデンサ１１２の電圧Ｖ_Ｃ２とは異なる。これは、比較例の電源装置１０ａの場合に対応する。

図３の右側（改善後）は、本実施形態に係る制御部２００によるスイッチング素子１０１〜１０４のスイッチングの制御により得られる電圧Ｖ_Ｃ１と電圧Ｖ_Ｃ２とを示す図である。

図３に示すように、本発明によれば、電圧Ｖ_Ｃ１と電圧Ｖ_Ｃ２とは等しくなっている。したがって、電圧不平衡が抑制されていることが分かる。

（第２の実施形態）
図４は、本発明の第２の実施形態に係る制御部２００Ａの構成例を示す図である。本実施形態に係る電源装置は、第１の実施形態に係る電源装置１０と比較して、制御部２００を制御部２００Ａに変更した点が異なる。その他の構成については、第１の実施形態に係る電源装置１０と同一であるため、同じ符号を付して説明を省略する。

減算器２０１Ａは、コンデンサ１２１の電圧Ｖ_Ｃ３と、コンデンサ１２２の電圧Ｖ_Ｃ４との電圧差を検出し、検出した電圧差Ｖ_ＥＲＲをＬＰＦ２０２に出力する。

そして、第１の実施形態と同様に、電圧差Ｖ_ＥＲＲに基づき出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}，Ｖ_{Ｃ２＿ＲＥＦ}が補正され、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}に従いスイッチング素子１０１〜１０４のスイッチングが制御される。

このように、電圧Ｖ_Ｃ１と電圧Ｖ_Ｃ２との電圧差に代えて、電圧Ｖ_Ｃ３と電圧Ｖ_Ｃ４との電圧差を検出することによっても、電源装置１０は、電圧差の発生を改善し、コンデンサ１１１およびコンデンサ１１２の電圧の平衡化を図ることができる。

本実施形態によれば、電源装置１０は、コンデンサ１１１の電圧Ｖ_Ｃ１とコンデンサ１１２の電圧Ｖ_Ｃ２との電圧差に代えて、コンデンサ１２１の電圧Ｖ_Ｃ３とコンデンサ１２２の電圧Ｖ_Ｃ４との電圧差Ｖ_ＥＲＲに基づき、コンデンサ１１１の出力電圧指令値Ｖ_{Ｃ１＿ＲＥＦ}およびコンデンサ１１２の出力電圧指令値Ｖ_{Ｃ２＿ＲＥＦ}を補正し、補正後の出力電圧指令値Ｖ’_{Ｃ１＿ＲＥＦ}，Ｖ’_{Ｃ２＿ＲＥＦ}を用いて、スイッチング素子１０１〜１０４のスイッチングを制御する制御部２００を備える。本実施形態においても、第１実施形態の場合と同様の効果（図３参照）が得られる。

（第３の実施形態）
図５は、本発明の第３の実施形態に係る制御部２００Ｂの構成例を示す図である。本実施形態に係る電源装置１０は、第１の実施形態に係る電源装置１０と比較して、制御部２００を制御部２００Ｂに変更した点が異なる。その他の構成については、第１の実施形態に係る電源装置１０と同一であるため、同じ符号を付して説明を省略する。

図５に示す制御部２００Ｂは、減算器２０１Ｂ，２０２Ｂ，２０５Ｂと、低域通過フィルタ（ＬＰＦ：Low Pass Filter）２０３Ｂと、演算部２０４Ｂと、加算器２０６Ｂと、リミッタ２０７Ｂ，２０８Ｂとを備える。

減算器２０２Ｂは、コンデンサ１１１の電圧Ｖ_Ｃ１と、コンデンサ１１２の電圧Ｖ_Ｃ２との電圧差を検出し、検出した電圧差をＬＰＦ２０３Ｂに出力する。

ＬＰＦ２０３Ｂは、減算器２０２Ｂから出力された電圧差の高周波成分を除去して電圧差Ｖ_ＥＲＲを生成する。

演算部２０４Ｂは、減算器２０１Ｂから出力された差分（指令値であるゼロと電圧差Ｖ_ＥＲＲとの差分）がゼロとなるように、すなわち、電圧差Ｖ_ＥＲＲが打ち消されるように、電圧差改善用の通流率信号ΔＤを生成する。通流率信号ΔＤは、単相インバータ１１３の通流率Ｄ_ＴＲ１（第１の通流率）および単相インバータ１１４の通流率Ｄ_ＴＲ２（第２の通流率）を補正するのに用いられる。演算部２０４Ｂは、通流率信号ΔＤを減算器２０５Ｂおよび加算器２０６Ｂに出力する。なお、以下では、Ｄ_ＴＲ１＝Ｄ_ＴＲ２＝Ｄ_ＴＲとする。

減算器２０５Ｂは、単相インバータ１１３の通流率Ｄ_ＴＲ１（第１の通流率）と演算部２０４Ｂから出力された通流率信号ΔＤとを減算して、リミッタ２０７Ｂに出力する。

加算器２０６Ｂは、単相インバータ１１４の通流率Ｄ_ＴＲ２（第２の通流率）と演算部２０４Ｂから出力された通流率信号ΔＤとを加算して、リミッタ２０８Ｂに出力する。

リミッタ２０７Ｂは、減算器２０５Ｂの出力（Ｄ_ＴＲ１−ΔＤ）を所定の上限値と下限値とで制限し、補正後の通流率Ｄ’_ＴＲ１とする。ただし、上限値はＤ_ＴＲ１と設定する。

リミッタ２０８Ｂは、加算器２０６Ｂの出力（Ｄ_ＴＲ２＋ΔＤ）を所定の上限値と下限値とで制限し、補正後の通流率Ｄ’_ＴＲ２とする。ただし、上限値はＤ_ＴＲ２と設定する。

制御部２００Ｂは、通流率Ｄ’_ＴＲ１（補正後の第１の通流率）およびＤ’_ＴＲ２（補正後の第２の通流率）を用いて、単相インバータ１１３および単相インバータ１１４の動作を制御する。具体的には、図７に示すように、単相インバータ１１３の出力電圧は、所定の制御期間Ｔのうち通流率Ｄ’_ＴＲ１に対応する期間に所定の電圧値となる。また、単相インバータ１１３の出力電圧は他の期間でゼロとなる。また、単相インバータ１１４の出力電圧は、所定の制御期間Ｔのうち通流率Ｄ’_ＴＲ２に対応する期間に所定の電圧値となる。また、単相インバータ１１４の出力電圧は他の期間でゼロとなる。

このように、本実施形態においては、コンデンサ１１１の電圧Ｖ_Ｃ１とコンデンサ１１２の電圧Ｖ_Ｃ２との電圧差に基づき、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２が補正され、補正後の通流率Ｄ’_ＴＲ１，Ｄ’_ＴＲ２を用いて単相インバータ１１３，１１４が制御される。本実施形態の手法によっても、第１の実施形態と同様に、電源装置１０は、電圧差の発生を改善し、コンデンサ１１１およびコンデンサ１１２の電圧の平衡化を図ることができる。

（第４の実施形態）
図６は、本発明の第４の実施形態に係る制御部２００Ｃの構成例を示す図である。本実施形態に係る電源装置は、第１の実施形態に係る電源装置１０と比較して、制御部２００を制御部２００Ｃに変更した点が異なる。その他の構成については、第１の実施形態に係る電源装置１０と同一であるため、同じ符号を付して説明を省略する。

減算器２０２Ｃは、コンデンサ１２１の電圧Ｖ_Ｃ３と、コンデンサ１２２の電圧Ｖ_Ｃ４との電圧差を検出し、検出した電圧差をＬＰＦ２０３Ｂに出力する。

そして、第３の実施形態と同様に、電圧差Ｖ_ＥＲＲに基づき、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２が補正され、補正後の通流率Ｄ’_ＴＲ１，Ｄ’_ＴＲ２にを用いて単相インバータ１１３，１１４が制御される。

このように、本実施形態においては、コンデンサ１２１の電圧Ｖ_Ｃ３とコンデンサ１２２の電圧Ｖ_Ｃ４との電圧差に基づき、単相インバータ１１３，１１４の通流率Ｄ_ＴＲ１，Ｄ_ＴＲ２が補正され、補正後の通流率Ｄ’_ＴＲ１，Ｄ’_ＴＲ２を用いて単相インバータ１１３，１１４が制御される。電圧Ｖ_Ｃ３と電圧Ｖ_Ｃ４との電圧差を検出することによっても、第３の実施形態と同様に、電源装置１０は、電圧差の発生を改善し、コンデンサ１１１およびコンデンサ１１２の電圧の平衡化を図ることができる。

本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを１つに組み合わせたり、或いは分割したりすることが可能である。

１０，１０ａ電源装置
２０直流電源
１０１〜１０４，１１３ａ〜１１３ｄ，１１４ａ〜１１４ｄ，１２３ａ〜１２３ｆスイッチング素子
１０５，１０６レグ
１０７，１１１，１１２，１２１，１２２コンデンサ
１０８，１０９，１１０，１１９，１２０インダクタ
１１３，１１４単相インバータ
１１５，１１６変圧器
１１７，１１８整流器
１１７ａ〜１１７ｄ，１１８ａ〜１１８ｄダイオード
１２３三相インバータ
１３０，２００，２００Ａ，２００Ｂ，２００Ｃ制御部
２０１，２０１Ａ，２０１Ｂ，２０２Ｂ，２０２Ｃ，２０３，２０５Ｂ減算器
２０２，２０３ＢＬＰＦ（低域通過フィルタ）
２０４，２０６Ｂ加算器
２０４Ｂ演算部
２０５，２０６，２０７Ｂ，２０８Ｂリミッタ
２０７デューティー比計算部

Claims

第１のスイッチング素子と第３のスイッチング素子とが直列に接続され、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端が直流電源と接続された第１のレグと、
第２のスイッチング素子と第４のスイッチング素子とが直列に接続され、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端が前記直流電源と接続された第２のレグと、
前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、
前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端と、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点との間に接続された第２のインダクタと、
前記第１のレグと並列接続された第１のコンデンサおよび第１のインバータと、
前記第２のレグと並列接続された第２のコンデンサおよび第２のインバータと、
前記第１のインバータの出力端子に一次巻線が接続された第１の変圧器と、
前記第２のインバータの出力端子に一次巻線が接続された第２の変圧器と、
前記第１の変圧器の二次巻線に接続された第１の整流器と、
前記第２の変圧器の二次巻線に接続された第２の整流器と、
一端が前記第１の整流器の高圧端子と接続された第３のインダクタと、
一端が前記第３のインダクタの他端と接続され、他端が前記第１の整流器の低圧端子と接続された第３のコンデンサと、
一端が前記第２の整流器の低圧端子と接続された第４のインダクタと、
一端が前記第４のインダクタの他端と接続され、他端が前記第１の整流器の低圧端子と前記第２の整流器の高圧端子と接続された第４のコンデンサと、
前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との電圧差を検出し、該検出した電圧差に基づき、前記第１のコンデンサの電圧を指令する第１の電圧指令値および前記第２のコンデンサの電圧を指令する第２の電圧指令値を補正し、補正後の前記第１の電圧指令値および補正後の前記第２の電圧指令値を用いて、前記第１から第４のスイッチング素子を制御する制御部と、を備える電源装置。
前記制御部は、
前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との電圧差に代えて、前記第３のコンデンサの電圧と前記第４のコンデンサの電圧との電圧差に基づき、前記第１の電圧指令値および前記第２の電圧指令値を補正し、
補正後の前記第１の電圧指令値および補正後の前記第２の電圧指令値を用いて、前記第１から第４のスイッチング素子のスイッチングを制御する、請求項１に記載の電源装置。
前記制御部は、
前記第１のコンデンサの電圧と前記第２のコンデンサの電圧との電圧差に基づき、第１の通流率および第２の通流率を補正し、
補正後の前記第１の通流率および補正後の前記第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御する、請求項１に記載の電源装置。
前記制御部は、
前記第３のコンデンサの電圧と前記第４のコンデンサの電圧との電圧差に基づき、第１の通流率および第２の通流率を補正し、
補正後の前記第１の通流率および補正後の前記第２の通流率を用いて、前記第１のインバータおよび前記第２のインバータを制御する、請求項１に記載の電源装置。