JP6768598B2 - 表示パネルの制御装置、表示装置および表示パネルの駆動方法 - Google Patents

表示パネルの制御装置、表示装置および表示パネルの駆動方法 Download PDF

Info

Publication number
JP6768598B2
JP6768598B2 JP2017115078A JP2017115078A JP6768598B2 JP 6768598 B2 JP6768598 B2 JP 6768598B2 JP 2017115078 A JP2017115078 A JP 2017115078A JP 2017115078 A JP2017115078 A JP 2017115078A JP 6768598 B2 JP6768598 B2 JP 6768598B2
Authority
JP
Japan
Prior art keywords
vertical lines
light emitting
brightness
emitting element
current frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017115078A
Other languages
English (en)
Other versions
JP2019002954A (ja
Inventor
石井　宏明
宏明 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2017115078A priority Critical patent/JP6768598B2/ja
Priority to CN201810516465.0A priority patent/CN109036264B/zh
Priority to KR1020180060461A priority patent/KR101971399B1/ko
Priority to US15/991,267 priority patent/US10425623B2/en
Publication of JP2019002954A publication Critical patent/JP2019002954A/ja
Application granted granted Critical
Publication of JP6768598B2 publication Critical patent/JP6768598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
    • H04N7/56—Synchronising systems therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示パネルの制御装置、表示装置および表示パネルの駆動方法に関する。
従来、コンピュータやモバイルデバイスにおいて、表示画面への映像の表示はＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と呼ばれる映像処理装置によって行われている（例えば、特許文献１参照）。
特許文献１に記載の表示装置では、設定されているオンデューティに応じて、１フレームを構成するサブフレーム数を決定している。そして、決定したサブフレーム数により表示駆動が行われている。
また、近年、表示画面への映像表示の速度は、ＧＰＵの性能で決定されるようになりつつある。
特開２００６−３０５１６号公報
従来技術にかかる表示装置では、１画面分の表示を行う時間（フレーム期間）は一定であったため、想定される垂直ライン数に基づいて、フレーム期間に対する発光期間の比であるオンデューティが定められていた。そして、表示装置は、当該オンデューティに基づいた発光を行うように、予め定められた発光タイミングおよび消光タイミングで表示を行うように、映像信号および同期信号により制御されていた。
しかし、フレーム期間はＧＰＵが処理する内容次第で変動するものであるため、ＧＰＵの処理能力等により、フレーム期間が大きく変動する場合がある。フレーム期間が変動すると、フレーム期間に対する発光期間の比であるオンデューティも変動する。これにより、予め定められた発光タイミングと実際の表示タイミングとが一致せず、画面に細かいちらつきが表示されるフリッカー現象が生じるという課題があった。
上記課題に鑑み、本発明は、フリッカー現象を抑制することができる表示パネルの制御装置、表示装置および表示パネルの駆動方法を提供することを目的とする。
上記目的を達成するために、本発明にかかる表示パネルの制御装置の一態様は、発光素子を有する画素回路が複数個行列状に配置された表示パネルの表示を制御する制御装置であって、外部から受信した映像信号を一時的に保持するデータ保持部と、外部から受信した垂直同期信号または前記映像信号の開始タイミングに基づいて、前記映像信号を前記データ保持部から前記表示パネルへ供給する同期制御部と、前記発光素子の発光輝度および発光タイミングを制御する発光制御部と、前記データ保持部から読み出された前記映像信号の映像表示を行うときの、前記発光素子の発光輝度を調整する輝度調整部とを備え、前記発光制御部は、現フレームの垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量が、あらかじめ定められた最低垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量と等しくなるように、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する輝度調整パラメータを導出し、前記輝度調整部は、前記輝度調整パラメータに基づいて、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する。
これにより、現フレームの垂直ライン数の映像表示を行う場合の１フレーム期間における総発光量が最低垂直ライン数の映像表示を行う場合の１フレーム期間の総発光量と等しくなるように輝度調整パラメータが導出されるので、当該輝度調整パラメータを用いて発光輝度の調整を行うことにより、現フレームの垂直ライン数の映像表示を行う場合の１フレーム期間における総発光量と最低垂直ライン数Ｖの映像表示を行う場合の１フレーム期間の総発光量とを等しくすることができる。これにより、制御装置は、ＧＰＵの処理能力等によりフレーム期間が変動しても、表示パネルに発生するフリッカー現象を抑制することができる。
また、前記発光制御部は、前記輝度調整パラメータとして、前記最低垂直ライン数の前記現フレームの垂直ライン数に対する比を算出し、前記輝度調整部は、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータを演算することで、前記発光素子の発光輝度を調整してもよい。
これにより、制御装置は、最低垂直ライン数と現フレームの垂直ライン数との比を輝度調整パラメータとして算出し、最低垂直ライン数の表示を行うときの発光素子の発光輝度に、当該輝度調整パラメータを乗算して重み付けをすることができる。これにより、最低垂直ライン数の映像表示を行う場合の総発光量と現フレームの垂直ライン数の映像表示を行う場合の総発光量とを等しくすることができる。したがって、制御装置は、ＧＰＵの処理能力等によりフレーム期間が変動しても、表示パネルに発生するフリッカー現象を抑制することができる。
また、前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数をＶｎｏｗとすると、Ｖｍｉｎ／Ｖｎｏｗで表されてもよい。
これにより、外部から発光制御部に現フレームの垂直ライン数が通知された場合に、制御装置は、最低垂直ライン数と現フレームの垂直ライン数とにより輝度調整パラメータを容易に算出することができる。これにより、制御装置は、発光素子の発光輝度を簡便に調整し、表示パネルに発生するフリッカー現象を抑制することができる。
また、前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数の前記最低垂直ライン数に対する差分をＶｄｉｆｆとすると、１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）で表されてもよい。
これにより、外部から発光制御部に現フレームの垂直ライン数が供給されなくても、最低垂直ライン数と現フレームの垂直ライン数との差分が供給されれば、制御装置は、現フレームの垂直ライン数の映像表示を行う場合の発光素子の発光輝度を調整することができる。
また、前記発光制御部は、前記最低垂直ライン数と前記現フレームの垂直ライン数とからあらかじめ算出された前記輝度調整パラメータを記憶している記憶部を備え、前記発光制御部は、前記記憶部から、前記最低垂直ライン数および前記現フレームの垂直ライン数に対応する前記輝度調整パラメータを選択し、前記輝度調整部は、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に、前記発光制御部により選択された前記輝度調整パラメータを演算することで、前記発光素子の発光輝度を調整してもよい。
これにより、制御装置は、既に演算された輝度調整パラメータから最適な輝度調整パラメータを選択して、現フレームの垂直ライン数の映像表示を行う場合の発光素子の発光輝度を容易に調整することができる。
また、上記目的を達成するために、本発明にかかる表示装置の一態様は、発光素子を有する画素回路が複数個行列状に配置されたパネル部と、前記パネル部に表示される映像信号を前記画素回路に供給するソース駆動回路と、前記パネル部に表示される前記映像信号の表示タイミングを制御する同期信号を、前記画素回路に供給するゲート駆動回路と、前記ゲート駆動回路および前記ソース駆動回路を制御する制御装置とを備え、前記制御装置は、外部から受信した映像信号を一時的に保持するデータ保持部と、外部から受信した垂直同期信号または前記映像信号の開始タイミングに基づいて、前記映像信号を前記データ保持部から前記パネル部へ供給する同期制御部と、前記発光素子の発光輝度および発光タイミングを制御する発光制御部と、前記データ保持部から読み出された前記映像信号の映像表示を行うときの、前記発光素子の発光輝度を調整する輝度調整部とを備え、前記発光制御部は、現フレームの垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量が、あらかじめ定められた最低垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量と等しくなるように、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する輝度調整パラメータを導出し、前記輝度調整部は、前記輝度調整パラメータに基づいて、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する。
これにより、現フレームの垂直ライン数の映像表示を行う場合の１フレーム期間における総発光量が最低垂直ライン数の映像表示を行う場合の１フレーム期間の総発光量と等しくなるように輝度調整パラメータが導出されるので、当該輝度調整パラメータを用いて発光輝度の調整を行うことにより、現フレームの垂直ライン数の映像表示を行う場合の１フレーム期間における総発光量と最低垂直ライン数の映像表示を行う場合の１フレーム期間の総発光量とを等しくすることができる。これにより、表示装置は、ＧＰＵの処理能力等によりフレーム期間が変動しても、フリッカー現象を抑制することができる。
また、前記発光制御部は、前記輝度調整パラメータとして、前記最低垂直ライン数の前記現フレームの垂直ライン数に対する比を算出し、前記輝度調整部は、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータを演算することで、前記発光素子の発光輝度を調整してもよい。
これにより、表示装置は、最低垂直ライン数と現フレームの垂直ライン数との比を輝度調整パラメータとして算出し、最低垂直ライン数の表示を行うときの発光素子の発光輝度に、当該輝度調整パラメータを乗算して重み付けをすることができる。これにより、最低垂直ライン数の映像表示を行う場合の総発光量と現フレームの垂直ライン数の映像表示を行う場合の総発光量とを等しくすることができる。したがって、表示装置は、ＧＰＵの処理能力等によりフレーム期間が変動しても、フリッカー現象が発生するのを抑制することができる。
また、前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数をＶｎｏｗとすると、Ｖｍｉｎ／Ｖｎｏｗで表されてもよい。
これにより、外部から発光制御部に現フレームの垂直ライン数が通知された場合に、制御装置は、最低垂直ライン数と現フレームの垂直ライン数とにより輝度調整パラメータを容易に算出することができる。これにより、表示装置は、発光素子の発光輝度を簡便に調整し、フリッカー現象が発生するのを抑制することができる。
また、前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数の前記最低垂直ライン数に対する差分をＶｄｉｆｆとすると、１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）で表されてもよい。
これにより、外部から発光制御部に現フレームの垂直ライン数が供給されなくても、最低垂直ライン数と現フレームの垂直ライン数との差分が供給されれば、表示装置は、現フレームの垂直ライン数の映像表示を行う場合の発光素子の発光輝度を調整することができる。
また、前記発光制御部は、前記最低垂直ライン数と前記現フレームの垂直ライン数とからあらかじめ算出された前記輝度調整パラメータを記憶している記憶部を備え、前記発光制御部は、前記記憶部から、前記最低垂直ライン数および前記現フレームの垂直ライン数に対応する前記輝度調整パラメータを選択し、前記輝度調整部は、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に、前記発光制御部により選択された前記輝度調整パラメータを演算することで、前記発光素子の発光輝度を調整してもよい。
これにより、表示装置は、既に演算された輝度調整パラメータから最適な輝度調整パラメータを選択して、現フレームの垂直ライン数の映像表示を行う場合の発光素子の発光輝度を容易に調整することができる。
また、上記目的を達成するために、本発明にかかる表示パネルの駆動方法の一態様は、発光素子を有する画素回路が複数個行列状に配置された表示パネルの駆動方法であって、垂直同期信号を受信または映像信号の開始タイミングを検出したときにフレーム期間を開始し、前記フレーム期間は、前記フレーム期間の開始後前記映像信号が前記画素回路へ供給され終わるまでの映像期間と、前記映像期間の終了後、次の前記垂直同期信号を受信または前記映像信号の開始タイミングを検出するまでの延長期間とからなり、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後に通知された現フレームの垂直ライン数に基づいて、発光制御部において、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する輝度調整パラメータを導出するパラメータ導出工程と、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化する初期化工程と、前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号をデータ保持部に一時的に保持する書き込み工程と、輝度調整部により、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータが演算されることで、前記発光素子の発光輝度を調整する輝度調整工程と、前記初期化後であって前記映像期間中に、前記発光素子を前記輝度調整された発光輝度で発光させることにより前記映像信号を表示させる映像表示工程とを含み、前記パラメータ導出工程において、現フレームの垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量が、あらかじめ定められた最低垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量と等しくなるように、前記輝度調整パラメータが導出される。
これにより、現フレームの垂直ライン数の映像表示を行う場合の１フレーム期間における総発光量が最低垂直ライン数の映像表示を行う場合の１フレーム期間の総発光量と等しくなるように輝度調整パラメータが導出されるので、当該輝度調整パラメータを用いて発光輝度の調整を行うことにより、現フレームの垂直ライン数の映像表示を行う場合の１フレーム期間における総発光量と最低垂直ライン数の映像表示を行う場合の１フレーム期間の総発光量とを等しくすることができる。これにより、表示パネルにおいて、ＧＰＵの処理能力等によりフレーム期間が変動しても、フリッカー現象を抑制することができる。
また、前記パラメータ導出工程において、前記発光制御部により、前記輝度調整パラメータとして前記最低垂直ライン数の前記現フレームの垂直ライン数に対する比が算出され、前記輝度調整工程において、前記輝度調整部により、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータが演算されることで、前記発光素子の発光輝度が調整されてもよい。
これにより、表示パネルにおいて、最低垂直ライン数と現フレームの垂直ライン数との比を輝度調整パラメータとして算出し、最低垂直ライン数の表示を行うときの発光素子の発光輝度に、当該輝度調整パラメータを乗算して重み付けをすることができる。これにより、最低垂直ライン数の映像表示を行う場合の総発光量と現フレームの垂直ライン数の映像表示を行う場合の総発光量とを等しくすることができる。したがって、表示パネルにおいて、ＧＰＵの処理能力等によりフレーム期間が変動しても、フリッカー現象が発生するのを抑制することができる。
また、前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数をＶｎｏｗとすると、Ｖｍｉｎ／Ｖｎｏｗで表されてもよい。
これにより、外部から発光制御部に現フレームの垂直ライン数が通知された場合に、制御装置は、最低垂直ライン数と現フレームの垂直ライン数とにより輝度調整パラメータを容易に算出することができる。これにより、表示パネルにおいて、発光素子の発光輝度が簡便に調整されるので、フリッカー現象が発生するのを抑制することができる。
また、前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数の前記最低垂直ライン数に対する差分をＶｄｉｆｆとすると、１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）で表されてもよい。
これにより、外部から発光制御部に現フレームの垂直ライン数が供給されなくても、最低垂直ライン数と現フレームの垂直ライン数との差分が供給されれば、表示パネルにおいて、現フレームの垂直ライン数の映像表示を行う場合の発光素子の発光輝度を調整することができる。
また、前記パラメータ導出工程において、前記輝度調整パラメータは、前記最低垂直ライン数と前記現フレームの垂直ライン数とからあらかじめ算出された前記輝度調整パラメータを記憶している記憶部から選択され、前記輝度調整工程において、前記輝度調整部により、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に、発光制御部により選択された前記輝度調整パラメータが演算されることで、前記発光素子の発光輝度が調整されてもよい。
これにより、表示パネルにおいて、既に演算された輝度調整パラメータから最適な輝度調整パラメータを選択して、現フレームの垂直ライン数の映像表示を行う場合の発光素子の発光輝度を容易に調整することができる。
本発明にかかる表示パネルの制御装置、表示装置および表示装置の駆動方法によれば、フリッカー現象を抑制することができる。
実施の形態１に係る表示装置の構成例を示す概略図である。 実施の形態１に係る画素回路の構成を示す回路図である。 実施の形態１に係る表示装置の構成を示すブロック図である。 実施の形態１に係る制御装置の１フレーム期間の動作を示すフローチャートである。 実施の形態１に係る制御装置の動作の概略を示すタイミングチャートである。 実施の形態１に係る制御装置の動作の特徴を説明するための図であり、（ａ）は最低垂直ライン数の映像表示を行う場合、（ｂ）は現フレームの垂直ライン数の映像表示を行う場合である。 実施の形態１および２に係る制御装置の発光輝度を説明するための図であり、（ａ）は最低垂直ライン数の映像表示を行う場合、（ｂ）は現フレームの垂直ライン数の映像表示を行う場合である。 実施の形態３に係る表示装置の構成を示すブロック図である。 実施の形態３に係る表示装置が有する発光輝度テーブルの一例を示す図である。 変形例１に係る画素回路の構成を示す回路図である。 変形例２に係る画素回路の構成を示す回路図である。 実施の形態に係る制御装置を内蔵した表示装置の一例である薄型フラットテレビシステムの外観図である。
以下、本発明の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置、接続形態、ステップおよびステップの順序などは一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
（実施の形態１）
以下、実施の形態１について、図１〜図７を用いて説明する。本実施の形態では、表示装置として、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｓｅｎｃｅ：ＥＬ）素子を用いた表示装置１を例として説明する。
［１．表示装置の構成］
はじめに、表示装置１の構成について説明する。図１は、本実施の形態に係る表示装置１の構成例を示す概略図である。図２は、本実施の形態に係る画素回路３０の構成を示す回路図である。図３は、本実施の形態に係る表示装置１の構成を示すブロック図である。
図１に示すように、表示装置１は、表示パネル１０と、制御装置２０とで構成されている。表示パネル１０は、パネル部１２と、ゲート駆動回路１４と、ソース駆動回路１６と、走査線４０と、信号線４２とを有している。パネル部１２と、ゲート駆動回路１４と、ソース駆動回路１６と、走査線４０と、信号線４２とは、例えば、パネル基板１２ａに実装されている。
パネル部１２は、パネル基板１２ａと、パネル基板１２ａ上に行列状に配置された複数の画素回路３０と、走査線４０と、信号線４２とを有している。より詳細には、パネル部１２は、行状の走査線４０と、列状の信号線４２と、両者が交差する部分に配置された発光素子３２を有する画素回路３０とを有している。パネル基板１２ａは、例えば、ガラスまたはアクリル等の樹脂により形成されている。
複数の画素回路３０は、例えば、半導体プロセスによってパネル基板１２ａに形成されている。複数の画素回路３０は、例えばＮ行Ｍ列に配置されている。Ｎ、Ｍは、表示画面のサイズおよび解像度により異なる。例えば、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）と呼ばれる解像度で、行内にＲＧＢ３原色に対応する画素回路３０が隣接する場合、Ｎは少なくとも１０８０行であり、Ｍは少なくとも１９２０×３列である。各画素回路３０は、有機ＥＬ素子を発光素子として有し、ＲＧＢ三原色のいずれかの色の発光画素を構成する。
図２に示すように、画素回路３０は、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３４、３６および３７と、画素容量３８とを有している。なお、画素回路３０の構成および動作については、後に詳述する。
走査線４０は、行列状に配列された複数の画素回路３０に行ごとに配線されている。走査線４０の一端は、ゲート駆動回路１４の各段の出力端に接続されている。
信号線４２は、行列状に配列された複数の画素回路３０に列ごとに配線されている。信号線４２の一端は、ソース駆動回路１６の各段の出力端に接続されている。
ゲート駆動回路１４は、行駆動回路とも呼ばれ、画素回路３０の行単位にゲート駆動信号を走査する駆動回路である。ゲート駆動信号とは、画素回路３０内の駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３４、３６および３７のゲートに入力されて各トランジスタのオンおよびオフを制御する信号である。ゲート駆動回路１４は、選択トランジスタ３５、スイッチトランジスタ３４、３６および３７を制御する信号として、例えば制御信号ＷＳ、消光信号ＥＮ、制御信号ＲＥＦおよび制御信号ＩＮＩを出力する。また、ゲート駆動回路１４は、図１に示すように、パネル部１２の短辺の一辺に配置されている。
ゲート駆動回路１４は、例えばシフトレジスタ等によって構成されている。ゲート駆動回路１４は、制御装置２０から映像期間信号ＤＥが与えられることにより、同じく制御装置２０から与えられる垂直同期信号ＶＳに同期してゲート駆動信号を出力し、走査線４０を駆動する。これにより、フレーム毎に画素回路３０が線順次選択され、映像信号に応じた輝度で各画素回路３０の発光素子３２が発光する。
なお、ゲート駆動回路１４は、図１に示すように、パネル部１２の短辺の一辺に配置されてもよいし、パネル部１２の対向する短辺の二辺に配置されてもよい。ゲート駆動回路１４がパネル部１２の対向する二辺に配置されることにより、パネル部１２に配置された複数の画素回路３０に同じゲート駆動信号を同じタイミングで供給することができる。これにより、例えばパネル部１２が大型である場合には、各走査線４０の配線容量による信号劣化を抑制することができる。
ソース駆動回路１６は、列駆動回路とも呼ばれ、制御装置２０からフレーム単位で供給される映像信号を各画素回路３０に供給する駆動回路である。ソース駆動回路１６は、パネル部１２の長辺の一辺に配置されている。
ソース駆動回路１６は、信号線４２を通して、画素回路３０の各々に対して映像信号に基づく輝度情報を電流値または電圧値の形で書き込む、電流書き込み型または電圧書き込み型の駆動回路である。本実施の形態に係るソース駆動回路１６は、例えば電圧書き込み型の駆動回路を使用している。ソース駆動回路１６は、制御装置２０から入力される映像信号に基づいて、信号線４２にそれぞれの画素回路３０に設けられた発光素子３２の明るさを表す電圧を供給する。
制御装置２０からソース駆動回路１６に入力される映像信号は、例えば、ＲＧＢ三原色の色毎のデジタルシリアルデータ（映像信号Ｒ、Ｇ、Ｂ）である。ソース駆動回路１６に入力された映像信号Ｒ、Ｇ、Ｂは、ソース駆動回路１６の内部で行単位のパラレルデータに変換される。さらに、行単位のパラレルデータは、ソース駆動回路１６の内部で行単位のアナログデータに変換され、信号線４２に出力される。信号線４２に出力された電圧は、ゲート駆動回路１４の走査において選択された行に属する画素回路３０の画素容量３８に書き込まれる。つまり、信号線４２に出力された電圧に対応する電荷が、画素容量３８に蓄積される。
なお、ソース駆動回路１６は、図１に示すように、パネル部１２の長辺の一辺に配置されてもよいし、パネル部１２の対向する長辺の二辺に配置されてもよい。これにより、例えばパネル部１２が大型の場合には、同列の各画素回路３０に同じタイミングで電圧を出力することができる。
［２．画素回路の構成］
画素回路３０は、図２に示すように、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３４、３６および３７と、画素容量３８とを有している。
発光素子３２は、例えばアノードおよびカソードを備えたダイオード形の有機ＥＬ素子である。なお、発光素子３２は有機ＥＬ素子に限らず、他の発光素子であってもよい。例えば、発光素子３２は、一般的に電流駆動で発光する全ての素子を含む。
発光素子３２は、例えば透明導電膜で構成される複数の第一電極層と、第一電極層上に正孔輸送層、発光層、電子輸送層および電子注入層をこの順に堆積した有機層と、有機層の上に金属膜で構成される第二電極層とを有している。なお、図２では、発光素子３２はシンボルとして模式的に表示している。発光素子３２の第一電極層と第二電極層との間に直流電圧が印加されると、発光層において電子と正孔とが再結合する。これにより、発光素子３２は、駆動トランジスタ３３から供給される、駆動トランジスタ３３のドレイン−ソース間電流により、映像信号の信号電位に応じた輝度で発光する。
駆動トランジスタ３３は、発光素子３２を発光駆動する能動素子である。駆動トランジスタ３３は、オン状態となることで、ゲート−ソース間電圧に応じたドレイン−ソース間電流を発光素子３２に供給する。
スイッチトランジスタ３４は、走査線４０から供給される消光信号ＥＮに応じてオン状態またはオフ状態となる。スイッチトランジスタ３４は、オン状態となることで駆動トランジスタ３３を電源Ｖｃｃに接続し、駆動トランジスタ３３のドレイン−ソース間電流を発光素子３２に供給する。
選択トランジスタ３５は、走査線４０から供給される制御信号ＷＳに応じてオン状態となり、信号線４２から供給される映像信号の信号電位に応じた電荷を画素容量３８に蓄積する。
スイッチトランジスタ３６は、走査線４０から供給される制御信号ＲＥＦに応じてオン状態となり、駆動トランジスタ３３のソースを基準電圧Ｖｒｅｆに設定する。
スイッチトランジスタ３７は、走査線４０から供給される制御信号ＩＮＩに応じてオン状態となり、駆動トランジスタ３３のソースを基準電圧Ｖｉｎｉに設定する。
画素容量３８は、蓄積された電荷による信号電位に応じて、駆動トランジスタ３３のゲートに電圧を印加する。
なお、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３６およびスイッチトランジスタ３７は、例えばＮチャネル型のポリシリコンＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）で構成されている。また、スイッチトランジスタ３４は、例えばＰチャネル型のポリシリコンＴＦＴで構成されている。なお、各トランジスタの導電型は上記したものに限られず、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させてもよい。また、各トランジスタは、ポリシリコンＴＦＴに限らず、アモルファスシリコンＴＦＴ等で構成されていてもよい。
ここで、画素回路３０の動作について説明する。フレーム期間が始まる直前では、全ての制御信号ＷＳ、ＲＥＦ、ＩＮＩおよび消光信号ＥＮがローレベルとなっている。この状態では、Ｎチャネル型のトランジスタである選択トランジスタ３５、スイッチトランジスタ３６、スイッチトランジスタ３７はオフ状態となっている。一方、Ｐチャネル型のトランジスタであるスイッチトランジスタ３４は、オン状態となっている。
したがって、駆動トランジスタ３３は、オン状態のスイッチトランジスタ３４を介して電源Ｖｃｃに接続される。これにより、駆動トランジスタ３３は、駆動トランジスタ３３のゲート−ソース間電圧に応じて、ドレイン−ソース間電流を発光素子３２に供給する。このとき、発光素子３２は発光している。
フレーム期間の開始時には、消光信号ＥＮがローレベルからハイレベルに切り替わる。これにより、スイッチトランジスタ３４がオフ状態となり、駆動トランジスタ３３は電源Ｖｃｃから切り離される。したがって、発光素子３２の発光は停止し、消光期間となる。また、選択トランジスタ３５、スイッチトランジスタ３６、スイッチトランジスタ３７、スイッチトランジスタ３４の全てがオフ状態となる。
初期化期間では、まず、基準電圧Ｖｒｅｆは、制御信号ＲＥＦがハイレベルになったときに駆動トランジスタ３３がオフ状態になる電圧に変更されている。次に、制御信号ＲＥＦがハイレベルになり、スイッチトランジスタ３６がオン状態になる。これにより、駆動トランジスタ３３のゲートは、基準電圧Ｖｒｅｆに接続され、駆動トランジスタ３３はオフ状態になる。駆動トランジスタ３３がオフ状態になると、制御信号ＲＥＦは再びローレベルになりスイッチトランジスタ３６はオフ状態になる。さらに、基準電圧Ｖｒｅｆは元の電圧に戻る。
次に、制御信号ＩＮＩがハイレベルになり、スイッチトランジスタ３７がオン状態となる。これにより、駆動トランジスタ３３のソースは基準電圧Ｖｉｎｉに初期化される。続いて、制御信号ＲＥＦがハイレベルになると、スイッチトランジスタ３６がオン状態となる。これにより、駆動トランジスタ３３のゲートが基準電圧Ｖｒｅｆに初期化される。この結果、駆動トランジスタ３３のゲートは基準電圧Ｖｒｅｆに接続され、ソースは基準電圧Ｖｉｎｉに接続される。
ここで、基準電圧Ｖｒｅｆ、基準電圧Ｖｉｎｉおよび駆動トランジスタ３３の閾値電圧Ｖｔｈの関係は、Ｖｒｅｆ−Ｖｉｎｉ＞Ｖｔｈとすることが好ましい。これにより、この後に駆動トランジスタ３３の閾値電圧Ｖｔｈの補正を行うことができる。また、発光素子３２の閾値電圧を基準電圧Ｖｉｎｉより大きくすることにより、発光素子３２にはマイナスバイアスが印加され、発光素子３２はいわゆる逆バイアス状態となる。
初期化期間が終了すると、駆動トランジスタ３３の閾値電圧Ｖｔｈが検出され、必要に応じて閾値電圧Ｖｔｈの補正が行われる（Ｖｔｈ補正期間）。制御信号ＩＮＩがローレベルになった後、消光信号ＥＮがローレベルになる。これにより、スイッチトランジスタ３７がオフ状態となり、スイッチトランジスタ３４はオン状態となる。これにより、駆動トランジスタ３３のドレイン−ソース間電流が画素容量３８に流れ込み、閾値電圧Ｖｔｈの補正が行われる。
このとき、駆動トランジスタ３３のゲートは、基準電圧Ｖｒｅｆに保持されており、駆動トランジスタ３３がカットオフするまで、駆動トランジスタ３３には駆動トランジスタ３３のドレイン−ソース間電流が流れる。駆動トランジスタ３３がカットオフすると、駆動トランジスタ３３のソースの電位はＶｒｅｆ−Ｖｔｈとなる。
続いて、消光信号ＥＮが再びハイレベルになり、スイッチトランジスタ３４がオフ状態となる。さらに、制御信号ＲＥＦがローレベルになり、スイッチトランジスタ３６がオフ状態となる。これにより、画素容量３８に閾値電圧Ｖｔｈが保持される。
その後、消光信号ＥＮが再びローレベルからハイレベルとなり、制御信号ＲＥＦがハイレベルからローレベルになる。続けて、制御信号ＷＳがローレベルからハイレベルになる。これにより、映像信号の信号電位が画素容量３８に書き込まれる。さらに、消光信号ＥＮがハイレベルからローレベルになる。これにより、発光素子３２の発光が開始する。
以上のフレーム期間を繰り返すことで、映像信号の信号電位に応じて行列状に配置された発光素子３２が順次発光し、パネル部１２に映像が表示される。
［３．制御装置の構成］
次に、制御装置２０の構成について説明する。
制御装置２０は、表示パネル１０の外部に配置される外部システム回路基板（図示せず）上に形成されている。制御装置２０は、例えばＴＣＯＮ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）としての機能を有し、表示装置１の全体の動作を制御する。具体的には、制御装置２０は、外部から供給される垂直同期信号ＶＳ、水平同期信号ＨＳ、映像期間信号ＤＥにしたがって、ゲート駆動回路１４に対して走査を指示する。また、制御装置２０は、ソース駆動回路１６に対して、映像信号Ｒ、Ｇ、Ｂのデジタルシリアルデータを供給する。
図３に示すように、制御装置２０は、データ保持部２６と、同期制御部２８と、発光制御部５０と、輝度調整部６０とを有している。なお、制御装置２０は、外部から供給される信号を受信してデータ保持部２６、同期制御部２８および発光制御部５０へ供給するレシーバー（図示せず）を備えていてもよい。
データ保持部２６は、映像信号Ｒ、Ｇ、Ｂを一時的に保持するバッファである。データ保持部２６は、例えば１００ラインのラインバッファを有している。データ保持部２６は、外部から受信した一ラインごとの映像信号Ｒ、Ｇ、Ｂを順に保持し、所定のタイミングで輝度調整部６０に出力する。
同期制御部２８は、映像信号Ｒ、Ｇ、Ｂがパネル部１２に表示されるタイミングを制御する制御部である。同期制御部２８は、外部から垂直同期信号ＶＳ、水平同期信号ＨＳおよび映像期間信号ＤＥを受信し、ゲート駆動回路１４およびソース駆動回路１６に出力する。また、同期制御部２８は、発光制御部５０が各発光素子３２を所望のタイミングで発光または消光させるように、発光制御部５０に同期制御信号を出力する。
発光制御部５０は、映像信号Ｒ、Ｇ、Ｂが所望のタイミングおよび所望の輝度でパネル部１２に表示されるように、ゲート駆動回路１４およびソース駆動回路１６を制御する制御部である。図３に示すように、発光制御部５０は、シーケンサ５１と、輝度演算部５２とを備えている。
シーケンサ５１は、例えば、外部から供給される垂直同期信号ＶＳ、水平同期信号ＨＳおよび映像期間信号ＤＥに基づいて、映像信号Ｒ、Ｇ、Ｂの表示タイミングを制御するシーケンスを生成する。シーケンサ５１は、同期制御部２８から供給された同期制御信号により、外部から受信した映像期間、発光素子３２が消光している消光期間および発光素子３２が発光している発光期間をカウントするタイマー（図示せず）を有していてもよい。シーケンサ５１は、映像期間信号ＤＥに応じて１フレーム内における発光期間と消光期間とのデューティ（オンデューティ）を設定してもよい。
発光制御部５０は、シーケンサ５１で生成されたシーケンスに基づいて消光信号ＥＮを生成し、ゲート駆動回路１４に供給する。これにより、ゲート駆動回路１４は、画素回路３０のスイッチトランジスタ３４に消光信号ＥＮの供給または供給の停止を行い、各発光素子３２の発光および消光を制御する。なお、シーケンサ５１で生成されるシーケンス（タイミングチャート）については、後に詳述する。
輝度演算部５２は、発光素子３２の発光輝度を調整するための輝度調整パラメータを算出する演算部である。輝度演算部５２は、各フレームにおける発光素子３２の発光輝度の総量が一定となるように、輝度調整パラメータを算出する。具体的には、輝度演算部５２は、外部から供給される、１フレームの描画に要する最低垂直ライン数Ｖｍｉｎおよび現フレームの垂直ライン数Ｖｎｏｗに基づいて、現フレームでの発光素子３２の輝度を調整するための輝度調整パラメータを算出する。発光制御部５０は、輝度演算部５２で算出された輝度調整パラメータを輝度調整部６０に供給する。なお、輝度調整パラメータの具体的な算出については、後に詳述する。
輝度調整部６０は、発光制御部５０から供給された輝度調整パラメータに基づいて、データ保持部２６に一時的に保持された映像信号Ｒ、Ｇ、Ｂの輝度を調整して、ソース駆動回路１６に出力する。例えば、輝度調整部６０は、データ保持部２６から供給された映像信号Ｒ、Ｇ、Ｂの輝度に上述した輝度調整パラメータを乗算することで、映像信号Ｒ、Ｇ、Ｂの輝度を調整する。なお、輝度調整部６０は、データ保持部２６から供給された映像信号Ｒ、Ｇ、Ｂの輝度に輝度調整パラメータを乗算することにかぎらず、加算、減算等の他の演算により映像信号Ｒ、Ｇ、Ｂの輝度を調整してもよい。
［４．制御装置の動作］
ここで、本実施の形態に係る制御装置２０の動作について説明する。
本実施の形態に係る表示装置１は、例えば、有機ＥＬ発光パネルのプログレッシブ駆動方式により駆動される。詳細には、制御装置２０は、複数の画素回路３０が行列状に配置されたパネル部１２に対して、初期化動作、書き込み動作、および発光動作を行順次に実行させるように制御を行う。すなわち、制御装置２０の制御により、パネル部１２の第１行目から最終行目まで、初期化動作、書き込み動作、および発光動作が順に行われる。この期間をフレーム期間と呼ぶ。なお、フレーム期間には、初期化動作、書き込み動作、および発光動作以外に、駆動トランジスタ３３の閾値電圧Ｖｔｈの検出動作等が含まれていてもよい。
以下、本実施の形態に係る制御装置２０の基本的な動作について説明する。図４は、本実施の形態に係る制御装置２０の１フレーム期間の動作を示すフローチャートである。図５は、本実施の形態に係る制御装置２０の動作の概略を示すタイミングチャートである。なお、図５では、パネル部１２の１ライン分の画素回路３０の動作を示している。
以下の例では、オンデューティが９０％である場合の動作について説明する。以下の例では、映像期間は１００パルスの水平同期信号の期間、消光期間（初期化期間）は１０パルスの水平同期信号の期間、発光期間は９０パルスの水平同期信号の期間である。
図４および図５に示すように、制御装置２０において、映像期間は、垂直同期信号ＶＳが供給されることにより開始される（ステップＳ１０）。垂直同期信号ＶＳは、外部から制御装置２０の同期制御部２８に供給される。同期制御部２８に供給された垂直同期信号ＶＳは、同期制御部２８から発光制御部５０に出力される。
また、発光制御部５０には、外部から、各フレーム期間に含まれる垂直ライン数が通知される（ステップＳ１１）。垂直ライン数は、垂直同期信号ＶＳが同期制御部２８に供給された直後に発光制御部５０に通知される。通知される垂直ライン数は、１フレームの描画に要する最低垂直ライン数Ｖｍｉｎと、現フレームの垂直ライン数Ｖｎｏｗである。最低垂直ライン数Ｖｍｉｎは、例えば、ＦＨＤ解像度であれば１０８０ライン、４ＫＵＨＤ解像度であれば２１６０ラインである。最低垂直ライン数Ｖｍｉｎは、各フレームで共通している。
次に、発光素子３２を発光させるときの輝度調整のための輝度調整パラメータが導出される（パラメータ導出工程）（ステップＳ１２）。後述するように、輝度調整パラメータは、通知された１フレームの描画に要する最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとから導出される。導出された輝度調整パラメータは、輝度調整部６０に出力される。そして、後述するステップＳ１７〜Ｓ２１において、輝度調整部６０は、データ保持部２６から出力された映像信号Ｒ、Ｇ、Ｂをソース駆動回路１６に供給するときに、最低垂直ライン数Ｖｍｉｎを表示する場合の発光素子３２の発光輝度に輝度調整パラメータを乗算する。なお、輝度調整パラメータの導出については、後に詳述する。
次に、同期制御部２８から垂直同期信号ＶＳが出力され、発光制御部５０が垂直同期信号ＶＳを受信すると、発光制御部５０からゲート駆動回路１４に消光信号ＥＮが供給される。消光信号ＥＮは、ゲート駆動回路１４から画素回路３０のスイッチトランジスタ３４のゲートに供給される。これにより、スイッチトランジスタ３４はオフ状態となり、発光素子３２は消光状態となる。続いて、初期化期間が開始される（ステップＳ１３）。なお、初期化期間の開始タイミングは、発光制御部５０が垂直同期信号ＶＳを受信したときに限らず、発光制御部５０が映像期間信号ＤＥの入力が開始されるタイミングを検出したときであってもよい。
初期化期間には、ゲート駆動回路１４からパネル部１２の各画素回路３０に初期化のためのゲート信号が供給される。これにより、上述したように画素回路３０の各トランジスタが動作し、画素回路３０の初期化が行われる（初期化工程）。初期化期間では、発光素子３２は消光状態となっているが、後述する図７に示すように、ゲート信号の供給が停止されて初期化期間が終了した後次の垂直同期信号ＶＳが供給されるまでの所定期間、発光素子３２を消光状態としてもよい。
また、制御装置２０の同期制御部２８には、外部から映像期間信号ＤＥが供給される（ステップＳ１４）。なお、映像期間信号ＤＥの供給は、初期化期間中であってもよいし、初期化期間終了後であってもよい。ここでは、映像期間信号ＤＥは初期化期間中に供給されるものとする。
同期制御部２８に映像期間信号ＤＥが供給されると、映像信号の書き込みが開始される（ステップＳ１５）。ソース駆動回路１６から出力される映像信号は、映像期間信号ＤＥが入力されると、一時的にデータ保持部２６に書き込まれる（書き込み工程）。映像信号の書き込みは、映像期間信号ＤＥが供給される期間中継続される。なお、書き込み工程が開始されるタイミングは、同期制御部２８に映像期間信号ＤＥの入力が開始されるタイミングを検出したときに限らず、発光制御部５０が垂直同期信号ＶＳを受信したときであってもよい。
初期化開始から所定期間が経過し、１ライン分の画素回路３０が初期化されると、初期化期間が終了する（ステップＳ１６）。なお、初期化期間は、初期化の際の消光期間があらかじめ設定された期間に達した時に終了するとしてもよい。
初期化期間が終了すると、データ保持部２６から映像信号の読み出しが開始される（読み出し工程）。また、ゲート駆動回路１４から画素回路３０への消光信号ＥＮの供給が停止される。したがって、スイッチトランジスタ３４のゲートへの消光信号ＥＮの供給が停止され、スイッチトランジスタ３４はオン状態となる。これにより、発光素子３２の発光が開始される（ステップＳ１７）。
発光素子３２は、データ保持部２６から読み出された映像信号に応じて、発光する。このとき、データ保持部２６から読み出された映像信号は、輝度調整部６０において輝度調整パラメータが演算され、各画素回路３０の発光素子３２から発光されるときの発光輝度が調整される（輝度調整工程）。発光輝度が調整された映像信号は、ソース駆動回路１６に供給される。ソース駆動回路１６は、供給された映像信号に基づいて、パネル部１２の各画素回路３０の発光素子３２を発光させる。これにより、パネル部１２に映像信号が表示される（映像表示工程）。
また、映像期間信号ＤＥの供給が停止すると、データ保持部２６への映像信号の書き込みは終了する（ステップＳ１８）。
ここで、外部から通知された現フレームの垂直ライン数分の発光素子３２の発光が終了していない場合には、（ステップＳ１９においてＮｏ）、発光素子３２の発光は継続される（ステップＳ２０）。
また、外部から通知された現フレームの垂直ライン数分の発光素子３２の発光が終了すると（ステップＳ１９においてＹｅｓ）、再びゲート駆動回路１４から画素回路３０へ消光信号ＥＮが供給される。これにより、１フレーム期間における発光素子３２の発光は終了する（ステップＳ２１）。
なお、上述したように、映像期間は１００パルスの水平同期信号の期間、消光期間（初期化期間）は１０パルスの水平同期信号の期間、発光期間は９０パルスの水平同期信号の期間とすることに限らず、映像期間、消光期間および発光期間は適宜変更してもよい。
［５．輝度調整パラメータの演算］
ここで、本実施の形態に係る制御装置２０の動作の特徴および輝度調整パラメータの演算について説明する。図６は、本実施の形態に係る制御装置２０の動作の特徴を説明するための図であり、（ａ）は最低垂直ライン数Ｖｍｉｎの映像表示を行う場合、（ｂ）は現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合を示している。図７は、本実施の形態に係る制御装置２０の発光輝度を説明するための図であり、（ａ）は最低垂直ライン数Ｖｍｉｎの映像表示を行う場合、（ｂ）は現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合を示している。なお、図６および図７では、パネル部１２の１ライン分の画素回路３０の動作を示している。
本実施の形態に係る制御装置２０では、現フレームの垂直ライン数Ｖｎｏｗは、最低垂直ライン数Ｖｍｉｎよりも多いものとする。例えば、上述したように、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合には、映像期間は１００パルスの水平同期信号の期間、消光期間（初期化期間）は１０パルスの水平同期信号の期間、発光期間は９０パルスの水平同期信号の期間とする。また、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合には、発光期間は１０パルスの水平同期期間分延長され、映像期間は１１０パルスの水平同期信号の期間、消光期間（初期化期間）は１０パルスの水平同期信号の期間、発光期間は１００パルスの水平同期信号の期間とする。
本実施の形態に係る制御装置２０は、外部から通知された現フレームの垂直ライン数Ｖｎｏｗに応じて、当該フレームにおける発光素子３２の発光輝度を調整することが特徴である。
図６の（ａ）および（ｂ）に示すように、制御装置２０によると、１フレーム期間において、初期化が行われた後所定の輝度で映像表示が行われる。ここで、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合、現フレームの垂直ライン数Ｖｎｏｗは最低垂直ライン数Ｖｍｉｎよりも多いため、映像表示を行う期間は、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合に比べて、増加した垂直ライン数の表示に要する時間分だけ延長される。そのため、現フレームの垂直ライン数Ｖｎｏｗの表示を行うときに、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合と同一の発光輝度で発光素子３２を発光させると、１フレーム期間における総発光量が増加し、フリッカーが発生する原因となる。
そこで、本実施の形態に係る制御装置２０では、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間における総発光量が最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の１フレーム期間の総発光量と等しくなるように、発光輝度の調整を行う。
具体的には、最低垂直ライン数Ｖｍｉｎの表示を行うときの発光素子３２の発光輝度Ｙｍｉｎに、輝度調整パラメータを乗算して重み付けをする。そして、重み付けがされた発光輝度Ｙｎｏｗにより、発光素子３２を発光させる。つまり、輝度調整パラメータをＰ１とすると、
Ｙｎｏｗ＝Ｐ１×Ｙｍｉｎ ・・・（式１）
により、発光素子３２の発光輝度の調整を行う。
ここで、図７の（ａ）および（ｂ）に示すように、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合と現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合とでは、初期化期間Ｘ１および初期化の際の消光期間Ｘ２はそれぞれ同一の長さであるため、最低垂直ライン数Ｖｍｉｎの発光期間と現フレームの垂直ライン数Ｖｎｏｗの発光期間との差分は、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの差分Ｖｄｉｆｆと等しい。したがって、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の総発光量と現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の総発光量とを等しくするには、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間における発光素子３２の発光輝度を、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの比に応じて小さくする必要がある。
つまり、輝度調整パラメータＰ１は、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の１フレーム期間と現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間との比とすることができる。より簡単には、輝度調整パラメータＰ１は、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの比により、輝度演算部５２において、
Ｐ１＝Ｖｎｏｗ／Ｖｍｉｎ ・・・（式２）
と演算することができる。したがって、輝度調整部６０は、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間における発光素子３２の発光輝度Ｙｎｏｗを、
Ｙｎｏｗ＝Ｖｎｏｗ／Ｖｍｉｎ×Ｙｍｉｎ ・・・（式３）
と調整することができる。
具体的には、本実施の形態における制御装置２０では、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の映像期間は１００パルスの水平同期信号の期間、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の映像期間は１１０パルスの水平同期信号の期間であるので、輝度調整パラメータＰ１は、輝度演算部５２において、Ｐ１＝１００／１１０＝０．９０９と演算される。これにより、輝度調整部６０において、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間における発光素子３２の発光輝度Ｙｎｏｗは、Ｙｎｏｗ＝０．９０９×Ｙｍｉｎにより調整される。
以上により、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の総発光量と現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の総発光量とを等しくすることができる。
［６．効果等］
このように、本実施の形態に係る制御装置２０および表示装置１によると、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間における総発光量が最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の１フレーム期間の総発光量と等しくなるように、発光輝度の調整を行う。このとき、輝度調整パラメータＰ１を、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの比よりＰ１＝Ｖｍｉｎ／Ｖｎｏｗとして、最低垂直ライン数Ｖｍｉｎの表示を行うときの発光素子３２の発光輝度Ｙｍｉｎに、輝度調整パラメータＰ１を乗算して重み付けをする。これにより、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の総発光量と現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の総発光量とを等しくすることができる。したがって、制御装置２０の制御による表示装置１では、ＧＰＵの処理能力等によりフレーム期間が変動しても、フリッカー現象を抑制することができる。
なお、上述した実施の形態では、輝度調整パラメータＰ１は、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の１フレーム期間と現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間との比としたが、例えば、１フレーム期間から消光期間Ｘ２を除いた、最低垂直ライン数Ｖｍｉｎのときの発光期間と現フレームの垂直ライン数Ｖｎｏｗのときの発光期間との比としてもよい。
（実施の形態２）
次に、実施の形態２について説明する。本実施の形態に係る制御装置２０が実施の形態１に係る制御装置２０と異なる点は、輝度演算部５２において、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの差分Ｖｄｉｆｆを用いて輝度調整パラメータの演算が行われる点である。
上述したように、実施の形態１に係る制御装置２０の輝度演算部５２では、（式２）に示したように、輝度調整パラメータＰ１は、Ｐ１＝Ｖｍｉｎ／Ｖｎｏｗで表される。
ここで、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの差分Ｖｄｉｆｆは、Ｖｄｉｆｆ＝Ｖｎｏｗ−Ｖｍｉｎと表すことができる。すなわち、現フレームの垂直ライン数Ｖｎｏｗは、Ｖｎｏｗ＝Ｖｍｉｎ＋Ｖｄｉｆｆと表すことができる。これを用いて、輝度演算部５２において輝度調整パラメータＰ２を演算すると、輝度調整パラメータＰ２は、
Ｐ２＝Ｖｍｉｎ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）
＝１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ） ・・・（式４）
とすることができる。したがって、輝度調整部６０は、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間における発光素子３２の発光輝度Ｙｎｏｗを、
Ｙｎｏｗ＝Ｖｍｉｎ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）×Ｙｍｉｎ
＝｛１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）｝×Ｙｍｉｎ
＝Ｙｍｉｎ−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）×Ｙｍｉｎ・・・（式５）
と調整することができる。
これにより、外部から発光制御部５０に現フレームの垂直ライン数Ｖｎｏｗが供給されなくても、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの差分Ｖｄｉｆｆが供給されれば、制御装置２０は、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の発光素子３２の発光輝度Ｙｎｏｗを調整することができる。
具体的には、本実施の形態における制御装置２０では、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の映像期間と最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の映像期間との差分Ｖｄｉｆｆは１０パルスの水平同期信号の期間であるので、輝度調整部６０において、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間における発光素子３２の発光輝度Ｙｎｏｗは、Ｙｎｏｗ＝Ｙｍｉｎ−１０／１１０×Ｙｍｉｎ＝Ｙｍｉｎ−０．０９１×Ｙｍｉｎと調整される。
このように、本実施の形態にかかる制御装置２０では、外部から発光制御部５０に現フレームの垂直ライン数Ｖｎｏｗが供給されなくても、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの差分Ｖｄｉｆｆが供給されれば、制御装置２０は、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の発光素子３２の発光輝度Ｙｎｏｗを調整することができる。
（実施の形態３）
次に、実施の形態３について、図８および図９を用いて説明する。図８は、本実施の形態に係る表示装置１ａの構成を示すブロック図である。図９は、本実施の形態に係る表示装置１ａが有する発光輝度テーブルの一例を示す図である。
本実施の形態に係る表示装置が実施の形態１に係る表示装置１と異なる点は、制御装置が備える発光制御部が、あらかじめ輝度調整パラメータが記憶されている発光輝度テーブルに基づいて発光輝度を制御する点である。
図８に示すように、本実施の形態にかかる表示装置１ａにおいて、制御装置２０ａは発光制御部５０ａを備えている。発光制御部５０ａは、シーケンサ５１と、記憶部５４とを備えている。なお、シーケンサ５１は、実施の形態１に示したシーケンサ５１と同様の構成であるため、詳細な説明を省略する。
記憶部５４は、発光素子３２の発光を制御するための制御パラメータおよび制御プログラム等が記憶されたメモリである。記憶部５４は、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の発光素子３２の発光輝度Ｙｎｏｗを制御するときに発光制御部５０ａにより参照される発光輝度テーブル７０を有している。図９に示すように、発光輝度テーブル７０には、最低垂直ライン数Ｖｍｉｎ、現フレームの垂直ライン数Ｖｎｏｗ、および、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗの差分Ｖｄｉｆｆの組み合わせが記憶されている。また、当該組み合わせとともに、あらかじめ演算された各組み合わせに対する輝度調整パラメータが記憶されている。
発光制御部５０ａは、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗに対応する輝度調整パラメータを発光輝度テーブル７０から選択し、輝度調整部６０に出力する。輝度調整部６０は、発光制御部５０ａから供給された輝度調整パラメータにより、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の発光素子３２の発光輝度Ｙｎｏｗを調整する。
これにより、制御装置２０ａは、既に演算された輝度調整パラメータから最適な輝度調整パラメータを選択して、現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の発光素子３２の発光輝度Ｙｎｏｗを容易に調整することができる。
なお、発光制御部５０ａは、発光輝度テーブル７０から最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗに対応する輝度調整パラメータを選択してもよいし、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗの差分Ｖｄｉｆｆに対応する輝度調整パラメータを選択してもよい。発光制御部５０ａは、外部から現フレームの垂直ライン数Ｖｎｏｗが通知されたときには最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗに対応する輝度調整パラメータを選択し、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗの差分Ｖｄｉｆｆが通知されたときには、当該差分Ｖｄｉｆｆに対応する輝度調整パラメータを選択してもよい。
また、発光輝度テーブル７０には、図９に示したように、最低垂直ライン数Ｖｍｉｎ、現フレームの垂直ライン数Ｖｎｏｗ、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗの差分Ｖｄｉｆｆおよび輝度調整パラメータの４つのパラメータの全てが記憶されていなくてもよい。例えば、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗの差分Ｖｄｉｆｆと輝度調整パラメータの３つのパラメータが記憶されているとしてもよい。
また、記憶部５４は、最低垂直ライン数Ｖｍｉｎごとに異なる発光輝度テーブルを有していてもよいし、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗの差分Ｖｄｉｆｆの値ごとに異なる発光輝度テーブルを有していてもよい。
また、発光輝度テーブル７０の発光輝度パラメータは、適宜変更されてもよい。
また、発光制御部５０ａは、輝度演算部５２に代えて記憶部５４を備えていてもよいし、輝度演算部５２と記憶部５４の両方を備えていてもよい。この場合、発光制御部５０ａは、前回の発光輝度の調整で演算された最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗに対する輝度調整パラメータを発光輝度テーブル７０に新たに記憶し、次回の発光輝度の調整のときに当該発光輝度テーブル７０から輝度調整パラメータを選択してもよい。
（変形例１）
次に、実施の形態１〜３の変形例１について、図１０を用いて説明する。図１０は、本変形例に係る画素回路１３０の構成を示す回路図である。本変形例にかかる画素回路１３０が実施の形態に示した画素回路３０と異なる点は、スイッチトランジスタ３４および３６を備えていない点である。
図１０に示すように、画素回路１３０は、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３７と、画素容量３８とを有している。発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３７、画素容量３８の構成は、実施の形態１に示した画素回路３０の発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３７、画素容量３８と同様である。
ここで、画素回路１３０は、スイッチトランジスタ３４を備えていないので、発光素子３２の発光は、消光信号ＥＮにより一括で行われず、スイッチトランジスタ３７により行われる。
このとき、ゲート駆動回路１４からスイッチトランジスタ３７のゲートに制御信号ＡＺが印加され、スイッチトランジスタ３７がオン状態になると、駆動トランジスタ３３のドレイン−ソース間電流は、スイッチトランジスタ３７へ流れ、発光素子３２には流れない。よって、発光素子３２は消光する。また、スイッチトランジスタ３７のゲートへの制御信号ＡＺの印加が停止され、スイッチトランジスタ３７がオフ状態になると、駆動トランジスタ３３のドレイン−ソース間電流は発光素子３２に流れる。これにより、発光素子３２は発光する。
また、画素回路１３０は、スイッチトランジスタ３６を備えていないので、初期化動作は、スイッチトランジスタ３５により行われる。
このような構成を有する画素回路１３０を備える表示パネルであっても、実施の形態に示した表示装置１と同様、フリッカー現象を抑制することができる。
（変形例２）
次に、実施の形態１〜３の変形例２について、図１１を用いて説明する。図１１は、本変形例に係る画素回路２３０の構成を示す回路図である。本変形例にかかる画素回路２３０が実施の形態に示した画素回路３０と異なる点は、スイッチトランジスタ３４を備えていない点である。
図１１に示すように、画素回路２３０は、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３６および３７と、画素容量３８とを有している。発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３６および３７、画素容量３８の構成は、実施の形態１に示した画素回路３０の発光素子３２、駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３７、画素容量３８と同様である。
ここで、画素回路２３０は、スイッチトランジスタ３４を備えていないので、発光素子３２の発光は、消光信号ＥＮにより一括で行われず、スイッチトランジスタ３７により行われる。
このとき、ゲート駆動回路１４からスイッチトランジスタ３７のゲートに制御信号ＩＮＩが印加され、スイッチトランジスタ３７がオン状態になると、駆動トランジスタ３３のドレイン−ソース間電流は、スイッチトランジスタ３７へ流れ、発光素子３２には流れない。よって、発光素子３２は消光する。また、スイッチトランジスタ３７のゲートへの制御信号ＩＮＩの印加が停止され、スイッチトランジスタ３７がオフ状態になると、駆動トランジスタ３３のドレイン−ソース間電流は発光素子３２に流れる。これにより、発光素子３２は発光する。
このような構成を有する画素回路２３０を備える表示パネルであっても、実施の形態に示した表示装置１と同様、フリッカー現象を抑制することができる。
（その他の実施の形態）
なお、本発明は、上述した実施の形態および変形例に記載した構成に限定されるものではなく、適宜変更を加えてもよい。
例えば、輝度調整パラメータは、最低垂直ライン数Ｖｍｉｎの映像表示を行う場合の１フレーム期間と現フレームの垂直ライン数Ｖｎｏｗの映像表示を行う場合の１フレーム期間との比としてもよいし、最低垂直ライン数Ｖｍｉｎのときの発光期間と現フレームの垂直ライン数Ｖｎｏｗのときの発光期間との比としてもよい。
また、発光素子の発光輝度の調整は、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗを用いて調整してもよいし、最低垂直ライン数Ｖｍｉｎと現フレームの垂直ライン数Ｖｎｏｗとの差分Ｖｄｉｆｆを用いて調整してもよい。
また、輝度調整パラメータは、演算により求めてもよいし、あらかじめ発光輝度が演算され記憶された発光輝度テーブルから選択してもよい。
また、上述した実施の形態および変形例において、ゲート駆動回路は、パネル部の短辺の一辺に配置されてもよいしパネル部の対向する短辺の二辺に配置されてもよい。同様に、ソース駆動回路は、パネル部の長辺の一辺に配置されてもよいしパネル部の対向する長辺の二辺に配置されてもよい。
また、制御装置におけるフレーム期間の開始は、垂直同期信号ＶＳの供給にもとづいてもよいし、映像同期信号ＤＥの入力開始タイミング、すなわち、それ以降に入力される映像同期信号ＤＥの入力が開始されるタイミングを基準にしてもよい。
また、発光期間の終了すなわちフレーム期間の終了の条件は、上述したように、通知された垂直ライン数の発光を終えたタイミングであってもよいし、垂直同期信号ＶＳが入力されたタイミングまたは映像同期信号ＤＥの入力開始タイミングであってもよい。
また、データ保持部は、上述したように、ラインバッファであってもよいし、他のバッファまたは記憶装置等であってもよい。
また、発光素子は、有機ＥＬ素子に限らず、ＬＥＤ等の他の発光素子であってもよい。発光素子のオンデューティは９０％に限らず、適宜変更してもよい。
また、発光素子の発光および消光の制御信号には、消光を指示する消光信号ＥＮを用いてもよいし、各トランジスタの特性に応じて、発光を指示する発光信号を用いてもよい。また、消光信号ＥＮに代えて、制御信号ＡＺまたはＩＮＩを用いてもよい。
また、表示装置において、画素回路の構成は、上述した実施の形態および変形例に示した構成に限らず、変更してもよい。例えば、駆動トランジスタ、選択トランジスタおよび画素容量を備える構成であれば、他のスイッチトランジスタの配置は適宜変更してもよい。また、画素回路に設けられる複数のトランジスタは、ポリシリコンＴＦＴであってもよいし、アモルファスシリコンＴＦＴ等他のトランジスタで構成されていてもよい。また、トランジスタの導電型はＮチャネル型であってもよいしＰチャネル型であってもよいし、これらを組み合わせたものであってもよい。
その他、本発明の趣旨を逸脱しない限り、上述の実施の形態に対して当業者が思いつく各種変形を施して得られる形態、または、本発明の趣旨を逸脱しない範囲で上述の実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。例えば、本発明にかかる制御装置を備えた表示装置の一例として、図１２に示すような薄型フラットテレビシステム１００、表示パネルが搭載されたゲーム機、ＰＣ用モニタシステムも本発明に含まれる。
本発明は、特に、高速および高解像度の表示が要望されるテレビシステム、ゲーム機およびパーソナルコンピュータのディスプレイ等の技術分野に有用である。
１、１ａ 表示装置
１０ 表示パネル
１２ パネル部
１２ａ パネル基板
１４ ゲート駆動回路
１６ ソース駆動回路
２０、２０ａ 制御装置
２６ データ保持部
２８ 同期制御部
３０、１３０、２３０ 画素回路
３２ 発光素子
３３ 駆動トランジスタ
３４、３６、３７ スイッチトランジスタ
３５ 選択トランジスタ
３８ 画素容量
４０ 走査線
４２ 信号線
５０、５０ａ 発光制御部
５１ シーケンサ
５２ 輝度演算部
５４ 記憶部
６０ 輝度調整部
７０ 発光輝度テーブル
１００ フラットテレビシステム

Claims (9)

  1. 発光素子を有する画素回路が複数個行列状に配置された表示パネルの表示を制御する制御装置であって、
    外部から受信した映像信号を一時的に保持するデータ保持部と、
    外部から受信した垂直同期信号または前記映像信号の開始タイミングに基づいて、前記映像信号を前記データ保持部から前記表示パネルへ供給する同期制御部と、
    前記発光素子の発光輝度および発光タイミングを制御する発光制御部と、
    前記データ保持部から読み出された前記映像信号の映像表示を行うときの、前記発光素子の発光輝度を調整する輝度調整部とを備え、
    前記発光制御部は、現フレームのフレーム期間を示す垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量が、あらかじめ定められた最短のフレーム期間を示す最低垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量と等しくなるように、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する輝度調整パラメータを導出し、
    前記輝度調整部は、前記輝度調整パラメータに基づいて、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整し、
    前記発光制御部は、前記輝度調整パラメータとして、前記最低垂直ライン数の前記現フレームの垂直ライン数に対する比を算出し、
    前記輝度調整部は、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータを演算することで、前記発光素子の発光輝度を調整する、
    表示パネルの制御装置。
  2. 前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数をＶｎｏｗとすると、Ｖｍｉｎ／Ｖｎｏｗで表される、
    請求項１に記載の表示パネルの制御装置。
  3. 前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数の前記最低垂直ライン数に対する差分をＶｄｉｆｆとすると、１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）で表される、
    請求項１に記載の表示パネルの制御装置。
  4. 発光素子を有する画素回路が複数個行列状に配置されたパネル部と、
    前記パネル部に表示される映像信号を前記画素回路に供給するソース駆動回路と、
    前記パネル部に表示される前記映像信号の表示タイミングを制御する同期信号を、前記画素回路に供給するゲート駆動回路と、
    前記ゲート駆動回路および前記ソース駆動回路を制御する制御装置とを備え、
    前記制御装置は、
    外部から受信した映像信号を一時的に保持するデータ保持部と、
    外部から受信した垂直同期信号または前記映像信号の開始タイミングに基づいて、前記映像信号を前記データ保持部から前記パネル部へ供給する同期制御部と、
    前記発光素子の発光輝度および発光タイミングを制御する発光制御部と、
    前記データ保持部から読み出された前記映像信号の映像表示を行うときの、前記発光素子の発光輝度を調整する輝度調整部とを備え、
    前記発光制御部は、現フレームのフレーム期間を示す垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量が、あらかじめ定められた最短のフレーム期間を示す最低垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量と等しくなるように、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する輝度調整パラメータを導出し、
    前記輝度調整部は、前記輝度調整パラメータに基づいて、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整し、
    前記発光制御部は、前記輝度調整パラメータとして、前記最低垂直ライン数の前記現フレームの垂直ライン数に対する比を算出し、
    前記輝度調整部は、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータを演算することで、前記発光素子の発光輝度を調整する、
    表示装置。
  5. 前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数をＶｎｏｗとすると、Ｖｍｉｎ／Ｖｎｏｗで表される、
    請求項４に記載の表示装置。
  6. 前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数の前記最低垂直ライン数に対する差分をＶｄｉｆｆとすると、１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）で表される、
    請求項４に記載の表示装置。
  7. 発光素子を有する画素回路が複数個行列状に配置された表示パネルの駆動方法であって、
    垂直同期信号を受信または映像信号の開始タイミングを検出したときにフレーム期間を開始し、
    前記フレーム期間は、前記フレーム期間の開始後前記映像信号が前記画素回路へ供給され終わるまでの映像期間と、前記映像期間の終了後、次の前記垂直同期信号を受信または前記映像信号の開始タイミングを検出するまでの延長期間とからなり、
    前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後に通知され
    た現フレームの垂直ライン数に基づいて、発光制御部において、前記現フレームの垂直ライン数の映像表示を行うときの前記発光素子の発光輝度を調整する輝度調整パラメータを導出するパラメータ導出工程と、
    前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後所定期間内に前記画素回路を初期化する初期化工程と、
    前記垂直同期信号を受信または映像期間信号の開始タイミングを検出した後、前記映像信号をデータ保持部に一時的に保持する書き込み工程と、
    輝度調整部により、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータが演算されることで、前記発光素子の発光輝度を調整する輝度調整工程と、
    前記初期化後であって前記映像期間中に、前記発光素子を前記輝度調整された発光輝度で発光させることにより前記映像信号を表示させる映像表示工程とを含み、
    前記パラメータ導出工程において、現フレームのフレーム期間を示す垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量が、あらかじめ定められた最短のフレーム期間を示す最低垂直ライン数の映像表示を行うときの１フレーム期間における前記発光素子の総発光量と等しくなるように、前記輝度調整パラメータが導出され、
    前記パラメータ導出工程において、前記発光制御部により、前記輝度調整パラメータとして前記最低垂直ライン数の前記現フレームの垂直ライン数に対する比が算出され、
    前記輝度調整工程において、前記輝度調整部により、前記現フレームの垂直ライン数の映像表示を行うときに、前記データ保持部から読み出された前記映像信号に前記輝度調整パラメータが演算されることで、前記発光素子の発光輝度が調整される、
    表示パネルの駆動方法。
  8. 前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数をＶｎｏｗとすると、Ｖｍｉｎ／Ｖｎｏｗで表される、
    請求項７に記載の表示パネルの駆動方法。
  9. 前記輝度調整パラメータは、前記最低垂直ライン数をＶｍｉｎ、前記現フレームの垂直ライン数の前記最低垂直ライン数に対する差分をＶｄｉｆｆとすると、１−Ｖｄｉｆｆ／（Ｖｍｉｎ＋Ｖｄｉｆｆ）で表される、
    請求項７に記載の表示パネルの駆動方法。
JP2017115078A 2017-06-12 2017-06-12 表示パネルの制御装置、表示装置および表示パネルの駆動方法 Active JP6768598B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017115078A JP6768598B2 (ja) 2017-06-12 2017-06-12 表示パネルの制御装置、表示装置および表示パネルの駆動方法
CN201810516465.0A CN109036264B (zh) 2017-06-12 2018-05-25 显示面板的控制装置、显示装置及显示面板的驱动方法
KR1020180060461A KR101971399B1 (ko) 2017-06-12 2018-05-28 표시 패널의 제어 장치, 표시 장치 및 표시 패널의 구동 방법
US15/991,267 US10425623B2 (en) 2017-06-12 2018-05-29 Display panel control device, display device and method for driving display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017115078A JP6768598B2 (ja) 2017-06-12 2017-06-12 表示パネルの制御装置、表示装置および表示パネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2019002954A JP2019002954A (ja) 2019-01-10
JP6768598B2 true JP6768598B2 (ja) 2020-10-14

Family

ID=64564442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017115078A Active JP6768598B2 (ja) 2017-06-12 2017-06-12 表示パネルの制御装置、表示装置および表示パネルの駆動方法

Country Status (4)

Country Link
US (1) US10425623B2 (ja)
JP (1) JP6768598B2 (ja)
KR (1) KR101971399B1 (ja)
CN (1) CN109036264B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6764829B2 (ja) * 2017-06-01 2020-10-07 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP6768598B2 (ja) * 2017-06-12 2020-10-14 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP7502912B2 (ja) * 2020-06-22 2024-06-19 シャープセミコンダクターイノベーション株式会社 近接センサおよび電子機器
JP2023056854A (ja) * 2021-10-08 2023-04-20 株式会社Joled 制御装置、表示装置及び制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536827B (en) * 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
WO2003023750A1 (en) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. El display panel, its driving method, and el display apparatus
US7545949B2 (en) * 2004-06-09 2009-06-09 Cognex Technology And Investment Corporation Method for setting parameters of a vision detector using production line information
TWI254898B (en) * 2003-10-02 2006-05-11 Pioneer Corp Display apparatus with active matrix display panel and method for driving same
JP2006030516A (ja) * 2004-07-15 2006-02-02 Sony Corp 表示装置及びその駆動方法
KR101308465B1 (ko) * 2008-06-04 2013-09-16 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
JP2010019979A (ja) * 2008-07-09 2010-01-28 Ricoh Co Ltd 画像形成装置
JP2010097097A (ja) * 2008-10-20 2010-04-30 Sony Corp 表示装置及びその駆動方法と電子機器
JP5933183B2 (ja) * 2011-03-24 2016-06-08 ラピスセミコンダクタ株式会社 表示パネルの駆動装置、半導体集積装置、及び表示パネル駆動装置における画素データ取り込み方法
DE102014210213A1 (de) * 2013-06-20 2014-12-24 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Steuern einer Lichtemission einer Heckleuchte eines Fahrzeugs
JP6192431B2 (ja) * 2013-08-21 2017-09-06 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の駆動方法、及び有機ｅｌ表示装置
JP6311868B2 (ja) * 2013-11-07 2018-04-18 株式会社Ｊｏｌｅｄ 画像処理回路、画像処理方法、及び、表示装置
JP6397030B2 (ja) * 2014-08-11 2018-09-26 マクセル株式会社 表示装置
JP6764829B2 (ja) * 2017-06-01 2020-10-07 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP6768598B2 (ja) * 2017-06-12 2020-10-14 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP6767939B2 (ja) * 2017-07-04 2020-10-14 株式会社Ｊｏｌｅｄ 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP6853750B2 (ja) * 2017-08-10 2021-03-31 株式会社Ｊｏｌｅｄ 輝度制御装置、発光装置および輝度制御方法

Also Published As

Publication number Publication date
KR101971399B1 (ko) 2019-04-22
CN109036264A (zh) 2018-12-18
CN109036264B (zh) 2021-08-10
KR20180135405A (ko) 2018-12-20
US20180359453A1 (en) 2018-12-13
JP2019002954A (ja) 2019-01-10
US10425623B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
JP6767939B2 (ja) 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP6764829B2 (ja) 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP6768598B2 (ja) 表示パネルの制御装置、表示装置および表示パネルの駆動方法
JP2016091003A (ja) 有機発光表示装置およびそれの駆動方法
KR102081357B1 (ko) 표시 패널, 표시 패널의 제어 장치, 표시 장치, 및 표시 패널의 구동 방법
JP6736276B2 (ja) 表示パネルおよび表示装置
US8847999B2 (en) Display device, method for driving the same, and electronic unit
KR102588103B1 (ko) 표시 장치
JP2017090751A (ja) 表示装置および電子機器
KR20190064200A (ko) 표시 장치
JP2015197473A (ja) 信号処理方法、表示装置、及び電子機器
TW201320046A (zh) 驅動電路、驅動方法、顯示裝置及電子機器
US8681082B2 (en) Display device and drive method therefor, and electronic unit
JP4857351B2 (ja) 画像表示装置
JP2011237496A (ja) 表示装置、電子機器、表示装置の駆動方法
JP2006323234A (ja) 電気光学装置、これを駆動する回路および方法、ならびに電子機器
JP2011102931A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2008304573A (ja) 表示装置
KR101547215B1 (ko) 유기전계발광표시장치 및 그 구동방법
JP2008304494A (ja) 表示装置
JP2011102930A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2011102929A (ja) 表示装置およびその駆動方法ならびに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200923

R151 Written notification of patent or utility model registration

Ref document number: 6768598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113