JP2011102930A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents

Abstract

【課題】低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】駆動回路２０（信号線駆動回路２４）は、順次画素１１を選択しつつ、選択した画素１１に対し、映像信号電圧Ｖsig２を書き込むと共に、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させつつ書き込む。階調補間電圧Ｖsig１の各電圧値を用いて映像信号電圧Ｖsig２における各階調間を補間することにより発光輝度の階調補間を行う。階調補間電圧Ｖsig１の書き込みを映像信号電圧Ｖsig２の書き込みの１水平期間以上前に行うことにより、電流Ｉｄと階調補間電圧Ｖsig１との関係（ガンマカーブ）の傾きが急峻となり、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１において変化させる電圧値範囲にばらつきが生じにくくなる。
【選択図】図３

Description

本発明は、特に有機ＥＬ（Electro Luminescence）素子等の自発光型の発光素子を用いた表示装置およびその駆動方法、ならびにそのような表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。

有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御するようになっている。

ところで、一般に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化する。

また、駆動トランジスタの閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきにより閾値電圧Ｖthや移動度μが画素毎に異なったりする場合がある。これら閾値電圧Ｖthや移動度μが画素毎に異なると、駆動トランジスタに流れる電流値が画素毎にばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖthや移動度μが経時変化したり画素毎に異なったりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能と、駆動トランジスタの閾値電圧Ｖthや移動度μの変動に対する補正機能とを組み込んだ表示装置が提案されている（例えば、特許文献１参照）。

特開２００８−３３１９３号公報

ところで、現在、フラットパネルディスプレイ業界では、液晶表示装置を用いた液晶テレビがシェアを伸ばしており、大画面化および薄型化と同時に、低価格化が消費者の購買意欲を促進している。従って、有機ＥＬ表示装置を用いた有機ＥＬテレビにおける販売を促進するうえでも、低価格化（低コスト化）を図ることは重要である。

そのための一策として、例えば、各画素を駆動する周辺回路においてコスト削減を図ることが考えられる。ここで、周辺回路には、各画素に映像信号を供給するデータドライバが含まれるが、このデータドライバでは、その出力階調数が１０ビット階調（１０２４階調）に設定されていることが多い。この出力階調数を削減すれば、低コスト化を図ることができるが、単純に出力階調数を削減したままでは、表示画質が低下することになってしまう。

そこで、データドライバの出力階調数を、例えば８ビット階調（２５６階調）まで削減する一方、この８ビット階調における各階調間を例えば２ビット分（４階調）補間することによって、最終的に１０ビット階調へ表現を拡大することが考えられる。

具体的には、各画素に映像信号電圧を書き込む前に、所定の階調補間用の信号電圧（以下、単に階調補間電圧という）を書き込むことによって階調を補間する。詳細には、ある映像信号電圧に対し、階調補間電圧を複数の電圧値にわたって変化させ、その階調補間電圧の各電圧値を用いて映像信号電圧の各階調間を補完する。一般に、この階調補間電圧および映像信号電圧の書き込みは、１水平期間内に行われるようになっている。尚、以下では、このような階調補間電圧の書き込みの後に、映像信号電圧の書き込みを行うことによって画素駆動を行う方式を、２ステップ駆動方式と称して説明を行う。

しかしながら、上記のような２ステップ駆動方式では、映像信号電圧の１電圧値に対し、階調補間電圧を複数の電圧値に渡って変化させる必要があるため、映像信号電圧の電圧値の大きさによって、階調補間電圧において変化させる電圧値の範囲にばらつきが生じ易い。例えば、映像信号電圧の電圧値が大きい（高階調である）程、階調補間電圧の電圧値範囲は低階調側に設定する必要が生じる。このように、映像信号電圧の電圧値毎に、階調補間電圧における電圧値範囲がばらつくと、その分、周辺回路に余分にメモリを持たせなければならず、コストアップを招いてしまう。

本発明はかかる問題点に鑑みてなされたもので、その目的は、低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。

本発明の表示装置は、それぞれが発光素子を含む複数の画素を有する表示部と、複数の画素を順次選択しつつ、選択された画素に対し映像信号に基づく映像信号電圧を書き込むことにより、複数の画素を表示駆動させる駆動回路とを備えている。駆動回路は、映像信号電圧の書き込み時期よりも１水平期間以上前に、選択された画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行うものである。

本発明の電子機器は、上記本発明の表示装置を備えたものである。

本発明の表示装置の駆動方法は、それぞれが発光素子を含む複数の画素を順次選択しつつ、その選択した画素に対して映像信号に基づく映像信号電圧を書き込むことにより、複数の画素を表示駆動させると共に、映像信号電圧の書き込み時期よりも１水平期間以上前に、選択した画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行うようにしたものである。

本発明の表示装置およびその駆動方法ならびに電子機器では、映像信号電圧を書き込む前に、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、階調補間電圧における各電圧値を用いて映像信号電圧における各階調間を補間することができる。階調補間電圧の書き込み時期を、映像信号電圧の書き込み時期の１水平期間以上前とすることにより、階調補間電圧の電流（発光素子の駆動電流）変化特性では、その傾きが急峻となる。

本発明の表示装置およびその駆動方法ならびに電子機器によれば、選択された画素に対し、映像信号電圧を書き込むと共に、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むようにしたので、階調表現を拡大することができる。また、その階調補間電圧を、映像信号電圧の書き込み時期の１水平期間以上前に書き込むようにしたので、階調補間電圧の電流変化特性における傾きが急峻となり、映像信号電圧の電圧値毎に、階調補間電圧において変化させる電圧値の範囲をばらつきにくくすることができる。このため、データドライバ等の周辺回路に余分なメモリを設ける必要がなくなる。よって、低コスト化を図りつつ高画質化を実現することが可能となる。

本発明の一実施の形態に係る表示装置の一例を表す構成図である。 図１に示した各画素の内部構成の一例を表す回路図である。 実施の形態に係る表示装置の動作の一例を表すタイミング波形図である。 階調補間電圧を変化させたときの駆動トランジスタのゲート電位およびソース電位の変化について説明するためのタイミング波形図である。 比較例に係る表示装置の動作の一例を表すタイミング波形図である。 実施の形態および比較例の表示装置における階調補間電圧と駆動トランジスタに流れる電流（発光輝度）との関係の一例を表す特性図である。 比較例における階調補間動作を説明するための特性図である。 実施例における階調補間動作を説明するための特性図である。 実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。

１．実施の形態（信号電圧の３値化（信号書き込みの２ステップ化）による階調補間例）
２．モジュールおよび適用例

＜実施の形態＞
［表示装置１の構成］
図１は、本発明の一実施の形態に係る表示装置１の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０（表示部）および駆動回路２０を備えている。

（表示パネル１０）
表示パネル１０は、複数の画素１１がマトリクス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。各画素１１は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色の画素のいずれかであり、画素毎に各色光を発する有機電界発光素子を含んでいる。

画素アレイ部１３はまた、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＤＳＬとを有している。これらの走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１は、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、マトリクス状に配置されている。

図２は、画素１１における回路構成の一例を表したものである。画素１１は、いわゆる「２Ｔｒ１Ｃ」の回路構成を有し、有機ＥＬ素子１２（発光素子）と、書き込み（サンプリング用）トランジスタＴｒ１（第１のトランジスタ）と、駆動トランジスタＴｒ２（第２のトランジスタ）と、保持容量素子Ｃｓとを備えている。書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２はそれぞれ、例えばｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴである。尚、ＴＦＴの種類は特に限定されるものではなく、例えば逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。

画素１１内では、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ドレインが信号線ＤＴＬに接続され、ソースが、駆動トランジスタＴｒ２のゲートおよび保持容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ２のドレインは電源線ＤＳＬに接続され、ソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続されている。有機ＥＬ素子１２のカソードは固定電位に設定されており、ここではグランド線ＧＮＤに接続されることにより、グランド（接地電位）に設定されている。尚、この有機ＥＬ素子１２のカソードは、各有機ＥＬ素子１２の共通電極として機能しており、例えば、表示パネル１０の表示領域全体に渡って設けられ、平板状の電極となっている。

（駆動回路２０）
駆動回路２０は、画素アレイ部１３（表示パネル１０）の表示駆動を行うものである。具体的には、詳細は後述するが、画素アレイ部１３における複数の画素１１を順次選択しつつ、選択された画素１１に対し、映像信号２０Ａに基づく映像信号電圧を書き込むことにより、複数の画素１１の表示駆動を行うものである。この駆動回路２０は、図１に示したように、映像信号処理回路２１、タイミング生成回路２２、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５を有している。

映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号を信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５がそれぞれ、連動して動作するように制御するものである。

走査線駆動回路２３は、制御信号２２Ａに従って複数の走査線ＷＳＬに対して選択パルスを順次印加することにより、複数の画素１１を順次選択するものである。具体的には、書き込みトランジスタＴｒ１をオン状態に設定するときに印加する電圧Ｖonと、書き込みトランジスタＴｒ１をオフ状態に設定するときに印加する電圧Ｖoffとを選択的に出力することにより、上記した選択パルスを生成するものである。ここで、電圧Ｖonは、書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっており、電圧Ｖoffは、この書き込みトランジスタＴｒ１のオン電圧よりも低い値（一定値）となっている。

信号線駆動回路２４は、制御信号２２Ａに従って、映像信号処理回路２１から入力される映像信号に対応するアナログの映像信号を生成し、各信号線ＤＴＬに印加するものである。具体的には、この映像信号２０Ａに基づくアナログの信号電圧を各信号線ＤＴＬに対して印加することにより、走査線駆動回路２３により選択された（選択対象の）画素１１に対して映像信号の書き込みを行うものである。尚、映像信号の書き込みとは、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を印加することを意味している。

この信号線駆動回路２４は、電圧Ｖofsと、階調補間用の信号電圧である階調補間電圧Ｖsig１と、映像信号２０Ａに基づく信号電圧である映像信号電圧Ｖsig２との３つの電圧（３値の電圧）を出力することが可能となっている。電圧Ｖofsは、有機ＥＬ素子１２の消光時に、駆動トランジスタＴｒ２のゲートに印加するための電圧である。具体的には、この電圧Ｖofsは、駆動トランジスタＴｒ２の閾値電圧をＶthとすると、（Ｖofs−Ｖth）が有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。

本実施の形態において、信号線駆動回路２４は、各信号線ＤＴＬに対し、映像信号電圧Ｖsig２を印加すると共に、その映像信号電圧印加前に階調補間電圧Ｖsig１を複数の電圧値に渡って変化させつつ印加するものである。これにより、詳細は後述するが、各有機ＥＬ素子１２における発光輝度の階調を補間する階調補間動作が行われる。

電源線駆動回路２５は、制御信号２２Ａに従って、複数の電源線ＤＳＬに対して制御パルスを順次印加することにより、各有機ＥＬ素子１２の発光動作および消光動作の制御を行うものである。具体的には、駆動トランジスタＴｒ２に電流Ｉｄを流すときに印加する電圧Ｖccと、駆動トランジスタＴｒ２に電流Ｉｄを流さないときに印加する電圧Ｖiniとを選択的に出力することにより、上記した制御パルスを生成するものである。電圧Ｖiniは、有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。電圧Ｖccは、この電圧値（Ｖel＋Ｖca）以上の電圧値（一定値）となるように設定されている。

［表示装置１の作用・効果］
（１．表示動作）
表示装置１では、図１および図２に示したように、駆動回路２０が、映像信号２０Ａおよび同期信号２０Ｂに基づいて、表示パネル１０（画素アレイ部１３）における各画素１１の表示駆動を行う。これにより、各画素１１内の有機ＥＬ素子１２へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル１０において画像表示がなされる。

ここで、図３（Ａ）〜（Ｅ）を参照して、詳細な表示動作について説明する。図３（Ａ）〜（Ｅ）は各種タイミング波形の一例であり、図３（Ａ）は信号線ＤＴＬ、図３（Ｂ）は走査線ＷＳＬ、図３（Ｃ）は電源線ＤＳＬに印加される信号パルスを表している。図３（Ｄ），（Ｅ）はそれぞれ、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を表している。このように、信号線ＤＴＬの電圧は、電圧Ｖofs、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２の間で周期的に変化し（図３（Ａ））、走査線ＷＳＬの電圧は、電圧Ｖoff，Ｖon間で周期的に変化し（図３（Ｂ））、電源線ＤＳＬの電圧は、電圧Ｖcc，Ｖini間で周期的に変化している（図３（Ｃ））。

尚、後述のタイミングｔ１からタイミングｔ１４までの期間は、有機ＥＬ素子１２が消光状態である消光期間Ｔoffとなっている。駆動回路２０は、その消光期間Ｔoffにおいて、２ステップ駆動方式による表示駆動を行う。具体的には、以下に説明するＶth補正準備動作，Ｖth補正動作，階調補間電圧Ｖsig１の書き込み動作，および映像信号電圧Ｖsig２の書き込み動作をこの順に行う。

（Ｖth補正準備期間Ｔ１：ｔ１〜ｔ５）
最初に、駆動回路２０は、発光期間Ｔonの終了時（タイミングｔ１）に、各画素１１内の駆動トランジスタＴｒ２における閾値電圧Ｖthの補正準備を行う。具体的には、まず、タイミングｔ１において、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。この後、信号線ＤＴＬの電圧が電圧Ｖofs、電源線ＤＳＬの電圧が電圧Ｖiniとなっている期間（タイミングｔ２〜ｔ３）において、走査線駆動回路２３は、走査線ＷＳＬの電圧を、電圧Ｖoffから電圧Ｖonへと上げた状態に設定する（図３（Ｂ））。これにより、駆動トランジスタＴｒ２のソース電位Ｖｓが下降して電圧Ｖiniとなり（図３（Ｅ））、有機ＥＬ素子１２が消光する。一方、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、上記ソース電位Ｖｓの下降に伴い、保持容量素子Ｃｓを介した容量カップリングによって下降する（図３（Ｄ））。このときのゲート電位Ｖｇは、走査線ＷＳＬの電圧が電圧Ｖonとなり、書き込みトランジスタＴｒ１がオン状態となるため、信号線ＤＴＬの電圧（電圧Ｖofs）と等しくなる。

これにより、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖgsが、この駆動トランジスタＴｒ２の閾値電圧Ｖthよりも大きくなり（Ｖgs＞Ｖth）、Ｖth補正の準備が完了する（タイミングｔ３）。尚、その後は、信号線ＤＴＬの電圧が電圧Ｖofs、電源線ＤＳＬの電圧が電圧Ｖiniとなっているタイミングｔ４において、走査線駆動回路２３が、走査線ＷＳＬの電圧を、電圧Ｖoffから電圧Ｖonへと上げる（図３（Ｂ））。

Ｖth補正準備が整った後、駆動回路２０は、駆動トランジスタＴｒ２がカットオフ（Ｖgs＝Ｖth）となるまで、閾値電圧Ｖthを補正する（Ｖth補正動作）。このＶth補正動作は、必要に応じて１回または複数回に渡って行えばよいが、ここでは、休止期間（Ｖth補正休止期間）を挟んで計３回行う場合について説明する。

（１回目のＶth補正期間Ｔ２：ｔ５〜ｔ６）
まず、信号線ＤＴＬの電圧が電圧Ｖofs、走査線ＷＳＬの電圧が電圧Ｖonとなっているタイミングｔ５において、電源線駆動回路２５が電源線ＤＳＬの電圧を、電圧Ｖiniから電圧Ｖccに上げる（図３（Ｃ））。すると、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇する（図３（Ｅ））。続いて、信号線ＤＴＬの電圧が電圧Ｖofs、電源線ＤＳＬの電圧が電圧Ｖccのままそれぞれ保持されているタイミングｔ６において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、Ｖth補正が一旦停止する（１回目のＶth補正休止期間Ｔ３へと移行する）。

（１回目のＶth補正休止期間Ｔ３：ｔ６〜ｔ７）
タイミングｔ６からタイミングｔ７までの期間は、Ｖth補正が一旦停止している。ここで、１回目のＶth補正後のタイミングＴ６においては、ソース電位Ｖｓが電圧値（Ｖofs（＝Ｖｇ）−Ｖth）よりも低く（Ｖｓ＜（Ｖｇ−Ｖth））なっている。換言すると、ゲート−ソース間電圧Ｖgsが閾値電圧Ｖthと比べて依然として大きい（Ｖgs＞Ｖth）。このため、ドレイン−ソース間に電流Ｉｄが流れることになり、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。一方、ゲート電位Ｖｇもまた、そのようなソース電位Ｖｓの上昇に伴い、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ））。

（２回目のＶth補正期間Ｔ２：ｔ７〜ｔ８）
続いて、信号線ＤＴＬの電圧が電圧Ｖofs、電源線ＤＳＬの電圧が電圧Ｖccとなっているタイミングｔ７において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、ゲート電位Ｖｇが再び、このときの信号線ＤＴＬの電圧（電圧Ｖofs）と等しくなる（図３（Ｄ））。また、タイミングｔ７においてもＶgs＞Ｖthであるため、ドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓは上昇し続ける（図３（Ｅ））。続いて、信号線ＤＴＬの電圧が電圧Ｖofs、電源線ＤＳＬの電圧が電圧Ｖccのままそれぞれ保持されているタイミングｔ８において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、Ｖth補正が一旦停止する（Ｖth補正休止期間Ｔ３（２回目）へと移行する）。

（２回目のＶth補正休止期間Ｔ３：ｔ８〜ｔ９）
タイミングｔ８からタイミングｔ９までの期間は、Ｖth補正が一旦停止している。但し、ここでも、上記１回目のＶth補正休止期間Ｔ３と同様、Ｖgs＞Ｖthであるため、ドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇すると共に、これに伴ってゲート電位Ｖｇも上昇する（図３（Ｄ），（Ｅ））。

（３回目のＶth補正期間Ｔ２，Ｖth補正休止期間Ｔ３：ｔ９〜ｔ１１）
続いて、信号線ＤＴＬの電圧が電圧Ｖofs、電源線ＤＳＬの電圧が電圧Ｖccとなっているタイミングｔ９において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となり、上記２回目のＶth補正期間Ｔ２と同様、ゲート電位Ｖｇは電圧Ｖofsに等しくなる（図３（Ｄ））。また、タイミングｔ９においてもＶgs＞Ｖthであるため、ドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓは上昇するが、この３回目のＶth補正期間Ｔ２において、最終的に駆動トランジスタＴｒ２がカットオフ（Ｖgs＝Ｖth）となる（図３（Ｅ））。即ち、Ｖth補正が完了する。これにより、保持容量素子Ｃｓの両端間の電圧が閾値電圧Ｖthとなるように充電され、その結果、ゲート−ソース間電圧Ｖgsが閾値電圧Ｖthとなる。その後、信号線ＤＴＬの電圧が電圧Ｖofs、電源線ＤＳＬの電圧が電圧Ｖccのままそれぞれ保持されているタイミングｔ１０において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。その結果、その後の信号線ＤＴＬの電圧の大きさによらず、ゲート−ソース間電圧Ｖgsは閾値電圧Ｖthのまま保持される（３回目のＶth補正休止期間Ｔ３：タイミングｔ１０〜ｔ１１）。

上記のようなＶth補正を行うことにより、閾値電圧Ｖthが画素１１毎にばらついた場合であっても、有機ＥＬ素子１２の発光輝度がばらつくことを回避することができる。

（階調補間書き込み期間Ｔ４：ｔ１１〜ｔ１２）
次に、駆動回路２０は、信号線ＤＴＬに対し階調補間電圧Ｖsig１を印加することにより、階調補間書き込みを行う。この階調補間電圧Ｖsig１を用いた具体的な階調補間動作については後述する。また、これと同時に、駆動トランジスタＴｒ２における移動度μの補正（移動度補正）を行う。具体的には、まず、信号線ＤＴＬの電圧が階調補間電圧Ｖsig１、電源線ＤＳＬの電圧が電圧Ｖccとなっているタイミングｔ１１において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、電圧Ｖofsから、このときの信号線ＤＴＬの電圧に対応する階調補間電圧Ｖsig１へと上昇する（図３（Ｄ））。この段階では、有機ＥＬ素子１２のアノード電圧が、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さいため、有機ＥＬ素子１２はカットオフ状態となっている。即ち、階調補間書き込み期間Ｔ４では、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。従って、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖgsが（Ｖsig１＋Ｖth−ΔＶ１）となる。

尚、このソース電位Ｖｓの上昇分（電位差ΔＶ１）は、駆動トランジスタＴｒ２の移動度μの大きさの変化に応じて変化する。そのため、上記のように、ゲート−ソース間電圧Ｖgsが、発光前にこの電位差ΔＶ１の分だけ小さく設定されることにより（フィードバックがかかることにより）、画素１１ごとの移動度μのばらつきを取り除くことができる。

（ブートストラップ期間Ｔ５：ｔ１２〜ｔ１３）
続いて、信号線ＤＴＬの電圧が階調補間電圧Ｖsig１、電源線ＤＳＬの電圧が電圧Ｖccのまま保持されているタイミングｔ１２において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、階調補間電圧Ｖsig１の書き込みが終了する。このとき、駆動トランジスタＴｒ２のソース電位Ｖｓは浮遊電位となり、ゲート−ソース間電圧Ｖgsが再び閾値電圧Ｖthよりも大きくなる（Ｖgs＞Ｖth）。このため、駆動トランジスタＴｒ２がブートストラップし、ソース電位Ｖｓが上昇する（図３（Ｅ））。つまり、このブートストラップ期間Ｔ５もまた、移動度μが補正される移動度補正期間となる。また、駆動トランジスタＴｒ２のゲートがフローティングとなっているため、保持容量素子Ｃｓを介した容量カップリングにより、ゲート電位Ｖｇも上昇する（図３（Ｄ））。

（映像信号書き込み期間Ｔ６：ｔ１３〜ｔ１４）
次に、駆動回路２０は、信号線ＤＴＬに対し映像信号電圧Ｖsig２を印加することにより、映像信号書き込みを行う。また同時に、駆動トランジスタＴｒ２における移動度μの補正（移動度補正）を行う。具体的には、まず、信号線ＤＴＬの電圧が映像信号電圧Ｖsig２、電源線ＤＳＬの電圧が電圧Ｖccとなっているタイミングｔ１３において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、このときの信号線ＤＴＬの電圧に対応する映像信号電圧Ｖsig２へと上昇する（図３（Ｄ））。この段階においても、上記階調補間書き込み期間Ｔ４と同様、有機ＥＬ素子１２は依然としてカットオフ状態となっているため、有機ＥＬ素子１２は発光しない。従って、駆動トランジスタＴｒ２から供給される電流Ｉｄは、前述の有機ＥＬ素子１２における素子容量（図示せず）へ流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ２だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖgsが、（Ｖsig２＋Ｖth−（ΔＶ１＋ΔＶ２））となる。

尚、このソース電位Ｖｓの上昇分（電位差ΔＶ２）は、上記階調補間書き込み期間Ｔ４における電位差ΔＶ１と同様、駆動トランジスタＴｒ２の移動度μの変化に応じて変化する。そのため、上記のように、ゲート−ソース間電圧Ｖgsが、発光前にこの電位差ΔＶ２の分だけ更に小さく設定されることにより、画素１１毎の移動度μのばらつきを取り除くことができる。

（発光期間Ｔon）
この後、信号線ＤＴＬの電圧が映像信号電圧Ｖsig２、電源線ＤＳＬの電圧が電圧Ｖccのまま保持されているタイミングｔ１４において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。すると、この駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsが一定に保持された状態で、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れる。その結果、この駆動トランジスタＴｒ２のソース電位Ｖｓが上昇すると共に、これに連動してゲート電位Ｖｇも、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ），（Ｅ））。これにより、有機ＥＬ素子１２のアノード電圧が、閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１２のアノード−カソード間に電流Ｉｄが流れ、有機ＥＬ素子１２が所望の輝度で発光する。

（繰り返し）
その後、駆動回路２０は発光期間Ｔonを終了させる。具体的には、前述のように、タイミングｔ１において、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。これにより、駆動トランジスタＴｒ２のソース電位Ｖｓが電圧Ｖiniとなり（図３（Ｅ））、有機ＥＬ素子１２のアノード電圧が、電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄが流れなくなる。その結果、タイミングｔ１以降、有機ＥＬ素子１２が消光する（消光期間Ｔoffへ移行する）。このようにして、発光期間Ｔonと消光期間Ｔoffとが、フレーム期間毎に周期的に繰り返されるように表示駆動を行う。また、それと共に、駆動回路２０は、例えば１水平期間（１Ｈ期間）ごとに、電源線ＤＳＬに印加する選択パルスおよび走査線ＷＳＬに印加する制御パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における表示動作がなされる。

（２．階調補間動作）
（２−１．基本動作）
続いて、階調補間電圧Ｖsig１を利用した階調補間動作（２ステップ駆動方式による階調補間動作）について説明する。信号線駆動回路２４は、各信号線ＤＴＬに対し、映像信号電圧Ｖsig２を印加する前に階調補完電圧Ｖsig１を印加すると共に、以下説明するように、その映像信号電圧Ｖsig２の電圧値毎に、階調補完電圧Ｖsig１の電圧値を複数の電圧値に渡って変化させる駆動を行う。

具体的には、信号線駆動回路２４は、階調補間書き込み期間Ｔ４において、電圧値ｘに設定された映像信号電圧Ｖsig２に対して、階調補間電圧Ｖsig１を複数の電圧値（ここでは、ｙ，ｙ−１，ｙ−２，ｙ−３とする）に渡って変化させる（図４（Ａ）のＰ１１）。ここで、階調補間電圧Ｖsig１の書き込みにより、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１だけ上昇することは既に述べたが、その上昇具合が、階調補間電圧Ｖsig１の電圧値に応じて変化する（図４（Ｄ）のＰ１２）。即ち、階調補間電圧Ｖsig１の電圧値に応じて、階調補間書き込み後の電位差ΔＶ１が変化する。例えば、階調補間電圧Ｖsig１を（ｙ−３）に設定したときの電位差ΔＶ１（ｙ−３）よりも、階調補間電圧Ｖsig１をｙに設定したときの電位差ΔＶ１（ｙ）の方が大きくなる。また、このようなソース電位Ｖｓの上昇に連動するように、ゲート電位Ｖｇも上昇する（図４（Ｃ）のＰ１３）。

一方、映像信号書き込み期間Ｔ６では、駆動トランジスタＴｒ２のソース電位Ｖｓの上昇分（電位差ΔＶ２）は、階調補間電圧Ｖsig１の電圧値によらず一定となる（図４（Ｄ））。これは、電位差ΔＶ２が映像信号電圧Ｖsig２の電圧値（ｘ）により定まるからである。また、この期間終了後には、ゲート電位Ｖｇは、映像信号電圧Ｖsig２（＝ｘ）と等しくなる（図４（Ｃ））。

従って、ある映像信号電圧Ｖsig２に対し、階調補間電圧Ｖsig１の電圧値を変化させることにより、映像信号電圧Ｖsig２の書き込み後（発光動作時）のゲート−ソース間電圧Ｖgsを変化させることができる。例えば、階調補間電圧Ｖsig１をｙ−３に設定したときのゲート−ソース間電圧Ｖgs（ｙ−３）よりも、階調補間電圧Ｖsig１をｙに設定したときのゲート−ソース間電圧Ｖgs（ｙ）の方が小さくなる。

即ち、本実施の形態では、２ステップ駆動方式において、選択された画素１１に対し、ある映像信号電圧Ｖsig２に対して階調補間電圧Ｖsig１を複数の電圧値に渡って変化させつつ書き込みを行う。そして、詳細は後述するが、その階調補間電圧Ｖsig１の各電圧値を用いて映像信号電圧Ｖsig２における階調を補間する。これにより、信号線駆動回路２４において元々設定されている出力階調数（映像信号電圧Ｖsig２における階調表現数）よりも多くの階調を表現することが可能となる。例えば、映像信号電圧Ｖsig２における階調数がｍビット階調であり、かつ階調補間電圧Ｖsig１を２ⁿ値分変化させるようにした場合、元々のｍビット階調に対してｎビット分の階調（２ⁿ階調）が補間されるため、最終的に（ｍ＋ｎ）ビット階調が表現される。具体的には、映像信号電圧Ｖsig２における階調数が８ビット階調に設定されている場合には、ある映像信号電圧Ｖsig２（ｘ）に対し、階調補間電圧Ｖsig１の電圧値をｙ〜ｙ−３の４値に変化させることにより、計２ビット分の階調（４階調）が補間され、合計１０ビット階調を表現可能となる。

（２−２．階調補間電圧書き込み時期による作用）
そして、本実施の形態では、上記のような階調補間電圧Ｖsig１の書き込み動作を、映像信号電圧Ｖsig２の書き込み動作の１水平期間（１Ｈ期間）以上前に行う。即ち、階調補間書き込み期間Ｔ４（ｔ１１〜ｔ１２）と映像信号書き込み期間Ｔ６（ｔ１３〜ｔ１４）との間の期間（＝ブートストラップ期間Ｔ５）が、１Ｈ期間以上となっている。換言すると、階調補間書き込み期間Ｔ４と映像信号書き込み期間Ｔ６とが互いに異なる水平期間となるように設定されている。以下、この階調補間電圧Ｖsig１の書き込み時期による作用、効果について、比較例を挙げて説明する。

（比較例）
まず、上記本実施の形態の比較例として、２ステップ駆動方式を用いた他の表示駆動動作（階調補間動作）について説明する。図５は、比較例に係る表示動作の際の各種波形の一例を、タイミング図で表したものである（タイミングｔ１０１〜ｔ１１４）。図５（Ａ）〜（Ｃ）はそれぞれ、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬの電圧波形を示し、図５（Ｄ）は駆動トランジスタＴｒ２におけるゲート電位Ｖｇ、図５（Ｅ）は、ソース電位Ｖｓの波形をそれぞれ示している。この比較例においても、Ｖth補正準備期間Ｔ１，Ｖth補正期間Ｔ２およびＶth補正休止期間Ｔ３（タイミングｔ１０１〜ｔ１１１）では、上記表示装置１と同様のタイミングで同様の動作がそれぞれ行われる。また、映像信号書き込み期間Ｔ６（タイミングｔ１１３〜ｔ１１４）よりも前に、階調補間電圧が書き込まれ（階調補間書き込み期間Ｔ４；ｔ１１１〜ｔ１１２）、各書き込み期間同士の間はブートストラップ期間Ｔ５（ｔ１１２〜ｔ１１３）となる。

但し、この比較例では、上記本実施の形態と異なり、階調補間書き込み期間Ｔ４（タイミングｔ１１１〜ｔ１１２）から映像信号書き込み期間Ｔ６にかけての動作が、１水平期間（１Ｈ期間）内に行われる。即ち、ブートストラップ期間Ｔ５（タイミングｔ１１２〜ｔ１１３）が１Ｈ期間よりも短く設定されている。

図６に、ある映像信号電圧Ｖsig２における階調補間電圧Ｖsig１と電流Ｉｄ（有機ＥＬ素子１２の発光輝度Ｌに比例）との関係（階調補間電圧Ｖsig１の電流変化特性）の一例を、上記本実施の形態（実施例）と比較例との各場合について示す。このように、実施例および比較例のいずれの特性図においても、階調補間電圧Ｖsig１が大きくなるに従って電流Ｉｄが減少する傾向を示すが、その傾きは、比較例ではなだらかになる一方、実施例では急峻となる。これは、実施例と比較例との間でブートストラップ期間Ｔ５の長さが異なることに起因する。即ち、ブートストラップ期間Ｔ５は上述のように移動度補正期間であるが、この期間を長く、具体的には１水平期間以上に設定した実施例では、移動度補正量が比較例よりも増え、階調補間電圧Ｖsig１の電流変化特性における傾きが急峻となる。

このような階調補間電圧Ｖsig１に対する電流Ｉｄの変化は、映像信号電圧Ｖsig２の電圧値毎に異なっている。換言すると、階調補間電圧Ｖsig１として書き込む電圧値が同一であっても、映像信号電圧Ｖsig２の電圧値が異なれば、それぞれ異なる電流Ｉｄが得られる。一例として、図７（Ａ），（Ｂ）に比較例、図８（Ａ），（Ｂ）に実施例における、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２と電流Ｉｄとの各関係をそれぞれ示す。尚、図７（Ａ），図８（Ａ）には、映像信号電圧Ｖsig２の電圧値がｘ，ｘ＋１，ｘ＋２の各場合における階調補間電圧Ｖsig１の電流変化特性をそれぞれ示し、図７（Ｂ），図８（Ｂ）には、電流Ｉｄと映像信号電圧Ｖsig２との関係を示すガンマカーブ（階調補間後のガンマカーブ）をそれぞれ示す。

上記基本動作（図４（Ａ）〜（Ｄ））では、電圧値ｘの映像信号電圧Ｖsig２に対し、階調補間電圧Ｖsig１を複数の電圧値（ｙ〜ｙ−３）に渡って変化させて階調補間を行う場合について述べたが、ガンマカーブは、具体的には次のようにして作成する。即ち、映像信号電圧Ｖsig２の電圧値毎に（ここでは、電圧値がｘ，ｘ＋１，ｘ＋２，…の各場合に）、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させ、これらの電圧値を用いて映像信号電圧Ｖsig２における各階調間を補間する（図７，図８）。尚、図７および図８では、例えば８ビット階調の映像信号電圧Ｖsig２を、２ビット分（４階調）補間して、１０ビット階調のガンマカーブを得る場合を示している。

このとき、比較例では、図７（Ａ）に示したように、階調補間電圧Ｖsig１の電流変化特性における傾きがなだらかであるため、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１において変化させる複数の電圧値の範囲に、ばらつきが生じてしまう。例えば、映像信号電圧Ｖsig２を電圧値ｘに設定した場合には、階調補間電圧Ｖsig１をΔｙ１（ｙ−５〜ｙ−２）の範囲で変化させる必要があるが、映像信号電圧Ｖsig２を電圧値ｘ＋１に設定した場合には、階調補間電圧Ｖsig１をΔｙ２（ｙ−４〜ｙ−１）の範囲で変化させる必要が生じる。また、映像信号電圧Ｖsig２を電圧値ｘ＋２に設定した場合には、階調補間電圧Ｖsig１をΔｙ３（ｙ−３〜ｙ）の範囲で変化させなければならない。

即ち、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２の書き込みを１水平期間内に行う比較例では、ブートストラップ期間が短いため、階調補間電圧Ｖsig１の電流変化特性の傾きがなだらかとなり、これによって映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１の電圧値範囲に、ばらつきが生じてしまう。このようなばらつきが生じると、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を予め広く設定しておかなければならず、その分のメモリをデータドライバ（信号線駆動回路２４等）に設ける必要が生じる。

これに対し、本実施の形態（実施例）では、図８（Ａ）に示したように、階調補間電圧Ｖsig１の電流変化特性の傾きが急峻であるため、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１における電圧値の範囲に、ばらつきが生じにくい。換言すると、映像信号電圧Ｖsig２の各電圧値に対して、ほぼ同一範囲で変化する階調補間電圧Ｖsig１を用いることができる。例えば、映像信号電圧Ｖsig２を電圧値ｘ，ｘ＋１，ｘ＋２のいずれの場合に設定した場合であっても、階調補間電圧Ｖsig１をΔｙ（ｙ−３〜ｙ）の範囲で変化させればよいのである。

即ち、階調補間電圧Ｖsig１の書き込みを、映像信号電圧Ｖsig２の書き込みの１水平期間以上前に行う本実施の形態では、ブートストラップ期間が長いため、階調補間電圧Ｖsig１の電流変化特性の傾きが急峻となり、これによって映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１の電圧値範囲に、ばらつきが生じない。これにより、階調補間電圧Ｖsig１として出力可能な電圧値の範囲を、必要最小限の範囲に設定することができ、余分なメモリをデータドライバ（信号線駆動回路２４等）に設ける必要がなくなる。例えば、２ビット分階調補間を行う場合には、階調補間電圧Ｖsig１において、４値（電圧値ｙ〜ｙ−３）に変化させることができるように設定しておけばよい。これにより、信号線駆動回路２４において元々設定されている出力階調数が８ビット階調（２５６階調）である場合、計１０ビット階調（１０２４階調）の階調表現が可能となる。

以上のように本実施の形態では、選択した画素１１に対し、駆動回路２０（信号線駆動回路２４）が、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度Ｌの階調補間を行う。これにより、信号線駆動回路２４において元々設定されている階調数よりも多くの階調を表現することができる。また、そのような階調補間電圧Ｖsig１を、映像信号電圧Ｖsig２の書き込み時期の１水平期間以上前に書き込むようにしたので、映像信号電圧Ｖsig２の電圧値毎に、階調補間電圧Ｖsig１において設定される電圧値範囲がばらつきにくくなる。このため、データドライバ等の周辺回路に余分なメモリを設ける必要がない。よって、低コスト化を図りつつ高画質化を実現することが可能となる。

＜モジュールおよび適用例＞
続いて、図９〜図１４を参照して、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。

（モジュール）
表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。

（適用例１）
図１０は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００に表示装置１が組み込まれている。

（適用例２）
図１１は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０に表示装置１が組み込まれている。

（適用例３）
図１２は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０に表示装置１が組み込まれている。

（適用例４）
図１３は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０に表示装置１が組み込まれている。

（適用例５）
図１４は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０に表示装置１が組み込まれている。

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、主に、階調補間動作によって、映像信号２０Ａにより設定可能な８ビット階調から２ビット分補間することにより、発光輝度Ｌにおいて１０ビット階調を表現可能とする場合について説明したが、この場合には限られない。例えば、６ビット階調から４ビット分補間して１０ビット階調の表現を実現したり、１０ビット階調から２ビット分補間して１２ビット階調の表現を実現したりすることも可能である。但し、元々ｍビット階調に設定された映像信号に対し、ｎビット分補間する場合には、階調補間電圧Ｖsig１を２ⁿ値間で変化させるようにすればよい。

また、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素１１の回路構成は、上記実施の形態等で説明したものに限られない。即ち、画素１１内に、必要に応じて容量素子やトランジスタ等が設けられていてもよい。

更に、上記実施の形態等では、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。

加えて、上記実施の形態等では、画素１１がいわゆる「２Ｔｒ１Ｃ」の回路構成を有する場合について説明したが、画素１１の回路構成はこれには限られない。即ち、トランジスタが有機ＥＬ素子１２に直列に接続されてなる回路構成を含んでいるものであれば、画素１１が「２Ｔｒ１Ｃ」以外の回路構成となっていてもよい。

１…表示装置、１０…表示パネル、１１…画素、１２…有機ＥＬ素子、１３…画素アレイ部、１４…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線駆動回路、２４…信号線駆動回路、２５…電源線駆動回路、ＷＳＬ…走査線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｔｒ１…書き込みトランジスタ、Ｔｒ２…駆動トランジスタ、Ｃｓ…保持容量素子、Ｉｄ…電流、Ｖｇ…ゲート電位、Ｖｓ…ソース電位、Ｖｇｓ…ゲート−ソース間電圧、Ｖth…閾値電圧、Ｖsig１…階調補間電圧、ｙ−３〜ｙ…電圧値（階調補間電圧）、Ｖsig２…映像信号電圧、ｘ〜ｘ＋２…電圧値（映像信号電圧）、Ｖofs，Ｖon，Ｖoff，Ｖcc，Ｖini…電圧、ΔＶ１，ΔＶ２…電位差、Ｌ…発光輝度、ｔ１〜ｔ１４…タイミング、Ｔon…発光期間、Ｔoff…消光期間、Ｔ１…Ｖth補正準備期間、Ｔ２…Ｖth補正期間、Ｔ３…Ｖth補正休止期間、Ｔ４…階調補間書き込み期間、Ｔ５…ブートストラップ期間、Ｔ６…映像信号書き込み期間。

Claims (5)

1. それぞれが発光素子を含む複数の画素を有する表示部と、
   前記複数の画素を順次選択しつつ、選択された画素に対し、映像信号に基づく映像信号電圧を書き込むことにより、前記複数の画素を表示駆動させる駆動回路とを備え、
   前記駆動回路は、前記映像信号電圧の書き込み時期よりも１水平期間以上前に、選択された画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行う
   表示装置。
2. 各画素は、前記発光素子としての有機電界発光素子と、第１および第２のトランジスタと、保持容量素子とを含み、
   前記駆動回路は、走査線、信号線および電源線をそれぞれ複数有し、
   前記第１のトランジスタのゲートが前記走査線に接続され、
   前記第１のトランジスタにおけるドレインおよびソースのうち、一方が前記信号線に接続されると共に、他方が前記第２のトランジスタのゲートおよび前記保持容量素子の一端に接続され、
   前記第２のトランジスタにおけるドレインおよびソースのうち、一方が前記電源線に接続されると共に、他方が前記保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
   前記有機電界発光素子のカソードが固定電位に設定されている
   請求項１に記載の表示装置。
3. 前記駆動回路は、
   複数の走査線に対して選択パルスを順次印加することにより、前記複数の画素を順次選択する走査線駆動回路と、
   各信号線に対して前記階調補間電圧および前記映像信号電圧を順に印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と、
   複数の電源線に対して制御パルスを順次印加することにより、各有機電界発光素子の発光動作および消光動作の制御を行う電源線駆動回路とを有する
   請求項２に記載の表示装置。
4. それぞれが発光素子を含む複数の画素を順次選択しつつ、その選択した画素に対して映像信号に基づく映像信号電圧を書き込むことにより、前記複数の画素を表示駆動させると共に、
   前記映像信号電圧の書き込み時期よりも１水平期間以上前に、選択した画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行う
   表示装置の駆動方法。
5. それぞれが発光素子を含む複数の画素を有する表示部と、
   前記複数の画素を順次選択しつつ、選択された画素に対し、映像信号に基づく映像信号電圧を書き込むことにより、前記複数の画素を表示駆動させる駆動回路とを備え、
   前記駆動回路は、前記映像信号電圧の書き込み時期よりも１水平期間以上前に、選択された画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行う
   表示装置を備えた電子機器。

Images