JP2011102930A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents
表示装置およびその駆動方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2011102930A JP2011102930A JP2009258316A JP2009258316A JP2011102930A JP 2011102930 A JP2011102930 A JP 2011102930A JP 2009258316 A JP2009258316 A JP 2009258316A JP 2009258316 A JP2009258316 A JP 2009258316A JP 2011102930 A JP2011102930 A JP 2011102930A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video signal
- gradation
- gradation interpolation
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】駆動回路20(信号線駆動回路24)は、順次画素11を選択しつつ、選択した画素11に対し、映像信号電圧Vsig2を書き込むと共に、階調補間電圧Vsig1を複数の電圧値に渡って変化させつつ書き込む。階調補間電圧Vsig1の各電圧値を用いて映像信号電圧Vsig2における各階調間を補間することにより発光輝度の階調補間を行う。階調補間電圧Vsig1の書き込みを映像信号電圧Vsig2の書き込みの1水平期間以上前に行うことにより、電流Idと階調補間電圧Vsig1との関係(ガンマカーブ)の傾きが急峻となり、映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1において変化させる電圧値範囲にばらつきが生じにくくなる。
【選択図】図3
【解決手段】駆動回路20(信号線駆動回路24)は、順次画素11を選択しつつ、選択した画素11に対し、映像信号電圧Vsig2を書き込むと共に、階調補間電圧Vsig1を複数の電圧値に渡って変化させつつ書き込む。階調補間電圧Vsig1の各電圧値を用いて映像信号電圧Vsig2における各階調間を補間することにより発光輝度の階調補間を行う。階調補間電圧Vsig1の書き込みを映像信号電圧Vsig2の書き込みの1水平期間以上前に行うことにより、電流Idと階調補間電圧Vsig1との関係(ガンマカーブ)の傾きが急峻となり、映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1において変化させる電圧値範囲にばらつきが生じにくくなる。
【選択図】図3
Description
本発明は、特に有機EL(Electro Luminescence)素子等の自発光型の発光素子を用いた表示装置およびその駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL素子を用いた表示装置(有機EL表示装置)が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL表示装置では光源(バックライト)が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機EL素子に流れる電流を、有機EL素子ごとに設けた駆動回路内の能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するようになっている。
ところで、一般に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)することが知られている。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機EL素子自身に流れる電流値も変化し、それに応じて発光輝度も変化する。
また、駆動トランジスタの閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきにより閾値電圧Vthや移動度μが画素毎に異なったりする場合がある。これら閾値電圧Vthや移動度μが画素毎に異なると、駆動トランジスタに流れる電流値が画素毎にばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したり画素毎に異なったりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機EL素子のI−V特性の変動に対する補償機能と、駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能とを組み込んだ表示装置が提案されている(例えば、特許文献1参照)。
ところで、現在、フラットパネルディスプレイ業界では、液晶表示装置を用いた液晶テレビがシェアを伸ばしており、大画面化および薄型化と同時に、低価格化が消費者の購買意欲を促進している。従って、有機EL表示装置を用いた有機ELテレビにおける販売を促進するうえでも、低価格化(低コスト化)を図ることは重要である。
そのための一策として、例えば、各画素を駆動する周辺回路においてコスト削減を図ることが考えられる。ここで、周辺回路には、各画素に映像信号を供給するデータドライバが含まれるが、このデータドライバでは、その出力階調数が10ビット階調(1024階調)に設定されていることが多い。この出力階調数を削減すれば、低コスト化を図ることができるが、単純に出力階調数を削減したままでは、表示画質が低下することになってしまう。
そこで、データドライバの出力階調数を、例えば8ビット階調(256階調)まで削減する一方、この8ビット階調における各階調間を例えば2ビット分(4階調)補間することによって、最終的に10ビット階調へ表現を拡大することが考えられる。
具体的には、各画素に映像信号電圧を書き込む前に、所定の階調補間用の信号電圧(以下、単に階調補間電圧という)を書き込むことによって階調を補間する。詳細には、ある映像信号電圧に対し、階調補間電圧を複数の電圧値にわたって変化させ、その階調補間電圧の各電圧値を用いて映像信号電圧の各階調間を補完する。一般に、この階調補間電圧および映像信号電圧の書き込みは、1水平期間内に行われるようになっている。尚、以下では、このような階調補間電圧の書き込みの後に、映像信号電圧の書き込みを行うことによって画素駆動を行う方式を、2ステップ駆動方式と称して説明を行う。
しかしながら、上記のような2ステップ駆動方式では、映像信号電圧の1電圧値に対し、階調補間電圧を複数の電圧値に渡って変化させる必要があるため、映像信号電圧の電圧値の大きさによって、階調補間電圧において変化させる電圧値の範囲にばらつきが生じ易い。例えば、映像信号電圧の電圧値が大きい(高階調である)程、階調補間電圧の電圧値範囲は低階調側に設定する必要が生じる。このように、映像信号電圧の電圧値毎に、階調補間電圧における電圧値範囲がばらつくと、その分、周辺回路に余分にメモリを持たせなければならず、コストアップを招いてしまう。
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
本発明の表示装置は、それぞれが発光素子を含む複数の画素を有する表示部と、複数の画素を順次選択しつつ、選択された画素に対し映像信号に基づく映像信号電圧を書き込むことにより、複数の画素を表示駆動させる駆動回路とを備えている。駆動回路は、映像信号電圧の書き込み時期よりも1水平期間以上前に、選択された画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行うものである。
本発明の電子機器は、上記本発明の表示装置を備えたものである。
本発明の表示装置の駆動方法は、それぞれが発光素子を含む複数の画素を順次選択しつつ、その選択した画素に対して映像信号に基づく映像信号電圧を書き込むことにより、複数の画素を表示駆動させると共に、映像信号電圧の書き込み時期よりも1水平期間以上前に、選択した画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行うようにしたものである。
本発明の表示装置およびその駆動方法ならびに電子機器では、映像信号電圧を書き込む前に、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、階調補間電圧における各電圧値を用いて映像信号電圧における各階調間を補間することができる。階調補間電圧の書き込み時期を、映像信号電圧の書き込み時期の1水平期間以上前とすることにより、階調補間電圧の電流(発光素子の駆動電流)変化特性では、その傾きが急峻となる。
本発明の表示装置およびその駆動方法ならびに電子機器によれば、選択された画素に対し、映像信号電圧を書き込むと共に、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むようにしたので、階調表現を拡大することができる。また、その階調補間電圧を、映像信号電圧の書き込み時期の1水平期間以上前に書き込むようにしたので、階調補間電圧の電流変化特性における傾きが急峻となり、映像信号電圧の電圧値毎に、階調補間電圧において変化させる電圧値の範囲をばらつきにくくすることができる。このため、データドライバ等の周辺回路に余分なメモリを設ける必要がなくなる。よって、低コスト化を図りつつ高画質化を実現することが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
1.実施の形態(信号電圧の3値化(信号書き込みの2ステップ化)による階調補間例)
2.モジュールおよび適用例
1.実施の形態(信号電圧の3値化(信号書き込みの2ステップ化)による階調補間例)
2.モジュールおよび適用例
<実施の形態>
[表示装置1の構成]
図1は、本発明の一実施の形態に係る表示装置1の概略構成をブロック図で表したものである。この表示装置1は、表示パネル10(表示部)および駆動回路20を備えている。
[表示装置1の構成]
図1は、本発明の一実施の形態に係る表示装置1の概略構成をブロック図で表したものである。この表示装置1は、表示パネル10(表示部)および駆動回路20を備えている。
(表示パネル10)
表示パネル10は、複数の画素11がマトリクス状に配置された画素アレイ部13を有しており、外部から入力される映像信号20Aおよび同期信号20Bに基づいて、アクティブマトリクス駆動により画像表示を行うものである。各画素11は、赤(R)、緑(G)および青(B)の3原色の画素のいずれかであり、画素毎に各色光を発する有機電界発光素子を含んでいる。
表示パネル10は、複数の画素11がマトリクス状に配置された画素アレイ部13を有しており、外部から入力される映像信号20Aおよび同期信号20Bに基づいて、アクティブマトリクス駆動により画像表示を行うものである。各画素11は、赤(R)、緑(G)および青(B)の3原色の画素のいずれかであり、画素毎に各色光を発する有機電界発光素子を含んでいる。
画素アレイ部13はまた、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線DSLとを有している。これらの走査線WSL、信号線DTLおよび電源線DSLの一端側はそれぞれ、後述する駆動回路20に接続されている。また、上記した各画素11は、各走査線WSLと各信号線DTLとの交差部に対応して、マトリクス状に配置されている。
図2は、画素11における回路構成の一例を表したものである。画素11は、いわゆる「2Tr1C」の回路構成を有し、有機EL素子12(発光素子)と、書き込み(サンプリング用)トランジスタTr1(第1のトランジスタ)と、駆動トランジスタTr2(第2のトランジスタ)と、保持容量素子Csとを備えている。書き込みトランジスタTr1および駆動トランジスタTr2はそれぞれ、例えばnチャネルMOS(Metal Oxide Semiconductor)型のTFTである。尚、TFTの種類は特に限定されるものではなく、例えば逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(いわゆるトップゲート型)であってもよい。
画素11内では、書き込みトランジスタTr1のゲートが走査線WSLに接続され、ドレインが信号線DTLに接続され、ソースが、駆動トランジスタTr2のゲートおよび保持容量素子Csの一端に接続されている。駆動トランジスタTr2のドレインは電源線DSLに接続され、ソースは、保持容量素子Csの他端および有機EL素子12のアノードに接続されている。有機EL素子12のカソードは固定電位に設定されており、ここではグランド線GNDに接続されることにより、グランド(接地電位)に設定されている。尚、この有機EL素子12のカソードは、各有機EL素子12の共通電極として機能しており、例えば、表示パネル10の表示領域全体に渡って設けられ、平板状の電極となっている。
(駆動回路20)
駆動回路20は、画素アレイ部13(表示パネル10)の表示駆動を行うものである。具体的には、詳細は後述するが、画素アレイ部13における複数の画素11を順次選択しつつ、選択された画素11に対し、映像信号20Aに基づく映像信号電圧を書き込むことにより、複数の画素11の表示駆動を行うものである。この駆動回路20は、図1に示したように、映像信号処理回路21、タイミング生成回路22、走査線駆動回路23、信号線駆動回路24および電源線駆動回路25を有している。
駆動回路20は、画素アレイ部13(表示パネル10)の表示駆動を行うものである。具体的には、詳細は後述するが、画素アレイ部13における複数の画素11を順次選択しつつ、選択された画素11に対し、映像信号20Aに基づく映像信号電圧を書き込むことにより、複数の画素11の表示駆動を行うものである。この駆動回路20は、図1に示したように、映像信号処理回路21、タイミング生成回路22、走査線駆動回路23、信号線駆動回路24および電源線駆動回路25を有している。
映像信号処理回路21は、外部から入力されるデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号を信号線駆動回路24に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
タイミング生成回路22は、外部から入力される同期信号20Bに基づいて制御信号22Aを生成し出力することにより、走査線駆動回路23、信号線駆動回路24および電源線駆動回路25がそれぞれ、連動して動作するように制御するものである。
走査線駆動回路23は、制御信号22Aに従って複数の走査線WSLに対して選択パルスを順次印加することにより、複数の画素11を順次選択するものである。具体的には、書き込みトランジスタTr1をオン状態に設定するときに印加する電圧Vonと、書き込みトランジスタTr1をオフ状態に設定するときに印加する電圧Voffとを選択的に出力することにより、上記した選択パルスを生成するものである。ここで、電圧Vonは、書き込みトランジスタTr1のオン電圧以上の値(一定値)となっており、電圧Voffは、この書き込みトランジスタTr1のオン電圧よりも低い値(一定値)となっている。
信号線駆動回路24は、制御信号22Aに従って、映像信号処理回路21から入力される映像信号に対応するアナログの映像信号を生成し、各信号線DTLに印加するものである。具体的には、この映像信号20Aに基づくアナログの信号電圧を各信号線DTLに対して印加することにより、走査線駆動回路23により選択された(選択対象の)画素11に対して映像信号の書き込みを行うものである。尚、映像信号の書き込みとは、駆動トランジスタTr2のゲート−ソース間に所定の電圧を印加することを意味している。
この信号線駆動回路24は、電圧Vofsと、階調補間用の信号電圧である階調補間電圧Vsig1と、映像信号20Aに基づく信号電圧である映像信号電圧Vsig2との3つの電圧(3値の電圧)を出力することが可能となっている。電圧Vofsは、有機EL素子12の消光時に、駆動トランジスタTr2のゲートに印加するための電圧である。具体的には、この電圧Vofsは、駆動トランジスタTr2の閾値電圧をVthとすると、(Vofs−Vth)が有機EL素子12における閾値電圧Velおよびカソード電圧Vcaを足し合わせた電圧値(Vel+Vca)よりも低い電圧値(一定値)となるように設定されている。
本実施の形態において、信号線駆動回路24は、各信号線DTLに対し、映像信号電圧Vsig2を印加すると共に、その映像信号電圧印加前に階調補間電圧Vsig1を複数の電圧値に渡って変化させつつ印加するものである。これにより、詳細は後述するが、各有機EL素子12における発光輝度の階調を補間する階調補間動作が行われる。
電源線駆動回路25は、制御信号22Aに従って、複数の電源線DSLに対して制御パルスを順次印加することにより、各有機EL素子12の発光動作および消光動作の制御を行うものである。具体的には、駆動トランジスタTr2に電流Idを流すときに印加する電圧Vccと、駆動トランジスタTr2に電流Idを流さないときに印加する電圧Viniとを選択的に出力することにより、上記した制御パルスを生成するものである。電圧Viniは、有機EL素子12における閾値電圧Velおよびカソード電圧Vcaを足し合わせた電圧値(Vel+Vca)よりも低い電圧値(一定値)となるように設定されている。電圧Vccは、この電圧値(Vel+Vca)以上の電圧値(一定値)となるように設定されている。
[表示装置1の作用・効果]
(1.表示動作)
表示装置1では、図1および図2に示したように、駆動回路20が、映像信号20Aおよび同期信号20Bに基づいて、表示パネル10(画素アレイ部13)における各画素11の表示駆動を行う。これにより、各画素11内の有機EL素子12へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル10において画像表示がなされる。
(1.表示動作)
表示装置1では、図1および図2に示したように、駆動回路20が、映像信号20Aおよび同期信号20Bに基づいて、表示パネル10(画素アレイ部13)における各画素11の表示駆動を行う。これにより、各画素11内の有機EL素子12へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル10において画像表示がなされる。
ここで、図3(A)〜(E)を参照して、詳細な表示動作について説明する。図3(A)〜(E)は各種タイミング波形の一例であり、図3(A)は信号線DTL、図3(B)は走査線WSL、図3(C)は電源線DSLに印加される信号パルスを表している。図3(D),(E)はそれぞれ、駆動トランジスタTr2におけるゲート電位Vgおよびソース電位Vsの波形を表している。このように、信号線DTLの電圧は、電圧Vofs、階調補間電圧Vsig1および映像信号電圧Vsig2の間で周期的に変化し(図3(A))、走査線WSLの電圧は、電圧Voff,Von間で周期的に変化し(図3(B))、電源線DSLの電圧は、電圧Vcc,Vini間で周期的に変化している(図3(C))。
尚、後述のタイミングt1からタイミングt14までの期間は、有機EL素子12が消光状態である消光期間Toffとなっている。駆動回路20は、その消光期間Toffにおいて、2ステップ駆動方式による表示駆動を行う。具体的には、以下に説明するVth補正準備動作,Vth補正動作,階調補間電圧Vsig1の書き込み動作,および映像信号電圧Vsig2の書き込み動作をこの順に行う。
(Vth補正準備期間T1:t1〜t5)
最初に、駆動回路20は、発光期間Tonの終了時(タイミングt1)に、各画素11内の駆動トランジスタTr2における閾値電圧Vthの補正準備を行う。具体的には、まず、タイミングt1において、電源線駆動回路25が、電源線DSLの電圧を電圧Vccから電圧Viniに下げる(図3(C))。この後、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Viniとなっている期間(タイミングt2〜t3)において、走査線駆動回路23は、走査線WSLの電圧を、電圧Voffから電圧Vonへと上げた状態に設定する(図3(B))。これにより、駆動トランジスタTr2のソース電位Vsが下降して電圧Viniとなり(図3(E))、有機EL素子12が消光する。一方、駆動トランジスタTr2のゲート電位Vgもまた、上記ソース電位Vsの下降に伴い、保持容量素子Csを介した容量カップリングによって下降する(図3(D))。このときのゲート電位Vgは、走査線WSLの電圧が電圧Vonとなり、書き込みトランジスタTr1がオン状態となるため、信号線DTLの電圧(電圧Vofs)と等しくなる。
最初に、駆動回路20は、発光期間Tonの終了時(タイミングt1)に、各画素11内の駆動トランジスタTr2における閾値電圧Vthの補正準備を行う。具体的には、まず、タイミングt1において、電源線駆動回路25が、電源線DSLの電圧を電圧Vccから電圧Viniに下げる(図3(C))。この後、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Viniとなっている期間(タイミングt2〜t3)において、走査線駆動回路23は、走査線WSLの電圧を、電圧Voffから電圧Vonへと上げた状態に設定する(図3(B))。これにより、駆動トランジスタTr2のソース電位Vsが下降して電圧Viniとなり(図3(E))、有機EL素子12が消光する。一方、駆動トランジスタTr2のゲート電位Vgもまた、上記ソース電位Vsの下降に伴い、保持容量素子Csを介した容量カップリングによって下降する(図3(D))。このときのゲート電位Vgは、走査線WSLの電圧が電圧Vonとなり、書き込みトランジスタTr1がオン状態となるため、信号線DTLの電圧(電圧Vofs)と等しくなる。
これにより、駆動トランジスタTr2におけるゲート−ソース間電圧Vgsが、この駆動トランジスタTr2の閾値電圧Vthよりも大きくなり(Vgs>Vth)、Vth補正の準備が完了する(タイミングt3)。尚、その後は、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Viniとなっているタイミングt4において、走査線駆動回路23が、走査線WSLの電圧を、電圧Voffから電圧Vonへと上げる(図3(B))。
Vth補正準備が整った後、駆動回路20は、駆動トランジスタTr2がカットオフ(Vgs=Vth)となるまで、閾値電圧Vthを補正する(Vth補正動作)。このVth補正動作は、必要に応じて1回または複数回に渡って行えばよいが、ここでは、休止期間(Vth補正休止期間)を挟んで計3回行う場合について説明する。
(1回目のVth補正期間T2:t5〜t6)
まず、信号線DTLの電圧が電圧Vofs、走査線WSLの電圧が電圧Vonとなっているタイミングt5において、電源線駆動回路25が電源線DSLの電圧を、電圧Viniから電圧Vccに上げる(図3(C))。すると、駆動トランジスタTr2のドレイン−ソース間に電流Idが流れ、ソース電位Vsが上昇する(図3(E))。続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccのままそれぞれ保持されているタイミングt6において、走査線駆動回路23が走査線WSLの電圧を、電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなり、Vth補正が一旦停止する(1回目のVth補正休止期間T3へと移行する)。
まず、信号線DTLの電圧が電圧Vofs、走査線WSLの電圧が電圧Vonとなっているタイミングt5において、電源線駆動回路25が電源線DSLの電圧を、電圧Viniから電圧Vccに上げる(図3(C))。すると、駆動トランジスタTr2のドレイン−ソース間に電流Idが流れ、ソース電位Vsが上昇する(図3(E))。続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccのままそれぞれ保持されているタイミングt6において、走査線駆動回路23が走査線WSLの電圧を、電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなり、Vth補正が一旦停止する(1回目のVth補正休止期間T3へと移行する)。
(1回目のVth補正休止期間T3:t6〜t7)
タイミングt6からタイミングt7までの期間は、Vth補正が一旦停止している。ここで、1回目のVth補正後のタイミングT6においては、ソース電位Vsが電圧値(Vofs(=Vg)−Vth)よりも低く(Vs<(Vg−Vth))なっている。換言すると、ゲート−ソース間電圧Vgsが閾値電圧Vthと比べて依然として大きい(Vgs>Vth)。このため、ドレイン−ソース間に電流Idが流れることになり、ソース電位Vsが上昇し続ける(図3(E))。一方、ゲート電位Vgもまた、そのようなソース電位Vsの上昇に伴い、保持容量素子Csを介した容量カップリングにより上昇する(図3(D))。
タイミングt6からタイミングt7までの期間は、Vth補正が一旦停止している。ここで、1回目のVth補正後のタイミングT6においては、ソース電位Vsが電圧値(Vofs(=Vg)−Vth)よりも低く(Vs<(Vg−Vth))なっている。換言すると、ゲート−ソース間電圧Vgsが閾値電圧Vthと比べて依然として大きい(Vgs>Vth)。このため、ドレイン−ソース間に電流Idが流れることになり、ソース電位Vsが上昇し続ける(図3(E))。一方、ゲート電位Vgもまた、そのようなソース電位Vsの上昇に伴い、保持容量素子Csを介した容量カップリングにより上昇する(図3(D))。
(2回目のVth補正期間T2:t7〜t8)
続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccとなっているタイミングt7において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となるため、ゲート電位Vgが再び、このときの信号線DTLの電圧(電圧Vofs)と等しくなる(図3(D))。また、タイミングt7においてもVgs>Vthであるため、ドレイン−ソース間に電流Idが流れ、ソース電位Vsは上昇し続ける(図3(E))。続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccのままそれぞれ保持されているタイミングt8において、走査線駆動回路23が走査線WSLの電圧を、電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、Vth補正が一旦停止する(Vth補正休止期間T3(2回目)へと移行する)。
続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccとなっているタイミングt7において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となるため、ゲート電位Vgが再び、このときの信号線DTLの電圧(電圧Vofs)と等しくなる(図3(D))。また、タイミングt7においてもVgs>Vthであるため、ドレイン−ソース間に電流Idが流れ、ソース電位Vsは上昇し続ける(図3(E))。続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccのままそれぞれ保持されているタイミングt8において、走査線駆動回路23が走査線WSLの電圧を、電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、Vth補正が一旦停止する(Vth補正休止期間T3(2回目)へと移行する)。
(2回目のVth補正休止期間T3:t8〜t9)
タイミングt8からタイミングt9までの期間は、Vth補正が一旦停止している。但し、ここでも、上記1回目のVth補正休止期間T3と同様、Vgs>Vthであるため、ドレイン−ソース間に電流Idが流れ、ソース電位Vsが上昇すると共に、これに伴ってゲート電位Vgも上昇する(図3(D),(E))。
タイミングt8からタイミングt9までの期間は、Vth補正が一旦停止している。但し、ここでも、上記1回目のVth補正休止期間T3と同様、Vgs>Vthであるため、ドレイン−ソース間に電流Idが流れ、ソース電位Vsが上昇すると共に、これに伴ってゲート電位Vgも上昇する(図3(D),(E))。
(3回目のVth補正期間T2,Vth補正休止期間T3:t9〜t11)
続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccとなっているタイミングt9において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となり、上記2回目のVth補正期間T2と同様、ゲート電位Vgは電圧Vofsに等しくなる(図3(D))。また、タイミングt9においてもVgs>Vthであるため、ドレイン−ソース間に電流Idが流れ、ソース電位Vsは上昇するが、この3回目のVth補正期間T2において、最終的に駆動トランジスタTr2がカットオフ(Vgs=Vth)となる(図3(E))。即ち、Vth補正が完了する。これにより、保持容量素子Csの両端間の電圧が閾値電圧Vthとなるように充電され、その結果、ゲート−ソース間電圧Vgsが閾値電圧Vthとなる。その後、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccのままそれぞれ保持されているタイミングt10において、走査線駆動回路23が走査線WSLの電圧を、電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなる。その結果、その後の信号線DTLの電圧の大きさによらず、ゲート−ソース間電圧Vgsは閾値電圧Vthのまま保持される(3回目のVth補正休止期間T3:タイミングt10〜t11)。
続いて、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccとなっているタイミングt9において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となり、上記2回目のVth補正期間T2と同様、ゲート電位Vgは電圧Vofsに等しくなる(図3(D))。また、タイミングt9においてもVgs>Vthであるため、ドレイン−ソース間に電流Idが流れ、ソース電位Vsは上昇するが、この3回目のVth補正期間T2において、最終的に駆動トランジスタTr2がカットオフ(Vgs=Vth)となる(図3(E))。即ち、Vth補正が完了する。これにより、保持容量素子Csの両端間の電圧が閾値電圧Vthとなるように充電され、その結果、ゲート−ソース間電圧Vgsが閾値電圧Vthとなる。その後、信号線DTLの電圧が電圧Vofs、電源線DSLの電圧が電圧Vccのままそれぞれ保持されているタイミングt10において、走査線駆動回路23が走査線WSLの電圧を、電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなる。その結果、その後の信号線DTLの電圧の大きさによらず、ゲート−ソース間電圧Vgsは閾値電圧Vthのまま保持される(3回目のVth補正休止期間T3:タイミングt10〜t11)。
上記のようなVth補正を行うことにより、閾値電圧Vthが画素11毎にばらついた場合であっても、有機EL素子12の発光輝度がばらつくことを回避することができる。
(階調補間書き込み期間T4:t11〜t12)
次に、駆動回路20は、信号線DTLに対し階調補間電圧Vsig1を印加することにより、階調補間書き込みを行う。この階調補間電圧Vsig1を用いた具体的な階調補間動作については後述する。また、これと同時に、駆動トランジスタTr2における移動度μの補正(移動度補正)を行う。具体的には、まず、信号線DTLの電圧が階調補間電圧Vsig1、電源線DSLの電圧が電圧Vccとなっているタイミングt11において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となるため、駆動トランジスタTr2のゲート電位Vgが、電圧Vofsから、このときの信号線DTLの電圧に対応する階調補間電圧Vsig1へと上昇する(図3(D))。この段階では、有機EL素子12のアノード電圧が、有機EL素子12における閾値電圧Velとカソード電圧Vcaとを足し合わせた電圧値(Vel+Vca)よりも小さいため、有機EL素子12はカットオフ状態となっている。即ち、階調補間書き込み期間T4では、有機EL素子12のアノード−カソード間には電流が流れない(有機EL素子12が発光しない)。従って、駆動トランジスタTr2から供給される電流Idは、有機EL素子12のアノード−カソード間に並列に存在する素子容量(図示せず)へと流れ、この素子容量が充電される。その結果、駆動トランジスタTr2のソース電位Vsが電位差ΔV1だけ上昇し(図3(E))、ゲート−ソース間電圧Vgsが(Vsig1+Vth−ΔV1)となる。
次に、駆動回路20は、信号線DTLに対し階調補間電圧Vsig1を印加することにより、階調補間書き込みを行う。この階調補間電圧Vsig1を用いた具体的な階調補間動作については後述する。また、これと同時に、駆動トランジスタTr2における移動度μの補正(移動度補正)を行う。具体的には、まず、信号線DTLの電圧が階調補間電圧Vsig1、電源線DSLの電圧が電圧Vccとなっているタイミングt11において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となるため、駆動トランジスタTr2のゲート電位Vgが、電圧Vofsから、このときの信号線DTLの電圧に対応する階調補間電圧Vsig1へと上昇する(図3(D))。この段階では、有機EL素子12のアノード電圧が、有機EL素子12における閾値電圧Velとカソード電圧Vcaとを足し合わせた電圧値(Vel+Vca)よりも小さいため、有機EL素子12はカットオフ状態となっている。即ち、階調補間書き込み期間T4では、有機EL素子12のアノード−カソード間には電流が流れない(有機EL素子12が発光しない)。従って、駆動トランジスタTr2から供給される電流Idは、有機EL素子12のアノード−カソード間に並列に存在する素子容量(図示せず)へと流れ、この素子容量が充電される。その結果、駆動トランジスタTr2のソース電位Vsが電位差ΔV1だけ上昇し(図3(E))、ゲート−ソース間電圧Vgsが(Vsig1+Vth−ΔV1)となる。
尚、このソース電位Vsの上昇分(電位差ΔV1)は、駆動トランジスタTr2の移動度μの大きさの変化に応じて変化する。そのため、上記のように、ゲート−ソース間電圧Vgsが、発光前にこの電位差ΔV1の分だけ小さく設定されることにより(フィードバックがかかることにより)、画素11ごとの移動度μのばらつきを取り除くことができる。
(ブートストラップ期間T5:t12〜t13)
続いて、信号線DTLの電圧が階調補間電圧Vsig1、電源線DSLの電圧が電圧Vccのまま保持されているタイミングt12において、走査線駆動回路23が、走査線WSLの電圧を電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなり、階調補間電圧Vsig1の書き込みが終了する。このとき、駆動トランジスタTr2のソース電位Vsは浮遊電位となり、ゲート−ソース間電圧Vgsが再び閾値電圧Vthよりも大きくなる(Vgs>Vth)。このため、駆動トランジスタTr2がブートストラップし、ソース電位Vsが上昇する(図3(E))。つまり、このブートストラップ期間T5もまた、移動度μが補正される移動度補正期間となる。また、駆動トランジスタTr2のゲートがフローティングとなっているため、保持容量素子Csを介した容量カップリングにより、ゲート電位Vgも上昇する(図3(D))。
続いて、信号線DTLの電圧が階調補間電圧Vsig1、電源線DSLの電圧が電圧Vccのまま保持されているタイミングt12において、走査線駆動回路23が、走査線WSLの電圧を電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなり、階調補間電圧Vsig1の書き込みが終了する。このとき、駆動トランジスタTr2のソース電位Vsは浮遊電位となり、ゲート−ソース間電圧Vgsが再び閾値電圧Vthよりも大きくなる(Vgs>Vth)。このため、駆動トランジスタTr2がブートストラップし、ソース電位Vsが上昇する(図3(E))。つまり、このブートストラップ期間T5もまた、移動度μが補正される移動度補正期間となる。また、駆動トランジスタTr2のゲートがフローティングとなっているため、保持容量素子Csを介した容量カップリングにより、ゲート電位Vgも上昇する(図3(D))。
(映像信号書き込み期間T6:t13〜t14)
次に、駆動回路20は、信号線DTLに対し映像信号電圧Vsig2を印加することにより、映像信号書き込みを行う。また同時に、駆動トランジスタTr2における移動度μの補正(移動度補正)を行う。具体的には、まず、信号線DTLの電圧が映像信号電圧Vsig2、電源線DSLの電圧が電圧Vccとなっているタイミングt13において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となるため、駆動トランジスタTr2のゲート電位Vgが、このときの信号線DTLの電圧に対応する映像信号電圧Vsig2へと上昇する(図3(D))。この段階においても、上記階調補間書き込み期間T4と同様、有機EL素子12は依然としてカットオフ状態となっているため、有機EL素子12は発光しない。従って、駆動トランジスタTr2から供給される電流Idは、前述の有機EL素子12における素子容量(図示せず)へ流れ、この素子容量が充電される。その結果、駆動トランジスタTr2のソース電位Vsが電位差ΔV2だけ上昇し(図3(E))、ゲート−ソース間電圧Vgsが、(Vsig2+Vth−(ΔV1+ΔV2))となる。
次に、駆動回路20は、信号線DTLに対し映像信号電圧Vsig2を印加することにより、映像信号書き込みを行う。また同時に、駆動トランジスタTr2における移動度μの補正(移動度補正)を行う。具体的には、まず、信号線DTLの電圧が映像信号電圧Vsig2、電源線DSLの電圧が電圧Vccとなっているタイミングt13において、走査線駆動回路23が、走査線WSLの電圧を電圧Voffから電圧Vonに上げる(図3(B))。これにより、書き込みトランジスタTr1がオン状態となるため、駆動トランジスタTr2のゲート電位Vgが、このときの信号線DTLの電圧に対応する映像信号電圧Vsig2へと上昇する(図3(D))。この段階においても、上記階調補間書き込み期間T4と同様、有機EL素子12は依然としてカットオフ状態となっているため、有機EL素子12は発光しない。従って、駆動トランジスタTr2から供給される電流Idは、前述の有機EL素子12における素子容量(図示せず)へ流れ、この素子容量が充電される。その結果、駆動トランジスタTr2のソース電位Vsが電位差ΔV2だけ上昇し(図3(E))、ゲート−ソース間電圧Vgsが、(Vsig2+Vth−(ΔV1+ΔV2))となる。
尚、このソース電位Vsの上昇分(電位差ΔV2)は、上記階調補間書き込み期間T4における電位差ΔV1と同様、駆動トランジスタTr2の移動度μの変化に応じて変化する。そのため、上記のように、ゲート−ソース間電圧Vgsが、発光前にこの電位差ΔV2の分だけ更に小さく設定されることにより、画素11毎の移動度μのばらつきを取り除くことができる。
(発光期間Ton)
この後、信号線DTLの電圧が映像信号電圧Vsig2、電源線DSLの電圧が電圧Vccのまま保持されているタイミングt14において、走査線駆動回路23が、走査線WSLの電圧を電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなる。すると、この駆動トランジスタTr2のゲート−ソース間電圧Vgsが一定に保持された状態で、駆動トランジスタTr2のドレイン−ソース間に電流Idが流れる。その結果、この駆動トランジスタTr2のソース電位Vsが上昇すると共に、これに連動してゲート電位Vgも、保持容量素子Csを介した容量カップリングにより上昇する(図3(D),(E))。これにより、有機EL素子12のアノード電圧が、閾値電圧Velとカソード電圧Vcaとを足し合わせた電圧値(Vel+Vca)よりも大きくなる。よって、有機EL素子12のアノード−カソード間に電流Idが流れ、有機EL素子12が所望の輝度で発光する。
この後、信号線DTLの電圧が映像信号電圧Vsig2、電源線DSLの電圧が電圧Vccのまま保持されているタイミングt14において、走査線駆動回路23が、走査線WSLの電圧を電圧Vonから電圧Voffに下げる(図3(B))。これにより、書き込みトランジスタTr1がオフ状態となるため、駆動トランジスタTr2のゲートがフローティングとなる。すると、この駆動トランジスタTr2のゲート−ソース間電圧Vgsが一定に保持された状態で、駆動トランジスタTr2のドレイン−ソース間に電流Idが流れる。その結果、この駆動トランジスタTr2のソース電位Vsが上昇すると共に、これに連動してゲート電位Vgも、保持容量素子Csを介した容量カップリングにより上昇する(図3(D),(E))。これにより、有機EL素子12のアノード電圧が、閾値電圧Velとカソード電圧Vcaとを足し合わせた電圧値(Vel+Vca)よりも大きくなる。よって、有機EL素子12のアノード−カソード間に電流Idが流れ、有機EL素子12が所望の輝度で発光する。
(繰り返し)
その後、駆動回路20は発光期間Tonを終了させる。具体的には、前述のように、タイミングt1において、電源線駆動回路25が、電源線DSLの電圧を電圧Vccから電圧Viniに下げる(図3(C))。これにより、駆動トランジスタTr2のソース電位Vsが電圧Viniとなり(図3(E))、有機EL素子12のアノード電圧が、電圧値(Vel+Vca)よりも小さくなり、アノード−カソード間に電流Idが流れなくなる。その結果、タイミングt1以降、有機EL素子12が消光する(消光期間Toffへ移行する)。このようにして、発光期間Tonと消光期間Toffとが、フレーム期間毎に周期的に繰り返されるように表示駆動を行う。また、それと共に、駆動回路20は、例えば1水平期間(1H期間)ごとに、電源線DSLに印加する選択パルスおよび走査線WSLに印加する制御パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置1における表示動作がなされる。
その後、駆動回路20は発光期間Tonを終了させる。具体的には、前述のように、タイミングt1において、電源線駆動回路25が、電源線DSLの電圧を電圧Vccから電圧Viniに下げる(図3(C))。これにより、駆動トランジスタTr2のソース電位Vsが電圧Viniとなり(図3(E))、有機EL素子12のアノード電圧が、電圧値(Vel+Vca)よりも小さくなり、アノード−カソード間に電流Idが流れなくなる。その結果、タイミングt1以降、有機EL素子12が消光する(消光期間Toffへ移行する)。このようにして、発光期間Tonと消光期間Toffとが、フレーム期間毎に周期的に繰り返されるように表示駆動を行う。また、それと共に、駆動回路20は、例えば1水平期間(1H期間)ごとに、電源線DSLに印加する選択パルスおよび走査線WSLに印加する制御パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置1における表示動作がなされる。
(2.階調補間動作)
(2−1.基本動作)
続いて、階調補間電圧Vsig1を利用した階調補間動作(2ステップ駆動方式による階調補間動作)について説明する。信号線駆動回路24は、各信号線DTLに対し、映像信号電圧Vsig2を印加する前に階調補完電圧Vsig1を印加すると共に、以下説明するように、その映像信号電圧Vsig2の電圧値毎に、階調補完電圧Vsig1の電圧値を複数の電圧値に渡って変化させる駆動を行う。
(2−1.基本動作)
続いて、階調補間電圧Vsig1を利用した階調補間動作(2ステップ駆動方式による階調補間動作)について説明する。信号線駆動回路24は、各信号線DTLに対し、映像信号電圧Vsig2を印加する前に階調補完電圧Vsig1を印加すると共に、以下説明するように、その映像信号電圧Vsig2の電圧値毎に、階調補完電圧Vsig1の電圧値を複数の電圧値に渡って変化させる駆動を行う。
具体的には、信号線駆動回路24は、階調補間書き込み期間T4において、電圧値xに設定された映像信号電圧Vsig2に対して、階調補間電圧Vsig1を複数の電圧値(ここでは、y,y−1,y−2,y−3とする)に渡って変化させる(図4(A)のP11)。ここで、階調補間電圧Vsig1の書き込みにより、駆動トランジスタTr2のソース電位Vsが電位差ΔV1だけ上昇することは既に述べたが、その上昇具合が、階調補間電圧Vsig1の電圧値に応じて変化する(図4(D)のP12)。即ち、階調補間電圧Vsig1の電圧値に応じて、階調補間書き込み後の電位差ΔV1が変化する。例えば、階調補間電圧Vsig1を(y−3)に設定したときの電位差ΔV1(y−3)よりも、階調補間電圧Vsig1をyに設定したときの電位差ΔV1(y)の方が大きくなる。また、このようなソース電位Vsの上昇に連動するように、ゲート電位Vgも上昇する(図4(C)のP13)。
一方、映像信号書き込み期間T6では、駆動トランジスタTr2のソース電位Vsの上昇分(電位差ΔV2)は、階調補間電圧Vsig1の電圧値によらず一定となる(図4(D))。これは、電位差ΔV2が映像信号電圧Vsig2の電圧値(x)により定まるからである。また、この期間終了後には、ゲート電位Vgは、映像信号電圧Vsig2(=x)と等しくなる(図4(C))。
従って、ある映像信号電圧Vsig2に対し、階調補間電圧Vsig1の電圧値を変化させることにより、映像信号電圧Vsig2の書き込み後(発光動作時)のゲート−ソース間電圧Vgsを変化させることができる。例えば、階調補間電圧Vsig1をy−3に設定したときのゲート−ソース間電圧Vgs(y−3)よりも、階調補間電圧Vsig1をyに設定したときのゲート−ソース間電圧Vgs(y)の方が小さくなる。
即ち、本実施の形態では、2ステップ駆動方式において、選択された画素11に対し、ある映像信号電圧Vsig2に対して階調補間電圧Vsig1を複数の電圧値に渡って変化させつつ書き込みを行う。そして、詳細は後述するが、その階調補間電圧Vsig1の各電圧値を用いて映像信号電圧Vsig2における階調を補間する。これにより、信号線駆動回路24において元々設定されている出力階調数(映像信号電圧Vsig2における階調表現数)よりも多くの階調を表現することが可能となる。例えば、映像信号電圧Vsig2における階調数がmビット階調であり、かつ階調補間電圧Vsig1を2n値分変化させるようにした場合、元々のmビット階調に対してnビット分の階調(2n階調)が補間されるため、最終的に(m+n)ビット階調が表現される。具体的には、映像信号電圧Vsig2における階調数が8ビット階調に設定されている場合には、ある映像信号電圧Vsig2(x)に対し、階調補間電圧Vsig1の電圧値をy〜y−3の4値に変化させることにより、計2ビット分の階調(4階調)が補間され、合計10ビット階調を表現可能となる。
(2−2.階調補間電圧書き込み時期による作用)
そして、本実施の形態では、上記のような階調補間電圧Vsig1の書き込み動作を、映像信号電圧Vsig2の書き込み動作の1水平期間(1H期間)以上前に行う。即ち、階調補間書き込み期間T4(t11〜t12)と映像信号書き込み期間T6(t13〜t14)との間の期間(=ブートストラップ期間T5)が、1H期間以上となっている。換言すると、階調補間書き込み期間T4と映像信号書き込み期間T6とが互いに異なる水平期間となるように設定されている。以下、この階調補間電圧Vsig1の書き込み時期による作用、効果について、比較例を挙げて説明する。
そして、本実施の形態では、上記のような階調補間電圧Vsig1の書き込み動作を、映像信号電圧Vsig2の書き込み動作の1水平期間(1H期間)以上前に行う。即ち、階調補間書き込み期間T4(t11〜t12)と映像信号書き込み期間T6(t13〜t14)との間の期間(=ブートストラップ期間T5)が、1H期間以上となっている。換言すると、階調補間書き込み期間T4と映像信号書き込み期間T6とが互いに異なる水平期間となるように設定されている。以下、この階調補間電圧Vsig1の書き込み時期による作用、効果について、比較例を挙げて説明する。
(比較例)
まず、上記本実施の形態の比較例として、2ステップ駆動方式を用いた他の表示駆動動作(階調補間動作)について説明する。図5は、比較例に係る表示動作の際の各種波形の一例を、タイミング図で表したものである(タイミングt101〜t114)。図5(A)〜(C)はそれぞれ、信号線DTL、走査線WSLおよび電源線DSLの電圧波形を示し、図5(D)は駆動トランジスタTr2におけるゲート電位Vg、図5(E)は、ソース電位Vsの波形をそれぞれ示している。この比較例においても、Vth補正準備期間T1,Vth補正期間T2およびVth補正休止期間T3(タイミングt101〜t111)では、上記表示装置1と同様のタイミングで同様の動作がそれぞれ行われる。また、映像信号書き込み期間T6(タイミングt113〜t114)よりも前に、階調補間電圧が書き込まれ(階調補間書き込み期間T4;t111〜t112)、各書き込み期間同士の間はブートストラップ期間T5(t112〜t113)となる。
まず、上記本実施の形態の比較例として、2ステップ駆動方式を用いた他の表示駆動動作(階調補間動作)について説明する。図5は、比較例に係る表示動作の際の各種波形の一例を、タイミング図で表したものである(タイミングt101〜t114)。図5(A)〜(C)はそれぞれ、信号線DTL、走査線WSLおよび電源線DSLの電圧波形を示し、図5(D)は駆動トランジスタTr2におけるゲート電位Vg、図5(E)は、ソース電位Vsの波形をそれぞれ示している。この比較例においても、Vth補正準備期間T1,Vth補正期間T2およびVth補正休止期間T3(タイミングt101〜t111)では、上記表示装置1と同様のタイミングで同様の動作がそれぞれ行われる。また、映像信号書き込み期間T6(タイミングt113〜t114)よりも前に、階調補間電圧が書き込まれ(階調補間書き込み期間T4;t111〜t112)、各書き込み期間同士の間はブートストラップ期間T5(t112〜t113)となる。
但し、この比較例では、上記本実施の形態と異なり、階調補間書き込み期間T4(タイミングt111〜t112)から映像信号書き込み期間T6にかけての動作が、1水平期間(1H期間)内に行われる。即ち、ブートストラップ期間T5(タイミングt112〜t113)が1H期間よりも短く設定されている。
図6に、ある映像信号電圧Vsig2における階調補間電圧Vsig1と電流Id(有機EL素子12の発光輝度Lに比例)との関係(階調補間電圧Vsig1の電流変化特性)の一例を、上記本実施の形態(実施例)と比較例との各場合について示す。このように、実施例および比較例のいずれの特性図においても、階調補間電圧Vsig1が大きくなるに従って電流Idが減少する傾向を示すが、その傾きは、比較例ではなだらかになる一方、実施例では急峻となる。これは、実施例と比較例との間でブートストラップ期間T5の長さが異なることに起因する。即ち、ブートストラップ期間T5は上述のように移動度補正期間であるが、この期間を長く、具体的には1水平期間以上に設定した実施例では、移動度補正量が比較例よりも増え、階調補間電圧Vsig1の電流変化特性における傾きが急峻となる。
このような階調補間電圧Vsig1に対する電流Idの変化は、映像信号電圧Vsig2の電圧値毎に異なっている。換言すると、階調補間電圧Vsig1として書き込む電圧値が同一であっても、映像信号電圧Vsig2の電圧値が異なれば、それぞれ異なる電流Idが得られる。一例として、図7(A),(B)に比較例、図8(A),(B)に実施例における、階調補間電圧Vsig1および映像信号電圧Vsig2と電流Idとの各関係をそれぞれ示す。尚、図7(A),図8(A)には、映像信号電圧Vsig2の電圧値がx,x+1,x+2の各場合における階調補間電圧Vsig1の電流変化特性をそれぞれ示し、図7(B),図8(B)には、電流Idと映像信号電圧Vsig2との関係を示すガンマカーブ(階調補間後のガンマカーブ)をそれぞれ示す。
上記基本動作(図4(A)〜(D))では、電圧値xの映像信号電圧Vsig2に対し、階調補間電圧Vsig1を複数の電圧値(y〜y−3)に渡って変化させて階調補間を行う場合について述べたが、ガンマカーブは、具体的には次のようにして作成する。即ち、映像信号電圧Vsig2の電圧値毎に(ここでは、電圧値がx,x+1,x+2,…の各場合に)、階調補間電圧Vsig1を複数の電圧値に渡って変化させ、これらの電圧値を用いて映像信号電圧Vsig2における各階調間を補間する(図7,図8)。尚、図7および図8では、例えば8ビット階調の映像信号電圧Vsig2を、2ビット分(4階調)補間して、10ビット階調のガンマカーブを得る場合を示している。
このとき、比較例では、図7(A)に示したように、階調補間電圧Vsig1の電流変化特性における傾きがなだらかであるため、映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1において変化させる複数の電圧値の範囲に、ばらつきが生じてしまう。例えば、映像信号電圧Vsig2を電圧値xに設定した場合には、階調補間電圧Vsig1をΔy1(y−5〜y−2)の範囲で変化させる必要があるが、映像信号電圧Vsig2を電圧値x+1に設定した場合には、階調補間電圧Vsig1をΔy2(y−4〜y−1)の範囲で変化させる必要が生じる。また、映像信号電圧Vsig2を電圧値x+2に設定した場合には、階調補間電圧Vsig1をΔy3(y−3〜y)の範囲で変化させなければならない。
即ち、階調補間電圧Vsig1および映像信号電圧Vsig2の書き込みを1水平期間内に行う比較例では、ブートストラップ期間が短いため、階調補間電圧Vsig1の電流変化特性の傾きがなだらかとなり、これによって映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1の電圧値範囲に、ばらつきが生じてしまう。このようなばらつきが生じると、階調補間電圧Vsig1として出力可能な電圧値の範囲を予め広く設定しておかなければならず、その分のメモリをデータドライバ(信号線駆動回路24等)に設ける必要が生じる。
これに対し、本実施の形態(実施例)では、図8(A)に示したように、階調補間電圧Vsig1の電流変化特性の傾きが急峻であるため、映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1における電圧値の範囲に、ばらつきが生じにくい。換言すると、映像信号電圧Vsig2の各電圧値に対して、ほぼ同一範囲で変化する階調補間電圧Vsig1を用いることができる。例えば、映像信号電圧Vsig2を電圧値x,x+1,x+2のいずれの場合に設定した場合であっても、階調補間電圧Vsig1をΔy(y−3〜y)の範囲で変化させればよいのである。
即ち、階調補間電圧Vsig1の書き込みを、映像信号電圧Vsig2の書き込みの1水平期間以上前に行う本実施の形態では、ブートストラップ期間が長いため、階調補間電圧Vsig1の電流変化特性の傾きが急峻となり、これによって映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1の電圧値範囲に、ばらつきが生じない。これにより、階調補間電圧Vsig1として出力可能な電圧値の範囲を、必要最小限の範囲に設定することができ、余分なメモリをデータドライバ(信号線駆動回路24等)に設ける必要がなくなる。例えば、2ビット分階調補間を行う場合には、階調補間電圧Vsig1において、4値(電圧値y〜y−3)に変化させることができるように設定しておけばよい。これにより、信号線駆動回路24において元々設定されている出力階調数が8ビット階調(256階調)である場合、計10ビット階調(1024階調)の階調表現が可能となる。
以上のように本実施の形態では、選択した画素11に対し、駆動回路20(信号線駆動回路24)が、映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度Lの階調補間を行う。これにより、信号線駆動回路24において元々設定されている階調数よりも多くの階調を表現することができる。また、そのような階調補間電圧Vsig1を、映像信号電圧Vsig2の書き込み時期の1水平期間以上前に書き込むようにしたので、映像信号電圧Vsig2の電圧値毎に、階調補間電圧Vsig1において設定される電圧値範囲がばらつきにくくなる。このため、データドライバ等の周辺回路に余分なメモリを設ける必要がない。よって、低コスト化を図りつつ高画質化を実現することが可能となる。
<モジュールおよび適用例>
続いて、図9〜図14を参照して、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
続いて、図9〜図14を参照して、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
(モジュール)
表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図10は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300に表示装置1が組み込まれている。
図10は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300に表示装置1が組み込まれている。
(適用例2)
図11は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420に表示装置1が組み込まれている。
図11は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420に表示装置1が組み込まれている。
(適用例3)
図12は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530に表示装置1が組み込まれている。
図12は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530に表示装置1が組み込まれている。
(適用例4)
図13は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640に表示装置1が組み込まれている。
図13は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640に表示装置1が組み込まれている。
(適用例5)
図14は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750に表示装置1が組み込まれている。
図14は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750に表示装置1が組み込まれている。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、主に、階調補間動作によって、映像信号20Aにより設定可能な8ビット階調から2ビット分補間することにより、発光輝度Lにおいて10ビット階調を表現可能とする場合について説明したが、この場合には限られない。例えば、6ビット階調から4ビット分補間して10ビット階調の表現を実現したり、10ビット階調から2ビット分補間して12ビット階調の表現を実現したりすることも可能である。但し、元々mビット階調に設定された映像信号に対し、nビット分補間する場合には、階調補間電圧Vsig1を2n値間で変化させるようにすればよい。
また、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素11の回路構成は、上記実施の形態等で説明したものに限られない。即ち、画素11内に、必要に応じて容量素子やトランジスタ等が設けられていてもよい。
更に、上記実施の形態等では、走査線駆動回路23、信号線駆動回路24および電源線駆動回路25における駆動動作を、タイミング生成回路22が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路23、信号線駆動回路24および電源線駆動回路25に対する制御は、ハードウェア(回路)で行われるようにしてもよいし、ソフトウェア(プログラム)で行われるようにしてもよい。
加えて、上記実施の形態等では、画素11がいわゆる「2Tr1C」の回路構成を有する場合について説明したが、画素11の回路構成はこれには限られない。即ち、トランジスタが有機EL素子12に直列に接続されてなる回路構成を含んでいるものであれば、画素11が「2Tr1C」以外の回路構成となっていてもよい。
1…表示装置、10…表示パネル、11…画素、12…有機EL素子、13…画素アレイ部、14…画素回路、20…駆動回路、20A…映像信号、20B…同期信号、21…映像信号処理回路、22…タイミング生成回路、22A…制御信号、23…走査線駆動回路、24…信号線駆動回路、25…電源線駆動回路、WSL…走査線、DTL…信号線、DSL…電源線、Tr1…書き込みトランジスタ、Tr2…駆動トランジスタ、Cs…保持容量素子、Id…電流、Vg…ゲート電位、Vs…ソース電位、Vgs…ゲート−ソース間電圧、Vth…閾値電圧、Vsig1…階調補間電圧、y−3〜y…電圧値(階調補間電圧)、Vsig2…映像信号電圧、x〜x+2…電圧値(映像信号電圧)、Vofs,Von,Voff,Vcc,Vini…電圧、ΔV1,ΔV2…電位差、L…発光輝度、t1〜t14…タイミング、Ton…発光期間、Toff…消光期間、T1…Vth補正準備期間、T2…Vth補正期間、T3…Vth補正休止期間、T4…階調補間書き込み期間、T5…ブートストラップ期間、T6…映像信号書き込み期間。
Claims (5)
- それぞれが発光素子を含む複数の画素を有する表示部と、
前記複数の画素を順次選択しつつ、選択された画素に対し、映像信号に基づく映像信号電圧を書き込むことにより、前記複数の画素を表示駆動させる駆動回路とを備え、
前記駆動回路は、前記映像信号電圧の書き込み時期よりも1水平期間以上前に、選択された画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行う
表示装置。 - 各画素は、前記発光素子としての有機電界発光素子と、第1および第2のトランジスタと、保持容量素子とを含み、
前記駆動回路は、走査線、信号線および電源線をそれぞれ複数有し、
前記第1のトランジスタのゲートが前記走査線に接続され、
前記第1のトランジスタにおけるドレインおよびソースのうち、一方が前記信号線に接続されると共に、他方が前記第2のトランジスタのゲートおよび前記保持容量素子の一端に接続され、
前記第2のトランジスタにおけるドレインおよびソースのうち、一方が前記電源線に接続されると共に、他方が前記保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
前記有機電界発光素子のカソードが固定電位に設定されている
請求項1に記載の表示装置。 - 前記駆動回路は、
複数の走査線に対して選択パルスを順次印加することにより、前記複数の画素を順次選択する走査線駆動回路と、
各信号線に対して前記階調補間電圧および前記映像信号電圧を順に印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と、
複数の電源線に対して制御パルスを順次印加することにより、各有機電界発光素子の発光動作および消光動作の制御を行う電源線駆動回路とを有する
請求項2に記載の表示装置。 - それぞれが発光素子を含む複数の画素を順次選択しつつ、その選択した画素に対して映像信号に基づく映像信号電圧を書き込むことにより、前記複数の画素を表示駆動させると共に、
前記映像信号電圧の書き込み時期よりも1水平期間以上前に、選択した画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行う
表示装置の駆動方法。 - それぞれが発光素子を含む複数の画素を有する表示部と、
前記複数の画素を順次選択しつつ、選択された画素に対し、映像信号に基づく映像信号電圧を書き込むことにより、前記複数の画素を表示駆動させる駆動回路とを備え、
前記駆動回路は、前記映像信号電圧の書き込み時期よりも1水平期間以上前に、選択された画素に対し、階調補間電圧を複数の電圧値に渡って変化させつつ書き込むことにより、発光輝度の階調補間を行う
表示装置を備えた電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258316A JP2011102930A (ja) | 2009-11-11 | 2009-11-11 | 表示装置およびその駆動方法ならびに電子機器 |
US12/917,031 US8681082B2 (en) | 2009-11-11 | 2010-11-01 | Display device and drive method therefor, and electronic unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258316A JP2011102930A (ja) | 2009-11-11 | 2009-11-11 | 表示装置およびその駆動方法ならびに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011102930A true JP2011102930A (ja) | 2011-05-26 |
Family
ID=44193287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009258316A Pending JP2011102930A (ja) | 2009-11-11 | 2009-11-11 | 表示装置およびその駆動方法ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011102930A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011102928A (ja) * | 2009-11-11 | 2011-05-26 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
-
2009
- 2009-11-11 JP JP2009258316A patent/JP2011102930A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011102928A (ja) * | 2009-11-11 | 2011-05-26 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
US8847999B2 (en) | 2009-11-11 | 2014-09-30 | Sony Corporation | Display device, method for driving the same, and electronic unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11380246B2 (en) | Electroluminescent display device having pixel driving | |
TWI464725B (zh) | 像素電路,顯示裝置,顯示裝置之驅動方法及電子單元 | |
JP5493741B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112723A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP4591511B2 (ja) | 表示装置及び電子機器 | |
JP2010243736A (ja) | 表示装置 | |
US8681082B2 (en) | Display device and drive method therefor, and electronic unit | |
JP5716292B2 (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
KR20100107395A (ko) | 표시 장치 및 전자 기기 | |
JP2011022462A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5577719B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011128442A (ja) | 表示パネル、表示装置および電子機器 | |
JP5305105B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5282970B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
US9792852B2 (en) | Signal processing method, display apparatus, and electronic apparatus | |
JP2011102930A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011141433A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2013186447A (ja) | 表示装置およびその駆動方法、ならびに電子機器 | |
JP2013029613A (ja) | 表示装置、電子機器、発光制御プログラムおよび発光制御方法 | |
JP2011102932A (ja) | 表示装置およびその駆動方法、電子機器、ならびに表示パネル | |
JP2011022239A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011107187A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011102929A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2013122481A (ja) | 表示装置およびその駆動方法、ならびに電子機器 | |
JP5879585B2 (ja) | 表示装置及びその駆動方法 |