JP6766761B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6766761B2
JP6766761B2 JP2017120862A JP2017120862A JP6766761B2 JP 6766761 B2 JP6766761 B2 JP 6766761B2 JP 2017120862 A JP2017120862 A JP 2017120862A JP 2017120862 A JP2017120862 A JP 2017120862A JP 6766761 B2 JP6766761 B2 JP 6766761B2
Authority
JP
Japan
Prior art keywords
resistance
semiconductor
elements
current
heat transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017120862A
Other languages
English (en)
Other versions
JP2019009841A (ja
Inventor
未浩 中川
未浩 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017120862A priority Critical patent/JP6766761B2/ja
Publication of JP2019009841A publication Critical patent/JP2019009841A/ja
Application granted granted Critical
Publication of JP6766761B2 publication Critical patent/JP6766761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本明細書が開示する技術は、電力供給回路に用いられる半導体装置に関する。
インバータ回路といった電力供給回路に利用される半導体素子は、流れる電流の大きさに応じて発熱し、その温度上昇が限界を超えると破損してしまう恐れがある。そこで、特許文献1には、二つの半導体素子を並列に接続することで、各々の半導体素子に流れる電流を抑制するインバータ装置が開示されている。
特開2012−075279号公報
複数の半導体素子を並列に接続したときに、各素子の有する抵抗成分(例えば、スイッチング素子のオン抵抗)が互いに相違していると、抵抗成分が小さい素子へ電流が集中して電流のアンバランス生じてしまう。そのため、各素子の抵抗成分を事前に測定し、同程度の抵抗成分を有する素子を並列に接続することで、素子間の電流アンバランスを抑制する手法などが用いられてきた。
しかしながら、このような手法を用いる場合、工程数の増加や、抵抗成分に応じた半導体素子の仕分け工程におけるミスといった問題が生じてしまう。本明細書では、電力供給回路に採用可能な半導体装置に関し、並列に接続された複数の半導体素子において電流アンバランスを抑制する技術を提供する。
本明細書が開示する半導体装置は、並列に接続された複数の半導体素子と、その複数の半導体素子にそれぞれ直列に接続されているとともに、各々が負の温度特性を有する複数の抵抗素子と、複数の抵抗素子を互いに熱的に接続するとともに、複数の抵抗素子から電気的に絶縁されている伝熱部材とを備えている。
上記した構成では、各々の半導体素子に抵抗素子が直接に接続されており、これによって、複数の半導体素子に存在する抵抗成分のばらつきが緩和される。加えて、複数の抵抗素子は、それぞれが負の温度特性を有するとともに、互いに熱的に接続されている。このような構成によると、流れる電流が大きな半導体素子(即ち、抵抗成分の小さい半導体素子)に接続された抵抗素子から、流れる電流が小さな半導体素子(即ち、抵抗成分の大きい半導体素子)に接続された抵抗素子へと、伝熱部材を介して熱が受け渡される。これにより、流れる電流が小さな半導体素子に接続された抵抗素子の抵抗値が下がり、流れる電流が大きな半導体素子に接続された抵抗素子の抵抗値が上がることで、各素子に流れる電流アンバランスは抑制される。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
半導体装置10の回路構造を示す。 抵抗ユニット18の構成を模式的に示す。 抵抗素子14a、14bの負の温度特性の一例を示すグラフである。 半導体素子の電流とオン電圧の関係の一例を示すグラフである。 半導体装置10のシミュレーションの理解を助けるための図である。 半導体装置10のシミュレーション結果を示す表である。 半導体装置100の構造を模式的に示す。 半導体装置100の回路構造を示す。
図面を参照して、実施例1の半導体装置10について説明する。半導体装置10は、DC/DCコンバータ回路やインバータ回路といった電力供給回路において、電流の供給/遮断を制御するスイッチング回路として用いることができる。図1は、半導体装置10の回路構造を示す。図1に示すように、半導体装置10は、複数の半導体素子12a、12bと、抵抗ユニット18とを備える。
複数の半導体素子12a、12bは、互いに並列に接続されている。各々の半導体素子12a、12bは、パワー半導体素子である。ここでいうパワー半導体素子には、例えば、ダイオード、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、及びIGBT(Insulated Gate Bipolar Transistor)又はその他のスイッチング素子が含まれる。また、半導体素子12a、12bに用いられる半導体材料についても特に限定されず、例えばシリコン(Si)、炭化シリコン(SiC)、又は、窒化ガリウム(GaN)といった窒化物半導体であってよい。
図2、3を参照して、抵抗ユニット18について説明する。図2は、抵抗ユニット18の構成を模式的に示す。抵抗ユニット18は、複数の抵抗素子14a、14bと、伝熱部材16とを有する。複数の抵抗素子14a、14bは、複数の半導体素子12a、12bにそれぞれ直列に接続されている。即ち、複数の半導体素子12a、12bの各々に、複数の抵抗素子14a、14bのうちの一つが直列に接続されている。各々の抵抗素子14a、14bは、負の温度特性を有する。図3は、抵抗素子14a、14bが有する負の温度特性の一例を示す。図3に示すように、抵抗素子14a、14bの温度が高くなるほど、抵抗素子14a、14bの抵抗値は減少する。
伝熱部材16は、各々の抵抗素子14a、14bから電気的に絶縁されているとともに、複数の抵抗素子14a、14bを熱的に接続している。本実施例では、複数の抵抗素子14a、14bが、伝熱部材16内に配置されており、単一の伝熱部材16によって一体的に保持されている。伝熱部材16を構成する材料は特に限定されないが、例えば金属といった熱伝導性に優れた材料であるとよく、一例ではあるが、加工性にも優れるはんだのような材料であるとより好ましい。即ち、伝熱部材16を構成する材料は、導電性を有してもよい。この場合、各々の抵抗素子14bが、絶縁材料で覆われていればよい。それに対して、各々の抵抗素子14bが、絶縁材料で覆われていない場合は、伝熱部材16を絶縁性の材料で構成するとよい。なお、伝熱部材16は、各々の抵抗素子14a、14bから延びるリード線とも、電気的に絶縁されている。
本実施例における伝熱部材16は、各々の抵抗素子14a、14bに接触している。しかしながら、伝熱部材16は、各々の抵抗素子14a、14bに必ずしも接触している必要はない。伝熱部材16が各々の抵抗素子14a、14bに十分に近接していれば、伝熱部材16を介して複数の抵抗素子14a、14bは熱的に接続される。図2中の矢印は、通電によって抵抗素子14a、14bに生じた熱が、伝熱部材16を介して伝達されるイメージを示している。
ここで、本実施例の半導体装置10は、二つの半導体素子12a、12bと二つの抵抗素子14a、14bを備えているが、半導体素子及び抵抗素子の数は特に限定されず、例えば三つ以上の半導体素子及び抵抗素子を備えてもよい。以下では、二つの半導体素子12a、12bの一方を第1半導体素子12aと称し、他方を第2半導体素子12bと称する。そして、第1半導体素子12aに接続された抵抗素子14aを第1抵抗素子14aと称し、第2半導体素子12bに接続された抵抗素子14bを第2抵抗素子14bと称する。
並列に接続された複数の半導体素子12a、12bにおいて、抵抗成分が互いに相違していると、抵抗成分が小さい方の素子へ電流が集中して電流のアンバランスが生じてしまう。この点に関して、本実施例の半導体装置10では、複数の半導体素子12a、12bに、複数の抵抗素子14a、14bがそれぞれ直列に接続されている、各々の抵抗素子14a、14bは、負の温度特性を有するとともに、伝熱部材16を介して互いに熱的に接続されている。例えば、第1半導体素子12aに流れる電流が、第2半導体素子12bよりも大きいとする。この場合、第1半導体素子12aに接続された第1抵抗素子14aから、第2半導体素子12bに接続された第2抵抗素子14bへと、伝熱部材16を介して熱が受け渡される。その結果、第1抵抗素子14aの温度が低下して、第1抵抗素子14aの抵抗値が上昇する一方で、第2抵抗素子14bの温度が上昇して、第2抵抗素子14bの抵抗値は低下する。流れる電流が小さな第2半導体素子12bに接続された第2抵抗素子14bの抵抗値が下がり、流れる電流が大きな第1半導体素子12aに接続された第1抵抗素子14aの抵抗値が上がることで、各半導体素子12a、12bに流れる電流アンバランスは抑制される。
図4〜6を参照して、半導体素子12a、12bに存在する抵抗成分のばらつきと、それに起因する電流のアンバランスについて説明する。以降、半導体素子12a、12bに存在する抵抗成分を示す指標として、電流を流したときに半導体素子中に生じる電圧をオン電圧とする。図4は、二つの半導体素子12a、12bの電流とオン電圧の関係の一例を示すグラフである。この場合、直線Aは第1半導体素子12aのオン電圧を示し、直線Bは第2半導体素子12bのオン電圧を示す。即ち、第1半導体素子12aのオン電圧よりも、第2半導体素子12bのオン電圧の方が高い。抵抗ユニット18が存在しないと仮定して、各々の半導体素子12a、12bに最低200アンペアの電流を流すとする。この場合、第1半導体素子12a(直線A)では230アンペアの電流が流れ、第2半導体素子12b(直線B)では200アンペアの電流が流れる。即ち、30Aの幅で電流アンバランスが生じる。この場合、半導体素子12a、12bには、230アンペアの電流が通電可能な(すなわち、定格電流230アンペア以上の)半導体素子を採用する必要がある。
これに対して、本実施例の半導体装置10では、複数の半導体素子12a、12bの間で抵抗成分のばらつきが生じていても、抵抗ユニット18が存在することによって、電流アンバランスが抑制される。以下、その一例を説明する。図5に示すように、第1半導体素子12a及び第1抵抗素子14aに流れる電流をI1、第2半導体素子12b及び第2抵抗素子14bに流れる電流をI2、第1抵抗素子14aの電圧をV1、第2抵抗素子14bの電圧をV2、第1半導体素子12aの電圧をV3、第2半導体素子12bの電圧をV4、第1抵抗素子14aの抵抗をR1、第2抵抗素子14bの抵抗をR2とする。各々の抵抗素子14a、14bは、図3に示す負の温度特性を有する。半導体装置10に印加する電圧を2.5Vとして、半導体装置10の動作をシミュレーションした結果を図6に示す。図6の結果から、各々の半導体素子に流れる電流は、オン電圧が低い方の第1半導体素子12aで218アンペア(I1)となり、オン電圧が高い方の第2半導体素子12bで200アンペア(I2)となり、電流アンバランスの幅が抑制されたことが確認される。よって、各々の半導体素子12a、12bには、218アンペアの電流が通電可能な(すなわち、定格電流218アンペア以上の)半導体素子を採用すればよい。前述の抵抗ユニット18が存在しない場合と比較して、半導体素子12a、12bには定格電流の小さい半導体素子を採用することができ、半導体装置10の小型化や製造コストの低減を図ることができる。
図7、図8を参照して、実施例2の半導体装置100を説明する。図7は、半導体装置100を模式的に示している。図8は、半導体装置100の構造を示す回路図である。半導体装置100は互いに並列に接続された2つのパワーモジュール110a、110bを備える。二つのパワーモジュール110a、110bの各々は、樹脂モールド117a、117bを備える。樹脂モールド117a、117bから突出する端子はそれぞれP端子113a、O端子113b、N端子113cに接続されている。また、二つのパワーモジュール110a、110bを接続する配線はバスバー配線などでよい。
二つのパワーモジュール110a、110bの各々は、上側半導体素子112a、112bと下側半導体素子115a、115bを備える。上側半導体素子112a、112bは樹脂モールド117aに封止されており、P端子113aとO端子113bの間を電気的に接続又は切断する。下側半導体素子115a、115bは樹脂モールド117bに封止されており、O端子113bとN端子113cの間を電気的に接続又は切断する。例えば、各々の半導体素子112a、115a、112b、115bは、MOSFET又はIGBTであってよい。全ての半導体素子112a、115a、112b、115bには、必ずしも限定されないが、同一の半導体素子が採用されている。
二つのパワーモジュール110a、110bの各々はさらに、信号端子群120a、120bを備える。信号端子群120a、120bのそれぞれは、導電性を有しており、例えば銅といった金属材料で構成されている。信号端子群120a、120bは、樹脂モールド117a、170bから突出しているとともに、樹脂モールド117a、117b内で半導体素子112a、115a、112b、115bにそれぞれ電気的に接続されている。例えば、信号端子群120aには、半導体素子112a、115a、112b、115bのゲートに接続されたゲート信号端子120gが含まれる。
二つのパワーモジュール110a、110bのP端子113aには、抵抗ユニット118が接続されている。抵抗ユニット118は、実施例1と同様に、複数の抵抗素子114a、114bと、伝熱部材116とを備える。複数の抵抗素子114a、114bは、複数の上側半導体素子112a、112bにそれぞれ直列に接続されている。各々の抵抗素子114a、114bは、負の温度特性を有する。伝熱部材116は、複数の抵抗素子114a、114bを互いに熱的に接続するとともに、複数の抵抗素子114a、114bから電気的に絶縁されている。このような構成により、複数の上側半導体素子112a、112bの間で抵抗成分のばらつきが生じていても、抵抗ユニット118が存在することによって、複数の上側の半導体素子112a、112bの間で電流アンバランスが抑制される。他の実施形態として、抵抗ユニット118は、パワーモジュール110a、110bのP端子113aに代えて、又は加えて、N端子113cにも別途設けられてもよい。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10、100:半導体装置
12a、12b、112a、112b:半導体素子
14a、14b、114a、114b:抵抗素子
16、116:伝熱部材
18、118:抵抗ユニット
110a、110b:パワーモジュール
113a:P端子
113b:O端子
113c:N端子
117a、117b:樹脂モールド
120a、120b:信号端子群

Claims (1)

  1. 並列に接続された複数の半導体素子と、
    前記複数の半導体素子にそれぞれ直列に接続されているとともに、各々が負の温度特性を有する複数の抵抗素子と、
    前記複数の抵抗素子を互いに熱的に接続するとともに、前記複数の抵抗素子から電気的に絶縁されている伝熱部材と、
    を備える半導体装置。
JP2017120862A 2017-06-20 2017-06-20 半導体装置 Active JP6766761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017120862A JP6766761B2 (ja) 2017-06-20 2017-06-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017120862A JP6766761B2 (ja) 2017-06-20 2017-06-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2019009841A JP2019009841A (ja) 2019-01-17
JP6766761B2 true JP6766761B2 (ja) 2020-10-14

Family

ID=65026996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017120862A Active JP6766761B2 (ja) 2017-06-20 2017-06-20 半導体装置

Country Status (1)

Country Link
JP (1) JP6766761B2 (ja)

Also Published As

Publication number Publication date
JP2019009841A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
US9685879B2 (en) Power semiconductor module and power conversion device
JP6261769B2 (ja) 電力変換装置および電力用半導体モジュール
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
JP5289580B2 (ja) 半導体装置
JP6400201B2 (ja) パワー半導体モジュール
JP7000022B2 (ja) 高電流、低スイッチングロスのSiCパワーモジュール
WO2011111175A1 (ja) パワー半導体モジュール、電力変換装置および鉄道車両
CN110088864B (zh) 低压保护开关器
JP2014033060A (ja) 電力用半導体装置モジュール
US20130242631A1 (en) Power converter apparatus
JP6745991B2 (ja) 半導体パワーモジュール
CN109768787B (zh) 半导体装置及其驱动方法
KR20150053233A (ko) 전력 반도체 회로
WO2015008333A1 (ja) 半導体装置
US9532489B2 (en) Power conversion device
JP6490027B2 (ja) 半導体装置
CN107710580B (zh) 用于转换器的快速开关的电路装置
JP6766761B2 (ja) 半導体装置
KR100833569B1 (ko) 대용량 전력변환기용 균등분배 병렬구조의 igbt스택장치
JP2009021395A (ja) 半導体装置
CN111133577B (zh) 2合1型斩波器模块
JP2013225590A (ja) 半導体装置
JP7309396B2 (ja) 半導体装置
WO2016103431A1 (ja) 半導体モジュールおよびそれを搭載した電力変換装置
JP4345541B2 (ja) インバータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190917

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200831

R151 Written notification of patent or utility model registration

Ref document number: 6766761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250