JP6751875B2 - ＳｉＣ基板の表面処理方法 - Google Patents

ＳｉＣ基板の表面処理方法 Download PDF

Info

Publication number
JP6751875B2
JP6751875B2 JP2016560060A JP2016560060A JP6751875B2 JP 6751875 B2 JP6751875 B2 JP 6751875B2 JP 2016560060 A JP2016560060 A JP 2016560060A JP 2016560060 A JP2016560060 A JP 2016560060A JP 6751875 B2 JP6751875 B2 JP 6751875B2
Authority
JP
Japan
Prior art keywords
sic substrate
etching
treating
sic
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016560060A
Other languages
English (en)
Other versions
JPWO2016079984A1 (ja
Inventor
忠昭 金子
忠昭 金子
晃嗣 芦田
晃嗣 芦田
保徳 久津間
保徳 久津間
聡 鳥見
聡 鳥見
篠原　正人
正人 篠原
陽次 寺元
陽次 寺元
紀人 矢吹
紀人 矢吹
暁 野上
暁 野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Tanso Co Ltd
Kwansei Gakuin Educational Foundation
Original Assignee
Toyo Tanso Co Ltd
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Tanso Co Ltd, Kwansei Gakuin Educational Foundation filed Critical Toyo Tanso Co Ltd
Publication of JPWO2016079984A1 publication Critical patent/JPWO2016079984A1/ja
Application granted granted Critical
Publication of JP6751875B2 publication Critical patent/JP6751875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、主として、ＳｉＣ基板をＳｉ蒸気圧下で加熱することでエッチングを行う表面処理方法に関する。
ＳｉＣは、Ｓｉ等と比較して耐熱性及び機械的強度等に優れるため、新たな半導体材料として注目されている。
特許文献１は、このＳｉＣ基板の表面を平坦化する表面処理方法を開示する。この表面処理方法では、ＳｉＣ基板を収納容器に収納し、収納容器内をＳｉ蒸気圧下とした状態で当該収納容器を加熱する。これにより、収納容器の内部のＳｉＣ基板がエッチングされ、分子レベルに平坦なＳｉＣ基板を得ることができる。
ここで、ＳｉＣ基板は、単結晶ＳｉＣで構成されるインゴットを所定の角度で切り出すことで得られる。切り出されたＳｉＣ基板から半導体素子を製造する場合にはエピタキシャル成長を行うが、切り出した状態では表面粗さが大きいので、機械研磨（ＭＰ）及び化学機械研磨（ＣＭＰ）等の加工工程を行って表面を平坦にする必要がある。しかし、機械研磨及び化学機械研磨等を行うことにより、ＳｉＣ基板の表面に研磨傷が発生する。また、機械研磨時及び化学機械研磨時等にＳｉＣ基板の表面に圧力が掛かることにより、結晶性が乱れた変質層（以下、潜傷）が生じる。
特開２００８−１６６９１号公報
ところで、潜傷が存在するＳｉＣ基板にエピタキシャル成長を行うと、潜傷の影響により、ＳｉＣ基板の表面に多数の傷が浮かび上がる。また、オフ角を有するＳｉＣ基板を加熱する場合、ＳｉＣ基板の表面にステップバンチングが生じることがある。ステップバンチングとは、複数のＳｉＣ層が束になるようにして形成された段差（例えば高さが１ｎｍ以上の段差）である。
ステップバンチングが発生したＳｉＣ基板から半導体素子を生成すると、半導体素子のデバイス構造が不安定になったり、電界の局所集中によって半導体素子としての性能が低下したりする。また、ＳｉＣ基板の表面に潜傷が残存していた場合、エピタキシャル成長時において潜傷を起点としてエピタキシャル層中へ積層欠陥が発生し、結晶品質が劣化する。この積層欠陥は作成される半導体素子、特にパワーデバイスの特性を劣化させることが知られている。そのため、ＳｉＣ半導体素子の高品質化及び低コスト化の為には、潜傷の除去が必須であると考えられる。一方、近年では、ステップバンチングの段差を用いて溶液成長法等を行うと、通常の場合と比較して、結晶転位の影響を軽減できる可能性があることが知られている。また、ステップバンチングは複数種類（例えば後述の図５を参照）存在することが知られており、それぞれ特性が異なると考えられる。
本発明は以上の事情に鑑みてされたものであり、その主要な目的は、ＳｉＣ基板の表面に内在する潜傷が除去され、かつ表面が平坦化されたＳｉＣ基板を得るための表面処理方法を提供することにある。また、更なる目的としては、本表面処理方法によってステップバンチングの発生の有無又は発生するステップバンチングの種類を制御可能なＳｉＣ基板の表面処理方法を提供することにある。
 課題を解決するための手段及び効果
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
本発明の観点によれば、Ｓｉ蒸気圧下でＳｉＣ基板を加熱することで当該ＳｉＣ基板の表面をエッチングする表面処理方法において、以下の表面処理方法が提供される。即ち、この表面処理方法では、少なくともエッチング速度に基づいて定まるエッチングモードと、エッチング深さと、を制御して前記ＳｉＣ基板のエッチングを行うことで、エッチング処理後の前記ＳｉＣ基板の表面形状を制御する。また、前記エッチングモードには、エッチング速度が基準エッチング速度より小さい場合の異方性エッチングモードと、エッチング速度が前記基準エッチング速度より大きい場合の等方性エッチングモードと、が存在する。前記異方性エッチングモードでエッチングを行った場合はステップバンチングを残存させることが可能であり、前記等方性エッチングモードでエッチングを行った場合はステップバンチングを分解することが可能である。
これにより、エッチング速度を変化させることで、例えば、ステップバンチングの発生の有無、又は発生するステップバンチングの種類を選択することができる。更に、エッチング深さを制御してエッチングを行うことで、例えばエピタキシャル成長に供するＳｉＣ基板の加工工程において潜傷が除去された滑らかなテラスを有するＳｉＣ基板を得ることができる。また、エッチング速度を変化させることで、例えば、ステップバンチングの発生の有無、又は発生するステップバンチングの種類を選択することができる。更に、ステップバンチングが発生しないようにエッチングを行ったり、ステップバンチングが発生するようにエッチングを行ったりすることができる。
前記のＳｉＣ基板の表面処理方法においては、前記基準エッチング速度は、エッチングを行う際の温度に基づいて決定されることが好ましい。
これにより、エッチングを行う温度に応じてＳｉＣ基板からのＳｉの脱離速度が変化するため、これを考慮して基準エッチング速度を決定することで、ステップバンチングの発生の有無をより正確に制御することができる。
前記のＳｉＣ基板の表面処理方法においては、前記基準エッチング速度は、前記ＳｉＣ基板のオフ角に基づいて決定されることが好ましい。
前記のＳｉＣ基板の表面処理方法においては、前記ＳｉＣ基板はオフ角を有しており、オフ角が０．７１°以上４°以下であることが好ましい。
これにより、ＳｉＣ基板のオフ角に応じてＳｉＣ最表面に露出するＳｉＣ分子層ステップ端密度が変化し、ステップバンチングの発生のし易さが異なることが発見されたため、これを考慮して基準エッチング速度を決定することで、ステップバンチングの発生の有無をより正確に制御することができる。
前記のＳｉＣ基板の表面処理方法においては、前記オフ角は、［１１−２０］方向に対してなすオフ角であることが好ましい。
前記のＳｉＣ基板の表面処理方法においては、前記エッチングモードは、前記ＳｉＣ基板を加熱する雰囲気における不活性ガスの圧力により決定されるエッチング速度に基づいて定まることが好ましい。
これにより、不活性ガスの圧力が高くなるほどＳｉＣ基板からのＳｉの熱分解が抑制されるので、これを考慮して基準エッチング速度を決定することで、ステップバンチングの発生の有無をより正確に制御することができる。
前記のＳｉＣ基板の表面処理方法においては、前記異方性エッチングモードでエッチングを行う場合において、エッチング速度、エッチングを行う際の温度、前記ＳｉＣ基板のオフ角及び、不活性ガスの圧力のうち少なくとも何れかを制御してエッチングを行うことで、エッチング処理後のテラスの端部が直線状かジグザグ状かを制御することが好ましい。
これにより、特性の異なる２種類のステップバンチングのうち何れかのステップバンチングを選択して発生させることができる。
前記のＳｉＣ基板の表面処理方法においては、前記ＳｉＣ基板の表面は、４Ｈ−ＳｉＣ（０００１）Ｓｉ面であることが好ましい。
前記のＳｉＣ基板の表面処理方法においては、前記エッチング速度は、エッチングを行う際の温度、不活性ガスの圧力、及び前記ＳｉＣ基板を収容する収容容器の内側に設けられたタンタルシリサイドの組成のうち少なくとも何れかに基づいて、調整されることが好ましい。
これにより、様々な方法でエッチング速度を変化させることができるので、例えばエッチングを行う際の温度を変化させたくない場合であっても、エッチング速度を調整することができる。
前記のＳｉＣ基板の表面処理方法においては、前記エッチング深さは、エッチング前に前記ＳｉＣ基板に対して行われた加工処理に基づいて決定されることが好ましい。
これにより、加工処理に応じてＳｉＣ基板に存在する潜傷の深さが異なるため、加工処理を考慮してエッチング深さを定めることで、ＳｉＣ基板の表面形状をより正確に制御することができる。
前記のＳｉＣ基板の表面処理方法においては、前記加工処理は、機械研磨又は化学機械研磨であることが好ましい。
これにより、インゴットからの切出し後の一般的な加工方法で生じた潜傷を除去することができる。
本発明の加熱処理で用いる高温真空炉の概要を説明する図。 坩堝の壁面の組成を示す概略図。 エッチング深さが異なるＳｉＣ基板に対してエピタキシャル成長を行った後の表面の様子を示す顕微鏡写真。 エッチング深さが異なるＳｉＣ基板に対して加熱処理を行った後のＳｉＣ基板の表面の様子を示す顕微鏡写真。 Ｓｉ蒸気圧エッチング量と積層欠陥密度の関係を示すグラフ。 機械研磨のみを行ったＳｉＣ基板と化学機械研磨のみを行ったＳｉＣ基板の表面の顕微鏡写真。 エッチング深さとエッチング速度に応じてＳｉＣ基板の表面形状が定まる様子を概略的に示す図。 ジグザグ状バンチングが生じる様子と直線状バンチングが生じる様子を示す図。 加熱温度及びオフ角に応じて等方性エッチングモードと異方性エッチングモードの境界線がどのように変化するかを示すグラフ。 直線状バンチングが発生する領域とジグザグ状バンチングが発生する領域を示すグラフ。 ３種類の温度帯でエッチングを行った結果を加熱温度及びエッチング速度と対応付けて示すグラフ。 ３種類の温度帯でエッチングを行った結果をエッチング深さ及びエッチング速度と対応付けて示すグラフ。 アルゴンの圧力を変化させたときに現れるステップバンチングの種類を示すグラフ。 アルゴンの圧力を変化させたときに現れるステップバンチングを示すＡＦＭ像。 アルゴンの圧力を変化させたときに現れるジグザグ状バンチングと直線状バンチングを詳細に示すＡＦＭ像とＳＥＭ像。
次に、図面を参照して本発明の実施形態を説明する。初めに、図１を参照して、本実施形態の加熱処理で用いる高温真空炉１０について説明する。
図１に示すように、高温真空炉１０は、本加熱室２１と、予備加熱室２２と、を備えている。本加熱室２１は、少なくとも表面が単結晶ＳｉＣで構成されるＳｉＣ基板４０（単結晶ＳｉＣ基板）を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室２２は、ＳｉＣ基板４０を本加熱室２１で加熱する前に予備加熱を行うための空間である。
本加熱室２１には、真空形成用バルブ２３と、不活性ガス注入用バルブ２４と、真空計２５と、が接続されている。真空形成用バルブ２３は、本加熱室２１の真空度を調整することができる。不活性ガス注入用バルブ２４は、本加熱室２１内の不活性ガス（例えばＡｒガス）の圧力を調整することができる。真空計２５は、本加熱室２１内の真空度を測定することができる。
本加熱室２１の内部には、ヒータ２６が備えられている。また、本加熱室２１の側壁や天井には図略の熱反射金属板が固定されており、この熱反射金属板は、ヒータ２６の熱を本加熱室２１の中央部に向けて反射させるように構成されている。これにより、ＳｉＣ基板４０を強力かつ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ２６としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
また、ＳｉＣ基板４０は、坩堝（収容容器）３０に収容された状態で加熱される。坩堝３０は、適宜の支持台等に載せられており、この支持台が動くことで、少なくとも予備加熱室から本加熱室まで移動可能に構成されている。坩堝３０は、互いに嵌合可能な上容器３１と下容器３２とを備えている。なお、坩堝３０の詳細な構成については後述する。
ＳｉＣ基板４０を加熱処理する際には、初めに、図１の鎖線で示すように坩堝３０を高温真空炉１０の予備加熱室２２に配置して、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ坩堝３０を移動させる。その後、圧力等を調整しつつＳｉＣ基板４０を加熱する。なお、予備加熱を省略しても良い。
次に、図２を参照して坩堝３０の壁面の組成について図２を参照して説明する。
坩堝３０は、ＳｉＣ基板４０が収容される内部空間の壁面を構成する部分において、図２に示す組成となっている。具体的には坩堝３０は、外部側から内部空間側の順に、タンタル層（Ｔａ）、タンタルカーバイド層（ＴａＣ及びＴａ2Ｃ）、及びタンタルシリサイド層（ＴａＳｉ2）から構成されている。
タンタル層及びタンタルカーバイド層から構成される坩堝は従来から知られているが、本実施形態では、更にタンタルシリサイド層が形成されている。このタンタルシリサイド層は、内部空間にＳｉを供給して内部空間をＳｉ蒸気圧にするためのものである。なお、坩堝３０の内壁面をタンタルシリサイド層とすることに代えて、坩堝３０内に固形のＳｉを配置しても良い。
以下、タンタルシリサイド層の形成方法について簡単に説明する。タンタルシリサイド層は、溶融させたＳｉを坩堝の内壁面に接触させて、所定の温度で加熱することで形成される。これにより、例えばＴａＳｉ2から構成されるタンタルシリサイド層が実現できる。なお、本実施形態では、３０μｍから５０μｍ程度のタンタルシリサイド層を形成するが、内部空間の体積等に応じて、例えば１μｍから３００μｍの厚みであっても良い。
以上のように処理を行うことで、タンタルシリサイド層を形成することができる。なお、本実施形態ではタンタルシリサイドとしてＴａＳｉ2が形成される構成であるが、他の化学式で表されるタンタルシリサイド（例えばＴａ5Ｓｉ3）が形成されていても良い。また、複数種類のタンタルシリサイドが重ねて形成されていても良い。本実施形態では、内部空間を構成する壁面の全体にわたって、タンタルシリサイド層が形成されている。これにより、内部空間内のＳｉの圧力を均一にすることができる。
また、坩堝３０は、内部空間から連続的にＣ原子を吸着して取り込む機能を奏する。これにより、加熱処理時に坩堝３０内の雰囲気に含まれているＳｉ蒸気及びＣ蒸気のうち、Ｃ蒸気だけが坩堝３０に選択的に吸蔵されるので、坩堝３０内を更に高純度のＳｉ雰囲気に保つことができる。
次に、ＳｉＣ基板４０に存在する潜傷、及び潜傷を除去するためのエッチングについて図３から図６を参照して説明する。
半導体素子を製造する元となるバルク基板は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶から構成されるインゴットを所定の厚みに切り出すことで得られる。なお、インゴットを斜めに切り出すことにより、オフ角（例えば［１１−２０］に対してなすオフ角）を有するバルク基板を得ることができる。その後、バルク基板の表面の凹凸を除去するために、機械研磨及び化学機械研磨等を行う。しかし、機械研磨及び化学機械研磨等を行うことにより、ＳｉＣ基板４０の表面に残存する研磨傷は略除去されるが、一部の深い研磨傷や機械研磨時又は化学機械研磨時等にＳｉＣ基板４０の表面に圧力が掛かることにより形成する結晶性が乱れた変質層（加工歪み、潜傷）が残存しうる。従って、市販されているＳｉＣ基板４０には機械研磨及び化学機械研磨等の加工工程に由来する潜傷が存在すると考えられる。
以下、潜傷の影響を確かめるために行った実験について図３及び図４を参照して説明する。この実験では、市販のＳｉＣ基板４０を４枚用意し、各ＳｉＣ基板４０に対して、化学機械研磨のみを行いＳｉ蒸気圧エッチングなし、機械研磨後を行った後に、それぞれ、５μｍの深さのＳｉ蒸気圧エッチング、１３μｍの深さのＳｉ蒸気圧エッチング、２５μｍの深さのＳｉ蒸気圧エッチングを行ったＳｉＣ基板４０を作製し、約１０μｍの一般的な化学気相堆積法によるエピタキシャル成長を行い、ＳｉＣ基板４０の表面（（０００１）Ｓｉ面）を観察した。なお、以下の説明では、Ｓｉ蒸気圧エッチングを単にエッチングと称する。そして、エッチング後に４枚のＳｉＣ基板４０に対して所定の温度及び時間で加熱処理を行い、ＳｉＣ基板４０の表面（（０００１）Ｓｉ面）を観察した。
図３は、上記のエッチング及びエピタキシャル成長を行った後のＳｉＣ基板４０の表面の様子を示す顕微鏡写真である。図３に示すように、エッチングの前後では表面荒れが現れていない場合であっても、水素エッチング及びエピタキシャル成長膜を形成することで、表面荒れ（結晶欠陥）が発生することが分かる。ＳｉＣ基板４０のエッチング深さを１３μｍより大きくすることで、潜傷を略完全に除去できると考えられる。
図４は、更に加熱処理を行った後のＳｉＣ基板４０の表面の様子を示す顕微鏡写真である。図４に示すように、エッチングを行っていない場合は、加熱処理を行うことにより表面荒れ（ステップバンチング）が発生することが分かる。また、加熱温度が高くなるほど表面が荒れ易いことが分かる。しかし、ＳｉＣ基板４０をエッチングすることで、表面荒れを抑えることができる。しかし、上記と同様にエッチング深さが１３μｍの場合に若干の表面荒れが発生していることを考慮すると、それよりエッチング深さを大きくすることで、潜傷を略完全に除去できると考えられる。
また、同様に市販のＳｉＣ基板４０を４枚用意し、各ＳｉＣ基板４０に対して、化学機械研磨のみを行いエッチングなし、機械研磨のみを行いエッチングなし、４．７μｍの深さのエッチング、１１．８μｍの深さのエッチングを行ったＳｉＣ基板４０を作製し、約１０μｍのエピタキシャル成長を行った。その後、エピタキシャル層内の積層欠陥をフォトルミネッセンス（ＰＬ）イメージング(励起波長３１３ｎｍ、観測波長４００ｎｍ−６７８ｎｍ)で４インチウェハ中央の４００ｍｍ2を観察した。図５にＰＬイメージングにより観測されたエピタキシャル成長後の積層欠陥密度を示す。潜傷が多く残存する機械研磨されたＳｉＣ基板４０では約１０００個／ｃｍ2の積層欠陥密度が観測された。エッチング深さが４．７μｍのＳｉＣ基板４０では約３８個／ｃｍ2の積層欠陥密度が観測されたが、エッチング深さが１１．８μｍのＳｉＣ基板４０では積層欠陥密度が約４．８個／ｃｍ2まで減少した。このとき、化学機械研磨のみを行ったＳｉＣ基板４０では積層欠陥密度が約９．６個／ｃｍ2であったことから、約１１μｍのエッチングによって化学機械研磨と同等以上の積層欠陥密度が得られた。また、図６にこのとき得られたＰＬイメージング像を示す。化学機械研磨を行ったＳｉＣ基板４０及び機械研磨のみを行ってエッチングなしのＳｉＣ基板４０では、エピタキシャル層とバルク基板界面に潜傷が観察され、潜傷を起点として積層欠陥が発生していることがわかる。一方、機械研磨を行った後にエッチングが行われたＳｉＣ基板４０においては、機械研磨のみを行ったＳｉＣ基板４０で見られた多数の潜傷が除去され、積層欠陥が抑制されていることがわかる。このように、エッチングにより機械研磨の潜傷が除去されることで、潜傷起因となる積層欠陥を低減し高品質なエピタキシャル層を得られることがわかる。
次に、本実施形態で行うエッチングについて説明する。本実施形態では、オフ角を有するＳｉＣ基板４０を坩堝３０に収容し、高純度のＳｉ蒸気圧下で１５００℃以上２２００℃以下、望ましくは１６００℃以上２０００℃以下の温度範囲で高温真空炉１０を用いて加熱を行う。この条件でＳｉＣ基板４０が加熱されることで、表面がエッチングされる。このエッチングの際には、以下に示す反応が行われる。簡単に説明すると、ＳｉＣ基板４０がＳｉ蒸気圧下で加熱されることで、熱分解によってＳｉＣからＳｉ原子が脱離する。また、タンタルシリサイド層からＳｉ蒸気が供給される。熱分解によってＳｉ原子が脱離することで残存したＣは、Ｓｉ蒸気と反応することで、Ｓｉ2Ｃ又はＳｉＣ2等になって昇華する。
（１） ＳｉＣ（ｓ） → Ｓｉ（ｖ）I ＋ Ｃ（ｓ）
（２） ＴａxＳｉy →Ｓｉ（ｖ）II ＋Ｔａx’Ｓｉy’
（３） ２Ｃ（ｓ） ＋ Ｓｉ（ｖ）I+II → ＳｉＣ2（ｖ）
（４） Ｃ（ｓ） ＋ ２Ｓｉ（ｖ）I+II → Ｓｉ2Ｃ（ｖ）
以上の反応よりＳｉＣ基板４０は、Ｓｉ蒸気と反応しＳｉＣ2あるいはＳｉ2Ｃを反応生成物としてエッチングされる。
図７は、縦軸をエッチング深さとし、横軸をエッチング速度としたときのＳｉＣ基板４０の表面形状の様子を概略的に示す図である。オフ角を有するＳｉＣ基板４０にエッチング処理が行われることで、ステップ／テラス構造が形成される。ステップ／テラス構造とは、複数の段差からなる構造であり、平坦な部分をテラスと称し、高さが変化する段差部分をステップと称する。
図７に示すように、エッチング速度が基準エッチング速度（詳細は後述）より小さい場合、異方性エッチングモードとなり、ステップ／テラス構造が分解されにくく、ファセット面が形成され易くなる。従って、テラス幅及びステップ高さが大きい部分（ステップバンチング）が発生する。一方、エッチング速度が基準エッチング速度より大きい場合、等方性エッチングモードとなり、ステップ／テラス構造が分解され易くなるため、ステップバンチングが発生しない。従って、テラス幅及びステップ高さが小さい複数の段差からなる平坦面が形成される。
ここで、異方性エッチングモードでエッチングを行った場合、図７に示すようにジグザグ状バンチング又は直線状バンチングが発生する。この現象は、ＳｉＣ基板４０の表面のオフ角に由来するステップ端でのＳｉ又はＣ原子の反応モデルより考察される。図８には、加熱温度一定のもとで、圧力条件を高真空下又は不活性ガスＡｒガス圧下とした場合のバンチング形成モデルの概念図を示す。図８（ａ）に示すように高真空の場合、ＳｉＣ基板４０の熱分解によるＳｉ原子の脱離が優勢となり、外部のＳｉ蒸気と反応してＳｉ2Ｃ等が脱離する速度が、ＳｉＣ基板４０の熱分解によるＳｉ原子が脱離する速度よりも遅くなる。その結果、テラスの端部にＣが残存し易くなり、ジグザグ状のバンチングが発生し易い。（Ｃ脱離律速反応）。一方、図８（ｂ）に示すように不活性ガスが含まれる場合、不活性ガスの分圧効果によって、ＳｉＣ基板４０の熱分解によるＳｉ原子の脱離が抑制され、外部のＳｉ蒸気と反応しＳｉ2Ｃ等として脱離する速度が、ＳｉＣ基板４０の熱分解によるＳｉ原子が脱離する速度よりも速くなる。その結果、Ｓｉが残存し易くなり、直線状のバンチングが発生し易い。（Ｓｉ脱離律速反応）。
このようにエッチングを行う雰囲気を変更することで、ジグザグ状のバンチングを生じさせるか、直線状のバンチングを生じさせるかを制御（選択）することができる。また、基準エッチング速度は、エッチング中のＣの脱離速度とＳｉの脱離速度に基づいて定まるため、エッチングを行う雰囲気を変更することで、ステップバンチングの発生の有無についても制御することができる。
次に、図９を参照して、圧力条件一定のもとでエッチングを行う際の温度（以下、加熱温度）とＳｉＣ基板４０のオフ角を異ならせたときの基準エッチング速度の変化について説明する。なお、ＳｉＣ基板４０はオフ角方向が［１１−２０］のものを用いている。
図９のグラフの縦軸はエッチング速度であり、横軸は加熱温度を示している。このグラフには、ＴａＳｉ2及びＴａ5Ｓｉ3の加熱温度とエッチング速度の関係が示されている。このように、坩堝３０のタンタルシリサイド層の組成を変化させることで、加熱温度を変化させることなくエッチング速度を変化させることができる。従って、様々な条件でＳｉＣ基板４０の表面形状を測定することができる。
また、図９には、等方性エッチングモードと異方性エッチングモードの境界を示す直線が、ＳｉＣ基板４０のオフ角毎（具体的には、０．７１°、１°、２°、４°）に示されている。各直線よりも右上の領域が等方性エッチングモードを示す領域であり、各直線よりも左下の領域が異方性エッチングモードを示す領域である。換言すれば、この直線は、加熱温度毎の基準エッチング速度の変化を示している。図９に示すように、加熱温度が高くなるほど基準エッチング速度が大きくなることが分かる。また、オフ角が小さくなるほど、基準エッチング速度が大きくなることが分かる。
また、図１０には、圧力条件一定のもとで加熱温度を変化させ異方性エッチングモードでエッチングを行った際にジグザグ状バンチングが発生するか、直線状バンチングが発生するかが示されている。図１０に示すように、異方性エッチングモードでエッチングを行った際に、加熱温度が高い場合は直線状バンチングが発生し、加熱温度が低い場合はジグザグ状バンチングが発生する。これは、加熱温度が高いほど、ＳｉＣ基板４０からＳｉ原子が脱離し易いからと考えられる。また、図１０には示していないが、ＳｉＣ基板４０のオフ角に応じて直線状バンチングが発生するかジグザグ状バンチングが発生するかも変化する。
このように、エッチングを行うＳｉＣ基板４０のオフ角及び加熱温度を変更することで、ステップバンチングの発生の有無、及び、発生するステップバンチングを制御することができる。
図１１及び図１２は、オフ角が４°の４Ｈ−ＳｉＣ基板４０の（０００１）Ｓｉ面に対して、１６８０℃近傍、１７５０℃近傍、１９２０℃近傍でエッチングを行った時の結果を示している。図１１のグラフは、所定のエッチング速度と加熱温度でエッチングを行った時のＳｉＣ基板４０の表面形状を示している。図１１では、１９２０℃近傍の結果は太線で示し、１７５０℃近傍の結果は通常の線で示し、１６８０℃近傍の結果は破線で示す。また、図１２のグラフは、図１１で行った実験の結果をエッチング深さとエッチング速度に基づいてプロットしたものである。以下の説明では、潜傷が存在する領域と潜傷が存在しない領域の境界を「基準エッチング深さ」と称する。なお、潜傷が存在する領域は、ＳｉＣ基板４０に対して行われた処理（機械研磨及び化学機械研磨等）に依存する（換言すればＳｉＣ基板４０の製造メーカに依存する）。
図１１では、図９等と同様に、４°ＯＦＦと記された直線の右上が等方性エッチングモードを示す領域となり、この直線の左下が異方性エッチングモードを示す領域となる。図１２では、加熱温度が１６８０℃の基準エッチング速度が上下方向に延びる破線の直線で示されている。加熱温度が１６８０℃の表面形状は、破線の記号で示されている。破線の記号が、破線の直線よりも右側にある場合、等方性エッチングモードでエッチングが行われた結果を示している。また、破線の記号が、破線の直線よりも左側にある場合、異方性エッチングモードでエッチングが行われた結果を示している。他の温度についても同様である。
従って、図１１及び図１２に示すように、等方性エッチングモードでエッチングを行ったＳｉＣ基板４０については、殆どのＳｉＣ基板４０について平坦な表面形状が得られた。図１１及び図１２に鎖線の円で示したようにバンチングが発生したＳｉＣ基板４０もあるが、これらは、図１２で示すように、エッチング深さが基準エッチング深さよりも浅いため、潜傷に起因するステップバンチングであることが推測される。
次に、加熱雰囲気中にアルゴン（不活性ガス）を導入してエッチングを行う場合について図１３から図１５を参照して説明する。
図１３（ａ）には、アルゴンの背圧（圧力）とエッチング速度の関係が所定温度毎に示されている。このグラフからは、アルゴンの背圧を上昇させることにより、エッチング速度が低下することが分かる。これは、アルゴンが増加するほどＳｉＣ基板４０からＳｉ原子が脱離しにくくなるためと考えられる。また、図１３（ｂ）には、アルゴンの背圧とエッチング後の表面粗さの関係が所定温度毎に示されている。一般的には、直線状バンチングには、大きなステップが形成され易いため、表面粗さが大きくなる。
図１４には、図１３で行った実験で得られたＳｉＣ基板４０（４Ｈ−ＳｉＣ、オフ角：４°、Ｓｉ面）の表面をＡＦＭ（原子間力顕微鏡）で観察したＡＦＭ像が示されている。図１４で四角で囲われた４つのＡＦＭ像は、ジグザグ状バンチングが発生している様子を示し、その他のＡＦＭ像は直線状バンチングが発生している様子を示している。
図１５は、図１３で行った実験のうち加熱温度が１７１０℃のＳｉＣ基板４０の表面に形成されるステップバンチングについて、より詳細に示す図である。図１５（ａ）は、図１４と同様のＡＦＭ像をより詳細に示す図であり、図１５（ｂ）は、同じＳｉＣ基板４０の表面をＳＥＭ（走査型電子顕微鏡）で観察したＳＥＭ像である。図１５（ｂ）からは、アルゴンの背圧が１０-5Ｐａと１．３Ｐａの場合はジグザグ状バンチングが発生し、アルゴンの背圧が１３３Ｐａと６４２０Ｐａの場合は直線状バンチングが発生することが明確に表れている。
図１３から図１５により、アルゴンを導入しない又はアルゴンの導入量が少ない場合は主としてジグザグ状バンチングが発生し（即ちＳｉの脱離速度が速くなり）、アルゴンの導入量を増やすに従って、直線状バンチングが発生し易くなる（即ちＣの脱離速度が速くなる）ことが分かる。なお、図１３の実験ではタンタルシリサイド層の組成によりエッチング速度が抑えられているため常に異方性エッチングモードであるが、アルゴンの導入量に応じてエッチング速度が変化することを利用すると、アルゴンの導入量に応じて等方性エッチングモードでエッチングを行うか異方性エッチングモードでエッチングを行うかを切り替えることができる。
以上に示すように、ステップバンチングが発生するか否か、及び発生する場合にジグザグ状バンチングが発生するか直線状バンチングが発生するかは、エッチング速度、エッチング深さ、加熱温度、ＳｉＣ基板４０のオフ角、及び不活性ガスの圧力等に基づいて決定される。従って、これらのパラメータを変化させることで、所望の表面形状を有するＳｉＣ基板４０を製造することができる。
また、ステップバンチングが発生しないＳｉＣ基板４０は、電界の局所集中等が発生しないため、半導体素子としての性能が高い。しかし、ステップバンチングが発生している方が、ＭＳＥ法（準安定溶媒エピタキシー法）等を行う際に結晶欠陥（転位）が解消されるという効果をより強力に発揮できることが知られている。また、ジグザグ状バンチングと直線状バンチングでは形状が異なるため、その特性も異なる。更に、エッチング深さを基準エッチング深さより深くすることで、表面荒れが小さいＳｉＣ基板４０を生成できる。以上より、エッチングを行う際の条件を変化させることで、所望の表面形状を有するＳｉＣ基板４０を製造することができる。
以上に説明したように、本実施形態では、Ｓｉ蒸気圧下でＳｉＣ基板４０を加熱することで当該ＳｉＣ基板４０の表面をエッチングする表面処理方法において、少なくともエッチング速度に基づいて定まるエッチングモードと、エッチング深さと、を制御してＳｉＣ基板４０のエッチングを行うことで、エッチング処理後のＳｉＣ基板４０の表面形状を制御する。
これにより、エッチング速度を変化させることで、例えば、ステップバンチングの発生の有無、又は発生するステップバンチングの種類を選択することができる。更に、エッチング深さを制御してエッチングを行うことで、例えば潜傷の影響を抑え、滑らかなテラスを有するＳｉＣ基板４０を得ることができる。
また、本実施形態の表面処理方法では、エッチング速度が基準エッチング速度より小さい場合の異方性エッチングモードと、エッチング速度が基準エッチング速度より大きい場合の等方性エッチングモードと、が存在する。異方性エッチングモードでエッチングを行った場合はステップバンチングが残存し、等方性エッチングモードでエッチングを行った場合はステップバンチングが分解される。
これにより、ステップバンチングが発生しないようにエッチングを行ったり、ステップバンチングが発生するようにエッチングを行ったりすることができる。
また、本実施形態の表面処理方法では、基準エッチング速度は、エッチングを行う際の温度、ＳｉＣ基板４０のオフ角、不活性ガスの圧力に基づいて決定される。
これにより、上記の条件を制御して基準エッチング速度を決定することで、ステップバンチングの発生の有無及び発生するステップバンチングの種類をより正確に制御することができる。
また、本実施形態の表面処理方法では、異方性エッチングモードでエッチングを行う場合において、エッチング速度、エッチングを行う際の温度、ＳｉＣ基板４０のオフ角及び、不活性ガスの圧力のうち少なくとも何れかを制御してエッチングを行うことで、エッチング処理後のテラスの端部が直線状かジグザグ状かを制御する。
これにより、特性の異なる２種類のステップバンチングのうち何れかのステップバンチングを選択して発生させることができる。
また、本実施形態の表面処理方法では、エッチング速度は、エッチングを行う際の温度、不活性ガスの圧力、及びＳｉＣ基板４０を収容する坩堝３０の内側に設けられたタンタルシリサイドの組成のうち少なくとも何れかに基づいて、調整される。
これにより、様々な方法でエッチング速度を変化させることができるので、例えばエッチングを行う際の温度を変化させたくない場合であっても、エッチング速度を調整することができる。
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。
上記では、機械研磨及び化学機械研磨等が行われたＳｉＣ基板４０に対してエッチングを行う構成であるが、イオン注入及びイオン活性化の際に荒れた表面をエッチングする際に同じ制御を行っても良い。また、エッチング速度を上げることで、機械研磨及び化学機械研磨等の代わりにＳｉ蒸気圧エッチングを用いることもできる。
上記では、エッチングモードとエッチング深さの両方を制御してＳｉＣ基板４０の表面形状を制御したが、エッチング深さを制御せずにエッチングモードのみに基づいてＳｉＣ基板４０の表面形状を制御することもできる。
上記で説明した温度条件及び圧力条件等は一例であり、適宜変更することができる。また、上述した高温真空炉１０以外の加熱装置を用いたり、坩堝３０と異なる形状又は素材の容器を用いても良い。
１０ 高温真空炉
３０ 坩堝
４０ ＳｉＣ基板

Claims (12)

  1. Ｓｉ蒸気圧下でＳｉＣ基板を加熱することで当該ＳｉＣ基板の表面をエッチングする表面処理方法において、
    少なくともエッチング速度に基づいて定まるエッチングモードと、エッチング深さと、を制御して前記ＳｉＣ基板のエッチングを行うことで、エッチング処理後の前記ＳｉＣ基板の表面形状を制御し、
    前記エッチングモードには、エッチング速度が基準エッチング速度より小さい場合の異方性エッチングモードと、エッチング速度が前記基準エッチング速度より大きい場合の等方性エッチングモードと、が存在し、
    前記異方性エッチングモードでエッチングを行った場合はステップバンチングを残存させることが可能であり、前記等方性エッチングモードでエッチングを行った場合はステップバンチングを分解することが可能であることを特徴とするＳｉＣ基板の表面処理方法。
  2. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記基準エッチング速度は、エッチングを行う際の温度に基づいて決定されることを特徴とするＳｉＣ基板の表面処理方法。
  3. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記基準エッチング速度は、前記ＳｉＣ基板のオフ角に基づいて決定されることを特徴とするＳｉＣ基板の表面処理方法。
  4. 請求項３に記載のＳｉＣ基板の表面処理方法であって、
    前記ＳｉＣ基板はオフ角を有しており、オフ角が０．７１°以上４°以下であることを特徴とするＳｉＣ基板の表面処理方法。
  5. 請求項３に記載のＳｉＣ基板の表面処理方法であって、
    前記オフ角は、［１１−２０］方向に対してなすオフ角であることを特徴とするＳｉＣ基板の表面処理方法。
  6. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記エッチングモードは、前記ＳｉＣ基板を加熱する雰囲気における不活性ガスの圧力により決定されるエッチング速度に基づいて定まることを特徴とするＳｉＣ基板の表面処理方法。
  7. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記異方性エッチングモードでエッチングを行う場合において、エッチング速度、エッチングを行う際の温度、及び不活性ガスの圧力のうち少なくとも何れかを制御してエッチングを行うことで、エッチング処理後のテラスの端部が直線状かジグザグ状かを制御することを特徴とするＳｉＣ基板の表面処理方法。
  8. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記ＳｉＣ基板の表面は、４Ｈ−ＳｉＣ（０００１）Ｓｉ面であることを特徴とするＳｉＣ基板の表面処理方法。
  9. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記エッチング速度は、エッチングを行う際の温度、不活性ガスの圧力、及び前記ＳｉＣ基板を収容する収容容器の内側に設けられたタンタルシリサイドの組成のうち少なくとも何れかに基づいて、調整されることを特徴とするＳｉＣ基板の表面処理方法。
  10. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記エッチング深さは、エッチング前に前記ＳｉＣ基板に対して行われた加工処理に基づいて決定されることを特徴とするＳｉＣ基板の表面処理方法。
  11. 請求項１０に記載のＳｉＣ基板の表面処理方法であって、
    前記加工処理は、機械研磨又は化学機械研磨であることを特徴とするＳｉＣ基板の表面処理方法。
  12. 請求項１に記載のＳｉＣ基板の表面処理方法であって、
    前記エッチングモードとして前記等方性エッチングモードと前記異方性エッチングモードの何れを行うかに加え、前記エッチング深さが基準エッチング深さよりも深いか否かに基づいて、エッチング処理後の前記ＳｉＣ基板の表面形状を制御することを特徴とするＳｉＣ基板の表面処理方法。
JP2016560060A 2014-11-18 2015-11-17 ＳｉＣ基板の表面処理方法 Active JP6751875B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014233632 2014-11-18
JP2014233632 2014-11-18
PCT/JP2015/005743 WO2016079984A1 (ja) 2014-11-18 2015-11-17 ＳｉＣ基板の表面処理方法

Publications (2)

Publication Number Publication Date
JPWO2016079984A1 JPWO2016079984A1 (ja) 2017-08-24
JP6751875B2 true JP6751875B2 (ja) 2020-09-09

Family

ID=56013557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560060A Active JP6751875B2 (ja) 2014-11-18 2015-11-17 ＳｉＣ基板の表面処理方法

Country Status (7)

Country Link
US (1) US10665465B2 (ja)
EP (1) EP3222759A4 (ja)
JP (1) JP6751875B2 (ja)
KR (1) KR20170086068A (ja)
CN (1) CN107002288B (ja)
TW (1) TWI708873B (ja)
WO (1) WO2016079984A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388536B2 (en) * 2014-11-18 2019-08-20 Toyo Tanso Co., Ltd. Etching method for SiC substrate and holding container
JP2018199591A (ja) * 2017-05-25 2018-12-20 東洋炭素株式会社 ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
WO2020059810A1 (ja) * 2018-09-21 2020-03-26 東洋炭素株式会社 デバイス作製用ウエハの製造方法
JP7464807B2 (ja) * 2019-03-05 2024-04-10 学校法人関西学院 ＳｉＣ基板の製造方法及びその製造装置及びＳｉＣ基板のマクロステップバンチングを低減する方法
JP2022020995A (ja) 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
CN111739796B (zh) * 2020-08-25 2020-11-24 中电化合物半导体有限公司 碳化硅籽晶生长表面的图形化处理方法和装置及形成的碳化硅籽晶
WO2023162472A1 (ja) * 2022-02-24 2023-08-31 学校法人関西学院 積層欠陥の形成を抑制する方法及びその方法により作製された構造、加工変質層の評価方法
JP7364301B1 (ja) * 2023-02-13 2023-10-18 株式会社フィルネックス 半導体基板の製造方法、半導体基板、及び半導体基板の製造装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP5152887B2 (ja) * 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5213095B2 (ja) 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP5464544B2 (ja) * 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
SE537101C2 (sv) * 2010-03-30 2015-01-07 Fairchild Semiconductor Halvledarkomponent och förfarande för utformning av en struktur i ett målsubstrat för tillverkning av en halvledarkomponent
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
CN102534808B (zh) 2010-12-14 2014-11-05 北京天科合达蓝光半导体有限公司 高质量碳化硅表面的获得方法
JP5799458B2 (ja) * 2011-03-29 2015-10-28 学校法人関西学院 半導体素子の製造方法
US8680511B2 (en) 2012-02-09 2014-03-25 International Business Machines Corporation Bilayer gate dielectric with low equivalent oxide thickness for graphene devices
JP5910393B2 (ja) * 2012-07-26 2016-04-27 住友電気工業株式会社 炭化珪素基板の製造方法
TWI600081B (zh) 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP6057292B2 (ja) 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法

Also Published As

Publication number Publication date
WO2016079984A1 (ja) 2016-05-26
CN107002288A (zh) 2017-08-01
JPWO2016079984A1 (ja) 2017-08-24
US20170345672A1 (en) 2017-11-30
US10665465B2 (en) 2020-05-26
KR20170086068A (ko) 2017-07-25
TWI708873B (zh) 2020-11-01
TW201629281A (zh) 2016-08-16
EP3222759A1 (en) 2017-09-27
CN107002288B (zh) 2020-10-16
EP3222759A4 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6751875B2 (ja) ＳｉＣ基板の表面処理方法
JP6268277B2 (ja) ＳｉＣ基板の表面処理方法、ＳｉＣ基板の製造方法、及び半導体の製造方法
CN107004592B (zh) 碳化硅基板的蚀刻方法及收容容器
CN104797747B (zh) 单晶碳化硅基板的表面处理方法和单晶碳化硅基板
JP2017105697A (ja) 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
KR102067313B1 (ko) 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치
JP2024038313A (ja) ＳｉＣウエハの製造方法
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
JP2015198143A (ja) ＳｉＣ基板の潜傷深さ推定方法
CN114207195A (zh) SiC衬底的制造方法及其制造装置和减少SiC衬底的宏观台阶聚束的方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
US12020928B2 (en) SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6751875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250