JP6737947B2 - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP6737947B2 JP6737947B2 JP2019230701A JP2019230701A JP6737947B2 JP 6737947 B2 JP6737947 B2 JP 6737947B2 JP 2019230701 A JP2019230701 A JP 2019230701A JP 2019230701 A JP2019230701 A JP 2019230701A JP 6737947 B2 JP6737947 B2 JP 6737947B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- tft
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 99
- 239000003990 capacitor Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 38
- 238000003860 storage Methods 0.000 claims description 32
- 239000011159 matrix material Substances 0.000 claims description 12
- 229920003023 plastic Polymers 0.000 claims description 8
- 239000004033 plastic Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 description 348
- 239000010410 layer Substances 0.000 description 205
- 238000005401 electroluminescence Methods 0.000 description 123
- 238000000034 method Methods 0.000 description 113
- 239000011229 interlayer Substances 0.000 description 67
- 239000012535 impurity Substances 0.000 description 62
- 239000000463 material Substances 0.000 description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 230000008569 process Effects 0.000 description 28
- 238000005070 sampling Methods 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 22
- 238000002347 injection Methods 0.000 description 22
- 239000007924 injection Substances 0.000 description 22
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 18
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000011282 treatment Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 230000005525 hole transport Effects 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 239000000126 substance Substances 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000000137 annealing Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 239000003566 sealing material Substances 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 238000005984 hydrogenation reaction Methods 0.000 description 9
- 229910003437 indium oxide Inorganic materials 0.000 description 9
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 239000012298 atmosphere Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 6
- 229910001887 tin oxide Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000007850 fluorescent dye Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 239000002923 metal particle Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 2
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 2
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 239000010406 cathode material Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 229920000547 conjugated polymer Polymers 0.000 description 2
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000005001 laminate film Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 2
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 101100256746 Mus musculus Setdb1 gene Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 101100214497 Solanum lycopersicum TFT5 gene Proteins 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229920006158 high molecular weight polymer Polymers 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
プラスチック等の絶縁体上に作製される薄膜トランジスタ(以後、TFTと表記する)を有
する半導体装置を含むアクティブマトリクス型発光装置の構成に関する。また、このよう
な発光装置を用いた電子機器に関する。
発光素子を用いた表示装置の開発が活発化している。発光素子は、自らが発光するために
視認性が高く、液晶表示装置(LCD)等において必要なバックライトを必要としないため
に薄型化に適しているとともに、視野角にほとんど制限が無い。
を有する素子を指す。この発光層においては、一重項励起状態から基底状態に戻る際の発
光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(燐光)とがあるが、本発明にお
いて、発光装置とは、上述したいずれの発光形態であっても良い。
構造をとっている。代表的には、「陽極/正孔輸送層/発光層/電子輸送層/陰極」とい
う積層構造が挙げられる。また、これ以外にも、陽極と陰極との間に、「正孔注入層/正
孔輸送層/発光層/電子輸送層」または「正孔注入層/正孔輸送層/発光層/電子輸送層
/電子注入層」の順に積層する構造がある。
本発明の発光装置に用いるEL素子の構造としては、上述の構造のいずれを採用していて
も良い。また、発光層に対して蛍光性色素等をドーピングしても良い。
称してEL層と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発光層、電子輸送層、電
子注入層は、全てEL素子に含まれ、陽極、EL層、および陰極で構成される発光素子を
EL素子と呼ぶ。
て、EL表示装置を例とする。図20に示した画素は、ソース信号線2001、ゲート信
号線2002、スイッチング用TFT2003、駆動用TFT2004、容量手段200
5、EL素子2006、電流供給線2007、電源線2008を有している。
子を有するが、ソース、ドレインに関しては、TFTの構造上、明確に区別が出来ない。
よって、素子間の接続について説明する際は、ソース、ドレインのうち一方を第1の電極
、他方を第2の電極と表記する。TFTのON、OFFについて、各端子の電位等(ある
TFTのゲート・ソース間電圧等)について説明が必要な際には、ソース、ドレイン等と
表記する。
がそのしきい値電圧を超え、ソース、ドレイン間が導通している状態をいい、TFTがO
FFしているとは、TFTのゲート・ソース間電圧がそのしきい値電圧を下回り、ソース
、ドレイン間が導通していない(非導通となっている)状態をいう。ただし、TFTにお
いてはオフリーク電流が存在するが、その大きさはオン電流に比べて小さいので、ここで
はオフリーク電流のみが流れる状態もまたOFFしている状態に含むものとする。
1の電極はソース信号線2001に接続され、第2の電極は駆動用TFT2004のゲー
ト電極に接続されている。駆動用TFT2004の第1の電極は、電流供給線2007に
接続され、第2の電極はEL素子2006の第1の電極に接続されている。EL素子20
06の第2の電極は、電源線2008に接続されている。電流供給線2007と、電源線
2008とは、互いに電位差を有している。また、駆動用TFT2004のゲート・ソー
ス間電圧を保持するために、駆動用TFT2004のゲート電極と第1の電極との間に容
量手段2005を設けても良い。
と、ソース信号線2001に出力されてきている映像信号は、駆動用TFT2004のゲ
ート電極へと入力される。入力された映像信号の電位に従って、駆動用TFT2004の
ゲート・ソース間電圧が決定し、駆動用TFT2004のソース・ドレイン間を流れる電
流(以下、ドレイン電流と表記)が決定する。
この電流はEL素子2006に供給されて発光する。
質シリコン(アモルファスシリコン 以下A−Si)で形成されたTFTよりも電界効果移
動度が高く、ON電流が大きいため、発光装置に用いるトランジスタとしてより適してい
る。
気的特性にばらつきが生じやすいといった問題点を有している。
つくと、同じ映像信号を入力した場合にも、それに応じてTFTのドレイン電流の大きさ
が異なってくるため、EL素子2006の輝度がばらつく。よってアナログ階調の場合、
問題となっていた。
来るものが提案されている。そのうちの1例としては、図22に示すような構成が挙げら
れる(特許文献1参照)。
2204、TFT2205〜2208、容量手段2209(C2)、2210(C1)、電流供
給線2212、EL素子2211を有する。
は、ソース信号線2201に接続され、第2の電極は、容量手段2209の第1の電極に
接続されている。容量手段2209の第2の電極は、容量手段2210の第1の電極に接
続され、容量手段2210の第2の電極は、電流供給線2212に接続されている。TF
T2206のゲート電極は、容量手段2209の第2の電極および容量手段2210の第
1の電極に接続され、第1の電極は、電流供給線2212に接続され、第2の電極は、T
FT2207の第1の電極およびTFT2208の第1の電極に接続されている。TFT
2207のゲート電極は、第2のゲート信号線2203に接続され、第2の電極は、容量
手段2209の第2の電極および容量手段2210の第1の電極に接続されている。TF
T2208のゲート電極は、第3のゲート信号線2204に接続され、第2の電極は、E
L素子2211の第1の電極に接続されている。EL素子2211の第2の電極には、電
源線2213に接続され、電流供給線2212とは互いに電位差を有する。
ソース信号線2201、第1〜第3のゲート信号線2202〜2204に入力される映像
信号およびパルスのタイミングを示しており、図23に示す各動作にあわせて、I〜VIII
の区間に分割している。また、図22に示した画素の一例では、4つのTFTを用いて構
成され、その極性は全てPチャネル型である。よって、ゲート電極にLレベルが入力され
てONし、Hレベルが入力されてOFFするものとする。また、ソース信号線2201に
入力される映像信号は、ここでは入力される期間のみを示すためパルスで示しているが、
アナログ階調方式の場合は、所定のアナログ電位をとる。
間I)。続いて第2、第3のゲート信号線2203、2204がLレベルとなり、TFT2
207、2208がONする。ここで、図23(A)に示すように、容量手段2209、2
210に電荷が貯まり、容量手段2210が保持する電圧が、TFT2206のしきい値
電圧(Vth)を上回ったところで、TFT2206がONする(区間II)。
る。すると、容量手段2209、2210に貯まっていた電荷が再び移動し、容量手段2
210に保持される電圧は、やがてVthに等しくなる。このとき、図23(B)にも示すよ
うに、電流供給線2212、ソース信号線2201の電位はいずれもVDDであるので、容
量手段2209においても、保持されている電圧はVthに等しくなる。よって、やがてT
FT2206はOFFする。
たところで、第2のゲート信号線2203がHレベルとなり、TFT2207がOFFす
る(区間IV)。この動作により、図23(C)に示すように、容量手段2209においてVt
hが保持される。
関係が成立する。同時に、容量手段2209(C2)に保持されている電荷Q2においては、
式(2)のような関係が成立する。
2201に映像信号が出力されて、その電位はVDDから映像信号の電位VData(ここでは
、TFT2206がPチャネル型であるので、VDD>VDataとする。)となる。このとき
の、TFT2206のゲート電極の電位をVPとし、このノードにおける電荷をQとする
と、容量手段2209、2210とを含めた電荷保存則により、式(3)、(4)のような関
係が成立する。
る映像信号には、その画素におけるTFT2206のしきい値電圧が上乗せされて容量手
段2209、2210によって保持される。
T2205がOFFする(区間VI)。その後、ソース信号線は所定の電位に戻る(区間VII
)。以上の動作によって、映像信号の画素への書き込み動作が完了する(図23(E))。
L素子2211に図23(F)に示すように電流が流れることによってEL素子2211が
発光する。このときEL素子2211に流れる電流の値は、TFT2206のゲート・ソ
ース間電圧に従ったものであり、TFT2206を流れるドレイン電流IDSは、式(7)で
表される。
ないことがわかる。よって、TFT2206のしきい値電圧がばらついた場合にも、画素
ごとにその値を補正して映像信号に上乗せすることにより、映像信号の電位VDataに従っ
た電流がEL素子2211に流れることがわかる。
、TFT2206のドレイン電流IDSがばらついてしまうことになる。そこで、本発明に
おいては、容量値のばらつきの影響を受けることのない構成によって、TFTのしきい値
電圧のばらつきを補正することの出来る半導体装置を画素に用いた発光装置を提供するこ
とを目的とする。
える。スイッチ素子2901、2903、2911、2913は、それぞれSignal1、Si
gnal2によって制御される素子であり、TFT等によってON、OFFが出来るもので良
い。ここで、単一方向にのみ電流が流れる素子を、整流性素子と定義する。整流性素子と
しては、ダイオードや、ゲート・ドレイン間を接続(このような接続をダイオード接続と
表記する)したTFTが挙げられる。
02、2912、スイッチ素子2903、2913を接続した回路を考える。
れているとする。図29(A)の場合、入力される信号をVX、一定電位をVSS(≦VX−
|VthP|:VthPはTFTのしきい値電圧)とし、図29(B)の場合、入力される信号
をVX、一定電位をVDD(≧VX+|VthN|:VthNはTFTのしきい値電圧)とする。
通する。すると、図29(A)において、整流性素子(ここでは整流性素子にダイオード
接続TFTを用いたものとする。)であるTFT2902のドレイン電極およびゲート電
極の電位が低下する。図29(B)においては、TFT2912の第2の電極およびゲー
ト電極の電位が上昇する。整流性素子2902、2912のいずれも、両電極間の電圧が
しきい値電圧の絶対値を上回るため、TFT2902、2912はともにONする。ただ
しこのとき、スイッチ素子2901、2911は共にOFFしており、電流は流れない。
、2911、2913が導通する。この期間で、TFT2902、2912のゲート・ソ
ース間電圧はそれぞれ、VSS−VX、VDD−VXとなり、それぞれのTFTのしきい値電圧
の絶対値を上回り、VX→VSSへ、VDD→VXへ電流が流れる。
1が導通し、かつスイッチ素子2903、2913が非導通となる。このとき、TFT2
902、2912のソース電位はVXである。今、TFT2902、2912のゲート・
ソース間電圧はそのしきい値電圧の絶対値を上回っており、TFT2902、2912は
ON状態であるため、電流が流れつづける。
これにより、TFT2902のドレイン電位は上昇し、TFT2912のドレイン電位は
下降する。やがて、TFT2902、2912のゲート・ソース間電圧は、そのしきい値
電圧に等しくなり、TFT2902、2912はともにOFFする。このとき、TFT2
902、2912のドレイン電位はそれぞれ、VX−|VthP|、VX+|VthN|となる。つ
まり、TFT2902、2912によって、入力される信号の電位VXに、それぞれのし
きい値電圧を上乗せする動作が行われる。TFT2902、2912のゲート電極の電位
をそれぞれ、VG2902、VG2912とすると、上記の動作において、VG2902、VG2912はそれ
ぞれ、図29(D)に示すような電位をとる。
)において2902、2912で示したような、ゲート・ドレイン間を接続したTFTを
経て、EL素子に電流を供給するためのTFTのゲート電極に所望の電位が印加される。
ここで、ゲート・ドレイン間を接続したTFTにおいて、そのソース・ドレイン間には、
TFTのしきい値電圧に等しい電位差が生ずる。よって、駆動用TFTのゲート電極には
、映像信号にしきい値電圧分だけオフセットをかけた電位を印加するようにする。
2922、2932を用いても良い。
オード2923、2933を用い、図29(C)における区間iiiの動作で、VDDもしく
はVSSの電位を変化させることによってVG2902、VG2912に同様の振る舞いをさせること
も出来る。
ード接続TFTを用いても良い。
902、2912の第1の電極に、信号VXが入力されても良い。
度ばらつきを低減することを課題とし、それに対する解決方法として述べているが、本発
明の動作原理は、発光装置におけるTFTのしきい値電圧のばらつきを補正するためだけ
にとどまらず、他の電子回路にももちろん応用が可能である。
として挙げているが、単結晶トランジスタ又は有機物を利用したトランジスタでもよい。
例えば、単結晶トランジスタとしては、SOI技術を用いて形成されたトランジスタとす
ることができる。また、薄膜トランジスタとしては、活性層として多結晶半導体を用いた
ものでも、非晶質半導体を用いたものでもよい。例えば、ポリシリコンを用いたTFTや
、アモルファスシリコンを用いたTFTとすることができる。その他、バイポーラトラン
ジスタや、カーボンナノチューブ等により形成されたトランジスタを用いても良い。
第1の電極には、第1の信号V1が入力され、第2の電極は、前記スイッチ素子の第1の
電極と電気的に接続され、 前記スイッチ素子の第2の電極には、ある電位Vが与えられ
る半導体装置であって、 前記整流性素子の第2の電極より、前記信号V1から前記整流
性素子のしきい値電圧Vthだけオフセットした信号V2を得ることを特徴としている。
前記第1のスイッチ素子の第1の電極には、第1の信号V1が入力され、第2の電極は、
前記整流性素子の第1の電極と電気的に接続され、 前記整流性素子の第2の電極は、前
記第2のスイッチ素子の第1の電極と電気的に接続され、 前記第2のスイッチ素子の第
2の電極には、ある電位Vが与えられる半導体装置であって、 前記整流性素子の第2の
電極より、前記信号V1から前記整流性素子のしきい値電圧Vthだけオフセットした信
号V2を得ることを特徴としている。
素子の第1の電極には、第1の信号V1が入力され、第2の電極は、前記第2の整流性素
子の第1の電極と電気的に接続され、 前記第2の整流性素子の第2の電極には、ある電
位Vが与えられる半導体装置であって、 前記第1の整流性素子の第2の電極より、前記
信号V1から前記第1の整流性素子のしきい値電圧Vthだけオフセットした信号V2を得
ることを特徴としている。
ジスタを用いてなり、 前記トランジスタの極性がNチャネル型であり、しきい値電圧が
Vthであるとき、 V1+Vth<V、かつV2=V1+Vthを満たし、 前記トラン
ジスタの極性がNチャネル型であり、しきい値電圧がVthであるとき、 V1>V+|V
th|、かつV2=V1−|Vth|を満たすことを特徴としている。
オードのしきい値電圧がVthであるとき、 V1>V+Vth、かつV2=V1−|Vth
|もしくは、 V1<V−|Vth|、かつV2=V1+Vthを満たすことを特徴としている
。
画素は、 ソース信号線と、第1および第2のゲート信号線と、電流供給線と、第1乃至
第4のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は、
前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気的
に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電気的に接続され、
前記第2のトランジスタのゲート電極は、前記第2のトランジスタの第2の電極と、前
記第3のトランジスタの第1の電極と、前記第4のトランジスタのゲート電極と電気的に
接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気的
に接続され、 前記第4のトランジスタの第1の電極は、前記電流供給線と電気的に接続
され、第2の電極は、前記発光素子の第1の電極と電気的に接続されていることを特徴と
している。
画素は、 ソース信号線と、ゲート信号線と、電流供給線と、第1乃至第4のトランジス
タと、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記ゲート信号線
と電気的に接続され、第1の電極は、前記ソース信号線と電気的に接続され、第2の電極
は、前記第2のトランジスタの第1の電極と電気的に接続され、 前記第2のトランジス
タのゲート電極は、前記第2のトランジスタの第2の電極と、前記第3のトランジスタの
第1の電極と、前記第4のトランジスタのゲート電極と電気的に接続され、 前記第3の
トランジスタのゲート電極は、前記画素より少なくとも1行前に走査される行の画素の有
するゲート信号線と電気的に接続され、 前記第4のトランジスタの第1の電極は、前記
電流供給線と電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接
続されていることを特徴としている。
画素は、 ソース信号線と、第1および第2のゲート信号線と、電流供給線と、第1乃至
第4のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は、
前記第1のゲート信号線と電気的に接続され、第1の電極は、前記第2のトランジスタの
ゲート電極および第1の電極と電気的に接続され、第2の電極は、前記第3のトランジス
タの第1の電極と、前記第4のトランジスタのゲート電極と電気的に接続され、 前記第
2のトランジスタの第2の電極は、前記ソース信号線と電気的に接続され、 前記第3の
トランジスタのゲート電極は、前記第2のゲート信号線と電気的に接続され、 前記第4
のトランジスタの第1の電極は、前記電流供給線と電気的に接続され、第2の電極は、前
記発光素子の第1の電極と電気的に接続されていることを特徴としている。
前記画素は、 ソース信号線と、第1および第2のゲート信号線と、電流供給線と、第1
乃至第4のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記第2のトランジス
タのゲート電極と、前記第2のトランジスタの第1の電極と、前記第3のトランジスタの
第1の電極と電気的に接続され、第2の電極は、前記第4のトランジスタのゲート電極と
電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲート信号線
と電気的に接続され、 前記第4のトランジスタの第1の電極は、前記電流供給線と電気
的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続されていること
を特徴としている。
前記画素は、 ソース信号線と、ゲート信号線と、電流供給線と、第1乃至第4のトラン
ジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記第2のトランジスタのゲート電極と
、前記第2のトランジスタの第1の電極と、前記第3のトランジスタの第1の電極と電気
的に接続され、第2の電極は、前記第4のトランジスタのゲート電極と電気的に接続され
、 前記第3のトランジスタのゲート電極は、前記画素より少なくとも1行前に走査され
る行の画素の有するゲート信号線と電気的に接続され、 前記第4のトランジスタの第1
の電極は、前記電流供給線と電気的に接続され、第2の電極は、前記発光素子の第1の電
極と電気的に接続されていることを特徴としている。
と電気的に接続されていることを特徴としている。
行において走査されるいずれかの画素が有するゲート信号線のうちいずれか1本と電気的
に接続されていることを特徴としている。
前記画素は、 ソース信号線と、第1および第2のゲート信号線と、電流供給線と、第1
乃至第4のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電
気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極および、前記第3
のトランジスタの第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電
極は、前記第2のトランジスタの第2の電極と、前記第3のトランジスタの第2の電極と
、前記第4のトランジスタのゲート電極と電気的に接続され、 前記第4のトランジスタ
の第1の電極は、前記電流供給線と電気的に接続され、第2の電極は、前記発光素子の第
1の電極と電気的に接続されていることを特徴としている。
前記画素は、 ソース信号線と、第1および第2のゲート信号線と、電流供給線と、第1
乃至第3のトランジスタと、容量手段と、発光素子とを有し、 前記第1のトランジスタ
のゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソー
ス信号線と電気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電
気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタの
第2の電極および、前記第3のトランジスタのゲート電極と電気的に接続され、 前記第
3のトランジスタの第1の電極は、前記電流供給線と電気的に接続され、第2の電極は、
前記発光素子の第1の電極と電気的に接続され、 前記容量手段の第1の電極は、前記第
3のトランジスタのゲート電極と電気的に接続され、第2の電極は、前記第2のゲート信
号線と電気的に接続されていることを特徴としている。
前記画素は、 ソース信号線と、第1および第2のゲート信号線と、電流供給線と、第1
乃至第3のトランジスタと、ダイオードと、発光素子とを有し、 前記第1のトランジス
タのゲート電極は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と
電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタ
の第2の電極および、前記第3のトランジスタのゲート電極と電気的に接続され、 前記
第3のトランジスタの第1の電極は、前記電流供給線と電気的に接続され、第2の電極は
、前記発光素子の第1の電極と電気的に接続され、 前記ダイオードの第1の電極は、前
記第3のトランジスタのゲート電極と電気的に接続され、第2の電極は、前記第2のゲー
ト信号線と電気的に接続され、 前記第2のゲート信号線の電位を変化させたとき、前記
第1の電極から前記第2の電極、もしくは前記第2の電極から前記第1の電極のいずれか
一方向にのみ電流を生ずることを特徴としている。
前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃
至第5のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は
、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気
的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電気的に接続され
、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタの第2の電極と、
前記第3のトランジスタの第1の電極と、前記第4のトランジスタのゲート電極と電気的
に接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気
的に接続され、 前記第4のトランジスタの第1の電極は、前記電流供給線と電気的に接
続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、 前記第5のト
ランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第1の電極は
、前記電流供給線と電気的に接続され、第2の電極は、前記第4のトランジスタのゲート
電極と電気的に接続され、 前記第5のトランジスタが導通することによって、前記第4
のトランジスタのゲート・ソース間電圧を0とすることを特徴としている。
前記画素は、 ソース信号線と、第1および第2のゲート信号線と、電流供給線と、第1
乃至第5のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電
気的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電気的に接続さ
れ、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタの第2の電極と
、前記第3のトランジスタの第1の電極と、前記第4のトランジスタのゲート電極と電気
的に接続され、 前記第3のトランジスタのゲート電極は、前記画素より少なくとも1行
前に走査される行の画素の有する前記第1のゲート信号線と電気的に接続され、 前記第
4のトランジスタの第1の電極は、前記電流供給線と電気的に接続され、第2の電極は、
前記発光素子の第1の電極と電気的に接続され、 前記第5のトランジスタのゲート電極
は、前記第2のゲート信号線と電気的に接続され、第1の電極は、前記電流供給線と電気
的に接続され、第2の電極は、前記第4のトランジスタのゲート電極と電気的に接続され
、 前記第5のトランジスタが導通することによって、前記第4のトランジスタのゲート
・ソース間電圧を0とすることを特徴としている。
前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃
至第5のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は
、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気
的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電気的に接続され
、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタの第2の電極と、
前記第3のトランジスタの第1の電極と、前記第4のトランジスタのゲート電極と電気的
に接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲート信号線と電気
的に接続され、 前記第4のトランジスタの第1の電極は、前記電流供給線と電気的に接
続され、第2の電極は、前記第5のトランジスタの第1の電極と電気的に接続され、 前
記第5のトランジスタのゲート電極は、前記第3のゲート信号線と電気的に接続され、第
2の電極は、前記発光素子の第2の電極と電気的に接続され、 前記第5のトランジスタ
が非導通となることにより、前記電流供給線から前記発光素子に供給される電流を遮断す
ることを特徴としている。
前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流供給線と、第1乃
至第5のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は
、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気
的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電気的に接続され
、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタの第2の電極と、
前記第3のトランジスタの第1の電極と、前記第4のトランジスタのゲート電極と電気的
に接続され、 前記第3のトランジスタのゲート電極は、前記画素より少なくとも1行前
に走査される行の画素の有する前記第1のゲート信号線と電気的に接続され、 前記第4
のトランジスタの第1の電極は、前記電流供給線と電気的に接続され、第2の電極は、前
記第5のトランジスタの第1の電極と電気的に接続され、 前記第5のトランジスタのゲ
ート電極は、前記第3のゲート信号線と電気的に接続され、第2の電極は、前記発光素子
の第2の電極と電気的に接続され、 前記第5のトランジスタが非導通となることにより
、前記電流供給線から前記発光素子に供給される電流を遮断することを特徴としている。
と電気的に接続されていることを特徴としている。
ずれかの行において走査されるいずれかの画素が有するゲート信号線のうちいずれか1本
と電気的に接続されていることを特徴としている。
前記画素は、 ソース信号と、第1および第2のゲート信号線と、電流供給線と、第1乃
至第5のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は
、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気
的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電気的に接続され
、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタの第2の電極と、
前記第3のトランジスタの第1の電極と、前記第4のトランジスタのゲート電極と電気的
に接続され、 前記第3のトランジスタのゲート電極は、前記画素の1行前に走査される
行の画素の有する前記第1のゲート信号線と電気的に接続され、第2の電極は、前記第2
のゲート信号線と電気的に接続され、 前記第4のトランジスタの第1の電極は、前記電
流供給線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極と電
気的に接続され、 前記第5のトランジスタのゲート電極は、前記第2のゲート信号線と
電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、 前
記第5のトランジスタが非導通となることにより、前記電流供給線から前記発光素子に供
給される電流を遮断することを特徴としている。
前記画素は、 ソース信号と、第1および第2のゲート信号線と、電流供給線と、第1乃
至第5のトランジスタと、発光素子とを有し、 前記第1のトランジスタのゲート電極は
、前記第1のゲート信号線と電気的に接続され、第1の電極は、前記ソース信号線と電気
的に接続され、第2の電極は、前記第2のトランジスタの第1の電極と電気的に接続され
、 前記第2のトランジスタのゲート電極は、前記第2のトランジスタの第2の電極と、
前記第3のトランジスタの第1の電極と、前記第4のトランジスタのゲート電極と電気的
に接続され、 前記第3のトランジスタのゲート電極は、前記画素の1行前に走査される
行の画素の有する前記第1のゲート信号線と電気的に接続され、第2の電極は、前記第1
のゲート信号線と電気的に接続され、 前記第4のトランジスタの第1の電極は、前記電
流供給線と電気的に接続され、第2の電極は、前記第5のトランジスタの第1の電極と電
気的に接続され、 前記第5のトランジスタのゲート電極は、前記第2のゲート信号線と
電気的に接続され、第2の電極は、前記発光素子の第1の電極と電気的に接続され、 前
記第5のトランジスタが非導通となることにより、前記電流供給線から前記発光素子に供
給される電流を遮断することを特徴としている。
の第1の電極は、前記第1のトランジスタの第2の電極と電気的に接続され、第2の電極
には、一定電位が与えられ、前期第1のトランジスタの第2の電極における電位を保持す
ることを特徴としている。
の第1の電極は、前記第4のトランジスタのゲート電極と電気的に接続され、第2の電極
には、一定電位が与えられ、前期第4のトランジスタのゲート電極に印加される電位を保
持することを特徴としている。
第1の電極には、第1の信号V1が入力され、第2の電極は、前記スイッチ素子の第1の
電極と電気的に接続され、 前記スイッチ素子の第2の電極には、ある電位Vが与えられ
る半導体装置の駆動方法であって、 前記スイッチ素子を導通して、前記整流性素子の第
2の電極の電位をVとする第1のステップと、 前記第1のステップから、前記スイッチ
素子を非導通とし、前記整流性素子の両電極間の電圧を、前記整流性素子のしきい値電圧
Vthに収束させる第2のステップと、 前記しきい値電圧Vthを保持し、前記整流性
素子の第2の電極より、前記信号V1から前記しきい値電圧Vthだけオフセットした信
号V2を得る第3のステップとを有することを特徴としている。
前記第1のスイッチ素子の第1の電極には、第1の信号V1が入力され、第2の電極は、
前記整流性素子の第1の電極と電気的に接続され、 前記整流性素子の第2の電極は、前
記第2のスイッチ素子の第1の電極と電気的に接続され、 前記第2のスイッチ素子の第
2の電極には、ある電位Vが与えられる半導体装置の駆動方法であって、 前記第2のス
イッチ素子を導通して、前記整流性素子の第2の電極の電位をVとする第1のステップと
、 前記第1のステップから、さらに前記第1のスイッチ素子を導通して、前記整流性素
子第1の電極の電位をV1とする第2のステップと、 前記第2のステップから、前記第
2のスイッチを非導通とし、前記整流性素子の両電極間の電圧を、前記整流性素子のしき
い値電圧Vthに収束させる第3のステップと、 前記第3のステップから、さらに第1
のスイッチを非導通とし、前記しきい値電圧Vthを保持し、前記整流性素子の第2の電
極より、前記信号V1から前記しきい値電圧Vthだけオフセットした信号V2を得る第4
のステップとを有することを特徴としている。
素子の第1の電極には、第1の信号V1が入力され、第2の電極は、前記第2の整流性素
子の第1の電極と電気的に接続され、 前記第2の整流性素子の第2の電極には、ある電
位Vが与えられる半導体装置の駆動方法であって、 前記第1の整流性素子のしきい値電
圧をVthとし、 V1>(V−|Vth|)のとき、前記第2の整流性素子の第2の電極
の電位をV→V0(V0>V)とし、前記第2の整流性素子を流れる電流を遮断する第1の
ステップと、 前記第1の整流性素子の第2の電極より、前記信号V1から前記しきい値
電圧Vthだけオフセットした信号V2を得る第2のステップとを有することを特徴とし
ている。
ジスタを用いてなり、 前記トランジスタの極性がNチャネル型であり、しきい値電圧が
Vthであるとき、 V1+|Vth|<V、かつV2=V1+Vthを満たし、 前記トラ
ンジスタの極性がPチャネル型であり、しきい値電圧がVthであるとき、 V1>V+
Vth、かつV2=V1−|Vth|を満たすことを特徴としている。
オードのしきい値電圧がVthであるとき、 V1>V+Vth、かつV2=V1−|Vth
|もしくは、 V1<V−|Vth|、かつV2=V1+Vthを満たすことを特徴としている
。
FTのしきい値電圧のばらつきを補正することが出来る。さらに、図22、23に示した
ように、発光装置に応用する場合、従来例では1水平期間内に行う動作が多かったのに対
して、本発明はより簡単な動作原理に基づいており、動作タイミングも簡単なため、回路
の高速動作が可能となり、特にデジタル階調方式と時間階調方式とを組み合わせた方法に
よって表示を行う際に、よりビット数の高い映像信号を用いて高品質な映像の表示が可能
となる。
図1(A)に、本発明の第1の実施形態を示す。ソース信号線101、第1、第2のゲー
ト信号線102、103、TFT104〜107、EL素子109、電流供給線110、
リセット用電源線111、電源線112を有する。さらに、映像信号を保持するための容
量手段108を設けても良い。
ソース信号線101に接続され、第2の電極は、TFT105の第1の電極に接続されて
いる。TFT105のゲート電極と第2の電極とは互いに接続され、TFT106の第1
の電極および、TFT107のゲート電極に接続されている。TFT106のゲート電極
は、第2のゲート信号線103に接続され、第2の電極は、リセット用電源線111に接
続されている。TFT107の第1の電極は、電流供給線110に接続され、第2の電極
は、EL素子109の第1の電極に接続されている。EL素子109の第2の電極は、電
源線112に接続され、電流供給線110とは互いに電位差を有している。容量手段10
8を設ける場合には、TFT107のゲート電極と、電流供給線110等の定電位を得ら
れる部位との間に設ければ良い。また、TFT104の第2の電極と、電流供給線110
等の定電位との間に設けても良いし、保持容量の値を大きくしたい場合等には、両方に設
けても良い。
図1(B)および図2を用いて、動作について説明する。なお、ここではTFT104、1
06はNチャネル型として構成しているので、ゲート信号線の電位がHレベルのときにT
FTがONし、LレベルのときにTFTがOFFするものとしているが、TFT104、
106は単にスイッチング素子として機能するものであり、その極性は問わない。
電位がVReset(<VDD−|Vth|)であるとし、TFT105については、ゲート(G)、ソ
ース(S)、ドレイン(D)を図2(A)のように定義する。まず、第2のゲート信号線103
にパルスが入力されてTFT106がONする。よって、図2(A)に示すように、TFT
105のドレイン電位が低下して、TFT105のゲート・ソース間電圧VGS<0となり
、さらにしきい値電圧Vthの絶対値を上回って、TFT105がONする。同時に、TF
T107のゲート・ソース間電圧もまたしきい値電圧の絶対値を上回るため、ONする。
FT104がONする。ここで、ソース信号線には映像信号が出力されてきており、その
電位がVData(VReset<VData<VDD)となっているため、TFT105のソース電位が
VDataへと上昇する。すると、TFT105を経て、TFT107のゲート電極の電位、
すなわちTFT105のゲート電極の電位も上昇する。その電位がVData−|Vth|となっ
たところで、TFT105のゲート・ソース間電圧がそのしきい値電圧に等しくなるので
、TFT105がOFFし、TFT107のゲート電極の電位、すなわちTFT105の
ゲート電極の電位の上昇が停止する(図2(B))。
は、所望の映像信号の電位に、しきい値電圧を上乗せした電位が印加されており、図2(
C)に示すように、それに見合った電流が電流供給線110よりTFT107を経てEL
素子109に流れ、発光する。ところで、実際には、図2(A)の初期化の段階でTFT1
07のゲート電極には、しきい値電圧の絶対値を上回る電位が印加されてONし、最大輝
度で発光しているが、第1、第2のゲート信号線が選択される期間は、実際の発光期間に
比べて十分に短く、いかなる場合にも同様に発光するため、相対的な輝度のばらつきに影
響することはない。
イン電流IDSは、式(8)にて表される。
の画素を構成するTFT、具体的にはTFT105、107のしきい値電圧が等しければ
、その項は相殺され、IDSはしきい値電圧の項を含まなくなる。つまり、しきい値電圧に
関係なく、IDSを決定することが出来、しきい値電圧のばらつきの影響を排除することが
出来る。
前述のアナログ階調方式とは異なる駆動方式として、TFTのしきい値電圧等がON電
流に影響しにくい領域を用いて、EL素子を輝度100%、0%の2つの状態のみで駆動
するデジタル階調方式が提案されている。この方式では、白、黒の2階調しか表現出来な
いため、時間階調方式等と組み合わせて多階調化を実現している。
素の構成は、図21(A)に示したようなものがある。スイッチング用TFT2104、駆
動用TFT2105に加え、消去用TFT2106を用いることによって、発光時間の長
さを細かく制御することが可能となっている。
フレーム期間を複数のサブフレーム期間に分割する。各サブフレーム期間は、図21(C)
に示すように、アドレス(書き込み)期間と、サステイン(発光)期間と、消去期間とを有す
る。表示ビット数に応じた数のサブフレーム期間を設け、各サブフレーム期間におけるサ
ステイン(発光)期間の長さを、2(n-1):2(n-2):・・・:2:1とし、各サステイン(
発光)期間でEL素子の発光、もしくは非発光の選択をし、EL素子が発光している合計
期間の長さの差を利用して階調表現を行う。発光している期間が長ければ輝度が高く、短
ければ輝度が低くなる。なお、図21においては4ビット階調の例を示しており、1フレ
ーム期間は4つのサブフレーム期間に分割され、サステイン(発光)期間の組み合わせに
よって、24=16階調を表現出来る。
がより短くなるため、サステイン(発光)期間の終了後、直ちに次のアドレス期間を開始し
ようとすると、異なるサブフレーム期間のアドレス(書き込み)期間が重複する期間が生ず
る。その場合、ある画素に入力される映像信号が、同時に異なる画素にも入力されてしま
うため、正常な表示が出来なくなる。消去期間は、このような問題を解決するために設け
られており、図21(B)に示すように、Ts3の後、およびTs4の後で、異なる2つの
アドレス(書き込み)期間が重複しないように設けられる。よって、サステイン(発光)期間
が十分に長く、異なる2つのアドレス(書き込み)期間の重複が生ずる心配の無いSF1、
SF2においては、消去期間は設けられていない。
消去用TFT914を追加し、デジタル階調方式と時間階調方式とを組み合わせた方法を
用いるものである。消去用TFT914のゲート電極は、第3のゲート信号線913に接
続され、第1の電極は、TFT907のゲート電極に接続され、第2の電極は、電流供給
線910に接続されている。また、映像信号を保持するために、容量手段908を設ける
場合には、TFT907のゲート電極と、電流供給線910等の定電位を得られる部位と
の間に設ければ良い。また、TFT904の第2の電極と、電流供給線910等の定電位
との間に設けても良いし、保持容量の値を大きくしたい場合等には、両方に設けても良い
。
お、初期化および映像信号の入力を行っている期間は、消去用TFT914はOFFして
いる。
を用いて説明する。図11(A)は、図21(A)に示したものと同様であり、1フレーム期
間は、図11(B)に示すように、4つのサブフレーム期間を有する。サステイン(発光)
期間が短いサブフレーム期間SF3、SF4においては、それぞれ消去期間Te3、Te
4を有している。ここでは、SF3での動作を例として説明する。
間電圧に応じた電流がEL素子909に流れて発光する。その後、当該サステイン(発光)
期間の終了するタイミングに達すると、第3のゲート信号線913にパルスが入力されて
消去用TFT914がONし、図9(C)に示すように、TFT907のゲート・ソース
間電圧を0とする。よってTFT907がOFFし、EL素子909への電流が遮断され
、強制的にEL素子909は非発光となる。
)期間Ts3の後、第3のゲート信号線913にパルスが入力されてEL素子909が非
発光となってから、次に第2のゲート信号線903にパルスが入力されて、初期化が始ま
るまでの期間が消去期間Te3となる。
わせて用いることも出来る。
実施の形態2において、消去期間においての動作は、TFT907のゲート・ソース間
電圧を0としてOFFさせることによって、EL素子909への電流の供給を遮断してい
る。この他の方法を用いた例を図10(A)に示す。実施の形態2においては、消去用T
FT914はTFT907のゲート電極と、電流供給線910との間に設けられていたの
に対し、本実施形態においては、消去用TFT914は、TFT907とEL素子909
との間に設けられている。
消去用TFT914は、サステイン(発光)期間のみONしている。初期化、映像信号の
入力、および消去期間においてはOFFし、EL素子909への電流を遮断する。
914をONし、TFT907のゲート・ソース間電圧を0とすれは、以後はEL素子9
09が発光しないため、図11に示すように、消去期間の開始するタイミングで、短いパ
ルスを入力すれば良いが、本実施形態においては、消去用TFTは、サステイン期間を通
じてONしている必要があるため、第3のゲート信号線913には、図12に示すように
、サステイン(発光)期間と同じ長さのパルスを入力する。
に示すような、クロックドインバータ2802、インバータ2803等からなるD−フリ
ップフロップ回路2801を複数段用いてなるシフトレジスタを用いて、外部より入力す
るスタートパルスの長さを変更することによって、図28(B)に示すように、出力され
るパルスの長さを変更して生成すれば良い。サステイン(発光)期間に合わせるための微
調整は、パルス幅調整回路等を用いて容易に行うことが出来る。
第3のゲート信号線がHレベルのときにONし、LレベルのときにOFFするが、特にそ
の極性は問わない。
わせて用いることも出来る。
実施の形態1に示した構成において、1画素を駆動するのに用いる信号線および電源線
は、ソース信号線、第1および第2のゲート信号線、電流供給線、リセット用電源線であ
る。実施の形態2、3においては、さらに第3のゲート信号線を用いて消去用TFTの制
御を行う。図20に示した従来の構成や、図21に示した消去用TFTを有する構成と比
較しても、画素部において配線の占める面積が大きく、開口率が低下するのは明らかであ
る。
)に示すように、ソース信号線1601、第1、第2のゲート信号線1603、1604
、TFT1605〜1609、容量手段1610、EL素子1611、電流供給線161
2等を有する。配線数は1画素あたり4本となっている。
FT1605のゲート電極は、i行目の第1のゲート信号線1603に接続され、第1の
電極は、ソース信号線1601に接続され、第2の電極は、TFT1606の第1の電極
に接続されている。TFT1606のゲート電極と第2の電極とは互いに接続され、TF
T1607の第1の電極および、TFT1608のゲート電極に接続されている。TFT
1607のゲート電極は、i−1行目のゲート信号線1602に接続され、第2の電極は
、第2のゲート信号線1604に接続されている。TFT1608の第1の電極は、電流
供給線1612に接続され、第2の電極は、TFT1609の第1の電極に接続されてい
る。TFT1609のゲート電極は、i行目の第2のゲート信号線1604に接続され、
第2の電極は、EL素子1611の第1の電極に接続されている。EL素子1611の第
2の電極は、電源線1613に接続され、電流供給線1612とは互いに電位差を有する
。容量手段1610は、TFT1608のゲート電極を含むノードと、電流供給線161
2との間に接続され、サステイン(発光)期間中に、TFT1608のゲート電極に印加
される電位を保持するものである。
1607、1609はいずれもNチャネル型TFTを用い、ゲート電極にHレベルのパル
スが入力されてONし、Lレベルが入力されてOFFするものとして説明する。ここで、
TFT1609にNチャネル型TFTを用いているのは、TFT1607をONして初期
化を行う際、i行目の第2のゲート信号線がLレベルである必要があり、かつこのときT
FT1609がOFFしている必要があるためである。
レベルにあるときの電位がVReset(<VDD−|Vth|)であるとし、TFT1606につい
ては、ゲート(G)、ソース(S)、ドレイン(D)を図17(A)のように定義する。
において映像信号の入力が行われているとき、i行目の画素においては、TFT1607
がONする。このとき、i行目の第2のゲート信号線1604はLレベルであるので、図
17(A)に示すように、TFT1608のゲート電極の電位が下がる。これによりTF
T1608のゲート電極の電位が初期化される。
1602はLレベルとなり、TFT1607がOFFする。一方、i行目の第1のゲート
信号線1603が選択されてHレベルとなり、TFT1605がONして、i行目におい
て映像信号が入力される。映像信号の電位がVData(ただしVData+Vth<VDD)である
とき、TFT1606のソース・ドレイン間電圧はVthに等しく、TFT1608のゲー
ト電極の電位は、(VData−Vth)
となる。このとき、i+1行目においては、前述と同様に初期化が行われている(図17
(B))。
i行目の第2のゲート信号線1604にHレベルのパルスが入力されて、TFT1609
がONし、図17(C)に示すように、EL素子には、TFT1608のゲート・ソース
間電圧に応じた電流が流れて発光する。
ート信号線選択パルスを利用する点と、選択されていないゲート信号線が一定電位である
ことを利用し、リセット用の電源線として利用している点にある。このような構成とする
ことによって、信号線の本数を最小限に留めて高開口率を得、かつ実施の形態2と同様の
動作を行う構成が実現する。
が、TFT1607がONするタイミングにおいてLレベルとなっている信号線であれば
、他の信号線でも良い。また、TFT1607は、i−1行目の第1のゲート信号線によ
って制御されているが、i行目よりも前の行であれば、他の行でも良い。
実施の形態4においては、TFT1609はNチャネル型としていたが、これは初期化
に用いたTFT1607のソース・ドレインの一端が、i行目の第2のゲート信号線16
04に接続されていたためであったことは前述の通りである。
ところで、画素内では、開口率を高くするため、あるいはTFTの特性にばらつきが生じ
にくくするためには、できるだけ近接配置することが望ましい。そこで、図18(A)に
示すように、TFT1809をPチャネル型とし、TFT1808とより近接して配置で
きる構成とする。
ゲート電極は、i−1行目の第1のゲート信号線に接続され、第1の電極は、TFT18
08のゲート電極に接続されている。これは、前述のように、初期化の際にはTFT18
07がONして、TFT1808のゲート電極の電位を下げなければならない。よって、
TFT1807のソース・ドレインの一端の接続先は、その期間ではLレベルとなってい
る必要がある。TFT1809をPチャネル型としたことによって、i行目の画素で初期
化を行っている期間の、i行目の第2のゲート信号線1804の電位はHレベルであるた
めに用いることが出来ない。よってその接続先を、i行目の第1のゲート信号線1802
とした。
1804のHレベルとLレベルの電位が反転している点を除き、実施の形態4と同様であ
るので、ここでは詳細な説明は省略する。TFT1809は、そのON、OFFによって
EL素子への電流供給経路の導通もしくは非導通の選択を行うためのスイッチング素子と
して用いているため、動作上、その極性は問わない。よって、実施の形態4および本実施
形態に関しては、実際の回路レイアウト等の事情によって、適宜選択すれば良い。
が、TFT1807がONするタイミングにおいてLレベルとなっている信号線であれば
、他の信号線でも良い。また、TFT1807は、i−1行目の第1のゲート信号線によ
って制御されているが、i行目よりも前の行であれば、他の行でも良い。
実施の形態1にて示した構成の接続を一部変更したものを図3(A)に示す。
実施の形態1においては、図1に示したように、ゲート・ドレイン間を接続したTFT1
05は、TFT104の第2の電極と、TFT107のゲート電極との間に設けられてい
たが、本実施形態の構成によると、ゲート・ドレイン間を接続したTFT305は、ソー
ス信号線301と、TFT304の第1の電極との間に設けられている。また、映像信号
を保持するために、容量手段308等を設ける場合には、TFT304の第2の電極と、
電流供給線310等の定電位との間に設ければ良い。
306はNチャネル型として構成しているので、ゲート信号線の電位がHレベルのときに
TFTがONし、LレベルのときにTFTがOFFするものとしているが、TFT304
、306は単にスイッチング素子として機能するものであり、その極性は問わない。
電位がVReset(<VDD−|Vth|)であるとし、TFT305については、ゲート(G)、ソ
ース(S)、ドレイン(D)を図3(B)のように定義する。
T306がONしている間に、第1のゲート信号線302にパルスが入力されてTFT3
04がONする。すると、図3(B)に示すように、TFT305のドレイン電位が低下し
て、TFT305のゲート・ソース間電圧VGS<0となり、さらにしきい値電圧Vthの絶
対値を上回って、TFT305がONする。
ここで、TFT306は、TFT305がONして前述の動作が行われ、TFT305が
ONした瞬間、速やかにOFFするようにする。TFT305、306が両方ともONし
ている状態が長く続くと、やがてTFT305がONし、ソース信号線301−リセット
用電源線311間に電流パスが生ずるため、TFT307のゲート電極の電位が低くなら
ない場合があるためである。同時に、TFT307のゲート・ソース間電圧もまたしきい
値電圧の絶対値を上回るため、ONする。
ており、その電位がVData(VReset<VData<VDD)となっているため、TFT305の
ソース電位がVDataへと上昇する。すると、TFT305、304を経て、TFT307
のゲート電極の電位も上昇する。その電位がVData−|Vth|となったところで、TFT3
05のゲート・ソース間電圧がそのしきい値電圧に等しくなるので、TFT305がOF
Fし、TFT307のゲート電極の電位も停止する(図3(C))。
入力された後、TFT307のゲート電位が(VData−Vth)となって初めて、それに応
じた電流が電流供給線310よりTFT307を経てEL素子309に流れ、発光する。
実施の形態6にて示した構成の接続を一部変更したものを図4(A)に示す。
実施の形態6においては、図3(A)に示したように、TFT304は、TFT305の
第2の電極と、TFT306の第1の電極との間に設けられていたが、本実施形態の構成
によると、TFT404は、TFT406の第1の電極と、TFT407のゲート電極と
の間に設けられている。また、映像信号を保持するために、容量手段408を設ける場合
には、TFT407のゲート電極と、電流供給線410等の定電位を得られる部位との間
に設ければ良い。また、TFT405の第2の電極と、電流供給線410等の定電位との
間に設けても良いし、保持容量の値を大きくしたい場合等には、両方に設けても良い。
406はNチャネル型として構成しているので、ゲート信号線の電位がHレベルのときに
TFTがONし、LレベルのときにTFTがOFFするものとしているが、TFT404
、406は単にスイッチング素子として機能するものであり、その極性は問わない。
電位がVReset(<VDD−|Vth|)であるとし、TFT405については、ゲート(G)、ソ
ース(S)、ドレイン(D)を図4(B)のように定義する。
406がONする。すると、図4(B)に示すように、TFT405のドレイン電位が低
下して、TFT405のゲート・ソース間電圧VGS<0となり、さらにしきい値電圧Vth
の絶対値を上回って、TFT405がONする。これにより、初期化が完了する。なお、
ここではTFT404はOFFしていても構わない。
FT406がOFFし、第1のゲート信号線402がHレベルとなってTFT404がO
Nする。よって、TFT407のゲート・ソース間電圧もまたしきい値電圧の絶対値を上
回ってONする。今、ソース信号線の電位はVDDからVDataとなっており、それに伴って
TFT407のゲート電極に印加される電位は、(VData−Vth)に落ち着く。
入力された後、TFT407のゲート電位が(VData−Vth)となって初めて、所望の電
流がEL素子409に流れる。同時に、第1のゲート信号線がLレベルとなってTFT4
04がOFFする。
実施の形態1〜7においては、映像信号が入力される前の初期化には、あるTFTを用
いて行っている。図5(A)は、TFTの代わりにダイオード507を用いる。ダイオー
ド507の第1の電極は、TFT505のゲート電極および第2の電極に接続され、第2
の電極は、第2のゲート信号線503に接続されている。また、映像信号を保持するため
に、容量手段508を設ける場合には、TFT506のゲート電極と、電流供給線510
等の定電位を得られる部位との間に設ければ良い。また、TFT504の第2の電極と、
電流供給線510等の定電位との間に設けても良いし、保持容量の値を大きくしたい場合
等には、両方に設けても良い。
および発光動作についての説明は省略し、図5(B)を用いて、初期化の際の動作につい
て説明する。
ミングで、第2のゲート信号線503の電位を下げると、ダイオードには順バイアスがか
かり、電位の高い方から低い方、つまり、図5(B)に示すように電流が生じ、TFT5
05、506のゲート電位が低下する。やがてTFT505、506のしきい値電圧Vth
の絶対値を、TFT505、506のゲート・ソース間電圧が上回ると、TFT505が
ONする。その後、映像信号の入力が行われるときには、第2のゲート信号線503は、
再びHレベルに戻しておく。その後、映像信号が入力されるが、ダイオード507には、
常に逆バイアスがかかっている状態であり、電流は生じない。
容量手段557の第1の電極は、TFT555のゲート電極および第2の電極と、TFT
556のゲート電極に接続され、第2の電極は、第2のゲート信号線553に接続されて
いる。この場合も、動作は図5(B)と同様であり、初期状態において、第2のゲート信
号線553をHレベルにしておき、初期化のタイミングで、第2のゲート信号線553の
電位を下げる。このとき、TFT554がOFFしているので、容量手段557の第2の
電極は浮遊状態であり、容量手段557の第1の電極の電位が低下すると、容量結合によ
って、第2の電極の電位、すなわちTFT555、556のゲート電極の電位も低下する
。やがてTFT555、556のしきい値電圧Vthの絶対値を、TFT555、556の
ゲート・ソース間電圧が上回ると、TFT555、556がONする。
53は、今Lレベルとなっているが、映像信号が入力されている間、すなわちTFT55
4がONしている間にHレベルにしておけば良い。
セット用電源線とを必要としたのに対し、初期化に用いるゲート信号線(図5においては
、第2のゲート信号線503、553)のみで動作が可能である。よって画素部に必要な
配線を1本減らすことが出来、高開口率化に寄与する。
実施の形態1にて示した構成の接続を一部変更したものを図6(A)に示す。
実施の形態1においては、図1に示したように、TFT106の第2の電極は、リセット
用電源線111に接続されているのに対し、本実施形態においては、図6(A)に示すよ
うに、i行目の画素においては、i+1行目の第1のゲート信号線に接続されている。各
動作は全て実施の形態1と同様である。i行目の初期化を行うときには、i+1行目はま
だゲート信号線が選択されておらず、Lレベルとなっている。ゲート信号線選択パルスが
入力されていない期間、ゲート信号線が一定電位となることから、図6(B)に示すよう
に、i+1行目のゲート信号線をリセット用電源線として共用する。このようにして、実
施の形態8と同様に、リセット用電源線を省略することが出来る。
要がある。よって、当該ゲート信号線に入力されるパルスによって制御されるTFT、す
なわちTFT605は、Nチャネル型とする。
、図10等に示したように、消去用のゲート信号線を追加する場合など、TFT906を
本実施形態に従って接続することで、リセット用電源線911を省略することが可能であ
る。
ゲート電極と、電流供給線611等の定電位を得られる部位との間に設ければ良い。また
、TFT605の第2の電極と、電流供給線611等の定電位との間に設けても良いし、
保持容量の値を大きくしたい場合等には、両方に設けても良い。
実施の形態9と同様、実施の形態1にて示した構成の接続を一部変更したものを図7(
A)に示す。実施の形態1においては、図1に示したように、TFT106の第2の電極
は、リセット用電源線111に接続されているのに対し、本実施形態においては、TFT
704の第2の電極に接続されている。また、映像信号を保持するために、容量手段70
8を設ける場合には、TFT707のゲート電極と、電流供給線710等の定電位を得ら
れる部位との間に設ければ良い。また、TFT704の第2の電極と、電流供給線710
等の定電位との間に設けても良いし、保持容量の値を大きくしたい場合等には、両方に設
けても良い。
発光に至るまでの回路の動作を示すものであり、図7(E)は、第1、第2のゲート信号
線702、703および、ソース信号線701のそれぞれの電位について示したものであ
る。図7(E)中、iと示してある期間が初期化(図7(B))、iiと示してある期間が
映像信号の入力(図7(C))、iiiと示してある期間が発光期間(図7(D))である
。
06がONする。このとき、ソース信号線701の電位は、図7(E)
に示すようにVResetとしておく。この電位は、映像信号よりもさらにTFT705のし
きい値電圧の分だけ低い電位もしくはそれ以下の電位としておく。すると、図7(B)に
示すように、TFT705、707のゲート電極の電位が低くなり、TFT707のしき
い値電圧の絶対値を上回ったところで、TFT707がONする。TFT705に関して
は、図7(B)から明らかなように、ゲート・ソース間電圧が0となっているため、OF
Fしている。
ス信号線の電位がVResetからVDataとなって映像信号の入力が開始される。ここで、VR
eset+|Vth|<VDataであるから、TFT705のゲート・ソース間電圧はしきい値電圧
の絶対値を上回り、ONする。よって映像信号は、図7(C)に示されるように、TFT
707のゲート電極に、しきい値電圧が上乗せされて印加される。
期間に移る。今、TFT707のゲート電極には、映像信号VDataに、しきい値電圧Vth
が上乗せされて印加されており、それに応じた電流がEL素子709に供給されて発光す
る。
が、ソース信号線701に接続し、TFT707のゲート電極とソース信号線との間に設
けるようにしても同様のタイミングによって動作が可能である。
本発明において、映像信号を保持するために容量手段を用いて良いことは前述のとおり
である。容量手段の配置例としては、実施の形態1などに示したとおり、図8(A)に示
すように、TFT804と電流供給線810等の定電位との間に設け、TFT805のソ
ース電位を保持する形としても良いし、図8(B)のように、TFT807のゲート電極
と、電流供給線810等の定電位との間に設け、TFT807のゲート電極の電位を保持
する形としても良い。なお、容量手段の接続先は、電流供給線に限らず、一定の電位を持
ったノードに接続すれば電位の保持が出来るので、その場所は問わない。
について説明する。図24(A)に、発光装置の構成例を示す。基板2401上に、複数の
画素がマトリクス状に配置された画素部2402を有し、画素部周辺には、ソース信号線
駆動回路2403および、第1、第2のゲート信号線駆動回路2404、2405を有し
ている。図24(A)においては、2組のゲート信号線駆動回路を用い、図1に示した画素
における第1、第2のゲート信号線をそれぞれ制御するものである。
5に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit:FPC)2
406を介して外部より供給される。
像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ2411
、バッファ2412、サンプリング回路2413を有している。特に図示していないが、
必要に応じてレベルシフタ等を追加しても良い。
たので、そちらを参照する。
り、クロック信号(S−CLK)、クロック反転信号(S−CLKb)、スタートパルス(S
−SP)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが
出力される。
通って増幅された後、サンプリング回路へと入力される。サンプリング回路2504は、
サンプリングスイッチ(SW)2505を複数段用いてなり、サンプリングパルスが入力さ
れるタイミングに従って、ある列で映像信号のサンプリングを行う。具体的には、サンプ
リングスイッチにサンプリングパルスが入力されると、サンプリングスイッチ2505が
ONし、そのときに映像信号が有する電位が、サンプリングスイッチを介して各々のソー
ス信号線へと出力される。
第2のゲート信号線駆動回路2404、2405についての詳細な構成の一例を図25(
B)に示した。第1のゲート信号線駆動回路は、シフトレジスタ回路2511、バッファ
2512を有し、クロック信号(G−CLK1)、クロック反転信号(G−CLKb1)、ス
タートパルス(G−SP1)に従って駆動される。第2のゲート信号線駆動回路2405も
構成は同様で良い。また、図24(A)においては、第1、第2のゲート信号線駆動回路
2404、2405は、画素部2402を挟んで対称配置しているが、一方に並列して配
置しても良い。
る。バッファによって増幅された選択パルスは、それぞれのゲート信号線を選択する。第
1のゲート信号線駆動回路によって、第1のゲート信号線G11、G21、・・・、Gm1が順
次選択され、第2のゲート信号線駆動回路によって、第2のゲート信号線G12、G22、・
・・、Gm2が順次選択される。図示していないが、第3のゲート信号線駆動回路について
も第1、第2のゲート信号線駆動回路と同様であり、第3のゲート信号線G13、G23、・
・・、Gm3が順次選択される。選択された行において、実施形態にて説明した手順により
、画素に映像信号が書き込まれて発光する。
るものを図示したが、デコーダ等によって、信号線を選択出来るような構成としていても
良い。
について説明する。図26(A)に、発光装置の構成例を示す。基板2601上に、複数の
画素がマトリクス状に配置された画素部2602を有し、画素部周辺には、ソース信号線
駆動回路2603および、第1、第2のゲート信号線駆動回路2604、2605を有し
ている。図26(A)においては、2組のゲート信号線駆動回路を用い、図1に示した画素
における第1、第2のゲート信号線をそれぞれ制御するものである。
5に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit:FPC)2
606を介して外部より供給される。
像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ2611
、第1のラッチ回路2612、第2のラッチ回路2613、D/A変換回路2614を有
している。特に図示していないが、必要に応じてレベルシフタ等を追加しても良い。
たものと同様で良いので、ここでは図示および説明を省略する。
たので、そちらを参照する。
り、クロック信号(S−CLK)、クロック反転信号(S−CLKb)、スタートパルス(S
−SP)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが
出力される。
02に入力される。第1のラッチ回路2702には、デジタル映像信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各段でデジタル映像信号を保持
していく。ここでは、デジタル映像信号は3ビット入力されており、各ビットの映像信号
を、それぞれの第1のラッチ回路において保持する。1つのサンプリングパルスによって
、ここでは3つの第1のラッチ回路が並行して動作する。
、水平帰線期間中に、第2のラッチ回路2703にラッチパルス(Latch Puls
e)が入力され、第1のラッチ回路2702に保持されていたデジタル映像信号は、一斉
に第2のラッチ回路2703に転送される。その後、第2のラッチ回路2703に保持さ
れたデジタル映像信号は、1行分が同時に、D/A変換回路2704へと入力される。
入力されている間、シフトレジスタ2701においては再びサンプリングパルスが出力さ
れる。以後、この動作を繰り返し、1フレーム分の映像信号の処理を行う。
グ変換し、アナログ電圧を有する映像信号としてソース信号線に出力する。
ス信号線に映像信号が出力される。
て、信号線を選択出来るような構成としていても良い。
変換を受け、画素に書き込まれるが、本発明の発光装置は、時間階調方式によって階調表
現を行うことも出来る。この場合には、図27(B)に示すように、D/A変換回路を必要
とせず、階調表現は、EL素子の発光時間の長短によって制御されるので、各ビットの映
像信号を並列処理する必要がないため、第1および第2のラッチ回路も1ビット分で良い
。このとき、デジタル映像信号は、各ビットが直列に入力され、順次ラッチ回路に保持さ
れ、画素に書き込まれる。
勿論、必要ビット数分だけのラッチ回路を並列配置していても構わない。
TFTを有する画素部とが同一基板上に形成された基板を便宜上アクティブマトリクス基
板と呼ぶ。そして本実施例では前記アクティブマトリクス基板の作製工程について図13
、図14を用いて説明する。
膜を形成したものを用いる。また本作製工程の処理温度に耐えうる耐熱性を有するプラス
チック基板を用いても良い。本実施例ではバリウムホウケイ酸ガラス、アルミノホウケイ
酸ガラス等のガラスからなる基板5000を用いた。
ら成る下地膜5001を形成する。本実施例の下地膜5001は2層構造で形成したが、
前記絶縁膜の単層構造又は前記絶縁膜を2層以上積層させた構造であっても良い。
、NH3、及びN2Oを反応ガスとして成膜される窒化酸化珪素膜5001aを10〜20
0nm(好ましくは50〜100nm)の厚さに形成する。本実施例では、窒化酸化珪素膜50
01aを50nmの厚さに形成した。次いで下地膜5001の2層目として、プラズマCV
D法を用いて、SiH4及びN2Oを反応ガスとして成膜される酸化窒化珪素膜5001b
を50〜200nm(好ましくは100〜150nm)の厚さに形成する。本実施例では、酸化
窒化珪素膜5001bを100nmの厚さに形成した。
2〜5005は公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により25
〜80nm(好ましくは30〜60nm)の厚さで半導体膜を成膜する。次いで前記半導体膜を
公知の結晶化法(レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法
、結晶化を助長する金属元素を用いる熱結晶化法等)を用いて結晶化させる。そして、得
られた結晶質半導体膜を所望の形状にパターニングして半導体層5002〜5005を形
成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導体膜
、又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用いて
も良い。
して、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(
500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行って結晶質珪素膜を形
成した。その後、フォトリソグラフィ法を用いたパターニング処理によって半導体層50
02〜5005を形成した。
ス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシ
マレーザ、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレー
ザ、ルビーレーザ、Ti:サファイアレーザ等を用いることができる。また後者の固体レ
ーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされた
YAG、YVO4、YLF、YAlO3などの結晶を使ったレーザを用いることができる。
当該レーザの基本波はドーピングする材料によって異なり、1μm前後の基本波を有する
レーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ること
ができる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振
が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。
代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高
調波(355nm)を適用する。
子により高調波に変換する。さらに、共振器の中にYVO4結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状ま
たは楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は
0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、
10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射
する。
系で線状に集光して、半導体膜に照射すると良い。結晶化の条件は適宜設定されるが、エ
キシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を
100〜700mJ/cm2(代表的には200〜300mJ/cm2)とすると良い。またYAGレー
ザを用いる場合には、その第2高調波を用いてパルス発振周波数1〜300Hzとし、レー
ザーエネルギー密度を300〜1000mJ/cm2(代表的には350〜500mJ/cm2)とする
と良い。そして幅100〜1000μm(好ましくは幅400μm)で線状に集光したレーザ
光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率(オーバーラップ率)
を50〜98%として行っても良い。
を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪
素膜上に50〜100nmの非晶質珪素膜を形成し、加熱処理(RTA法やファーネスアニ
ール炉を用いた熱アニール等)を行って、該非晶質珪素膜中に前記金属元素を拡散させ、
前記非晶質珪素膜は加熱処理後にエッチングを行って除去する。その結果、前記結晶質珪
素膜中の金属元素の含有量を低減または除去することができる。
に微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
絶縁膜5006はプラズマCVD法やスパッタ法を用いて、膜厚を40〜150nmとして
珪素を含む絶縁膜で形成する。本実施例では、ゲート絶縁膜5006としてプラズマCV
D法により酸化窒化珪素膜を115nmの厚さに形成した。勿論、ゲート絶縁膜5006は
酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造と
して用いても良い。
EOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300
〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成
しても良い。上記の工程により作製される酸化珪素膜は、その後400〜500℃の熱ア
ニールによって、ゲート絶縁膜5006として良好な特性を得ることができる。
厚100〜400nmの第2の導電膜5008とを積層形成する。本実施例では、膜厚30
nmのTaN膜からなる第1の導電膜5007と、膜厚370nmのW膜からなる第2の導電
膜5008を積層形成した。
ーゲットを用いて、窒素を含む雰囲気内でスパッタ法で形成した。また第2の導電膜50
08であるW膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タ
ングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート
電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下
にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができる
が、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従っ
て、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法
で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成する
ことにより、抵抗率9〜20μΩcmを実現することができた。
したが、第1の導電膜5007及び第2の導電膜5008を構成する材料は特に限定され
ない。第1の導電膜5007及び第2の導電膜5008は、Ta、W、Ti、Mo、Al
、Cu、Cr、Ndから選択された元素、または前記元素を主成分とする合金材料若しく
は化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜やAgPdCu合金で形成してもよい。
極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第
1及び第2のエッチング条件で行う。(図13(B))
導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い
、それぞれのガス流量比を25:25:10sccmとし、1.0Paの圧力でコイル型の電極
に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行っ
た。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に
負の自己バイアス電圧を印加した。
そしてこの第1のエッチング条件によりW膜をエッチングして第1の導電層5007の端
部をテーパー形状とした。
、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30:30sccmと
し、1.0Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入して
プラズマを生成して15秒程度のエッチングを行った。基板側(試料ステージ)にも20W
のRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加した。第2
のエッチング条件では第1の導電層5007及び第2の導電層5008とも同程度にエッ
チングを行った。なお、ゲート絶縁膜5006上に残渣を残すことなくエッチングするた
めには、10〜20%程度の割合でエッチング時間を増加させると良い。
ことにより、基板側に印加するバイアス電圧の効果により第1の導電層5007及び第2
の導電層5008の端部がテーパー形状となる。こうして、第1のエッチング処理により
第1の導電層5007と第2の導電層5008から成る第1の形状の導電層5010〜5
014を形成した。ゲート絶縁膜5006においては、第1の形状の導電層5010〜5
014で覆われない領域が20〜50nm程度エッチングされたため、膜厚が薄くなった領
域が形成された。
(図13(C))第2のエッチング処理では、エッチングガスにSF6とCl2とO2を用い、
それぞれのガス流量比を24:12:24(sccm)とし、1.3Paの圧力でコイル側
の電力に700WのRF(13.56MHz)電力を投入してプラズマを生成して25秒程度のエッ
チングを行った。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、実質
的に負の自己バイアス電圧を印加した。こうして、W膜を選択的にエッチングして、第2
の形状の導電層5015〜5019を形成した。このとき、第1の導電層5015a〜5
019aは、ほとんどエッチングされない。
半導体層5002〜5005にN型を付与する不純物元素を低濃度に添加する。第1のド
ーピング処理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件は
ドーズ量を1×1013〜5×1014atoms/cm2とし、加速電圧を40〜80keVとして行う
。本実施例ではドーズ量を5.0×1013atoms/cm2とし、加速電圧を50keVとして行っ
た。N型を付与する不純物元素としては、15族に属する元素を用いれば良く、代表的に
はリン(P)又は砒素(As)を用いられるが、本実施例ではリン(P)を用いた。この場合、
第2の形状の導電層5015〜5019がN型を付与する不純物元素に対するマスクとな
って、自己整合的に第1の不純物領域(N--領域)5020〜5023を形成した。そして
第1の不純物領域5020〜5023には1×1018〜1×1020atoms/cm3の濃度範囲
でN型を付与する不純物元素が添加された。
5024を形成して、第1のドーピング処理よりも高い加速電圧で第2のドーピング処理
を行う。イオンドープ法の条件はドーズ量を1×1013〜3×1015atoms/cm2とし、加
速電圧を60〜120keVとして行う。本実施例では、ドーズ量を3.0×1015atoms/c
m2とし、加速電圧を65keVとして行った。第2のドーピング処理は第2の導電層501
5b〜5018bを不純物元素に対するマスクとして用い、第1の導電層5015a〜5
018aのテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングを行
う。
N−領域、Lov領域)5026には1×1018〜5×1019atoms/cm3の濃度範囲でN型を付
与する不純物元素を添加された。また第3の不純物領域(N+領域)5025、5028に
は1×1019〜5×1021atoms/cm3の濃度範囲でN型を付与する不純物元素を添加された
。また、第1、第2のドーピング処理を行った後、半導体層5002〜5005において
、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域が形成され
た。本実施例では、不純物元素が全く添加されない領域又は微量の不純物元素が添加され
た領域をチャネル領域5027、5030とよぶ。また前記第1のドーピング処理により
形成された第1の不純物領域(N--領域)5020〜5023のうち、第2のドーピング処
理においてレジスト5024で覆われていた領域が存在するが、本実施例では、引き続き
第1の不純物領域(N--領域、LDD領域)5029とよぶ。
026及び第3の不純物領域(N+領域)5025、5028を形成したが、これに限定さ
れない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処理で形成しても
良い。
にレジストからなるマスク5031を形成する。その後、第3のドーピング処理を行う。
第3のドーピング処理により、Pチャネル型TFTの活性層となる半導体層に、前記第1
の導電型とは逆の導電型を付与する不純物元素が添加された第4の不純物領域(P+領域)
5032、5034及び第5の不純物領域(P−領域)5033、5035を形成する。
るマスクとして用いる。こうして、P型を付与する不純物元素を添加し、自己整合的に第
4の不純物領域(P+領域)5032、5034及び第5の不純物領域(P−領域)5033
、5035を形成する。
5035はジボラン(B2H6)を用いたイオンドープ法で形成する。イオンドープ法の条件
としては、ドーズ量を1×1016atoms/cm2とし、加速電圧を80keVとした。
ストからなるマスク5031によって覆われている。
、5034及び第5の不純物領域(P−領域)5033、5035にはそれぞれ異なる濃度
でリンが添加されている。しかし、第4の不純物領域(P+領域)5032、5034及び
第5の不純物領域(P−領域)5033、5035のいずれの領域においても、第3のドー
ピング処理によって、P型を付与する不純物元素の濃度が1×1019〜5×1021atoms/
cm3となるようにドーピング処理される。こうして、第4の不純物領域(P+領域)503
2、5034及び第5の不純物領域(P−領域)5033、5035は、Pチャネル型TF
Tのソース領域およびドレイン領域として問題なく機能する。
032、5034及び第5の不純物領域(P−領域)5033、5035を形成したが、こ
れに限定されない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処理で
形成しても良い。
間絶縁膜5036を形成する。この第1の層間絶縁膜5036としては、プラズマCVD
法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する
。本実施例では、プラズマCVD法により膜厚100nmの酸化窒化珪素膜を形成した。勿
論、第1の層間絶縁膜5036は酸化窒化珪素膜に限定されるものでなく、他の珪素を含
む絶縁膜を単層または積層構造として用いても良い。
復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニー
ル炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ま
しくは0.1ppm以下の窒素雰囲気中で400〜700℃で行えばよく、本実施例では4
10℃、1時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニ
ール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
1の導電層5015a〜5019a及び、第2の導電層5015b〜5019bを構成す
る材料が熱に弱い場合には、本実施例のように配線等を保護するため第1の層間絶縁膜5
036(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で熱処理を行うこと
が好ましい。
膜)を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行
うことができる。水素化の工程では、第1の層間絶縁膜5036に含まれる水素により半
導体層のダングリングボンドが終端される。
。
きる。水素化の他の手段として、プラズマにより励起された水素を用いる手段(プラズマ
水素化)や、3〜100%の水素を含む雰囲気中において、300〜450℃で1〜12
時間の加熱処理を行う手段でも良い。
の層間絶縁膜5037としては、無機絶縁膜を用いることができる。例えば、CVD法に
よって形成された酸化珪素膜や、SOG(Spin On Glass)法によって塗布された酸化珪素
膜等を用いることができる。また、第2の層間絶縁膜5037として、有機絶縁膜を用い
ることができる。例えば、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アク
リル等の膜を用いることができる。
また、アクリル膜と酸化窒化珪素膜の積層構造を用いても良い。
って、基板上5000に形成されたTFTによる凹凸を緩和し、平坦化することができる
。特に、第2の層間絶縁膜5037は平坦化の意味合いが強いので、平坦性に優れた膜が
好ましい。
7、第1の層間絶縁膜5036、およびゲート絶縁膜5006をエッチングし、第3の不
純物領域5025、5028、第4の不純物領域5032、5034に達するコンタクト
ホールを形成する。
インジウムと酸化スズの化合物(Indium Tin Oxide:ITO)、酸化インジウムと酸化亜鉛
の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前記透
明導電膜にガリウムを添加したものを用いてもよい。
画素電極がEL素子の陽極に相当する。
8形成した。
る。なお本実施例では、配線5039〜5045は、膜厚100nmのTi膜と、膜厚35
0nmのAl膜と、膜厚100nmのTi膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
積層構造にしてもよい。また配線の材料としては、AlとTiに限らず、他の導電膜を用
いても良い。例えば、TaN膜上にAlやCuを形成し、さらにTi膜を形成した積層膜
をパターニングして配線を形成してもよい。
線5042によってソース信号線(5019aと5019bの積層)と電気的に接続され、
もう一方は、配線5043によって画素部のPチャネル型TFTのゲート電極と電気的に
接続される。また、画素部のPチャネル型TFTのソース領域またはドレイン領域の一方
は、配線5044によって38と電気的に接続されている。ここで、画素電極5038上
の一部と、配線5044の一部を重ねて形成することによって、配線5044と画素電極
5038の電気的接続をとっている。
からなるCMOS回路を有する駆動回路部と、スイッチング用TFT、駆動用TFTとを
有する画素部を同一基板上に形成することができる。
5aと重なる低濃度不純物領域5026(Lov領域)、ソース領域またはドレイン領域とし
て機能する高濃度不純物領域5025とを有している。このNチャネル型TFTと配線5
040で接続されCMOS回路を形成するPチャネル型TFTは、ゲート電極の一部を構
成する第1の導電層5016aと重なる低濃度不純物領域5033(Lov領域)、ソース領
域またはドレイン領域として機能する高濃度不純物領域5032とを有している。
れる低濃度不純物領域5029(Loff領域)、ソース領域またはドレイン領域として機能
する高濃度不純物領域5028とを有している。また画素部において、Pチャネル型の駆
動用TFTは、ゲート電極の一部を構成する第1の導電層5018aと重なる低濃度不純
物領域5035(Lov領域)、ソース領域またはドレイン領域として機能する高濃度不純物
領域5034とを有している。
膜や有機絶縁膜を用いることができる。無機絶縁膜としては、CVD法によって形成され
た酸化珪素膜や、SOG(Spin On Glass)法によって塗布された酸化珪素膜、あるいは、
スパッタ法によって形成された窒化酸化珪素膜等を用いることができる。また、有機絶縁
膜としては、アクリル樹脂膜等を用いることができる。
る。
珪素膜の積層膜を用い、第3の層間絶縁膜5046として、スパッタ法によって形成され
た窒化酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜5037として、
SOG法によって形成した酸化珪素膜を用い、第3の層間絶縁膜5046としてもSOG
法によって形成した酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜50
37として、SOG法によって形成した酸化珪素膜とプラズマCVD法によって形成した
酸化珪素膜の積層膜を用い、第3の層間絶縁膜5046としてプラズマCVD法によって
形成した酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜5037として
、アクリルを用い、第3の層間絶縁膜5046としてもアクリルを用いる組み合わせがあ
る。また、第2の層間絶縁膜5037として、アクリルとプラズマCVD法によって形成
した酸化珪素膜の積層膜を用い、第3の層間絶縁膜5046としてプラズマCVD法によ
って形成した酸化珪素膜を用いる組み合わせがある。また、第2の層間絶縁膜5037と
して、プラズマCVD法によって形成した酸化珪素膜を用い、第3の層間絶縁膜5046
としてアクリルを用いる組み合わせがある。
3の層間絶縁膜は、バンクとして機能する。開口部を形成する際、ウエットエッチング法
を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分にな
だらかでないと段差に起因するEL層の劣化が顕著な問題となってしまうため、注意が必
要である。
生を抑制してもよい。この際、抵抗率は、1×106〜1×1012Ωm(好ましくは、1×
108〜1×1010Ωm)となるように、カーボン粒子や金属粒子の添加量を調節すればよ
い。
に、EL層5047を形成する。
材料を自由に用いることができる。なお、本明細書中においては、中分子系有機発光材料
とは、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以
下の有機発光材料を示すものとする。
送層」という積層構造が挙げられる。また他にも、陽極上に正孔注入層/正孔輸送層/発
光層/電子輸送層、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層の
順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
る。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、そ
の上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq3)膜
を設けた積層構造としている。Alq3にキナクリドン、ペリレンもしくはDCM1とい
った蛍光色素を添加することで発光色を制御することができる。
緑)、B(青)の各色に対応したEL層5047を作り分ける構成とすることができる。
ェン(PEDOT)膜をスピン塗布法により設け、その上に発光層として100nm程度のパ
ラフェニレンビニレン(PPV)膜を設けた積層構造によってEL層5047を構成しても
良い。なお、PPVのπ共役系高分子を用いると、赤色から青色まで発光波長を選択でき
る。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能であ
る。
等が、明確に区別された積層構造を有するものに限定されない。つまり、EL層5047
は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
する材料(以下、発光材料と表記する)とによって構成される混合層を、電子輸送層と発光
層との間に有する構造のEL層5047であってもよい。
例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。
勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。画素電極504
8がEL素子の陰極に相当する。陰極材料としては、周期表の1族もしくは2族に属する
元素からなる導電膜もしくはそれらの元素を添加した導電膜を自由に用いることができる
。
素電極(陽極)5038、EL層5047及び画素電極(陰極)5048で形成された素子を
指す。
る。パッシベーション膜5049としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜
を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる
。
膜、特にDLC(ダイヤモンドライクカーボン)膜を用いることは有効である。DLC膜は
室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低いEL層5047の
上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果
が高く、EL層5047の酸化を抑制することが可能である。そのため、EL層5047
が酸化するといった問題を防止できる。
るまでの工程をマルチチャンバー方式(またはインライン方式)の成膜装置を用いて、大気
解放せずに連続的に処理することは有効である。
密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィル
ム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シ
ーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配
置したりするとEL素子の信頼性が向上する。
素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキ
シブルプリントサーキット:FPC)を取り付けて製品として完成する。
ることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与
することが出来る。
製工程について図15を用いて説明する。
示した工程と同様である。ただし、画素部を構成する駆動用TFTは、ゲート電極の外側
に形成される低濃度不純物領域(Loff領域)を有する、Nチャネル型のTFTである点が
異なる。この駆動用TFTにおいては、実施例4に示したように、レジストによるマスク
を用いて、ゲート電極の外側に低濃度不純物領域(Loff領域)を形成すれば良い。
膜5101としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200
nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚10
0nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜5101は酸化窒化珪素膜に
限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い
。
復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニー
ル炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ま
しくは0.1ppm以下の窒素雰囲気中で400〜700℃で行えばよく、本実施例では4
10℃、1時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニ
ール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
1の導電層5015a〜5019a及び、第2の導電層5015b〜5019bが熱に弱
い場合には、本実施例のように配線等を保護するため第1の層間絶縁膜5101(珪素を
主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で熱処理を行うことが好ましい。
膜)を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行
うことができる。水素化の工程では、第1の層間絶縁膜5101に含まれる水素により半
導体層のダングリングボンドが終端される。
。
きる。水素化の他の手段として、プラズマにより励起された水素を用いる手段(プラズマ
水素化)や、3〜100%の水素を含む雰囲気中において、300〜450℃で1〜12
時間の加熱処理を行う手段でも良い。
有する駆動回路部と、スイッチング用TFT、駆動用TFTとを有する画素部を同一基板
上に形成することができる。
の層間絶縁膜5102としては、無機絶縁膜を用いることができる。例えば、CVD法に
よって形成された酸化珪素膜や、SOG(Spin On Glass)法によって塗布された酸化珪素
膜等を用いることができる。また、第2の層間絶縁膜5102として、有機絶縁膜を用い
ることができる。例えば、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アク
リル等の膜を用いることができる。
また、アクリル膜と酸化珪素膜の積層構造を用いても良いし、アクリル膜とスパッタ法で
形成した窒化酸化珪素膜の積層構造を用いても良い。
1、第2の層間絶縁膜5102及びゲート絶縁膜5006をエッチングし、駆動回路部及
び画素部を構成する各TFTの不純物領域(第3の不純物領域(N+領域)及び第4の不純
物領域(P+領域))に達するコンタクトホールを形成する。
る。なお本実施例では、配線5103〜5109は、膜厚100nmのTi膜と、膜厚35
0nmのAl膜と、膜厚100nmのTi膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
積層構造にしてもよい。また配線の材料としては、AlとTiに限らず、他の導電膜を用
いても良い。例えば、TaN膜上にAlやCuを形成し、さらにTi膜を形成した積層膜
をパターニングして配線を形成してもよい。
6によってソース配線(5019aと5019bの積層)と電気的に接続され、もう一方は
、配線5107によって画素部の駆動用TFTのゲート電極と電気的に接続される。
縁膜5110としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜とし
ては、CVD法によって形成された酸化珪素膜や、SOG(Spin On Glass)法によって塗
布された酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂
膜等を用いることができる。また、アクリル膜とスパッタ法で形成した窒化酸化珪素膜の
積層構造を用いても良い。
緩和し、平坦化することができる。特に、第3の層間絶縁膜5110は平坦化の意味合い
が強いので、平坦性に優れた膜が好ましい。
0に、配線5108に達するコンタクトホールを形成する。
電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜(マグ
ネシウムと銀との合金膜)を用いても良い。画素電極5111がEL素子の陰極に相当す
る。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくは
それらの元素を添加した導電膜を自由に用いることができる。
て、配線5108と電気的な接続がとられる。こうして、画素電極5111は、駆動用T
FTのソース領域またはドレイン領域の一方と、電気的に接続される。
を形成する。土手5112としては、無機絶縁膜や有機絶縁膜を用いて形成する。無機絶
縁膜としては、スパッタ法によって形成された窒化酸化珪素膜、CVD法によって形成さ
れた酸化珪素膜、あるいは、SOG法によって塗布された酸化珪素膜等を用いることがで
きる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。
パー形状の側壁とすることが出来る。土手5112の側壁が十分になだらかでないと段差
に起因するEL層の劣化が顕著な問題となってしまうため、注意が必要である。
110に形成したコンタクトホールの部分にも、土手5112を形成する。こうして、コ
ンタクトホール部分の凹凸による、画素電極の凹凸を土手5112によって埋めることに
より、段差に起因するEL層の劣化を防いでいる。
珪素膜の積層膜を用い、土手5112として、スパッタ法によって形成された窒化酸化珪
素膜を用いる組み合わせがある。また、第3の層間絶縁膜5110として、SOG法によ
って形成した酸化珪素膜を用い、土手5112としてもSOG法によって形成した酸化珪
素膜を用いる組み合わせがある。また第3の層間絶縁膜5110として、SOG法によっ
て形成した酸化珪素膜とプラズマCVD法によって形成した酸化珪素膜の積層膜を用い、
土手5112としてプラズマCVD法によって形成した酸化珪素膜を用いる組み合わせが
ある。また、第3の層間絶縁膜5110として、アクリルを用い、土手5112としても
アクリルを用いる組み合わせがある。また、第3の層間絶縁膜5110として、アクリル
とプラズマCVD法によって形成した酸化珪素膜の積層膜を用い、土手5112としてプ
ラズマCVD法によって形成した酸化珪素膜を用いる組み合わせがある。また、第3の層
間絶縁膜5110として、プラズマCVD法によって形成した酸化珪素膜を用い、土手5
112としてアクリルを用いる組み合わせがある。
抑制してもよい。この際、抵抗率は、1×106〜1×1012Ωm(好ましくは、1×108
〜1×1010Ωm)となるように、カーボン粒子や金属粒子の添加量を調節すればよい。
3を形成する。
材料を自由に用いることができる。なお、本明細書中においては、中分子系有機発光材料
とは、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以
下の有機発光材料を示すものとする。
送層」という積層構造が挙げられる。また他にも、陰極上に電子輸送層/発光層/正孔輸
送層/正孔注入層、または電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層の
順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
る。具体的には、発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(
Alq3)膜を設け、その上に、正孔注入層として20nm厚の銅フタロシアニン(CuPc)
膜を設けた積層構造としている。Alq3にキナクリドン、ペリレンもしくはDCM1と
いった蛍光色素を添加することで発光色を制御することができる。
緑)、B(青)の各色に対応したEL層5113を作り分ける構成とすることができる。
ェン(PEDOT)膜をスピン塗布法により設け、その上に、発光層として100nm程度の
パラフェニレンビニレン(PPV)膜を設けた積層構造によってEL層5113を構成して
も良い。なお、PPVのπ共役系高分子を用いると、赤色から青色まで発光波長を選択で
きる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能で
ある。
等が、明確に区別された積層構造を有するものに限定されない。つまり、EL層5113
は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
する材料(以下、発光材料と表記する)とによって構成される混合層を、電子輸送層と発光
層との間に有する構造のEL層5113であってもよい。
明導電膜としては、酸化インジウムと酸化スズの化合物(ITO)、酸化インジウムと酸化
亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前
記透明導電膜にガリウムを添加したものを用いてもよい。画素電極5114がEL素子の
陽極に相当する。
素電極(陰極)5111、EL層5113及び画素電極(陽極)5114で形成されたダイオ
ードを指す。
が発した光は、基板5000とは逆側に向かって放射される。また、第3の層間絶縁膜5
110によって、配線5106〜5109が形成された層とは別の層に、画素電極511
1を形成している。そのため、実施例4に示した構成と比較して、開口率を上げることが
できる。
有効である。保護膜5115としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含
む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる。
、保護膜5115としては、光を透過する膜を用いる必要がある。
ンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的に処理す
ることは有効である。
密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィル
ム等)等のシーリング材でパッケージング(封入)することが好ましい。その際、シーリン
グ材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置した
りするとEL素子の信頼性が向上する。
素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキ
シブルプリントサーキット:FPC)を取り付けて製品として完成する。
る。
形成された発光装置の上面図であり、図30(B)は、図30(A)のA−A’における断面
図、図30(C)は図30(A)のB−B’における断面図である。
1及び第2のゲート信号線駆動回路4004a、4004bとを囲むようにして、シール
材4009が設けられている。また画素部4002と、ソース信号線駆動回路4003と
、第1及び第2のゲート信号線駆動回路4004a、4004bとの上にシーリング材4
008が設けられている。よって画素部4002と、ソース信号線駆動回路4003と、
第1及び第2のゲート信号線駆動回路4004a、4004bとは、基板4001とシー
ル材4009とシーリング材4008とによって、充填材4210で密封されている。
、第1及び第2のゲート信号線駆動回路4004a、4004bとは、複数のTFTを有
している。図30(B)では代表的に、下地膜4010上に形成された、ソース信号線駆動
回路4003に含まれるTFT(但し、ここではNチャネル型TFTとPチャネル型TF
Tを図示する)4201及び画素部4002に含まれるTFT4202を図示した。
にTFT4202のドレインと電気的に接続する画素電極(陽極)4203が形成される。
画素電極4203としては仕事関数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化
亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガ
リウムを添加したものを用いても良い。
電極4203の上に開口部が形成されている。この開口部において、画素電極4203の
上には有機発光層4204が形成される。有機発光層4204は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系(モノマー系)材
料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極420
5が形成される。また、陰極4205と有機発光層4204の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層4204を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極4205を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用い
ることで上述のような成膜を可能とする。そして陰極4205は所定の電圧が与えられて
いる。
らなる発光素子4303が形成される。そして発光素子4303を覆うように、絶縁膜4
302上に保護膜4209が形成されている。保護膜4209は、発光素子4303に酸
素や水分等が入り込むのを防ぐのに効果的である。
接続されている。引き回し配線4005aはシール材4009と基板4001との間を通
り、異方導電性フィルム4300を介してFPC4006が有するFPC用配線4301
に電気的に接続される。
ックス材、プラスチック材(プラスチックフィルムも含む)を用いることができる。プラス
チック材としては、FRP(Fiberglass‐Reinforced‐Plastics)板、PVF(ポリビニル
フルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂
フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラー
フィルムで挟んだ構造のシートを用いることもできる。
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(
エチレンビニルアセテート)を用いることができる。
本実施例では充填材として窒素を用いた。
物質にさらしておくために、シーリング材4008の基板4001側の面に凹部4007
を設けて吸湿性物質または酸素を吸着しうる物質4207を配置する。そして、吸湿性物
質または酸素を吸着しうる物質4207が飛び散らないように、凹部カバー材4208に
よって吸湿性物質または酸素を吸着しうる物質4207は凹部4007に保持されている
。なお凹部カバー材4208は目の細かいメッシュ状になっており、空気や水分は通し、
吸湿性物質または酸素を吸着しうる物質4207は通さない構成になっている。吸湿性物
質または酸素を吸着しうる物質4207を設けることで、発光素子4303の劣化を抑制
できる。
05a上に接するように導電性膜4203aが形成される。
001とFPC4006とを熱圧着することで、基板4001上の導電性膜4203aと
FPC4006上のFPC用配線4301とが、導電性フィラー4300aによって電気
的に接続される。
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低
消費電力化、長寿命化、および軽量化が可能になる。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
rest, Nature 395 (1998) p.151.)
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
の蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。
いていたが、本発明は駆動用TFTにNチャネル型TFTを用いた場合の構成にも適用が
可能である。図32(A)に構成を示す。
12の陽極と接続されている側であり、ドレイン領域は、電流供給線3211と接続され
ている側となる。そこで、容量手段3210は、駆動用TFT3209のゲート・ソース
間の電圧を保持出来るようなノードに設ける。よって、容量手段3210は、図32(A
)に示したノードの他、駆動用TFT3209のゲート電極とソース領域との間に設けて
も良い。
TFT3206のドレイン領域の電位を高くしておく。続いて、図32(C)に示すよう
に、TFT3205がONし、映像信号の入力が行われる。ここで、TFT3206のソ
ース・ドレイン間電圧が、そのしきい値電圧に等しくなったところで、TFT3206が
OFFし、図32(D)に示すような状態となる。TFT3206のソース領域の電位は
VDataであるので、TFT3206のドレイン領域の電位、すなわち駆動用TFT320
9のゲート電極の電位は、VData+Vthとなる。
て流れていた電流は、EL素子3212に流れ、発光する。よって、隣接画素において、
駆動用TFT3209のしきい値電圧がばらついたとしても、そのばらつきに関係なく、
TFT3206のソース・ドレイン間電圧、つまりしきい値電圧が映像信号に上乗せされ
るため、駆動用TFT3209のゲート・ソース間電圧は隣接画素ごとにばらつくことが
ない。
陰極間の電圧が上昇する。これにより、通常であれば駆動用TFT3209のソース領域
の電位が上昇し、結果として発光時のゲート・ソース間電圧が小さくなってしまうという
問題が考えられるが、本実施例で示した構成によると、図32(C)〜(D)における、
映像信号の入力時において、TFT3208がONすることによって、駆動用TFT32
09のソース領域の電位は、電源線3214の電位に固定される。よって前述のように、
容量手段3210が、駆動用TFT3209のゲート・ソース間電圧を保持しており、駆
動用TFT3209のソース領域の電位が変化しても、ゲート・ソース間電圧が小さくな
ることがないため、経時的な輝度低下を抑えることが出来る。
09はNチャネル型としている。他のTFTは、ON・OFFのみの制御を行うスイッチ
素子として用いているので、その極性は問わない。
ば、TFT3207を制御しているゲート信号線3203は、前段のゲート信号線と共有
しても良い。また、電源線3214についても、図32(C)
(D)に示した動作を行っている期間中、一定電位であれば良く、選択されている当行を
除くいずれかのゲート信号線と共有が可能である。また、電源線3213、3214は共
通としても良い。
を追加するなどして、任意の期間でEL素子3212への電流供給を遮断する手段を設け
ても良い。
ついて説明する。
ゲート電極とドレイン領域との間にTFT3309を有し、TFT3309がONしてい
るとき、TFT3308はダイオード接続されたTFTとして振る舞い、TFT3309
がOFFしているとき、EL素子3313への電流供給の制御を行う駆動用TFTとして
振る舞う。
映像信号VDataが入力される。さらに、TFT3309、3310がONし、TFT33
08はダイオード接続されたTFTとして振る舞う。続いて、TFT3310がOFFす
ると、図33(C)に示すように電荷が移動する。やがて、TFT3308のソース・ド
レイン間電圧、つまりTFT3308のゲート・ソース間電圧がしきい値電圧に等しくな
ったところで、図33(D)に示すようにTFT3308はOFFする。
によって、TFT3308のソース領域の電位は、VDataからVDDへと上昇する。よって
、TFT3308のゲート・ソース間電圧がしきい値電圧を上回ってONし、図33(E
)に示すように、EL素子3313に電流が流れて発光する。
、あらかじめ駆動用TFT3308のゲート・ソース間にしきい値電圧分の電位差を作っ
ておくことが出来るため、駆動用TFT3308のゲート・ソース間電圧は隣接画素ごと
にばらつくことがない。さらに、これまでの実施例においては、ダイオード接続されたT
FTのしきい値電圧を、映像信号に上乗せすることによって、別の駆動用TFTのゲート
電極に入力するといった手法でしきい値電圧のばらつきの補正を行ってきた。ただし、こ
の手法によると、ダイオード接続されたTFTと、駆動用TFTのしきい値電圧がばらつ
いてしまった場合、満足な補正が行えない。これに対し、図33(A)に示した本実施例
の構成によると、ダイオード接続によってしきい値電圧を取得するTFTと、駆動用TF
Tとは同一のTFTを用いている。よって、近接したTFTにおいてしきい値電圧のばら
つきが生じたとしても、自らのしきい値電圧をそのまま補正に用いるので、しきい値電圧
の補正がいかなる場合でも正常に行われる。
FTとしても用いることが出来る。また、消去用TFTの位置は、任意のタイミングでE
L素子への電流供給を遮断出来る位置であれば、その位置を問わない。
のTFTで共有しても良い。例えば、図33(A)において、TFT3306とTFT3
307とは、互いに逆のタイミングでON・OFFが制御されるので、図34(A)に示
すように、一方の極性を他方の極性と逆のものとし、同一のゲート信号線3402によっ
て制御することが出来る。同様に、図33(A)において、TFT3306とTFT33
09とは同一のタイミングでON・OFFが制御されている。よって図34(B)に示す
ように、同一のゲート信号線3452によって制御することが出来る。もちろん、図34
(A)(B)に示した構成を組み合わせて用いても良い。
を追加することによって、しきい値電圧の取得を高速に行うことが出来る。しきい値電圧
の取得を行う期間においては、図35(B)(C)に示すように、TFT3508、35
12の2つを用い、発光時にEL素子3515に電流を供給する期間においては、図35
(E)に示すように、TFT3508のみを用いる。このとき、TFT3512のチャネ
ル長L、チャネル幅Wを、W/Lが大きくなるようにしておくことにより、しきい値電圧
取得をより高速に行うことが出来る。
期間でない期間にも、EL素子に電流が流れて発光する場合があった。
この場合、EL素子に流れる電流値は、必ずしも映像信号に正しいしきい値電圧の補正が
加えられたものにしたがっていないため、実輝度と目的輝度との誤差を生ずる原因となる
。
ように、映像信号の入力時に、TFT3609を流れた電流は、TFT3612を介して
電源線3617へと流れる。EL素子3615への電流経路は、TFT3611によって
遮断されているので、EL素子3615は発光しない。このような構成とすることにより
、不必要な期間にEL素子が発光するのを防ぐことが出来る。
らに、ゲート信号線3604と3606とは共有が可能である。ただし、TFT3612
がONしているとき、EL素子3615に電流が流れないよう、電源線3616、361
7の電位を調整する必要がある。
に示す構成が挙げられる。特徴としては、駆動用TFTとして、同極性のTFT3708
、3710を直列に接続する。ここでは、Pチャネル型TFTを用いている。また、駆動
用TFT3708のゲート電極とドレイン領域とを接続するTFT3709は、同時に駆
動用TFT3710のゲート電極とソース領域とを接続する構成となっている。
において、TFT3709がONすることによって、駆動用TFT3708はダイオード
接続されたTFTとして振る舞い、そのソース・ドレイン間にしきい値電圧を取得する。
このとき、TFT3708は、W/Lを大きくすることによってしきい値電圧の取得を高
速に行えるようにする。一方、駆動用TFT3708に直列接続されたTFT3710に
着目すると、TFT3709がONしていることによって、ゲート電極とソース領域とが
接続されている。すなわちこの期間において、TFT3709がONすることによって駆
動用TFT3710のゲート・ソース間電圧は0となり、OFFするので、EL素子37
14には電流が流れず、TFT3711を介して電源線3716に流れる。
ート電極とソース領域との接続が遮断される。よって駆動用TFT3708のしきい値電
圧を保持していた電荷の一部が駆動用TFT3710のゲート電極に移動して、自動的に
TFT3710がONする。このとき、駆動用TFT3708、3710は、そのゲート
電極が接続されているため、マルチゲート型TFTとして動作する。よって、発光時には
、しきい値電圧の取得時よりもLが大きくなる。したがって駆動用TFT3708、37
10を介して流れる電流はより小さくなる。つまり、駆動用TFT3708のW/Lを大
きくしても、ELに流れる電流は小さく出来る。よって図37(E)に示すように、駆動
用TFT3708、3710の両方を介してEL素子3714に電流が流れ、発光する。
よって、図36の場合と同様に、不必要な期間にEL素子が発光するのを防ぐことが出来
る。
FT3710のゲート・ソース間電圧が強制的に0となり、OFFするので、ELの発光
を停止することが出来る。
た、図34(A)(B)に示したように、ゲート信号線を共有しても良い。
異なる構成について説明する。
FT3810のゲート電極とドレイン電極を接続する位置にTFT3809を設ける。
の移動が生ずる。このとき、TFT3811をOFFしておくことによって、EL素子3
815が発光しないようにしておく。その後、図38(C)に示すように、TFT381
0のしきい値電圧の取得が行われ、やがてTFT3810のソース・ドレイン間電圧が、
そのしきい値電圧に等しくなると、TFT3810はOFFし、図38(D)に示すよう
に、しきい値電圧の取得が完了する。
EL素子3815が発光する。なお、容量手段3813は、発光時にTFT3810のゲ
ート・ソース間電圧を保持する位置に設けられており、EL素子3815の経時的な劣化
によって、EL素子3815の陽極の電位が上昇した場合にも、TFT3810のゲート
・ソース間電圧が小さくならないようにしている。よって、EL素子3815の劣化によ
る輝度低下の抑止に寄与することが出来る。
また、図34(A)(B)に示したように、ゲート信号線を共有しても良い。
る一構成例を示す。駆動用TFTとして、TFT3908、3911が直列に接続され、
TFT3910によって、TFT3911のゲート電極とドレイン領域とを接続している
。同時にTFT3910は、TFT3908のゲート電極とソース領域とを接続している
。
910がONすることによって、TFT3911のゲート電極とドレイン領域とが接続さ
れ、TFT3911はダイオード接続されたTFTとして振る舞う。一方、TFT390
8は、同じくTFT3910がONすることによって、ゲート電極とソース領域とが接続
され、すなわちゲート・ソース間電圧が0となるのでOFFし、電流が流れない。
FT3911のしきい値電圧の取得を行う。TFT3911のソース・ドレイン間電圧が
、そのしきい値電圧に等しくなったところでTFT3911がOFFし、図39(D)に
示すように、しきい値電圧の取得が完了する。
容量手段3914は、発光時にTFT3911のゲート・ソース間電圧を保持する位置に
設けられており、EL素子3916の経時的な劣化によって、EL素子3916の陽極の
電位が上昇した場合にも、TFT3911のゲート・ソース間電圧が小さくならないよう
にしている。よって、EL素子3916の劣化による輝度低下の抑止に寄与することが出
来る。
ト電極が接続されているので、マルチゲート型TFTとして動作する。
よって、しきい値電圧の取得を高速化するために駆動用TFT3911のW/Lを大きく
しても、EL素子3916に流れる電流は小さく出来る。
とが可能である。TFT3912をOFFすることにより、EL素子3916への電流供
給を遮断することが出来る。また、TFT3910をONすることによって、駆動用TF
T3908のゲート・ソース間電圧が強制的に0となり、OFFするので、ELの発光を
停止することが出来る。
が適用出来る。図40(A)に構成例を示す。
0を追加したものである。TFT4010、4012は並列に配置され、しきい値電圧の
取得期間においては、図40(C)に示すように並列接続されたTFT4010、401
2の両方を用い、発光期間においては、TFT4009をOFFして、TFT4012の
みを介してEL素子4017に電流が供給される。ここで、発光期間に電流経路として用
いないTFT4010については、W/Lを大きくしておくことにより、しきい値電圧の
取得がより高速に行われる。
本発明におけるトランジスタのしきい値電圧の補正の方法として、補正に用いるトラン
ジスタのゲート・ドレイン間を短絡してダイオード化した状態でソース・ドレイン間に電
流を流し、ソース・ドレイン間の電圧がトランジスタのしきい値電圧に等しくなる現象を
利用しているが、これは本発明で紹介したような画素部への適用のみならず、駆動回路へ
の応用も可能である。
回路は、入力された電圧信号から、所望の電流を出力する回路である。
電流源回路内の電流源トランジスタのゲート電極に電圧信号が入力され、そのゲート・ソ
ース間電圧に応じた電流が、電流源トランジスタを介して出力される。
つまり、電流源トランジスタのしきい値電圧の補正に、本発明のしきい値電圧の補正方法
を用いる。
ルスが出力され、該サンプリングパルスはそれぞれの電流源回路9001へと入力され、
該サンプリングパルスが電流源回路9001に入力されたタイミングに従って、映像信号
のサンプリングを行う。この場合、サンプリング動作は点順次で行われる。
期間は、シフトレジスタからサンプリングパルスが出力され、映像信号のサンプリングを
行う期間と、帰線期間とに分けられる。この帰線期間において、本発明のしきい値電圧の
補正動作、つまり、各部の電位を初期化したり、トランジスタのしきい値電圧を取得した
りする一連の動作を行う。つまり、しきい値電圧の取得動作は1水平期間ごとに行うこと
が出来る。
示す。図41の場合と異なる点としては、1段のサンプリングパルスによって制御される
電流源回路9001は、9001A、9001Bの2つとなっており、電流源制御信号に
よって、双方の動作が選択される。
うにする。すると電流源回路9001A、9001Bの動作は、一方が画素などへの電流
出力を行い、他方が映像信号の入力などを行う。これが行ごとに入れ替わり行われる。こ
の場合、サンプリング動作は線順次で行われる。
は、映像信号の形式はデジタル・アナログを問わないが、図43(A)
の構成では、デジタル映像信号を入力する。入力されたデジタル映像信号は、サンプリン
グパルスの出力に従って第1のラッチ回路に取りこまれ、一行分の映像信号の取り込みが
終了した後、第2のラッチ回路に転送され、その後、各電流源回路9001A〜9001
Cへと入力される。ここで、電流源回路9001A〜9001Cは、それぞれから出力さ
れる電流値が異なっている。例えば、電流値の比が1:2:4となっている。つまり、並
列にn個の電流源回路を配置し、その電流値の比を1:2:4:・・・2(n-1)とし、各
電流源回路から出力される電流を足し合わせることにより、出力される電流値を線形的に
変化させることが出来る。
い帰線期間内に、電流源回路9001において、しきい値電圧の補正動作が行われ、続い
てラッチ回路に保持されているデータが転送され、電流源回路9001においてV−I変
換を行い、画素へ電流を出力する。サンプリング動作は、図42に示した構成と同様、線
順次で行われる。
。この構成では、ラッチ回路に取り込まれたデジタル映像信号は、ラッチ信号の入力によ
ってD/A変換回路へと転送され、アナログ映像信号へと変換され、該アナログ映像信号
が各電流源回路9001へと入力されて、電流が出力される。
われ、ある行のサンプリング動作が行われている期間に、前行の映像信号のV−I変換、
画素などへの電流の出力が行われる。サンプリング動作は、図42に示した構成と同様、
線順次で行われる。
発明のしきい値電圧の補正手段の適用が可能である。また、図42に示したように、複数
の電流源回路を並列に配置し、切り替えて使用するといった構成を、図43、図44等の
構成と組み合わせて使用しても良い。
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることがで
きる。
型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置
(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器
、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、
記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒
体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に
、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため
、発光装置を用いることが望ましい。それら電子機器の具体例を図31に示す。
3、スピーカー部3004、ビデオ入力端子3005等を含む。本発明の発光装置は表示
部3003に用いることができる。発光装置は自発光型であるためバックライトが必要な
く、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は
、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる
。
103、操作キー3104、外部接続ポート3105、シャッター3106等を含む。本
発明の発光装置は表示部3102に用いることができる。
表示部3203、キーボード3204、外部接続ポート3205、ポインティングマウス
3206等を含む。本発明の発光装置は表示部3203に用いることができる。
3303、操作キー3304、赤外線ポート3305等を含む。本発明の発光装置は表示
部2302に用いることができる。
り、本体3401、筐体3402、表示部A3403、表示部B3404、記録媒体(D
VD等)読込部3405、操作キー3406、スピーカー部3407等を含む。表示部A
3403は主として画像情報を表示し、表示部B3404は主として文字情報を表示する
が、本発明の発光装置はこれら表示部A、B3403、3404に用いることができる。
なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
01、表示部3502、アーム部3503を含む。本発明の発光装置は表示部3502に
用いることができる。
部接続ポート3604、リモコン受信部3605、受像部3606、バッテリー3607
、音声入力部3608、操作キー3609、接眼部3610等を含む。本発明の発光装置
は表示部3602に用いることができる。
力部3704、音声出力部3705、操作キー3706、外部接続ポート3707、アン
テナ3708等を含む。本発明の発光装置は表示部3703に用いることができる。なお
、表示部3703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑え
ることができる。
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増し
てきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい
。
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
可能である。また、本実施例の電子機器は実施例1〜15に示したいずれの構成の発光装
置を用いても良い。
Claims (7)
- マトリクス状に配置された複数の画素を有する半導体装置であって、
前記複数の画素の各々は、第1乃至第6のトランジスタ、保持容量、及び発光素子を有し、
前記第6のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が電源線と接続され、
前記第5のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が、前記第4のトランジスタのソース及びドレインの一方と前記第3のトランジスタのソース及びドレインの一方とに接続され、
前記第4のトランジスタのソース及びドレインの他方は、ソース信号線と接続され、
前記第3のトランジスタのソース及びドレインの他方は、前記第2のトランジスタを介して、前記第3のトランジスタのゲートと電気的に接続され、
前記第3のトランジスタのゲートは、前記保持容量の第2の電極と接続され、
前記第1のトランジスタは、ソース及びドレインの一方が前記第3のトランジスタのソース及びドレインの他方と接続され、ソース及びドレインの他方が電流供給線と接続されている、発光装置。 - マトリクス状に配置された複数の画素を有する半導体装置であって、
前記複数の画素の各々は、第1乃至第6のトランジスタ、保持容量、及び発光素子を有し、
前記第6のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が電源線と接続され、
前記第5のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が、前記第4のトランジスタのソース及びドレインの一方と前記第3のトランジスタのソース及びドレインの一方とに接続され、
前記第4のトランジスタのソース及びドレインの他方は、ソース信号線と接続され、
前記第3のトランジスタのソース及びドレインの他方は、前記第2のトランジスタのソース及びドレインの一方と接続され、
前記第2のトランジスタのソース及びドレインの他方は、前記第3のトランジスタのゲートと接続され、
前記第3のトランジスタのゲートは、前記保持容量の第2の電極と接続され、
前記第1のトランジスタは、ソース及びドレインの一方が前記第3のトランジスタのソース及びドレインの他方と接続され、ソース及びドレインの他方が電流供給線と接続されている、発光装置。 - マトリクス状に配置された複数の画素を有する半導体装置であって、
前記複数の画素の各々は、第1乃至第6のトランジスタ、保持容量、及び発光素子を有し、
前記第2のトランジスタは、前記第3のトランジスタのゲートと、前記第3のトランジスタのソース及びドレインの一方との間の導通を制御する機能を有し、
前記第1のトランジスタは、前記第3のトランジスタのソース及びドレインの一方と、電流供給線との間の導通を制御する機能を有し、
前記第4のトランジスタは、前記第3のトランジスタのソース及びドレインの他方と、ソース信号線との間の導通を制御する機能を有し、
前記第5のトランジスタは、前記第3のトランジスタのソース及びドレインの他方と、前記発光素子との間の導通を制御する機能を有し、
前記第3のトランジスタのゲートは、前記保持容量の第1の電極と接続され、
前記保持容量の第2の電極は、前記発光素子と接続され、
前記第6のトランジスタは、前記保持容量の第2の電極と、電源線との間の導通を制御する機能を有する、発光装置。 - マトリクス状に配置された複数の画素を有する半導体装置であって、
前記複数の画素は、プラスチック基板上に設けられ、
前記複数の画素の各々は、第1乃至第6のトランジスタ、保持容量、及び発光素子を有し、
前記第6のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が電源線と接続され、
前記第5のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が、前記第4のトランジスタのソース及びドレインの一方と前記第3のトランジスタのソース及びドレインの一方とに接続され、
前記第4のトランジスタのソース及びドレインの他方は、ソース信号線と接続され、
前記第3のトランジスタのソース及びドレインの他方は、前記第2のトランジスタを介して、前記第3のトランジスタのゲートと電気的に接続され、
前記第3のトランジスタのゲートは、前記保持容量の第2の電極と接続され、
前記第1のトランジスタは、ソース及びドレインの一方が前記第3のトランジスタのソース及びドレインの他方と接続され、ソース及びドレインの他方が電流供給線と接続されている、発光装置。 - マトリクス状に配置された複数の画素を有する半導体装置であって、
前記複数の画素は、プラスチック基板上に設けられ、
前記複数の画素の各々は、第1乃至第6のトランジスタ、保持容量、及び発光素子を有し、
前記第6のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が電源線と接続され、
前記第5のトランジスタは、ソース及びドレインの一方が前記発光素子と前記保持容量の第1の電極とに接続され、ソース及びドレインの他方が、前記第4のトランジスタのソース及びドレインの一方と前記第3のトランジスタのソース及びドレインの一方とに接続され、
前記第4のトランジスタのソース及びドレインの他方は、ソース信号線と接続され、
前記第3のトランジスタのソース及びドレインの他方は、前記第2のトランジスタのソース及びドレインの一方と接続され、
前記第2のトランジスタのソース及びドレインの他方は、前記第3のトランジスタのゲートと接続され、
前記第3のトランジスタのゲートは、前記保持容量の第2の電極と接続され、
前記第1のトランジスタは、ソース及びドレインの一方が前記第3のトランジスタのソース及びドレインの他方と接続され、ソース及びドレインの他方が電流供給線と接続されている、発光装置。 - マトリクス状に配置された複数の画素を有する半導体装置であって、
前記複数の画素は、プラスチック基板上に設けられ、
前記複数の画素の各々は、第1乃至第6のトランジスタ、保持容量、及び発光素子を有し、
前記第2のトランジスタは、前記第3のトランジスタのゲートと、前記第3のトランジスタのソース及びドレインの一方との間の導通を制御する機能を有し、
前記第1のトランジスタは、前記第3のトランジスタのソース及びドレインの一方と、電流供給線との間の導通を制御する機能を有し、
前記第4のトランジスタは、前記第3のトランジスタのソース及びドレインの他方と、ソース信号線との間の導通を制御する機能を有し、
前記第5のトランジスタは、前記第3のトランジスタのソース及びドレインの他方と、前記発光素子との間の導通を制御する機能を有し、
前記第3のトランジスタのゲートは、前記保持容量の第1の電極と接続され、
前記保持容量の第2の電極は、前記発光素子と接続され、
前記第6のトランジスタは、前記保持容量の第2の電極と、電源線との間の導通を制御する機能を有する、発光装置。 - 請求項1乃至6のいずれか一において、
前記第3のトランジスタは、Nチャネル型トランジスタである、発光装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001333575 | 2001-10-30 | ||
JP2001333575 | 2001-10-30 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019003976A Division JP2019105843A (ja) | 2001-10-30 | 2019-01-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020060780A JP2020060780A (ja) | 2020-04-16 |
JP6737947B2 true JP6737947B2 (ja) | 2020-08-12 |
Family
ID=39906696
Family Applications (22)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008154818A Withdrawn JP2008233933A (ja) | 2001-10-30 | 2008-06-13 | 半導体装置 |
JP2009111787A Expired - Lifetime JP4637958B2 (ja) | 2001-10-30 | 2009-05-01 | 半導体装置、表示装置、及び電子機器 |
JP2010134723A Expired - Lifetime JP4870221B2 (ja) | 2001-10-30 | 2010-06-14 | 半導体装置、表示装置及び電子機器 |
JP2010289337A Expired - Lifetime JP4955097B2 (ja) | 2001-10-30 | 2010-12-27 | 半導体装置及び電子機器 |
JP2011000362A Expired - Lifetime JP4870232B2 (ja) | 2001-10-30 | 2011-01-05 | 半導体装置、表示装置、及び電子機器 |
JP2011085915A Expired - Lifetime JP5073078B2 (ja) | 2001-10-30 | 2011-04-08 | 半導体装置、表示装置及び電子機器 |
JP2011234595A Withdrawn JP2012068653A (ja) | 2001-10-30 | 2011-10-26 | 有機電界発光表示装置の画素回路及びその駆動方法 |
JP2011270789A Expired - Lifetime JP5520920B2 (ja) | 2001-10-30 | 2011-12-12 | 表示装置及び電子機器 |
JP2012193982A Expired - Fee Related JP5111683B1 (ja) | 2001-10-30 | 2012-09-04 | 半導体装置、表示装置及び電子機器 |
JP2012194646A Expired - Lifetime JP5645895B2 (ja) | 2001-10-30 | 2012-09-05 | 表示装置及び電子機器 |
JP2013129638A Expired - Lifetime JP5577435B2 (ja) | 2001-10-30 | 2013-06-20 | 半導体装置、表示装置及び電子機器 |
JP2014076654A Withdrawn JP2014167631A (ja) | 2001-10-30 | 2014-04-03 | 半導体装置、表示モジュール及び電子機器 |
JP2015082355A Expired - Lifetime JP5986257B2 (ja) | 2001-10-30 | 2015-04-14 | 半導体装置、表示装置、表示モジュール及び電子機器 |
JP2015139361A Expired - Lifetime JP5860562B2 (ja) | 2001-10-30 | 2015-07-13 | 表示装置、半導体装置、表示モジュール及び電子機器 |
JP2015217180A Withdrawn JP2016075916A (ja) | 2001-10-30 | 2015-11-05 | 半導体装置 |
JP2017123830A Withdrawn JP2017207762A (ja) | 2001-10-30 | 2017-06-26 | 半導体装置 |
JP2019003976A Withdrawn JP2019105843A (ja) | 2001-10-30 | 2019-01-14 | 半導体装置 |
JP2019034445A Expired - Lifetime JP6609076B2 (ja) | 2001-10-30 | 2019-02-27 | 半導体装置 |
JP2019087071A Expired - Lifetime JP6611974B2 (ja) | 2001-10-30 | 2019-04-30 | 半導体装置 |
JP2019230701A Expired - Lifetime JP6737947B2 (ja) | 2001-10-30 | 2019-12-20 | 発光装置 |
JP2020122803A Withdrawn JP2020190739A (ja) | 2001-10-30 | 2020-07-17 | 発光装置 |
JP2022001985A Withdrawn JP2022050569A (ja) | 2001-10-30 | 2022-01-10 | 発光装置 |
Family Applications Before (19)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008154818A Withdrawn JP2008233933A (ja) | 2001-10-30 | 2008-06-13 | 半導体装置 |
JP2009111787A Expired - Lifetime JP4637958B2 (ja) | 2001-10-30 | 2009-05-01 | 半導体装置、表示装置、及び電子機器 |
JP2010134723A Expired - Lifetime JP4870221B2 (ja) | 2001-10-30 | 2010-06-14 | 半導体装置、表示装置及び電子機器 |
JP2010289337A Expired - Lifetime JP4955097B2 (ja) | 2001-10-30 | 2010-12-27 | 半導体装置及び電子機器 |
JP2011000362A Expired - Lifetime JP4870232B2 (ja) | 2001-10-30 | 2011-01-05 | 半導体装置、表示装置、及び電子機器 |
JP2011085915A Expired - Lifetime JP5073078B2 (ja) | 2001-10-30 | 2011-04-08 | 半導体装置、表示装置及び電子機器 |
JP2011234595A Withdrawn JP2012068653A (ja) | 2001-10-30 | 2011-10-26 | 有機電界発光表示装置の画素回路及びその駆動方法 |
JP2011270789A Expired - Lifetime JP5520920B2 (ja) | 2001-10-30 | 2011-12-12 | 表示装置及び電子機器 |
JP2012193982A Expired - Fee Related JP5111683B1 (ja) | 2001-10-30 | 2012-09-04 | 半導体装置、表示装置及び電子機器 |
JP2012194646A Expired - Lifetime JP5645895B2 (ja) | 2001-10-30 | 2012-09-05 | 表示装置及び電子機器 |
JP2013129638A Expired - Lifetime JP5577435B2 (ja) | 2001-10-30 | 2013-06-20 | 半導体装置、表示装置及び電子機器 |
JP2014076654A Withdrawn JP2014167631A (ja) | 2001-10-30 | 2014-04-03 | 半導体装置、表示モジュール及び電子機器 |
JP2015082355A Expired - Lifetime JP5986257B2 (ja) | 2001-10-30 | 2015-04-14 | 半導体装置、表示装置、表示モジュール及び電子機器 |
JP2015139361A Expired - Lifetime JP5860562B2 (ja) | 2001-10-30 | 2015-07-13 | 表示装置、半導体装置、表示モジュール及び電子機器 |
JP2015217180A Withdrawn JP2016075916A (ja) | 2001-10-30 | 2015-11-05 | 半導体装置 |
JP2017123830A Withdrawn JP2017207762A (ja) | 2001-10-30 | 2017-06-26 | 半導体装置 |
JP2019003976A Withdrawn JP2019105843A (ja) | 2001-10-30 | 2019-01-14 | 半導体装置 |
JP2019034445A Expired - Lifetime JP6609076B2 (ja) | 2001-10-30 | 2019-02-27 | 半導体装置 |
JP2019087071A Expired - Lifetime JP6611974B2 (ja) | 2001-10-30 | 2019-04-30 | 半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020122803A Withdrawn JP2020190739A (ja) | 2001-10-30 | 2020-07-17 | 発光装置 |
JP2022001985A Withdrawn JP2022050569A (ja) | 2001-10-30 | 2022-01-10 | 発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (22) | JP2008233933A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008233933A (ja) * | 2001-10-30 | 2008-10-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4498669B2 (ja) | 2001-10-30 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及びそれらを具備する電子機器 |
KR101274710B1 (ko) * | 2008-07-10 | 2013-06-12 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
JP2011090241A (ja) * | 2009-10-26 | 2011-05-06 | Sony Corp | 表示装置、及び、表示装置の駆動方法 |
JP5832399B2 (ja) * | 2011-09-16 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
US10170055B2 (en) | 2014-09-26 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US10002564B2 (en) | 2014-10-31 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
JP6618779B2 (ja) | 2014-11-28 | 2019-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI682632B (zh) | 2014-12-26 | 2020-01-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
JP2018032018A (ja) | 2016-08-17 | 2018-03-01 | 株式会社半導体エネルギー研究所 | 半導体装置、表示モジュール及び電子機器 |
KR20180045477A (ko) * | 2016-10-26 | 2018-05-04 | 포항공과대학교 산학협력단 | 스위칭 제어 특성과 가파른 문턱 전압 이하 기울기를 갖는 문턱 스위칭 소자, 이의 제조방법 및 이를 포함하는 금속 산화물 저항 변화 소자 |
CN117461163A (zh) | 2021-06-09 | 2024-01-26 | 株式会社杰士汤浅国际 | 全固体电化学元件和硫-碳复合物 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981053A (ja) * | 1995-09-07 | 1997-03-28 | Casio Comput Co Ltd | 電界発光素子及びその駆動方法 |
JP4251377B2 (ja) * | 1997-04-23 | 2009-04-08 | 宇東科技股▲ふん▼有限公司 | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
JPH113048A (ja) * | 1997-06-10 | 1999-01-06 | Canon Inc | エレクトロ・ルミネセンス素子及び装置、並びにその製造法 |
JP3629939B2 (ja) * | 1998-03-18 | 2005-03-16 | セイコーエプソン株式会社 | トランジスタ回路、表示パネル及び電子機器 |
JP2000040924A (ja) * | 1998-07-24 | 2000-02-08 | Nec Corp | 定電流駆動回路 |
JP4229513B2 (ja) * | 1999-03-10 | 2009-02-25 | 三洋電機株式会社 | アクティブ型el表示装置 |
JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
JP4801260B2 (ja) * | 2000-01-17 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 電気器具 |
JP2001296843A (ja) * | 2000-02-08 | 2001-10-26 | Semiconductor Energy Lab Co Ltd | 半導体表示装置及び半導体表示装置の駆動方法 |
GB0008019D0 (en) * | 2000-03-31 | 2000-05-17 | Koninkl Philips Electronics Nv | Display device having current-addressed pixels |
KR100370286B1 (ko) * | 2000-12-29 | 2003-01-29 | 삼성에스디아이 주식회사 | 전압구동 유기발광소자의 픽셀회로 |
WO2002075709A1 (fr) * | 2001-03-21 | 2002-09-26 | Canon Kabushiki Kaisha | Circuit permettant d'actionner un element electroluminescent a matrice active |
JP4075505B2 (ja) * | 2001-09-10 | 2008-04-16 | セイコーエプソン株式会社 | 電子回路、電子装置、及び電子機器 |
JP4498669B2 (ja) * | 2001-10-30 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及びそれらを具備する電子機器 |
JP2008233933A (ja) * | 2001-10-30 | 2008-10-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP5487605B2 (ja) * | 2008-12-04 | 2014-05-07 | 富士ゼロックス株式会社 | 情報処理装置及びプログラム |
-
2008
- 2008-06-13 JP JP2008154818A patent/JP2008233933A/ja not_active Withdrawn
-
2009
- 2009-05-01 JP JP2009111787A patent/JP4637958B2/ja not_active Expired - Lifetime
-
2010
- 2010-06-14 JP JP2010134723A patent/JP4870221B2/ja not_active Expired - Lifetime
- 2010-12-27 JP JP2010289337A patent/JP4955097B2/ja not_active Expired - Lifetime
-
2011
- 2011-01-05 JP JP2011000362A patent/JP4870232B2/ja not_active Expired - Lifetime
- 2011-04-08 JP JP2011085915A patent/JP5073078B2/ja not_active Expired - Lifetime
- 2011-10-26 JP JP2011234595A patent/JP2012068653A/ja not_active Withdrawn
- 2011-12-12 JP JP2011270789A patent/JP5520920B2/ja not_active Expired - Lifetime
-
2012
- 2012-09-04 JP JP2012193982A patent/JP5111683B1/ja not_active Expired - Fee Related
- 2012-09-05 JP JP2012194646A patent/JP5645895B2/ja not_active Expired - Lifetime
-
2013
- 2013-06-20 JP JP2013129638A patent/JP5577435B2/ja not_active Expired - Lifetime
-
2014
- 2014-04-03 JP JP2014076654A patent/JP2014167631A/ja not_active Withdrawn
-
2015
- 2015-04-14 JP JP2015082355A patent/JP5986257B2/ja not_active Expired - Lifetime
- 2015-07-13 JP JP2015139361A patent/JP5860562B2/ja not_active Expired - Lifetime
- 2015-11-05 JP JP2015217180A patent/JP2016075916A/ja not_active Withdrawn
-
2017
- 2017-06-26 JP JP2017123830A patent/JP2017207762A/ja not_active Withdrawn
-
2019
- 2019-01-14 JP JP2019003976A patent/JP2019105843A/ja not_active Withdrawn
- 2019-02-27 JP JP2019034445A patent/JP6609076B2/ja not_active Expired - Lifetime
- 2019-04-30 JP JP2019087071A patent/JP6611974B2/ja not_active Expired - Lifetime
- 2019-12-20 JP JP2019230701A patent/JP6737947B2/ja not_active Expired - Lifetime
-
2020
- 2020-07-17 JP JP2020122803A patent/JP2020190739A/ja not_active Withdrawn
-
2022
- 2022-01-10 JP JP2022001985A patent/JP2022050569A/ja not_active Withdrawn
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6736599B2 (ja) | 表示装置 | |
JP6737947B2 (ja) | 発光装置 | |
JP6223523B2 (ja) | 発光装置 | |
JP4498669B2 (ja) | 半導体装置、表示装置、及びそれらを具備する電子機器 | |
JP2003223138A (ja) | 発光装置およびその駆動方法 | |
JP4044568B2 (ja) | 画素回路、発光装置及び半導体装置 | |
JP4044582B2 (ja) | 画素回路、発光装置、半導体装置及び電子機器 | |
JP2005352511A (ja) | 半導体回路及び電子機器 | |
JP2006072376A (ja) | 画素回路、発光装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191226 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191226 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6737947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |