JP6730424B2 - Ｘ線検出システム、ｘ線装置、並びに、ｘ線検出データを処理する装置及び方法 - Google Patents

Description

本発明は、Ｘ線源から照射され対象物を透過したＸ線を検出する検出器、及び、この検出器により検出されたＸ線データを処理するデータ処理装置に係り、特に、Ｘ線のスキャン方向に対して斜めに２次元配置のＸ線検出画素を有する検出器、及び、この検出器により検出されたＸ線データを処理するデータ処理装置に関する。

近年、公衆衛生や食品安全の観点から食品の内部に含まれているかもしれない異物の検査に対する必要性が高まっている。

このＸ線検査にも多くの手法があるが、脚光を浴びている検査法は、Ｘ線を用いて食品の内部の物質の情報を収集する方法である。そのための一例として、搬送用のベルトを挟んで対向するようにＸ線管と検出器を配置し、ベルト上に載せた検査対象の食品をＸ線で検査する、所謂、インライン形のＸ線検査装置が知られている。この装置の場合、検査対象の食品はベルト（ライン）に載せられて搬送され、Ｘ線管のＸ線照射野を通過する。このときのＸ線のスキャン方向はベルトの搬送方向に一致させている。

このように、Ｘ線管と検出器との間の空間（オブジェクト空間）を食品が通過すると、食品を透過したＸ線はベルトの下側の検出器で検出される。コンピュータ等の処理装置によって、その検出データに基づいて画像が作成される。この画像を例えばソフトウェアで画像処理することで、その食品の内部に紛れ込んでいるかもしれない異物の有無や種類を発見できる。また、検査対象は異物のみに限定されずに、Ｘ線で有意なコントラスト差が生まれるものであって、大きさや形状あるいは重量をより正確に求める必要がある対象物であってもよい。

このようなＸ線検査装置に搭載可能な検出器として、特許文献１に記載のＸ線検出器が知られている。このＸ線検出器は、各画素を成す検出エレメントを複数有したモジュールを複数備えた放射線検出器である。各画素は入射Ｘ線をその線量に応じた電気信号のデータに変換する。この検出器において、当該Ｘ線検出器のスキャン方向を第１のＸ軸と当該第１のＸ軸に直交する第１のＹ軸との内の一方の軸の方向に設定される。複数のモジュールは、第１のＸ軸及び第１のＹ軸のうちの少なくとも一方に沿って同一面上で既知幅の間隔を以って相互に隣接して配列される。複数のモジュールのそれぞれの複数の検出エレメントは、第１のＸ軸（及び第１のＹ軸）に対してそれぞれ斜めに設定され、且つ相互に直交した第２のＸ軸と第２のＹ軸に沿って２次元的に配列されている。

より具体的には、この特許文献１に記載のＸ線検出器は、Ｘ線量の低減や、モジュール間の隙間に画素が無いことを補う、所謂、ＧＡＰ補正を目的としている。この目的のために、複数のモジュールをスキャン方向に対して斜めに配置している。これにより、各モジュールの画素もスキャン方向に対して斜めに配置されるので、スキャン時に、モジュール間の隙間に相当する部分にも画素値が与えられ、検出器の不感帯が画像に及ぼす影響を大幅に軽減できる。

国際公開第2012/086648号 米国特許第５，９５２，６４６号明細書 日本国特開２０１０−１２５２４９号公報 日本国特開２０００−０６９３６９号公報 日本国特開２００４−３２５１８３号公報 日本国特開２００６−１０１９２６号公報

一般に、特許文献１に記載のＸ線検出器のように、スキャン方向に対してモジュール、即ち、それを構成する画素群をスキャン方向に対して斜めに配置する例は他にも多数ある。例えば、特許文献２〜６に記載の技術が挙げられる。

しかしながら、このようなＸ線検出器を使用する場合、その検出データ、即ち、フレームデータを、スキャン方向を一軸とする元の直交座標系のフレームデータに変換をする必要がある。この点について、上述した斜め配置のＸ線検出器を使用したシステムにおいては、例えばサブピクセル法を用いてフレームデータを元の直交座標系に沿ったフレームデータに変換している。

一方で、近年、食品等に混入した異物の検査に対する精度向上の要求が高まっている。この異物検査の装置の一つとして、インライン形のＸ線検査装置が知られている。この装置は、多数の食品を流れ作業として検査する場合に向いている。具体例を挙げると、この装置では、１分間に例えば６０ｍ進む搬送ベルトに検査対象の食品（例えば、ピーマン等の野菜、製造したパン等の食べ物、ブロック肉）が載せられる。ベルトの上方にはＸ線発生器が設置され、また、食品が載ったベルトの下側、つまり、循環するベルトの中にラインの幅全体をカバーする検出面を有する縦長のＸ線検出器が設置される。検出器から一定レートで出力されるフレームデータは、例えば、搬送ベルトの移動スピードに同期して相互に加算される。これにより、検査対象のＸ線断層像が生成され、検査に供される。

つまり、フレームデータを高速で処理する必要がある。処理の高速化は当然、画像生成を行う演算装置（ＣＰＵなど）の演算量（負荷）が大きくなる。そのような大きな演算量に耐えるには、複数の演算装置を併設するか、高速演算可能な演算装置を設置する等の解決策に帰着する。これは即ち、装置の部品コストの増大や大形化を招く。

そこで、本発明は、上述した従来のＸ線検査が抱える状況に鑑みてなされたもので、その目的は、オブジェクト空間において検出器の画素列がＸ線ビームのスキャン方向に対して斜めになるように配置した状態でスキャン方向へＸ線ビームのスキャンを行う場合に、前記スキャンの解像度劣化を最小に抑えながら、統計ノイズをも最小に抑えることでき、かつ、検出器から出力されるフレームデータをスキャン方向へ直交する座標系に変換するときの回路構成の大形化を回避できるとともに、その処理量を大幅に減らすことができるようにする、ことを目的とする。

上記目的を達成するため、本発明の典型的な一態様によれば、入射するＸ線の光子に応答した電気信号を出力する方形状の所定サイズの画素を、互いに直交した第１の直交座標系を成す行方向及び列方向に沿って複数、配置した２次元画素配列を備え、前記行方向がスキャン方向に対して所定角度を以って斜めになるように前記２次元画素配列を配置した検出器と、前記２次元画素配列の画素それぞれから一定周期で出力される電気信号を、２次元のフレームデータとして処理する処理部と、を備えたＸ線装置において、前記２次元画素配列は、前記スキャン方向の両端のいずれか一方からみたときに「Ｍ列×Ｎ個（Ｍは１以上の正の整数、Ｎは２以上の正の整数、且つＭ，Ｎは互いに素の関係）」分の画素群が単独で又は繰り返し出現し、且つ、その各画素群が成す四角形の対角線が前記スキャン方向と平行になるように前記所定角度を以って斜めに配置されており、前記処理部は、前記２次元画素配列の画素それぞれから一定周期で出力される前記フレームデータを、周期毎に、前記スキャン方向を行方向とし且つこの行方向に直交する列方向から成る、メモリ空間上の第２の直交座標系のフレームデータに変換する変換手段を備えたことを特徴とする。

本発明によれば、オブジェクト空間において検出器の画素列がＸ線ビームのスキャン方向に対して所定角度を以って斜めになるように配置した状態でスキャンが実行される。この場合、この画素の斜め配置により、スキャンの解像度劣化を最小に抑えながら、統計ノイズをも最小に抑えることできる。また、「Ｍ列×Ｎ個（Ｍは１以上の正の整数、Ｎは２以上の正の整数、且つＭ，Ｎは互いに素の関係）」分の画素群が成す四角形の対角線がスキャン方向と平行になるように設定している。このため、検出器から出力されるフレームデータをスキャン方向へ直交する座標系に変換するときの変換パターンが所定数に限定される。このため、再構成に要する回路構成及び処理量を大幅に減らすことができる。

添付図面において、
図１は、第１の実施形態に係る、Ｘ線装置としてのＸ線異物検査装置の構成の概要を説明するブロック図、 図２は、Ｘ線異物検査装置における、スキャン方向に対する検出器の斜め配置を説明する図、 図３は、光子計数型の検出器の複数のエネルギー領域と光子計数の頻度のプロファイルとを説明するグラフ、 図４は、Ｘ線異物検査装置の処理装置の概略構成を示すブロック図、 図５は、処理装置に搭載した受信回路、アフィン変換回路、及び並び替え回路の概略構成を示すブロック図、 図６は、斜め配置された検出器の画素配列（オブジェクト空間における画素配列、即ち第２の直交座標系Ｘ´ＹＺ´における２次元画素配列）から再構成空間における画素配列（第１の直交座標系ＸＹＺにおける２次元画素配列）への変換を説明する図、 図７は、斜め配置された検出器の画素配列（第２の直交座標系Ｘ´ＹＺ´における２次元画素配列）から再構成空間における画素配列への変換を説明する別の図、 図８は、上記変換を説明する詳細図、 図９は、アフィン変換回路の概略構成を説明するブロック図、 図１０は、画素の直交座標系変換に伴う変換パターンを模式的に表す説明図、 図１１は、アフィン変換回路のより詳細な構成を説明するブロック図、 図１２は、処理装置の並び替え回路により実行される画素の並び替え動作を説明図、 図１３は、第１の実施形態において実行される再構成処理を模式的に説明する図、 図１４は、第２の実施形態に係るＸ線装置（例えばＸ線異物検査装置）が採用している再構成回路の概略を示すブロック図、 図１５は、第２の実施形態における再構成処理の前処理として実行される画素分割を説明する図、 図１６は、第２の実施形態において実行される再構成処理を模式的に説明する図、 図１７は、斜め検出器を斜め配置するときのスキャン方向に対する斜め角度を、画素列の対角線を参照して設定するときの設定の変形例を説明する図、である。

以下、添付図面を参照して、本発明に係るＸ線装置の実施形態を説明する。
［第１の実施形態］

まず、図１〜図１３を参照して、Ｘ線装置の第１の実施形態を説明する。このＸ線装置は例えばＸ線異物検査装置として実施されるが、必ずしも、Ｘ線異物検査装置に限定されるものではない。

例えば、医療用のＸ線マンモグラフィ装置など、Ｘ線ビームを発生するＸ線源としてのＸ線発生装置と、Ｘ線を検出する複数の長方形（正方形も含む）の画素を備えたＸ線検出器と備え、Ｘ線ビームで検査対象（患者を含む）を一定のスキャン方向にスキャンする装置であればよい。スキャン方向は必ずしも直線でなくてもよく、２次元的又は３次元的にカーブしていてもよい。後述するように、Ｘ線検出器が備える複数の長方形（又は方形状の（正方形含む））の画素のうち、指定した画素から成る画素群に対して直線と見做せる程度の直線性を有するものであれば、上述のようにカーブした軌跡を辿るスキャン方向であってもよい。

図１に、このＸ線異物検査装置１の概要を示す。この装置１は、検査対象ＯＢを載せて運ぶ搬送ベルト１１の上側に配置したＸ線発生装置１２と、搬送ベルト１１の下側直下に配置したＸ線検出器１３（以下、単に検出器と呼ぶ）とを備える。さらに、このＸ線異物検査装置１は、検出器１３から出力されるデータ（フレームデータ）を処理する処理装置１４を備える。処理装置１４には、ユーザインターフェースとして機能する入力器１５及び表示器１６（表示モニタ）が、処理装置１４と通信可能に接続されている。

Ｘ線発生装置１２は、従来公知の構成を有し、高電圧発生装置２１と、この装置２１から駆動用の高電圧の供給を受けるＸ線管２２と、このＸ線管２２が発生するＸ線をコリメートするコリメータ２３とを備える。このため、Ｘ線発生装置１２から、後述する検出器１３の検出窓の形状に合わせた照射野を有するコーンビーム状のＸ線が照射される。

検出器１３も、それ自体は従来公知の構成を有する半導体素子で構成されている。検出器１３は、図２に示すように、複数のモジュールＭをライン状に繋いで構成され、これにより、細長い長方形の外形を有している。また、検出器１３は、その外形に応じて、全体として細長い長方形状のＸ線入射窓ＭＤ（その幅（検出幅）＝Ｗ））を有する。

各モジュールＭは、ＣｄＴｅ，ＣＺＴなどの半導体材料から成る検出層を例えば２０×８０個の画素Ｐ（各画素は、本実施形態では、例えば０．２ｍｍ×０．２ｍｍのサイズを持つ正方形）に成形した、Ｘ線から電気信号に直接変換する、所謂、直接変換型のＸ線検出要素である。この複数の画素Ｐを成す検出層の両面には、図示しないが、荷電電極と収集電極とが貼設されている。この両電極間にバイアス電圧が印加される。これにより、Ｘ線検出のための画素列層３１が構成される。

このモジュールＭを例えば、全部で２９個、縦列に並べることで、縦方向が約４７ｃｍ×横方向が０．４ｃｍの、前述したＸ線入射窓ＭＤ（画素数にして例えば、２０×２３４８個の画素がモジュール内で直交座標系に沿って配置されている）が形成される。このため、複数のモジュールＭ自体はライン状に並んでいるが、画素配列の点では、横方向にも複数の画素Ｐを有する２次元画素配列、即ち、画素列層３１を備えた、細長い長方形状の直接変換型の検出器として構成されている。

さらに、この検出器１３は、Ｘ線を様々なエネルギーを有するフォトンの集合であると見做して、それらのフォトンの個数をエネルギー領域別に計数可能な光子計数型（photon counting）の検出器である。このエネルギー領域としては、例えば図３に示すように、４つのエネルギー領域Ｂin_１〜Ｂin_４が設定されている。勿論、このエネルギー領域Ｂinの数は、光子数の計測に使用する全エネルー領域を複数に分けたものであればよい。

この検出器１３では、その画素Ｐ毎に、且つ、エネルギー領域Ｂin毎に、Ｘ線の強度が一定時間毎にフォトン数の計数値(累積値)として検出される。１個のフォトンがある画素Ｐに入射すると、そのエネルギー値に応じた波高値の電気パルス信号がその画素Ｐに発生する。この電気パルス信号の波高値、すなわちエネルギー値は、相応のエネルギー領域Ｂinに分類され、そのエネルギー領域Ｂinの計数値が１つ増える。この計数値は一定時間毎の累積値（デジタル値）として画素Ｐ毎且つそのエネルギー領域Ｂin毎に収集される。

この収集を担うデータ収集回路３２が画素列層３１の下面に例えばＡＳＩＣにより積層状態で作り込まれている。このデータ収集回路３２におけるサンプリング周波数を高い値に設定することで、例えば６６００ｆｐｓのフレームレートの一定周期で、例えば２０×２３４８個の画素それぞれからデジタル量の計数値として、しかも、エネルギー領域Ｂin毎に収集される。

このような直接変換型の検出器１３は、そのデータ収集回路３２も含めて、公知であり、例えば欧州特許公開 2 674 787号公報に示されている。

なお、検出器１３としては、必ずしも上述した直接変換型でなくてもよく、ＣｅＬａＣｌ_３検出器のように数十μm程度の直径のMicro Column状のシンチレータにＳｉＰＭ（ＭＰＰＣとも呼ぶ)を構成したフォトンカウンティング検出器であってもよい。また、検出器１３は、シンチレータと光電変換素子とを組み合わせた従来よく知られた積分型の検出器であってもよい。

この検出器１３は、図２に示すように、搬送ベルト１１の移動方向、即ちスキャン方向Ｚ（及びベルト幅方向Ｘ）に対して斜めに配設されている。これにより、各画素Ｐの正方形状の輪郭もスキャン方向Ｚ（及びベルト幅方向Ｘ）に対して斜めに傾いて配列されている。

具体的には、搬送ベルト１１の幅（Ｘ軸方向の幅）を約４５ｃｍとしたときに、その移動方向、すなわちスキャン方向Ｚに直交するベルト幅方向Ｘに対してα°（例えば略１４．０３６±０．５°）の傾斜をつけている。この傾き角度αは、１行に並べた、縦横の長さ（距離）の比が１：１である画素（即ち正方形の画素）を４個全体を１つの領域としてみたときの、その領域の対角線がスキャン方向Ｚに一致するように設定すると、後述するように、検出データを直交変換するための処理がより簡便になる。

処理装置１４は、図４に示すように、機能的には、検出器１３が出力するエネルギー領域Ｂin毎のフレームデータを受信する受信回路４１と、このフレームデータの直交軸をアフィン変換するアフィン変換回路４２と、このアフィン変換されたフレームデータを並び替える並替回路４３、この並び替えられたフレームデータにラミノグラフィー法（トモシンセシス法とも呼ばれる）を適用し、対象ＯＢの指定された１枚又は複数の断層面の断層像を再構成する再構成回路４４と、その再構成された１枚又は複数の断層面のデータから全画素合焦画像を作成する合焦画像作成回路４５と、を備える。

これらの回路４１〜４５の構成のうち、アフィン変換回路４２及び並替回路４３が本実施形態に特有のものであり、例えば、国際公報WO 2015/111728 A1の図６に記載のアフィン変換回路に取って代わり得るものである。このため、残りの受信回路４１、再構成回路４４、及び合焦画像作成回路４５は国際公報WO 2015/111728 A1の図６のもの同じ又は類似の構成及び機能を持たせればよい。なお、本実施形態に係る処理装置１４は、国際公報WO 2015/111728 A1の図６に記載の構成に比べて、後述するように、光子計数に特有のエネルギー領域毎に出力するフレームデータの種類を１つ増やしている点も相違する。しかしながら、この増加に伴う基本的な回路構成は同公報記載のものと同じである。

なお、この国際公報WO 2015/111728 A1の図６の回路は、パイプライン処理を行うハードウェア回路を用いて説明されているが、この回路を構成するには、ＣＰＵ（中央制御装置）やメモリなどを備えたコンピュータを用いてもよいし、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（field-programmable gate array）で構成してもよいことは勿論である。

本実施例においては、処理装置１４はＦＰＧＡを用いて構成され、パイプライン処理により動作させている。

図５において、受信回路４１は、検出器１３の出力端に接続されている。この受信回路４１は、信号編集回路４１Ａ、フレームデータ作成回路４１Ｂ、及び補正回路４１Ｃを備える。

検出器１３のデータ収集回路３２から、画素Ｐ毎であって且つエネルギー領域Ｂin毎（図３参照）に収集されたＸ線光子の一定時間毎の計数値（累積値）を示すデジタルデータが高速に（例えば６６００ＦＰＳ）シリアルに出力される。信号編集回路４１Ａは、このシリアルのデジタルデータを受信し、検出器１３の全画素Ｐ分の、エネルギー領域Ｂin毎のデータに編集して出力する。つまり、全画素Ｐのそれぞれに対するエネルギー領域Ｂin_１、Ｂin_２，Ｂin_３，及びＢin_４それぞれにおいて計数されたＸ線光子の計数値が、生のフレームデータとして順次出力される。この生のフレームデータは例えば、２０×２３４８の画素データから成り、エネルギー領域Ｂin毎に一定時間の周期で順次に出力される。

この生のフレームデータは、次段のフレームデータ作成回路４１Ｂに出力される。このフレームデータ作成回路４１Ｂは、順次、受信する生のフレームデータを使って、

・エネルギー領域Ｂin_１〜Ｂin_４までの４つのエネルギー領域の各対応する画素Ｐの画素値を画素毎に加算した合成フレームデータＦＤ_ＡＬＬ、

・下側から２番目のエネルギー領域Ｂin_２の生のフレームデータの画素値を、下側から１番目のエネルギー領域Ｂin_１のそれから差分した第１エネルギー領域フレームデータＦＤ_１、

・下側から３番目のエネルギー領域Ｂin_３の生のフレームデータの画素値を、下側から２番目のエネルギー領域Ｂin_２のそれから差分した第２エネルギー領域フレームデータＦＤ_２、及び、

・下側から４番目（つまり一番上位）のエネルギー領域Ｂin_４の生のフレームデータの画素値を、下側から３番目のエネルギー領域Ｂin_３のそれから差分した第３エネルギー領域フレームデータＦＤ_３を、それぞれ演算する。

一例であるが、これらのフレームデータのうち、合成フレームデータＦＤ_ＡＬＬがＸ線検査に用いられる。第１、第２、及び／又は、第３エネルギー領域フレームデータＦＤ_１、ＦＤ_２、及び／又は、ＦＤ_３は、異物の種類及び／又は性状を同定（推定又は特定）する、所謂、物質同定に使用されるデータである。このように、フレームデータ作成に際し、差分を採りＸ線管電圧を一番上側のエネルギー閾値ＴＨ４（図３参照）に設定し、それ以上のエネルギーのデータを画像化に寄与しないようにしている。これにより、各画素Ｐに入射するＸ線光子同士の重畳現象（パイルアップ）よって高い方のエネルギー領域で誤計数される誤差分を極力、抑制することができる。

この合成フレームデータＦＤ_all及び第１、第２及び第３エネルギー領域フレームデータＦＤ_１、ＦＤ_２及びＦＤ_３は、図６（Ａ）に示すように、ＸＺ面の２次元直交座標のＸ軸に対してα°（この例では略１４.０３６±０．５°）だけ傾いている。

ここで、今まで説明してきたスキャン方向（Ｚ軸方向）を一軸とする直交座標系を第１の直交座標系ＸＹＺと呼ぶ。これにより、上述した傾きα°に従って、検出器１３の長軸方向を一軸（Ｘ´軸）とする第２の直交座標系Ｘ´ＹＺ´を設定することができる。つまり、図６（Ａ）の場合、第２の直交座標系Ｘ´ＹＺ´は、第１の直交座標系ＸＹＺをそのＸＺ面においてＹ軸を中心にα°だけ時計方向に回転させたものである。

このフレームデータ作成回路４１Ｂから出力される４種類のフレームデータＦＤ_ａｌｌ、ＦＤ_１、ＦＤ_２及びＦＤ_３はそれぞれ次段の補正回路４１Ｃに送られる。この補正回路４１Ｃは、図５に示すように、合成フレーム用補正回路４１Ｃａ、第１の差分用補正回路４１Ｃｂ、第２の差分用補正回路４１Ｃｃ及び第３の差分用補正回路４１Ｃｄを個別に且つ相互に並列に備える。これらの補正回路４１Ｃａ〜４１Ｃｄには、システム側で予め判っている不良画素(dead pixel)に対する補正、濃度（intensity）に関する補正、及び画素値の均一性に関する補正等の補正情報がシステム側から供給される。これにより、補正回路４１Ｃａ〜４１Ｃｄは、それぞれ、重付け演算等、公知の手法を使って、フレームデータ毎且つその画素毎に予め指定されている補正処理を実行する。なお、濃度に関する補正には、フレームデータにＸ線のエネルギー領域毎に異なる重付けをして、特定のＸ線エネルギー領域を強調する等の処理も含まれる。

これらの補正処理されたフレームデータＦＤ_all、ＦＤ_１、ＦＤ_２及びＦＤ_３はそれぞれ次段のアフィン変換回路４２に送られる。このアフィン変換回路４２も、その４種類のフレームデータに対応して、図５に示すように、合成フレームデータ用及び第１〜第３の差分フレームデータ用の４つのアフィン変換回路４２Ａ、４２Ｂ〜４２Ｄをハードウェア回路として併設状態で備える。各アフィン変換回路４２Ａ（〜４２Ｄ）は、図６（Ａ）に示す斜めのフレームデータＦＤ_ａｌｌ（ＦＤ_１〜ＦＤ_３）をサブピクセル法に基づいて第１の直交座標系ＸＹＺのフレームデータに変換する。

このアフィン変換後のフレームデータＦＤ_ａｌｌ´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）を図６（Ｂ）に模式的に示す。サブピクセル法によれば、第１の直交座標ＸＹＺ上の画素Ｐ´の画素値は、その画素Ｐ´それぞれを占有し且つ構成する、第２の直交座標系Ｘ´ＹＺ´のフレームデータＦＤ_ａｌｌ（ＦＤ_１、ＦＤ_２、ＦＤ_３）の複数の隣接する画素の画素値と、それらの隣接する画素が上記各画素Ｐ´の面積全体に占める面積比の乗算値の合計値で表される。すなわち、図６（Ｃ）の例の場合、Ｐ´＝ｐ_１×ｒ_１＋ｐ_２×ｒ_２である。ここで、ｐ_１、ｐ_２は画素Ｐ１，Ｐ２の画素値、ｒ_１，ｒ_２は面積比である。同図（Ｃ）に示す画素Ｐ´の場合、斜めのフレームデータの端部であるので、ｒ_１＋ｒ_２＝ｒ_１２（＜１）となるが、実用的には、これで代替値とすることができる。

アフィン変換は、上述のように、面積比を用いたサブピクセル法の下で実行される。サブピクセル法はアフィン変換の一つの手法であって、これ以外の手法を用いてもよい。本実施形態では、このサブピクセル法に拠る演算を行うとき、図７（Ａ），（Ｂ）及び図８に詳述するように、検出器１３の画素Ｐの幾何学的な配置と検出器１３のスキャン方向（Ｚ軸方向）に対する傾斜角度αとの関係を考慮して、サブピクセル法の演算量を減らすことが大きな特徴になっている。なお、図７（Ｂ）は同図（Ａ）の一部領域を取り出して説明し、図８は図７（Ｂ）を拡大して説明している。

この特徴を詳述する。本実施形態の場合、第２の直交座標系Ｘ´ＹＺ´は、第１の直交座標系ＸＹＺに対してα°の傾斜角を以って図７（Ａ），（Ｂ）に示すように表される。複数のモジュールＭにより構成される検出器１３の２次元配列の複数の正方形の画素Ｐは、第２の直交座標系Ｘ´ＹＺ´に沿って格子状に配置されている。

まず、検出器１３は、本実施形態においては、２０×２３４８個の画素から成る２次元の画素配列を有する。つまり、斜めに傾いた第２の直交座標系Ｘ´ＹＺ´における横方向のＺ´軸方向（スキャン方向Ｚに対してα°の傾斜がある）に２０個（行）の画素Ｐが各列を成し、この列が縦方向であるＸ´軸方向に複数のモジュールＭを介して２３４８列並ぶ。本実施形態では、各画素Ｐは、２００μｍ×２００μｍの正方形である。なお、縦列方向において互いに隣接するモジュールＭは、画素Ｐの１辺のサイズと同じ大きさの隙間を空けて設けられる。

この幾何学的構成において、各行の画素Ｐのうち、左右端何れかの端から４個の連続する画素Ｐを１つの画素群Ｐgp（Ｐgp₁, Pgp₂, …, Ｐgpn）として捉える。これを模式的に示すと、図７（Ａ）（Ｂ）内の斜線部分（１つの画素群だけを示す）で表される。これにより、各列は５つの画素Ｐの群（画素群）Ｐgp（Ｐgp₁, Pgp₂, …Ｐgp5）で構成される。さらに、各画素群Ｐgpがその全体として成す領域（斜線部分）の長方形領域Ｒｅｃの対角線Ｌdiaがスキャン方向Ｚ、即ち、第１の直交座標系ＸＹＺの横軸方向Ｚと一致するように、傾斜角αが決められている。これにより、検出器１３の少なくともＸ線入射窓ＭＤはＺ軸方向（スキャン方向）又はＸ軸方向に対して傾斜角αだけ斜めに配置された、所謂、「斜め検出器」を構成している。本実施形態では、上述した幾何学的な条件から、一例として、傾斜角α°＝略１４.０３６±０．５°に設定されている。この「斜め検出器」の「斜め」とは、Ｘ線入射窓ＭＤの部分が斜め配置になっているという意味であって、検出器１３の例えばカバー部分は斜めに配置されていなくてもよい。

なお、上述した「画素群Ｐgp」は、第２の直交座標系Ｘ´ＹＺ´における仮想的なグループ化を示す。この「画素群Ｐgp」を構成する画素Ｐの数は必ずしも４個に限られない。どのような形状の長方形領域（正方形領域も含む）の対角線Ｌdiaをスキャン方向Ｚに一致させるか、つまり、検出器１３のスキャン方向への傾斜角αをどのように設定するかによって、仮想的に群を成す画素Ｐの数は変わる。これを示す変形例は後述する。

この仮想的な対角線Ｌdiaをスキャン方向Ｚに一致させることから、検出器１３の各列の画素Ｐは、Ｚ´軸方向に進むにつれて、図７（Ａ）から判るように、画素群Ｐgp（Ｐgp₁, Pgp₂, …）が繰返して現れることになる（但し、縦方向の上下端部では１回のみの出現し、Ｘ´方向に進むにつれて画素群Ｐgpの出現数は増える）。

この場合、図８に示すように、第２の直交座標系Ｘ´ＹＺ´おいてＸ´軸方向に相互に隣接する２段の画素群Ｐgpの領域Ｐgptwを想定する。この領域Ｐgptwにおいて、図８における左側下段の画素群Ｐgpの左側の画素（原画素）の左辺のＸ´軸方向の中点ｆと右側上段の画素群Ｐgpの右側の画素（原画素）の右辺のＸ´軸方向の中点ｆとを相互に結ぶ仮想的な線分ＳＧは、上記仮想的な対角線Ｌdiaは互いに平行になり、且つこの線分ＳＧとＺ軸方向（スキャン方向）は互いに平行になる。そこで、この線分ＳＧを４等分し、且つＺ軸方向（つまり対角線Ｌdia及び線分ＳＧ）に直交するように、Ｘ軸方向に沿った仮想的な線ＬＮを引く。ここで、「４等分」の「４」は各画素群Ｐgpを４個の画素Ｐで構成したことに拠る。なお、上述した傾斜角α°＝略１４.０３６±０．５°は、tanα＝１／４（ここで、分母の４は各画素群Ｐgpの数「４」を示す）と誤差とを考慮して決められている。また、各画素群Ｐgpを５個の画素で仮想的にグループ化するのであれば、「５等分」することが好都合である。

これにより、図８に示すように、画素群Pgp毎に、第１の直交座標系ＸＹＺにおける４つの画素Ｐ´が仮想的に画成される。なお、この点ｆの位置は必ずしも中点でなくてもよく、例えば原画素Ｐの外側辺の上下何れかの端Ｕ又はＬであってもよいし、任意の位置であってもよい。

各原画素Ｐが２００μｍ×２００μｍの正方形である場合、この仮想的に画成される画素Ｐ´のサイズは、図７（Ｂ）及び図８に示すように、正方形でなくなり、若干横長の長方形になる。具体的には、Ｚ軸方向（横方向）長さ：２０６．１５５μｍで、Ｙ軸方向（縦方向）長さ：１９４．０２９μｍになる。これにより、第２の直交座標系Ｘ´ＹＺ´における各画素群Ｐgpは、第１の直交座標系ＸＹＺにおける画素群Ｐgp´に仮想的に置き直される（変換される）。このため、第１の直交座標系ＸＹＺにおける全画素Ｐ´は、置き直された画素群Ｐgp´をＺ軸方向及びＹ軸方向に繰り返して出現させる構成を採る。さらに、各画素群Ｐgp´は、Ｘ´軸方向（斜めの方向）にずれながら置き直され、そのずれ量、すなわちＺ軸方向における隣接画素Ｐ´同士のずれ量（Ｘ´軸方向に並んだ互いに隣接する画素群Ｐgp´の中点ｆ同士のＺ軸方向のずれ量）は、ここの例では４８．５０７μｍである。

このため、第２の直交座標系Ｘ´ＹＺ´から第１の直交座標系ＸＹＺにサブピクセル法で画素を置き直し、即ち、変換するときの変換パターン（即ち、第１の直交座標系ＸＹＺのある注目画素を構成する第２の直交座標系Ｘ´ＹＺ´における複数の画素の位置とそれらの面積比との組合せ）は、４種類で済み、この４種類の変換パターン（又は外挿パターンとも呼ぶ）が繰り返し出現する。このため、この画素変換は、この４種類の変換パターンを繰り返し利用すればよい。

この変換パターンを詳述する。図８には、図７（Ｂ）を拡大して示す、各行に並んだ４つの画素Ｐ´（Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ）から成る画素群Ｐgp´を示す。図から判るように、第１の直交座標系ＸＹＺの各画素Ｐ´は、第２の直交座標系Ｘ´ＹＺ´の複数の画素Ｐ、つまり、互いに隣接する複数の原画素Ｐそれぞれの部分領域によって構成される。

このうち、例えば、第１の直交座標系ＸＹＺのある画素Ｐｂ（斜線部分）に着目すると、この画素Ｐｂは、第２の直交座標系Ｘ´ＹＺ´における互いに隣接する５個の画素の部分Ｓ１〜Ｓ５により構成され、それらの部分Ｓ１〜Ｓ５の面積比はＳ１：Ｓ２：Ｓ３：Ｓ４：Ｓ５（但し、Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４＋Ｓ５＝１）である。この５個の画素の画素値がＩ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５であるとすると、この注目画素Ｐｂの画素値Ｉｂは、サブピクセル法によって、
Ib=S1×I1+S2×I2+S3×I3+S4×I4+S5×I5 （１）
として求められる。

このことは他の画素Ｉａ，Ｉｃ，Ｉｄについても同様である。つまり、変換される各画素Ｐ´に上下左右の側から隣接した部分領域の画素の位置（上か、下か、左か、右かの位置）及び面積比のパターンは、図８に示すように４つの画素Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ（＝画素Ｐ´）で代表される。つまり、４種類の画素Ｐａ，Ｐｂ，Ｐｃ，Ｐｄを作成するための変換パターンで済み、これが画素群Ｐgp´毎に繰り返されることになる。
図９に、この４種類の変換パターンを模式的に示す。

このように、第１の直交座標系ＸＹＺの各画素Ｐ´（Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ）の画素値は、
・それぞれの画素Ｐ´の位置を指定し、
・指定された画素Ｐ´を構成する第２の直交座標系Ｘ‘ＹＺ’における隣接する複数の画素Ｐの位置と面積比と、それらの画素Ｐの画素値が判れば、求められる。

このうち、変換される画素Ｐ´（Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ）の位置、及び、これを成す部分領域の複数の原画素Ｐの位置は、回路設計によって、アフィン変換回路４２の設計により指定される。これにより、複数の原画素Ｐの画素値は回路上で各画素Ｐ´の画素値演算回路に与えられる。また、各画素Ｐ´に与える面積比はアフィン変換回路４２上に置いたメモリの中に予め格納させておけばよく、このメモリから定期的に読み出される。このため、各画素Ｐ´（Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ）の画素値は、与えられた複数の原画素Ｐの画素値それぞれに面積比を乗じて、加算することで簡単に求められる。

図１０及び図１１に、上述したサブピクセル法をパイプライン処理で行うときのブロック図の概要を例示する。各アフィン変換回路４２Ａ（４２Ｂ〜４２Ｄ）は、図１０に示すように、作成するフレームデータの種類毎に、アフィン変換用の４つの演算回路５１〜５４を備える。

この演算回路５１〜５４はそれぞれ図１１に示すように構成される。図１１には、上述した画素Ｐｂに対するサブピクセル法をパイプライン処理で実施する演算回路５２を中心に例示する。この演算回路５２によれば、受信回路４１から出力される、第２の直交座標系Ｘ´ＹＺ´において互いに隣接する５個の画素の画素値Ｉ１〜Ｉ５を入力回路６１が受ける。この入力回路６１は、その受信した画素値Ｉ１〜Ｉ５を一旦、保持した後、同期タイミングに合わせて後段の乗算器６３Ａ〜６３Ｅにそれぞれ出力する。このタイミング同期の下に、メモリ６２から面積占有率の比Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５を示すデータが読み出されて乗算器６３Ａ〜６３Ｅにそれぞれ送られる。これにより、乗算器６３Ａ〜６３Ｅのそれぞれにて前記式（１）中の乗算が実施される。さらに、乗算器５２Ａ〜５２Ｅの出力側には加算回路６４が設けられており、前記式（１）中の加算が実行される。この結果、加算回路６４から、直交座標軸を変換した、すなわち第１の直交座標系ＸＹＺに変換した注目画素Ｐｂの画素値Ｉｂが出力される。

第１の直交座標系ＸＹＺのその他の画素Ｐａ，Ｐｃ，Ｐｄに対しても同様の演算回路５１，５３，５４がパイプライン処理をする回路の中に併設される。これらの演算回路５１，５３，５４におけるメモリには、それぞれ、画素Ｐａ，Ｐｃ，Ｐｄを構成し且つ占有する複数の原画素の部分領域の面積比を示す情報が予め格納されている。図８から判るように、この面積比の数は画素Ｐａ〜Ｐｄの位置によって変わる。したがって、画素Ｐａ，Ｐｃ，Ｐｄについても、演算回路５１，５３，５４により同様に、画素値Ｉａ，Ｉｃ，Ｉｄがそれぞれ求められる。これにより、例えば１つの画素群Ｐgp₁を成す各画素Ｐ´のアフィン変換が併行して実行される。

このとき、アフィン変換（ここでは直交軸変換）は第２の直交座標系Ｘ´ＹＺ´から第１の直交座標系ＸＹＺに戻すために行われる。このため、変換後の各画素Ｐ´は元の原画素Ｐのように正方形にはならず、若干、横方向に延び且つ縦方向に縮んだ長方形になる。ここでは、図７（Ｂ）及び図８に示すように、２０６．１５５μｍ×１９４．０１９μｍの長方形状の画素Ｐ´になる。

上述した１つの画素群Ｐgp₁の４つの画素Ｐａ〜Ｐｄのアフィン変換が終わるタイミングで、演算回路５１〜５４の夫々の入力回路６１には、次の画素群Ｐgp_２の画素データＩ１〜Ｉ５が入力・保持されている。このため、入力回路６１は次の同期タイミングを以って上述したと同様に画素値Ｉ１〜Ｉ５を出力する。これにより、次の画素群Ｐgp_２を成す４つの画素Ｐ´のアフィン変換が併行して実施される。

以下、上述と同様に、第２の直交座標系Ｘ´ＹＺ´の画素に基づく第１の直交座標系ＸＹＺへの画素値のアフィン変換が、全画素群Ｐgp、即ち、検出器１３の全画素Ｐについて所定周期毎に繰り返し実行される。

さらに、この繰り返しは、４つのアフィン変換回路４２Ａ〜４２Ｄ夫々において同様に並行して実行される。このため、前述した４種類のフレームデータである、合成フレームデータ、及び、第１、第２、第３の差分フレームデータに対して、上述したアフィン変換が併行して且つ画素群毎に順次実行される。

このように、アフィン変換により第１の直交座標系ＸＹＺに変換された画素Ｐ´は、フレームデータＦＤ_ALL´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）の種類毎に、かつ画素毎に次段の並替回路４３の合成フレームデータ用、第１、第２、第３の差分フレームデータ用の４つの並替回路４３Ａ〜４３Ｄにそれぞれ出力される。

この４つの並替回路４３Ａ〜４３Ｄはそれぞれ、メモリと書込み／読出し回路とを備え、そのメモリの仮想空間に（つまり、メモリ空間上に又はメモリ上に）図１２に示す如く、書込み／読出し回路によって入力画素Ｐ´（例えば、２０６．１５５μｍ×１９４．０２９μｍ）を原画素Ｐの行毎に且つ列毎に順次マップする。ただし、このとき、単純に縦横の長さ（距離）を揃えて配置するのではなく、図１２に示すように、Ｚ軸方向（スキャン方向）に所定長さβ（＝４８．５０７μｍ）だけ、列毎に、ずらして斜めマップする。つまり、各画素Ｐ´は前述したように長方形の画素サイズを有し、第１の直交座標系ＸＹＺに沿った形状を成すが、フレームデータＦＤ_ａｌｌ´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）全体としては各画素Ｐ´がＺ軸方向にずれた斜め長方形の配置になっている。このずらし量βは、検出器１３のＺ軸方向に対する傾斜角度α＝１４．０３６°に沿わせたマッピングを行うためである。

このようにして生成されたフレームデータＦＤ_ａｌｌ´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）は、次段の再構成回路４４に送られる。この再構成回路４４では、図１３（Ａ）に模式的に示すように、フレームデータＦＤ_ａｌｌ´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）のずらし量βが無いもの見做して、例えば搬送ベルト１１の移動速度に同期させたシフト量（複数の画素同士の画素値を互いに加算するときの、画素を互いにスキャン方向にシフトさせる量）を以ってシフト加算（shift & add）処理が実行される。この結果、例えば、図１３（Ｂ）に模式的に示すように、斜め長方形（平行四辺形）の画像ＩＭ_ａｌｌ（ＩＭ_１、ＩＭ_２，ＩＭ_３）がシフト加算タイミング毎に再構成される。この再構成画像は更に合焦画像作成回路４５に送られ、例えば、前述したＷＯ２０１５／１１１７２８ Ａ１の図１１以降の説明に係る処理に付される。これにより、例えば異物検査用の合焦画像が作成される。また同公報に記載のように異物の物質同定が行ってもよい。
本実施形態にかかるＸ線装置によれば、以下のような様々な作用効果が得られる。

まず、検出器１３において、複数のモジュールＭを斜めに配置したため、この斜め配置に依る、モジュール間のギャップによる画像の欠落を緩和する効果がある。加えて、後述するようにスキャン時の再構成空間、すなわちオブジェクト空間に合わせた画素の構成する軸を変換（アフィン変換）する際にサブピクセル法に従って近傍の複数画素から画素値を決める。このため、画素間の様々なバラツキ要素（画素の製造精度のバラツキやフォトンノイズなど）を抑える効果を生じる。これにより、ノイズがより少ない画像を作成することができる。さらに、複数のモジュールＭを斜めに配置しているので、解像度劣化を極小に押さえ、かつデジタル的な非等方な分解能の歪みを軽減できる

また、スキャン方向（Ｚ軸方向）に対して検出器１３を約１４.０３６°だけ傾斜させたとき、スキャン方向は、正方形状の複数の画素Ｐ、即ち縦横方向に等方の分解能を持つ複数の画素列（即ち、上述した４つの画素Ｐから成る画素群Ｐgpn）の対角線Ｌdiaの方向と一致する。これは、検出器１３をスキャン方向に対して極端に傾けることなく、また斜めに傾斜させたことの上記効果を発揮できる。

また、かかる斜め配置を定義する第２の直交座標系Ｘ´ＹＺ´から再構成用の第１の直交座標系ＸＹＺに画素をアフィン変換するときの変換パターンが限られている。このため、アフィン変換に要するメモリ容量が少なくて済む。

このように、この対角線Ｌdiaを利用する検出器１３の斜め配置の構成は、モジュール間のギャップの画素欠落を補うことは勿論、ある程度のスキャン幅を確保しかつ検出器の長さを確保したいこと、さらには、アフィン変換に伴う回路構成及び演算量の低減化に寄与する。このため、この対角線Ｌdiaに基づく斜め配置は、様々な視点から最適且つ合理的である。
（第２の実施形態）

上述した第１の実施形態では、再構成回路４４は図１２の如く作成された斜め長方形のフレームデータＦＤ_ａｌｌ´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）を受け、そのままスキャン方向（Ｚ軸方向）におけるずらし量βが無いもの見做して、つまり、このずらし量βを無視してシフト加算を行った。しかし、この再構成は更に以下のように変形してもよい。

まず、この変形例に係る装置は、再構成回路８１を備える。この再構成回路８１は前述した再構成回路４４に置き替えて配置され、例えばＦＰＧＡ（field-programmable gate array）で構成される。

この再構成回路８１は、図１２に示したフレームデータＦＤ_ａｌｌ´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）を受信する画素分割回路８２と、この画素分割回路８２により分割された画素データを記憶するメモリ８３とを備える。画素分割回路８２は、図１２に示す斜め長方形のフレームデータＦＤ_ａｌｌ´（ＦＤ_１´、ＦＤ_２´、ＦＤ_３´）の画素の面積を１／４に分割して、より木目の細かい矩形（例えば９７．０１５μｍ×１０３．０７７５μｍ）の小画素Ｐ²から成るフレームデータＦＤ_ａｌｌ ²（ＦＤ_１´、ＦＤ_２ ²、ＦＤ_３ ²）を作成する。

この作成のときに、画素分割回路８２は重付けテーブル８４から、元の画素Ｐ´を小画素Ｐ²に分割するときに必要な重み付係数（前述したサブピクセル法に拠る変換パターン）を読み出し、この重み付係数を各画素Ｐ´の画素値に乗じて小画素Ｐ²を作成する。このとき、図１５から判るように、元の画素Ｐ´とこれを４分割した小画素Ｐ´との幾何学的関係は至ってシンプルであり、１６通りの重付け係数を以って簡単な処理で分割できる。このため、演算負荷が軽くなる。

さらに、画素分割回路８２は、スキャン方向（Ｚ軸方向）における画素列毎のずらし量β／２を維持しつつ、それらの小画素Ｐ²から成るフレームデータＦＤ_ａｌｌ ²（ＦＤ_１´、ＦＤ_２ ²、ＦＤ_３ ²）の画素データをメモリ８３に保存する。

この再構成回路８１は、図１４に示すように、処理回路８５を備えている。この処理回路８５は例えばＣＰＵとして動作するよう構成されている。この処理回路８５は、例えば入力器１５を介して又はデフォルト設定により表示要求を受信すると、その表示要求に応じて演算器８６に指令を送り、演算器８６にメモリ８３からフレームデータＦＤ_ａｌｌ ²（ＦＤ_１´、ＦＤ_２ ²、ＦＤ_３ ²）の読み出しを実行させる。

演算器８６は、画素が斜め長方形にマッピングされたフレームデータＦＤ_ａｌｌ ²（ＦＤ_１´、ＦＤ_２ ²、ＦＤ_３ ²）を座標変換によって第１の直交座標系ＸＹＺに変換して、図１６（Ａ）に模式的に示すフレームデータＦＤ_{ａｌｌ−ｏｒ}（ＦＤ_１−ｏｒ、ＦＤ_２−ｏｒ、ＦＤ_３−ｏｒ）を作成し、このフレームデータＦＤ_{ａｌｌ−ｏｒ}（ＦＤ_１−ｏｒ、ＦＤ_２−ｏｒ、ＦＤ_３−ｏｒ）をシフト加算によって再構成する。この再構成により、図１６（Ｂ）に示すように、第１の直交座標系ＸＹＺにマッピングされた再構成画像ＩＭ_{ａｌｌ−ｒｅ}（ＩＭ_１−ｒｅ、ＩＭ_２−ｒｅ、ＩＭ_３−ｒｅ）が生成され、この再構成画像が表示器１６に表示される。

なお、演算器８６は、メモリ８３から読み出したフレームデータＦＤ_ａｌｌ ²（ＦＤ_１´、ＦＤ_２ ²、ＦＤ_３ ²）を表示用の処理ではなく、例えば物質同定等の他の処理に用いるように構成してもよい。その場合には、図１６（Ａ）に示すフレームデータＦＤ_{ａｌｌ−ｏｒ}（ＦＤ_１−ｏｒ、ＦＤ_２−ｏｒ、ＦＤ_３−ｏｒ）への座標変換は必ずしも必須ではなく、斜め長方形のフレームデータＦＤ_ａｌｌ ²（ＦＤ_１´、ＦＤ_２ ²、ＦＤ_３ ²）をそのまま処理するようにしてもよい。

このように第２の実施形態に係るＸ線装置によれば、前述した第１の実施形態で得られた作用効果に加え、上述した画素分割に拠るより木目の細かい画素から成るフレームデータが得られるので、これに基づく様々な処理をより高精度に行うことができる。さらに、表示要求があった場合、第１の直交座標系ＸＹＺにおける再構成画像ＩＭ_{ａｌｌ−ｒｅ}（ＩＭ_１−ｒｅ、ＩＭ_２−ｒｅ、ＩＭ_３−ｒｅ）を表示するので、画像のよじれも無くなり、見易く且つより高精細な画像を提供できる。
（変形例）

前述した第１及び第２の実施形態では、各画素群ＰgpnがＸ´方向及びＺ´方向に１列４行の画素列から成る例を示したが、１列３行（図１７（Ａ）参照）、１列５行（図１７（Ｂ）参照）、更には、２列５行（図１７（Ｃ）参照）などの画素列であってもよい。つまり、これを総括すると、「複数のモジュールＭが供する２次元画素配列は、スキャン方向の両端のいずれか一方からみたときに「Ｍ列×Ｎ個（行）（Ｍは１以上の正の整数、Ｎは２以上の正の整数、且つＭ，Ｎは互いに素の関係）」分の画素群が単独で又は繰り返し出現し、且つ、その各画素群が成す四角形の対角線が前記スキャン方向と平行になるように前記斜めに配置される」と言える。前述した変換パターンは、３通り（図１７（Ａ）の場合）、５通り（図１７（Ｂ）の場合）、８通り（図１７（Ｃ）の場合）で済む。勿論、検出器１３の各画素Ｐは必ずしも正方向である必要はなく、長方形であってもよい（図１７（Ｃ）参照）。このような変形例にあっても、上述した斜め配置に因る画素欠落分の補償、演算の簡単化等の作用効果を得ることができる。

一方、前述したＷＯ２０１５／１１１７２８ Ａ１に記載の多断層再構成の処理を簡素化でき、その結果、再構成アーチファクトの少ない画像を提供することもできる。
また、前述した第１、第２の実施形態及びその変形例において、画像再構成された又はマッピングを経た画像再構成により得られた画素を有する再構成画像において、画像表示はそのまま行い、距離計測及び角度計測の少なくとも一方を含む計測を行う場合にのみ、画素のサイズを補償した計測を行うようにしてもよい。この処理は、処理装置１４又は演算器８６に実行することができる。
さらに、前述した第１、第２の実施形態及びその変形例において、表示器１６として、表示の縦横距離比が同じになるように調整可能なモニタを採用することができる。この場合、表示器１６により非等方性画素を有する再構成画像を表示する場合、その表示器１６に縦横距離比が１：１になるように指示し、この表示器１６に、その画面上で、縦横距離比が１：１に調整させる。その上で、この再構成画像上で、距離計測及び角度計測の少なくとも一方を含む計測を許容するように構成することもできる。これらの処理は、入力器１５及び処理装置１４又は演算器８６により機能的に構成されるインターフェース手段によって実行可能である。

１ Ｘ線装置（Ｘ線異物検査装置）
１２ Ｘ線発生装置
１３ 検出器
１４ 処理装置（処理部を構成する）
１５ 入力器（表示指示手段を構成する）
１６ 表示器（表示モニタを構成する）
２２ Ｘ線管
３１ 画素列層（２次元画素配列を備える）
４１ 受信回路（変換手段の一部を成す）
４１Ａ 信号編集回路
４１Ｂ フレームデータ作成回路
４１Ｃ 補正回路
４２ アフィン変換回路（変換手段の一部を成す）
４３ 並替回路（再配置手段を構成する）
４４、８１ 再構成回路（信号処理手段。画像再構成手段を構成する）
４５ 合焦画像作成回路
６１ 入力回路（第１の特定手段及び第２の特定手段を成す）
６２ メモリ（記憶手段を構成する）
６３Ａ〜６３Ｅ 乗算器（フレームデータ変換手段の一部を成す）
６４ 加算回路（フレームデータ変換手段の一部を成す）
８２ 画素分割回路（分割手段を構成する）
８３ メモリ
８４ 重付けテーブル
８５ 処理回路
８６ 演算器（マッピング手段を構成する）
Ｍ モジュール
Ｐ、Ｐ´、Ｐ² 画素
ＸＹＺ 第１の直交座標系（再構成に必要な座標系）
Ｘ´ＹＺ´ 第２の直交座標系（検出器の斜め配置に沿う座標系）

Claims (24)

1. 入射するＸ線の光子に応答した電気信号を出力する方形状の所定サイズの画素を、互いに直交した第１の直交座標系を成す行方向及び列方向に沿って複数、配置した２次元画素配列を備え、前記行方向がスキャン方向に対して所定角度を以って斜めになるように前記２次元画素配列を配置した検出器と、
   前記２次元画素配列の画素それぞれから一定周期で出力される電気信号を、２次元のフレームデータとして処理する処理部と、を備えたＸ線装置において、
   前記２次元画素配列は、前記スキャン方向の両端のいずれか一方からみたときに「Ｍ列×Ｎ個（Ｍは１以上の正の整数、Ｎは２以上の正の整数、且つＭ，Ｎは互いに素の関係）」分の画素群が単独で又は繰り返し出現し、且つ、その各画素群が成す四角形の対角線が前記スキャン方向と平行になるように前記所定角度を以って斜めに配置されており、
   前記処理部は、
   前記２次元画素配列の画素それぞれから一定周期で出力される前記フレームデータを、周期毎に、前記スキャン方向を行方向とし且つこの行方向に直交する列方向から成る、メモリ空間上の第２の直交座標系のフレームデータに変換する変換手段を備えたことを特徴とするＸ線装置。
2. 前記変換手段は、前記２次元画素配列の画素それぞれから一定周期で出力される前記フレームデータを、周期毎に、前記第２の直交座標系の前記列方向の軸と前記対角線との交点とにより決まる、当該第２の直交座標系のフレームデータに変換するように構成されていることを特徴とする請求項１に記載のＸ線装置。
3. 前記処理部は、
   前記変換手段により変換された前記第２の直交座標系のフレームデータそれぞれを、周期毎に、前記メモリ空間上で、当該第２の直交座標系の行毎に所定量ずつ前記スキャン方向にずらすことにより前記列方向に並ぶ各画素が、当該列方向に向きつつ且つ前記所定角度に沿って斜めに再配置したフレームデータを生成する再配置手段と、
   この再配置手段により周期毎に再配置された前記フレームデータに基づいて前記処理を行う信号処理手段と、を
   備えたことを特徴とする請求項１又は２に記載のＸ線装置。
4. 前記「Ｍ列×Ｎ」個のＭは１列であり、Ｎは４個であることを特徴とする請求項１，２，又は３に記載のＸ線装置。
5. 前記変換手段は、
   前記第１の直交座標系において幾何学的に同じ繰り返しで配置されている前記「Ｍ列×Ｎ個」の画素群の、当該第１の直交座標系における位置を、画素群毎に、特定する第１の特定手段と、
   前記第１の直交座標系における前記各画素群を成す画素の位置をそれぞれ特定する第２の特定手段と、
   前記第２の特定手段により特定される、前記各画素群を成す各画素が前記第２の直交座標系を成す各画素において部分的に占める当該画素の位置と、当該第２の直交座標系の前記各画素を構成しかつ当該部分的な画素部分に隣接した１つ又は複数の画素部分の面積の比とを示す変換情報を予め記憶した記憶手段と、
   前記第１の特定手段により特定される前記画素群毎に、且つ、前記第２の特定手段により特定される前記各画素群の画素毎に、前記変換情報に基づくサブピクセル法を実施して前記第１の直交座標系のフレームデータから前記第２の直交座標系のフレームデータに変換するフレームデータ変換手段と、を備えたことを特徴とする請求項１〜４の何れか一項に記載のＸ線装置。
6. 前記２次元画素配列の画素それぞれから出力される前記フレームデータを、前記メモリ空間上で、前記「Ｍ列×Ｎ個」分の前記画素群毎に、前記Ｍ列分の前記画素群及び前記Ｎ個分の前記画素群のうちの少なくとも一方の画素群を、当該画素群を成す前記画素よりも小さいサイズの画素に分割する分割手段を備え、
   前記第１の特定手段は、
   前記分割手段により分割された前記画素群の、前記第１の直交座標系における位置を、当該分割された前記画素群毎に特定するように構成されている、請求項５に記載のＸ線装置。
7. 前記信号処理手段は、前記再配置手段により再配置され且つ前記スキャンされたフレームデータ基づいて画像を再構成する画像再構成手段を備える請求項３に記載のＸ線装置。
8. 前記画像再構成手段は、
   前記再配置手段により再配置された、前記所定角度を呈する斜めの方向に沿って再配置された画素を、前記行方向の位置的なずれ量が無い直交座標系の画素と見做して２次元画像に再構成するように構成したことを特徴とする請求項７に記載のＸ線装置。
9. 前記画像再構成手段は、
   前記行方向のずれ量に応じて、且つ、前記画像再構成手段により得られた再構成画像の画素が有している画素サイズを維持して、前記行方向のずれ量が無い前記直交座標系の画像にサブピクセル法でマッピングするマッピング手段を備えたことを特徴とする請求項８に記載のＸ線装置。
10. 前記画像再構成手段又は前記マッピング手段により得られた画素を有する再構成画像において、画像表示はそのまま行い、距離計測及び角度計測の少なくとも一方を含む計測を行う場合にのみ、画素のサイズを補償した計測を行う計測手段を有する請求項９に記載のＸ線装置。
11. 表示の縦横距離比が同じになるように調整可能な表示モニタと、
    前記表示モニタで非等方性画素を有する再構成画像を表示する場合、当該表示モニタに前記縦横距離比が１：１になるように指示する表示指示手段と、
    この表示モニタに表示された前記縦横距離比が１：１に調整された前記再構成画像上で、距離計測及び角度計測の少なくとも一方を含む計測を許容する請求項８に記載のＸ線装置。
12. 前記検出器は、前記Ｘ線の光子の入射に応答し、そのＸ線の強度に応じた前記電気信号を直接、出力する直接変換型の半導体検出器であることを特徴とする請求項１〜１１の何れか一項に記載のＸ線装置。
13. 前記検出器の２次元画素配列の前記各画素は、その縦横のサイズが同じである等方サイズの画素から成り、
    前記変換手段により変換された前記第２の直交座標系における前記各画素は、その縦横のサイズが互いに異なる非等方サイズの画素から成る
    ことを特徴とする請求項１〜１２の何れか一項に記載のＸ線装置。
14. 前記検出器の２次元画素配列の前記各画素は、その縦横のサイズが互いに異なる非等方サイズの画素から成ることを特徴とする請求項１〜１２の何れか一項に記載のＸ線装置。
15. Ｘ線を検出する検出器を備え、
    この検出器は、
    入射するＸ線の光子に応答した電気信号を出力する方形状の所定サイズの画素を、互いに直交した第１の直交座標系を成す行方向及び列方向に沿って複数、配置した２次元画素配列の層を備え、
    前記検出器は、前記２次元画素配列の層の前記行方向がスキャン方向に対して所定角度を以って斜めになるように配置され、
    前記２次元画素配列は、前記スキャン方向の両端のいずれか一方からみたときに「Ｍ列×Ｎ個（Ｍは１以上の正の整数、Ｎは２以上の正の整数、且つＭ，Ｎは互いに素）」分の画素群が単独で又は繰り返し出現し、且つ、その各画素群が成す四角形の対角線が前記スキャン方向と平行になるように前記所定角度を以って斜めに配置されている、ことを特徴とするＸ線検出システム。
16. 前記検出器は、２次元配列の画素を有するモジュールを空隙を介して互いに隣接して配置した複数のモジュールを備えていることを特徴とする請求項１５に記載のＸ線検出システム。
17. 前記Ｘ線検出システムは、
    前記Ｘ線を発生するＸ線発生器と、前記検出器と、を備え、
    前記Ｘ線発生器及び前記検出器の間に形成されるオブジェクト空間を、前記スキャン方向に沿って検査対象物、又は、当該Ｘ線発生器及び当該検出器の組を、互いに一方が他方に対して相対的に移動させるＸ線検査装置に搭載されている請求項１５又は１６に記載のＸ線検出システム。
18. 請求項１５に記載のＸ線検出システムから出力されるデータを処理するデータ処理装置において、
    前記２次元画素配列の画素それぞれから一定周期で出力される前記電気信号を、２次元のフレームデータとして受信する受信手段と、
    この受信手段により受信された前記フレームデータを、周期毎に、前記スキャン方向を行方向とし且つ当該行方向に直交する列方向から成る、メモリ空間上の第２の直交座標系のフレームデータに変換する変換手段と、を備えたことを特徴するデータ処理装置。
19. 前記変換手段は、前記２次元画素配列の画素それぞれから一定周期で出力される前記フレームデータを、周期毎に、前記第２の直交座標系の前記列方向の軸と前記対角線との交点とにより決まる、当該第２の直交座標系の前記フレームデータに変換するように構成されていることを特徴とする請求項１８に記載のデータ処理装置。
20. 前記変換手段により変換された前記第２の直交座標系の前記フレームデータそれぞれを、周期毎に、前記メモリ空間上で、当該第２の直交座標系の行毎に所定量ずつ前記スキャン方向にずらすことにより前記列方向に並ぶ各画素が、当該列方向に向きつつ且つ前記所定角度を以って斜めに再配置したフレームデータを生成する再配置手段と、
    この再配置手段により周期毎に再配置された前記フレームデータに基づいて前記処理を行う信号処理手段と、を
    備えたことを特徴とする請求項１８または１９に記載のデータ処理装置。
21. 前記「Ｍ列×Ｎ」個のＭは１列であり、Ｎは４個であることを特徴とする請求項２０に記載のデータ処理装置。
22. 前記変換手段は、
    前記第１の直交座標系において幾何学的に同じ繰り返しで配置されている前記「Ｍ列×Ｎ個」の画素群の、当該第１の直交座標系における位置を、画素群毎に、特定する第１の
    特定手段と、
    前記第１の直交座標系における前記各画素群を成す画素の位置をそれぞれ特定する第２の特定手段と、
    前記第２の特定手段により特定される、前記各画素群を成す各画素が前記第２の直交座標系を成す前記各画素において部分的に占める当該画素の位置と、当該第２の直交座標系の前記各画素を構成しかつ当該部分的な画素部分に隣接した１つ又は複数の画素部分の面積の比とを示す変換情報を予め記憶した記憶手段と、
    前記第１の特定手段により特定される前記画素群毎に、且つ、前記第２の特定手段により特定される前記各画素群の前記画素毎に、前記変換情報に基づくサブピクセル法を実施して前記第１の直交座標系の前記フレームデータから前記第２の直交座標系の前記フレームデータに変換するフレームデータ変換手段と、を備えたことを特徴とする請求項１８〜２１の何れか一項に記載のデータ処理装置。
23. 請求項１５に記載のＸ線検出システムから出力されるデータを処理するデータ処理方法において、
    前記２次元画素配列の画素それぞれから一定周期で出力される信号を、２次元のフレームデータとして受信し、
    この受信手段により受信された前記フレームデータを、周期毎に、メモリ空間において、前記対角線と、前記スキャン方向を行方向とし且つ当該行方向に直交する列方向から成る第２の直交座標系のフレームデータに変換する、ことを備えたことを特徴するデータ処理方法。
24. 前記変換された前記第２の直交座標系の前記フレームデータそれぞれを、周期毎に、前記メモリ空間上で、当該第２の直交座標系の行毎に所定量ずつ前記スキャン方向にずらすことにより前記列方向に並ぶ各画素が、当該列方向に向きつつ且つ前記所定角度に沿って斜めに再配置したフレームデータを生成し、
    この再配置により周期毎に生成される前記フレームデータに基づいて前記処理を行う、ことを特徴とする請求項２３に記載のデータ処理方法。

Images