JP6719236B2 - 発振回路、昇圧回路及び半導体装置 - Google Patents

発振回路、昇圧回路及び半導体装置 Download PDF

Info

Publication number
JP6719236B2
JP6719236B2 JP2016055584A JP2016055584A JP6719236B2 JP 6719236 B2 JP6719236 B2 JP 6719236B2 JP 2016055584 A JP2016055584 A JP 2016055584A JP 2016055584 A JP2016055584 A JP 2016055584A JP 6719236 B2 JP6719236 B2 JP 6719236B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
supply voltage
voltage
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016055584A
Other languages
English (en)
Other versions
JP2017175183A (ja
Inventor
正哉 村田
正哉 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016055584A priority Critical patent/JP6719236B2/ja
Priority to KR1020170033311A priority patent/KR102198205B1/ko
Priority to US15/460,906 priority patent/US10193535B2/en
Priority to TW106108635A priority patent/TWI698087B/zh
Priority to CN201710160230.8A priority patent/CN107204756B/zh
Publication of JP2017175183A publication Critical patent/JP2017175183A/ja
Application granted granted Critical
Publication of JP6719236B2 publication Critical patent/JP6719236B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、高電源電圧時に消費電力を低減できる発振回路に関する。
電気的にデータを消去・書き込み・読み出しできるＥＥＰＲＯＭ等の不揮発性メモリでは、消去・書き込み動作時において、選択されたメモリセルに電源電圧ＶＤＤ以上の高電圧を印加する必要がある。入力電圧を昇圧するチャージポンプ回路を用いて所望の高電圧を発生させている。
チャージポンプ回路を用いた昇圧回路の出力電流は以下の式で表される。
Figure 0006719236
 ここでＴＣＬＫは発振回路のクロック信号の発振周期、ｆＣＬＫは発振回路の出力クロック信号の発振周波数、ＣＣＰはチャージポンプ回路のコンデンサ容量、ＶＣＬＫはクロック信号の振幅（＝電源電圧ＶＤＤ）である。
（１）式より、メモリセルに供給する出力電流ＩＯＵＴは、電源電圧ＶＤＤに比例している。高電源電圧時において必要以上に出力電流ＩＯＵＴを供給することになる。結果として消費電流・消費電力が大きく増加してしまう課題があった。
このような課題を解決するために、次のような技術が提案されている。（例えば、特許文献１参照）
図５は、従来の発振回路の一例を示す回路図である。
直列に接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるインバータ回路３を奇数段縦続接続して環状させるリングオシレータ回路である。インバータ回路３にそれぞれ定電流素子２を接続している。それぞれの定電流素子２は電源回路１に接続する。
リングオシレータ回路を構成しているインバータ回路３のゲート容量Ｃｇに充放電される電荷Ｑは以下の式で表される。
Figure 0006719236
 ここで、ＩＢＩＡＳは充放電電流、ｔは充放電時間である。
（２）式を変形することにより、充放電時間ｔと発振周波数ｆＣＬＫはそれぞれ以下の式で表される。
Figure 0006719236
Figure 0006719236
 電源回路１が安定動作するのに十分な電源電圧領域において、充放電電流ＩＢＩＡＳは定電流素子２で決まる。充放電電流ＩＢＩＡＳは電源電圧ＶＤＤによらず一定と考えられる。したがって、インバータ回路３のゲート容量Ｃｇと充放電電流ＩＢＩＡＳが定数と考えられる。（３）式、（４）式より、充放電時間ｔは電源電圧ＶＤＤに比例し、発振周波数ｆＣＬＫは電源電圧ＶＤＤに反比例することとなる。
このように構成された発振回路１０を使用することで、電源電圧ＶＤＤの上昇に対して、発振周波数ｆＣＬＫは低減できる。出力電流ＩＯＵＴを抑えることができ、低消費電流・低消費電力が可能となる。
特許第３５５３５０８号公報
しかしながら近年、半導体装置にさらなる低電源電圧化が進んでいる。昇圧回路を内蔵する半導体装置が低電源電圧時においても安定して動作するためには、低電源電圧時の発振周波数を上げる必要がある。従来技術の発振回路のままで発振周波数を上げると、低電源電圧時の発振周波数のみでなく、全体的に発振周波数を上げてしまうことになる。このため、高電源電圧時の消費電流・消費電力が必要以上に増加してしまう課題が再浮上している。
本発明は、上記課題を解決するため、発振回路のリングオシレータ回路において、インバータ回路のＰＭＯＳトランジスタの基板を電源電圧ＶＤＤに接続している。インバータ回路のＰＭＯＳトランジスタのソースをインバータ回路の供給電流を制御する第１の定電流素子のＰＭＯＳトランジスタのドレインに接続している。第１の定電流素子のＰＭＯＳトランジスタのソースを、電源電圧ＶＤＤが所定の電圧以上になった時に定電圧となる第２の電源電圧ＶＲＥＧに接続している。
本発明では、上記のように構成された発振回路のリングオシレータ回路を使用することで、所定の電圧よりも高い電源電圧時において、インバータ回路のＰＭＯＳトランジスタのソースと基板間で電位差が発生する。基板バイアス効果により、閾値電圧が上昇し、インバータ回路の反転時間（＝充放電時間ｔ）が従来技術よりも長くなる。発振周波数を従来技術よりも低減でき、消費電流・消費電力の低減が実現できる。
本実施形態の発振回路の一例を示す回路図である。 本実施形態の発振回路の電源回路の一例を示す回路図である。 本実施形態の電源電圧ＶＲＥＧと電源電圧ＶＤＤの関係をグラフである。 本実施形態の昇圧回路の一例を示す回路図である。 従来の発振回路の一例を示す回路図である。
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本実施形態の発振回路１０の一例を示す回路図である。直列に接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるインバータ回路３を奇数段縦続接続して環状させるリングオシレータ回路である。インバータ回路３にそれぞれ定電流素子２を接続している。それぞれの定電流素子２は電源回路１に接続している。インバータ回路３のＰＭＯＳトランジスタの基板は電源電圧ＶＤＤに接続している。インバータ回路３のＰＭＯＳトランジスタのソースは供給電流を制御する第１の定電流素子であるＰＭＯＳトランジスタＭＰ１のドレインに接続する。ＰＭＯＳトランジスタＭＰ１は、ゲートに電源回路１が出力するバイアス電圧ＰＢＩＡＳが入力され、ソースと基板に第２の電源電圧ＶＲＥＧが入力され、ドレインはそれぞれのインバータ回路３のＰＭＯＳトランジスタのソースに接続する。インバータ回路３のＮＭＯＳトランジスタは、基板を接地電位ＶＳＳに接続し、ソースはインバータ回路３の供給電流を制御する第２の定電流素子のＮＭＯＳトランジスタのドレインに接続する。ＮＭＯＳトランジスタＭＮ１は、ゲートに電源回路１の出力するバイアス電圧ＮＢＩＡＳが入力され、ソースと基板を接地電位ＶＳＳに接続し、ドレインはそれぞれのインバータ回路３のＮＭＯＳトランジスタのソースに接続する。
図２は、本実施形態の発振回路１０の電源回路１の一例を示す回路図である。
４つのトランジスタＭＰ２１、ＭＰ２２、ＭＮ２１、ＭＮ２２と抵抗から定電流源ＩＲＥＦが作られる。ＮＭＯＳトランジスタＭＮ２２とＭＮ２３で構成されるカレントミラー回路でＰＭＯＳトランジスタＭＰ２３に定電流ＩＲＥＦを供給する。ＰＭＯＳトランジスタＭＰ２３とＭＰ２４で構成されるカレントミラー回路でＰＭＯＳトランジスタＭＮ２４に定電流ＩＲＥＦを供給する。
バイアス電圧ＰＢＩＡＳは、ＰＭＯＳトランジスタＭＰ２３のドレインから出力される。また、バイアス電圧ＮＢＩＡＳは、ＮＭＯＳトランジスタＭＮ２４のドレインから出力される。
第２の電源電圧ＶＲＥＧは、ゲートとドレインが飽和結線されたＰＭＯＳトランジスタＭＰ２６の閾値電圧｜Ｖｔｐ｜とＮＭＯＳトランジスタＭＮ２５の閾値電圧Ｖｔｎの和となる。デプレッション型ＮＭＯＳトランジスタＭＤ１１、ＭＤ１２は、ソースフォロワとして第２の電源電圧ＶＲＥＧの出力インピーダンスを変換している。
図３は、本実施形態の第２の電源電圧ＶＲＥＧと電源電圧ＶＤＤの関係を示すグラフである。
図中の電圧Ｖ０は、図２に示すゲートとドレインが飽和結線されたＰＭＯＳトランジスタＭＰ２６の閾値電圧｜Ｖｔｐ｜とＮＭＯＳトランジスタＭＮ２５の閾値電圧Ｖｔｎの和で決まる電圧である。電源電圧ＶＤＤが電圧Ｖ０より低い領域では、第２の電源電圧ＶＲＥＧは電源電圧ＶＤＤとほぼ等しくなる。電源電圧ＶＤＤが電圧Ｖ０より高い領域では、第２の電源電圧ＶＲＥＧは所定の電圧Ｖ０で定電圧となる。
電源電圧ＶＤＤが所定の電圧Ｖ０よりも高い場合（ＶＤＤ＞Ｖ０）に、電源電圧ＶＤＤと第２の電源電圧ＶＲＥＧとの間に電位差が発生する。インバータ回路３のＰＭＯＳトランジスタのソースと基板間で電位差が発生し、ソース‐基板間に順方向バイアス電圧Ｖｓｂが加わることになる。ＰＭＯＳトランジスタにおいて順方向バイアス電圧Ｖｓｂはチャネル下の空乏層を広げ、チャネル領域の正孔が減少したことで、チャネルの厚みは薄くなる。チャネルを元の厚さに戻すために、より大きなゲート‐ソース間電圧Ｖｇｓを加えなければならないため、結果として閾値電圧が上昇する。このように、ソースと基板間の電位差により閾値電圧が上昇することを基板バイアス効果と言う。
電源電圧ＶＤＤが所定の電圧Ｖ０より高くなれば、基板バイアス効果によりインバータ回路３のＰＭＯＳトランジスタの閾値電圧がより上昇する。インバータ回路３の反転時間（＝充放電時間ｔ）が従来技術よりも長くなるため、発振周波数ｆＣＬＫは従来技術よりも低減する。電源電圧ＶＤＤが所定の電圧Ｖ０より高くなればなるほど、電源電圧ＶＤＤと第２の電源電圧ＶＲＥＧとの間の電位差は大きくなる。基板バイアス効果による発振周波数ｆＣＬＫの低減はより顕著に現れる。
なお、本実施形態の発振回路１０において、リングオシレータ回路の振幅は第２の電源電圧ＶＲＥＧであるため、図１に示すようなレベルシフタ回路４を介して、発振回路１０の出力ＯＳＣＣＬＫの振幅を電源電圧ＶＤＤにレベル変換する必要がある。
以上説明したように、図１に示すリングオシレータ回路において、インバータ回路３のＰＭＯＳトランジスタの基板を電源電圧ＶＤＤに接続する。インバータ回路３のＰＭＯＳトランジスタのソースをインバータ回路の供給電流を制御する第１の定電流素子のＰＭＯＳトランジスタのドレインに接続する。第１の定電流素子のＰＭＯＳトランジスタのソースを第２の電源電圧ＶＲＥＧに接続する。インバータ回路３のＰＭＯＳトランジスタの基板バイアス効果により、電源電圧ＶＤＤが第２の電源電圧ＶＲＥＧよりも高い場合（ＶＤＤ＞ＶＲＥＧ）において、インバータ回路３の反転時間（＝充放電時間ｔ）が従来技術よりも長くなる。本実施形態の発振回路１０は、高電源電圧領域において、発振周波数ｆＣＬＫを従来技術よりも低減でき、消費電流・消費電力の低減が可能となる。
図４は本実施形態の昇圧回路１３の一例を示す回路図である。発振回路１０の発振出力ＯＳＣＣＬＫを用いて、クロックバッファ回路１１を駆動する。チャージポンプ回路１２のゲートとドレインがダイオード接続された電荷輸送用ＮＭＯＳトランジスタを通して、振幅がＶＤＤである相補的クロック信号ＣＬＫ、ＣＬＫＸにより容量ＣＣＰに蓄えられた電荷を一つの方向にのみ押し出す。このとき、カップリング動作により容量ＣＣＰの電位を持ち上げ、容量ＣＣＰにつながる電荷輸送用ＮＭＯＳトランジスタを介して電荷を次段の容量に送る。このようなポンピング動作を繰り返して、電源電圧ＶＤＤを所望の高電圧ＶＰＰまで昇圧を行う。
前述したように、電気的にデータを消去・書き込みできるＥＥＰＲＯＭ等の不揮発性メモリのデータの消去・書き込み時には、選択するメモリセルに電源電圧ＶＤＤ以上の高電圧を印加する必要がある。データの消去・書き込み時に必要な高電圧の発生に、本実施形態の発振回路とチャージポンプ回路を用いることによって、従来技術より消費電流・消費電力を低減したメモリ素子を得ることができる。
以上、本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。
１ 電源回路
２ 定電流素子
３ インバータ回路
１０ 発振回路
１３ 昇圧回路

Claims (4)

  1. 直列に接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるインバータ回路を奇数段縦続接続し、前記インバータ回路を環状に接続するリングオシレータ回路と、
    前記インバータ回路に所定の電流を流すＰＭＯＳトランジスタからなる第１の定電流素子と、
    前記インバータ回路に所定の電流を流すＮＭＯＳトランジスタからなる第２の定電流素子と、
    第１の電源電圧から第１のバイアス電圧と第２のバイアス電圧と第２の電源電圧を発生する電源回路と、を備え、
    前記第２の電源電圧は、前記第１の電源電圧が所定の電圧以上で一定の電圧であって、
    前記インバータ回路のＰＭＯＳトランジスタは、ソースが前記第１の定電流素子のＰＭＯＳトランジスタのドレインに接続され、基板に前記第１の電源電圧が入力され、
    前記インバータ回路のＮＭＯＳトランジスタは、ソースが前記第２の定電流素子のＮＭＯＳトランジスタのドレインに接続され、基板に接地電圧が入力され、
    前記第１の定電流素子のＰＭＯＳトランジスタは、ゲートに前記第１のバイアス電圧が入力され、ソースと基板に前記第２の電源電圧が入力され、
    前記第２の定電流素子のＮＭＯＳトランジスタは、ゲートに前記第２のバイアス電圧が入力され、ソースと基板に前記接地電圧が入力されたことを特徴とする発振回路。
  2. 更に、前記リングオシレータ回路の出力電圧を前記第１の電源電圧に変換するレベルシフタ回路と、を備えたことを特徴とする請求項１記載の発振回路。
  3. 請求項１または２記載の発振回路を備えた昇圧回路。
  4. 請求項３記載の昇圧回路を備えた半導体装置。
JP2016055584A 2016-03-18 2016-03-18 発振回路、昇圧回路及び半導体装置 Active JP6719236B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016055584A JP6719236B2 (ja) 2016-03-18 2016-03-18 発振回路、昇圧回路及び半導体装置
KR1020170033311A KR102198205B1 (ko) 2016-03-18 2017-03-16 발진 회로, 승압 회로 및 반도체 장치
US15/460,906 US10193535B2 (en) 2016-03-18 2017-03-16 Oscillation circuit, booster circuit, and semiconductor device
TW106108635A TWI698087B (zh) 2016-03-18 2017-03-16 振盪電路、升壓電路以及半導體裝置
CN201710160230.8A CN107204756B (zh) 2016-03-18 2017-03-17 振荡电路、升压电路及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016055584A JP6719236B2 (ja) 2016-03-18 2016-03-18 発振回路、昇圧回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2017175183A JP2017175183A (ja) 2017-09-28
JP6719236B2 true JP6719236B2 (ja) 2020-07-08

Family

ID=59856135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016055584A Active JP6719236B2 (ja) 2016-03-18 2016-03-18 発振回路、昇圧回路及び半導体装置

Country Status (5)

Country Link
US (1) US10193535B2 (ja)
JP (1) JP6719236B2 (ja)
KR (1) KR102198205B1 (ja)
CN (1) CN107204756B (ja)
TW (1) TWI698087B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128835B2 (en) * 2017-02-20 2018-11-13 Stmicroelectronics International N.V. Aging tolerant I/O driver
US10473530B2 (en) * 2017-08-18 2019-11-12 Qualcomm Incorporated Apparatus and method for generating temperature-indicating signal using correlated-oscillators
JP2019200147A (ja) * 2018-05-17 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置および容量値測定方法
CN112736076B (zh) * 2020-12-29 2024-05-10 中国科学院上海微***与信息技术研究所 自加热效应参数的提取装置以及提取方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236121A (en) * 1978-04-05 1980-11-25 Massachusetts Institute Of Technology Oscillators including charge-flow transistor logic elements
JPS5926237B2 (ja) 1978-06-21 1984-06-25 株式会社日立製作所 熱交換器
JPS55115717A (en) * 1979-03-01 1980-09-05 Citizen Watch Co Ltd Ring oscillator
JPS55135780A (en) * 1979-04-10 1980-10-22 Citizen Watch Co Ltd Electronic watch
JP3468532B2 (ja) * 1991-06-21 2003-11-17 株式会社日立製作所 位相同期ループ回路および複合回路
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
US5300898A (en) * 1992-07-29 1994-04-05 Ncr Corporation High speed current/voltage controlled ring oscillator circuit
US5465075A (en) * 1994-01-03 1995-11-07 Texas Instruments Incorporated Phase-locked loop circuit with minimum output jitter and maximum frequency stability
JP3703516B2 (ja) * 1994-04-25 2005-10-05 セイコーインスツル株式会社 発振回路
EP0731560B1 (en) * 1995-03-07 2003-05-28 STMicroelectronics S.r.l. Wide frequency range VCO with low jitter
US5821821A (en) * 1997-02-24 1998-10-13 Ati Technologies Incorporated ICO based linear gain VCO with non-linear V/I converter
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US5952892A (en) * 1997-09-29 1999-09-14 Lsi Logic Corporation Low-gain, low-jitter voltage controlled oscillator circuit
JP2001068976A (ja) * 1999-08-30 2001-03-16 Nec Kansai Ltd 発振器
JP2003283306A (ja) * 2002-03-25 2003-10-03 Rohm Co Ltd 発振器
JP2008141013A (ja) * 2006-12-01 2008-06-19 Matsushita Electric Ind Co Ltd 半導体装置
CN101521498A (zh) * 2008-02-29 2009-09-02 北京芯慧同用微电子技术有限责任公司 一种压控振荡器
CN101505094B (zh) * 2009-03-05 2010-12-08 浙江大学 一种便携式设备的电源模块
CN202261165U (zh) * 2011-09-21 2012-05-30 电子科技大学 一种环形压控振荡器
CN202334491U (zh) * 2011-09-30 2012-07-11 杭州电子科技大学 数字可控环形压控振荡器电路
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5950636B2 (ja) * 2012-03-09 2016-07-13 エスアイアイ・セミコンダクタ株式会社 昇圧回路
JP6083503B2 (ja) * 2012-10-05 2017-02-22 セイコーＮｐｃ株式会社 温度周波数変換回路及び温度補償型発振回路
US9112484B1 (en) * 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
CN104079157B (zh) * 2014-06-19 2016-08-24 南京微盟电子有限公司 一种同步升压dc-dc转换器的超低压启动电路

Also Published As

Publication number Publication date
KR102198205B1 (ko) 2021-01-04
TW201806318A (zh) 2018-02-16
KR20170108875A (ko) 2017-09-27
US10193535B2 (en) 2019-01-29
CN107204756A (zh) 2017-09-26
US20170272060A1 (en) 2017-09-21
CN107204756B (zh) 2021-08-24
TWI698087B (zh) 2020-07-01
JP2017175183A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
KR102198205B1 (ko) 발진 회로, 승압 회로 및 반도체 장치
US6064275A (en) Internal voltage generation circuit having ring oscillator whose frequency changes inversely with power supply voltage
JP4288434B2 (ja) 高電圧発生回路
JP4947703B2 (ja) チャージポンプ回路
US9225237B2 (en) Charge pump circuit comprising multiple—gate transistors and method of operating the same
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
US20050258911A1 (en) Ring oscillation circuit
KR100649514B1 (ko) 링 오실레이터에 이용되는 정전류 회로 및 차지 펌프 회로
EP0949750A2 (en) Charge pump type booster circuit
US20160028406A1 (en) Oscillation circuit and phase synchronization circuit
JP4405216B2 (ja) 半導体装置
JP2003318270A (ja) バイアス電圧発生回路および半導体集積回路装置
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
US8421522B2 (en) High voltage generator and method of generating high voltage
KR100510535B1 (ko) 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터
JP4394124B2 (ja) チャージポンプ
US6559709B2 (en) Low-consumption charge pump for a nonvolatile memory
JP2022156805A (ja) 遅延回路、及び遅延回路の制御方法
CN110365293B (zh) 振荡装置
KR100990089B1 (ko) 차지 펌프 회로
Cho et al. A boosted voltage generator for low-voltage DRAMs
KR950003391B1 (ko) 링 발진기와 고전압 전위검출회로를 가진 고전압 발생회로
US20120313679A1 (en) Pump circuit and method for pumping voltage in semiconductor apparatus
KR100835489B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 클록발생 장치
CN115694433A (zh) 振荡电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250