JP6714376B2 - Amusement machine - Google Patents

Amusement machine Download PDF

Info

Publication number
JP6714376B2
JP6714376B2 JP2016021097A JP2016021097A JP6714376B2 JP 6714376 B2 JP6714376 B2 JP 6714376B2 JP 2016021097 A JP2016021097 A JP 2016021097A JP 2016021097 A JP2016021097 A JP 2016021097A JP 6714376 B2 JP6714376 B2 JP 6714376B2
Authority
JP
Japan
Prior art keywords
medal
image
determination
circuit
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016021097A
Other languages
Japanese (ja)
Other versions
JP2017136310A (en
Inventor
洋一 小山
洋一 小山
啓文 鶴田
啓文 鶴田
朋典 秋谷
朋典 秋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2016021097A priority Critical patent/JP6714376B2/en
Publication of JP2017136310A publication Critical patent/JP2017136310A/en
Application granted granted Critical
Publication of JP6714376B2 publication Critical patent/JP6714376B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、遊技機に関する。 The present invention relates to a gaming machine.

従来、複数の図柄がそれぞれの表面に配された複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと(以下、「開始操作」ともいう)を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと(以下、「停止操作」ともいう)を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。 Conventionally, a game called a pachi-slot provided with a plurality of reels on each surface of which a plurality of symbols are arranged, a start switch, a stop switch, a stepping motor provided corresponding to each reel, and a control unit. The machine is known. The start switch detects that the start lever has been operated by the player (hereinafter also referred to as "start operation") after a game medium such as a medal has been inserted into the game machine, and starts the rotation of all reels. Output the requested signal. The stop switch detects that the stop button provided corresponding to each reel is pressed by the player (hereinafter, also referred to as "stop operation"), and outputs a signal requesting stop of rotation of the corresponding reel. To do. The stepping motor transmits the driving force to the corresponding reel. Further, the control unit controls the operation of the stepping motor based on the signals output by the start switch and the stop switch, and performs the rotation operation and the stop operation of each reel.

このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理(以下、「内部抽籤処理」という)が行われ、その抽籤の結果(以下、「内部当籤役」という)と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せが表示されると、その図柄の組合せに対応する特典が遊技者に付与される。 In such a gaming machine, when a start operation is detected, a lottery process using random numbers on the program (hereinafter referred to as “internal lottery process”) is performed, and the result of the lottery (hereinafter, “internal winning combination”). That is) and the rotation of the reel is stopped based on the timing of the stop operation. Then, when the rotation of all reels is stopped and the symbol combination relating to the establishment of the winning is displayed, the privilege corresponding to the symbol combination is given to the player.

また、このような遊技機には、メダル投入口の先に投入されたメダルを検知するためのメダルセレクタが設けられている。また、このメダルセレクタに対しては、メダル投入口に適正なメダル(正規メダル)でないメダル(不正メダル)を投入したり、器具をメダル投入口に挿入したりして、遊技機に正規メダルが投入されたと誤認させて遊技を行う不正行為に対する対策がとられている。 In addition, such a gaming machine is provided with a medal selector for detecting a medal inserted at the tip of the medal insertion slot. In addition, for this medal selector, a medal (illegal medal) that is not a proper medal (regular medal) is inserted into the medal insertion slot, or a device is inserted into the medal insertion slot, and the regular medal is displayed in the game machine. Measures have been taken against fraudulent acts of playing games by misidentifying that they have been thrown.

例えば、特許文献1には、メダル通路に2個のメダル検知用の近接センサを設け、各近接センサの出力に基づいてメダル通路を遊技用のメダルが通過したかどうかを判断することで、板状体のような器具が用いられた不正行為を検知するスロットマシンが記載されている。 For example, in Patent Document 1, two proximity sensors for detecting medals are provided in the medal passage, and it is determined whether or not a gaming medal has passed through the medal passage based on the output of each proximity sensor. A slot machine for detecting fraudulent activity using a tool such as a shape is described.

特開2002−342814号公報JP, 2002-342814, A

しかしながら、特許文献1に記載されたスロットマシンでは、板状体のような器具を用いず、不正メダルを用いて行われる不正行為を検知することができない。例えば、このスロットマシンが設置されるホールで貸し出される貸出単価が1枚20円のメダルと1枚5円のメダルとが同径で色や刻印(模様)のみ異なる場合、このスロットマシンでは、これらを判別することができない。このため、貸出単価が1枚20円のメダルを正規メダルとして扱う遊技機で、貸出単価が1枚5円のメダル(不正メダル)を用いて遊技を行う不正行為を検知することができなかった。 However, the slot machine described in Patent Document 1 cannot detect an illegal act performed by using an illegal medal without using a device such as a plate. For example, if a medal with a unit price of 20 yen and a medal with a cost of 5 yen that are rented out in the hall where this slot machine is installed have the same diameter but differ only in color and marking (pattern), Cannot be determined. Therefore, it is impossible to detect an illegal act of playing a game using a medal (illegal medal) with a loan unit price of 5 yen on a gaming machine that treats a medal with a loan unit price of 20 yen as a regular medal. ..

また、特許文献1に記載されたスロットマシンでは、遊技機が設置されているホールで貸し出されたメダルと、別のホールで貸し出されたメダルや中古機販売店で購入した遊技機に附属しているメダル、又は、偽造メダル(メダルに見せかけた器具を含む)等とが同径で色や刻印(模様)のみ異なる場合、これらを判別することができない。このため、正規メダル以外のメダル(不正メダル)を用いて遊技を行う不正行為を検知(検出)することが困難だった。 In addition, in the slot machine described in Patent Document 1, a medal lent out in a hall in which a gaming machine is installed, a medal lent out in another hall, and a gaming machine purchased at a used machine store are attached. If a medal that is present, or a counterfeit medal (including a device that looks like a medal) has the same diameter but only the color and the marking (pattern), these cannot be distinguished. Therefore, it is difficult to detect (detect) an illegal act of playing a game using a medal (illegal medal) other than the regular medal.

本発明は、上記課題を解決するためになされたものであり、本発明の目的は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為を検知することができる遊技機を提供することにある。 The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to make it possible to misidentify that a legitimate game medium is used in a gaming machine and detect fraudulent activity in playing a game. Providing a gaming machine.

上記目的を達成するために、本発明は、以下のような構成の遊技機を提供する。 In order to achieve the above object, the present invention provides a gaming machine having the following configuration.

遊技媒体を投入する投入口(例えば、後述のメダル投入口21)と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段(例えば、後述のメダルセレクタ201)と、を備える遊技機であって、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路を形成する通路形成部(例えば、後述のメダルレール210)と、
前記通路を撮像する撮像手段(例えば、後述のカメラユニット209)と、
前記撮像手段を介して得られる画像データに基づいて制御を行う制御手段(例えば、後述の制御LSI234)と、
エラーを報知する報知手段(例えば、後述の報知用LED206c)と、を有し、
前記制御手段は、
前記撮像手段を介して得られる画像データに基づいて、前記通路を物体が通過したか否かを判定する通過判定手段(例えば、後述のメダルカウント回路246)と、
前記撮像手段を介して得られる画像データに基づいて、前記通路を通過する物体が正規の前記遊技媒体であるか否かを判定する遊技媒体判定手段(例えば、後述のカラー認識回路247及び画像認識DSP回路242)と、
前記撮像手段を介して得られる画像データに基づいて、前記撮像手段の露光時間を設定する露光時間設定手段(例えば、後述のホストコントローラ241)と、を有し、
前記露光時間設定手段は、前記画像データ内に前記通路に設けられた所定の構造体(例えば、後述の突条部210a)の画像が含まれていない場合に、露光時間を、所定の露光時間(例えば、175μ秒)まで段階的(例えば、7μ秒)に延長可能であり
前記報知手段は、前記露光時間設定手段によって前記撮像手段の露光時間が前記所定の露光時間まで延長され、且つ、前記画像データ内に前記通路に設けられた前記所定の構造体の画像が含まれていない場合にエラーを報知する
ことを特徴とする遊技機。
A slot for inserting a game medium (for example, a medal slot 21 described later),
A game machine comprising: a game medium detecting unit (for example, a medal selector 201 described later) for detecting a game medium inserted from the slot.
The game medium detecting means,
A passage forming portion (for example, a medal rail 210 described later) forming a passage through which the game medium passes,
An image pickup means (for example, a camera unit 209 described later) for picking up an image of the passage,
Control means (for example, a control LSI 234 described later) for performing control based on image data obtained via the image pickup means,
A notification unit (for example, a notification LED 206c described later) for notifying an error,
The control means is
Passage determining means (for example, a medal counting circuit 246 described later) for determining whether or not an object has passed through the passage based on image data obtained via the image capturing means,
Based on the image data obtained via the image pickup means, a game medium determination means (for example, a color recognition circuit 247 and image recognition described later) for determining whether or not the object passing through the passage is the regular game medium. DSP circuit 242),
An exposure time setting unit (for example, a host controller 241 described later) that sets an exposure time of the image pickup unit based on image data obtained via the image pickup unit,
The exposure time setting means sets the exposure time to the predetermined exposure time when the image data does not include an image of a predetermined structure (for example, a protrusion 210a described later) provided in the passage. (e.g., 175Myu seconds) stepwise to (e.g., 7 microns in seconds) is extendable to,
The notification means extends the exposure time of the imaging means to the predetermined exposure time by the exposure time setting means, and includes an image of the predetermined structure provided in the passage in the image data. A gaming machine characterized by reporting an error if not .

本発明によれば、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為を検知することができる。 According to the present invention, it is possible to detect a fraudulent act of playing a game by misidentifying that a legitimate game medium is used in the gaming machine.

本発明の一実施形態の遊技機における機能フローを説明する説明図である。It is explanatory drawing explaining the function flow in the game machine of one Embodiment of this invention. 本発明の一実施形態の遊技機における外観構成例を示す斜視図である。It is a perspective view showing an example of appearance composition in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における内部構造を示すものであり、ミドルドアを閉じた状態の斜視図である。It is a perspective view showing an internal structure in a game machine of one embodiment of the present invention, and showing a state in which a middle door is closed. 本発明の一実施形態の遊技機における内部構造を示すものであり、ミドルドアを開けた状態の斜視図である。It is a perspective view showing an internal structure in a game machine of one embodiment of the present invention, and showing a state in which a middle door is opened. 本発明の一実施形態の遊技機におけるキャビネットの内部を示す説明図である。It is an explanatory view showing the inside of the cabinet in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるフロントドアの裏面側を示す説明図である。It is an explanatory view showing the back side of the front door in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるメダルセレクタを遊技機の斜め後方から見た斜視図である。It is the perspective view which looked at the medal selector in the game machine of one embodiment of the present invention from the slanting back of the game machine. 本発明の一実施形態の遊技機におけるメダルセレクタの分解図である。It is an exploded view of a medal selector in the gaming machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるメダルセレクタを遊技機の斜め前方から見た斜視図である。It is the perspective view which looked at the medal selector in the game machine of one embodiment of the present invention from the slanting front of the game machine. 本発明の一実施形態の遊技機におけるメダルセレクタのベース板部の背面図である。It is a rear view of the base plate portion of the medal selector in the gaming machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるメダルセレクタのセレクトプレートの斜視図である。It is a perspective view of the select plate of the medal selector in the gaming machine of one embodiment of the present invention. 発明の一実施形態の遊技機におけるメダルセレクタがメダルをホッパー装置へ案内する場合のメダルの経路を示す図である。It is a figure which shows the path|route of the medal when the medal selector in the game machine of one embodiment of an invention guides a medal to a hopper apparatus. 発明の一実施形態の遊技機におけるメダルセレクタがメダルをメダルシュートに案内する場合のメダルの経路を示す図である。It is a figure showing a course of a medal when a medal selector in a game machine of one embodiment of the invention guides a medal to a medal shoot. 本発明の一実施形態の遊技機における制御系を示すブロック図である。It is a block diagram showing a control system in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における主制御回路の構成例を示すブロック図である。It is a block diagram showing an example of composition of a main control circuit in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における副制御回路の構成例を示すブロック図である。It is a block diagram showing an example of composition of a sub control circuit in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるメダルセレクタの回路構成例を示すブロック図である。It is a block diagram showing an example of circuit composition of a medal selector in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における制御LSIの回路構成例を示すブロック図である。It is a block diagram showing an example of circuit composition of control LSI in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるレンズの歪みを説明するための図である。It is a figure for explaining distortion of a lens in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における射影変換処理を説明するための図であり、Aは射影変換前のRGBベイヤ画像を示し、Bは射影変換後のRGBベイヤ画像を示す。FIG. 9 is a diagram for explaining the projective transformation process in the gaming machine according to the embodiment of the present invention, where A shows an RGB Bayer image before projective transformation and B shows an RGB Bayer image after projective transformation. 本発明の一実施形態の遊技機における閾値グラフを説明するための図である。It is a figure for explaining a threshold graph in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における判定領域を説明するための図(その1)である。It is a figure (the 1) for explaining the judgment field in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における判定領域を説明するための図(その2)である。It is a figure (the 2) for explaining the judgment field in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における判定領域を説明するための図(その3)である。It is a figure (the 3) for explaining the judgment field in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における判定領域を説明するための図(その4)である。It is a figure (the 4) for explaining the judgment field in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるSRAMに記憶される判定領域判定結果データの一例を示す図である。It is a figure showing an example of judgment area judgment result data memorized by SRAM in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるメダルカウント判定表を説明するための図である。It is a figure for explaining the medal count determination table in the gaming machine of one embodiment of the present invention. 本発明の一実施形態の遊技機におけるガウシアンフィルタを説明するための図である。It is a figure for explaining the Gaussian filter in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における円領域検出処理を説明するための図である。It is a figure for explaining circle area detection processing in a game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における3σ修正処理を説明するための図である。It is a figure for demonstrating the 3(sigma) correction process in the game machine of one Embodiment of this invention. 本発明の一実施形態の遊技機におけるフィルタ処理を説明するための図であり、Aは3σ修正処理後の円領域画像データを模式的に表しており、Bはエッジ画像X用係数を示し、Cはエッジ画像Y用係数を示している。It is a figure for explaining filter processing in a game machine of one embodiment of the present invention, A shows typically circle field image data after 3σ correction processing, B shows a coefficient for edge image X, C indicates the coefficient for the edge image Y. 本発明の一実施形態の遊技機に用いられる正規メダルの一例を示す図であり、Aは正規メダルの一方の面を示し、Bは正規メダルの勾配平均画像データを示す。It is a figure showing an example of a regular medal used for a game machine of one embodiment of the present invention, A shows one side of a regular medal, and B shows gradient average image data of a regular medal. 本発明の一実施形態の遊技機におけるHOG変換処理を説明するための図である。It is a figure for explaining HOG conversion processing in the game machine of one embodiment of the present invention. 本発明の一実施形態の遊技機における制御LSIが行う処理のフロー図である。It is a flow chart of processing which control LSI in a game machine of one embodiment of the present invention performs. 本発明の一実施形態の遊技機における制御LSIが行う処理のタイミングチャート(その1)である。It is a timing chart (the 1) of the processing which the control LSI in the game machine of one embodiment of the present invention performs. 本発明の一実施形態の遊技機における制御LSIが行う処理のタイミングチャート(その2)である。It is a timing chart (the 2) of the processing which the control LSI in the game machine of one embodiment of the present invention performs. 本発明の変形例1の遊技機におけるメダルセレクタを説明するための図である。It is a figure for explaining the medal selector in the game machine of the modification 1 of the present invention. 本発明の変形例2の遊技機におけるメダルセレクタの回路構成例を示すブロック図である。It is a block diagram which shows the circuit structural example of the medal selector in the game machine of the modification 2 of this invention. 本発明の変形例2の遊技機における制御LSIの回路構成例を示すブロック図である。It is a block diagram showing an example of circuit composition of a control LSI in a game machine of the modification 2 of the present invention.

以下、本発明の一実施形態を示す遊技機であるパチスロについて、図1〜図36を参照しながら説明する。 Hereinafter, a pachi-slot which is a gaming machine showing an embodiment of the present invention will be described with reference to FIGS. 1 to 36.

<機能フロー>
まず、図1を参照して、パチスロの機能フローについて説明する。
本実施の形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
<Function flow>
First, the functional flow of the pachi-slot will be described with reference to FIG.
In the pachi-slot of the present embodiment, medals are used as game media for playing games. In addition to medals, coins, game balls, game point data, tokens, or the like can be applied as the game medium.

遊技者によりメダルが投入され、スタートレバーが操作されると、予め定められた数値の範囲(例えば、0〜65535)の乱数から1つの値(以下、乱数値)が抽出される。 When a player inserts a medal and operates the start lever, one value (hereinafter, a random number value) is extracted from random numbers in a predetermined numerical value range (for example, 0 to 65535).

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述する主制御回路が担う。内部当籤役の決定により、後述の入賞判定ラインに沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられている。 The internal lottery means performs lottery based on the extracted random number value and determines an internal winning combination. This internal lottery means is carried out by the main control circuit described later. By the determination of the internal winning combination, the combination of symbols that is allowed to be displayed along the below-described winning determination line is determined. The types of symbol combinations include those related to "winning", in which benefits such as payout of medals, operation of re-game, operation of bonus, etc. are given to the player, and those related to other so-called "miss". Is provided.

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述する主制御回路が担う。 When the start lever is operated, the reels are rotated. After that, when the player presses the stop button corresponding to the predetermined reel, the reel stop control means performs control for stopping the rotation of the corresponding reel based on the internal winning combination and the timing at which the stop button is pressed. To do. This reel stop control means is carried out by a main control circuit described later.

パチスロでは、基本的に、ストップボタンが押されたときから規定時間(190msec又は75msec)内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」と呼ぶ。規定期間が190msecである場合には、滑り駒数の最大数を図柄4個分に定め、規定期間が75msecである場合には、滑り駒数の最大数を図柄1個分に定める。 In the pachi-slot, basically, control is performed to stop the rotation of the corresponding reel within a specified time (190 msec or 75 msec) from when the stop button is pressed. In the present embodiment, the number of symbols that move with the rotation of the reel within this specified time is called the “number of sliding pieces”. When the prescribed period is 190 msec, the maximum number of sliding pieces is set to 4 symbols, and when the prescribed period is 75 msec, the maximum number of sliding pieces is set to 1 symbol.

リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときは、通常、190msec(図柄4コマ分)の規定時間内に、その図柄の組合せが入賞判定ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、例えば、第2種特別役物であるチャレンジボーナス(CB)及びCBを連続して作動させるミドルボーナス(MB)の動作時には、1つ以上のリールに対して、規定時間75msec(図柄1コマ分)内に、その図柄の組合せが入賞判定ラインに沿って極力表示されるようにリールの回転を停止させる。さらに、リール停止制御手段は、遊技状態に対応する各種規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが入賞判定ラインに沿って表示されないようにリールの回転を停止させる。 The reel stop control means, when the internal winning combination permitting the combination display of the symbols relating to the winning is determined, normally, the combination of the symbols is within the prescribed time of 190 msec (4 symbols), the winning combination is the winning determination line. Stop the rotation of the reel so that it is displayed along with as much as possible. Further, the reel stop control means defines, for example, one or more reels at the time of the operation of the challenge bonus (CB) and the middle bonus (MB) of continuously operating the second type special accessory. Within a time of 75 msec (one frame of the symbol), the rotation of the reel is stopped so that the symbol combination is displayed along the winning determination line as much as possible. Furthermore, the reel stop control means uses various prescribed times corresponding to the gaming state to rotate the reels so that a combination of symbols not allowed to be displayed by the internal winning combination is not displayed along the winning determination line. Stop.

こうして、複数のリールの回転がすべて停止されると、入賞判定手段は、入賞判定ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段は、後述する主制御回路が担う。入賞判定手段により入賞に係るものであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが1回の遊技として行われる。 In this way, when the rotation of the plurality of reels is all stopped, the winning determination means determines whether the combination of symbols displayed along the winning determination line is related to winning. The winning determination means is carried out by the main control circuit described later. When it is determined by the prize determination means that the game is related to a prize, a bonus such as payout of medals is given to the player. In the pachi-slot, a series of flows as described above is performed as one game.

また、パチスロでは、前述した一連の流れの中で、液晶表示装置などの表示装置により行う映像の表示、各種ランプにより行う光の出力、スピーカにより行う音の出力、或いはこれらの組合せを利用して様々な演出が行われる。 Further, in the pachi-slot, in the above-described series of flows, the image display performed by the display device such as a liquid crystal display device, the light output performed by various lamps, the sound output performed by the speaker, or a combination thereof is used. Various productions are performed.

スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値(以下、演出用乱数値)が抽出される。演出用乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行するものを抽籤により決定する。この演出内容決定手段は、後述する副制御回路が担う。 When the start lever is operated, a random number value for production (hereinafter, a random number value for production) is extracted in addition to the random number value used for determining the internal winning combination described above. When the random number value for effect is extracted, the effect content determination means randomly determines what is to be executed this time from among a plurality of types of effect content associated with the internal winning combination. The sub-control circuit described later plays a role of this effect contents determination means.

演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。 When the content of the effect is determined, the effect executing means executes the corresponding effect in association with each trigger such as the start of the rotation of the reel, the stop of the rotation of each reel, the determination of the presence or absence of the winning. As described above, in the pachi-slot, the player has an opportunity to know or predict the determined internal winning combination (in other words, the combination of the symbols to be aimed) by executing the effect contents associated with the internal winning combination. It is provided, and the interest of the player can be improved.

<パチスロの構造>
次に、図2〜図6を参照して、一実施形態におけるパチスロ1の構造について説明する。
<Pachislot structure>
Next, the structure of the pachi-slot 1 according to the embodiment will be described with reference to FIGS.

[外観構造]
図2は、パチスロ1の外部構造を示す斜視図である。
[Appearance structure]
FIG. 2 is a perspective view showing an external structure of the pachi-slot 1.

図2に示すように、パチスロ1は、外装体2を備えている。外装体2は、後述するホッパー装置51やメダル補助収納庫52等(図5参照)を収容するキャビネット2aと、キャビネット2aに対して開閉可能に取り付けられるフロントドア2bとを有している。
キャビネット2aの両側面には、把手7が設けられている(図2では一側面の把手7のみを示す)。この把手7は、パチスロ1を運搬するときに手をかける凹部である。
As shown in FIG. 2, the pachi-slot 1 includes an exterior body 2. The exterior body 2 has a cabinet 2a that accommodates a hopper device 51, a medal auxiliary storage 52, and the like (see FIG. 5) described later, and a front door 2b that is openably and closably attached to the cabinet 2a.
Handles 7 are provided on both sides of the cabinet 2a (only one handle 7 is shown in FIG. 2). The handle 7 is a recess for holding the pachi-slot 1 when carrying it.

外装体2の内部には、3つのリール3L,3C,3Rが横並びに設けられている。以下、各リール3L,3C,3Rを、それぞれ左リール3L、中リール3C、右リール3Rという。各リール3L,3C,3Rは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有している。シート材の表面には、複数(例えば20個)の図柄が周方向に沿って所定の間隔をあけて描かれている。 Inside the exterior body 2, three reels 3L, 3C, 3R are provided side by side. Hereinafter, the reels 3L, 3C, 3R are referred to as the left reel 3L, the middle reel 3C, and the right reel 3R, respectively. Each of the reels 3L, 3C, 3R has a cylindrical reel body and a translucent sheet material mounted on the peripheral surface of the reel body. On the surface of the sheet material, a plurality of (for example, 20) patterns are drawn at predetermined intervals along the circumferential direction.

フロントドア2bは、ドア本体9と、フロントパネル10と、表示装置の一具体例を示す液晶表示装置11とを備えている。 The front door 2b includes a door body 9, a front panel 10, and a liquid crystal display device 11 showing a specific example of a display device.

ドア本体9は、ヒンジ(不図示)を用いてキャビネット2aに取り付けられており、キャビネット2aの開口部を開閉する。ヒンジは、パチスロ1の前方からドア本体9を見た場合に、ドア本体9における左側の端部に設けられている。液晶表示装置11は、ドア本体9の上部に取り付けられている。この液晶表示装置11は、表示部(表示画面)11aを備えており、液晶表示装置11を用いて映像の表示による演出が実行される。 The door body 9 is attached to the cabinet 2a using a hinge (not shown), and opens and closes the opening of the cabinet 2a. The hinge is provided at the left end of the door body 9 when the door body 9 is viewed from the front of the pachi-slot 1. The liquid crystal display device 11 is attached to the upper part of the door body 9. The liquid crystal display device 11 includes a display unit (display screen) 11 a, and the liquid crystal display device 11 is used to perform an effect by displaying an image.

フロントパネル10は、液晶表示装置11の表示部11a側に重畳して配置され、液晶表示装置11の表示部11aを露出させるパネル開口10aを有する枠状に形成されている。フロントパネル10には、ランプ群18が設けられている。ランプ群18は、LED(Light Emitting Diode)等で構成され、演出内容に対応するパターンで、光を点灯及び消灯する。 The front panel 10 is arranged so as to overlap the display portion 11a side of the liquid crystal display device 11, and is formed in a frame shape having a panel opening 10a that exposes the display portion 11a of the liquid crystal display device 11. A lamp group 18 is provided on the front panel 10. The lamp group 18 includes LEDs (Light Emitting Diodes) and the like, and turns on and off the light in a pattern corresponding to the effect contents.

フロントドア2bの中央には、台座部12が形成されている。この台座部12には、図柄表示領域4と、遊技者による操作の対象となる各種装置が設けられている。 A pedestal portion 12 is formed at the center of the front door 2b. The pedestal portion 12 is provided with the symbol display area 4 and various devices to be operated by the player.

図柄表示領域4は、正面から見て3つのリール3L,3C,3Rに重畳する手前側に配置されており、3つのリール3L,3C,3Rに対応して設けられている。この図柄表示領域4は、表示窓としての機能を果たすものであり、その背後に設けられた各リール3L,3C,3Rを透過することが可能な構成になっている。以下、図柄表示領域4を、リール表示窓4という。 The symbol display area 4 is arranged on the front side overlapping with the three reels 3L, 3C, 3R when viewed from the front, and is provided corresponding to the three reels 3L, 3C, 3R. The symbol display area 4 functions as a display window and is configured to be able to pass through the reels 3L, 3C, 3R provided behind it. Hereinafter, the symbol display area 4 is referred to as a reel display window 4.

リール表示窓4は、その背後に設けられたリール3L,3C,3Rの回転が停止されたとき、各リール3L,3C,3Rの複数種類の図柄のうち、その枠内における上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)を表示する。本実施の形態では、リール表示窓4の上段、中段及び下段からなる3つの領域のうち予め定められたいずれかを組み合わせて構成される擬似的なラインを、入賞か否かの判定を行う対象となるライン(入賞判定ライン)として定義する。 When the reels 3L, 3C, 3R provided behind the reel display window 4 are stopped from rotating, the reel display window 4 among the plurality of types of symbols of the reels 3L, 3C, 3R is in the upper, middle and lower stages of the frame. One symbol is displayed in each area (3 in total). In the present embodiment, a pseudo line formed by combining any one of predetermined three areas including the upper stage, the middle stage, and the lower stage of the reel display window 4 is an object for determining whether or not to win. Is defined as a line (winning determination line).

リール表示窓4は、台座部12に設けられた枠部材13により形成されている。この枠部材13は、リール表示窓4と、情報表示窓14と、ストップボタン取付部15を有している。 The reel display window 4 is formed by a frame member 13 provided on the pedestal portion 12. The frame member 13 has a reel display window 4, an information display window 14, and a stop button mounting portion 15.

情報表示窓14は、リール表示窓4の下部に連続して設けられており、上方に向かって開口している。すなわち、リール表示窓4と情報表示窓14は、連続する1つの開口部として形成されている。この情報表示窓14及びリール表示窓4は、透明の窓カバー16によって覆われている。 The information display window 14 is continuously provided below the reel display window 4 and opens upward. That is, the reel display window 4 and the information display window 14 are formed as one continuous opening. The information display window 14 and the reel display window 4 are covered with a transparent window cover 16.

窓カバー16は、枠部材13の内面側に配置されており、フロントドア2bの前面側から取り外し不可能になっている。また、枠部材13は、窓カバー16を挟んで情報表示窓14の開口に対向するシート載置部17を有している。そして、シート載置部17と窓カバー16との間には、遊技に関する情報が記載されたシート部材(情報シート)が配置されている。したがって、情報シートは、凹凸や隙間の無い滑らかな表面を有する窓カバー16により覆われている。 The window cover 16 is arranged on the inner surface side of the frame member 13, and cannot be removed from the front surface side of the front door 2b. Further, the frame member 13 has a sheet placing portion 17 that faces the opening of the information display window 14 with the window cover 16 interposed therebetween. Then, a sheet member (information sheet) in which information regarding a game is described is arranged between the sheet placing portion 17 and the window cover 16. Therefore, the information sheet is covered with the window cover 16 having a smooth surface without irregularities or gaps.

情報シートの取付部を構成する窓カバー16は、フロントドア2bの前面側から取り外し不可能であり、凹凸や隙間の無い滑らかな表面であるため、情報シートの取付部を利用して、パチスロ1の内部にアクセスする不正行為を防ぐことができる。 The window cover 16 forming the mounting portion of the information sheet cannot be removed from the front side of the front door 2b and has a smooth surface without unevenness or gaps. Therefore, the pachi-slot 1 can be used by using the mounting portion of the information sheet. You can prevent fraudulent activities that access the inside of the.

ストップボタン取付部15は、情報表示窓14の下方に設けられており、正面を向いた平面に形成されている。このストップボタン取付部15には、ストップボタン19L,19C,19Rが貫通する貫通孔が設けられている。ストップボタン19L,19C,19Rは、3つのリール3L,3C,3Rのそれぞれに対応づけられ、対応するリールの回転を停止するために設けられる。以下、ストップボタン19L,19C,19Rを、それぞれ左ストップボタン19L、中ストップボタン19C、右ストップボタン19Rという。 The stop button attachment portion 15 is provided below the information display window 14 and is formed in a plane facing the front. The stop button mounting portion 15 is provided with a through hole through which the stop buttons 19L, 19C, 19R penetrate. The stop buttons 19L, 19C, 19R are associated with each of the three reels 3L, 3C, 3R, and are provided to stop the rotation of the corresponding reels. Hereinafter, the stop buttons 19L, 19C, and 19R are referred to as the left stop button 19L, the middle stop button 19C, and the right stop button 19R, respectively.

ストップボタン19L,19C,19Rは、遊技者による操作の対象となる各種装置の一例を示す。また、台座部12には、遊技者による操作の対象となる各種装置として、メダル投入口21、BETボタン22、スタートレバー23が設けられている。 The stop buttons 19L, 19C, 19R are examples of various devices that are targets of operation by the player. Further, the pedestal portion 12 is provided with a medal insertion slot 21, a BET button 22, and a start lever 23 as various devices that are objects of operation by the player.

メダル投入口21は、遊技者によって外部から投下されるメダルを受け入れるために設けられる。メダル投入口21に受け入れられたメダルは、予め定められた規定数(例えば、3枚)を上限として1回の遊技に投入されることとなり、規定数を超えた分はパチスロ1の内部に預けることが可能となる(いわゆるクレジット機能)。 The medal insertion slot 21 is provided to receive medals that are dropped from the outside by the player. The medals received in the medal insertion slot 21 will be inserted into one game with a predetermined number (for example, 3) set in advance as the upper limit, and the amount exceeding the specified number will be deposited inside the pachi-slot 1. It becomes possible (a so-called credit function).

BETボタン22は、パチスロ1の内部に預けられているメダルから1回の遊技に投入する枚数を決定するために設けられる。スタートレバー23は、全てのリール(3L,3C,3R)の回転を開始するために設けられる。 The BET button 22 is provided to determine the number of medals deposited in the pachi-slot 1 for one game. The start lever 23 is provided to start rotation of all reels (3L, 3C, 3R).

また、フロントドア2bを正面から見てリール表示窓4の左側方には、7セグメントLED(Light Emitting Diode)からなる7セグ表示器24が設けられている。この7セグ表示器24は、特典として遊技者に対して払い出すメダルの枚数(以下、払出枚数)、パチスロ内部に預けられているメダルの枚数(以下、クレジット枚数)等の情報をデジタル表示する。 A 7-segment display 24 including a 7-segment LED (Light Emitting Diode) is provided on the left side of the reel display window 4 when the front door 2b is viewed from the front. The 7-segment display 24 digitally displays information such as the number of medals to be paid out to the player (hereinafter, the number of payouts) and the number of medals deposited in the pachi-slot (hereinafter, the number of credits) as a privilege. ..

フロントドア2bを正面から見て台座部12の左側には、精算ボタン27が設けられている。この精算ボタン27は、パチスロ1の内部に預けられている外部に引き出す(排出する)ために設けられる。台座部12の下方には、腰部パネルユニット31が設けられている。腰部パネルユニット31は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源を有している。 A settlement button 27 is provided on the left side of the pedestal portion 12 when the front door 2b is viewed from the front. The settlement button 27 is provided for pulling out (discharging) to the outside stored in the pachi-slot 1. A waist panel unit 31 is provided below the pedestal portion 12. The waist panel unit 31 includes a decorative panel on which an arbitrary image is drawn and a light source that emits light for illuminating the decorative panel from the back side.

腰部パネルユニット31の下方には、メダル払出口32と、スピーカ用孔33L,33Rと、メダルトレイユニット34が設けられている。メダル払出口32は、後述のメダルセレクタ201から排出されるメダルや後述のホッパー装置51の駆動により排出されるメダルを外部に導く。メダル払出口32から排出されたメダルは、メダルトレイユニット34に貯められる。スピーカ用孔33L,33Rは、演出内容に応じた効果音や楽曲等の音を出力するために設けられている。 Below the waist panel unit 31, a medal payout opening 32, speaker holes 33L and 33R, and a medal tray unit 34 are provided. The medal payout port 32 guides the medals discharged from the medal selector 201 described later and the medals discharged by driving the hopper device 51 described later to the outside. The medals discharged from the medal payout opening 32 are stored in the medal tray unit 34. The speaker holes 33L and 33R are provided to output a sound effect or a sound such as music corresponding to the effect contents.

[内部構造]
図3及び図4は、パチスロ1の内部構造を示す斜視図である。この図3では、フロントドア2bが開放され、フロントドア2bの裏面側に設けられたミドルドア41がフロントドア2bに対して閉じた状態を示している。また、図4では、フロントドア2bが開放され、ミドルドア41がフロントドア2bに対して開いた状態を示している。
また、図5は、キャビネット2aの内部を示す説明図である。図6は、フロントドア2bの裏面側を示す説明図である。
[Internal structure]
3 and 4 are perspective views showing the internal structure of the pachi-slot 1. In FIG. 3, the front door 2b is opened, and the middle door 41 provided on the back side of the front door 2b is closed with respect to the front door 2b. Further, FIG. 4 shows a state in which the front door 2b is opened and the middle door 41 is opened with respect to the front door 2b.
Further, FIG. 5 is an explanatory diagram showing the inside of the cabinet 2a. FIG. 6 is an explanatory diagram showing the back surface side of the front door 2b.

キャビネット2aは、上面板20aと、底面板20bと、左右の側面板20c,20dと、背面板20eを有している(図5参照)。キャビネット2a内部の上側には、キャビネット側スピーカ42が配設されている。このキャビネット側スピーカ42は、取付ブラケット43L,43Rを介してキャビネット2aの背面板20eに取り付けられている。キャビネット側スピーカ42は、例えば、効果音を出力するためのスピーカである。 The cabinet 2a has a top plate 20a, a bottom plate 20b, left and right side plates 20c and 20d, and a back plate 20e (see FIG. 5). A cabinet-side speaker 42 is arranged on the upper side inside the cabinet 2a. The cabinet-side speaker 42 is attached to the back plate 20e of the cabinet 2a via mounting brackets 43L and 43R. The cabinet side speaker 42 is, for example, a speaker for outputting a sound effect.

キャビネット2a内部を正面から見て、キャビネット側スピーカ42の左側方には、キャビネット側中継基板44が配設されている。このキャビネット側中継基板44は、キャビネット2aの左側面板20cに取り付けられている。キャビネット側中継基板44は、ミドルドア41(図3及び図4参照)に取り付けられた後述する主制御基板71(図14参照)と、ホッパー装置51、メダル補助収納庫スイッチ(不図示)、メダル払出カウントスイッチ(不図示)とを接続する配線の中継を行う。 A cabinet-side relay board 44 is disposed on the left side of the cabinet-side speaker 42 when the inside of the cabinet 2a is viewed from the front. The cabinet side relay board 44 is attached to the left side plate 20c of the cabinet 2a. The cabinet-side relay board 44 includes a main control board 71 (see FIG. 14), which will be described later, attached to the middle door 41 (see FIGS. 3 and 4), a hopper device 51, a medal auxiliary storage switch (not shown), and a medal payout. The wiring for connecting to a count switch (not shown) is relayed.

キャビネット2a内部の中央部には、キャビネット側スピーカ42による音の出力を制御するアンプ基板45が配設されている。このアンプ基板45は、左右の側面板20c,20dに固定された取付棚46に取り付けられている。 An amplifier board 45 for controlling the output of sound from the cabinet-side speaker 42 is arranged in the central portion inside the cabinet 2a. The amplifier board 45 is attached to a mounting shelf 46 fixed to the left and right side plates 20c and 20d.

また、キャビネット2a内部を正面から見て、アンプ基板45の右側には、外部集中端子板47が配設されている(図5参照)。この外部集中端子板47は、キャビネット2aの右側面板20dに取り付けられている。外部集中端子板47は、メダル投入信号、メダル払出信号及びセキュリティー信号などの信号をパチスロ1の外部へ出力するために設けられている。 Further, when the inside of the cabinet 2a is viewed from the front, an external concentrated terminal board 47 is arranged on the right side of the amplifier board 45 (see FIG. 5). The external centralized terminal board 47 is attached to the right side surface board 20d of the cabinet 2a. The external centralized terminal board 47 is provided for outputting signals such as a medal insertion signal, a medal payout signal, and a security signal to the outside of the pachi-slot 1.

キャビネット2a内部を正面から見て、アンプ基板45の左側には、サブ電源装置48が配設されている。このサブ電源装置48は、キャビネット2aの左側面板20cに取り付けられている。サブ電源装置48は、交流電圧100Vの電力を後述する電源装置53に供給する。また、交流電圧100Vの電力を直流電圧の電力に変換して、アンプ基板45に供給する。 A sub power supply device 48 is disposed on the left side of the amplifier board 45 when the inside of the cabinet 2a is viewed from the front. The sub power supply device 48 is attached to the left side plate 20c of the cabinet 2a. The sub power supply device 48 supplies electric power with an AC voltage of 100 V to the power supply device 53 described later. Further, the AC voltage of 100 V is converted into the DC voltage and supplied to the amplifier board 45.

キャビネット2aの内部の下側には、メダル払出装置(以下、ホッパー装置)51と、メダル補助収納庫52と、電源装置53が配設されている。 A medal payout device (hereinafter referred to as a hopper device) 51, a medal auxiliary storage 52, and a power supply device 53 are arranged below the inside of the cabinet 2a.

ホッパー装置51は、キャビネット2aにおける底面板20bの中央部に取り付けられている。このホッパー装置51は、多量のメダルを収容可能であり、それらを1枚ずつ排出可能な構造を有する。ホッパー装置51は、例えば、精算ボタン27(図2参照)が押圧されてパチスロ内部に預けられているメダルの精算を行うときに、収容したメダルをクレジット枚数分排出する。ホッパー装置51によって払い出されたメダルは、メダル払出口32(図2参照)から排出される。 The hopper device 51 is attached to the central portion of the bottom plate 20b of the cabinet 2a. The hopper device 51 has a structure capable of accommodating a large amount of medals and discharging them one by one. The hopper device 51 ejects the stored medals by the number of credits, for example, when the settlement button 27 (see FIG. 2) is pressed and the medals stored in the pachi-slot are settled. The medals paid out by the hopper device 51 are discharged from the medal payout opening 32 (see FIG. 2).

メダル補助収納庫52は、ホッパー装置51から溢れ出たメダルを収納する。このメダル補助収納庫52は、キャビネット2a内部を正面から見て、ホッパー装置51の右側に配置されている。メダル補助収納庫52は、キャビネット2aの底面板20bに係合されており、底面板20bに対して着脱可能に構成されている。 The medal auxiliary storage 52 stores the medals overflowing from the hopper device 51. The medal auxiliary storage 52 is arranged on the right side of the hopper device 51 when the inside of the cabinet 2a is viewed from the front. The medal auxiliary storage 52 is engaged with the bottom plate 20b of the cabinet 2a and is configured to be attachable to and detachable from the bottom plate 20b.

電源装置53は、キャビネット2a内部を正面から見て、ホッパー装置51の左側に配置されており、左側面板20cに取り付けられている。この電源装置53は、電源スイッチ53aと、電源基板53bを有している(図14参照)。電源装置53は、サブ電源装置48から供給された交流電圧100Vの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。 The power supply device 53 is arranged on the left side of the hopper device 51 when the inside of the cabinet 2a is viewed from the front, and is attached to the left side face plate 20c. The power supply device 53 has a power switch 53a and a power board 53b (see FIG. 14). The power supply device 53 converts the power of the AC voltage 100V supplied from the sub power supply device 48 into the power of the DC voltage required by each unit, and supplies the converted power to each unit.

図3,図4及び図6に示すように、ミドルドア41は、フロントドア2bの裏面における中央部に配置され、リール表示窓4(図4参照)を裏側から開閉可能に構成されている。ミドルドア41の上部と下部には、ドアストッパ41a,41b,41cが設けられている。このドアストッパ41a,41b,41cは、リール表示窓4を裏側から閉じた状態のミドルドア41の開動作を固定(禁止)する。すなわち、ミドルドア41を開くには、ドアストッパ41a,41b,41cを回転させてミドルドア41の固定を解除する必要がある。 As shown in FIG. 3, FIG. 4 and FIG. 6, the middle door 41 is arranged at the center of the back surface of the front door 2b, and is configured to open and close the reel display window 4 (see FIG. 4) from the back side. Door stoppers 41a, 41b, 41c are provided on the upper and lower portions of the middle door 41. The door stoppers 41a, 41b, 41c fix (prohibit) the opening operation of the middle door 41 with the reel display window 4 closed from the back side. That is, in order to open the middle door 41, it is necessary to rotate the door stoppers 41a, 41b, 41c to release the fixation of the middle door 41.

ミドルドア41には、主制御基板71(図14参照)を収納した主制御基板ケース55と、3つのリール3L,3C,3Rが取り付けられている。3つのリール3L,3C,3Rには、所定の減速比をもったギアを介してステッピングモータが接続されている。 A main control board case 55 accommodating a main control board 71 (see FIG. 14) and three reels 3L, 3C, 3R are attached to the middle door 41. A stepping motor is connected to the three reels 3L, 3C, 3R via a gear having a predetermined reduction ratio.

図6に示すように、主制御基板ケース55には、設定用鍵型スイッチ56が設けられている。この設定用鍵型スイッチ56は、パチスロ1の設定を変更もしくはパチスロ1の設定の確認を行うときに使用する。
本実施の形態では、主制御基板ケース55と、この主制御基板ケース55に収納された主制御基板71により、主制御基板ユニットが構成されている。
As shown in FIG. 6, the main control board case 55 is provided with a setting key type switch 56. The setting key type switch 56 is used when the setting of the pachi-slot 1 is changed or the setting of the pachi-slot 1 is confirmed.
In the present embodiment, the main control board case 55 and the main control board 71 housed in the main control board case 55 constitute a main control board unit.

主制御基板ケース55に収納された主制御基板71は、後述する主制御回路91(図15参照)を構成する。主制御回路91は、内部当籤役の決定、リール3L,3C,3Rの回転及び停止、入賞の有無の判定といった、パチスロ1における遊技の主な流れを制御する回路である。主制御回路91の具体的な構成は後述する。 The main control board 71 housed in the main control board case 55 constitutes a main control circuit 91 (see FIG. 15) described later. The main control circuit 91 is a circuit for controlling the main flow of the game in the pachi-slot 1, such as determining the internal winning combination, rotating and stopping the reels 3L, 3C, 3R, and determining whether or not there is a winning. The specific configuration of the main control circuit 91 will be described later.

ミドルドア41の上方には、副制御基板72(図14参照)を収容する副制御基板ケース57が配設されおり、副制御基板ケース57の上方には、センタースピーカ58が配設されている。副制御基板ケース57に収納された副制御基板72は、副制御回路101(図16参照)を構成する。この副制御回路101は、映像の表示等による演出の実行を制御する回路である。副制御回路101の具体的な構成は後述する。 A sub control board case 57 that accommodates a sub control board 72 (see FIG. 14) is provided above the middle door 41, and a center speaker 58 is provided above the sub control board case 57. The sub control board 72 housed in the sub control board case 57 constitutes a sub control circuit 101 (see FIG. 16). The sub-control circuit 101 is a circuit that controls execution of effects such as display of images. The specific configuration of the sub control circuit 101 will be described later.

フロントドア2bを裏面側から見て、副制御基板ケース57の右側方には、副中継基板61が配設されている。この副中継基板61は、副制御基板72と主制御基板71とを接続する配線を中継する。また、副制御基板72と副制御基板72の周辺に配設された基板とを接続する配線を中継する基板である。なお、副制御基板72の周辺に配設される基板としては、後述するLED基板62A,62B,62Cが挙げられる。 A sub relay board 61 is disposed on the right side of the sub control board case 57 when the front door 2b is viewed from the back side. The sub relay board 61 relays the wiring that connects the sub control board 72 and the main control board 71. The sub-control board 72 is a board that relays a wiring that connects the sub-control board 72 and a board arranged around the sub-control board 72. It should be noted that LED boards 62A, 62B, and 62C, which will be described later, can be cited as the boards arranged around the sub-control board 72.

LED基板62A,62B,62Cは、フロントドア2bの裏面側から見て、副制御基板ケース57の両側に配設されている。これらLED基板62A,62B,62Cは、副制御回路101(図16参照)の制御により実行される演出に応じて、光源の一具体例を示す複数のLED(Light Emitting Diode)85(図14参照)を発光させて、点滅パターンを表示する。なお、本実施の形態のパチスロ1には、LED基板62A,62B,62C以外に複数のLED基板を備えている。 The LED boards 62A, 62B, and 62C are arranged on both sides of the sub control board case 57 when viewed from the back surface side of the front door 2b. These LED boards 62A, 62B, and 62C have a plurality of LEDs (Light Emitting Diodes) 85 (see FIG. 14) showing a specific example of a light source according to the effect executed by the control of the sub control circuit 101 (see FIG. 16). ) Is lit to display the blinking pattern. The pachi-slot 1 of the present embodiment includes a plurality of LED boards in addition to the LED boards 62A, 62B, 62C.

副中継基板61の下方には、24hドア開閉監視ユニット63が配設されている。この24hドア開閉監視ユニット63は、ミドルドア41の開閉の履歴を保存する。また、ミドルドア41を開放したときに、液晶表示装置11にエラー表示を行うための信号を副制御基板72(副制御回路101)に出力する。 Below the sub relay board 61, a 24h door opening/closing monitoring unit 63 is arranged. The 24h door opening/closing monitoring unit 63 stores a history of opening/closing of the middle door 41. Further, when the middle door 41 is opened, a signal for displaying an error on the liquid crystal display device 11 is output to the sub control board 72 (sub control circuit 101).

ミドルドア41の下方には、ボードスピーカ64と、下部スピーカ65L,65Rが配設されている。ボードスピーカ64は、腰部パネルユニット31(図2参照)に対向しており、下部スピーカ65L,65Rは、それぞれスピーカ用孔33L,33R(図2参照)に対向している。 A board speaker 64 and lower speakers 65L and 65R are disposed below the middle door 41. The board speaker 64 faces the waist panel unit 31 (see FIG. 2), and the lower speakers 65L and 65R face the speaker holes 33L and 33R (see FIG. 2), respectively.

下部スピーカ65Lの上方には、メダルセレクタ201と、メダルシュート202と、ドア開閉監視スイッチ67と、が配設されている。メダルセレクタ201は、メダルの材質や形状等が適正であるか否かを判別する装置であり、メダル投入口21に投入されたメダルを、スロープ203を介してホッパー装置51へ案内し、又はメダルシュート202へ案内する。メダルセレクタ201の具体的な構成については後述する。 A medal selector 201, a medal chute 202, and a door opening/closing monitor switch 67 are arranged above the lower speaker 65L. The medal selector 201 is a device that determines whether or not the material, shape, etc. of the medal are appropriate, and guides the medal inserted into the medal insertion slot 21 to the hopper device 51 via the slope 203, or Guide to the chute 202. The specific configuration of the medal selector 201 will be described later.

メダルシュート202は、略Y字状の筒状の部材であり、メダルセレクタ201によって案内されたメダルやホッパー装置51から排出されたメダルをメダル払出口32(図2参照)に案内する。 The medal chute 202 is a substantially Y-shaped tubular member, and guides the medals guided by the medal selector 201 and the medals discharged from the hopper device 51 to the medal payout outlet 32 (see FIG. 2).

ドア開閉監視スイッチ67は、フロントドア2bを裏面側から見て、メダルセレクタ201の左側方に配置されている。このドア開閉監視スイッチ67は、パチスロ1の外部へ、フロントドア2bの開閉を報知するためのセキュリティー信号を出力する。 The door opening/closing monitoring switch 67 is arranged on the left side of the medal selector 201 when the front door 2b is viewed from the back side. The door open/close monitor switch 67 outputs a security signal to the outside of the pachi-slot 1 to notify the opening/closing of the front door 2b.

また、リール表示窓4の下方であってミドルドア41により開閉される領域には、ドア中継端子板68が配設されている(図4参照)。このドア中継端子板68は、主制御基板ケース55内の主制御基板71(図14参照)と、各種のボタンやスイッチ、副制御基板72(図14参照)、メダルセレクタ201及び遊技動作表示基板81(図14参照)との配線を中継する基板である。なお、各種のボタン及びスイッチとしては、例えば、BETボタン22、精算ボタン27、ドア開閉監視スイッチ67、後述するBETスイッチ77、スタートスイッチ79等を挙げることができる。 Further, a door relay terminal plate 68 is arranged in a region below the reel display window 4 and opened and closed by the middle door 41 (see FIG. 4). The door relay terminal board 68 includes a main control board 71 (see FIG. 14) in the main control board case 55, various buttons and switches, a sub control board 72 (see FIG. 14), a medal selector 201, and a game operation display board. 81 is a substrate that relays the wiring with 81 (see FIG. 14). The various buttons and switches include, for example, the BET button 22, the settlement button 27, the door opening/closing monitoring switch 67, the BET switch 77 and the start switch 79, which will be described later.

<メダルセレクタの構成>
次に、図7〜図13を参照して、メダルセレクタ201の具体的な構成について説明する。図7は、メダルセレクタ201をパチスロ1の斜め後方から見た斜視図である。図8は、メダルセレクタ201の分解図である。図9は、メダルセレクタ201をパチスロ1の斜め前方から見た斜視図である。図10は、メダルセレクタ201の後述するベース板部204の背面図である。図11は、メダルセレクタ201の後述するセレクトプレート207の斜視図である。図12は、メダルセレクタ201がメダルをホッパー装置51へ案内する場合のメダルの経路を示す図である。図13は、メダルセレクタ201がメダルをメダルシュート202に案内する場合のメダルの経路を示す図である。なお、図7〜図13に示す矢印Xはパチスロ1の左右方向を示し、矢印Yはパチスロ1の前後方向を示し、矢印Zは上下方向を示す。
<Medal selector configuration>
Next, a specific configuration of the medal selector 201 will be described with reference to FIGS. 7 to 13. FIG. 7 is a perspective view of the medal selector 201 as seen obliquely from the rear of the pachi-slot 1. FIG. 8 is an exploded view of the medal selector 201. FIG. 9 is a perspective view of the medal selector 201 as seen obliquely from the front of the pachi-slot 1. FIG. 10 is a rear view of a base plate portion 204, which will be described later, of the medal selector 201. FIG. 11 is a perspective view of a later-described select plate 207 of the medal selector 201. FIG. 12 is a diagram showing a route of medals when the medal selector 201 guides the medals to the hopper device 51. FIG. 13 is a diagram showing a route of medals when the medal selector 201 guides the medals to the medal shoot 202. 7 to 13, the arrow X indicates the left-right direction of the pachi-slot 1, the arrow Y indicates the front-back direction of the pachi-slot 1, and the arrow Z indicates the vertical direction.

図7〜図9に示すように、メダルセレクタ201は、ベース板部204と、サブプレート205と、キャンセルシュータ206と、セレクトプレート207と、メダルソレノイド208(図9参照)、カメラユニット209と、を備えている。 As shown in FIGS. 7 to 9, the medal selector 201 includes a base plate portion 204, a sub plate 205, a cancel shooter 206, a select plate 207, a medal solenoid 208 (see FIG. 9), a camera unit 209, Is equipped with.

ベース板部204は、メダルセレクタ201の外枠筐体を構成する略板状の部材であり、パチスロ1の左右方向の両端部がパチスロ1の後方に折曲するように成型されている。ベース板部204は、パチスロ1の前後方向に直交する一方の平面である後面204bと他方の平面である前面204a(図9参照)を有している。後面204bには、メダルレール210が、パチスロ1の前方へ凹むように、且つ、略L字状に形成されている。メダルレール210の表面には、複数の突条部210aが形成されている。 The base plate portion 204 is a substantially plate-shaped member that constitutes the outer frame housing of the medal selector 201, and is formed such that both left and right ends of the pachi-slot 1 are bent rearward of the pachi-slot 1. The base plate portion 204 has a rear surface 204b, which is one plane orthogonal to the front-back direction of the pachi-slot 1, and a front surface 204a (see FIG. 9), which is the other plane. A medal rail 210 is formed on the rear surface 204b so as to be recessed toward the front of the pachi-slot 1 and in a substantially L shape. A plurality of ridges 210 a are formed on the surface of the medal rail 210.

ベース板部204の上端部には、メダル投入口21(図2参照)から投入されるメダルを受け入れるメダル入口部211が設けられている。メダル入口部211からメダルセレクタ201内に投入されたメダルは、メダルレール210に沿って上方から下方へ移動する。ベース板部204の下部には、メダル出口部204c(図8参照)が設けられている。メダルセレクタ201内を移動したメダルは、メダル出口部204cから排出され、スロープ203(図4参照)を介してホッパー装置51に収容される。 A medal entrance 211 for receiving medals inserted from the medal insertion slot 21 (see FIG. 2) is provided at the upper end of the base plate portion 204. The medals inserted into the medal selector 201 from the medal entrance portion 211 move from the upper side to the lower side along the medal rail 210. A medal exit portion 204c (see FIG. 8) is provided below the base plate portion 204. The medals that have moved within the medal selector 201 are discharged from the medal exit portion 204c and are stored in the hopper device 51 via the slope 203 (see FIG. 4).

メダルレール210の略中間位置には前後方向に貫通する中央孔212が形成されており、この中央孔212からはメダルプレッシャ213(図8参照)の端部が露出している。図9に示すように、メダルプレッシャ213は、ベース板部204の前面204aに設けられた軸部214に回動可能に支持されている。この軸部214には、コイルばね215が取り付けられており、メダルプレッシャ213は、コイルばね215により、メダルプレッシャ213が中央孔212から突出するように付勢されている。 A center hole 212 penetrating in the front-rear direction is formed at a substantially middle position of the medal rail 210, and an end of the medal pressure 213 (see FIG. 8) is exposed from the center hole 212. As shown in FIG. 9, the medal pressure 213 is rotatably supported by a shaft portion 214 provided on the front surface 204 a of the base plate portion 204. A coil spring 215 is attached to the shaft portion 214, and the medal pressure 213 is biased by the coil spring 215 so that the medal pressure 213 projects from the central hole 212.

図9に示すように、ベース板部204の前面204aには、磁石217が設けられている。磁石217は、メダルレール210上を移動するメダルの内、適正な材質でない不正メダルを吸着(着磁)する。 As shown in FIG. 9, a magnet 217 is provided on the front surface 204 a of the base plate portion 204. The magnet 217 attracts (magnetizes) illegal medals that are not made of an appropriate material among the medals moving on the medal rail 210.

また、図8に示すように、メダルレール210の下流領域の略中央部には、前後方向に貫通し、後述するアフタメダルプレッシャ218の後端部が露出する上露出孔219が形成されている。また、メダルレール210の下流領域の下部には、前後方向に貫通し、セレクトプレート207の後述するメダルストッパ部227が露出する下露出孔220が形成されている。 As shown in FIG. 8, an upper exposure hole 219 that penetrates in the front-rear direction and exposes a rear end portion of an after medal pressure 218, which will be described later, is formed in a substantially central portion of a downstream region of the medal rail 210. .. Further, a lower exposure hole 220 that penetrates in the front-rear direction and exposes a medal stopper portion 227 of the select plate 207, which will be described later, is formed in the lower portion of the downstream region of the medal rail 210.

また、図10に示すように、メダルレール210には、6つの基準マーカー260が形成されている。基準マーカー260は、カメラユニット209が撮像するメダルレール210上の領域である撮像領域A1(図10では1点鎖線で示す)内に配置されている。 Further, as shown in FIG. 10, six reference markers 260 are formed on the medal rail 210. The reference marker 260 is arranged in an imaging area A1 (indicated by a chain line in FIG. 10) which is an area on the medal rail 210 captured by the camera unit 209.

基準マーカー260は、上部基準マーカー261と、下部基準マーカー262とからなり、上部基準マーカー261は、メダルレール210の上部で、傾斜しながら、左右方向に3つ並ぶように配置されている。また、下部基準マーカー262は、メダルレール210の下部で、傾斜しながら左右方向に3つ並ぶように配置されている。 The reference marker 260 is composed of an upper reference marker 261 and a lower reference marker 262. The upper reference marker 261 is arranged above the medal rail 210 so as to be aligned in the left-right direction so as to be lined up in three lines. Further, the lower reference markers 262 are arranged below the medal rail 210 so that three lower reference markers 262 are lined up in the left-right direction while being inclined.

基準マーカー260は、カメラユニット209が撮像した撮像領域の画像データにおいて、基準マーカー260が形成されている箇所の画素に係る輝度と、基準マーカー260が形成されていない箇所の画素に係る輝度と、が所定値以上異なるように、形成されている。本実施形態では、各基準マーカー260は、メダルレール210に三角形の孔を空けることで形成されている。なお、基準マーカー260の形成態様はこれに限らず、孔の形状は適宜選択可能である。また、例えば、基準マーカー260を、メダルレール210上に、メダルレール210の地の色とは、異なる色の図形を印刷することで、形成してもよい。 In the reference marker 260, in the image data of the imaging region imaged by the camera unit 209, the luminance of the pixel where the reference marker 260 is formed and the luminance of the pixel where the reference marker 260 is not formed, Are formed so as to differ by a predetermined value or more. In the present embodiment, each reference marker 260 is formed by forming a triangular hole in the medal rail 210. The form of the reference marker 260 is not limited to this, and the shape of the hole can be appropriately selected. Further, for example, the reference marker 260 may be formed on the medal rail 210 by printing a graphic having a color different from the background color of the medal rail 210.

図9に示すように、アフタメダルプレッシャ218は、ベース板部204の前面204aに回動可能に軸支されている。アフタメダルプレッシャ218の前端部がメダルソレノイド208によってパチスロ1の後方へ押圧されると、アフタメダルプレッシャ218は回動し、アフタメダルプレッシャ218の後端部が上露出孔219(図8参照)から露出する。 As shown in FIG. 9, the after medal pressure 218 is rotatably supported by the front surface 204 a of the base plate portion 204. When the front end of the after medal pressure 218 is pressed to the rear of the pachi-slot 1 by the medal solenoid 208, the after medal pressure 218 rotates, and the rear end of the after medal pressure 218 comes out from the upper exposure hole 219 (see FIG. 8). Exposed.

図7及び図8に示すように、キャンセルシュータ206は、略板状の部材であり、パチスロ1の左右方向の両端部がパチスロ1の前方に折曲するように成型されている。キャンセルシュータ206は、ベース板部204に着脱可能に固定され、ベース板部204の下部を後方から覆っている。キャンセルシュータ206は、メダル出口部204cを介することなく排出されるメダルをメダルシュート202(図4参照)に案内する。キャンセルシュータ206の左右方向の略中央部の上部には、下方に略矩形状に切り欠いた切欠き部206aが形成されている。 As shown in FIGS. 7 and 8, the cancel shooter 206 is a substantially plate-shaped member, and is formed such that both ends of the pachi-slot 1 in the left-right direction are bent forward of the pachi-slot 1. The cancel shooter 206 is detachably fixed to the base plate portion 204 and covers the lower portion of the base plate portion 204 from the rear side. The cancel shooter 206 guides the medals discharged without passing through the medal exit portion 204c to the medal chute 202 (see FIG. 4). A notch portion 206a, which is cut out in a substantially rectangular shape downwardly, is formed at an upper portion of a substantially central portion in the left-right direction of the cancel shooter 206.

また、キャンセルシュータ206には、報知用LED206cが設けられている。報知用LED206cは、後述するAE補正処理においてエラーが発生した旨を点灯して報知する報知手段を構成する。 Further, the cancel shooter 206 is provided with a notification LED 206c. The notification LED 206c constitutes a notification unit that lights up and notifies that an error has occurred in the AE correction process described later.

図7及び図8に示すように、サブプレート205は、メダルレール210を後方から覆う板状の部材である。サブプレート205は、平板状の本体部221と、この本体部221の上部に設けた軸部222と、を有している。本体部221の略中央部には、前後方向に貫通する貫通孔221aが設けられており、貫通孔221aからはメダルレール210の略中央部から下流領域が露出している。 As shown in FIGS. 7 and 8, the sub plate 205 is a plate-shaped member that covers the medal rail 210 from the rear side. The sub-plate 205 has a flat plate-shaped main body portion 221 and a shaft portion 222 provided on the upper portion of the main body portion 221. A through hole 221a penetrating in the front-rear direction is provided in a substantially central portion of the main body portion 221, and a downstream region is exposed from the substantially central portion of the medal rail 210 through the through hole 221a.

軸部222は、ベース板部204に支持されており、サブプレート205は、軸部222を中心に回動可能にベース板部204に取り付けられている。軸部222には、にはコイルばね223が取り付けられている。通常時、サブプレート205は、コイルばね223の付勢力により、ベース板部204側に押し付けられている。このとき、サブプレート205と、サブプレート205に覆われたメダルレール210の上部との間には、メダルが通過可能な空間が形成されている。すなわち、サブプレート205は、メダルを通過させるガイド板として機能する。 The shaft part 222 is supported by the base plate part 204, and the sub-plate 205 is attached to the base plate part 204 so as to be rotatable around the shaft part 222. A coil spring 223 is attached to the shaft portion 222. Normally, the sub-plate 205 is pressed against the base plate portion 204 side by the biasing force of the coil spring 223. At this time, a space through which medals can pass is formed between the sub plate 205 and the upper portion of the medal rail 210 covered by the sub plate 205. That is, the sub plate 205 functions as a guide plate that allows medals to pass through.

ここで、例えば、メダルセレクタ201内にメダル詰まりが生じた場合、サブプレート205をコイルばね223の付勢力に抗して回動させて、メダル詰まりを解消することができる。 Here, for example, when a medal jam occurs in the medal selector 201, the sub plate 205 can be rotated against the biasing force of the coil spring 223 to eliminate the medal jam.

図7に示すように、セレクトプレート207は、サブプレート205に覆われていないメダルレール210の略中央部を移動するメダルをガイドする部材である。図11に示すように、セレクトプレート207は、略台形板状のプレート本体224と、プレート本体224の左右方向の両端部がパチスロ1の前方へ折曲することで形成されている一対の軸受部225と、を有している。また、プレート本体224の上部には、パチスロ1の前方へ折曲し、後端部が上方へ折曲することで形成されているフランジ部226が形成されている。また、一方の軸受部225には、下方へ延びるメダルストッパ部227が形成されている。 As shown in FIG. 7, the select plate 207 is a member that guides a medal that moves in a substantially central portion of the medal rail 210 that is not covered by the sub plate 205. As shown in FIG. 11, the select plate 207 includes a plate body 224 having a substantially trapezoidal plate shape, and a pair of bearing portions formed by bending the left and right ends of the plate body 224 toward the front of the pachi-slot 1. 225 and. Further, a flange portion 226 formed by bending the pachi-slot 1 forward and bending the rear end upward is formed on the upper portion of the plate body 224. Further, a medal stopper portion 227 extending downward is formed on one bearing portion 225.

図7に示すように、プレート本体224は、サブプレート205に覆われていないメダルレール210の略中央部とパチスロ1の前後方向に対向している。 As shown in FIG. 7, the plate body 224 faces the substantially central portion of the medal rail 210 not covered by the sub-plate 205 in the front-back direction of the pachi-slot 1.

図9に示すように、セレクトプレート207は、ベース板部204の前面204aに設けられた軸部228に回動可能に支持されている。軸部228にはコイルばね229が設けられており、フランジ部226をパチスロ1の前方へ付勢する。フランジ部226は、メダルソレノイド208の一端部と接触している。メダルソレノイド208がON状態にあるとき、フランジ部226はメダルソレノイド208の一端部に押圧され、コイルばね229の付勢力に抗してパチスロ1の後方へ移動する。このときの、セレクトプレート207の回動位置を「ガイド位置」と称する。ガイド位置にあるセレクトプレート207のプレート本体224とメダルレール210との距離は、メダルをキャンセルシュータ206側に排出することなくホッパー装置51へガイド可能な所定の距離に設定されている。また、このときメダルストッパ部227は、下露出孔220(図8参照)から突出しない。 As shown in FIG. 9, the select plate 207 is rotatably supported by a shaft portion 228 provided on the front surface 204 a of the base plate portion 204. The shaft portion 228 is provided with a coil spring 229 and biases the flange portion 226 toward the front of the pachi-slot 1. The flange portion 226 is in contact with one end of the medal solenoid 208. When the medal solenoid 208 is in the ON state, the flange portion 226 is pressed by one end of the medal solenoid 208 and moves rearward of the pachi-slot 1 against the biasing force of the coil spring 229. The rotation position of the select plate 207 at this time is referred to as a “guide position”. The distance between the plate body 224 of the select plate 207 in the guide position and the medal rail 210 is set to a predetermined distance that allows the medal rail 210 to be guided to the hopper device 51 without discharging the medal to the cancel shooter 206 side. At this time, the medal stopper portion 227 does not protrude from the lower exposed hole 220 (see FIG. 8).

また、メダルソレノイド208がOFF状態にあるとき、フランジ部226はメダルソレノイド208の押圧から解放され、コイルばね229の付勢力によってパチスロ1の前方へ移動する。このときの、セレクトプレート207の回動位置を「排出位置」と称する。排出位置にあるセレクトプレート207のプレート本体224とメダルレール210との距離は、所定の距離よりも長い距離に設定されている。このとき、パチスロ1の前方へ移動するフランジ部226に押圧され、メダルソレノイド208の一端部はパチスロ1の前方へ移動する。これに伴ってメダルソレノイド208の他端部がパチスロ1の後方へ移動し、アフタメダルプレッシャ218の前端部を押圧する。これによってアフタメダルプレッシャ218は回動し、アフタメダルプレッシャ218の後端部が上露出孔219(図8参照)から露出する。 Further, when the medal solenoid 208 is in the OFF state, the flange portion 226 is released from the pressure of the medal solenoid 208, and moves to the front of the pachi-slot 1 by the biasing force of the coil spring 229. The rotation position of the select plate 207 at this time is referred to as a “discharge position”. The distance between the plate body 224 of the select plate 207 at the ejection position and the medal rail 210 is set to be longer than a predetermined distance. At this time, the flange portion 226 moving forward of the pachi-slot 1 is pressed, and one end of the medal solenoid 208 moves forward of the pachi-slot 1. Along with this, the other end of the medal solenoid 208 moves to the rear of the pachi-slot 1 and presses the front end of the after medal pressure 218. As a result, the after medal pressure 218 is rotated, and the rear end portion of the after medal pressure 218 is exposed from the upper exposure hole 219 (see FIG. 8).

メダルストッパ部227は、セレクトプレート207がガイド位置にあるときは下露出孔220(図8参照)から突出せず、排出位置にあるときは下露出孔220から突出する。 The medal stopper portion 227 does not project from the lower exposure hole 220 (see FIG. 8) when the select plate 207 is at the guide position, and projects from the lower exposure hole 220 when at the ejection position.

図12に示すように、ガイド位置にあるセレクトプレート207は、メダルレール210上を移動するメダルが規格寸法を満たす場合、移動するメダルの上部と接触し、メダルをメダル出口部204c(図8参照)へ案内する。メダルは、セレクトプレート207に案内されているとき、メダルプレッシャ213をパチスロ1の前方へ押圧する。なお、図12では、メダルセレクタ201のサブプレート205やキャンセルシュータ206の図示を省略している。 As shown in FIG. 12, when the medal moving on the medal rail 210 meets the standard size, the select plate 207 in the guide position comes into contact with the upper part of the moving medal and moves the medal to the medal exit portion 204c (see FIG. 8). ) To. The medal presses the medal pressure 213 toward the front of the pachi-slot 1 when being guided by the select plate 207. Note that, in FIG. 12, the sub-plate 205 and the cancel shooter 206 of the medal selector 201 are omitted.

一方、図13に示すように、排出位置にあるセレクトプレート207は、メダルレール210上を移動するメダルが規格寸法を満たす場合であっても、プレート本体224とメダルレール210との距離が離れているため、メダルをメダル出口部204c(図8参照)へ案内することができない。また、メダルは、メダルプレッシャ213、上露出孔219から突出するアフタメダルプレッシャ218、又は、下露出孔220から突出するメダルストッパ部227に押し出され、キャンセルシュータ206に向けて排出される。なお、図13では、図12と同様に、メダルセレクタ201のサブプレート205やキャンセルシュータ206の図示を省略している。 On the other hand, as shown in FIG. 13, the select plate 207 at the ejection position has a distance between the plate body 224 and the medal rail 210 even if the medal moving on the medal rail 210 satisfies the standard size. Therefore, the medal cannot be guided to the medal exit portion 204c (see FIG. 8). Further, the medal is pushed out to the medal pressure 213, the after medal pressure 218 protruding from the upper exposed hole 219, or the medal stopper portion 227 protruding from the lower exposed hole 220, and is ejected toward the cancel shooter 206. Note that, in FIG. 13, as with FIG. 12, the sub-plate 205 and the cancel shooter 206 of the medal selector 201 are omitted.

また、本実施形態においてセレクトプレート207は、通常、ガイド位置に位置付けされているが、所定の条件下(例えば、規定枚数のメダル投入時、エラー発生時、遊技開始時など)では、排出位置に位置付けされている。 Further, in the present embodiment, the select plate 207 is normally positioned at the guide position, but under a predetermined condition (for example, when a specified number of medals are inserted, when an error occurs, when a game is started, etc.), the select plate 207 is placed at the discharge position. It is positioned.

また、メダルレール210上を移動するメダルが規格寸法よりも小径の場合、セレクトプレート207がガイド位置にあっても、メダルはセレクトプレート207に案内されず、メダルプレッシャ213に押し出され、キャンセルシュータ206に向けて排出される。 Further, when the medal moving on the medal rail 210 has a diameter smaller than the standard size, even if the select plate 207 is at the guide position, the medal is not guided to the select plate 207 but pushed out to the medal pressure 213 and the cancel shooter 206. Is discharged toward.

図7及び図8に示すように、カメラユニット209は、第1の基板230、第2の基板231及び図示しないレンズで構成されており、メダルレール210上を移動する物体が正規メダルか否かを判定し、判定結果を主制御回路91に出力するユニットである。第1の基板230には、CMOSイメージセンサ232(図17参照)及びLED233(図17参照)が設けられている。第2の基板231には、CMOSイメージセンサ232及びLED233と通信可能、及び、制御可能に接続されている制御LSI234(図17参照)が設けられている。 As shown in FIGS. 7 and 8, the camera unit 209 includes a first substrate 230, a second substrate 231 and a lens (not shown). Whether the object moving on the medal rail 210 is a regular medal or not. Is a unit that outputs the determination result to the main control circuit 91. A CMOS image sensor 232 (see FIG. 17) and an LED 233 (see FIG. 17) are provided on the first substrate 230. The second substrate 231 is provided with a control LSI 234 (see FIG. 17) communicatively and controllably connected to the CMOS image sensor 232 and the LED 233.

第1の基板230と第2の基板231は、BtoB(Board-to-Board)形式のコネクタ(不図示)で接続され、また、各基板230,231の角部に設けられた脚部235によって固定されている。なお、カメラユニット209の回路の具体的な構成については後述する。また、本実施形態では、カメラユニット209を2つの基板230,231とレンズで構成する態様を説明したが、これに代えて、CMOSイメージセンサ232、LED233及び制御LSI234を設けた一つの基板で、カメラユニットを構成してもよい。また、絞り機構を追加してもよい。 The first substrate 230 and the second substrate 231 are connected by a BtoB (Board-to-Board) type connector (not shown), and by the leg portions 235 provided at the corners of the respective substrates 230 and 231. It is fixed. The specific configuration of the circuit of the camera unit 209 will be described later. Further, in the present embodiment, the mode in which the camera unit 209 is configured with the two substrates 230 and 231 and the lens has been described, but instead of this, one substrate provided with the CMOS image sensor 232, the LED 233, and the control LSI 234 is used. You may comprise a camera unit. Further, a diaphragm mechanism may be added.

カメラユニット209は、キャンセルシュータ206の上部の切欠き部206aの周囲に設けられたビス穴206bに、第1の基板230がビス止めされることで、固定されている。 The camera unit 209 is fixed by screwing the first substrate 230 into a screw hole 206b provided around the notch 206a in the upper portion of the cancel shooter 206.

CMOSイメージセンサ232(図17参照)は、第1の基板230の略中央部分に設けられている。CMOSイメージセンサ232は、キャンセルシュータ206の切欠き部206a(図8参照)を介して、メダルレール210上の撮像領域A1(図10参照)を撮像し、撮像した画像データを制御LSI234(図17参照)に出力する。 The CMOS image sensor 232 (see FIG. 17) is provided in a substantially central portion of the first substrate 230. The CMOS image sensor 232 captures an image of the image capturing area A1 (see FIG. 10) on the medal rail 210 via the cutout portion 206a (see FIG. 8) of the cancel shooter 206, and captures the captured image data to the control LSI 234 (see FIG. 17). Output).

LED233(図17参照)は、CMOSイメージセンサ232の周囲で面発光し、メダルレール210上を移動する物体に光を照射する。制御LSI234(図17参照)は、CMOSイメージセンサ232から出力された画像データに基づいて、メダルレール210上を移動する物体が正規メダルか否かを判定し、判定結果を主制御回路91に出力する。なお、本実施形態では、切欠き部206aの周囲に形成したビス穴206bにビス止めすることでカメラユニット209をキャンセルシュータ206に固定する態様を説明したが、カメラユニットの固定態様はこれに限定されない。例えば、第1の基板230と第2の基板231の間に取り付けレールを設け、また、キャンセルシュータ206の上部に凹部を設け、この凹部に取り付けレールを嵌めた上で、取り付けレールとキャンセルシュータ206をビス止め又は接着剤で固定するようにしてもよい。 The LED 233 (see FIG. 17) emits surface light around the CMOS image sensor 232, and illuminates an object moving on the medal rail 210 with light. The control LSI 234 (see FIG. 17) determines whether the object moving on the medal rail 210 is a regular medal based on the image data output from the CMOS image sensor 232, and outputs the determination result to the main control circuit 91. To do. In the present embodiment, the mode in which the camera unit 209 is fixed to the cancel shooter 206 by screwing in the screw hole 206b formed around the notch 206a has been described, but the fixing mode of the camera unit is not limited to this. Not done. For example, a mounting rail is provided between the first substrate 230 and the second substrate 231, a recess is provided in the upper portion of the cancel shooter 206, and the mounting rail is fitted into this recess, and then the mounting rail and the cancel shooter 206 are provided. May be fixed with screws or an adhesive.

<パチスロが備える回路の構成>
次に、パチスロ1が備える回路の構成について、図14〜図18を参照して説明する。
まず、図14を参照してパチスロ1が備える回路全体の概要について説明する。図14は、パチスロ1が備える回路全体のブロック構成図である。
<Circuit structure of pachi-slot>
Next, the configuration of the circuit included in the pachi-slot 1 will be described with reference to FIGS.
First, with reference to FIG. 14, an outline of the entire circuit of the pachi-slot 1 will be described. FIG. 14 is a block configuration diagram of the entire circuit included in the pachi-slot 1.

パチスロ1は、ミドルドア41に配設された主制御基板71と、フロントドア2bに配設された副制御基板72を有している。
主制御基板71には、リール中継端子板74と、設定用鍵型スイッチ56と、外部集中端子板47と、ホッパー装置51と、メダル補助収納庫スイッチ75と、電源装置53の電源基板53bが接続されている。設定用鍵型スイッチ56、外部集中端子板47、ホッパー装置51及びメダル補助収納庫スイッチ75は、キャビネット側中継基板44を介して主制御基板71に接続されている。外部集中端子板47及びホッパー装置51については、上述したため、説明を省略する。
The pachi-slot 1 has a main control board 71 arranged on the middle door 41 and a sub-control board 72 arranged on the front door 2b.
On the main control board 71, there are a reel relay terminal board 74, a setting key type switch 56, an external centralized terminal board 47, a hopper device 51, a medal auxiliary storage switch 75, and a power supply board 53b of the power supply device 53. It is connected. The setting key type switch 56, the external centralized terminal board 47, the hopper device 51, and the medal auxiliary storage switch 75 are connected to the main control board 71 via the cabinet side relay board 44. Since the external centralized terminal board 47 and the hopper device 51 have been described above, the description thereof will be omitted.

リール中継端子板74は、各リール3L,3C,3Rのリール本体の内側に配設されている。このリール中継端子板74は、各リール3L,3C,3Rのステッピングモータ(不図示)に電気的に接続されており、主制御基板71からステッピングモータに出力される信号を中継する。 The reel relay terminal plate 74 is arranged inside the reel body of each reel 3L, 3C, 3R. The reel relay terminal plate 74 is electrically connected to a stepping motor (not shown) of each reel 3L, 3C, 3R and relays a signal output from the main control board 71 to the stepping motor.

メダル補助収納庫スイッチ75は、メダル補助収納庫52のスイッチ貫通孔(非表示)を貫通している。このメダル補助収納庫スイッチ75は、メダル補助収納庫52がメダルで満杯になっているか否かを検出する。 The medal auxiliary storage case switch 75 penetrates a switch through hole (not shown) of the medal auxiliary storage case 52. The medal auxiliary storage switch 75 detects whether or not the medal auxiliary storage 52 is full of medals.

電源装置53の電源基板53bには、電源スイッチ53aが接続されている。この電源スイッチ53aは、パチスロ1に必要な電源を供給するときにONにする。 A power switch 53a is connected to a power board 53b of the power supply device 53. The power switch 53a is turned on when the pachi-slot 1 is supplied with necessary power.

また、主制御基板71には、ドア中継端子板68を介して、メダルセレクタ201、ドア開閉監視スイッチ67、BETスイッチ77、精算スイッチ78、スタートスイッチ79、ストップスイッチ基板80、遊技動作表示基板81及び副中継基板61が接続されている。ドア開閉監視スイッチ67及び副中継基板61については、上述したため、説明を省略する。メダルセレクタ201の回路構成については後述する。 Further, on the main control board 71, via the door relay terminal board 68, the medal selector 201, the door opening/closing monitor switch 67, the BET switch 77, the settlement switch 78, the start switch 79, the stop switch board 80, the game operation display board 81. And the sub relay board 61 is connected. The door open/close monitor switch 67 and the sub relay board 61 have been described above, and thus description thereof will be omitted. The circuit configuration of the medal selector 201 will be described later.

BETスイッチ77は、BETボタン22が遊技者により押されたことを検出する。精算スイッチ78は、精算ボタン27が遊技者により押されたことを検出する。スタートスイッチ79は、スタートレバー23が遊技者により操作されたこと(開始操作)を検出する。 The BET switch 77 detects that the BET button 22 has been pressed by the player. The settlement switch 78 detects that the settlement button 27 is pressed by the player. The start switch 79 detects that the player has operated the start lever 23 (start operation).

ストップスイッチ基板80は、回転しているリールを停止させるための回路と、停止可能なリールをLEDなどにより表示するための回路を構成する基板である。このストップスイッチ基板80には、ストップスイッチが設けられている。ストップスイッチは、各ストップボタン19L,19C,19Rが遊技者により押されたこと(停止操作)を検出する。 The stop switch substrate 80 is a substrate that constitutes a circuit for stopping the spinning reel and a circuit for displaying the reel that can be stopped by using an LED or the like. The stop switch board 80 is provided with a stop switch. The stop switch detects that the stop buttons 19L, 19C, 19R are pressed by the player (stop operation).

遊技動作表示基板81は、メダルの投入を受け付けるとき、3つのリール3L,3C,3Rが回動可能なとき及び再遊技を行うときに、投入されたメダルの枚数を7セグ表示器24に表示させるための基板である。この遊技動作表示基板81には、7セグ表示器24とLED82が接続されている。LED82は、例えば、遊技の開始を表示するマークや再遊技を行うマークなどを点灯させる。 The game operation display board 81 displays the number of inserted medals on the 7-segment display 24 when accepting the insertion of medals, when the three reels 3L, 3C, 3R are rotatable and when replaying. It is a substrate for making. The 7-segment display 24 and the LED 82 are connected to the game operation display board 81. The LED 82 lights, for example, a mark indicating the start of a game, a mark for performing a replay, or the like.

副制御基板72は、ドア中継端子板68と副中継基板61を介して主制御基板71に接続されている。この副制御基板72には、副中継基板61を介して、サウンドI/O基板84、LED基板62A,62B,62C、24hドア開閉監視ユニット63が接続されている。これらLED基板62A,62B,62C及び24hドア開閉監視ユニット63については、上述したため、説明を省略する。 The sub control board 72 is connected to the main control board 71 via the door relay terminal board 68 and the sub relay board 61. A sound I/O board 84, LED boards 62A, 62B, 62C, and a 24h door opening/closing monitoring unit 63 are connected to the sub control board 72 via a sub relay board 61. The LED boards 62A, 62B, 62C and the 24h door open/close monitoring unit 63 have been described above, and thus the description thereof will be omitted.

サウンドI/O基板84は、センタースピーカ58、ボードスピーカ64、下部スピーカ65L,65R及びフロントドア2bに設けられた不図示のスピーカへの音声の出力を行う。 The sound I/O board 84 outputs sound to a center speaker 58, a board speaker 64, lower speakers 65L and 65R, and a speaker (not shown) provided on the front door 2b.

また、副制御基板72には、ロムカートリッジ基板86と、液晶中継基板87が接続されている。これらロムカートリッジ基板86及び液晶中継基板87は、副制御基板72と共に副制御基板ケース57に収納されている。
ロムカートリッジ基板86は、演出用の画像(映像)、音声、LED基板62A,62B及びその他のLED基板(不図示)、通信のデータを管理するための基板である。液晶中継基板87は、副制御基板72と液晶表示装置11とを接続する配線を中継する基板である。
A ROM cartridge substrate 86 and a liquid crystal relay substrate 87 are connected to the sub control substrate 72. The ROM cartridge substrate 86 and the liquid crystal relay substrate 87 are housed in the sub control substrate case 57 together with the sub control substrate 72.
The ROM cartridge board 86 is a board for managing images (video) for presentation, sound, LED boards 62A and 62B and other LED boards (not shown), and communication data. The liquid crystal relay board 87 is a board that relays the wiring that connects the sub-control board 72 and the liquid crystal display device 11.

<主制御回路>
次に、主制御基板71により構成される主制御回路91について、図15を参照して説明する。
図15は、パチスロ1の主制御回路91の構成例を示すブロック図である。
<Main control circuit>
Next, the main control circuit 91 configured by the main control board 71 will be described with reference to FIG.
FIG. 15 is a block diagram showing a configuration example of the main control circuit 91 of the pachi-slot 1.

主制御回路91は、主制御基板71上に設置されたマイクロコンピュータ92を主たる構成要素としている。マイクロコンピュータ92は、メインCPU93、メインROM94及びメインRAM95により構成される。メインCPU93と前述のホッパー装置51は、本発明の遊技媒体払出装置を構成している。 The main control circuit 91 has a microcomputer 92 installed on the main control board 71 as a main component. The microcomputer 92 includes a main CPU 93, a main ROM 94 and a main RAM 95. The main CPU 93 and the above-mentioned hopper device 51 constitute the game medium payout device of the present invention.

メインROM94には、メインCPU93により実行される制御プログラム(例えば、上述した内部抽籤処理の実行のためのプログラム)、データテーブル、副制御回路101に対して各種制御指令(コマンド)を送信するためのデータ等が記憶されている。メインRAM95には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。 In the main ROM 94, a control program executed by the main CPU 93 (for example, a program for executing the above-mentioned internal lottery process), a data table, and various control commands (commands) to the sub-control circuit 101 are transmitted. Data and the like are stored. The main RAM 95 is provided with a storage area for storing various data such as an internal winning combination determined by executing the control program.

メインCPU93には、クロックパルス発生回路96、分周器97、乱数発生器98及びサンプリング回路99が接続されている。クロックパルス発生回路96及び分周器97は、クロックパルスを発生する。メインCPU93は、発生されたクロックパルスに基づいて、制御プログラムを実行する。乱数発生器98は、予め定められた範囲の乱数(例えば、0〜65535)を発生する。サンプリング回路99は、発生された乱数の中から1つの値を抽出する。 A clock pulse generation circuit 96, a frequency divider 97, a random number generator 98, and a sampling circuit 99 are connected to the main CPU 93. The clock pulse generation circuit 96 and the frequency divider 97 generate clock pulses. The main CPU 93 executes the control program based on the generated clock pulse. The random number generator 98 generates a random number within a predetermined range (for example, 0 to 65535). The sampling circuit 99 extracts one value from the generated random numbers.

メインCPU93は、リールインデックスを検出してから各リール3L,3C,3Rのステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインCPU93は、各リール3L,3C,3Rの回転角度(主に、リールが図柄何個分だけ回転したか)を管理する。
なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リール3L,3C,3Rの所定の位置に設けられ、各リール3L,3C,3Rの回転により発光部と受光部との間に介在される検知片を備えたリール位置検出部(不図示)により検出する。
The main CPU 93 counts the number of times a pulse is output to the stepping motor of each reel 3L, 3C, 3R after detecting the reel index. Thereby, the main CPU 93 manages the rotation angle of each reel 3L, 3C, 3R (mainly, how many symbols the reel has rotated).
The reel index is information indicating that the reel has made one rotation. This reel index is provided, for example, at a predetermined position of each reel 3L, 3C, 3R with an optical sensor having a light emitting portion and a light receiving portion, and by rotation of each reel 3L, 3C, 3R, the light emitting portion and the light receiving portion. It is detected by a reel position detection unit (not shown) having a detection piece interposed therebetween.

ここで、各リール3L,3C,3Rの回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインRAM95に設けられたパルスカウンタによって計数される。そして、図柄1つ分の回転に必要な所定回数(例えば16回)のパルスの出力がパルスカウンタで計数される毎に、メインRAM95に設けられた図柄カウンタが1ずつ加算される。図柄カウンタは、各リール3L,3C,3Rに応じて設けられている。図柄カウンタの値は、リール位置検出部(不図示)によってリールインデックスが検出されるとクリアされる。 Here, the management of the rotation angle of each reel 3L, 3C, 3R will be specifically described. The number of pulses output to the stepping motor is counted by a pulse counter provided in the main RAM 95. Then, each time the pulse counter counts the output of a predetermined number of pulses (for example, 16 times) required for rotating one symbol, the symbol counter provided in the main RAM 95 is incremented by one. The symbol counter is provided for each reel 3L, 3C, 3R. The value of the symbol counter is cleared when the reel index is detected by the reel position detector (not shown).

つまり、本実施の形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理するようになっている。したがって、各リール3L,3C,3Rの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。 That is, in the present embodiment, by managing the symbol counter, the number of symbols rotated after the reel index is detected is managed. Therefore, the position of each symbol on each reel 3L, 3C, 3R is detected with reference to the position at which the reel index is detected.

上述したように、滑り駒数の最大数を図柄4個分に定めた場合は、左ストップボタン19Lが押されたときにリール表示窓4の中段にある左リール3Lの図柄と、その4個先の図柄までの範囲内にある各図柄が、リール表示窓4の中段に停止可能な図柄となる。 As described above, when the maximum number of sliding pieces is set to 4 symbols, the symbol of the left reel 3L in the middle stage of the reel display window 4 when the left stop button 19L is pressed, and its 4 symbols Each symbol within the range up to the previous symbol is a symbol that can be stopped in the middle of the reel display window 4.

また、メインCPU93は、後述するようにメダルセレクタ201の制御LSI234から判定結果が入力されると、入力された判定結果に基づいて、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為を検知する。 Further, when the determination result is input from the control LSI 234 of the medal selector 201, as will be described later, the main CPU 93 causes the gaming machine to mistakenly recognize that the regular game medium is used, based on the input determination result. Detects fraudulent playing games.

<副制御回路>
次に、副制御基板72により構成される副制御回路101について、図16を参照して説明する。
図16は、パチスロ1の副制御回路101の構成例を示すブロック図である。
<Sub control circuit>
Next, the sub control circuit 101 configured by the sub control board 72 will be described with reference to FIG.
FIG. 16 is a block diagram showing a configuration example of the sub control circuit 101 of the pachi-slot 1.

副制御回路101は、主制御回路91と電気的に接続されており、主制御回路91から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路101は、基本的に、サブCPU102、サブRAM103、レンダリングプロセッサ104、描画用RAM105、ドライバ106を含んで構成されている。 The sub control circuit 101 is electrically connected to the main control circuit 91, and performs processing such as determination and execution of effect contents based on a command transmitted from the main control circuit 91. The sub control circuit 101 basically includes a sub CPU 102, a sub RAM 103, a rendering processor 104, a drawing RAM 105, and a driver 106.

サブCPU102は、主制御回路91から送信されたコマンドに応じて、ロムカートリッジ基板86に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板86は、基本的に、プログラム記憶領域とデータ記憶領域によって構成される。 The sub CPU 102 controls the output of video, sound, and light according to the control program stored in the ROM cartridge board 86 in response to the command transmitted from the main control circuit 91. The ROM cartridge substrate 86 is basically composed of a program storage area and a data storage area.

プログラム記憶領域には、サブCPU102が実行する制御プログラムが記憶されている。例えば、制御プログラムには、主制御回路91との通信を制御するための主基板通信タスクや、演出用乱数値を抽出し、演出内容(演出データ)の決定及び登録を行うための演出登録タスクが含まれる。また、決定した演出内容に基づいて液晶表示装置11(図2参照)による映像の表示を制御する描画制御タスク、LED85等の光源による光の出力を制御するランプ制御タスク、スピーカ58,64,65L,65R等のスピーカによる音の出力を制御する音声制御タスク等が含まれる。 A control program executed by the sub CPU 102 is stored in the program storage area. For example, in the control program, a main board communication task for controlling communication with the main control circuit 91, and a performance registration task for extracting a random number for performance and determining and registering the content of the performance (effect data). Is included. In addition, a drawing control task that controls the display of an image by the liquid crystal display device 11 (see FIG. 2) based on the determined effect contents, a lamp control task that controls the output of light by a light source such as the LED 85, and speakers 58, 64, 65L. , 65R, and the like, including a voice control task for controlling the output of sound by a speaker.

データ記憶領域は、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれている。また、BGMや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等が含まれている。 The data storage area includes a storage area for storing various data tables, a storage area for storing effect data constituting each effect content, and a storage area for storing animation data related to image creation. Further, it includes a storage area for storing sound data regarding BGM and sound effects, a storage area for storing lamp data regarding a pattern of turning on/off light.

サブRAM103は、決定された演出内容や演出データを登録する格納領域や、主制御回路91から送信される内部当籤役等の各種データを格納する格納領域が設けられている。 The sub RAM 103 is provided with a storage area for registering the determined effect contents and effect data, and a storage area for storing various data such as an internal winning combination transmitted from the main control circuit 91.

サブCPU102、レンダリングプロセッサ104、描画用RAM(フレームバッファを含む)105及びドライバ106は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を液晶表示装置11に表示させる。 The sub CPU 102, the rendering processor 104, the drawing RAM (including a frame buffer) 105, and the driver 106 create an image according to the animation data specified by the effect contents, and display the created image on the liquid crystal display device 11.

また、サブCPU102は、演出内容により指定されたサウンドデータに従ってBGMなどの音をスピーカ58,64,65L,65R等のスピーカにより出力させる。また、サブCPU102は、演出内容により指定されたランプデータに従ってLED85等の光源の点灯及び消灯を制御する。 In addition, the sub CPU 102 causes the speakers 58, 64, 65L, 65R and the like to output sounds such as BGM according to the sound data specified by the effect contents. In addition, the sub CPU 102 controls the turning on and off of the light source such as the LED 85 according to the lamp data specified by the effect contents.

<メダルセレクタの回路構成>
次に、メダルセレクタ201の回路構成について、図17を参照して説明する。
図17は、メダルセレクタ201の回路構成例を示すブロック図である。
<Circuit configuration of medal selector>
Next, the circuit configuration of the medal selector 201 will be described with reference to FIG.
FIG. 17 is a block diagram showing a circuit configuration example of the medal selector 201.

図17に示すように、メダルセレクタ201は、カメラユニット209とメダルソレノイド208を備えている。
また、メダルセレクタ201は、ドア中継端子板68を介して、主制御基板71に接続されている。すなわちメダルセレクタ201は、主制御回路91と電気的に接続されている。したがって、主制御回路91は、メダルセレクタ201のメダルソレノイド208をON状態又はOFF状態に設定することができる。
As shown in FIG. 17, the medal selector 201 includes a camera unit 209 and a medal solenoid 208.
Further, the medal selector 201 is connected to the main control board 71 via the door relay terminal plate 68. That is, the medal selector 201 is electrically connected to the main control circuit 91. Therefore, the main control circuit 91 can set the medal solenoid 208 of the medal selector 201 to the ON state or the OFF state.

カメラユニット209は、制御LSI234、CMOSイメージセンサ232及びLED233で構成されている。カメラユニット209の制御LSI234は、ASIC(Application Specific Integrated Circuit)で構成され、CMOSイメージセンサ232及びLED233と電気的に接続されている。制御LSI234は、LED233の発光を制御する。また、制御LSI234は、CMOSイメージセンサ232から出力された画像データに基づいて、メダルレール210上を移動する物体が正規メダルか否かを判定し、判定結果を、GPIO250に割り付けられた出力PORTから後述の所定の出力条件が成立したときに、ドア中継端子板68を介して主制御基板71に出力する。 The camera unit 209 includes a control LSI 234, a CMOS image sensor 232, and an LED 233. The control LSI 234 of the camera unit 209 is configured by an ASIC (Application Specific Integrated Circuit) and is electrically connected to the CMOS image sensor 232 and the LED 233. The control LSI 234 controls the light emission of the LED 233. Further, the control LSI 234 determines whether or not the object moving on the medal rail 210 is a regular medal based on the image data output from the CMOS image sensor 232, and the determination result is output from the output PORT assigned to the GPIO 250. When a predetermined output condition, which will be described later, is satisfied, the signal is output to the main control board 71 via the door relay terminal board 68.

CMOSイメージセンサ232は、露光時間(シャッタースピード)を1〜25段階で設定する露光時間設定機構を備えている。1段階上がる毎に、露光時間は、7μ秒延びるように設定される。本実施形態では、露光時間の初期値(パチスロ1の電源投入時の値)は、段階10、すなわち70μ秒に設定されている。したがって、本実施形態では、露光時間を、70μ秒から最大175μ秒(段階25に対応する露光時間)の範囲で設定可能となっている。
なお、本実施形態において、採用されているCMOSイメージセンサ232は、解像度が648×488ピクセルであり、フレームレートが240fps(Frames Per Second)のCMOSイメージセンサである。
The CMOS image sensor 232 includes an exposure time setting mechanism that sets the exposure time (shutter speed) in 1 to 25 steps. The exposure time is set to be extended by 7 μs for each step. In this embodiment, the initial value of the exposure time (the value when the power of the pachi-slot 1 is turned on) is set to step 10, that is, 70 μsec. Therefore, in this embodiment, the exposure time can be set within the range of 70 μsec to a maximum of 175 μsec (exposure time corresponding to step 25).
The CMOS image sensor 232 used in the present embodiment is a CMOS image sensor having a resolution of 648×488 pixels and a frame rate of 240 fps (Frames Per Second).

また、制御LSI234は、報知用LED206cと電気的に接続されている。報知用LED206cは、制御LSI234からの指示に応じて点灯及び消灯する。 The control LSI 234 is electrically connected to the notification LED 206c. The notification LED 206c is turned on and off according to an instruction from the control LSI 234.

<制御LSIの回路構成>
次に、制御LSI234の回路構成について、図18を参照して説明する。
図18は、制御LSI234の回路構成例を示すブロック図である。
<Circuit configuration of control LSI>
Next, the circuit configuration of the control LSI 234 will be described with reference to FIG.
FIG. 18 is a block diagram showing a circuit configuration example of the control LSI 234.

制御LSI234は、ホストコントローラ241、画像認識DSP(digital signal processor)回路242、バックアップ電源(不図示)が接続されたSRAM(Static Random Access Memory)243、フラッシュメモリ244、ISP(Image Signal Processing)回路245及びメダルカウント回路246を備えている。また、制御LSI234は、カラー認識回路247、魚眼補正スケーラ回路248、画像認識アクセラレータ回路249及びGPIO(General Purpose Input/Output)250を備えている。これら制御LSI234を構成するデバイスは、バスを介して相互に接続されおり、本実施形態の制御LSI234では、バスのプロトコルとしてAXI(Advanced eXtensible Interface)が採用されている。 The control LSI 234 includes a host controller 241, an image recognition DSP (digital signal processor) circuit 242, an SRAM (Static Random Access Memory) 243 to which a backup power supply (not shown) is connected, a flash memory 244, and an ISP (Image Signal Processing) circuit 245. And a medal counting circuit 246. The control LSI 234 also includes a color recognition circuit 247, a fisheye correction scaler circuit 248, an image recognition accelerator circuit 249, and a GPIO (General Purpose Input/Output) 250. The devices forming the control LSI 234 are connected to each other via a bus, and the control LSI 234 of the present embodiment employs AXI (Advanced eXtensible Interface) as a bus protocol.

また、制御LSI234は、ISI(Image Sensor Interface)回路251を備えている。ISI回路251は、CMOSイメージセンサ232とISP回路に電気的に接続されている。ISI回路251は、CMOSイメージセンサ232からLVDS(Low voltage differential signaling)方式で送信された画像データをRGBベイヤ画像に変換して出力する。 Further, the control LSI 234 includes an ISI (Image Sensor Interface) circuit 251. The ISI circuit 251 is electrically connected to the CMOS image sensor 232 and the ISP circuit. The ISI circuit 251 converts the image data transmitted from the CMOS image sensor 232 by the LVDS (Low voltage differential signaling) method into an RGB Bayer image and outputs it.

<ISP回路>
ISP回路245は、ISI回路251からRGBベイヤ画像が出力されると(RGBベイヤ画像が入力される)と、VSYNC(Vertical Synchronization)割込信号を、ホストコントローラ241に出力する。
また、ISP回路245は、ISI回路251から出力されたRGBベイヤ画像にレンズ歪み補正処理と射影変換(ホモグラフィ)処理を施す画像補正処理を行う。
<ISP circuit>
When the RGB Bayer image is output from the ISI circuit 251 (the RGB Bayer image is input), the ISP circuit 245 outputs a VSYNC (Vertical Synchronization) interrupt signal to the host controller 241.
The ISP circuit 245 also performs image correction processing for subjecting the RGB Bayer image output from the ISI circuit 251 to lens distortion correction processing and projective transformation (homography) processing.

レンズ歪み補正処理は、後述する各種判別・判定処理の精度を高めるため、CMOSイメージセンサ232が撮像した画像データ上の、カメラユニット209におけるレンズの特性に起因して発生する歪みを補正する処理である。 The lens distortion correction process is a process for correcting the distortion caused by the characteristics of the lens in the camera unit 209 on the image data captured by the CMOS image sensor 232 in order to improve the accuracy of various determination/determination processes described later. is there.

例えば、カメラユニット209のレンズとして、凸レンズを採用した場合、レンズの端の厚みがレンズの中央部の厚みに比べて薄いため、図19に示すような歪みが生じる。図19では、CMOSイメージセンサ232の撮像領域A1と、CMOSイメージセンサ232が撮像した撮像領域A1の画像データG1を模式的に表している。画像データG1における黒点は、撮像領域A1の各格子の頂点に対応する箇所を表している。 For example, when a convex lens is used as the lens of the camera unit 209, the thickness at the end of the lens is smaller than the thickness at the center of the lens, so that distortion as shown in FIG. 19 occurs. In FIG. 19, the image pickup area A1 of the CMOS image sensor 232 and the image data G1 of the image pickup area A1 picked up by the CMOS image sensor 232 are schematically shown. The black dots in the image data G1 represent the locations corresponding to the vertices of each grid in the imaging area A1.

図19に示すように、画像データG1では、中央部に比べて端部に比較的大きな歪みが発生している。ISP回路245は、予め設定されている各種補正パラメータに基づきレンズ歪み補正処理を行って画像データG1(ISI回路251から出力されたRGBベイヤ画像)を加工する。具体的には、画像データG1の黒点の位置が、対応する撮像領域A1の格子の頂点と同位置になるように、画像データG1を補完する。これによって、この歪みが後述する各種判別処理に与える影響を抑制する。 As shown in FIG. 19, in the image data G1, a relatively large amount of distortion is generated at the end portion as compared with the central portion. The ISP circuit 245 processes the image data G1 (RGB Bayer image output from the ISI circuit 251) by performing lens distortion correction processing based on various preset correction parameters. Specifically, the image data G1 is complemented so that the positions of the black dots of the image data G1 are at the same positions as the vertices of the grid of the corresponding imaging region A1. This suppresses the influence of this distortion on various determination processes described later.

なお、各種補正パラメータは、カメラユニット209に採用されるレンズに対する事前の特性評価に基づいて予めプログラム上で規定されている。なお、上記各種補正パラメータをフラッシュメモリ244に記憶させ、レンズ歪み補正処理時にISP回路245に参照されるようにしてもよい。 It should be noted that various correction parameters are preliminarily defined on a program based on prior characteristic evaluation of the lens adopted in the camera unit 209. The various correction parameters may be stored in the flash memory 244 and referred to by the ISP circuit 245 during the lens distortion correction processing.

射影変換処理は、カメラユニット209の取り付け位置のずれが、後述する各種判別・判定処理の精度に影響を与えないように、画像データを補正する処理である。
例えば、カメラユニット209がキャンセルシュータ206に対して、好適な角度でない角度で傾いて取り付けられると、図20Aに示すように、後述する各種判別・判定処理に必要な画像領域A2が歪んで撮像される場合がある。射影変換処理では、この歪みを補正し、画像データを、後述する各種判別・判定処理に好適な態様に補完する。
The projective transformation process is a process of correcting the image data so that the displacement of the mounting position of the camera unit 209 does not affect the accuracy of various determination/determination processes described later.
For example, when the camera unit 209 is attached to the cancel shooter 206 at an angle that is not a suitable angle, as shown in FIG. 20A, an image area A2 necessary for various determination/determination processes described later is distorted and imaged. There are cases where In the projective transformation process, this distortion is corrected and the image data is complemented in a mode suitable for various discrimination/determination processes described later.

具体的には、射影変換処理において、ISP回路245は、レンズ歪み補正処理後のRGBベイヤ画像を解析し、このRGBベイヤ画像における少なくとも4つの基準マーカー260の位置(座標:x,y)を検出する。 Specifically, in the projective transformation process, the ISP circuit 245 analyzes the RGB Bayer image after the lens distortion correction process and detects the position (coordinates: x, y) of at least four reference markers 260 in this RGB Bayer image. To do.

次に、検出した4つの基準マーカーに対応する、プログラム上で予め規定されている後述する各種判別処理の精度を高めるために好適な画像データにおける基準マーカー260の位置(座標:u,v)に基づき、以下の式1及び式2における変換係数a,b,c,d,e,f,g,hを算出する。
u=(x×a+y×b+c)/(x×g+y×h+1) ・・・式(1)
v=(x×d+y×e+f)/(x×g+y×h+1) ・・・式(2)
Next, at the position (coordinates: u, v) of the reference marker 260 in the image data, which is suitable for improving the accuracy of various determination processes which will be described later and which are defined in advance on the program, corresponding to the detected four reference markers. Based on the above, the conversion coefficients a, b, c, d, e, f, g, and h in the following equations 1 and 2 are calculated.
u=(x*a+y*b+c)/(x*g+y*h+1)... Formula (1)
v=(x×d+y×e+f)/(x×g+y×h+1) Equation (2)

そして、算出した変換係数a,b,c,d,e,f,g,hと、レンズ歪み補正処理後のRGBベイヤ画像における各画素の座標値を、上記式1及び式2に代入して、各画素についての変換後の座標を算出し、各画素が算出した変換後の座標に位置するようにこのRGBベイヤ画像を加工する。図20Bは、射影変換処理後のRGBベイヤ画像における図20Aに示す画像領域A2を模式的に表している。 Then, the calculated conversion coefficients a, b, c, d, e, f, g, h and the coordinate value of each pixel in the RGB Bayer image after the lens distortion correction processing are substituted into the above equations 1 and 2. , The coordinate after conversion for each pixel is calculated, and this RGB Bayer image is processed so that each pixel is positioned at the calculated coordinate after conversion. FIG. 20B schematically shows the image area A2 shown in FIG. 20A in the RGB Bayer image after the projective transformation process.

なお、本実施形態では、各種判別処理の精度を高めるために好適な画像データにおける基準マーカー260の位置(座標:u,v)をプログラム上で規定する態様を説明した。しかし、これに代えて、例えば、この基準マーカー260の位置をフラッシュメモリ244に記憶させ、射影変換処理時にISP回路245に参照されるようにしてもよい。 In the present embodiment, a mode has been described in which the position (coordinates: u, v) of the reference marker 260 in the image data suitable for increasing the accuracy of various determination processes is defined on the program. However, instead of this, for example, the position of the reference marker 260 may be stored in the flash memory 244 and referred to by the ISP circuit 245 during the projective conversion process.

次に、ISP回路245は、レンズ歪み補正処理と射影変換処理後のRGBベイヤ画像を各種フォーマットに変換する色変換処理を行う。色変換処理において、ISP回路245は、RGBベイヤ画像を、YUV色空間に対応する画像データ(YUV画像データ)に変換し、このYUV画像データにおける輝度に係るデータ(以下、「グレースケール画像データ」と称する場合がある)をメダルカウント回路246に出力する(メダルカウント回路246が参照するSRAM243の所定の領域に出力する)。また、グレースケール画像データをSRAM243に記憶させる。なお、SRAM243には、所定数のグレースケール画像データが記憶可能な記憶領域が設けられている。SRAM243に記憶されているグレースケール画像データの数が上限数に達した場合、記憶された順序が古いグレースケール画像データから上書きされる。 Next, the ISP circuit 245 performs color conversion processing for converting the RGB Bayer image after lens distortion correction processing and projective conversion processing into various formats. In the color conversion processing, the ISP circuit 245 converts the RGB Bayer image into image data (YUV image data) corresponding to the YUV color space, and data related to the luminance in the YUV image data (hereinafter, “grayscale image data”). May be called) is output to the medal count circuit 246 (output to a predetermined area of the SRAM 243 referenced by the medal count circuit 246). Further, the grayscale image data is stored in the SRAM 243. The SRAM 243 is provided with a storage area capable of storing a predetermined number of grayscale image data. When the number of gray scale image data stored in the SRAM 243 reaches the upper limit number, the stored order is overwritten from the old gray scale image data.

また、色変換処理において、ISP回路245は、RGBベイヤ画像を、三つの成分(H:色相、S:彩度、V:明度)からなる色空間(HSV色空間)に対応する画像データ(HSV画像データ)に変換し、このHSV画像データをカラー認識回路247に出力する(カラー認識回路247が参照するSRAM243の所定の領域に出力する)。 In the color conversion process, the ISP circuit 245 converts the RGB Bayer image into image data (HSV color space) corresponding to a color space (HSV color space) including three components (H: hue, S: saturation, V: lightness). Image data) and outputs the HSV image data to the color recognition circuit 247 (outputs to a predetermined area of the SRAM 243 referenced by the color recognition circuit 247).

また、ISP回路245は、パチスロ1の電源投入時に、ISI回路251からRGBベイヤ画像が出力される(RGBベイヤ画像が入力される)と、出力された画像に所定の画像が含まれているか否かを判定するAE(Auto Exposure)判定処理を行う。本実施形態において、所定の画像とは、メダルレール210の表面に形成された突条部210a(図8参照)の画像である。すなわち、本実施形態では、ISP回路245は、画像データ内に所定の画像が含まれているか否かを判定する画像判定手段を構成する。 Further, when the ISI circuit 251 outputs the RGB Bayer image (the RGB Bayer image is input) when the pachi-slot 1 is powered on, the ISP circuit 245 determines whether the output image includes a predetermined image. AE (Auto Exposure) determination processing for determining whether or not is performed. In the present embodiment, the predetermined image is an image of the protrusion 210a (see FIG. 8) formed on the surface of the medal rail 210. That is, in the present embodiment, the ISP circuit 245 constitutes an image determination unit that determines whether or not a predetermined image is included in the image data.

ISP回路245は、ISI回路251から出力された画像から所定の長さ以上の直線成分を抽出可能なときに、出力された画像に突条部210aの画像が含まれていると判定し、抽出できないときには、出力された画像に突条部210aの画像が含まれていないと判定する。なお、出力された画像からの所定の長さ以上の直線成分の抽出は、例えば出力された画像にハフ変換処理を施すことにより行われるが、これに限らず、他の特徴抽出方法を用いてもよい。 When the ISP circuit 245 can extract a linear component having a predetermined length or more from the image output from the ISI circuit 251, the ISP circuit 245 determines that the output image includes the image of the ridge 210a, and extracts the linear component. If not possible, it is determined that the output image does not include the image of the protrusion 210a. Note that the extraction of a straight line component having a predetermined length or more from the output image is performed by, for example, subjecting the output image to a Hough transform process, but is not limited to this, and another feature extraction method is used. Good.

ISP回路245は、ISI回路251から出力された画像に突条部210aの画像が含まれていると判定するとき、このAE判定処理の判定結果をホストコントローラに出力せず、また、以降に、ISI回路251から出力された画像については、AE判定処理を行わない。 When the ISP circuit 245 determines that the image output from the ISI circuit 251 includes the image of the ridge 210a, the ISP circuit 245 does not output the determination result of the AE determination process to the host controller, and thereafter, The AE determination process is not performed on the image output from the ISI circuit 251.

一方、ISP回路245は、ISI回路251から出力された画像に突条部210aの画像が含まれていないと判定するとき、このAE判定処理の判定結果をホストコントローラに出力する。また、ISP回路245は、CMOSイメージセンサ232の露光時間が、本実施形態における上限の175μ秒(段階25に対応する露光時間)に設定されるまで、ISI回路251から画像が出力されると、出力された画像に対して、AE判定処理を行う。 On the other hand, when the ISP circuit 245 determines that the image output from the ISI circuit 251 does not include the image of the ridge 210a, the ISP circuit 245 outputs the determination result of the AE determination process to the host controller. Further, the ISP circuit 245 outputs an image from the ISI circuit 251 until the exposure time of the CMOS image sensor 232 is set to the upper limit of 175 μsec (exposure time corresponding to step 25) in the present embodiment. AE determination processing is performed on the output image.

なお、本実施形態では、所定の画像を、メダルレール210の表面に形成された突条部210aとする態様を説明した。しかし、これに限らず、所定の画像を、例えば、メダルレール210に形成されている基準マーカー260としてもよい。また、出力された画像から直線成分が抽出できるか否かを判定する態様を説明したが、これに限らず、抽出した直線成分の画角強度に基づく判定を行ってもよい。 In addition, in the present embodiment, a mode has been described in which the predetermined image is the protruding portion 210a formed on the surface of the medal rail 210. However, the present invention is not limited to this, and the predetermined image may be the reference marker 260 formed on the medal rail 210, for example. Further, although the mode in which it is determined whether or not the straight line component can be extracted from the output image has been described, the present invention is not limited to this, and the determination may be performed based on the angle of view intensity of the extracted straight line component.

<カラー認識回路>
カラー認識回路247は、ISP回路245から出力されたHSV画像データの内の色相と彩度に基づいて色判定処理を行う。色判定処理には、メダル検出処理、閾値判定処理、彩度・色相乗算処理、色テンプレート生成処理、及び、色テンプレート比較処理が含まれる。
<Color recognition circuit>
The color recognition circuit 247 performs color determination processing based on the hue and saturation in the HSV image data output from the ISP circuit 245. The color determination processing includes medal detection processing, threshold determination processing, saturation/hue multiplication processing, color template generation processing, and color template comparison processing.

(1)メダル検出処理
色判定処理において、カラー認識回路247は、ISP回路245から出力されたHSV画像データをSRAM243に記憶させる。なお、SRAM243には、所定数のHSV画像データが記憶可能な記憶領域が設けられている。SRAM243に記憶されているHSV画像データの数が上限数に達した場合、記憶された順序が古いHSV画像データから上書きされる。
(1) Medal Detection Processing In the color determination processing, the color recognition circuit 247 stores the HSV image data output from the ISP circuit 245 in the SRAM 243. The SRAM 243 is provided with a storage area capable of storing a predetermined number of HSV image data. When the number of HSV image data stored in the SRAM 243 reaches the upper limit number, the stored order is overwritten with the oldest HSV image data.

また、カラー認識回路247は、ISP回路245から出力されたHSV画像データにメダルの画像が含まれているか否かを判別するメダル検出処理を行う。具体的には、今回、ISP回路245から出力されたHSV画像データと、SRAM243に記憶されている背景HSV画像データと、の差分を検出し、差分部分がメダルの形状と一致する場合は、メダルの画像が含まれていると判別する。なお、背景HSV画像データは、メダルの画像が含まれていないHSV画像データであり、メダルがメダルレール210上を移動していないとき、例えば、電源投入直後に、CMOSイメージセンサ232が撮像した画像データをISP回路245がHSV画像データに変換することで得られる。本実施形態では、ISP回路245は、得られた背景HSV画像データをSRAM243に記憶する。なお、検出された差分部分がメダル形状と一致するか否かは、予めフラッシュメモリ244に保存されたメダル形状のHSV画像データと比較することで判別される。 Further, the color recognition circuit 247 performs medal detection processing for determining whether or not the HSV image data output from the ISP circuit 245 includes a medal image. Specifically, this time, a difference between the HSV image data output from the ISP circuit 245 and the background HSV image data stored in the SRAM 243 is detected, and if the difference portion matches the shape of the medal, the medal is determined. It is determined that the image of is included. The background HSV image data is HSV image data that does not include the image of the medal, and when the medal is not moving on the medal rail 210, for example, the image captured by the CMOS image sensor 232 immediately after the power is turned on. It is obtained by converting the data into HSV image data by the ISP circuit 245. In the present embodiment, the ISP circuit 245 stores the obtained background HSV image data in the SRAM 243. Whether or not the detected difference portion matches the medal shape is determined by comparing with the HSV image data of the medal shape stored in advance in the flash memory 244.

(2)閾値判定処理
HSV画像データにメダルの画像が含まれていると判別した場合、カラー認識回路247は、このHSV画像データに基づいて、閾値判定処理を行う。閾値判定処理において、カラー認識回路247は、HSV画像データにおけるメダルの画像の所定領域、例えば本実施形態ではメダルの中心を含む略正方形の領域(以下、「メダル領域」と称する場合がある)内の全画素の彩度の値を積算し、また、色相の値を積算する。そして、積算値をメダル領域内の画素数で割って、平均彩度値と、平均色相値と、を算出し、算出した値に基づいて、図21に示す閾値グラフ上の位置を特定する。
(2) Threshold value determination processing When it is determined that the HSV image data includes a medal image, the color recognition circuit 247 performs the threshold value determination processing based on the HSV image data. In the threshold determination process, the color recognition circuit 247 determines whether a predetermined area of the medal image in the HSV image data, for example, a substantially square area including the center of the medal (hereinafter, may be referred to as “medal area”) in the present embodiment. The values of saturation of all the pixels are integrated, and the values of hue are integrated. Then, the integrated value is divided by the number of pixels in the medal area to calculate the average saturation value and the average hue value, and the position on the threshold graph shown in FIG. 21 is specified based on the calculated values.

ここで、図21の閾値グラフは、縦軸を彩度の値、横軸を色相の値とするグラフである。閾値グラフでは、所定の式に基づいて、グラフ上が許容領域と、非許容領域と、に区分けされている。図21では、許容領域の背景を白地で表し、非許容領域の背景を網掛けで表している。 Here, the threshold graph of FIG. 21 is a graph in which the vertical axis represents the saturation value and the horizontal axis represents the hue value. In the threshold graph, the graph is divided into a permissible region and a non-permissible region based on a predetermined formula. In FIG. 21, the background of the permissible area is represented by a white background, and the background of the non-permissible area is represented by shading.

平均彩度値と、平均色相値とに基づく閾値グラフ上の位置が、許容領域内の場合は、色判定処理を継続する。一方、非許容領域内の場合は、色判定処理の判定結果として、「閾値判定不可」をSRAM243の色判定記憶領域に記憶させ、色判定処理を終了する。なお、SRAM243の色判定記憶領域には、所定数の判定結果が記憶可能であり、記憶されている判定結果が上限数に達した場合、記憶された順序が早い判定結果から上書きされる。 If the position on the threshold graph based on the average saturation value and the average hue value is within the allowable region, the color determination process is continued. On the other hand, if it is within the non-permissible area, “threshold judgment is impossible” is stored in the color judgment storage area of the SRAM 243 as the judgment result of the color judgment processing, and the color judgment processing is ended. Note that a predetermined number of determination results can be stored in the color determination storage area of the SRAM 243, and when the stored determination results reach the upper limit number, the stored results are overwritten from the earlier determination result.

なお、上記に代えて、カラー認識回路247は、メダル領域内の各画素について、その画素の彩度の値と色相の値とに基づいて、図21に示す閾値グラフ上の位置を特定してもよい。この場合、非許容領域内に位置付けられる画素の数が、所定数、例えばメダル領域内の画素数の20%を超えるか否かを判定し、超えない場合は、色判定処理を継続し、超える場合は、色判定処理の判定結果として、「閾値判定不可」をSRAM243に記憶させ、色判定処理を終了させてもよい。 Instead of the above, for each pixel in the medal area, the color recognition circuit 247 specifies the position on the threshold graph shown in FIG. 21 based on the saturation value and the hue value of the pixel. Good. In this case, it is determined whether or not the number of pixels positioned in the non-permissible area exceeds a predetermined number, for example, 20% of the number of pixels in the medal area. If not, the color determination process is continued and exceeded. In this case, “threshold determination not possible” may be stored in the SRAM 243 as the determination result of the color determination process, and the color determination process may be ended.

また、閾値グラフにおける許容領域と非許容領域は適宜設定可能である。例えば、図21の非許容領域に加えて、彩度の値が所定値以上、例えば90以上の場合は、非許容領域に位置するような非許容領域を設けてもよい。 Further, the allowable area and the non-allowable area in the threshold graph can be set appropriately. For example, in addition to the non-permissible region in FIG. 21, when the saturation value is equal to or more than a predetermined value, for example, 90 or more, the non-permissible region may be located in the non-permissible region.

(3)彩度・色相乗算処理
閾値判定処理後、カラー認識回路247は、閾値判定処理において、彩度・色相乗算処理を行う。彩度・色相乗算処理において、メダル領域内の各画素の彩度の値と色相の値を乗算し、また、乗算して算出した値を、その画素の位置と対応づけてSRAM243に記憶させる。なお、以後の説明において、メダル領域内の各画素の彩度の値と色相の値との乗算値をその画素の位置に対応づけて記憶したデータのまとまりを「色判定用データ」と称する場合がある。
(3) Saturation/Hue Multiplication Processing After the threshold determination processing, the color recognition circuit 247 performs saturation/hue multiplication processing in the threshold determination processing. In the saturation/hue multiplication processing, the saturation value and the hue value of each pixel in the medal area are multiplied, and the value calculated by the multiplication is stored in the SRAM 243 in association with the position of the pixel. In the following description, a group of data stored by associating the multiplication value of the saturation value and the hue value of each pixel in the medal area with the position of the pixel is referred to as “color determination data”. There is.

(4)色テンプレート生成処理
色テンプレート生成処理は、後述する色テンプレート比較処理において用いられる色テンプレートを生成する処理である。色テンプレート生成処理において、カラー認識回路247は、電源投入後に投入されたメダルが規定初期投入枚数、本実施形態では50枚に達するまでの各メダルに係る色判定用データを相互に比較し、一致する又は所定程度類似する色判定用データをグループ化する。
(4) Color Template Generation Process The color template generation process is a process of generating a color template used in the color template comparison process described later. In the color template generation process, the color recognition circuit 247 mutually compares the color determination data for each medal until the number of medals thrown after the power is turned on reaches the prescribed initial number of medals, which is 50 in this embodiment, and they match. Yes, or color determination data that is similar to a predetermined degree is grouped.

例えば、カラー認識回路247は、50枚のメダルに係る色判定用データについて、彩度の値と色相の値との乗算値を、対応づけられている画素の位置毎に比較する。そして、一致する又は所定の誤差範囲(例えば、±5)内である乗算値の数が所定数以上(例えば、全乗算値の80%以上)の場合にこれらの色判定用データをグループ化する。 For example, the color recognition circuit 247 compares, with respect to the color determination data for 50 medals, the multiplied value of the saturation value and the hue value for each corresponding pixel position. Then, when the number of multiplication values that match or are within a predetermined error range (for example, ±5) is a predetermined number or more (for example, 80% or more of all multiplication values), these color determination data are grouped. ..

次いで、カラー認識回路247は、属する色判定用データの数の多い順で、上位4つのグループを選定する。そして、選定した上位4つのグループのそれぞれについて、任意の一つの色判定用データを選定し、その4つの色判定用データを色テンプレートとして、SRAM243の色テンプレートを記憶する記憶領域に記憶させる。なお、選定した上位4つのグループのそれぞれについて、任意の一つの色判定用データを選定することに代えて、同一のグループに属する色判定用データの平均値(各画素に係る乗算値の平均値)を算出することで色テンプレートを生成してもよい。また、SRAM243に記憶された色テンプレートは、遊技機の電源投入時に、ホストコントローラ241の初期化処理(不図示)により消去してもよい。 Next, the color recognition circuit 247 selects the upper four groups in descending order of the number of pieces of color determination data to which they belong. Then, one arbitrary color determination data is selected for each of the selected upper four groups, and the four color determination data are stored as a color template in the storage area of the SRAM 243 storing the color template. Note that instead of selecting one arbitrary color determination data for each of the selected upper four groups, the average value of the color determination data belonging to the same group (the average value of the multiplication values of each pixel) is selected. ) May be calculated to generate the color template. Further, the color template stored in the SRAM 243 may be erased by initialization processing (not shown) of the host controller 241 when the power of the game machine is turned on.

上記のように、色テンプレートを生成することで、例えば、表と裏で刻印(模様)や色が異なる2種類のメダルを正規メダルとして使用する場合で、且つ、色テンプレートがSRAM243の記憶領域に記憶されていない場合に、電源投入後にこれら正規メダルを50枚投入することで、これら2種類のメダルの表と裏に係る4種類の色テンプレートを生成することができる。なお、色テンプレートがSRAM243の記憶領域に記憶されていない場合に、電源投入後に投入された50枚の正規メダルが1種類であったときは、この正規メダルの表と裏に係る2種類の色テンプレートが生成され、後述の色テンプレート比較処理では、生成された2種類の色テンプレートが用いられる。 By generating the color template as described above, for example, when two types of medals having different markings (patterns) and colors on the front and back are used as regular medals, and the color template is stored in the storage area of the SRAM 243. If not stored, by inserting 50 regular medals after the power is turned on, it is possible to generate four types of color templates for the front and back of these two types of medals. If the color template is not stored in the storage area of the SRAM 243 and the number of the 50 regular medals thrown after the power is turned on is one, the two colors of the front and back of the regular medal are set. A template is generated, and two types of generated color templates are used in the color template comparison process described below.

なお、色テンプレートがSRAM243の記憶領域に記憶されていない場合に、電源投入後に投入されたメダルが規定初期投入枚数、本実施形態では50枚に達するまでの各メダルに係る色判定用データは、ホストコントローラ241の指示に応じて生成される。ホストコントローラ241は、後述するメダルカウント回路246がメダルレール210上を「メダルが通過した」と判定したことを契機に、該判定時から所定時間前の(すなわち、所定フレーム前の)HSV画像データを用いて、色判定用データを生成するように、カラー認識回路247に指示する。なお、この所定時間は、所定時間前のHSV画像データに、必ずメダルの画像が含まれるように、実験やシミュレーションに基づいて予め設定される。 When the color template is not stored in the storage area of the SRAM 243, the color determination data relating to each medal until the number of medals thrown after the power is turned on reaches the prescribed initial number of medals, 50 in this embodiment, is It is generated according to an instruction from the host controller 241. When the medal counting circuit 246, which will be described later, determines that the "medal has passed" on the medal rail 210, the host controller 241 triggers the HSV image data a predetermined time before (that is, a predetermined frame before) the judgment. Is used to instruct the color recognition circuit 247 to generate the color determination data. The predetermined time is set in advance based on experiments and simulations so that the HSV image data before the predetermined time always contains the image of the medal.

また、この色判定用データは、上述したメダル検出処理、閾値判定処理、彩度・色相乗算処理を経て生成され、SRAM243の色判定用データ記憶領域に記憶される。カラー認識回路247は、色判定用データ記憶領域に記憶された色判定用データが50個に達すると、すなわち50枚のメダルに係る色判定用データが作成されると、色テンプレート生成処理を実行する。 The color determination data is generated through the medal detection process, the threshold determination process, and the saturation/hue multiplication process described above, and is stored in the color determination data storage area of the SRAM 243. The color recognition circuit 247 executes the color template generation process when the number of color determination data stored in the color determination data storage area reaches 50, that is, when the color determination data for 50 medals is created. To do.

(5)色テンプレート比較処理
色テンプレート生成処理後のメダル検出処理でメダルの画像が含まれていると判別すると、カラー認識回路247は、色テンプレート比較処理を行う。
(5) Color template comparison processing When it is determined that the medal image is included in the medal detection processing after the color template generation processing, the color recognition circuit 247 performs the color template comparison processing.

色テンプレート比較処理では、メダルの画像が含まれていると判別されたHSV画像データについて、閾値判定処理、彩度・色相乗算処理を経て作成された色判定用データと、色テンプレートとを比較し、一致又は所定程度類似するか否かの可否判定を行い、判定結果として「可」又は「否」をSRAM243の色判定記憶領域に記憶させる。本実施形態では、最大4つの色テンプレートを用いるため、最大4つのテンプレートに対する判定結果をSRAM243に記憶させる。また、色テンプレート比較処理では、色判定結果をSRAM243の色判定記憶領域に記憶させる。ここで、色判定結果としては、最大4つのテンプレートに対する判定結果として1つでも「可」が記憶されている場合には「可」が記憶され、全て「否」が記憶されている場合には「否」が記憶される。したがって、1回の色テンプレート比較処理において、最大4つの色テンプレートに対する最大4つの判定結果と、これらの判定結果に基づく1つの色判定結果が記憶される。なお、SRAM243の色判定記憶領域には、所定数の判定結果が記憶可能であり、記憶されている判定結果が上限数に達した場合、記憶された順序が早い判定結果から上書きされる。 In the color template comparison processing, the HSV image data determined to include the image of the medal is compared with the color determination data created through the threshold determination processing and the saturation/hue multiplication processing and the color template. Whether or not they match or are similar to each other by a predetermined degree is determined, and “OK” or “NO” is stored in the color determination storage area of the SRAM 243 as a determination result. In this embodiment, since a maximum of four color templates are used, the determination results for the maximum of four templates are stored in the SRAM 243. In the color template comparison process, the color determination result is stored in the color determination storage area of the SRAM 243. Here, as the color determination result, "Yes" is stored when at least one "Yes" is stored as the determination result for up to four templates, and when all "No" is stored. "No" is stored. Therefore, in one color template comparison process, maximum four determination results for maximum four color templates and one color determination result based on these determination results are stored. Note that a predetermined number of determination results can be stored in the color determination storage area of the SRAM 243, and when the stored determination results reach the upper limit number, the stored results are overwritten from the earlier determination result.

例えば、カラー認識回路247は、色判定用データと色テンプレートにおける彩度の値と色相の値との乗算値を、対応づけられている画素の位置毎に比較する。そして、一致する又は所定の誤差範囲(例えば、±5)内である乗算値の数が所定数以上(例えば、全乗算値の80%以上)の場合に一致又は所定程度類似すると判定する。なお、この処理における、一致又は所定程度類似するか否かの判定基準は、適宜設定可能である。 For example, the color recognition circuit 247 compares the product of the color determination data, the saturation value in the color template, and the hue value for each associated pixel position. Then, when the number of multiplication values that match or are within a predetermined error range (for example, ±5) is a predetermined number or more (for example, 80% or more of all multiplication values), it is determined that they match or are similar to a predetermined degree. It should be noted that in this processing, the criterion for determining whether they match or are similar to a predetermined degree can be set as appropriate.

以上のように、色判定処理において、閾値判定処理を行い、また、色テンプレート比較処理を行い、色判定用データと、色テンプレートとを比較し、一致又は所定程度類似するか否かを判定するカラー認識回路247は、メダルレール210上を通過した物体が正規メダルであるか否かを判定する遊技媒体判定手段を構成する。 As described above, in the color determination process, the threshold determination process is performed, the color template comparison process is performed, the color determination data is compared with the color template, and it is determined whether they match or are similar to a predetermined degree. The color recognition circuit 247 constitutes a game medium determination means for determining whether or not the object passing on the medal rail 210 is a regular medal.

<メダルカウント回路>
メダルカウント回路246は、ISP回路245から出力されたグレースケール画像データに基づいてカウント処理を行う。カウント処理には、メダル画像判別処理、メダル位置検出処理及び順序判定処理が含まれる。
<Medal counting circuit>
The medal counting circuit 246 performs counting processing based on the grayscale image data output from the ISP circuit 245. The counting process includes a medal image determination process, a medal position detection process, and an order determination process.

(1)メダル画像判別処理
カウント処理において、メダルカウント回路246は、まず、メダル画像判別処理を行う。メダル画像判別処理において、メダルカウント回路246は、ISP回路245から出力されたグレースケール画像データに、メダルの画像が含まれているか否かを判別する。具体的には、今回、ISP回路245から出力されたグレースケール画像データと、SRAM243に記憶されている背景グレースケール画像データの各画素について差分を検出し、差分が検出された複数の画素によって形成される形状が、フラッシュメモリ244に保存されているメダル形状のテンプレートデータと一致する場合は、メダルの画像が含まれていると判別する。なお、背景グレースケール画像データは、メダルの画像が含まれていないグレースケール画像データであり、メダルがメダルレール210上を移動していないとき、例えば、電源投入直後に、CMOSイメージセンサ232が撮像した画像データをISP回路245がグレースケール画像データに変換することで得られる。本実施形態では、ISP回路245は、得られた背景グレースケール画像データをSRAM243に記憶する。なお、本実施形態では、メダルカウント回路246が背景グレースケール画像データとISP回路245から出力されたグレースケール画像データの差分を検出し、検出した差分がメダル形状と一致するか否かでメダルの画像が含まれているか否かを判別した。しかし、これに限らず、検出した差分の画素の数が一定数以上ある場合に、メダルの画像が含まれていると判別してもよい。
(1) Medal Image Discrimination Processing In the count processing, the medal count circuit 246 first performs medal image discrimination processing. In the medal image discrimination processing, the medal count circuit 246 discriminates whether or not the image of the medal is included in the grayscale image data output from the ISP circuit 245. Specifically, this time, the difference between the grayscale image data output from the ISP circuit 245 and each pixel of the background grayscale image data stored in the SRAM 243 is detected, and the difference is detected. When the formed shape matches the template data of the medal shape stored in the flash memory 244, it is determined that the image of the medal is included. The background grayscale image data is grayscale image data that does not include the image of the medal, and when the medal is not moving on the medal rail 210, for example, the CMOS image sensor 232 takes an image immediately after the power is turned on. It is obtained by converting the processed image data into gray scale image data by the ISP circuit 245. In the present embodiment, the ISP circuit 245 stores the obtained background grayscale image data in the SRAM 243. In the present embodiment, the medal count circuit 246 detects the difference between the background grayscale image data and the grayscale image data output from the ISP circuit 245, and determines whether the detected difference matches the medal shape. It was determined whether the image was included. However, the invention is not limited to this, and it may be determined that the image of the medal is included when the number of pixels of the detected difference is equal to or more than a certain number.

(2)メダル位置検出処理
次に、メダルカウント回路246は、ISP回路245から出力されたグレースケール画像データについて、メダル位置検出処理を行う。メダル位置検出処理において、メダルカウント回路246は、出力されたグレースケール画像データにおける所定の判定領域にメダルの画像が存在するか否かを判別し、判別結果をSRAM243に記憶させる。
(2) Medal Position Detection Processing Next, the medal count circuit 246 performs medal position detection processing on the grayscale image data output from the ISP circuit 245. In the medal position detection process, the medal count circuit 246 determines whether or not the image of the medal is present in the predetermined determination area in the output grayscale image data, and stores the determination result in the SRAM 243.

所定の判定領域は、グレースケール画像データG2内の複数の矩形状の領域であり、本実施形態では、図22〜図24に示すように、判定領域A1〜A4,B1〜B4,C1,C2,D1〜D4,E及びFの合計16個の判定領域が設定されている。なお、図22A〜C、図23D〜F、図24Gは、メダルレール210上を通過し、メダル出口部204cから排出されるメダルMと判定領域との関係を説明するための図である。また、図24Hは、メダルシュート202に案内されるメダルと判定領域との関係を説明するための図である。 The predetermined determination area is a plurality of rectangular areas in the grayscale image data G2, and in this embodiment, as shown in FIGS. 22 to 24, the determination areas A1 to A4, B1 to B4, C1 and C2. , D1 to D4, E and F, a total of 16 determination areas are set. 22A to 22C, 23D to F, and 24G are views for explaining the relationship between the medal M passing through the medal rail 210 and ejected from the medal exit portion 204c and the determination area. Further, FIG. 24H is a diagram for explaining the relationship between the medal guided by the medal shoot 202 and the determination area.

各判定領域は、判定領域内に複数の画素が含まれるように、グレースケール画像データG2における各判定領域の角部の座標値(X,Y)を規定することで、プログラム上で予め規定されている。例えば、図25に示すように、C1の判定領域は、領域内に8つの画素を含み、4つの角部の座標値(450,95),(454,95),(450,96),(454,96)によって、その位置が規定されている。なお、図25では、格子の一マスが一画素を示している。 Each determination region is defined in advance by a program by defining the coordinate values (X, Y) of the corners of each determination region in the grayscale image data G2 so that the determination region includes a plurality of pixels. ing. For example, as shown in FIG. 25, the determination region of C1 includes eight pixels in the region, and the coordinate values of four corners (450,95), (454,95), (450,96), (450 454, 96), the position is defined. In addition, in FIG. 25, one grid represents one pixel.

図22A〜C、図23D〜F、図24Gに示すように、判定領域A1〜A4,B1〜B4は、メダルレール210上を通過し、メダル出口部204cから排出されるメダルMの画像の下部に重なるように配置される。また、判定領域C1,C2は、メダルレール210上を通過し、メダル出口部204cから排出されるメダルMの画像の上部に重なるように配置される。また、判定領域E及びFは、メダルレール210上を通過し、メダル出口部204cから排出されるメダルMの画像に重ならないように、配置されている。 As shown in FIGS. 22A to 22C, 23D to F, and 24G, the determination areas A1 to A4 and B1 to B4 pass through the medal rail 210 and are the lower part of the image of the medal M discharged from the medal exit portion 204c. Are placed so that they overlap. Further, the determination areas C1 and C2 are arranged so as to overlap with the upper portion of the image of the medal M which passes over the medal rail 210 and is ejected from the medal exit portion 204c. The determination areas E and F are arranged so as not to overlap the image of the medal M that passes through the medal rail 210 and is ejected from the medal exit portion 204c.

また、判定領域Fは、図24Hに示すように、メダルがメダルシュート202に案内される場合のメダルMの画像に重なるように、グレースケール画像データG2の下部に配置される。また、判定領域Eは、メダルMの経路の上方に位置し、不正行為に用いられる各種器具の画像に重なるように、グレースケール画像データG2の上部に配置される。 Further, as shown in FIG. 24H, the determination area F is arranged below the grayscale image data G2 so as to overlap the image of the medal M when the medal is guided to the medal shoot 202. The determination area E is located above the path of the medal M, and is arranged above the grayscale image data G2 so as to overlap the images of various instruments used for cheating.

メダルカウント回路246は、処理の対象であるグレースケール画像データと背景グレースケール画像データの各判定領域における各画素の輝度の差分値を算出し、算出した差分値が閾値以上の画素の数を、判定領域毎にカウントする。そして、メダルカウント回路246は、判定領域毎に、カウントした画素の数が、所定数以上であるか否かを判定し、所定数以上であると判定した場合は、その判定領域にメダルの画像が存在する(メダルがある)と判定する。一方、カウントした画素の数が、所定数に満たないと判定した場合は、その判定領域にメダルの画像が存在しない(メダルがない)と判定する。なお、本実施形態では、本処理においてグレースケール画像データを用いる態様を説明したが、これに限らず、例えば上述の色判定処理で用いた彩度と色相を乗算して生成された色判定用データを用いてもよい。 The medal count circuit 246 calculates the difference value of the brightness of each pixel in each determination region of the grayscale image data to be processed and the background grayscale image data, and the calculated difference value is the number of pixels having a threshold value or more, Count for each judgment area. Then, the medal counting circuit 246 determines, for each determination area, whether or not the number of counted pixels is equal to or more than a predetermined number. If it is determined that the number of pixels is equal to or more than the predetermined number, the medal image is displayed in the determination area. Is present (there is a medal). On the other hand, when it is determined that the number of counted pixels is less than the predetermined number, it is determined that the image of the medal does not exist in the determination area (there is no medal). In the present embodiment, the mode in which the grayscale image data is used in the present process has been described, but the present invention is not limited to this. For example, for the color determination generated by multiplying the saturation and the hue used in the color determination process described above. Data may be used.

また、メダルカウント回路246は、メダル位置検出処理において、メダルの画像が存在する(メダルがある)と判定した判定領域について、メダルエッジ検出処理を行う。 Further, the medal count circuit 246 performs the medal edge detection process on the determination area determined to have the image of the medal (there is the medal) in the medal position detection process.

メダルエッジ検出処理では、メダルの画像が存在すると判定した判定領域において、輝度の差分値が閾値に満たない画素の配置に基づきメダルの外縁(エッジ)を検出する処理である。本実施形態において、メダルの移動方向は、図22〜図25における左から右方向である。したがって、メダル画像が存在する判定した判定領域について、輝度の差分値が閾値に満たない画素が右側に一つでもあると、メダルカウント回路246は、メダルの移動方向における前側の外縁(移動先方向メダルエッジ)が存在すると判定する。 The medal edge detection process is a process of detecting the outer edge (edge) of the medal in the determination area in which it is determined that the image of the medal is present, based on the arrangement of pixels whose brightness difference values do not reach the threshold value. In the present embodiment, the moving direction of the medal is from left to right in FIGS. Therefore, in the determination area in which the medal image exists, if there is even one pixel on the right side whose brightness difference value does not reach the threshold value, the medal count circuit 246 causes the medal counting circuit 246 to determine the outer edge of the front side in the moving direction of the medal (the moving destination direction). It is determined that there is a medal edge).

一方、メダル画像が存在する判定した判定領域について、輝度の差分値が閾値に満たない画素が左側に一つでもあると、メダルカウント回路246は、メダルの移動方向における後側の外縁(移動後方向メダルエッジ)が存在すると判定する。なお、輝度の差分値が閾値に満たない画素が一つもない場合は、メダルカウント回路246は、当該判定領域にメダルの外縁がないと、判定する。 On the other hand, if there is at least one pixel on the left side whose luminance difference value does not reach the threshold value in the determination area where the medal image is present, the medal counting circuit 246 causes the outer edge of the rear side in the moving direction of the medal (after movement). Direction medal edge) is present. If there is no pixel whose brightness difference value does not reach the threshold value, the medal counting circuit 246 determines that there is no outer edge of the medal in the determination area.

例えば、図25に示す判定領域C1において、右側に位置する画素である5C〜8Cのいずれかの画素において、輝度の差分値が閾値に満たない画素が一つでもある場合は、移動先方向メダルエッジがあると判定する。一方、左側に位置する画素である1C〜4Cのいずれかの画素において、輝度の差分値が閾値に満たない画素が一つでもある場合は、移動後方向メダルエッジがあると判定する。 For example, in the determination area C1 shown in FIG. 25, if any one of the pixels 5C to 8C, which is the pixel located on the right side, has a luminance difference value that does not reach the threshold value, if there is at least one pixel, the destination direction medal. Judge that there is an edge. On the other hand, if any one of the pixels 1C to 4C located on the left side has a brightness difference value less than the threshold value, it is determined that there is a post-movement direction medal edge.

なお、判定領域E及びFについては、メダル又は各種器具の移動方向が、図22〜24における上から下方向であると考えられることから、輝度の差分値が閾値以上の画素よりも下方に輝度の差分値が閾値に満たない画素が一つでもあるときは、メダルカウント回路246は、メダルの移動方向における下側の外縁(移動先方向メダルエッジ)が存在すると判定する。一方、輝度の差分値が閾値以上の画素よりも上方に輝度の差分値が閾値に満たない画素が一つでもあるときは、メダルカウント回路246は、メダルの移動方向における上側の外縁(移動後方向メダルエッジ)が存在すると判定する。また、輝度の差分値が閾値以上の画素よりも下方又は上方に位置する画素について、輝度の差分値が閾値に満たない画素が一つもない場合は、メダルカウント回路246は、当該判定領域にメダル画像は存在するが、メダルの外縁はないと、判定する。 In addition, regarding the determination areas E and F, since the moving direction of the medal or the various appliances is considered to be from the top to the bottom in FIGS. 22 to 24, the brightness is lower than the pixel whose brightness difference value is the threshold value or more. When there is at least one pixel whose difference value is less than the threshold value, the medal counting circuit 246 determines that there is a lower outer edge (movement destination direction medal edge) in the moving direction of the medal. On the other hand, when there is at least one pixel whose luminance difference value is less than the threshold value above the pixel whose luminance difference value is equal to or greater than the threshold value, the medal counting circuit 246 causes the medal counting circuit 246 to determine the upper outer edge (after movement) in the moving direction of the medal. Direction medal edge) is present. In addition, if there is no pixel whose luminance difference value is lower than or equal to the threshold value with respect to the pixels whose luminance difference value is equal to or higher than the threshold value, the medal count circuit 246 causes the medal count circuit 246 to determine whether or not there is a medal in the determination area. It is determined that there is an image, but there is no outer edge of the medal.

そして、メダルカウント回路246は、ISP回路245から出力されたグレースケール画像データの各判定領域について、上記判定結果、すなわち、判定領域に、メダル画像が存在するか否かの判定結果、及び、移動先方向メダルエッジ又は移動後方向メダルエッジが存在するか否かの判定結果を、入力順にSRAM243に記憶させる。例えば、メダルカウント回路246は、メダルの画像が存在しないと判定した判定領域に対しては「OFF」というデータを記憶させる。また、移動先方向メダルエッジが存在すると判定した判定領域に対しては「IN」というデータ、移動後方向メダルエッジが存在すると判定した判定領域に対しては「OUT」というデータ、そして、メダル画像は存在するが、メダルの外縁はないと判定した判定領域に対しては「ON」というデータを記憶させる。なお、メダル画像判別処理において、メダルの画像が含まれていないと判別した場合は、メダルカウント回路246は、メダル位置検出処理を省略し、全判定領域に対して「OFF」というデータを記憶させてもよい。 Then, the medal count circuit 246, for each judgment area of the grayscale image data output from the ISP circuit 245, the above judgment result, that is, the judgment result of whether or not a medal image exists in the judgment area, and the movement. The result of determination as to whether there is a forward medal edge or a post-movement medal edge is stored in the SRAM 243 in the order of input. For example, the medal counting circuit 246 stores the data “OFF” in the determination area in which it is determined that the image of the medal does not exist. Further, data “IN” is applied to the determination area determined to have the destination-direction medal edge, data “OUT” is applied to the determination area determined to have the post-movement-direction medal edge, and the medal image. Is present, but the data “ON” is stored in the determination area determined to have no outer edge of the medal. When it is determined in the medal image determination process that the image of the medal is not included, the medal count circuit 246 omits the medal position detection process and stores the data “OFF” in all the determination regions. May be.

また、メダルカウント回路246は、メダルが投入不可の場合、例えば、後述するようにクレジットカウンタが最大値の場合、判定領域A1〜A4,B1〜B4,C1,C2,D1〜D4の判定を省略する。また、この場合、メダルカウント回路246は、SRAMに判定領域A1〜A4,B1〜B4,C1,C2,D1〜D4に対して、上記判定を省略した旨、すなわち未判定である旨を示す「*」データ(具体的な数値としては、16進数の「FF」)を記憶させる。 Further, the medal counting circuit 246 omits the judgment of the judgment areas A1 to A4, B1 to B4, C1, C2, D1 to D4 when the medal cannot be inserted, for example, when the credit counter has the maximum value as described later. To do. Further, in this case, the medal counting circuit 246 indicates to the SRAM that the above determination is omitted for the determination areas A1 to A4, B1 to B4, C1, C2, and D1 to D4, that is, it is undetermined. *" data (specifically, hexadecimal number "FF") is stored.

したがって、図22A〜C、図23D〜F、図24G,Hに示す8個のグレースケール画像データG2について、SRAM243には、図26に示すような、判定領域判定結果データが記憶される。例えば、図22Aのグレースケール画像データG2については、判定領域A1,A2に対して、移動先方向メダルエッジが存在すると判定されるので、「IN」というデータ(具体的な数値としては、16進数の「01」)が記憶され、その他の判定領域に対しては、メダル画像が存在しないと判定されるので、「OFF」というデータ(具体的な数値としては、16進数の「00」)が記憶される。 Therefore, for the eight grayscale image data G2 shown in FIGS. 22A to 22C, 23D to F, 24G, and H, the SRAM 243 stores determination region determination result data as shown in FIG. For example, for the grayscale image data G2 of FIG. 22A, since it is determined that the destination direction medal edge exists in the determination areas A1 and A2, the data “IN” (specifically, hexadecimal number). “01”) is stored and it is determined that no medal image exists in the other determination areas. Therefore, the data “OFF” (specifically, “00” in hexadecimal) is stored. Remembered.

また、図23Eのグレースケール画像データについては、判定領域A1〜A4,E及びFに対しては、メダル画像が存在しないと判定されるので、「OFF」というデータが記憶される。また、判定領域B1,B2,C1及びC2に対しては、移動後方向メダルエッジが存在すると判定されるので「OUT」というデータ(具体的な数値としては、16進数の「02」)が記憶される。また、判定領域B3,B4,D1〜D4に対しては、メダル画像は存在するが、メダルの外縁がないと判定されるので「ON」というデータ(具体的な数値としては、16進数の「03」)が記憶される。 Further, regarding the grayscale image data of FIG. 23E, since it is determined that the medal image does not exist in the determination areas A1 to A4, E, and F, the data “OFF” is stored. Further, for the determination areas B1, B2, C1 and C2, since it is determined that the post-movement direction medal edge exists, data “OUT” (specifically, a hexadecimal number “02”) is stored. To be done. Further, in the determination areas B3, B4, D1 to D4, although the medal image is present, it is determined that there is no outer edge of the medal, so the data "ON" (specifically, the hexadecimal number " 03”) is stored.

また、図24Hに示すグレースケール画像データG2について、判定領域Fに対して、メダル画像は存在するが、メダルの外縁がないと判定されるので「ON」というデータが記憶される。また、判定領域A1〜A4,B1〜B4,C1,C2,D1〜D4については、未判定である旨を示す「*」というデータが記憶される。 Further, regarding the grayscale image data G2 shown in FIG. 24H, it is determined that the medal image exists in the determination area F, but the outer edge of the medal does not exist, so data “ON” is stored. Further, regarding the judgment areas A1 to A4, B1 to B4, C1, C2, and D1 to D4, data “*” indicating that the judgment is not made is stored.

なお、図22A〜C、図23D〜F、図24Gのグレースケール画像データG2は、メダルがメダルレール210上を通過し、メダル出口部204cから排出される場合に、ISP回路245から出力されるグレースケール画像データG2のうち、説明の便宜上、7つのグレースケール画像データG2を抜粋したものである。すなわち、同場合に、ISP回路245から出力されるグレースケール画像データは、図22A〜C、図23D〜F、図24Gに示すグレースケール画像データG2の他にも存在する。 22A to C, 23D to F, and 24G, the grayscale image data G2 is output from the ISP circuit 245 when the medal passes through the medal rail 210 and is ejected from the medal exit portion 204c. For the convenience of description, seven grayscale image data G2 are extracted from the grayscale image data G2. That is, in the same case, the grayscale image data output from the ISP circuit 245 exists in addition to the grayscale image data G2 shown in FIGS. 22A to 22C, 23D to F, and 24G.

また、SRAM243には、判定領域判定結果データとして、所定数のグレースケール画像データに係る上記判定結果を記憶する記憶領域が設けられている。SRAM243に記憶されている判定結果が上限数に達した場合、記憶された順序が古いグレースケール画像データに係る判定結果から上書きされる。 Further, the SRAM 243 is provided with a storage area for storing the above-described determination result for a predetermined number of grayscale image data as the determination area determination result data. When the determination result stored in the SRAM 243 reaches the upper limit number, the stored order is overwritten with the determination result relating to the old grayscale image data.

(3)順序判定処理
メダル画像検出処理及びメダル位置検出処理の後、メダルカウント回路246は、順序判定処理を行う。順序判定処理は、時系列的に並ぶ所定の数のグレースケール画像データにおいて、各判定領域についての「IN」,「OUT」,「ON」,「OFF」のデータの遷移の態様が所定の遷移の態様と一致しているか否かを判定し、一致している場合は、メダルレール210上をメダルが通過したと判定する。
(3) Order Determination Process After the medal image detection process and the medal position detection process, the medal count circuit 246 performs the order determination process. In the order determination process, in a predetermined number of grayscale image data arranged in time series, the transition mode of the data of “IN”, “OUT”, “ON”, “OFF” for each determination region is a predetermined transition. It is determined whether or not the medals have passed the above mode, and if they match, it is determined that the medals have passed on the medal rail 210.

ここで、所定の遷移の態様として、本実施形態では、フラッシュメモリ244に図27に示すメダルカウント判定表が数値に変換されて記憶されている。メダルカウント判定表では、メダルがメダルレール210上を通過し、メダル出口部204cから排出される場合の時系列的に並んだ14個のグレースケール画像データ上の各判定領域における「IN」,「OUT」,「ON」,「OFF」のデータの遷移の態様が規定されている。なお、これらのデータの遷移の態様は、シミュレーションや実験などによって予め規定される。 Here, as a mode of the predetermined transition, in the present embodiment, the medal count determination table shown in FIG. 27 is converted into a numerical value and stored in the flash memory 244. In the medal count determination table, “IN” and “IN” in each determination region on the 14 grayscale image data arranged in time series when a medal passes on the medal rail 210 and is ejected from the medal exit section 204c. The mode of transition of data of “OUT”, “ON”, and “OFF” is defined. The mode of transition of these data is specified in advance by simulation, experiment, or the like.

順序判定処理において、メダルカウント回路246は、SRAM243に記憶されている直近の14個のグレースケール画像データの各判定領域におけるデータの遷移の態様と、メダルカウント判定表で規定されている時系列1〜14に対応するデータの遷移の態様と、を比較し、完全に一致する場合は、「メダルが通過した」と判定する。また、一致しない場合は、「異常が発生した」と判定する。一致しない場合には、例えば、直近の14個のグレースケール画像データの各判定領域におけるデータの遷移の態様(以下、「比較対象のデータの遷移の態様」と称する場合がある)の、前半部分はメダルカウント判定表で規定されている時系列1〜8に対応するデータの遷移の態様と一致するが、続く部分がメダルカウント判定表で規定されている時系列8〜4に対応するデータの遷移の態様と一致する場合(以下、この場合を「時系列の逆行」と称する場合がある)がある。また、一致しない場合には、例えば、比較対象のデータの遷移の態様の、前半部分はメダルカウント判定表で規定されている時系列1〜7に対応するデータの遷移の態様と一致するが、続く部分が、メダルカウント判定表で規定されている時系列10〜14に対応するデータの遷移の態様と一致する場合、すなわちメダルカウント判定表で規定されている時系列8,9に対応するデータが抜けている場合がある。また、一致しない場合には、例えば、比較対象のデータの遷移の態様の、前半部分はメダルカウント判定表で規定されている時系列1〜8に対応するデータの遷移の態様と一致するが、続く部分が、全てメダルカウント判定表で規定されている時系列9に対応するデータの遷移の態様と一致する場合、すなわち同一の遷移の態様が重複する場合がある。なお、上述の時系列の逆行は、既存のメダル逆行エラーに相当し、また、同一の遷移の態様が重複する場合は、既存のメダル詰まりエラーに相当する。また、上述のデータが抜けている場合は、既存のメダルセレクタでは検知することができなかったエラーであり、当該エラーを検知できるメダルセレクタ201は、既存のメダルセレクタよりエラー検出性能が優れているといえる。 In the order determination process, the medal count circuit 246 determines the data transition mode in each determination area of the latest 14 grayscale image data stored in the SRAM 243 and the time series 1 defined in the medal count determination table. The transition states of the data corresponding to -14 are compared with each other, and when they completely match, it is determined that the medal has passed. When they do not match, it is determined that “an abnormality has occurred”. If they do not match, for example, the first half of the transition mode of data in each determination region of the latest 14 grayscale image data (hereinafter, may be referred to as “transition mode of comparison target data”) Corresponds to the transition mode of the data corresponding to the time series 1 to 8 specified in the medal count judgment table, but the following part is the data corresponding to the time series 8 to 4 specified in the medal count judgment table. There is a case where it matches the transition mode (hereinafter, this case may be referred to as “time-series backward movement”). If they do not match, for example, the first half of the transition mode of the comparison target data matches the transition mode of the data corresponding to the time series 1 to 7 defined in the medal count determination table, When the following part matches the transition mode of the data corresponding to the time series 10 to 14 specified in the medal count judgment table, that is, the data corresponding to the time series 8 and 9 specified in the medal count judgment table May be missing. If they do not match, for example, the first half of the transition mode of the comparison target data matches the transition mode of the data corresponding to the time series 1 to 8 defined in the medal count determination table, There are cases where the following portions all match the transition mode of the data corresponding to the time series 9 defined in the medal count determination table, that is, the same transition mode overlaps. The above-described time-series backward movement corresponds to an existing medal backward error, and when the same transition mode overlaps, it corresponds to an existing medal jamming error. Further, if the above data is missing, it is an error that cannot be detected by the existing medal selector, and the medal selector 201 that can detect the error is superior in error detection performance to the existing medal selector. Can be said.

また、メダルカウント回路246は、メダルが投入不可の場合、SRAM243に記憶されている直近の4個のグレースケール画像データの各判定領域におけるデータの遷移の態様と、メダルカウント判定表で規定されている時系列E1〜E4に対応するデータの遷移の態様と、を比較し、完全に一致する場合は、「メダルがメダルシュート202に案内された」と判定する。 In addition, the medal count circuit 246 specifies the mode of data transition in each judgment area of the four most recent grayscale image data stored in the SRAM 243 and the medal count judgment table when medals cannot be inserted. The transition states of the data corresponding to the time series E1 to E4 that are present are compared, and if they completely match, it is determined that “the medal was guided by the medal shoot 202”.

なお、SRAM243に記憶されているグレースケール画像データの数が、所定数に満たない場合、例えば4個又は14個に満たない場合は、データの数の不足により遷移の態様が一致しないため、上記比較処理において、「メダルが通過した」、又は、「メダルがメダルシュート202に案内された」と判定されることはない。なお、この場合、上記比較処理を省略してもよい。 When the number of grayscale image data stored in the SRAM 243 is less than a predetermined number, for example, less than 4 or 14, the transition mode does not match due to the insufficient number of data. In the comparison process, it is not determined that “the medal has passed” or “the medal has been guided to the medal shoot 202”. In this case, the comparison process may be omitted.

また、メダルカウント回路246は、SRAM243に記憶されている直近のグレースケール画像データの判定領域Eに対して「IN」,「OUT」,「ON」のいずれかのデータが記憶されている場合は、異常が発生したと判定する。 Further, the medal counting circuit 246 determines whether any one of “IN”, “OUT”, and “ON” data is stored in the determination area E of the most recent grayscale image data stored in the SRAM 243. , It is determined that an abnormality has occurred.

また、順序判定処理において、メダルカウント回路246は、順序判定処理における上記の判定結果をカウント処理の判定結果としてSRAM243に記憶させる。すなわち、SRAM243には、カウント処理の判定結果として、「メダルが通過した」(具体的な数値としては16進数の「01」)、「メダルがメダルシュート202に案内された」(具体的な数値としては16進数の「02」)、及び、「異常が発生した」(具体的な数値としては16進数の「10」)、の3種類の判定結果が記憶される。なお、ここで、「メダルが通過した」と判定される場合とは、例えば主制御回路91でメダル投入可の状態で、メダルが投入された場合である。また、「メダルがメダルシュート202に案内された」と判定される場合とは、主制御回路91でメダル投入可の状態で、規定メダルより外径の小さい不正メダルが投入された場合や、主制御回路91でメダル投入不可の状態で、メダルが投入された場合である。また、「異常が発生した」と判定される場合とは、メダルが通過する範囲外で、何らかの異物を検出した場合や、上述のメダルカウンタ判定表に規定されているデータの遷移の態様と比較対象のデータの遷移の態様とが一致しない場合である。 Further, in the order determination process, the medal count circuit 246 stores the above determination result in the order determination process in the SRAM 243 as the determination result of the count process. That is, in the SRAM 243, as a determination result of the counting process, “a medal has passed” (a hexadecimal number is “01” as a concrete numerical value) and “a medal has been guided to the medal shoot 202” (a concrete numerical value). Is stored as a hexadecimal number "02") and "abnormality has occurred" (specifically, a hexadecimal number "10") is stored. Here, the case where it is determined that “the medal has passed” is, for example, the case where the main control circuit 91 inserts a medal in a state where the medal can be inserted. Further, when it is determined that the medal has been guided to the medal shoot 202, the main control circuit 91 is in a state where the medal can be inserted, and an illegal medal having an outer diameter smaller than the prescribed medal is inserted, or This is a case where a medal is inserted in a state where the control circuit 91 cannot insert a medal. In addition, when it is determined that “an abnormality has occurred”, it is compared with the case where any foreign matter is detected outside the range through which the medal passes or the mode of data transition defined in the above medal counter determination table. This is a case where the transition mode of the target data does not match.

なお、上記比較の結果、完全一致の場合に「メダルが通過した」又は「メダルがメダルシュート202に案内された」と判定することに代えて、所定の程度、例えば一致の度合いが80%以上の場合に、「メダルが通過した」又は「メダルシュート202に案内された」と、所定の判定マージンを考慮して判定してもよい。 As a result of the comparison, instead of determining that the medal has passed or that the medal has been guided by the medal shoot 202 in the case of a perfect match, a predetermined degree, for example, a degree of match of 80% or more. In this case, it may be determined in consideration of a predetermined determination margin that “the medal has passed” or “the medal shot 202 has been guided”.

また、メダル位置検出処理において、メダルエッジ検出処理を省略してもよい。この場合、メダルカウント回路246は、SRAM243に、メダル画像が存在しないと判定した判定領域に対しては「OFF」というデータを記憶させ、メダル画像は存在すると判定した判定領域に対しては「ON」というデータを記憶させる。そして、図27に示すメダルカウント判定表に、各判定領域における「ON」,「OFF」のデータの遷移の態様を規定する。 Further, in the medal position detection process, the medal edge detection process may be omitted. In this case, the medal counting circuit 246 causes the SRAM 243 to store the data “OFF” for the determination area determined to have no medal image, and the data “ON” for the determination area determined to have the medal image. Data is stored. Then, the medal count determination table shown in FIG. 27 defines the manner of transition of “ON” and “OFF” data in each determination region.

また、順序判定処理において、図27に示すメダルカウント判定表を用いた比較に代えて、「ON」のデータが記憶される判定領域の順序を予め規定しておき、この予め規定した順序と実際に「ON」のデータが記憶された判定領域の順序とを、比較して、メダルの通過を判定してもよい。この場合、予め規定する順序を、判定領域A1〜A4をA領域、判定領域B1〜B4をB領域、判定領域C1,C2をC領域、判定領域D1〜D4をD領域と、グループ化した上で規定してもよい。例えば、予め規定する順序を、A〜D領域のいずれも「OFF」、次いでA領域のみ「ON」、次いでA領域、B領域及びC領域が「ON」、次いでB領域、C領域及びD領域が「ON」、次いでD領域のみ「ON」、最後にA〜D領域のいずれも「OFF」としてもよい。なお、この場合、A領域が「ON」とは、判定領域A1〜A4のいずれかについて「ON」のデータが記憶されていることである。 Further, in the order determination processing, instead of the comparison using the medal count determination table shown in FIG. 27, the order of the determination areas in which “ON” data is stored is defined in advance, The passage of the medal may be determined by comparing with the order of the determination areas in which the data of "ON" is stored. In this case, the order defined in advance is determined by grouping the determination areas A1 to A4 into the A area, the determination areas B1 to B4 into the B area, the determination areas C1 and C2 into the C area, and the determination areas D1 to D4 into the D area. May be specified in. For example, in the order defined in advance, all of the areas A to D are “OFF”, then only the area A is “ON”, then the areas A, B and C are “ON”, and then the areas B, C and D. May be “ON”, only the D area may be “ON”, and finally all of the A to D areas may be “OFF”. In this case, the area A being “ON” means that “ON” data is stored in any of the determination areas A1 to A4.

また、グレースケール画像データ上に設定する判定領域の数、形状及び配置場所は、許容される判定所要時間や求める判定の精度に応じ適宜設定可能である。例えば、図22A〜C、図23D〜F、図24G,Hにおいてグレースケール画像データG2の上端部から下端部に亘って上下方向に延びる判定領域を設定してもよい。 Further, the number, shape, and arrangement location of the determination areas set on the grayscale image data can be appropriately set according to the allowable determination required time and the required determination accuracy. For example, in FIGS. 22A to 22C, FIGS. 23D to 23F, and FIGS. 24G and 24H, the determination region may be set to extend vertically from the upper end to the lower end of the grayscale image data G2.

<魚眼補正スケーラ回路>
魚眼補正スケーラ回路248は、SRAM243からグレースケール画像データを取得し、取得したグレースケール画像データを魚眼補正する魚眼補正処理を行う。
<Fish-eye correction scaler circuit>
The fisheye correction scaler circuit 248 acquires the grayscale image data from the SRAM 243 and performs a fisheye correction process of correcting the acquired grayscale image data.

また、魚眼補正スケーラ回路248は、魚眼補正処理を行ったグレースケール画像データに対して、イコライズ処理を行う。イコライズ処理において、魚眼補正スケーラ回路248は、1/2,1/4,1/8に縮小した縮小画像データを作成する。 Further, the fisheye correction scaler circuit 248 performs equalization processing on the grayscale image data subjected to the fisheye correction processing. In the equalizing process, the fish-eye correction scaler circuit 248 creates reduced image data reduced to 1/2, 1/4, and 1/8.

また、魚眼補正スケーラ回路248は、イコライズ処理において、作成した縮小画像データそれぞれに対して、バイラテラル変換処理を行う。本実施形態では、縮小画像データのノイズを除去するために、図28に示す3×3のカーネル(画像処理におけるカーネルであって、OSの機能を示すカーネルではない。)のガウシアンフィルタを用いる。しかし、ガウシアンフィルタには、画像データ内のエッジが目立たなくなる(ボケる)という欠点がある。そこで、この欠点を解消するために、バイラテラル変換処理の処理アルゴリズムとして、以下の式3に示すバイラテラルフィルタを採用する。すなわち、バイラテラルフィルタは、ガウシアンフィルタのカーネルを使用して画像データのノイズを除去するとともにエッジ補正及び強調を行うフィルタである。 Further, the fisheye correction scaler circuit 248 performs bilateral conversion processing on each of the reduced image data created in the equalization processing. In the present embodiment, a Gaussian filter of 3×3 kernel (a kernel in image processing, not a kernel indicating an OS function) shown in FIG. 28 is used to remove noise from reduced image data. However, the Gaussian filter has a drawback that edges in the image data are inconspicuous (blurred). Therefore, in order to eliminate this drawback, the bilateral filter shown in the following Expression 3 is adopted as the processing algorithm of the bilateral conversion processing. That is, the bilateral filter is a filter that removes noise in image data by using a kernel of a Gaussian filter and performs edge correction and enhancement.

Figure 0006714376
Figure 0006714376

数1において、バイラテラル変換処理前の画像データの配列をf(i, j)、処理後の画像
データの配列をg(i, j)とする。また、wはカーネルサイズ、σは標準偏差、dは輝度値の差を表している。
In Expression 1, the array of image data before the bilateral conversion process is f(i, j), and the array of the image data after the process is g(i, j). Further, w represents the kernel size, σ represents the standard deviation, and d represents the difference in the brightness value.

そして、魚眼補正スケーラ回路248は、イコライズ処理を施した縮小画像データをSRAM243に記憶させる。なお、SRAM243には、所定数の縮小画像データが記憶可能な記憶領域が設けられている。SRAM243に記憶されている縮小画像データの数が上限数に達した場合、記憶された順序が古い縮小画像データから上書きされる。 Then, the fisheye correction scaler circuit 248 causes the SRAM 243 to store the reduced image data subjected to the equalization processing. The SRAM 243 is provided with a storage area capable of storing a predetermined number of reduced image data. When the number of reduced image data stored in the SRAM 243 reaches the upper limit number, the stored order is overwritten from the oldest reduced image data.

<画像認識DSP回路>
ホストコントローラ241は、メダルカウント回路246がメダルレール210上を「メダルが通過した」と判定したことを契機に、該判定時から所定時間前の(すなわち、所定フレーム前の)縮小画像データを用いて、前処理を行うよう、画像認識DSP回路に指示する。なお、この所定時間は、所定時間前の縮小画像に、必ずメダルの画像が含まれるように、実験やシミュレーションに基づいて予め設定される。
<Image recognition DSP circuit>
When the medal counting circuit 246 determines that the medal has passed on the medal rail 210, the host controller 241 uses the reduced image data for a predetermined time (that is, before a predetermined frame) before the determination. Then, the image recognition DSP circuit is instructed to perform preprocessing. The predetermined time is set in advance based on experiments and simulations so that the reduced image before the predetermined time always includes the image of the medal.

画像認識DSP回路242は、前処理において、SRAM243から縮小画像データ(本実施形態では、1/4に縮小した縮小画像データ)を取得し、取得した縮小画像データから円領域を検出する円領域検出処理と、非線形拡散フィルタ処理を行いエッジ画像を作成してSRAM243に記憶させるフィルタ処理を行う。また、画像認識DSP回路242は、後述する各種判定処理を行う。なお、本実施形態では、1/4に縮小した画像データを使用しているが、これに限らず、フラッシュメモリ244に使用する縮小画像データを選択するための設定を記憶させ、その設定に応じて、1/2に縮小した画像データ、又は、1/8に縮小した画像データを選択できるようにしてもよい。 In the preprocessing, the image recognition DSP circuit 242 acquires reduced image data (reduced image data reduced to ¼ in this embodiment) from the SRAM 243, and detects a circular region from the acquired reduced image data. The filter processing is performed by performing the processing and the nonlinear diffusion filter processing to create an edge image and storing it in the SRAM 243. Further, the image recognition DSP circuit 242 performs various determination processes described later. In the present embodiment, the image data reduced to 1/4 is used, but the present invention is not limited to this, and the flash memory 244 stores the setting for selecting the reduced image data to be used and stores the setting according to the setting. The image data reduced to 1/2 or the image data reduced to 1/8 may be selectable.

(1)円領域検出処理
画像認識DSP回路242は、円領域検出処理において、取得した縮小画像データと、当該縮小画像データに対応する縮小背景グレースケール画像データとの差分を示す背景差分画像を生成する。ここで縮小背景グレースケール画像データとは、SRAM243に記憶されている背景グレースケール画像データに、魚眼補正スケーラ回路248による魚眼補正処理及びイコライズ処理を施した画像データあり、円領域検出処理の前にSRAM243に記憶されている。
(1) Circle Area Detection Processing In the circle area detection processing, the image recognition DSP circuit 242 generates a background difference image indicating a difference between the acquired reduced image data and the reduced background grayscale image data corresponding to the reduced image data. To do. Here, the reduced background grayscale image data is image data obtained by subjecting the background grayscale image data stored in the SRAM 243 to fisheye correction processing and equalization processing by the fisheye correction scaler circuit 248, and to the circle area detection processing. Previously stored in SRAM 243.

次いで、画像認識DSP回路242は、生成した背景差分画像を2値化する。そして、図29に示すように、2値の背景差分画像G3に対して、メダルの外形を示す2値の外形テンプレートT1を用いたテンプレートマッチングを行う。つまり、画像認識DSP回路242は、背景差分画像G3において、外形テンプレートT1と類似する領域がどこに存在するかを特定する。言い換えると、画像認識DSP回路242は、背景差分画像G3において、外形テンプレートT1が示すメダルの外形と一致する領域がどこに存在するかを特定する。なお、外形テンプレートT1は、予めフラッシュメモリ244に記憶されている。 Next, the image recognition DSP circuit 242 binarizes the generated background difference image. Then, as shown in FIG. 29, template matching is performed on the binary background difference image G3 using the binary outline template T1 indicating the outline of the medal. That is, the image recognition DSP circuit 242 specifies where in the background difference image G3, a region similar to the outer shape template T1 exists. In other words, the image recognition DSP circuit 242 specifies where, in the background difference image G3, an area that matches the outer shape of the medal indicated by the outer shape template T1 exists. The outline template T1 is stored in the flash memory 244 in advance.

テンプレートマッチングでは、背景差分画像G3上で外形テンプレートT1をラスタスキャン方向に少しずつ(例えば、1画素(ピクセル)ずつ)移動させる。言い換えれば、画像認識DSP回路242は、背景差分画像G3上で外形テンプレートT1をラスタスキャンさせる。このとき、画像認識DSP回路242は、外形テンプレートT1の各位置において、外形テンプレートT1と、それに重なる、背景差分画像G3の部分領域とのAND画像を生成する。これにより、複数の2値のAND画像が生成される。そして、画像認識DSP回路242は、生成した複数のAND画像のうち、画素値が「1」の画素(高輝度画素)の数が最も多いAND画像の生成で使用された外形テンプレートT1の背景差分画像G3上の位置を特定する。この位置は、背景差分画像G3において、外形テンプレートT1と類似した領域が存在する位置である。 In template matching, the outline template T1 is gradually moved (for example, one pixel (pixel) at a time) in the raster scan direction on the background difference image G3. In other words, the image recognition DSP circuit 242 raster-scans the outer shape template T1 on the background difference image G3. At this time, the image recognition DSP circuit 242 generates an AND image of the outline template T1 and the partial region of the background difference image G3 that overlaps with the outline template T1 at each position of the outline template T1. As a result, a plurality of binary AND images are generated. Then, the image recognition DSP circuit 242, among the generated AND images, the background difference of the outer shape template T1 used in the generation of the AND image having the largest number of pixels (pixels with high luminance) having the pixel value of “1”. The position on the image G3 is specified. This position is a position where a region similar to the outer shape template T1 exists in the background difference image G3.

そして、画像認識DSP回路242は、特定した位置と同じ位置に存在する、取得した縮小画像データでの部分領域を、円領域として検出する。言い換えれば、画像認識DSP回路242は、特定した位置と同じ位置に外形テンプレートT1を縮小画像データに配置した際に、外形テンプレートT1と重なる、縮小画像データでの部分領域を、円領域として検出する。このとき、部分領域において、その上の外形テンプレートT1が示す円形よりも外側の各画素の画素値を零としたものを円領域としてもよい。画像認識DSP回路242で抽出される円領域はグレースケール画像である。本実施形態では、円領域の外形は四角形であるが、円形等の他の形状であってもよい。 Then, the image recognition DSP circuit 242 detects the partial area in the acquired reduced image data existing at the same position as the specified position as a circular area. In other words, the image recognition DSP circuit 242 detects, as a circular area, a partial area in the reduced image data that overlaps the outer shape template T1 when the outer shape template T1 is arranged in the reduced image data at the same position as the specified position. .. At this time, in the partial area, the one in which the pixel value of each pixel outside the circle indicated by the outer shape template T1 on the partial area is zero may be set as the circular area. The circular area extracted by the image recognition DSP circuit 242 is a grayscale image. In the present embodiment, the outer shape of the circular area is a quadrangle, but it may be another shape such as a circle.

なお、取得した縮小画像データから円領域を抽出する方法として他の方法を採用してもよい。例えば、メダルの外形が円形であることを利用した抽出方法を採用してもよい。この抽出方法では、まず、取得した縮小画像データに対してエッジ検出が行われてエッジ画像が生成される。エッジ画像の生成方法としては、例えば、Sobel法、Laplacian法、Canny法などが使用される。次に、生成されたエッジ画像から円形領域が抽出される。円形領
域の抽出方法としては、例えばハフ変換が使用される。そして、エッジ画像における当該円形領域の位置と同じ位置に存在する、取得した縮小画像データでの円形領域が、円領域とされる。
It should be noted that another method may be adopted as a method for extracting the circular area from the acquired reduced image data. For example, an extraction method that uses the outer shape of a medal may be adopted. In this extraction method, first, edge detection is performed on the acquired reduced image data to generate an edge image. As a method of generating an edge image, for example, the Sobel method, Laplacian method, Canny method or the like is used. Next, a circular area is extracted from the generated edge image. As a method for extracting the circular area, for example, Hough transform is used. Then, the circular area in the acquired reduced image data existing at the same position as the position of the circular area in the edge image is set as the circular area.

また、背景差分法とラベリングを用いて取得した縮小画像データから円領域を抽出する抽出方法を採用してもよい。この抽出方法では、まず、取得した縮小画像データと縮小背景グレースケール画像データとの差分を示す背景差分画像が生成され、生成された背景差分画像が2値化される。そして、2値の背景差分画像に対して4連結等のラベリングが行われる。そして、2値の背景差分画像における、ラベリングの結果得られた連結領域(独立領域)の位置と同じ位置に存在する、取得した縮小画像データの部分領域が、円領域とされる。 Further, an extraction method of extracting a circular area from the reduced image data acquired by using the background subtraction method and labeling may be adopted. In this extraction method, first, a background difference image indicating the difference between the acquired reduced image data and the reduced background grayscale image data is generated, and the generated background difference image is binarized. Then, labeling such as 4-connection is performed on the binary background difference image. Then, the partial area of the acquired reduced image data existing in the same position as the position of the connected area (independent area) obtained as a result of labeling in the binary background difference image is set as a circular area.

(2)フィルタ処理
画像認識DSP回路242は、円領域検出処理後に、フィルタ処理を行う。フィルタ処理は、3σ修正処理と、非線形拡散フィルタ処理からなる。
まず、3σ修正処理において、画像認識DSP回路242は、円領域検出処理で検出した円領域に基づいて、取得した縮小画像データにおける円領域の画像データを切り出す。以下、切り出した画像データを円領域画像データと称する場合がある。
(2) Filter processing The image recognition DSP circuit 242 performs filter processing after the circular area detection processing. The filter process includes a 3σ correction process and a non-linear diffusion filter process.
First, in the 3[sigma] correction process, the image recognition DSP circuit 242 cuts out the image data of the circular region in the acquired reduced image data based on the circular region detected by the circular region detection process. Hereinafter, the cut-out image data may be referred to as circle area image data.

次に、画像認識DSP回路242は、切り出した円領域画像データにおける輝度の値について、一定範囲のデータの平均値を中心とした正規分布(図30参照)を作成する。ここで、3σとは、標準偏差の3倍であって、平均値±3σの範囲内にほぼ全てのデータが属する(ばらつきが正規分布である場合、99.7%のデータがこの範囲内に属する)ものである。
そして、輝度の値が−3σよりも小さい画素の輝度、例えば−4σの画素の輝度を、−3σの輝度の値に置き換える。また、輝度の値が3σよりも大きい画素の輝度、例えば4σの画素の輝度を、3σの輝度の値に置き換える。このようにすることで、イレギュラーなデータである輝度の値が極端に大きい画素(明る過ぎる画素)や輝度の値が極端に小さい画素(暗過ぎる画素)が、その後の処理に影響することを抑制することができる。
Next, the image recognition DSP circuit 242 creates a normal distribution (see FIG. 30) with respect to the luminance value in the cut out circular area image data, centered on the average value of the data in a certain range. Here, 3σ is three times the standard deviation, and almost all the data belong to the range of the average value ±3σ (when the variation is a normal distribution, 99.7% of the data are within this range). Belong to).
Then, the brightness of a pixel whose brightness value is smaller than −3σ, for example, the brightness of a pixel of −4σ is replaced with the brightness value of −3σ. Further, the brightness of a pixel having a brightness value larger than 3σ, for example, the brightness of a pixel having 4σ is replaced with the brightness value of 3σ. By doing this, it is possible that pixels with extremely large luminance values (pixels that are too bright) and pixels with extremely small luminance values (pixels that are too dark), which are irregular data, affect subsequent processing. Can be suppressed.

次に、画像認識DSP回路242は、3σ修正処理後の円領域画像データに対して、非線形拡散フィルタ処理を行いX(縦)方向のエッジ画像XとY(横)方向のエッジ画像Yを作成する。 Next, the image recognition DSP circuit 242 performs non-linear diffusion filter processing on the circular region image data after the 3σ correction processing to create an edge image X in the X (vertical) direction and an edge image Y in the Y (horizontal) direction. To do.

図31Aは、3σ修正処理後の円領域画像データを模式的に表している。図31Aにおいて、格子の一マスは、画素を示している。また、図31Bはエッジ画像X用係数を示している。ここで図31Aの画素A1〜A8,Pの輝度の値を、それぞれa1〜a8,pとした場合、エッジ画像Xにおける注目画素Pの輝度の値は、エッジ画像X用係数を用いて、以下の式4によって算出される。
Pの輝度(PX)=a1×(−3)+a2×0+a3×3+a4×(−10)+p×0+a5×10+a6×(−3)+a7×0+a8×3…式(4)
FIG. 31A schematically shows the circular area image data after the 3σ correction processing. In FIG. 31A, each square in the grid represents a pixel. Further, FIG. 31B shows the coefficients for the edge image X. Here, assuming that the brightness values of the pixels A1 to A8 and P in FIG. 31A are a1 to a8 and p, respectively, the brightness value of the target pixel P in the edge image X is calculated using the coefficient for the edge image X as follows. It is calculated by equation (4).
P luminance (PX)=a1*(-3)+a2*0+a3*3+a4*(-10)+p*0+a5*10+a6*(-3)+a7*0+a8*3...Equation (4)

画像認識DSP回路242は、3σ修正処理後の円領域画像データの全ての画素について、上記式4を用いて輝度を算出することで、エッジ画像Xを作成する。 The image recognition DSP circuit 242 creates the edge image X by calculating the brightness using Expression 4 for all the pixels of the circular area image data after the 3σ correction processing.

図31Cはエッジ画像Y用係数を示している。ここで図31Aの画素A1〜A8,Pの輝度の値を、それぞれa1〜a8,pとした場合、エッジ画像Yにおける注目画素Pの輝度の値は、エッジ画像Y用係数を用いて、以下の式5によって算出される。
Pの輝度(PY)=a1×(−3)+a2×(−10)+a3×(−3)+a4×0+P×0+a5×0+a6×3+a7×10+a8×3…式(5)
FIG. 31C shows the coefficients for the edge image Y. Here, assuming that the brightness values of the pixels A1 to A8 and P in FIG. 31A are a1 to a8 and p, respectively, the brightness value of the pixel of interest P in the edge image Y is calculated using the coefficient for the edge image Y as follows. It is calculated by the following equation 5.
P luminance (PY)=a1*(-3)+a2*(-10)+a3*(-3)+a4*0+P*0+a5*0+a6*3+a7*10+a8*3...Equation (5)

画像認識DSP回路242は、3σ修正処理後の円領域画像データの全ての画素について、上記式5を用いて輝度を算出することで、エッジ画像Yを作成する。 The image recognition DSP circuit 242 creates the edge image Y by calculating the brightness using the above equation 5 for all the pixels of the circular region image data after the 3σ correction processing.

エッジ画像X及びエッジ画像Yを作成した後、画像認識DSP回路242は、両画像からエッジ画像XYを作成する。エッジ画像XYにおける各画素の輝度PXYは、エッジ画像Xにおける画素の輝度の値をPXとし、同一位置にあるエッジ画像Yにおける画素の輝度の値をPYとした場合、以下の式6によって算出することができる。 After creating the edge image X and the edge image Y, the image recognition DSP circuit 242 creates the edge image XY from both images. The brightness PXY of each pixel in the edge image XY is calculated by the following equation 6 when the brightness value of the pixel in the edge image X is PX and the brightness value of the pixel in the edge image Y at the same position is PY. be able to.

Figure 0006714376
Figure 0006714376

画像認識DSP回路242は、エッジ画像X及びエッジ画像Yの全ての画素について、上記式6を用いて輝度PXYを算出することで、エッジ画像XYを作成し、作成したエッジ画像XYをSRAM243に記憶させる。
なお、画像認識DSP回路242が行う各種判定処理については、後述する。
The image recognition DSP circuit 242 creates the edge image XY by calculating the brightness PXY using the above equation 6 for all the pixels of the edge image X and the edge image Y, and stores the created edge image XY in the SRAM 243. Let
The various determination processes performed by the image recognition DSP circuit 242 will be described later.

<画像認識アクセラレータ回路>
画像認識アクセラレータ回路249は、勾配平均画像データに係る処理と、エッジ勾配画像に係る処理を行う。
<Image recognition accelerator circuit>
The image recognition accelerator circuit 249 performs processing related to the gradient average image data and processing related to the edge gradient image.

[勾配平均画像データに係る処理]
勾配平均画像データに係る処理には、回転画像生成処理と、勾配平均画像データ生成処理と、勾配平均画像テンプレート生成処理が含まれる。
[Processing relating to gradient average image data]
The processing related to the gradient average image data includes a rotation image generation processing, a gradient average image data generation processing, and a gradient average image template generation processing.

(1)回転画像生成処理
回転画像生成処理において、画像認識アクセラレータ回路249は、SRAM243からエッジ画像XYを取得し、取得したエッジ画像XYを1度単位で回転させて、360度分の回転画像を生成する。
(1) Rotated Image Generation Process In the rotated image generation process, the image recognition accelerator circuit 249 acquires the edge image XY from the SRAM 243, rotates the acquired edge image XY in 1 degree units, and outputs a 360 degree rotated image. To generate.

(2)勾配平均画像データ生成処理
勾配平均画像データ生成処理において、画像認識アクセラレータ回路249は、回転画像生成処理で生成した360度分の回転画像を累積加算して(重ね合わせて)、勾配平均画像データを生成する。勾配平均画像データの例として、図32Aに示す正規メダルの勾配平均画像データを図32Bに示す。そして、画像認識アクセラレータ回路249は生成した勾配平均画像データをSRAM243に記憶させる。
(2) Gradient Average Image Data Generation Process In the gradient average image data generation process, the image recognition accelerator circuit 249 cumulatively adds (overlaps) the rotated images of 360 degrees generated in the rotated image generation process to obtain the gradient average. Generate image data. As an example of the gradient average image data, FIG. 32B shows the gradient average image data of the regular medal shown in FIG. 32A. Then, the image recognition accelerator circuit 249 causes the SRAM 243 to store the generated gradient average image data.

(3)勾配平均画像テンプレート生成処理
勾配平均画像テンプレート生成処理は、後述する画像認識DSP回路242の判定処理において用いられる画像データである勾配平均画像テンプレートを生成する処理である。
(3) Gradient Average Image Template Generation Process The gradient average image template generation process is a process of generating a gradient average image template that is image data used in the determination process of the image recognition DSP circuit 242 described later.

勾配平均画像テンプレート生成処理において、画像認識アクセラレータ回路249は、SRAM243に記憶されている50個の(すなわち、50枚のメダルに係る)勾配平均画像データを相互に比較し、一致する又は所定程度類似する勾配平均画像データをグループ化する。次いで、画像認識アクセラレータ回路249は、属する勾配平均画像データの数の多い順で、上位4つのグループを選定する。そして、選定した上位4つのグループのそれぞれについて、任意の一つの勾配平均画像データを選定し、その4つの勾配平均画像データを勾配平均画像テンプレートとして、SRAM243の勾配平均画像テンプレートを記憶する記憶領域に記憶させる。なお、選定した上位4つのグループのそれぞれについて、任意の一つの勾配平均画像テンプレートを選定することに代えて、同一のグループに属する勾配平均画像データの平均値(各画素に係る輝度の平均値)を算出することで勾配平均画像テンプレートを生成してもよい。また、SRAM243に記憶された勾配平均画像テンプレートは、遊技機の電源投入時に、ホストコントローラ241の初期化処理(不図示)により消去してもよい。 In the gradient average image template generation processing, the image recognition accelerator circuit 249 compares 50 pieces of gradient average image data (that is, relating to 50 medals) stored in the SRAM 243 with each other, and they match or are similar to each other to a predetermined degree. The gradient average image data to be grouped. Next, the image recognition accelerator circuit 249 selects the upper four groups in descending order of the number of gradient average image data to which they belong. Then, one arbitrary gradient average image data is selected for each of the selected upper four groups, and the four gradient average image data are used as the gradient average image template in the storage area of the SRAM 243 for storing the gradient average image template. Remember. It should be noted that instead of selecting any one gradient average image template for each of the selected upper four groups, the average value of the gradient average image data belonging to the same group (the average value of the brightness of each pixel) The gradient average image template may be generated by calculating Further, the gradient average image template stored in the SRAM 243 may be erased by initialization processing (not shown) of the host controller 241 when the power of the gaming machine is turned on.

上記のように、勾配平均画像テンプレートを生成することで、例えば、表と裏で刻印(模様)が異なる2種類のメダルを正規メダルとして使用する場合に、電源投入後にこれら正規メダルを50枚投入することで、これら2種類のメダルの表と裏に係る最大4種類の勾配平均画像テンプレートを生成することができる。なお、電源投入後に投入された50枚の正規メダルが1種類であった場合は、この正規メダルの表と裏に係る2種類の勾配平均画像テンプレートが生成され、後述の勾配平均画像テンプレート比較処理では、生成された2種類の勾配平均画像テンプレートが用いられる。 As described above, by generating the gradient average image template, for example, when two types of medals having different markings (patterns) on the front and the back are used as regular medals, 50 regular medals are input after the power is turned on. By doing so, a maximum of four types of gradient average image templates for the front and back of these two types of medals can be generated. In addition, when 50 regular medals are thrown in after the power is turned on, two types of gradient average image templates relating to the front and back of the regular medals are generated, and the gradient average image template comparison processing described later is performed. Then, two types of generated gradient average image templates are used.

ここで、勾配平均画像テンプレート生成処理は、勾配平均画像テンプレートがSRAM243の記憶領域に記憶されていない場合に、電源投入後に投入されたメダルが規定初期投入枚数、本実施形態では50枚に達するまでの勾配平均画像データを用いて行われる。画像認識アクセラレータ回路249は、勾配平均画像データ生成処理において生成した勾配平均画像データが50個に達するまで、生成した勾配平均画像データをSRAM243の勾配平均画像テンプレート生成用データ記憶領域に記憶させる。また、画像認識アクセラレータ回路249は、SRAM243の勾配平均画像テンプレート生成用データ記憶領域に50個の勾配平均画像データが記憶されると、勾配平均画像テンプレート生成処理を行う。なお、画像認識アクセラレータ回路249は、勾配平均画像テンプレート生成処理の実行後に、勾配平均画像データ生成処理によって生成した勾配平均画像データをSRAM243の判定対象勾配平均画像データ記憶領域に記憶させる。なお、本実施形態では、SRAM243に50個の勾配平均画像データが記憶されると、一致する又は所定程度類似する勾配平均画像データをグループ化して勾配平均画像テンプレートを生成する態様を説明した。しかし、これに限らず、勾配平均画像データが生成される毎に、先に記憶されている勾配平均画像データと比較を行い、一致する又は所定程度類似する勾配平均画像データをグループ化し、勾配平均画像テンプレートを生成してもよい。 Here, when the gradient average image template is not stored in the storage area of the SRAM 243, the gradient average image template generation process is performed until the number of medals thrown after the power is turned on reaches the prescribed initial number, 50 in this embodiment. Of the gradient average image data. The image recognition accelerator circuit 249 stores the generated gradient average image data in the gradient average image template generation data storage area of the SRAM 243 until the number of the gradient average image data generated in the gradient average image data generation process reaches 50 pieces. In addition, the image recognition accelerator circuit 249 performs the gradient average image template generation process when 50 pieces of the gradient average image data are stored in the gradient average image template generation data storage area of the SRAM 243. The image recognition accelerator circuit 249 stores the gradient average image data generated by the gradient average image data generation processing in the determination target gradient average image data storage area of the SRAM 243 after the gradient average image template generation processing is executed. It should be noted that the present embodiment has described the mode in which, when 50 pieces of gradient average image data are stored in the SRAM 243, the gradient average image data that match or are similar to a predetermined degree are grouped to generate a gradient average image template. However, not limited to this, each time the gradient average image data is generated, it is compared with the previously stored gradient average image data, and the gradient average image data that match or are similar to a predetermined degree are grouped to obtain the gradient average image data. Image templates may be generated.

[エッジ勾配画像に係る処理]
エッジ勾配画像に係る処理には、極座標変換処理、Scharr変換処理、HOG変換処理、HOGテンプレート生成処理が含まれる。
[Processing related to edge gradient image]
The processing related to the edge gradient image includes polar coordinate conversion processing, Scharr conversion processing, HOG conversion processing, and HOG template generation processing.

(1)極座標変換処理
極座標変換処理において、画像認識アクセラレータ回路249は、SRAM243からエッジ画像XYを取得し、取得したエッジ画像XYについて、直交座標を極座標に変換し、極座標画像データを作成する。具体的には、画像認識アクセラレータ回路249は、エッジ画像XYの各画素の直交座標(x,y)を、動径の長さrと、基準位置からの角度φで表した極座標(r, φ)に変換する。極座標(r, φ)と直交座標(x,y)との関係は、以下の式7,8で表される。
x=r cos(φ)・・・式(7)
y=r sin(φ)・・・式(8)
(1) Polar coordinate conversion process In the polar coordinate conversion process, the image recognition accelerator circuit 249 acquires the edge image XY from the SRAM 243, converts the acquired edge image XY from orthogonal coordinates to polar coordinates, and creates polar coordinate image data. Specifically, the image recognition accelerator circuit 249 represents the polar coordinates (r, φ) in which the orthogonal coordinates (x, y) of each pixel of the edge image XY are represented by the radius r and the angle φ from the reference position. ). The relationship between polar coordinates (r, φ) and Cartesian coordinates (x, y) is expressed by the following equations 7 and 8.
x=r cos(φ)・・・Equation (7)
y=r sin(φ)・・・Equation (8)

そして、画像認識アクセラレータ回路249は、作成した極座標画像データをSRAM243に記憶させる。 Then, the image recognition accelerator circuit 249 stores the created polar coordinate image data in the SRAM 243.

(2)Scharr変換処理
Scharr変換処理において、画像認識アクセラレータ回路249は、SRAM243から極座標画像データを取得し、X(縦)方向のエッジ極座標画像XとY(横)方向のエッジ極座標画像Yを作成する。したがって、Scharr変換処理を行う画像認識アクセラレータ回路249は、極座標画像を縦方向画像と横方向画像に分離する方向画像分離手段を構成する。
なお、Scharr変換処理においてエッジ極座標画像Xとエッジ極座標画像Yを作成する態様は、上述した非線形拡散フィルタ処理において、エッジ画像Xとエッジ画像Yを作成する態様と用いる係数を含めて同様のため、ここでは説明を省略する。
(2) Scharr conversion processing In the Scharr conversion processing, the image recognition accelerator circuit 249 acquires polar coordinate image data from the SRAM 243 and creates an edge polar coordinate image X in the X (vertical) direction and an edge polar coordinate image Y in the Y (horizontal) direction. To do. Therefore, the image recognition accelerator circuit 249 that performs the Scharr conversion process constitutes a directional image separation unit that separates the polar coordinate image into a vertical image and a horizontal image.
The aspect of creating the edge polar coordinate image X and the edge polar coordinate image Y in the Scharr conversion process is the same as the aspect of creating the edge image X and the edge image Y in the above-mentioned nonlinear diffusion filter process, including the coefficient used. The description is omitted here.

(3)HOG変換処理
HOG変換処理において、画像認識アクセラレータ回路249は、エッジ勾配画像を作成し、作成したエッジ勾配画像にHOG変換を施す。ここで、HOG(Histograms of Oriented Gradients)変換とは、画像データにおける局所領域(セル)の輝度の勾配方向をヒストグラム化することであり、HOG変換を伴う画像マッチングには、局所的な形状変化(幾何学的変換)に強いことや照明の変動に影響を受けにくいという特徴がある。
(3) HOG conversion processing In the HOG conversion processing, the image recognition accelerator circuit 249 creates an edge gradient image and performs HOG conversion on the created edge gradient image. Here, the HOG (Histograms of Oriented Gradients) conversion is to histogram the direction of the brightness gradient of a local region (cell) in the image data, and for image matching involving HOG conversion, a local shape change ( It has the characteristics that it is strong against geometrical transformation) and is not easily affected by fluctuations in lighting.

具体的には、Scharr変換処理で作成したエッジ極座標画像Xとエッジ極座標画像Yからエッジ勾配画像を作成する。エッジ勾配画像における各画素の輝度すなわち勾配強度は、エッジ極座標画像Xにおける画素の輝度の値をQX、同一位置にあるエッジ極座標画像Yにおける画素の輝度の値をQYとした場合、以下の式9によって算出することができる。 Specifically, an edge gradient image is created from the edge polar coordinate image X and the edge polar coordinate image Y created by the Scharr conversion process. The luminance of each pixel in the edge gradient image, that is, the gradient strength is expressed by the following equation 9 when the luminance value of the pixel in the edge polar coordinate image X is QX and the luminance value of the pixel in the edge polar coordinate image Y at the same position is QY. Can be calculated by

Figure 0006714376
Figure 0006714376

また、エッジ勾配画像における各画素の勾配角度は、以下の式10によって算出することができる。
勾配角度=tan−1(QY/QX)・・・式(10)
Further, the gradient angle of each pixel in the edge gradient image can be calculated by the following Expression 10.
Gradient angle=tan −1 (QY/QX)...Equation (10)

図33では、作成したエッジ勾配画像G4を模式的に示している。画像認識アクセラレータ回路249は、作成したエッジ勾配画像G4における2点鎖線で示した長方形の枠Sを局所領域(セル)として、局所領域毎に局所領域内の輝度の勾配方向のヒストグラムを、作成する。そして作成したヒストグラム一式をSRAM243に記憶させる。 In FIG. 33, the created edge gradient image G4 is schematically shown. The image recognition accelerator circuit 249 creates a histogram in the direction of the brightness gradient in each local area, using the rectangular frame S indicated by the two-dot chain line in the created edge gradient image G4 as a local area (cell). .. Then, the set of created histograms is stored in the SRAM 243.

[HOGテンプレート生成処理]
HOGテンプレート生成処理は、後述する画像認識DSP回路242の判定処理において用いられるHOGテンプレートを生成する処理である。
[HOG template generation process]
The HOG template generation process is a process of generating a HOG template used in the determination process of the image recognition DSP circuit 242 described later.

HOGテンプレート生成処理において、画像認識アクセラレータ回路249は、SRAM243に記憶されている50セットの(すなわち、50枚のメダルに係る)上記ヒストグラム一式を相互に比較し、一致する又は所定程度類似するヒストグラム一式をグループ化する。次いで、画像認識アクセラレータ回路249は、属するヒストグラム一式の数の多い順で、上位4つのグループを選定する。そして、選定した上位4つのグループのそれぞれについて、任意の一つのヒストグラム一式をHOGテンプレートとして、SRAM243のHOGテンプレートを記憶する記憶領域に記憶させる。なお、選定した上位4つのグループのそれぞれについて、任意の一つのヒストグラム一式を選定することに代えて、同一のグループに属するヒストグラム一式の平均値(同一局所領域における勾配強度の平均値)を算出することで、HOGテンプレートを生成してもよい。また、本実施形態では、50セットのヒストグラム一式がSRAM243に記憶されると、記憶されているヒストグラム一式を相互に比較し、一致する又は所定程度類似するヒストグラム一式をグループ化してHOGテンプレートを生成する態様を説明した。しかし、これに限らず、ヒストグラム一式が生成される毎に、先に記憶されているヒストグラム一式と比較を行い、一致する又は所定程度類似するヒストグラム一式をグループ化し、HOGテンプレートを生成してもよい。 In the HOG template generation processing, the image recognition accelerator circuit 249 compares the 50 sets of histograms (that is, relating to 50 medals) stored in the SRAM 243 with each other, and sets the histograms that match or are similar to each other by a predetermined degree. To group. Next, the image recognition accelerator circuit 249 selects the top four groups in descending order of the number of histogram sets to which they belong. Then, for each of the selected upper four groups, any one set of histograms is stored as a HOG template in the storage area of the SRAM 243 storing the HOG template. It should be noted that instead of selecting any one set of histograms for each of the selected upper four groups, the average value of the set of histograms belonging to the same group (the average value of the gradient strength in the same local region) is calculated. Therefore, the HOG template may be generated. Further, in the present embodiment, when 50 sets of histogram sets are stored in the SRAM 243, the stored histogram sets are compared with each other and the set of matching or similar histograms are grouped to generate a HOG template. Aspects have been described. However, the present invention is not limited to this, and every time a set of histograms is generated, the set of histograms stored in advance is compared, and a set of histograms that match or are similar to a predetermined degree are grouped to generate a HOG template. ..

上記のように、HOGテンプレートを生成することで、例えば、表と裏で刻印(模様)が異なる2種類のメダルを正規メダルとして使用する場合で、且つ、HOGテンプレートがSRAM243の記憶領域に記憶されていない場合に、電源投入後にこれら正規メダルを50枚投入することで、これら2種類のメダルの表と裏に係る4種類のHOGテンプレートを生成することができる。また、HOGテンプレートがSRAM243の記憶領域に記憶されていない場合に、電源投入後に投入された50枚の正規メダルが1種類であったときは、この正規メダルの表と裏に係る2種類のHOGテンプレートが生成され、後述のHOGテンプレート比較処理では、生成された2種類のHOGテンプレートが用いられる。 By generating the HOG template as described above, for example, when two types of medals having different markings (patterns) on the front and the back are used as regular medals, and the HOG template is stored in the storage area of the SRAM 243. If not, by inserting 50 regular medals after the power is turned on, it is possible to generate four types of HOG templates for the front and back of these two types of medals. Further, when the HOG template is not stored in the storage area of the SRAM 243 and the number of the 50 regular medals thrown after the power is turned on is one, the two types of HOG for the front and back of the regular medals are used. A template is generated, and two types of generated HOG templates are used in the HOG template comparison processing described later.

なお、ヒストグラム一式の一致又は類似度の判定は、ヒストグラム一式における同一位置(エッジ勾配画像における同一位置にある局所領域)についてのヒストグラムを比較することで行われる。また、判定の基準は適宜設定可能である。例えば、全ヒストグラムについて完全一致することを条件に、両ヒストグラム一式が一致すると判定してもよい。また、一致の程度が所定の程度以下の、例えば80%以下のヒストグラムがないことを条件に、両ヒストグラム一式が類似すると判定してもよい。 The matching of the set of histograms or the determination of the degree of similarity is performed by comparing histograms at the same position (local regions at the same position in the edge gradient image) in the set of histograms. Moreover, the criteria for determination can be set as appropriate. For example, it is possible to determine that the two histogram sets match each other on the condition that all histograms completely match. Alternatively, it may be determined that the two histogram sets are similar on the condition that there is no histogram having a degree of coincidence equal to or less than a predetermined degree, for example, 80% or less.

ここで、HOGテンプレート生成処理は、電源投入後に投入されたメダルが規定初期投入枚数、本実施形態では50枚に達するまでのエッジ勾配画像に係るヒストグラム一式を用いて行われる。画像認識アクセラレータ回路249は、HOG変換処理において作成したヒストグラム一式が、50セットに達するまで、作成したヒストグラム一式をSRAM243のHOGテンプレート生成用データ記憶領域に記憶させる。また、画像認識アクセラレータ回路249は、SRAM243のHOGテンプレート生成用データ記憶領域に50セットのヒストグラム一式が記憶されると、HOGテンプレート生成処理を行う。なお、画像認識アクセラレータ回路249は、HOGテンプレート生成処理の実行後に、HOG変換処理によって作成したヒストグラム一式をSRAM243の判定対象ヒストグラム記憶領域に記憶させる。 Here, the HOG template generation process is performed using a set of histograms related to the edge gradient image until the number of medals thrown after the power is turned on reaches the prescribed initial number of medals, 50 in this embodiment. The image recognition accelerator circuit 249 stores the created histogram set in the HOG template generation data storage area of the SRAM 243 until the set of histograms created in the HOG conversion process reaches 50 sets. In addition, the image recognition accelerator circuit 249 performs the HOG template generation process when the set of 50 sets of histograms is stored in the HOG template generation data storage area of the SRAM 243. The image recognition accelerator circuit 249 stores the set of histograms created by the HOG conversion process in the determination target histogram storage area of the SRAM 243 after the execution of the HOG template creation process.

<画像認識DSP回路による判定処理>
次に、画像認識DSP回路242が実行する判定処理について、説明する。判定処理は、勾配平均画像テンプレート比較処理と、HOGテンプレート比較処理を含む。
<Judgment process by image recognition DSP circuit>
Next, the determination process executed by the image recognition DSP circuit 242 will be described. The determination process includes a gradient average image template comparison process and a HOG template comparison process.

(1)勾配平均画像テンプレート比較処理
勾配平均画像テンプレート比較処理において、画像認識DSP回路242は、画像認識アクセラレータ回路249が生成した勾配平均画像データをSRAM243の判定対象勾配平均画像データ記憶領域から取得する。
(1) Gradient Average Image Template Comparison Processing In the gradient average image template comparison processing, the image recognition DSP circuit 242 acquires the gradient average image data generated by the image recognition accelerator circuit 249 from the determination target gradient average image data storage area of the SRAM 243. ..

次に、画像認識DSP回路242は、取得した勾配平均画像データと、SRAM243に記憶されている勾配平均画像テンプレートとの差分を算出する。そして、画像認識DSP回路242は、算出した差分値と刻印判定用の閾値とに基づいて、勾配平均画像データと勾配平均画像テンプレートとが一致する又は所定程度類似するか否かの可否判定を行い、判定結果として「可」又は「否」をSRAM243に記憶させる。本実施形態では、最大4つの勾配平均画像テンプレートを用いるため、最大4つの判定結果をSRAM243に記憶させる。また、勾配平均画像テンプレート比較処理では、勾配平均判定結果をSRAM243に記憶させる。ここで、最大4つのテンプレートに対する判定結果として1つでも「可」が記憶されている場合には、勾配平均判定結果として「可」がSRAM243に記憶され、全て「否」が記憶されている場合には、勾配平均判定結果として「否」がSRAM243に記憶される。したがって、1回の勾配平均画像テンプレート比較処理において、最大4つの勾配平均画像テンプレートに対する最大4つの判定結果と、これらの判定結果に基づく1つの勾配平均判定結果が記憶される。 Next, the image recognition DSP circuit 242 calculates the difference between the acquired gradient average image data and the gradient average image template stored in the SRAM 243. Then, the image recognition DSP circuit 242 determines whether or not the gradient average image data and the gradient average image template match or are similar to each other to a predetermined degree based on the calculated difference value and the threshold value for marking determination. , “Yes” or “No” is stored in the SRAM 243 as the determination result. In the present embodiment, since maximum four gradient average image templates are used, maximum four determination results are stored in the SRAM 243. Further, in the gradient average image template comparison process, the gradient average determination result is stored in the SRAM 243. Here, in the case where even one “OK” is stored as the determination result for the maximum four templates, “OK” is stored in the SRAM 243 as the gradient average determination result, and all “NO” is stored. “No” is stored in the SRAM 243 as the gradient average determination result. Therefore, in a single gradient average image template comparison process, a maximum of four determination results for a maximum of four gradient average image templates and one gradient average determination result based on these determination results are stored.

例えば、画像認識DSP回路242は、取得した勾配平均画像データと勾配平均画像テンプレートとの各画素における輝度を比較し(差分を算出し)、差分値からこれらの画素の輝度が一致するか否か又は差分が所定の範囲以内かを判定し、一致する又は差分が所定範囲内の画素が一定数以上ある場合は、勾配平均画像データと勾配平均画像テンプレートとが一致する又は所定程度類似すると判定する。一方、一致する画素が一定数に満たない場合は、勾配平均画像データと勾配平均画像テンプレートとが一致又は所定程度類似しないと判定する。 For example, the image recognition DSP circuit 242 compares the brightness of each pixel of the acquired gradient average image data and the gradient average image template (calculates the difference), and determines whether the brightness of these pixels matches from the difference value. Alternatively, it is determined whether or not the difference is within a predetermined range, and if the pixels match or the difference is within a predetermined number of pixels, it is determined that the gradient average image data and the gradient average image template match or are similar to each other by a predetermined degree. .. On the other hand, when the number of matching pixels is less than a certain number, it is determined that the gradient average image data and the gradient average image template match or are not similar to a predetermined degree.

(2)HOGテンプレート比較処理
HOGテンプレート比較処理において、画像認識DSP回路242は、判定対象ヒストグラム記憶領域から判定対象のヒストグラム一式を取得する。次いで、取得したヒストグラム一式と、SRAM243に記憶されているHOGテンプレートとが一致する又は所定程度類似するか否かの可否判定を行い、判定結果として「可」又は「否」をSRAM243に記憶させる。本実施形態では、最大4つのHOGテンプレートを用いるため、最大4つの判定結果をSRAM243に記憶させる。また、HOGテンプレート比較処理では、HOG判定結果をSRAM243に記憶させる。ここで、最大4つのテンプレートに対する判定結果として1つでも「可」が記憶されている場合には、HOG判定結果として「可」がSRAM243に記憶され、全て「否」が記憶されている場合には、HOG判定結果として「否」がSRAM243に記憶される。したがって、1回のHOGテンプレート比較処理において、最大4つのHOGテンプレートに対する最大4つの判定結果と、これらの判定結果に基づく1つのHOG判定結果が記憶される。
(2) HOG Template Comparison Process In the HOG template comparison process, the image recognition DSP circuit 242 acquires a set of histograms to be determined from the determination target histogram storage area. Next, it is determined whether or not the obtained set of histograms and the HOG template stored in the SRAM 243 match or are similar to each other to a predetermined degree, and the SRAM 243 stores “OK” or “NO” as the determination result. In the present embodiment, since a maximum of 4 HOG templates are used, a maximum of 4 determination results are stored in the SRAM 243. Further, in the HOG template comparison processing, the HOG determination result is stored in the SRAM 243. Here, in the case where at least one “OK” is stored as the determination result for the maximum four templates, “OK” is stored in the SRAM 243 as the HOG determination result, and all “NO” is stored. “No” is stored in the SRAM 243 as the HOG determination result. Therefore, in one HOG template comparison process, maximum four determination results for maximum four HOG templates and one HOG determination result based on these determination results are stored.

なお、取得したヒストグラム一式と、HOGテンプレートとの一致又は類似度の判定は、上述したHOGテンプレート生成処理におけるヒストグラム一式同士の一致又は類似度の判定と同様のため、ここではその説明を省略する。 Note that the determination of the match or similarity between the acquired set of histograms and the HOG template is the same as the determination of the match or similarity between the set of histograms in the above-described HOG template generation processing, and therefore the description thereof is omitted here.

以上のように、勾配平均画像テンプレート比較処理及びHOGテンプレート比較処理を行う画像認識DSP回路242は、メダルレール210上を通過した物体が正規メダルであるか否かを判定する遊技媒体判定手段を構成する。 As described above, the image recognition DSP circuit 242 that performs the gradient average image template comparison process and the HOG template comparison process constitutes a game medium determination unit that determines whether the object passing on the medal rail 210 is a regular medal. To do.

<GPIO>
GPIO250(図18参照)は、メダルセレクタ201に接続されている各機器と、制御LSI234と、の入出力のためのデバイスである。また、制御LSI234と、メダルセレクタ201を構成する各種デバイスと、の入出力のためのデバイスである。
例えば、GPIO250のメダルカウント出力PORT及びメダル判定出力PORTが、ドア中継端子板68を介して(図18ではドア中継端子板68の図示を省略している)、主制御回路91に接続されている。また、GPIO250のLED制御出力PORTが、LED233に接続され、制御LSI234によるLED233の点灯及び消灯制御が可能となっている。また、GPIO250の報知用LED制御出力PORTが、報知用LED206cに接続され、制御LSI234による報知用LED206cの点灯及び消灯制御が可能となっている。また、GPIO250のAE設定用ポートがCMOSイメージセンサ233に接続され、制御LSI234によるCMOSイメージセンサ233の露光時間設定機構の制御(露光時間の設定)が可能となっている。
<GPIO>
The GPIO 250 (see FIG. 18) is a device for inputting/outputting each device connected to the medal selector 201 and the control LSI 234. Further, it is a device for inputting/outputting between the control LSI 234 and various devices constituting the medal selector 201.
For example, the medal count output PORT and the medal determination output PORT of the GPIO 250 are connected to the main control circuit 91 via the door relay terminal board 68 (the door relay terminal board 68 is not shown in FIG. 18). .. The LED control output PORT of the GPIO 250 is connected to the LED 233 so that the control LSI 234 can control the turning on and off of the LED 233. Further, the notification LED control output PORT of the GPIO 250 is connected to the notification LED 206c, and the control LSI 234 can control the turning on and off of the notification LED 206c. Further, the AE setting port of the GPIO 250 is connected to the CMOS image sensor 233 so that the control LSI 234 can control the exposure time setting mechanism of the CMOS image sensor 233 (set the exposure time).

<ホストコントローラ>
ホストコントローラ241は、制御LSI234を構成する各デバイス、例えばメダルカウント回路246、カラー認識回路247、魚眼補正スケーラ回路248、画像認識DSP回路242、画像認識アクセラレータ回路249、GPIO250の制御を行う。
<Host controller>
The host controller 241 controls each device constituting the control LSI 234, for example, the medal count circuit 246, the color recognition circuit 247, the fisheye correction scaler circuit 248, the image recognition DSP circuit 242, the image recognition accelerator circuit 249, and the GPIO 250.

また、ホストコントローラ241は、ISP回路245からAE判定処理の判定結果を受信すると、まず、SRAM243において露光時間の段階の値を記憶している領域を参照する。次に、露光時間の段階が「25」すなわち露光時間が上限の175μ秒に設定されていない場合は、CMOSイメージセンサ232の露光時間設定機構に対して、GPIO250のAE設定用PORTを介して、露光時間を1段階上げるように指示する旨の信号を出力する。そして、SRAM243において露光時間の段階の値を記憶している領域の値に1を加算する。なお、本実施形態では、露光時間の初期値が70μ秒に設定されていることから、露光時間の段階の値を記憶している領域に記憶される初期値は10に設定されている。すなわち、本実施形態では、制御LSI234のホストコントローラ241は、CMOSイメージセンサ232の露光時間の設定を行う露光時間設定手段を構成する。 When the host controller 241 receives the determination result of the AE determination process from the ISP circuit 245, first, it refers to the area in the SRAM 243 in which the value of the exposure time stage is stored. Next, when the exposure time stage is “25”, that is, when the exposure time is not set to the upper limit of 175 μsec, the exposure time setting mechanism of the CMOS image sensor 232 is set to the AE setting PORT of the GPIO 250. A signal for instructing to increase the exposure time by one step is output. Then, 1 is added to the value of the area where the value of the exposure time stage is stored in the SRAM 243. In the present embodiment, the initial value of the exposure time is set to 70 μs, so the initial value stored in the area storing the value of the exposure time stage is set to 10. That is, in the present embodiment, the host controller 241 of the control LSI 234 constitutes exposure time setting means for setting the exposure time of the CMOS image sensor 232.

一方、露光時間の段階が「25」すなわち露光時間が上限の175μ秒に設定されている場合は、ホストコントローラ241は、GPIO250の報知用LED制御出力PORTを介して、報知用LED206cに点灯を指示する信号を出力する。また、ホストコントローラ241は、主制御基板71に、メダル異常信号を、GPIO250のメダル判定出力PORTを介して、出力する。
また、ホストコントローラ241は、メダルセレクタ201の任意の場所(例えば、第1の基板231の近辺)に設けられた、スイッチ基板(不図示)上に配置された初期化スイッチ(不図示)が押下されると、露光時間の段階を初期値の「10」、すなわち露光時間を70μ秒に設定する。これによって、例えば、遊技ホールの従業員が、カメラユニット209のレンズのメンテナンス(清掃等)した後に、初期化スイッチを押下することで、CMOSイメージセンサ232の適正な露光時間の再設定が可能となる。
On the other hand, when the stage of the exposure time is “25”, that is, when the exposure time is set to the upper limit of 175 μsec, the host controller 241 instructs the notification LED 206c to turn on via the notification LED control output PORT of the GPIO 250. To output the signal. The host controller 241 also outputs a medal abnormality signal to the main control board 71 via the medal determination output PORT of the GPIO 250.
Further, the host controller 241 is pressed by an initialization switch (not shown) arranged on a switch substrate (not shown) provided at an arbitrary position of the medal selector 201 (for example, near the first substrate 231). Then, the step of the exposure time is set to the initial value “10”, that is, the exposure time is set to 70 μsec. Thereby, for example, an employee in the game hall can reset the proper exposure time of the CMOS image sensor 232 by pressing the initialization switch after performing maintenance (cleaning or the like) of the lens of the camera unit 209. Become.

また、ホストコントローラ241は、GPIO250を介して、LED233へ点灯指示や消灯指示に係る信号を出力する。また、ホストコントローラ241は、GPIO250を介して、SRAM243に記憶されているカウント処理に係る判定結果、すなわち、「メダルが通過した」、「メダルがメダルシュート202に案内された」、及び、「異常が発生した」、のいずれかの判定結果を出力する。具体的には、判定結果が「メダルが通過した」である場合は、メダルカウント出力PORTからメダルカウント信号を出力し、「異常が発生した」である場合は、メダル判定出力PORTからメダル異常信号を出力する。また、色判定処理に係る判定結果を出力する。具体的には、閾値判定処理の判定結果として「閾値判定不可」がSRAM243に記憶されている場合、又は、色判定結果として「否」が記憶されている場合、GPIO250に割り付けられたメダル判定出力PORTからメダル異常信号を、所定の出力条件が成立したときに出力する。また、画像認識DSP回路242による判定処理に係る判定結果を出力する。具体的には、SRAM243に、勾配平均判定結果、又は、HOG判定結果として「否」が記憶されている場合に、GPIO250に割り付けられたメダル判定出力PORTからメダル異常信号を、所定の出力条件が成立したときに出力する。 Further, the host controller 241 outputs a signal relating to a lighting instruction or a light extinguishing instruction to the LED 233 via the GPIO 250. In addition, the host controller 241 determines, via the GPIO 250, the determination result related to the count processing stored in the SRAM 243, that is, “the medal has passed”, “the medal has been guided to the medal shoot 202”, and “abnormality”. Has occurred" is output. Specifically, when the determination result is “a medal has passed”, a medal count signal is output from the medal count output PORT, and when the determination result is “an abnormality has occurred”, a medal abnormality signal is output from the medal determination output PORT. Is output. Also, the determination result related to the color determination process is output. Specifically, when "threshold judgment is not possible" is stored in the SRAM 243 as the judgment result of the threshold judgment processing, or when "no" is stored as the color judgment result, the medal judgment output assigned to the GPIO 250 is output. The medal abnormality signal is output from the PORT when a predetermined output condition is satisfied. Further, it outputs the determination result related to the determination processing by the image recognition DSP circuit 242. Specifically, when the SRAM 243 stores “NO” as the gradient average determination result or the HOG determination result, the medal determination signal PORT assigned to the GPIO 250 outputs the medal abnormality signal as a predetermined output condition. Output when established.

各判定結果の上記所定の出力条件は、それぞれ適宜設定可能である。例えば、カウント処理に係る判定結果については、SRAM243にカウント処理の判定結果として、「異常が発生した」が記憶されたとき、と設定してもよいし、或いは、連続して、又は、直近のカウント処理の所定判定数(例えば、50回)の累計で、規定数(例えば、10回)以上、「異常が発生した」が記憶されたとき、と設定してもよい。また、閾値判定処理の判定結果については、SRAM243に、判定結果として「閾値判定不可」が記憶されたとき、と設定してもよいし、或いは、連続して、又は、直近の閾値判定処理の所定判定数(例えば、50回)の累計で、規定数(例えば、10回)以上、「閾値判定不可」が記憶されたとき、と設定してもよい。また、色判定処理の色判定結果については、SRAM243に、「否」が記憶されたとき、と設定してもよいし、或いは、連続して、又は、直近の色判定処理の所定判定数(例えば、50回)の累計で、規定数(例えば、10回)以上、「否」が記憶されたとき、と設定してもよい。また、刻印判定処理の勾配平均判定結果、又は、HOG判定結果については、SRAM243に「否」が、が記憶されたとき、と設定してもよいし、或いは、連続して、又は、直近の刻印判定処理の所定判定数(例えば、50回)の累計で、規定数(例えば、10回)以上、「否」が記憶されたとき、と設定してもよい。 The predetermined output condition of each determination result can be set as appropriate. For example, the determination result regarding the count process may be set to “when an abnormality has occurred” is stored in the SRAM 243 as the determination result of the count process, or continuously or immediately after. It may be set as when the “abnormality has occurred” is stored for a predetermined number (for example, 10 times) or more of the total number of predetermined determinations (for example, 50 times) in the counting process. The determination result of the threshold determination processing may be set to “when the threshold determination is impossible” is stored in the SRAM 243 as the determination result, or may be set continuously or in the latest threshold determination processing. It may be set to “when the threshold value determination is impossible” is stored for a predetermined number (for example, 10 times) or more of the total number of predetermined determination times (for example, 50 times). Further, the color determination result of the color determination process may be set to “when “no” is stored in the SRAM 243, or may be set continuously or in a predetermined number of determinations of the latest color determination process ( For example, a total of 50 times may be set as “when no” is stored for a specified number of times (for example, 10 times) or more. Further, the slope average determination result or the HOG determination result of the marking determination process may be set to “when” “NO” is stored in the SRAM 243, or continuously or immediately. It may be set as when the “reject” is stored for a predetermined number (for example, 10 times) or more of the total number of predetermined determinations (for example, 50 times) in the marking determination process.

なお、SRAM243には、バックアップ電源(不図示)が接続されており、パチスロ1の電源切断時も一定期間(例えば、1週間程度)はSRAM243に記憶された内容は保持される。また、ホストコントローラ241は、メダルセレクタ201に設けられた初期化スイッチ(不図示)によりSRAM243に記憶された各種テンプレート、例えば、色テンプレート、勾配平均画像テンプレート、HOGテンプレート、を消去可能となっている。具体的には、初期化スイッチを押下した状態でパチスロ1の電源を投入することで、ホストコントローラ241の初期化処理時に、SRAM243の各種テンプレートが記憶されている領域を初期化(0の値を書き込む)、すなわち各種テンプレートを消去する。 A backup power supply (not shown) is connected to the SRAM 243, and the contents stored in the SRAM 243 are retained for a certain period (for example, about one week) even when the power of the pachi-slot 1 is turned off. Further, the host controller 241 can delete various templates stored in the SRAM 243, such as a color template, a gradient average image template, and a HOG template, by an initialization switch (not shown) provided in the medal selector 201. .. Specifically, by turning on the power of the pachi-slot 1 with the initialization switch pressed, the area in the SRAM 243 in which various templates are stored is initialized (the value of 0 is set when the host controller 241 is initialized). Write), that is, erase various templates.

<フラッシュメモリ>
フラッシュメモリ244には、制御LSI234を構成する各種デバイス、例えば、ホストコントローラ241、画像認識DSP回路242、魚眼補正スケーラ回路248、画像認識アクセラレータ回路249が各種処理に用いるパラメータや各種処理に必要なデータが記憶されている。また、フラッシュメモリ244には、上述の露光時間の段階の値を記憶している領域が設けられている。
<Flash memory>
In the flash memory 244, various devices constituting the control LSI 234, for example, the host controller 241, the image recognition DSP circuit 242, the fisheye correction scaler circuit 248, and the image recognition accelerator circuit 249 are required for various parameters and various processes. The data is stored. Further, the flash memory 244 is provided with an area for storing the value of the above-mentioned exposure time stage.

<制御LSIの処理フロー>
次に、制御LSI234が行う処理について、図34を参照して説明する。図34は、制御LSI234が行う処理を説明するための処理フロー図である。
図34に示すように、制御LSI234では、大きく分けて入力処理、変換処理、色判定処理、カウント処理及び刻印判定処理が行われる。
<Process flow of control LSI>
Next, the processing performed by the control LSI 234 will be described with reference to FIG. FIG. 34 is a process flow diagram for explaining the process performed by the control LSI 234.
As shown in FIG. 34, the control LSI 234 roughly performs an input process, a conversion process, a color determination process, a count process, and a marking determination process.

<入力処理>
入力処理は、ISI回路251によって行われる。入力処理において、ISI回路251は、上述したとおり、CMOSイメージセンサ232からLVDS方式で送信された画像データをRGBベイヤ画像に変換して、ISP回路245に出力する。
<Input processing>
The input processing is performed by the ISI circuit 251. In the input process, as described above, the ISI circuit 251 converts the image data transmitted from the CMOS image sensor 232 by the LVDS method into an RGB Bayer image, and outputs the RGB Bayer image to the ISP circuit 245.

<AE補正処理>
AE補正処理は、パチスロ1の電源投入時に、ISP回路245と、ホストコントローラ241によって行われる。また、AE補正処理は、後述する変換処理、色判定処理やカウント処理と並行して行われる。
<AE correction processing>
The AE correction process is performed by the ISP circuit 245 and the host controller 241 when the power of the pachi-slot 1 is turned on. The AE correction process is performed in parallel with the conversion process, the color determination process, and the count process described later.

AE補正処理において、ISP回路245は、ISI回路251から出力されたRGBベイヤ画像にメダルレール210の表面に形成された突条部210a(図8参照)の画像が含まれているか否かを判定するAE判定処理を行う。また、ISP回路245は、出力された画像に突条部210aの画像が含まれていないと判定するとき、このAE判定処理の判定結果をホストコントローラ241に出力する。 In the AE correction process, the ISP circuit 245 determines whether or not the RGB Bayer image output from the ISI circuit 251 includes an image of the ridge 210a (see FIG. 8) formed on the surface of the medal rail 210. AE determination processing is performed. When the ISP circuit 245 determines that the output image does not include the image of the ridge 210a, the ISP circuit 245 outputs the determination result of the AE determination process to the host controller 241.

また、AE補正処理において、ホストコントローラ241は、ISP回路245からAE判定処理の判定結果が出力されると、まず、SRAM243において露光時間の段階の値を記憶している領域を参照する。次に、露光時間の段階が「25」すなわち露光時間が上限の175μ秒に設定されていない場合は、CMOSイメージセンサ232の露光時間設定機構に対して、GPIO250のAE設定用PORTを介して、露光時間を1段階上げる(7μ秒延長させる)ように指示する旨の制御信号を出力する。そして、SRAM243において露光時間の段階の値を記憶している領域の値に1を加算する。 Further, in the AE correction processing, when the determination result of the AE determination processing is output from the ISP circuit 245, the host controller 241 first refers to the area in the SRAM 243 that stores the value of the exposure time stage. Next, when the exposure time stage is “25”, that is, when the exposure time is not set to the upper limit of 175 μsec, the exposure time setting mechanism of the CMOS image sensor 232 is set to the AE setting PORT of the GPIO 250. A control signal for instructing to increase the exposure time by one step (extending 7 μs) is output. Then, 1 is added to the value of the area where the value of the exposure time stage is stored in the SRAM 243.

このようにすることで、次に、ISP回路245がAE判定処理を行う画像は、露光時間が1段階上がったCMOSイメージセンサ232によって取得された画像に基づくRGBベイヤ画像となる。AE補正処理は、IPS回路245が、AE判定処理で、画像に突条部210aの画像が含まれると判定するまで、又は、露光時間が上限の175μ秒に設定されるまで、繰り返し行われる。 By doing so, the image to be next subjected to the AE determination processing by the ISP circuit 245 becomes an RGB Bayer image based on the image acquired by the CMOS image sensor 232 with the exposure time increased by one step. The AE correction process is repeatedly performed until the IPS circuit 245 determines in the AE determination process that the image includes the protrusion 210a, or until the exposure time is set to the upper limit of 175 μsec.

ISP回路245が、AE判定処理において、ISI回路251から出力された画像に突条部210aの画像が含まれていると判定するとき、このAE判定処理の判定結果をホストコントローラに出力せず、また、以降に、ISI回路251から出力された画像については、AE判定処理を行わない。すなわち、COMSイメージセンサ232の露光時間は、ISP回路245がISI回路251から出力された画像に突条部210aの画像が含まれていると判定するときの露光時間に設定される。なお、ISP回路245が、電源投入後に最初にISI回路251から出力された画像に突条部210aの画像が含まれていると判定する場合は、CMOSイメージセンサ232の露光時間は、初期値の70μ秒(段階10)となる。 In the AE determination process, when the ISP circuit 245 determines that the image output from the ISI circuit 251 includes the image of the ridge 210a, it does not output the determination result of the AE determination process to the host controller, Further, thereafter, the AE determination process is not performed on the image output from the ISI circuit 251. That is, the exposure time of the COMS image sensor 232 is set to the exposure time when the ISP circuit 245 determines that the image output from the ISI circuit 251 includes the image of the protrusion 210a. When the ISP circuit 245 determines that the image first output from the ISI circuit 251 includes the image of the protrusion 210a after the power is turned on, the exposure time of the CMOS image sensor 232 is set to the initial value. It becomes 70 microseconds (step 10).

AE補正処理において、ホストコントローラ241は、ISP回路245からAE判定処理の判定結果が出力されたとき、露光時間の段階が「25」すなわち露光時間が上限の175μ秒に設定されている場合は、ホストコントローラ241は、GPIO250の報知用LED制御出力PORTを介して、報知用LED206cに点灯を指示する制御信号を出力する。また、ホストコントローラ241は、主制御基板71に、メダル異常信号を、GPIO250のメダル判定出力PORTを介して、出力する。 In the AE correction processing, when the determination result of the AE determination processing is output from the ISP circuit 245, the host controller 241 sets the exposure time step to “25”, that is, when the exposure time is set to the upper limit of 175 μsec. The host controller 241 outputs a control signal for instructing the notification LED 206c to turn on via the notification LED control output PORT of the GPIO 250. The host controller 241 also outputs a medal abnormality signal to the main control board 71 via the medal determination output PORT of the GPIO 250.

このように、ホストコントローラ241が、報知用LED206cに点灯を指示する制御信号を出力するとともに、主制御基板71に、メダル異常信号を出力する場合とは、露光時間を上限値の175μ秒に設定してもメダルレール210の突条部210aが撮像できなかった場合である。このような場合、カメラユニット209に何らかの障害(例えばレンズにほこりなどの汚れが付着している)が発生していることが考えられる。このため、この状態ではカメラユニット209を用いた遊技メダルの投入検知及び、不正行為の検知を有効に行えないことから、主制御回路91は、不正行為があった場合の種々の処理と同様の処理を行う。例えば、主制御回路91が遊技を強制的に中断させ、7セグ表示器24にエラーコードを表示するとともに、副制御回路101にエラーコマンドを送信して、副制御回路101を介して、エラーを報知する(例えば、液晶表示装置11に所定のエラー画面を表示する)。 As described above, when the host controller 241 outputs the control signal for instructing the notification LED 206c to turn on and outputs the medal abnormality signal to the main control board 71, the exposure time is set to the upper limit value of 175 μsec. Even if the projection 210a of the medal rail 210 could not be imaged. In such a case, it is conceivable that the camera unit 209 has some trouble (for example, dirt such as dust adheres to the lens). Therefore, in this state, it is not possible to effectively detect the insertion of the game medal using the camera unit 209 and the detection of the fraudulent activity. Therefore, the main control circuit 91 is similar to the various processing when there is the fraudulent activity. Perform processing. For example, the main control circuit 91 forcibly interrupts the game, displays an error code on the 7-segment display 24, sends an error command to the sub control circuit 101, and outputs an error via the sub control circuit 101. A notification is given (for example, a predetermined error screen is displayed on the liquid crystal display device 11).

<変換処理>
変換処理は、ISP回路245によって行われる。変換処理において、ISP回路245は、ISI回路251から出力されたRGBベイヤ画像にレンズ歪み補正処理と射影変換(ホモグラフィ)処理を施す画像補正処理を行う。次いで、ISP回路245は、補正後のRGBベイヤ画像を、YUV画像データに変換し、グレースケール画像データをメダルカウント回路246に出力する色変換処理を行う。また、RGBベイヤ画像を、HSV画像データに変換し、このHSV画像データをカラー認識回路247に出力する色変換処理を行う。
<Conversion process>
The conversion process is performed by the ISP circuit 245. In the conversion process, the ISP circuit 245 performs an image correction process of performing lens distortion correction process and projective conversion (homography) process on the RGB Bayer image output from the ISI circuit 251. Next, the ISP circuit 245 performs the color conversion process of converting the corrected RGB Bayer image into YUV image data and outputting the grayscale image data to the medal count circuit 246. Further, the RGB Bayer image is converted into HSV image data, and color conversion processing is performed to output this HSV image data to the color recognition circuit 247.

変換処理の後、制御LSI234は、色判定処理、カウント処理、刻印判定処理を行う。なお、これらの処理は、各々の処理を実行する回路が別々の回路として構成されているため、各々の実行可能なタイミングで、並列的に実行される。 After the conversion processing, the control LSI 234 performs color determination processing, count processing, and marking determination processing. It should be noted that these processes are executed in parallel at each executable timing because the circuits that execute each process are configured as separate circuits.

<色判定処理>
色判定処理は、カラー認識回路247によって行われる。色判定処理には、メダル検出処理、閾値判定処理、彩度・色相乗算処理、色テンプレート生成処理、及び、色テンプレート比較処理が含まれる。
<Color determination processing>
The color determination processing is performed by the color recognition circuit 247. The color determination processing includes medal detection processing, threshold determination processing, saturation/hue multiplication processing, color template generation processing, and color template comparison processing.

まず、カラー認識回路247は、ISP回路245から出力されたHSV画像データにメダルの画像が含まれているか否かを判別するメダル検出処理を行う。HSV画像データにメダルの画像が含まれていると判別した場合、カラー認識回路247は、このHSV画像データに基づいて、閾値判定処理を行う。閾値判定処理において、平均彩度値と、平均色相値とに基づく閾値グラフ(図21参照)上の位置が許容領域内の場合は、色判定処理を継続する。一方、非許容領域内の場合は、判定結果として、「閾値判定不可」をSRAM243に記憶させ、色判定処理を終了する。 First, the color recognition circuit 247 performs medal detection processing to determine whether or not the HSV image data output from the ISP circuit 245 includes a medal image. When it is determined that the HSV image data includes a medal image, the color recognition circuit 247 performs a threshold determination process based on the HSV image data. In the threshold determination process, if the position on the threshold graph (see FIG. 21) based on the average saturation value and the average hue value is within the allowable region, the color determination process is continued. On the other hand, if it is within the non-permissible area, “threshold determination not possible” is stored in the SRAM 243 as the determination result, and the color determination processing is ended.

閾値判定処理後、カラー認識回路247は、彩度・色相乗算処理を行い、色判定用データを作成する。そして、作成した色判定用データと、色テンプレートとを比較し、一致又は所定程度類似するか否かを判定し、判定結果をSRAM243に記憶させる。 After the threshold determination processing, the color recognition circuit 247 performs saturation/hue multiplication processing to create color determination data. Then, the created color determination data is compared with the color template to determine whether they match or are similar to each other to a predetermined degree, and the determination result is stored in the SRAM 243.

なお、電源投入後に投入されたメダルが規定初期投入枚数、本実施形態では50枚に達するまでは、色テンプレートが生成されていないため、色テンプレート比較処理は実行されない。 The color template comparison process is not executed until the number of medals thrown after the power is turned on reaches the prescribed initial number of medals, which is 50 in this embodiment, because the color template is not generated.

また、カラー認識回路247は、電源投入後に投入されたメダルが規定初期投入枚数の50枚に達し、色判定用データ記憶領域に記憶された色判定用データが50個に達すると、すなわち50枚のメダルに係る色判定用データが作成されると、色テンプレート生成処理を実行する。 Further, the color recognition circuit 247 determines that the number of medals thrown after the power is turned on reaches the prescribed initial number of medals of 50 and the number of color determination data stored in the color determination data storage area reaches 50, that is, 50 medals. When the color determination data for the medals is created, the color template generation process is executed.

<カウント処理>
カウント処理は、メダルカウント回路246によって行われる。カウント処理には、メダル検出処理と、順序判定処理が含まれる。メダル検出処理には、上述したメダル画像判別処理及びメダル位置検出処理が対応する。メダル検出処理において、メダルカウント回路246は、ISP回路245から出力されたグレースケール画像データに、メダルの画像が含まれているか否かを判別する。また、ISP回路245から出力されたグレースケール画像データにおける所定の判定領域にメダル画像が存在するか否かを判別し、判別結果(「IN」,「OUT」,「ON」,「OFF」のデータ)をSRAM243に記憶させる。
<Count processing>
The counting process is performed by the medal counting circuit 246. Count processing includes medal detection processing and order determination processing. The medal image determination process and the medal position detection process described above correspond to the medal detection process. In the medal detection process, the medal count circuit 246 determines whether or not the grayscale image data output from the ISP circuit 245 includes a medal image. Further, it is determined whether or not a medal image is present in a predetermined determination area in the grayscale image data output from the ISP circuit 245, and the determination result (“IN”, “OUT”, “ON”, “OFF” Data) is stored in the SRAM 243.

順序判定処理において、メダルカウント回路246は、時系列的に並ぶ所定の数のグレースケール画像データにおいて、各判定領域についての「IN」,「OUT」,「ON」,「OFF」のデータの遷移の態様が所定の遷移の態様と一致しているか否かを判定する。そして、判定結果として、「メダルが通過した」、「メダルがメダルシュート202に案内された」又は「異常が発生した」のいずれかをSRAM243に記憶させる。さらに、SRAM243に「メダルが通過した」と記憶された場合には、ホストコントローラ241は、GPIO250に割り付けられたメダルカウント出力PORTから、メダルカウント信号を出力する。このメダルカウント信号によって、主制御回路91は、メダルが投入されたことを検知し、投入枚数又はクレジット枚数の加算カウントを行う。すなわち本実施形態では、順序判定処理を行うメダルカウント回路246は、撮像手段を介して得られる画像データに基づいて、通路を物体が通過したか否かを判定する通過判定手段を構成する。 In the order determination process, the medal counting circuit 246 causes the transition of the data of “IN”, “OUT”, “ON”, and “OFF” for each determination region in the predetermined number of grayscale image data arranged in time series. It is determined whether or not the mode of (1) matches the mode of the predetermined transition. Then, as the determination result, any one of “a medal has passed”, “a medal was guided to the medal shoot 202”, or “an abnormality has occurred” is stored in the SRAM 243. Further, when it is stored in the SRAM 243 that “a medal has passed”, the host controller 241 outputs a medal count signal from the medal count output PORT allocated to the GPIO 250. Based on this medal count signal, the main control circuit 91 detects that a medal has been inserted, and counts the number of inserted medals or the number of credits. That is, in the present embodiment, the medal counting circuit 246 that performs the order determination process constitutes a passage determination unit that determines whether or not an object has passed through the passage based on the image data obtained through the image capturing unit.

<刻印判定処理>
刻印判定処理は、魚眼補正スケーラ回路248によって行われる魚眼補正処理及びイコライズ処理、並びに、画像認識DSP回路242によって行われる円領域検出処理、フィルタ処理、勾配平均画像テンプレート比較処理及びHOGテンプレート比較処理が含まれる。また、画像認識アクセラレータ回路249によって行われる回転画像生成処理、勾配平均画像データ生成処理、勾配平均画像テンプレート生成処理、極座標変換処理、Scharr変換処理、HOG変換処理、HOGテンプレート生成処理が含まれる。
<Engraving judgment processing>
The marking determination processing includes fisheye correction processing and equalization processing performed by the fisheye correction scaler circuit 248, and circle area detection processing, filter processing, gradient average image template comparison processing and HOG template comparison performed by the image recognition DSP circuit 242. Processing is included. Further, it includes a rotation image generation process, a gradient average image data generation process, a gradient average image template generation process, a polar coordinate conversion process, a Scharr conversion process, a HOG conversion process, and a HOG template generation process performed by the image recognition accelerator circuit 249.

魚眼補正処理において、魚眼補正スケーラ回路248は、SRAM243からグレースケール画像データを取得し、取得したグレースケール画像データを魚眼補正する魚眼補正処理を行う。次いで、イコライズ処理において、魚眼補正スケーラ回路248は、魚眼補正処理を行ったグレースケール画像データに対して、イコライズ処理を行い、縮小画像データを作成し、SRAM243に記憶させる。 In the fisheye correction processing, the fisheye correction scaler circuit 248 acquires grayscale image data from the SRAM 243 and performs fisheye correction processing of correcting the acquired grayscale image data. Next, in the equalization processing, the fisheye correction scaler circuit 248 performs equalization processing on the grayscale image data subjected to the fisheye correction processing, creates reduced image data, and stores it in the SRAM 243.

ホストコントローラ241は、カウント処理においてメダルレール210上をメダルが通過したと判定された場合、刻印判定処理における円領域検出処理以降の処理の実行を画像認識DSP回路242及び画像認識アクセラレータ回路249に指示する。 When it is determined in the counting process that the medal has passed on the medal rail 210, the host controller 241 instructs the image recognition DSP circuit 242 and the image recognition accelerator circuit 249 to execute the process after the circle area detection process in the marking determination process. To do.

円領域検出処理において、画像認識DSP回路242は、縮小画像データをSRAM243から取得し、縮小画像データから円領域を検出する。また、フィルタ処理において、画像認識DSP回路242は、検出した円領域について、非線形拡散フィルタ処理を施してエッジ画像XYを作成し、SRAM243に記憶させる。 In the circle area detection process, the image recognition DSP circuit 242 acquires the reduced image data from the SRAM 243 and detects the circle area from the reduced image data. Further, in the filter processing, the image recognition DSP circuit 242 performs nonlinear diffusion filter processing on the detected circular area to create an edge image XY, and stores it in the SRAM 243.

次いで、回転画像生成処理において、画像認識アクセラレータ回路249は、SRAM243からエッジ画像XYを取得し、エッジ画像XYから360度分の回転画像を生成する。また、勾配平均画像データ生成処理において、画像認識アクセラレータ回路249は、360度分の回転画像を累積加算して(重ね合わせて)、勾配平均画像データを生成し、勾配平均画像データをSRAM243に記憶させる。なお、画像認識アクセラレータ回路249は、勾配平均画像データを、勾配平均画像テンプレートを生成する前は、勾配平均画像テンプレート生成用データ記憶領域に記憶させ、勾配平均画像テンプレートを生成した後は、判定対象勾配平均画像データ記憶領域に記憶させる。 Next, in the rotation image generation process, the image recognition accelerator circuit 249 acquires the edge image XY from the SRAM 243 and generates a rotation image for 360 degrees from the edge image XY. In the gradient average image data generation process, the image recognition accelerator circuit 249 cumulatively adds (superimposes) the rotated images for 360 degrees to generate gradient average image data, and stores the gradient average image data in the SRAM 243. Let The image recognition accelerator circuit 249 stores the gradient average image data in the gradient average image template generation data storage area before generating the gradient average image template, and after the gradient average image template is generated, the determination target It is stored in the gradient average image data storage area.

次いで、勾配平均画像テンプレート比較処理において、画像認識DSP回路242は、判定対象の勾配平均画像データと勾配平均画像テンプレートとが一致する又は所定程度類似するか否かを判定し、判定結果をSRAM243に記憶させる。ここで、勾配平均画像テンプレート比較処理の実行時に、勾配平均画像テンプレートが生成されていない場合(本実施形態では、電源投入後に投入されたメダルが50枚に満たない場合)は、勾配平均画像テンプレート比較処理は実行されない。 Next, in the gradient average image template comparison process, the image recognition DSP circuit 242 determines whether or not the gradient average image data to be determined and the gradient average image template match or are similar to each other by a predetermined degree, and the determination result is stored in the SRAM 243. Remember. Here, if the gradient average image template is not generated at the time of executing the gradient average image template comparison process (in the present embodiment, less than 50 medals have been thrown after the power is turned on), the gradient average image template is generated. The comparison process is not executed.

なお、上述したように、電源投入後に投入されたメダルが規定初期投入枚数の50枚に達し、SRAM243の勾配平均画像データ生成用データ記憶領域に50個の勾配平均画像データが記憶されたタイミングで、画像認識アクセラレータ回路249は、勾配平均画像テンプレート生成処理を行う。 As described above, at the timing when the number of medals thrown after the power is turned on reaches the prescribed initial number of medals, 50, and the gradient average image data generation area of the SRAM 243 stores 50 gradient average image data. The image recognition accelerator circuit 249 performs gradient average image template generation processing.

また、回転画像生成処理に並行して、画像認識アクセラレータ回路249は、極座標変換処理を行う。極座標変換処理において、SRAM243からエッジ画像XYを取得し、取得したエッジ画像XYについて、直交座標を極座標に変換し、極座標画像データを作成し、極座標画像データをSRAM243に記憶させる。 Further, the image recognition accelerator circuit 249 performs polar coordinate conversion processing in parallel with the rotation image generation processing. In the polar coordinate conversion process, the edge image XY is acquired from the SRAM 243, the orthogonal coordinates of the acquired edge image XY are converted into polar coordinates, polar coordinate image data is created, and the polar coordinate image data is stored in the SRAM 243.

次いで、Scharr変換処理において、画像認識アクセラレータ回路249は、SRAM243から極座標画像データを取得し、非線形拡散フィルタ処理を行いエッジ極座標画像Xとエッジ極座標画像Yを作成する。 Next, in the Scharr conversion process, the image recognition accelerator circuit 249 acquires the polar coordinate image data from the SRAM 243 and performs the nonlinear diffusion filter process to create the edge polar coordinate image X and the edge polar coordinate image Y.

次いで、HOG変換処理において、画像認識アクセラレータ回路249は、エッジ極座標画像Xとエッジ極座標画像Yに基づいてエッジ勾配画像を作成し、作成したエッジ勾配画像にHOG変換を施し、局所領域毎に局所領域内の輝度の勾配方向のヒストグラムを、作成する。そして作成したヒストグラム一式をSRAM243に記憶させる。なお、画像認識アクセラレータ回路249は、ヒストグラム一式を、HOGテンプレートを生成する前は、HOGテンプレート生成用データ記憶領域に記憶させ、HOGテンプレートを生成した後は、判定対象ヒストグラム記憶領域に記憶させる。 Next, in the HOG conversion process, the image recognition accelerator circuit 249 creates an edge gradient image based on the edge polar coordinate image X and the edge polar coordinate image Y, performs HOG conversion on the created edge gradient image, and performs local area for each local area. A histogram in the gradient direction of the luminance in is created. Then, the set of created histograms is stored in the SRAM 243. The image recognition accelerator circuit 249 stores the set of histograms in the HOG template generation data storage area before generating the HOG template and in the determination target histogram storage area after generating the HOG template.

次いで、HOGテンプレート比較処理において、画像認識DSP回路242は、判定対象のヒストグラム一式と、SRAM243に記憶されているHOGテンプレートとが一致する又は所定程度類似するか否かを判定する。そして、判定結果をSRAM243に記憶させる。なお、HOGテンプレートが生成されていない場合(本実施形態では、電源投入後に投入されたメダルが50枚に満たない場合)は、HOGテンプレート比較処理は実行されない。 Next, in the HOG template comparison process, the image recognition DSP circuit 242 determines whether the set of histograms to be determined and the HOG template stored in the SRAM 243 match or are similar to each other by a predetermined degree. Then, the determination result is stored in the SRAM 243. If the HOG template is not generated (in this embodiment, less than 50 medals have been thrown after the power is turned on), the HOG template comparison process is not executed.

なお、上述したように、電源投入後に投入されたメダルが50枚に達し、SRAM243のHOGテンプレート生成用データ記憶領域に50セットのヒストグラム一式が記憶されたタイミングで、画像認識アクセラレータ回路249は、HOGテンプレート生成処理を行う。 As described above, at the timing when 50 medals have been thrown in after the power is turned on and a set of 50 histograms are stored in the HOG template generation data storage area of the SRAM 243, the image recognition accelerator circuit 249 causes the HOG Perform template generation processing.

<制御LSIの処理のタイミング>
次に、図35を参照して、制御LSI234が行う、各種処理のタイミングについて、説明する。
図35は、制御LSI234を構成するデバイスであるホストコントローラ241、ISP回路245、メダルカウント回路246、カラー認識回路247における処理の関係を時系列的に示している。各デバイス名の下方に延在する線における比較的太線の部分は、そのデバイスが上述した各種処理を行っている状態であることを示している。
<Timing of control LSI processing>
Next, the timing of various processes performed by the control LSI 234 will be described with reference to FIG.
FIG. 35 shows a time-series relationship of processing in the host controller 241, the ISP circuit 245, the medal count circuit 246, and the color recognition circuit 247, which are the devices constituting the control LSI 234. The relatively thick line portion of the line extending below each device name indicates that the device is in the state of performing the above-described various processes.

また、各デバイスに対応する線の間の破線矢印は、各デバイス間で入出力される信号を示している。また、ホストコントローラにおける「IN」の下方に延在する線と「OUT」の下方に延在する線との間の破線矢印は、ホストコントローラ241が検知した信号とホストコントローラ241から出力される信号との対応関係を示している。
なお、ホストコントローラ241及びISP回路245により行われるAE補正処理については図示を省略する。
Further, broken line arrows between the lines corresponding to the respective devices indicate signals input/output between the respective devices. In addition, a dashed arrow between a line extending below “IN” and a line extending below “OUT” in the host controller indicates a signal detected by the host controller 241 and a signal output from the host controller 241. Shows the correspondence with.
Note that the AE correction processing performed by the host controller 241 and the ISP circuit 245 is not shown.

まず、CMOSイメージセンサ232(図17参照)が画像データを制御LSI234に出力すると、ISP回路245は、ISI回路251を介して画像データを取得し、VSYNC(Vertical Synchronization)割込信号♯0(1IH)を、ホストコントローラ241に出力する。また、ISP回路245は、RGBベイヤ画像を各種フォーマットに変換する変換処理を行う。そして、グレースケール画像データ、HSV画像データをSRAM243、メダルカウント回路246、カラー認識回路247に出力する。なお、変換処理の詳細な説明については上述したため省略する。 First, when the CMOS image sensor 232 (see FIG. 17) outputs image data to the control LSI 234, the ISP circuit 245 acquires the image data via the ISI circuit 251, and the VSYNC (Vertical Synchronization) interrupt signal #0 (1IH). ) Is output to the host controller 241. The ISP circuit 245 also performs conversion processing for converting the RGB Bayer image into various formats. Then, the grayscale image data and the HSV image data are output to the SRAM 243, the medal count circuit 246, and the color recognition circuit 247. The detailed description of the conversion process is omitted because it has been described above.

ホストコントローラ241は、VSYNC割込信号♯0が入力されると、所定時間経過後に、カラー認識回路247と、メダルカウント回路246に起動要求信号(1HC,1HM)を出力する。なお、この所定時間は、実験やシミュレーションに基いて、ISP回路245における変換処理の所要時間よりも長く設定されている。 When the VSYNC interrupt signal #0 is input, the host controller 241 outputs a start request signal (1HC, 1HM) to the color recognition circuit 247 and the medal count circuit 246 after a predetermined time has elapsed. It should be noted that this predetermined time is set longer than the time required for the conversion processing in the ISP circuit 245 based on experiments and simulations.

カラー認識回路247は、起動要求信号が入力されると、また、ISP回路245から出力されたHSV画像データについて色判定処理を行い、判定結果をSRAM243に記憶させ、また、ホストコントローラ241に色判定割込信号(1CH)を出力する。なお、色判定処理の詳細な説明については上述したため省略する。 When the activation request signal is input, the color recognition circuit 247 also performs color determination processing on the HSV image data output from the ISP circuit 245, stores the determination result in the SRAM 243, and causes the host controller 241 to perform color determination. Outputs an interrupt signal (1CH). The detailed description of the color determination processing has been described above, and will be omitted.

メダルカウント回路246は、起動要求信号が入力されると、また、ISP回路245から出力されたデータに基づいてカウント処理を行い、判定結果をSRAM243に記憶させ、また、ホストコントローラ241にメダルカウント割込信号(1MH)を出力する。なお、カウント処理の詳細な説明については上述したため省略する。 When the activation request signal is input, the medal count circuit 246 performs counting processing based on the data output from the ISP circuit 245, stores the determination result in the SRAM 243, and also causes the host controller 241 to perform the medal count allocation. It outputs a built-in signal (1 MH). The detailed description of the counting process has been described above, and will be omitted.

ホストコントローラ241は、色判定割込信号及びカウント割込信号を検知すると、SRAM243からカウント処理の判定結果を取得する。そして、判定結果として、「メダルが通過した」、「メダルがメダルシュート202に案内された」、及び、「異常が発生した」、のいずれかが記憶されているか否かを判別する。そして、いずれも記憶されていない場合は、ホストコントローラ241は、判定結果を、GPIO250を介して主制御基板71(主制御回路91)に出力する処理を省略する。ここで、本実施形態では、上述したように、カウント処理の順序判定処理においては、SRAM243上に複数のグレースケール画像データの各判定領域におけるデータの遷移の態様が記憶されていることを要するため、少なくともメダルカウント回路246が受信したグレースケール画像データの数が所定数(14又はメダルが投入不可の場合は4)に達するまでは、判定結果を主制御基板71に出力する処理は省略される場合がある。 Upon detecting the color determination interrupt signal and the count interrupt signal, the host controller 241 acquires the determination result of the count process from the SRAM 243. Then, it is determined whether or not any one of “a medal has passed”, “a medal was guided by the medal shoot 202”, and “an abnormality has occurred” is stored as the determination result. If neither is stored, the host controller 241 omits the process of outputting the determination result to the main control board 71 (main control circuit 91) via the GPIO 250. Here, in the present embodiment, as described above, in the order determination process of the count process, it is necessary that the mode of data transition in each determination region of a plurality of grayscale image data is stored in the SRAM 243. The process of outputting the determination result to the main control board 71 is omitted at least until the number of grayscale image data received by the medal count circuit 246 reaches a predetermined number (14 or 4 when medals cannot be inserted). There are cases.

図35に示す、VSYNC割込信号♯1〜4(2IH〜5IH)の入力を契機とする各デバイスの処理のタイミング及び信号の入出力については、上述したVSYNC割込信号♯0の入力(1IH)を契機とする各デバイスの処理のタイミング及び信号の入出力と同様のため、ここでは説明を省略する。 Regarding the timing of processing of each device triggered by the input of the VSYNC interrupt signals #1 to 4 (2IH to 5IH) and the signal input/output shown in FIG. 35, the input of the VSYNC interrupt signal #0 (1IH Since the processing timing and signal input/output of each device triggered by () are the same, description thereof will be omitted here.

次に、図35に示す、電源投入後n回目のVSYNC割込信号であるVSYNC割込信号♯n(nIH)の入力を契機とする各デバイスの処理のタイミング及び信号の入出力について、説明する。なお、ISP回路245が、VSYNC割込信号♯nを、ホストコントローラ241に出力してから(nIH)、ホストコントローラ241が、SRAM243からカウント処理の判定結果を取得するまでの処理及び信号の入出力については、上述したVSYNC割込信号♯0(1IH)の入力を契機とする各デバイスの処理のタイミング及び信号の入出力と同様のためここでは説明を省略する。 Next, the processing timing and signal input/output of each device triggered by the input of the VSYNC interrupt signal #n(nIH), which is the nth VSYNC interrupt signal after the power is turned on, shown in FIG. 35 will be described. .. The ISP circuit 245 outputs the VSYNC interrupt signal #n to the host controller 241 (nIH), and then the host controller 241 acquires the count determination result from the SRAM 243 and inputs and outputs signals. With respect to the above, since the processing timing and signal input/output of each device triggered by the input of the VSYNC interrupt signal #0 (1IH) described above are the same, the description thereof will be omitted here.

ホストコントローラ241は、カウント処理の判定結果として、「メダルが通過した」、「メダルがメダルシュート202に案内された」、及び、「異常が発生した」、のいずれかが記憶されていた場合、SRAM243から当該判定結果と、色判定処理の判定結果を取得し、これらの判定結果を、GPIO250の割り付けPORTに出力する(nHG)。すなわちホストコントローラ241は、カウント判定処理の判定結果及び色判定処理の判定結果を、GPIO250を介して主制御基板71(主制御回路91)に出力する。なお、ここで出力される色判定処理の判定結果は、複数の場合がある。 The host controller 241 stores, as the determination result of the counting process, any one of “a medal has passed”, “a medal was guided to the medal shoot 202”, and “an abnormality has occurred”, The determination result and the determination result of the color determination process are acquired from the SRAM 243, and these determination results are output to the allocation PORT of the GPIO 250 (nHG). That is, the host controller 241 outputs the determination result of the count determination process and the determination result of the color determination process to the main control board 71 (main control circuit 91) via the GPIO 250. There may be a plurality of judgment results of the color judgment processing output here.

また、ホストコントローラ241は、カウント処理の判定結果が「メダルが通過した」である場合、遊技機に投入されたメダルが規定初期投入枚数、本実施形態では50枚に達するまでの各メダルに係る色判定用データを生成するため、所定時間前のHSV画像データを用いて、色判定用データを生成するように、カラー認識回路247に指示する。また、ホストコントローラ241は、所定時間前の縮小画像データを用いて、前処理を行うよう、画像認識DSP回路に指示する。 In addition, when the determination result of the counting process is “the medal has passed”, the host controller 241 relates to each medal until the number of medals inserted into the game machine reaches the specified initial number, 50 in this embodiment. In order to generate the color determination data, the color recognition circuit 247 is instructed to generate the color determination data by using the HSV image data before the predetermined time. Further, the host controller 241 instructs the image recognition DSP circuit to perform preprocessing by using the reduced image data of a predetermined time.

また、ホストコントローラ241は、主制御基板71に出力した判定結果を、SRAM243から削除する。 Further, the host controller 241 deletes the determination result output to the main control board 71 from the SRAM 243.

カウント処理の判定結果が「メダルが通過した」である場合、主制御回路91のメインCPU93は、GPIO250のメダルカウント出力PORTから出力されたメダルカウント信号を検出して、投入されたメダルの枚数をメインCPU93が計数するために設けられたカウンタである投入枚数カウンタの値に1加算する。なお、投入枚数カウンタの値が最大値(例えば、3)の場合は、クレジットされているメダルの枚数をメインCPU93が計数するために設けられたカウンタであるクレジットカウンタの値に1加算する。クレジットカウンタが最大値(例えば、50)の場合は、主制御回路91は、メダルセレクタ201のメダルソレノイド208をOFF状態に設定する。これによって、セレクトプレート207が「排出位置」に位置付けされ、メダルが投入不可となり、クレジットカウンタが最大値となった後で投入されたメダルをメダルシュート202に案内してメダル払出口32からメダルトレイユニット34に排出する。本実施形態では、投入枚数カウンタの値が規定値(例えば、2又は3)のときに、スタートレバーが操作されると、メインCPU93は上述の内部抽籤処理を行う。 When the determination result of the counting process is “a medal has passed”, the main CPU 93 of the main control circuit 91 detects the medal count signal output from the medal count output PORT of the GPIO 250 and determines the number of inserted medals. The main CPU 93 adds 1 to the value of the inserted number counter, which is a counter provided for counting. When the value of the inserted number counter is the maximum value (for example, 3), 1 is added to the value of the credit counter which is a counter provided for the main CPU 93 to count the number of credited medals. When the credit counter has the maximum value (for example, 50), the main control circuit 91 sets the medal solenoid 208 of the medal selector 201 to the OFF state. As a result, the select plate 207 is positioned at the "discharging position", the medals cannot be inserted, and the inserted medals are guided to the medal chute 202 after the credit counter reaches the maximum value. Discharge to unit 34. In the present embodiment, when the start lever is operated while the value of the thrown-in number counter is a specified value (for example, 2 or 3), the main CPU 93 performs the above-mentioned internal lottery process.

また、色判定処理の判定結果が「閾値判定不可」の場合や、色判定結果が「否」の場合、また、カウント判定結果が「異常が発生した」である場合に、GPIO250のメダル判定出力PORTから所定の出力条件が成立したときに出力されるメダル異常信号(図35のJudgement)により、主制御回路91は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知する。そして、不正行為があった場合の種々の処理を行う。ここで、不正行為があった場合の種々の処理とは、例えば、主制御回路91が遊技を強制的に中断させ、7セグ表示器24にエラーコードを表示するとともに、副制御回路101にエラーコマンドを送信して、副制御回路101を介して、不正行為があった旨を報知する(例えば、液晶表示装置11に不正行為が発生した旨を表示する)処理である。 Further, when the determination result of the color determination processing is “threshold determination is not possible”, the color determination result is “no”, and the count determination result is “abnormal”, the medal determination output of the GPIO 250 is output. By the medal abnormality signal (Judgment in FIG. 35) output when a predetermined output condition is satisfied from the PORT, the main control circuit 91 causes the gaming machine to mistakenly recognize that a regular game medium is used and plays the game. Detects fraudulent activity. Then, various processes are carried out when there is an illegal act. Here, various processing when there is an illegal act includes, for example, the main control circuit 91 forcibly interrupting the game, displaying an error code on the 7-segment display 24, and an error on the sub control circuit 101. This is a process of transmitting a command and notifying that there has been an illegal act via the sub-control circuit 101 (for example, displaying that the illegal act has occurred on the liquid crystal display device 11).

次に、図36を参照して、制御LSI234が行う、その他の処理のタイミングについて、説明する。
図36は、制御LSI234を構成するデバイスであるホストコントローラ241、ISP回路245、魚眼補正スケーラ回路248、画像認識DSP回路242、画像認識アクセラレータ回路249における処理の関係を時系列的に示している。なお、図36における各種表記の意味は、図35と同様のため、ここでは説明を省略する。また、図36は、電源投入後m回目のVSYNC割込信号であるVSYNC割込信号♯mがISP回路245から出力された以降の処理のタイミングについて示している。
Next, the timing of other processing performed by the control LSI 234 will be described with reference to FIG.
FIG. 36 shows a time-series relationship of processing in the host controller 241, the ISP circuit 245, the fisheye correction scaler circuit 248, the image recognition DSP circuit 242, and the image recognition accelerator circuit 249, which are the devices constituting the control LSI 234. .. Note that the meanings of various notations in FIG. 36 are the same as those in FIG. 35, and therefore description thereof is omitted here. FIG. 36 shows the timing of processing after the VSYNC interrupt signal #m, which is the mth VSYNC interrupt signal after power-on, is output from the ISP circuit 245.

まず、CMOSイメージセンサ232(図17参照)が画像データを制御LSI234に出力すると、ISP回路245は、ISI回路251を介して画像データを取得し、VSYNC(Vertical Synchronization)割込信号♯m(1IH)を、ホストコントローラ241に出力する。また、ISP回路245は、RGBベイヤ画像を各種フォーマットに変換する変換処理を行う。そして、グレースケール画像データをSRAM243に記憶させる。なお、変換処理の詳細な説明については上述したため省略する。 First, when the CMOS image sensor 232 (see FIG. 17) outputs image data to the control LSI 234, the ISP circuit 245 acquires the image data via the ISI circuit 251, and the VSYNC (Vertical Synchronization) interrupt signal #m (1IH ) Is output to the host controller 241. The ISP circuit 245 also performs conversion processing for converting the RGB Bayer image into various formats. Then, the grayscale image data is stored in the SRAM 243. The detailed description of the conversion process is omitted because it has been described above.

ホストコントローラ241は、VSYNC割込信号♯mが入力されると、ISP回路245の変換処理の終了を検出し、変換処理が終了したタイミングで、魚眼補正スケーラ回路248に起動要求信号(1HG)を出力する。なお、この所定時間は、実験やシミュレーションに基いて、ISP回路245における変換処理の所要時間よりも長く設定されている。 When the VSYNC interrupt signal #m is input, the host controller 241 detects the end of the conversion processing of the ISP circuit 245, and at the timing when the conversion processing is completed, the start request signal (1HG) to the fisheye correction scaler circuit 248. Is output. It should be noted that this predetermined time is set longer than the time required for the conversion processing in the ISP circuit 245 based on experiments and simulations.

魚眼補正スケーラ回路248は、起動要求信号が入力されると、グレースケール画像データをSRAM243から取得し、魚眼補正処理及びイコライズ処理を行い、作成した縮小画像データをSRAM243に記憶させ、また、ホストコントローラ241に縮小終了割込信号(1GH)を出力する。なお、魚眼補正処理及びイコライズ処理の詳細な説明については上述したため省略する。 When the activation request signal is input, the fisheye correction scaler circuit 248 acquires the grayscale image data from the SRAM 243, performs the fisheye correction process and the equalization process, and stores the created reduced image data in the SRAM 243. A reduction end interrupt signal (1GH) is output to the host controller 241. The detailed description of the fisheye correction process and the equalization process is omitted because it has been described above.

ホストコントローラ241は、前回の縮小終了割込信号が入力されてから今回の縮小割込信号が入力されるまでに主制御回路91に「メダルが通過した」というカウント処理の判定結果を出力したことを条件に、画像認識DSP回路242に前処理の開始を指示する信号(1HD)を入力する。なお、前処理の開始を指示する条件に、主制御回路91に出力した色判定処理の判定結果に、「閾値判定不可」、又は、4つの色テンプレートいずれにも一致又は所定程度類似しない、が含まれていないこと、すなわちいずれかの色テンプレートと一致又は所定程度類似しているという判定結果が含まれていることを条件に加えてもよい。 The host controller 241 has output the determination result of the count processing that "the medal has passed" to the main control circuit 91 from the input of the previous reduction end interrupt signal to the input of this reduction interrupt signal. Under the condition, the signal (1HD) instructing the start of the preprocessing is input to the image recognition DSP circuit 242. Note that the condition for instructing the start of the pre-processing is that the determination result of the color determination process output to the main control circuit 91 is “threshold determination not possible”, or does not match or is similar to a predetermined degree to any of the four color templates. It may be added to the condition that it is not included, that is, that the determination result that it matches or is similar to a certain degree with any one of the color templates is included.

画像認識DSP回路242は、ホストコントローラ241から上記信号が入力されると、前処理を行う。前処理は、上述のように、円領域検出処理とフィルタ処理からなり、前処理で作成したエッジ画像XYをSRAM243に記憶させ、ホストコントローラ241に前処理終了割込信号(1DH1)を出力する。なお、前処理の詳細な説明については上述したため省略する。 The image recognition DSP circuit 242 performs preprocessing when the above signal is input from the host controller 241. As described above, the preprocessing includes the circular area detection processing and the filtering processing. The edge image XY created in the preprocessing is stored in the SRAM 243, and the preprocessing end interrupt signal (1DH1) is output to the host controller 241. The detailed description of the preprocessing is omitted because it has been described above.

ホストコントローラ241は、前処理完了割込信号が入力されると、画像認識アクセラレータ回路249に、補正処理の開始を指示する信号(1HA)を出力する。ここで補正処理とは、上述した回転画像生成処理、勾配平均画像データ生成処理、極座標変換処理、Scharr変換処理、HOG変換処理である。なお、これらの処理の詳細な説明については上述したため省略する。 When the preprocessing completion interrupt signal is input, the host controller 241 outputs to the image recognition accelerator circuit 249 a signal (1HA) instructing the start of correction processing. Here, the correction processing is the above-described rotation image generation processing, gradient average image data generation processing, polar coordinate conversion processing, Scharr conversion processing, and HOG conversion processing. The detailed description of these processes is omitted because it has been described above.

画像認識アクセラレータ回路249は、ホストコントローラ241から上記信号が入力されると、補正処理を行う。そして、生成した勾配平均画像データを、勾配平均画像テンプレートを既に生成していた場合は、SRAM243の判定対象勾配平均画像データ記憶領域に記憶させ、一方、勾配平均画像テンプレートを未だ生成していない場合は、勾配平均画像テンプレート生成用データ記憶領域に記憶させる。また、生成したヒストグラム一式を、HOGテンプレートを既に生成していた場合はSRAM243の判定対象ヒストグラム記憶領域に記憶させ、一方、HOGテンプレートを未だ生成していない場合は、HOGテンプレート生成用データ記憶領域に記憶させる。 The image recognition accelerator circuit 249 performs a correction process when the above signal is input from the host controller 241. If the generated gradient average image data has already generated the gradient average image template, it is stored in the determination target gradient average image data storage area of the SRAM 243, while the gradient average image template has not been generated yet. Is stored in the gradient average image template generation data storage area. In addition, the set of generated histograms is stored in the determination target histogram storage area of the SRAM 243 when the HOG template has already been generated, while it is stored in the HOG template generation data storage area when the HOG template has not been generated yet. Remember.

次いで、画像認識アクセラレータ回路249は、勾配平均画像テンプレートとHOGテンプレートを既に生成していた場合は、画像認識DSP回路242に補正処理終了割込信号(1AD)を出力する。一方、勾配平均画像テンプレートとHOGテンプレートを未だ生成していない場合は、画像認識DSP回路242に補正処理終了割込信号を出力する処理を省略する。なお、画像認識アクセラレータ回路249は、SRAM243の勾配平均画像データ生成用データ記憶領域に50個の勾配平均画像データが記憶されると、勾配平均画像テンプレート生成処理を行う。また、画像認識アクセラレータ回路249は、SRAM243のHOGテンプレート生成用データ記憶領域に50セットのヒストグラム一式が記憶されると、HOGテンプレート生成処理を行う。 Next, the image recognition accelerator circuit 249 outputs a correction processing end interrupt signal (1AD) to the image recognition DSP circuit 242 when the gradient average image template and the HOG template have already been generated. On the other hand, when the gradient average image template and the HOG template have not been generated yet, the process of outputting the correction process end interrupt signal to the image recognition DSP circuit 242 is omitted. The image recognition accelerator circuit 249 performs a gradient average image template generation process when 50 pieces of gradient average image data are stored in the gradient average image data generation data storage area of the SRAM 243. In addition, the image recognition accelerator circuit 249 performs the HOG template generation process when the set of 50 sets of histograms is stored in the HOG template generation data storage area of the SRAM 243.

画像認識DSP回路242は、補正処理終了割込信号が入力されると、刻印判定処理を行う。ここでの刻印判定処理は、勾配平均画像テンプレート比較処理とHOGテンプレート比較処理からなる。具体的には、画像認識DSP回路242は、SRAM243の判定対象勾配平均画像データ記憶領域から勾配平均画像データを取得し、勾配平均画像テンプレートと比較する勾配平均画像テンプレート比較処理を行う。そして、勾配平均画像テンプレート比較処理の判定結果を、SRAM243に記憶させる。また、SRAM243の判定対象ヒストグラム記憶領域からヒストグラム一式を取得し、HOGテンプレートと比較するHOGテンプレート比較処理を行う。そして、HOGテンプレート比較処理の判定結果を、SRAM243に記憶させる。その後、画像認識DSP回路242は、刻印判定終了割込信号(1DH2)をホストコントローラ241に出力する。 The image recognition DSP circuit 242 performs a marking determination process when the correction process end interrupt signal is input. The marking determination process here includes a gradient average image template comparison process and a HOG template comparison process. Specifically, the image recognition DSP circuit 242 acquires the gradient average image data from the determination target gradient average image data storage area of the SRAM 243, and performs the gradient average image template comparison process of comparing with the gradient average image template. Then, the determination result of the gradient average image template comparison processing is stored in the SRAM 243. In addition, a set of histograms is acquired from the determination target histogram storage area of the SRAM 243, and the HOG template comparison process for comparing with the HOG template is performed. Then, the determination result of the HOG template comparison processing is stored in the SRAM 243. After that, the image recognition DSP circuit 242 outputs a marking determination end interrupt signal (1DH2) to the host controller 241.

ホストコントローラ241は、刻印判定終了割込信号が入力されると、SRAM243に記憶されている刻印判定処理の判定結果として、勾配平均判定結果及びHOG判定結果を取得する。また、ホストコントローラ241は、取得した勾配平均判定結果として「否」が記憶されている場合、又は、HOG判定結果として「否」が記憶されている場合、上述した所定の出力条件が成立したときに、GPIO250のメダル判定出力PORTからメダル異常信号(図36のJudgement)を主制御回路91に出力する(1HG)。すなわちホストコントローラ241は、刻印判定処理の判定結果を、GPIO250を介して主制御基板71(主制御回路91)に出力する。また、ホストコントローラ241は、主制御基板71に出力した刻印判定処理の判定結果を、SRAM243から削除する。なお、本実施形態では、色判定処理の判定結果の主制御回路91への出力と、刻印判定処理の判定結果の主制御回路91への出力は、GPIO250の同じ出力PORTを割り付けているが、これに限らず、別々の出力PORTに割り付けてもよい。この場合、主制御回路91は、色判定処理の判定結果に基づくメダル異常信号か、刻印判定処理の判定結果に基づくメダル異常信号か、を判別することができる。 When the marking determination end interrupt signal is input, the host controller 241 acquires the slope average determination result and the HOG determination result as the determination result of the marking determination processing stored in the SRAM 243. In addition, when the host controller 241 stores “NO” as the acquired gradient average determination result or “NO” as the HOG determination result, when the above-described predetermined output condition is satisfied. Then, the medal determination signal PORT of the GPIO 250 outputs a medal abnormality signal (Judgment in FIG. 36) to the main control circuit 91 (1HG). That is, the host controller 241 outputs the determination result of the marking determination process to the main control board 71 (main control circuit 91) via the GPIO 250. Further, the host controller 241 deletes the determination result of the marking determination processing output to the main control board 71 from the SRAM 243. In the present embodiment, the same output PORT of the GPIO 250 is assigned to the output of the determination result of the color determination processing to the main control circuit 91 and the output of the determination result of the marking determination processing to the main control circuit 91. Not limited to this, they may be assigned to different output PORTs. In this case, the main control circuit 91 can determine whether the medal abnormality signal is based on the determination result of the color determination process or the medal abnormality signal is based on the determination result of the marking determination process.

主制御回路91は、入力された刻印判定処理の判定結果、すなわち勾配平均判定結果及びHOG判定結果のいずれかが「否」である場合、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知する。そして、不正行為があった場合の種々の処理を行う。ここで、不正行為があった場合の種々の処理とは、例えば、主制御回路91が遊技を強制的に中断させ、7セグ表示器24にエラーコードを表示するとともに、副制御回路101にエラーコマンドを送信して、副制御回路101を介して、不正行為があった旨を報知する(例えば、液晶表示装置11に不正行為が発生した旨を表示する)処理である。 The main control circuit 91 erroneously recognizes that a regular game medium is used in the game machine when the input determination result of the marking determination process, that is, either the slope average determination result or the HOG determination result is “NO”. Then, it is detected that there is an illegal act of playing a game. Then, various processes are carried out when there is an illegal act. Here, various processing when there is an illegal act includes, for example, the main control circuit 91 forcibly interrupting the game, displaying an error code on the 7-segment display 24, and an error on the sub control circuit 101. This is a process of transmitting a command and notifying that there has been an illegal act via the sub-control circuit 101 (for example, displaying that the illegal act has occurred on the liquid crystal display device 11).

なお、図36では、VSYNC♯mに続く、VSYNC♯m+1,VSYNC♯m+2,VSYNC♯m+3,VSYNC♯m+4,VSYNC♯m+5,VSYNC♯m+6を契機とする各種処理について、上述したVSHYC♯mを契機とする各種処理と同様のものについては、当該処理に応じて出力される各種信号に先頭の数字のみ変更する符号を付し、詳細な説明を省略する。 In FIG. 36, various processes following VSYNC#m, which are triggered by VSYNC#m+1, VSYNC#m+2, VSYNC#m+3, VSYNC#m+4, VSYNC#m+5, and VSYNC#m+6, are triggered by the above-mentioned VSHYC#m. With respect to the same processes as those described above, various signals output according to the processes are denoted by reference numerals for changing only the leading numbers, and detailed description thereof will be omitted.

ここで、魚眼補正スケーラ回路248からホストコントローラ241に縮小終了割込信号(2GH,3GH,4GH,6GH)を出力する処理の後、ホストコントローラ241から画像認識DSP回路242に、前処理の開始を指示する信号を出力する処理が行われていない。 Here, after the processing of outputting the reduction end interrupt signal (2GH, 3GH, 4GH, 6GH) from the fisheye correction scaler circuit 248 to the host controller 241, the preprocessing is started from the host controller 241 to the image recognition DSP circuit 242. The process of outputting the signal instructing is not performed.

これは、ホストコントローラ241が、前回の縮小終了割込信号が入力されてから今回の縮小割込信号が入力されるまで、主制御回路91に「メダルが通過した」というカウント処理の判定結果を出力していないからである。本例では、4GHに係る縮小終了割込信号が入力されてから5GHに係る縮小終了割込信号が入力されるまでの間に、ホストコントローラ241は、主制御回路91に「メダルが通過した」というカウント処理の判定結果を出力している。このため、5GHに係る縮小終了割込信号が入力された後、ホストコントローラ241は、画像認識DSP回路242に前処理の開始を指示する信号(2HD)を出力する。 This is because the host controller 241 shows the determination result of the count processing that the medal has passed to the main control circuit 91 from the input of the previous reduction end interrupt signal to the input of the current reduction interrupt signal. This is because it has not been output. In this example, the host controller 241 “passes the medal” to the main control circuit 91 between the input of the reduction end interrupt signal for 4GH and the input of the reduction end interrupt signal for 5GH. The determination result of the counting process is output. Therefore, after the reduction end interrupt signal related to 5GH is input, the host controller 241 outputs a signal (2HD) instructing the image recognition DSP circuit 242 to start the preprocessing.

また、本実施形態においては、投入される全てのメダルについて、刻印判定処理が行われることが好ましい。しかし、ホストコントローラ241は、画像認識DSP回路242に前処理の開始を指示する信号を出力する際に、画像認識DSP回路242又は画像認識アクセラレータ回路249が処理中(ビジー状態)か否かを確認し、いずれかが処理中の場合は当該信号を出力せず、また、いずれも処理中でない場合に、当該信号を出力するようにしてもよい。この場合、連続して投入されたメダルについて、間歇的に刻印判定処理を行うことになる。例えば、連続して3枚のメダルが投入された場合は、1枚目と3枚目について刻印判定処理を行うことになる。 Further, in the present embodiment, it is preferable that the marking determination process is performed on all the medals to be inserted. However, the host controller 241 confirms whether the image recognition DSP circuit 242 or the image recognition accelerator circuit 249 is in processing (busy state) when outputting a signal instructing the image recognition DSP circuit 242 to start preprocessing. However, the signal may not be output when any one is being processed, and the signal may be output when neither is being processed. In this case, the stamp determination process is intermittently performed on medals that have been continuously inserted. For example, when three medals are continuously inserted, the marking determination process is performed on the first and third medals.

図35及び図36に示した、制御LSI234における各デバイスの処理タイミングは、例示に過ぎない。各デバイスの処理能力や処理内容・処理手順に応じて、様々な処理タイミングで正規メダル判別処理が行われうる。 The processing timing of each device in the control LSI 234 shown in FIGS. 35 and 36 is merely an example. The regular medal determination process may be performed at various processing timings depending on the processing capability of each device, the processing content, and the processing procedure.

<第1の作用>
本実施形態のパチスロ1では、カラー認識回路247が行う、CMOSイメージセンサ232から出力された画像データに基づく色判定処理の結果に、「閾値判定不可」、又は、4つの色テンプレートいずれにも一致又は所定程度類似しない、が含まれている場合、すなわち、投入されたメダルの色が正規メダルの色と一致しない場合、主制御回路91は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知する。
<First action>
In the pachi-slot 1 of the present embodiment, the result of the color determination processing performed by the color recognition circuit 247 based on the image data output from the CMOS image sensor 232 is “threshold determination not possible”, or any of the four color templates is matched. Alternatively, if the color of the inserted medal does not match the color of the regular medal, the main control circuit 91 determines that the regular game medium is used for the gaming machine. It is detected that there is a fraudulent act of playing by misidentifying the player.

また、CMOSイメージセンサ232から出力された画像データに基づくカウント処理の結果が「異常が発生した」である場合、主制御回路91は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知する。 Further, when the result of the count processing based on the image data output from the CMOS image sensor 232 is “abnormality has occurred”, the main control circuit 91 causes the gaming machine to mistakenly recognize that a legitimate game medium is used. It detects that there is an illegal act of playing a game.

また、画像認識DSP回路242が行う、CMOSイメージセンサ232から出力された画像データに基づく刻印判定処理の結果(本実施形態では、勾配平均判定結果、又は、HOG判定結果)が「否」である場合、すなわち投入されたメダルの刻印と正規メダルの刻印が異なる場合、主制御回路91は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知する。 In addition, the result of the marking determination processing (in this embodiment, the gradient average determination result or the HOG determination result) performed by the image recognition DSP circuit 242 based on the image data output from the CMOS image sensor 232 is “NO”. In this case, that is, when the stamp of the inserted medal and the stamp of the regular medal are different, the main control circuit 91 misidentifies that the regular game medium is used in the gaming machine and detects that there is an illegal act of playing the game. Detect.

したがって、主制御回路91は、特殊な器具をメダル投入口に挿入して行われる不正行為や、正規メダルと同径で色や刻印(模様)のみ異なるメダルを使用して行われる不正行為を、精度よく検知することができる。 Therefore, the main control circuit 91 performs a fraudulent act performed by inserting a special device into the medal insertion slot, or a fraudulent act performed using a medal having the same diameter as the regular medal but different in color and marking (pattern). It can be detected accurately.

そして、不正行為があったことを検知すると、主制御回路91は、遊技を強制的に中断させ、副制御回路101を介して、不正行為があった旨を報知する。したがって、上記不正行為による被害の拡大を抑えることができる。 Then, when detecting that there has been a cheating, the main control circuit 91 forcibly interrupts the game and notifies that there has been a cheating through the sub control circuit 101. Therefore, it is possible to suppress the spread of damage caused by the above-mentioned fraudulent acts.

<第2の作用>
また、本実施形態のパチスロ1では、メダルセレクタ201の制御LSI234が、電源投入後、投入されたメダルが規定初期投入枚数、本実施形態では50枚に達するまでのメダルレール210上を通過するメダルを含む画像に基づいて、色判定処理に用いられる色テンプレートを生成する。また、同様に刻印判定処理に用いられる勾配平均画像テンプレート及びHOGテンプレートを生成する。
<Second action>
Further, in the pachi-slot 1 of the present embodiment, the control LSI 234 of the medal selector 201 passes through the medal rail 210 until the number of inserted medals reaches the specified initial insertion number, which is 50 in the present embodiment, after the power is turned on. A color template used in the color determination process is generated based on the image including. Further, similarly, the gradient average image template and the HOG template used for the marking determination process are generated.

したがって、遊技店において、正規メダルとして使用するメダルの変更があった場合に、電源投入後、変更後の正規メダルを50枚連続して投入することで、変更後の正規メダルに係る色テンプレート、勾配平均画像テンプレート及びHOGテンプレートを容易に作成することができる。また、正規メダルが、例えば遊技機への投入や、払出し、また、遊技店での洗浄によって劣化し、刻印が当初よりも目立たなくなった場合でも、正規メダルの現状の状態に対応した色テンプレート、勾配平均画像テンプレート及びHOGテンプレートを生成することができるので、各種判定の結果の精度を保つことができる。 Therefore, when the medals used as the regular medals are changed at the amusement store, the color template relating to the changed regular medals can be obtained by continuously supplying 50 changed regular medals after the power is turned on. Gradient average image templates and HOG templates can be easily created. In addition, even if the regular medal is, for example, inserted into a game machine, paid out, or deteriorated due to cleaning in a game store, and the marking is less noticeable than originally, a color template corresponding to the current state of the regular medal, Since the gradient average image template and the HOG template can be generated, the accuracy of the results of various determinations can be maintained.

<第3の作用>
また、本実施形態のパチスロ1では、制御LSI234のメダルカウント回路246が、ISP回路245から出力されたグレースケール画像データに基づいてカウント処理を行う。メダルカウント回路246は、カウント処理における順序判定処理において、時系列的に並ぶ所定の数のグレースケール画像データについて、複数(本実施形態では16個)の判定領域についての輝度の変化に基づく「IN」,「OUT」,「ON」,「OFF」のデータの遷移の態様がメダルカウント判定表(図27参照)の遷移の態様と一致しているか否かを判定する。そして、一致している場合は、メダルレール210上を「メダルが通過した」又は「メダルがメダルシュート202に案内された」と判定する。また、判定領域Eに対して「IN」,「OUT」,「ON」のいずれかのデータが記憶されている場合は、異常が発生したと判定する。
<Third action>
Further, in the pachi-slot 1 of the present embodiment, the medal counting circuit 246 of the control LSI 234 performs counting processing based on the grayscale image data output from the ISP circuit 245. In the order determination process in the counting process, the medal counting circuit 246 performs “IN” based on a change in luminance of a plurality (16 in this embodiment) of determination regions for a predetermined number of grayscale image data arranged in time series. ,"OUT","ON","OFF" data transition mode is determined whether it matches the transition mode of the medal count determination table (see FIG. 27). If they match, it is determined that “the medal has passed” or “the medal has been guided by the medal shoot 202” on the medal rail 210. If any of the data “IN”, “OUT”, and “ON” is stored in the determination area E, it is determined that an abnormality has occurred.

以上のように、複数の判定領域における輝度の変化に基づいてメダルの通過などを判定するため、判定の精度を高めることができる。 As described above, since the passage of a medal or the like is determined based on the change in the brightness in the plurality of determination areas, the determination accuracy can be improved.

また、グレースケール画像データ上に設定する判定領域の数は、許容される判定所要時間や求める判定の精度に応じ適宜設定可能である。したがって、例えば、判定の精度を更に高めるために、判定領域の数を増加させた場合でも、メダルカウント用のフォトセンサなどの部品を新たに設置する必要がない。このため、製造コストの増加を抑制することができる。 Further, the number of determination regions set on the grayscale image data can be set appropriately according to the allowable determination required time and the required determination accuracy. Therefore, for example, even if the number of determination regions is increased in order to further improve the determination accuracy, it is not necessary to newly install a component such as a photo sensor for counting medals. Therefore, an increase in manufacturing cost can be suppressed.

また、主制御回路91は、カウント処理の判定結果が、「異常が発生した」である場合、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知する。すなわち、カウント処理の判定結果に基づいて、不正行為を検知することができる。 Further, when the determination result of the count process is “abnormality has occurred”, the main control circuit 91 misidentifies that the game machine is using a legitimate game medium, and there is an illegal act of playing a game. To detect. That is, it is possible to detect fraud based on the determination result of the counting process.

<第4の作用>
また、本実施形態のパチスロ1では、制御LSI234のISP回路245が、ISI回路251から出力されたRGBベイヤ画像にレンズ歪み補正処理と射影変換(ホモグラフィ)処理を施す画像補正処理を行う。
<Fourth action>
Further, in the pachi-slot 1 of the present embodiment, the ISP circuit 245 of the control LSI 234 performs the image correction process of performing the lens distortion correction process and the projective transformation (homography) process on the RGB Bayer image output from the ISI circuit 251.

このため、カメラユニット209のレンズの特性やカメラユニット209の取り付け位置のずれが各種判別・判定処理に影響を与えないようにRGBベイヤ画像を補完し、各種判定処理の精度を高めることができる。 Therefore, the RGB Bayer image can be complemented so that the characteristics of the lens of the camera unit 209 and the displacement of the mounting position of the camera unit 209 do not affect various determination/determination processing, and the accuracy of various determination processing can be improved.

<第5の作用>
また、本実施形態のパチスロ1では、制御LSI234のカラー認識回路247が、閾値判定処理を行う。これによって、明らかに色相又は彩度の値が正規メダルと異なものについて、色テンプレートと一致又は所定程度類似すると誤判定されることを抑制することができる。すなわち、色テンプレートとの一致度に基づく判定に加えて、判定対象の色自体が有効な色であるか否かを判定できるので、色判定処理の判定結果の精度を高めることができる。
<Fifth action>
Further, in the pachi-slot 1 of the present embodiment, the color recognition circuit 247 of the control LSI 234 performs the threshold value determination process. As a result, it is possible to prevent an erroneous determination that a hue or saturation value that is different from that of the regular medal is the same as the color template or similar to the predetermined degree. That is, in addition to the determination based on the degree of coincidence with the color template, it can be determined whether or not the color to be determined itself is a valid color, so that the accuracy of the determination result of the color determination process can be improved.

<第6の作用>
また、本実施形態のパチスロ1では、制御LSI234の魚眼補正スケーラ回路248が、イコライズ処理において、作成した縮小画像データそれぞれに対して、バイラテラル変換処理を行う。
これによって、グレースケール画像データのノイズを減少させ、且つ、グレースケール画像データ内のエッジを強調することができる。このため、刻印判定処理における判定結果の精度を高めることができる。
<Sixth action>
Further, in the pachi-slot 1 of the present embodiment, the fisheye correction scaler circuit 248 of the control LSI 234 performs bilateral conversion processing on each of the reduced image data created in the equalization processing.
This can reduce noise in the grayscale image data and enhance edges in the grayscale image data. Therefore, the accuracy of the determination result in the marking determination process can be improved.

<第7の作用>
また、本実施形態のパチスロ1では、制御LSI234の画像認識アクセラレータ回路249が、HOG変換処理を行う。また、画像認識DSP回路242が、刻印判定処理において、HOG変換処理によって作成された判定対象のヒストグラム一式とHOGテンプレートとが一致する又は所定程度類似するか否かを判定する。
<Seventh action>
Further, in the pachi-slot 1 of the present embodiment, the image recognition accelerator circuit 249 of the control LSI 234 performs the HOG conversion process. Further, the image recognition DSP circuit 242 determines whether or not the set of histograms to be determined created by the HOG conversion process and the HOG template match or are similar to each other in a predetermined degree in the marking determination process.

したがって、回転しながらメダルレール210上を通過するメダルの撮像データに対して、局所的な形状変化(幾何学的変換)に強みを有するHOG変換処理を伴う画像マッチングを行うことで、刻印判定処理の判定結果の精度を高めることができる。 Therefore, the marking determination process is performed by performing image matching with the HOG conversion process, which has an advantage in the local shape change (geometric conversion), on the imaged data of the medal passing on the medal rail 210 while rotating. The accuracy of the determination result of can be improved.

<第8の作用>
本実施形態のパチスロ1では、制御LSI234の画像認識アクセラレータ回路249が、HOG変換処理の前に、極座標変換処理を行う。
これによって、正規メダルの外周領域の特徴が、HOG変換処理によって作成されるヒストグラム一式に反映され易くなる。したがって、外周領域に特徴的な刻印(模様)が施されているメダルについて、その後の刻印判定処理の判定結果の精度を高めることができる。
<Eighth action>
In the pachi-slot 1 of the present embodiment, the image recognition accelerator circuit 249 of the control LSI 234 performs polar coordinate conversion processing before the HOG conversion processing.
As a result, the characteristics of the outer peripheral area of the regular medal are easily reflected in the set of histograms created by the HOG conversion process. Therefore, it is possible to improve the accuracy of the determination result of the subsequent engraving determination process for the medals having the characteristic engraving (pattern) on the outer peripheral region.

<第9の作用>
従来の遊技機では、投入されたメダルのカウントや、投入メダルのセレクタ内でのメダル詰まり等の検知は、主制御回路内のメインCPUが、メインROMに記憶されたプログラムを実行することによって、行われていた。しかし、本実施形態のパチスロ1では、メダルセレクタ201の制御LSI234が、これらの検知を、従来よりも高精度に行う。したがって、これらの検知のためのプログラムをメインROM94に記憶させる必要がないので、メインROM94の記憶容量が削減される。
<Ninth action>
In the conventional game machine, the count of inserted medals, the detection of clogging of medals in the selector of inserted medals, etc., is performed by the main CPU in the main control circuit by executing a program stored in the main ROM. It was done. However, in the pachi-slot 1 of the present embodiment, the control LSI 234 of the medal selector 201 performs these detections with higher accuracy than in the past. Therefore, it is not necessary to store the programs for these detections in the main ROM 94, and the storage capacity of the main ROM 94 is reduced.

<第10の作用>
本実施形態のパチスロ1では、制御LSI234のISP回路245及びホストコントローラ241によってAE補正処理が行われる。このため、CMOSイメージセンサ232の露光時間を、メダルレール210の突条部210aが撮像可能な露光時間に設定することができる。これによって、適切な露光時間を設定できるので、CMOSイメージセンサ232を備えるカメラユニット209で撮像した画像に基づく色判定処理、刻印判定処理やカウント処理の精度を確保することができる。
<Tenth action>
In the pachi-slot 1 according to this embodiment, the AE circuit 245 of the control LSI 234 and the host controller 241 perform AE correction processing. Therefore, the exposure time of the CMOS image sensor 232 can be set to the exposure time at which the ridge 210a of the medal rail 210 can be imaged. With this, since an appropriate exposure time can be set, it is possible to ensure the accuracy of color determination processing, marking determination processing, and counting processing based on the image captured by the camera unit 209 including the CMOS image sensor 232.

また、カメラユニット209のレンズに多少ほこりなどが付着し汚れても、LED233の輝度を上げることに代えて露光時間を延長させることにより、LED233の寿命の短命化を抑制しつつ、色判定処理、刻印判定処理やカウント処理の精度を確保することができる。また、レンズの汚れの除去の頻度を下げることができるので、遊技ホールの従業員の作業負荷を低減できる。 Further, even if dust or the like is attached to the lens of the camera unit 209 to some extent, the exposure time is extended instead of increasing the brightness of the LED 233 to suppress the shortening of the life of the LED 233 and perform the color determination process. It is possible to ensure the accuracy of the marking determination process and the counting process. Further, since the frequency of removing dirt on the lens can be reduced, the work load of the employee in the game hall can be reduced.

<第11の作用>
本実施形態のパチスロ1では、AE補正処理において、ISP回路245からAE判定処理の判定結果が出力されたとき、ホストコントローラ241は、露光時間が上限の175μ秒に設定されている場合は、報知用LED206cに点灯を指示する信号を出力し、報知用LED206cが点灯する。これによって、報知用LED206cを見る者、例えば遊技ホールの管理者は、カメラユニット209に何らかの障害(例えばレンズにほこりなどの汚れが付着している)が発生していることを把握することができる。
<Eleventh action>
In the pachi-slot 1 of the present embodiment, when the determination result of the AE determination process is output from the ISP circuit 245 in the AE correction process, the host controller 241 notifies when the exposure time is set to the upper limit of 175 μsec. The signal LED206c outputs a signal for instructing the lighting, and the notification LED206c lights up. As a result, a person who sees the notification LED 206c, for example, the manager of the game hall, can know that some trouble (for example, dirt such as dust is attached to the lens) has occurred in the camera unit 209. ..

また、AE補正処理において、ISP回路245からAE判定処理の判定結果が出力されたとき、ホストコントローラ241は、露光時間が上限の175μ秒に設定されている場合は、主制御基板71に、メダル異常信号を出力する。そして、メダル異常信号が出力されると、主制御基板71(主制御回路91)は、遊技を強制的に中断させ、7セグ表示器24にエラーコードを表示するとともに、副制御回路101にエラーコマンドを送信して、エラーを報知する(例えば、液晶表示装置11に所定のエラー画面を表示する)。これによって、色判定処理、刻印判定処理やカウント処理の精度が確保できない、すなわち不正行為の検知が有効に行えない状態で遊技が行われることを抑制することができる。 Further, in the AE correction process, when the determination result of the AE determination process is output from the ISP circuit 245, when the exposure time is set to the upper limit of 175 μsec, the host controller 241 displays the medal on the main control board 71. Output an abnormal signal. When the medal abnormality signal is output, the main control board 71 (main control circuit 91) forcibly interrupts the game, displays an error code on the 7-segment display 24, and causes an error to the sub control circuit 101. A command is transmitted to notify the error (for example, a predetermined error screen is displayed on the liquid crystal display device 11). As a result, it is possible to prevent the game from being played in a state where the accuracy of the color determination processing, the marking determination processing, and the counting processing cannot be ensured, that is, the fraudulent activity cannot be effectively detected.

なお、本実施形態では、パチスロ1の電源投入時にAE補正処理を行う態様を説明したが、AT補正処理の実行タイミングは適宜設定可能である。例えば、フロントドア2bが開放され、ドア開閉監視スイッチ67から出力されたセキュリティー信号を主制御回路91が検知したときに、AE補正処理を実行してもよい。また、パチスロ1に対する操作が検出されなくなってから所定の時間が経過したときに、AE補正処理を実行してもよい。また、所定時間、例えば1時間、経過する毎にAE補正処理を実行してもよい。 In the present embodiment, the mode in which the AE correction process is performed when the power of the pachi-slot 1 is turned on has been described, but the execution timing of the AT correction process can be set appropriately. For example, the AE correction process may be executed when the front door 2b is opened and the main control circuit 91 detects the security signal output from the door opening/closing monitor switch 67. In addition, the AE correction process may be executed when a predetermined time has elapsed after the operation on the pachi-slot 1 is no longer detected. In addition, the AE correction process may be executed every time a predetermined time, for example, one hour has elapsed.

また、ホストコントローラ241が、報知用LED206cに点灯を指示する信号を出力し、また、主制御基板71に、メダル異常信号を出力する場合に、このメダル異常信号のための出力PORTを、メダル判定出力PORTとは別個に設けてもよい。このようにすることで、主制御基板71は、メダル判定出力PORTから出力されたメダル異常信号と、別個に設けた出力PORTから出力されたメダル異常信号とを区別することができる。 Further, when the host controller 241 outputs a signal for instructing the notification LED 206c to turn on, and also outputs a medal abnormality signal to the main control board 71, the output PORT for this medal abnormality signal is used for medal determination. It may be provided separately from the output PORT. By doing so, the main control board 71 can distinguish the medal abnormality signal output from the medal determination output PORT and the medal abnormality signal output from the separately provided output PORT.

これによって、メダル判定出力PORTとは別個に設けられた出力PORTからメダル異常信号が入力された場合、主制御基板71は、露光時間を調整しても、CMOSイメージセンサ232が取得した画像データに所定の画像が含まれない旨を把握することができる。このため、主制御基板71は、例えば、副制御回路101にエラーコマンドを送信して、副制御回路101を介して、レンズの汚れの除去を促すメッセージを報知する(例えば、液晶表示装置11にその旨を表示する)ことができる。これによって、遊技ホールの従業員にレンズの汚れの除去を促すことができる。 As a result, when the medal abnormality signal is input from the output PORT provided separately from the medal determination output PORT, the main control board 71 changes the image data acquired by the CMOS image sensor 232 even if the exposure time is adjusted. It is possible to understand that the predetermined image is not included. Therefore, the main control board 71 sends, for example, an error command to the sub control circuit 101, and notifies the sub control circuit 101 of a message prompting removal of dirt on the lens (for example, to the liquid crystal display device 11). You can display that fact). As a result, it is possible to encourage employees in the game hall to remove dirt on the lens.

<変形例>
以上、本発明の一実施形態に係る遊技機について、その作用効果も含めて説明した。しかし、本発明の遊技機は、上述の実施の形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、種々の変形実施が可能である。
<Modification>
Heretofore, the gaming machine according to the embodiment of the present invention has been described, including its effects. However, the game machine of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention described in the claims.

<変形例1>
例えば、図22〜図24に示す判定領域に対応する位置に、孔を設けたメダルセレクタ301を用いてもよい。
変形例1に係るメダルセレクタ301の構成について、図37を参照して説明する。図37は、変形例1におけるメダルセレクタを説明するための図である。なお、図37においては、メダルセレクタ301のキャンセルシュータ206及びカメラユニット209(図7参照)の図示を省略している。
<Modification 1>
For example, the medal selector 301 having a hole at a position corresponding to the determination area shown in FIGS. 22 to 24 may be used.
The configuration of the medal selector 301 according to the first modification will be described with reference to FIG. FIG. 37 is a diagram for explaining the medal selector in the first modification. 37, the cancel shooter 206 of the medal selector 301 and the camera unit 209 (see FIG. 7) are not shown.

メダルセレクタ301のベース板部304にはメダルレール310が、パチスロ1の前方へ凹むように、且つ、略L字状に形成されている。メダルレール310の表面には、複数の突条部310aが形成されている。 A medal rail 310 is formed in a base plate portion 304 of the medal selector 301 so as to be recessed toward the front of the pachi-slot 1 and in a substantially L shape. Plural ridges 310 a are formed on the surface of the medal rail 310.

また、メダルレール310において、図22〜図24に示す判定領域A1〜A4及び判定領域B1〜B4に対応する位置に、これらの判定領域を合わせた形状と同形状の判定領域AB孔310bが形成されている。また、同様に判定領域C1,C2に対応する位置に同形状の判定領域C孔310cが形成され、また、判定領域D1〜D4に対応する位置に同形状の判定領域D310d孔が形成されている。また、図示は省略するが、ベース板部304には、図22〜図24に示す判定領域Fに対応する位置に、判定領域F孔310eが形成されている。 Further, in the medal rail 310, a determination area AB hole 310b having the same shape as the combined shape of the determination areas A1 to A4 and the determination areas B1 to B4 shown in FIGS. 22 to 24 is formed. Has been done. Similarly, a determination region C hole 310c having the same shape is formed at a position corresponding to the determination regions C1 and C2, and a determination region D310d hole having the same shape is formed at a position corresponding to the determination regions D1 to D4. .. Although illustration is omitted, the base plate 304 has a determination region F hole 310e formed at a position corresponding to the determination region F shown in FIGS.

また、図37に示すようにメダルセレクタ301のサブプレート305には、図22〜図24に示す判定領域Fに対応する位置に、判定領域F孔305aが形成されている。サブプレート305に形成されている判定領域F孔305aと、ベース板部304に形成されている判定領域F孔310eとは、前後方向に連通している。
なお、メダルセレクタ301のその他の点においては、メダルセレクタ201と同様のため、説明を省略する。
Further, as shown in FIG. 37, the sub-plate 305 of the medal selector 301 is provided with a judgment area F hole 305a at a position corresponding to the judgment area F shown in FIGS. The determination area F hole 305a formed in the sub plate 305 and the determination area F hole 310e formed in the base plate portion 304 communicate with each other in the front-rear direction.
The other points of the medal selector 301 are similar to those of the medal selector 201, and thus the description thereof will be omitted.

本変形例では、判定領域A1〜A4,B1〜B4,C1,C2,D1〜D4,及びFのそれぞれの対応する位置に、孔(判定領域AB孔310b,判定領域C孔310c,判定領域D310d孔及び判定領域F孔310e,305a)を設けた。したがって、メダルカウント回路246が行うメダル位置検出処理において用いられる背景グレースケール画像データ(メダルの画像が含まれていないグレースケール画像データ)の各判定領域に対応する位置の輝度の値が、これらの孔を設けていない場合に比べて、より低い値(光源用のLED233の光が孔を通過することでCMOSイメージセンサ232に反射しないため)となる。このため、メダルレール310の表面に近い輝度のメダルが使用されても、背景グレースケール画像データの各判定領域における輝度と、処理の対象であるグレースケール画像データにおけるメダルの画像の輝度との差分を算出できる(例えば、メダルレール310の表面の輝度の値を50とした場合に、孔の部分の輝度の値が22であれば、差分として28の値が算出される)。したがって、メダル位置検出処理においてメダルレール310の表面に近い輝度のメダル(表面をブラック、グレー、ブラウン系の色に加工したメダルや、表面が劣化、又は、汚れて、光の反射が十分でないメダル等)を含む多様なメダルを正確に検出することができる。また、同様に、メダルカウント回路246が行うメダルエッジ検出処理の精度も高めることができる。すなわち、本実施形態では、メダル位置検出処理を行うメダルカウント回路246は、物体有無検出手段を構成する。 In this modification, holes (judgment area AB hole 310b, judgment area C hole 310c, judgment area D310d) are provided at corresponding positions of the judgment areas A1 to A4, B1 to B4, C1, C2, D1 to D4, and F, respectively. Holes and determination area F holes 310e and 305a) are provided. Therefore, the value of the luminance at the position corresponding to each determination region of the background grayscale image data (grayscale image data not including the image of the medal) used in the medal position detection processing performed by the medal counting circuit 246 is set to these values. The value is lower than that in the case where no hole is provided (because the light of the LED 233 for the light source passes through the hole and is not reflected by the CMOS image sensor 232.) Therefore, even if a medal having a brightness close to the surface of the medal rail 310 is used, the difference between the brightness in each determination area of the background grayscale image data and the brightness of the medal image in the grayscale image data to be processed is different. Can be calculated (for example, if the brightness value of the surface of the medal rail 310 is 50 and the brightness value of the hole portion is 22, a value of 28 is calculated as the difference). Therefore, in the medal position detection process, medals with brightness close to the surface of the medal rail 310 (medals whose surface is processed to black, gray, or brown colors, or whose surface is deteriorated or dirty and whose light reflection is insufficient). It is possible to accurately detect a variety of medals including the above). Further, similarly, the accuracy of the medal edge detection processing performed by the medal count circuit 246 can be improved. That is, in the present embodiment, the medal count circuit 246 that performs the medal position detection process constitutes an object presence/absence detection unit.

なお、メダルレール310における図22〜図24に示す判定領域Eに対応する位置に、同形状の孔を設けてもよい。また、本変形例のその他の点については、上記の実施形態と同様のため、説明を省略する。 In addition, you may provide the hole of the same shape in the position corresponding to the determination area E shown in FIGS. The other points of this modification are the same as those of the above-described embodiment, and thus the description thereof is omitted.

<変形例2>
次に、変形例2に係るメダルセレクタ401の構成について、図38及び図39を参照して説明する。
図38は、変形例2の遊技機のメダルセレクタの回路構成例を示すブロック図である。また、図39は、変形例2の遊技機における制御LSIの回路構成例を示すブロック図である。
<Modification 2>
Next, the configuration of the medal selector 401 according to the second modification will be described with reference to FIGS. 38 and 39.
FIG. 38 is a block diagram showing a circuit configuration example of the medal selector of the gaming machine of the modification 2. Further, FIG. 39 is a block diagram showing a circuit configuration example of a control LSI in the gaming machine of the modification 2.

図38及び図39に示すように、変形例2のメダルセレクタ401における制御LSI234とメダルソレノイド208とは電気的に接続されている。したがって、制御LSI234は、メダルソレノイド208をON状態又はOFF状態に設定することができる。具体的には、制御LSI234は、GPIO250を介して、GPIO250に割り付けられた出力PORTから、メダルソレノイド208をON状態又はOFF状態に設定する制御信号をメダルソレノイド208に出力する。 As shown in FIGS. 38 and 39, the control LSI 234 and the medal solenoid 208 in the medal selector 401 of the second modification are electrically connected. Therefore, the control LSI 234 can set the medal solenoid 208 to the ON state or the OFF state. Specifically, the control LSI 234 outputs a control signal for setting the medal solenoid 208 to the ON state or the OFF state to the medal solenoid 208 from the output PORT allocated to the GPIO 250 via the GPIO 250.

上記実施形態では、刻印判定処理において、制御LSI234のホストコントローラ241は、メダルカウント回路246がメダルレール210上を「メダルが通過した」と判定したことを契機に、該判定時から所定時間前の(すなわち、所定フレーム前の)縮小画像データを用いて、前処理を行うよう、画像認識DSP回路に指示する態様を説明した。すなわち、制御LSI234が、すでに通過したメダルについて事後的に刻印判定処理を行う態様を説明した。しかし、本変形例における制御LSI234は同様の刻印判定処理を行うが、リアルタイムでメダルレール210上を移動する物体について刻印判定処理を行う点が上記実施形態とは異なる。 In the above-described embodiment, in the marking determination process, the host controller 241 of the control LSI 234 determines that the medal counting circuit 246 has determined that “the medal has passed” on the medal rail 210, and then the predetermined time before the determination. The mode in which the image recognition DSP circuit is instructed to perform the preprocessing using the reduced image data (that is, before the predetermined frame) has been described. That is, the mode has been described in which the control LSI 234 performs the marking determination processing afterwards on medals that have already passed. However, the control LSI 234 in this modified example performs the same marking determination processing, but differs from the above-described embodiment in that the marking determination processing is performed on an object moving on the medal rail 210 in real time.

具体的には、本変形例におけるメダルセレクタ401のホストコントローラ241は、魚眼補正スケーラ回路248が、縮小画像データを作成して、SRAM243に記憶させると、当該記憶させた縮小画像データに対して、刻印判定処理における円領域検出処理以降の処理の実行を画像認識DSP回路242及び画像認識アクセラレータ回路249に指示する。なお、円領域検出処理において、円領域が抽出できなかった場合は、刻印判定処理における以降の処理は省略される。 Specifically, when the fish-eye correction scaler circuit 248 creates reduced image data and stores it in the SRAM 243, the host controller 241 of the medal selector 401 in the present modified example stores the reduced image data stored therein. The image recognition DSP circuit 242 and the image recognition accelerator circuit 249 are instructed to execute the processing after the circular area detection processing in the marking determination processing. If the circle area cannot be extracted in the circle area detection processing, the subsequent processing in the marking determination processing is omitted.

このようにすることで、本実施形態では、メダルレール210上を移動する物体が、メダルレール210の上露出孔219又は下露出孔220(図8参照)に達する前に、画像認識DSP回路242は、この物体に対する刻印判定処理の判定結果として、勾配平均判定結果及びHOG判定結果をSRAM243に記憶させることができる。また、ホストコントローラ241は、画像認識DSP回路242からの刻印判定終了割込信号に応じて、SRAM243に記憶されている刻印判定処理の判定結果として、勾配平均判定結果及びHOG判定結果を取得することができる。 By doing so, in the present embodiment, the image recognition DSP circuit 242 is provided before the object moving on the medal rail 210 reaches the upper exposure hole 219 or the lower exposure hole 220 (see FIG. 8) of the medal rail 210. Can store the gradient average determination result and the HOG determination result in the SRAM 243 as the determination result of the marking determination process for this object. In addition, the host controller 241 acquires the gradient average determination result and the HOG determination result as the determination result of the marking determination processing stored in the SRAM 243 in response to the marking determination end interrupt signal from the image recognition DSP circuit 242. You can

勾配平均判定結果及びHOG判定結果を取得したホストコントローラ241は、取得した勾配平均判定結果として「否」が記憶されている場合、又は、HOG判定結果として「否」が記憶されている場合、メダルソレノイド208をOFF状態に設定する制御信号をメダルソレノイド208に出力する。この場合、判定対象の物体を、露出孔219から突出するアフタメダルプレッシャ218、又は、下露出孔220から突出するメダルストッパ部227に押し出させ、キャンセルシュータ206に向けて排出させることができる。 The host controller 241 that has acquired the gradient average determination result and the HOG determination result stores a medal when “NO” is stored as the acquired gradient average determination result, or when “NO” is stored as the HOG determination result. A control signal for setting the solenoid 208 to the OFF state is output to the medal solenoid 208. In this case, the object to be determined can be pushed out to the after medal pressure 218 protruding from the exposure hole 219 or the medal stopper portion 227 protruding from the lower exposure hole 220 and discharged toward the cancel shooter 206.

また、本変形例におけるメダルセレクタ401のホストコントローラ241は、色判定割込信号が入力される毎に、SRAM243に記憶されている最新の色判定処理の判定結果を取得し、色判定処理の判定結果に応じて、メダルソレノイド208をON状態又はOFF状態に設定する制御信号をメダルソレノイド208に出力する。 In addition, the host controller 241 of the medal selector 401 in the present modification acquires the determination result of the latest color determination processing stored in the SRAM 243 every time the color determination interrupt signal is input, and determines the color determination processing. According to the result, a control signal for setting the medal solenoid 208 to the ON state or the OFF state is output to the medal solenoid 208.

このため、本実施形態では、メダルレール210上を移動する物体が、メダルレール210の上露出孔219又は下露出孔220(図8参照)に達する前に、この物体に対する色判定処理の判定結果に応じて、メダルソレノイド208をON状態又はOFF状態に設定することができる。 Therefore, in the present embodiment, before the object moving on the medal rail 210 reaches the upper exposure hole 219 or the lower exposure hole 220 (see FIG. 8) of the medal rail 210, the determination result of the color determination process for this object is obtained. The medal solenoid 208 can be set to an ON state or an OFF state in accordance with the above.

具体的には、ホストコントローラ241は、取得した閾値判定処理の判定結果として「閾値判定不可」が記憶されている場合、又は、色判定結果として「否」が記憶されている場合、メダルソレノイド208をOFF状態に設定する制御信号をメダルソレノイド208に出力する。この場合、判定対象の物体を、露出孔219から突出するアフタメダルプレッシャ218、又は、下露出孔220から突出するメダルストッパ部227に押し出させ、キャンセルシュータ206に向けて排出させることができる。 Specifically, the host controller 241 stores the medal solenoid 208 in the case where “threshold judgment impossible” is stored as the judgment result of the acquired threshold judgment processing or when “no” is stored as the color judgment result. The medal solenoid 208 is output with a control signal for setting the OFF state. In this case, the object to be determined can be pushed out to the after medal pressure 218 protruding from the exposure hole 219 or the medal stopper portion 227 protruding from the lower exposure hole 220 and discharged toward the cancel shooter 206.

一方、閾値判定処理の判定結果として「閾値判定不可」が記憶されておらず、色判定結果として「可」が記憶されている場合で、且つ、取得した勾配平均判定結果及びHOG判定結果として「可」が記憶されている場合、ホストコントローラ241は、メダルソレノイド208の状態がON状態のまま維持されるようにする。この場合、判定対象の物体はホッパー装置51に案内される。 On the other hand, when “threshold judgment not possible” is not stored as the judgment result of the threshold judgment processing and “possible” is stored as the color judgment result, and when the acquired gradient average judgment result and HOG judgment result are “ If “OK” is stored, the host controller 241 keeps the medal solenoid 208 in the ON state. In this case, the object to be determined is guided to the hopper device 51.

変形例におけるメダルセレクタ401のホストコントローラ241は、SRAM243に記憶させた縮小画像データに対して行った円領域検出処理において円領域が検出できなくなったとき、メダルソレノイド208をON状態に設定する制御信号をメダルソレノイド208に出力する。このようにすることで、次に投入された物体が正規のメダルの場合に、このメダルをホッパー装置51に適切に導くことができる。すなわち、メダルソレノイド208は、セレクトプレート207を正規のメダルをホッパー装置51に導くガイド位置、又は、キャンセルシュータ206に向けて排出する排出位置に配置する駆動手段を構成し、制御LSI234は、メダルソレノイド208の駆動を制御する駆動制御手段を構成する。 The host controller 241 of the medal selector 401 in the modified example sets a control signal for setting the medal solenoid 208 to the ON state when the circle area cannot be detected in the circle area detection processing performed on the reduced image data stored in the SRAM 243. Is output to the medal solenoid 208. By doing so, when the next inserted object is a regular medal, this medal can be properly guided to the hopper device 51. That is, the medal solenoid 208 constitutes a driving means for arranging the select plate 207 at a guide position for guiding the regular medal to the hopper device 51 or a discharge position for discharging the medal toward the cancel shooter 206, and the control LSI 234 is a medal solenoid. A drive control unit for controlling the drive of 208 is configured.

また、本変形例におけるメダルセレクタ401のホストコントローラ241は、所定の条件が成立すると、GPIO250のメダル判定出力PORTから、刻印判定処理と色判定処理に係るメダル異常信号を、ドア中継端子板68を介して、主制御基板71に出力する。上記所定の出力条件は、適宜設定可能である。例えば、SRAM243に、本変形例の刻印判定処理及び色判定処理の結果に基づいて、メダルソレノイド208がON状態からOFF状態に設定された回数の値を記憶する領域を設ける。また、ホストコントローラ241は、メダルソレノイド208をON状態からOFF状態に設定する毎に、この領域の値に「1」を加算する。そして、ホストコントローラ241は、記憶された当該値が所定値、例えば「10」に達した場合に、メダル異常信号を主制御基板71に出力する。すなわち、制御LSI234のホストコントローラ241は、エラー通知手段を構成する。 When a predetermined condition is satisfied, the host controller 241 of the medal selector 401 in the present modification outputs a medal abnormality signal relating to the marking determination process and the color determination process to the door relay terminal board 68 from the medal determination output PORT of the GPIO 250. It outputs to the main control board 71 via. The predetermined output condition can be set as appropriate. For example, the SRAM 243 is provided with an area for storing the value of the number of times the medal solenoid 208 has been set from the ON state to the OFF state based on the results of the marking determination process and the color determination process of this modification. In addition, the host controller 241 adds “1” to the value of this area each time the medal solenoid 208 is set from the ON state to the OFF state. Then, the host controller 241 outputs a medal abnormality signal to the main control board 71 when the stored value reaches a predetermined value, for example, “10”. That is, the host controller 241 of the control LSI 234 constitutes error notification means.

当該領域に記憶された回数の値は、電源投入時、又は、電源投入後に初期化スイッチ(不図示)が押下されたときに、クリアされる。また、所定時間、例えば1時間、が経過する毎にクリアされる。なお、クリアの条件は適宜設定可能である。 The value of the number of times stored in the area is cleared when the power is turned on or when an initialization switch (not shown) is pressed after the power is turned on. Also, it is cleared every time a predetermined time, for example, one hour elapses. The clearing condition can be set appropriately.

本変形例において、主制御回路91(主制御基板71)は、所定の周期でメダルセレクタにメダル投入信号を出力する。具体的には、主制御回路91は、パチスロ1がメダルを投入可能なメダル投入許可状態ではないとき、又は、メダルセレクタ401からメダル異常信号が出力されたとき、投入不可の内容のメダル投入信号を、メダルセレクタ401へ出力する。なお、メダルセレクタ401から出力されるメダル異常信号には、上述の刻印判定処理及び色判定処理の結果に基づいて、メダルソレノイド208がON状態からOFF状態に設定された回数の値が所定値に達した場合に出力されたメダル異常信号の他、カウント処理に係る判定結果が「異常が発生した」であったことに基づくメダル異常信号も含まれる。 In this modification, the main control circuit 91 (main control board 71) outputs a medal insertion signal to the medal selector at a predetermined cycle. Specifically, the main control circuit 91, when the pachi-slot 1 is not in a medal insertion permission state in which medals can be inserted, or when a medal abnormality signal is output from the medal selector 401, a medal insertion signal with contents that cannot be inserted. Is output to the medal selector 401. In the medal abnormality signal output from the medal selector 401, the value of the number of times the medal solenoid 208 is set from the ON state to the OFF state is set to a predetermined value based on the results of the marking determination process and the color determination process described above. In addition to the medal abnormality signal that is output when the number of coins reaches, a medal abnormality signal based on that the determination result related to the count process is "abnormality has occurred" is also included.

ここで、パチスロ1がメダルを投入可能なメダル投入許可状態ではないときとは、例えば、いわゆるリプレイ役が入賞して再遊技が作動しているときや、単位遊技においてスタートレバー23が遊技者により操作された後、また、クレジットカウンタが最大値(例えば、50)のとき、である。 Here, when the pachi-slot 1 is not in a medal insertion permission state in which medals can be inserted, for example, when a so-called replay combination is won and a replay is operating, or when the start lever 23 is operated by the player in a unit game. After being operated, and when the credit counter is at the maximum value (for example, 50).

主制御回路91から投入不可の内容のメダル投入信号が出力されると、メダルセレクタ401のホストコントローラ241は、メダルソレノイド208をOFF状態に設定する。すなわち、本変形例では、ホストコントローラ241は、色判定処理の判定結果が「閾値判定不可」又は「否」のとき、及び、刻印判定処理の判定結果が「否」のとき、並びに、主制御回路91から投入不可の内容のメダル投入信号が出力されたときに、メダルソレノイド208をOFF状態に設定する。 When the main control circuit 91 outputs a medal insertion signal indicating that insertion is impossible, the host controller 241 of the medal selector 401 sets the medal solenoid 208 to the OFF state. That is, in the present modification, the host controller 241 determines whether the determination result of the color determination process is “threshold determination not possible” or “no”, the determination result of the marking determination process is “no”, and the main control. When the circuit 91 outputs a medal insertion signal indicating that insertion is impossible, the medal solenoid 208 is set to the OFF state.

また、主制御回路91は、パチスロ1がメダルを投入可能なメダル投入許可状態のときで、且つ、メダルセレクタ401からメダル異常信号が出力されていないとき、投入可の内容のメダル投入信号を、メダルセレクタ401へ出力する。なお、ホストコントローラ241は、主制御回路91から投入可の内容のメダル投入信号が出力されると、メダルソレノイド208をON状態に設定する。 Further, the main control circuit 91, when the pachi-slot 1 is in the medal insertion permission state in which medals can be inserted, and when the medal abnormality signal is not output from the medal selector 401, a medal insertion signal indicating that insertion is possible, Output to the medal selector 401. The host controller 241 sets the medal solenoid 208 to the ON state when the main control circuit 91 outputs a medal insertion signal indicating that insertion is possible.

本変形例において、メダル異常信号が出力されたとき、主制御回路91は、メダルセレクタ401に何らかの異常(メダル詰まり等)が発生したか、又は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知する。そして、不正行為があった場合の種々の処理を行う。不正行為があった場合の種々の処理として、主制御回路91は、遊技を強制的に中断させ、7セグ表示器24にエラーコードを表示するとともに、副制御回路101にエラーコマンドを送信して、副制御回路101を介して、メダルセレクタ401に何らかの異常が発生したか、又は、不正行為があった旨を報知する(例えば、液晶表示装置11に、異常又は不正行為が発生した旨を表示する)。 In this modification, when the medal abnormality signal is output, the main control circuit 91 causes some abnormality (medal clogging or the like) to occur in the medal selector 401, or the game machine is a regular game medium. It is detected that there is an illegal act of playing a game. Then, various processes are carried out when there is an illegal act. As various processing in the case of cheating, the main control circuit 91 forcibly interrupts the game, displays an error code on the 7-segment display 24, and transmits an error command to the sub control circuit 101. , Via the sub-control circuit 101, informs that some abnormality has occurred in the medal selector 401, or that there has been a fraudulent act (for example, the liquid crystal display device 11 displays that there is an abnormality or a fraudulent act) To).

また、主制御回路91は、メダルセレクタ401に設ける初期化スイッチ(不図示)が押下されるまで、遊技が中断された状態、すなわち遊技不能の状態を維持する。また、投入不可の内容のメダル投入信号をメダルセレクタ401に出力し続ける。初期化スイッチが押下され、OFF状態からON状態となると、ホストコントローラ231は、メダル異常信号を、主制御回路91に出力することを終了する。メダル異常信号の出力が終了すると、主制御回路91は、上述した不正行為があった場合の種々の処理を終了し、遊技を中断した所から再開させる。
なお、本変形例のその他の点については、上記の実施形態と同様のため、説明を省略する。
Further, the main control circuit 91 maintains a game suspended state, that is, a game disabled state until an initialization switch (not shown) provided in the medal selector 401 is pressed. Further, it continues to output the medal insertion signal of the content that cannot be inserted to the medal selector 401. When the initialization switch is pressed to change from the OFF state to the ON state, the host controller 231 finishes outputting the medal abnormality signal to the main control circuit 91. When the output of the medal abnormality signal ends, the main control circuit 91 ends the various processes in the case of the above-mentioned cheating, and restarts the game from where it was interrupted.
The other points of this modification are the same as those of the above-described embodiment, and thus the description thereof is omitted.

本変形例のパチスロ1では、メダルレール210上を通過する物体について、リアルタイムで刻印判定処理及び色判定処理を行い、その結果に基づいて、メダルソレノイド208を動作させる。このため、判定対象の物体を、判定の結果に基づいて、適切に、キャンセルシュータ206、又は、ホッパー装置51に導くことができる。 In the pachi-slot 1 of the present modified example, the marking determination process and the color determination process are performed in real time on the object passing on the medal rail 210, and the medal solenoid 208 is operated based on the result. Therefore, the object to be determined can be appropriately guided to the cancel shooter 206 or the hopper device 51 based on the result of the determination.

また、ホストコントローラ241は、色判定処理及び刻印判定処理の結果に基づいてメダルソレノイド208をON状態からOFF状態に設定した回数の値が「10」に達した場合に、メダル異常信号を主制御基板71に出力する。そして、メダル異常信号が出力されたとき、主制御回路91(主制御基板71)は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為があったことを検知して、遊技を強制的に中断させることを含む不正行為があった場合の種々の処理を行う。これによって、正規メダルでない不正メダルが、短期間(本変形例では、上述のとおりON状態からOFF状態に設定した回数の値は1時間毎にクリアされる)に頻繁に用いられた場合に、主制御回路91は、不正行為があったことを検知することができ、また、遊技を不能とし、不正行為を伴う遊技の続行を阻止することができる。 Further, the host controller 241 mainly controls the medal abnormality signal when the value of the number of times the medal solenoid 208 is set from the ON state to the OFF state reaches “10” based on the result of the color determination process and the marking determination process. Output to the substrate 71. Then, when the medal abnormality signal is output, the main control circuit 91 (main control board 71) detects that there is an illegal act of playing a game by misidentifying that a regular game medium is used in the game machine. Then, various processing is carried out when there is an illegal act including forcibly interrupting the game. As a result, when an illegal medal that is not a regular medal is frequently used for a short period of time (in the present modification, the value of the number of times set from the ON state to the OFF state as described above is cleared every hour), The main control circuit 91 can detect that there has been an illegal act, and can also disable the game and prevent the continuation of the game accompanied by the illegal act.

また、ホストコントローラ241は、色判定処理及び刻印判定処理の結果に基づいてメダルソレノイド208をON状態からOFF状態に設定した回数の値が「10」に達していない場合は、メダル異常信号を主制御基板71に出力しない。したがって、例えば、混入してしまった不正メダルを、遊技者が故意によらずパチスロ1に投入してしまった場合など、不正メダルが短期間に頻繁に用いられていない場合に、遊技不能となってしまうことを防止することができる。 If the value of the number of times the medal solenoid 208 is set from the ON state to the OFF state based on the results of the color determination process and the marking determination process has not reached “10”, the host controller 241 outputs the medal abnormality signal as a main signal. No output to the control board 71. Therefore, if the illegal medal is not frequently used for a short period of time, for example, if the player intentionally inserts the mixed illegal medal into the pachi-slot 1, it becomes impossible to play. It is possible to prevent that.

<その他の変形例>
また、上記実施形態では、4つの色テンプレート、勾配平均画像テンプレート及びHOGテンプレートを生成する態様を説明したが、これらテンプレートの数は、許容される判定所要時間や求める判定の精度に応じ適宜設定可能である。
<Other modifications>
Further, in the above-described embodiment, the mode in which four color templates, the gradient average image template, and the HOG template are generated has been described, but the number of these templates can be appropriately set according to the allowable determination required time and the required determination accuracy. Is.

また、上記実施形態では、色判定処理及び刻印判定処理を投入された全てのメダルに対して実行する態様を説明した。しかし、これに限らず、メダルセレクタ201の任意の場所(例えば、第1の基板231の近辺)に、スイッチ基板を設け、スイッチ基板上に、色判定ON/OFFスイッチ、刻印判定ON/OFFスイッチを設け、スイッチの状態をホストコントローラ241が読み取ることで、色判定処理と刻印判定処理を実行するか否かを選択できるようにしてもよい。 Further, in the above-described embodiment, a mode has been described in which the color determination process and the marking determination process are executed for all the inserted medals. However, the present invention is not limited to this, and a switch substrate is provided at an arbitrary position of the medal selector 201 (for example, near the first substrate 231), and the color determination ON/OFF switch and the marking determination ON/OFF switch are provided on the switch substrate. May be provided so that the host controller 241 can read the state of the switch to select whether to execute the color determination process and the marking determination process.

また、上記実施形態では、主制御回路91に、勾配平均判定結果として「否」が入力された場合に、又は、HOG判定結果として「否」が入力された場合に、主制御回路91が、不正行為があったことを検知する態様を説明した。しかし、これに代えて、主制御回路91に、勾配平均判定結果として「否」が入力され、且つ、HOG判定結果として「否」が入力された場合に、主制御回路91が、不正行為があったことを検知してもよい。 Further, in the above-described embodiment, when “NO” is input to the main control circuit 91 as the gradient average determination result, or “NO” is input as the HOG determination result, the main control circuit 91 The aspect of detecting that there has been cheating has been described. However, instead of this, if “NO” is input to the main control circuit 91 as the gradient average determination result and “NO” is input as the HOG determination result, the main control circuit 91 determines that the misconduct has occurred. You may detect that there was.

また、上記実施形態では、SRAM243に記憶された、色テンプレート、勾配平均画像テンプレート及びHOGテンプレートが、遊技機の電源投入時に初期化スイッチを押下すると消去される態様を説明した。しかし、これに代えて、SRAM243に記憶されている各種テンプレートを消去するために任意の操作を設定してもよい。例えば、遊技機の設定の変更に連動して、SRAM243の各種テンプレートを消去してもよい。 Further, in the above-described embodiment, the mode in which the color template, the gradient average image template, and the HOG template stored in the SRAM 243 are deleted when the initialization switch is pressed when the power of the gaming machine is turned on has been described. However, instead of this, an arbitrary operation may be set in order to erase the various templates stored in the SRAM 243. For example, various templates of the SRAM 243 may be erased in association with changes in the settings of the gaming machine.

また、メダルが投入不可の場合の順序判定処理において、SRAM243に記憶されている直近の4個のグレースケール画像データの各判定領域におけるデータの遷移の態様と、メダルカウント判定表で規定されているE1〜E4に対応するデータの遷移の態様と、が一致しない場合は、「異常が発生した」と判定し、判定結果をSRAM243に記憶してもよい。 In addition, in the order determination process in the case where medals cannot be inserted, the mode of data transition in each determination area of the latest four grayscale image data stored in the SRAM 243 and the medal count determination table are defined. When the transition states of the data corresponding to E1 to E4 do not match, it may be determined that “an abnormality has occurred” and the determination result may be stored in the SRAM 243.

また、上記実施形態では、ホストコントローラ241が、前回の縮小終了割込信号が入力されてから今回の縮小割込信号が入力されるまでに主制御回路91に「メダルが通過した」というカウント処理の判定結果を出力したことを条件に、画像認識DSP回路242に前処理の開始を指示する態様を説明した。すなわち、カウント処理においてメダルレール210上をメダルが通過したと判定された場合、ホストコントローラ241が、刻印判定処理における円領域検出処理以降の処理の実行を画像認識DSP回路242及び画像認識アクセラレータ回路249に指示する態様を説明した。しかし、これに代えて、前回の縮小終了割込信号が入力されてから今回の縮小割込信号が入力されるまでに主制御回路91に何らかのカウント処理の判定結果(すなわち、「メダルがメダルシュート202に案内された」又は「異常が発生した」を含む)を出力したことを条件に、画像認識DSP回路242に前処理の開始を指示するようにしてもよい。 Further, in the above-described embodiment, the host controller 241 performs the count processing of “medal has passed” in the main control circuit 91 from the input of the previous reduction end interrupt signal to the input of the current reduction interrupt signal. The mode in which the image recognition DSP circuit 242 is instructed to start the preprocessing on condition that the determination result of (1) is output has been described. That is, when it is determined in the counting process that the medal has passed on the medal rail 210, the host controller 241 executes the processes after the circle area detection process in the marking determination process to the image recognition DSP circuit 242 and the image recognition accelerator circuit 249. Has been described. However, instead of this, a determination result of some counting process (that is, "medal is a medal shot) from the input of the previous reduction end interrupt signal to the input of the current reduction interrupt signal is performed. Alternatively, the image recognition DSP circuit 242 may be instructed to start the preprocessing on the condition that "the information is guided by 202" or "the abnormality has occurred" is output.

また、色判定処理における閾値判定処理を省略してもよい。
また、本発明を、遊技媒体を用いる他の遊技機、例えばパチンコに採用してもよい。
Further, the threshold value determination process in the color determination process may be omitted.
Further, the present invention may be adopted in other game machines using a game medium, for example, a pachinko machine.

1…パチスロ、 3L…左リール、 3C…中リール、 3R…右リール、 4…リール表示窓、 21…メダル投入口、 23…スタートレバー、 32…メダル払出口、 51…ホッパー装置、 71…主制御基板、 72…副制御基板、 79…スタートスイッチ、 80…ストップスイッチ基板、 91…主制御回路、 101…副制御回路、 140…キャンセルシュータ、 201…メダルセレクタ、 202…メダルシュート、
203…スロープ、 204…ベース板部、 205…サブプレート、 206…キャンセルシュータ、 207…セレクトプレート、 208…メダルソレノイド、 209…カメラユニット、 210…メダルレール、 211…メダル入口部、 212…中央孔、 213…メダルプレッシャ、 217…磁石、 218…アフタメダルプレッシャ、 227…メダルストッパ部、 230…第1の基板、 231…第2の基板、 232…CMOSイメージセンサ、 233…LED、 234…制御LSI、 235…脚部、 241…ホストコントローラ、 242…画像認識DSP回路、 243…SRAM、 244…フラッシュメモリ、 245…ISP回路、 246…メダルカウント回路、 247…カラー認識回路、 248…魚眼補正スケーラ回路、 249…画像認識アクセラレータ回路、 250…GPIO、 251…ISI回路
1... Pachi-slot, 3L... Left reel, 3C... Middle reel, 3R... Right reel, 4... Reel display window, 21... Medal slot, 23... Start lever, 32... Medal payout port, 51... Hopper device, 71... Main Control board, 72... Sub control board, 79... Start switch, 80... Stop switch board, 91... Main control circuit, 101... Sub control circuit, 140... Cancel shooter, 201... Medal selector, 202... Medal shoot,
203... Slope, 204... Base plate part, 205... Sub plate, 206... Cancel shooter, 207... Select plate, 208... Medal solenoid, 209... Camera unit, 210... Medal rail, 211... Medal entrance part, 212... Central hole , 213... Medal pressure, 217... Magnet, 218... After-medal pressure, 227... Medal stopper part, 230... First substrate, 231... Second substrate, 232... CMOS image sensor, 233... LED, 234... Control LSI , 235... Legs, 241... Host controller, 242... Image recognition DSP circuit, 243... SRAM, 244... Flash memory, 245... ISP circuit, 246... Medal counting circuit, 247... Color recognition circuit, 248... Fisheye correction scaler Circuit, 249... Image recognition accelerator circuit, 250... GPIO, 251... ISI circuit

Claims (1)

遊技媒体を投入する投入口と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段と、を備える遊技機であって、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路を形成する通路形成部と、
前記通路を撮像する撮像手段と、
前記撮像手段を介して得られる画像データに基づいて制御を行う制御手段と、
エラーを報知する報知手段と、を有し、
前記制御手段は、
前記撮像手段を介して得られる画像データに基づいて、前記通路を物体が通過したか否かを判定する通過判定手段と、
前記撮像手段を介して得られる画像データに基づいて、前記通路を通過する物体が正規の前記遊技媒体であるか否かを判定する遊技媒体判定手段と、
前記撮像手段を介して得られる画像データに基づいて、前記撮像手段の露光時間を設定する露光時間設定手段と、を有し、
前記露光時間設定手段は、前記画像データ内に前記通路に設けられた所定の構造体の画像が含まれていない場合に、露光時間を、所定の露光時間まで段階的に延長可能であり
前記報知手段は、前記露光時間設定手段によって前記撮像手段の露光時間が前記所定の露光時間まで延長され、且つ、前記画像データ内に前記通路に設けられた前記所定の構造体の画像が含まれていない場合にエラーを報知する
ことを特徴とする遊技機。
An input port for inputting game media,
A game machine comprising: a game medium detecting means for detecting a game medium inserted through the slot;
The game medium detecting means,
A passage forming portion forming a passage through which the game medium passes,
Imaging means for imaging the passage,
Control means for performing control based on image data obtained via the image pickup means,
An informing means for informing an error,
The control means is
Based on image data obtained via the image pickup means, passage determination means for determining whether or not an object has passed through the passage,
Based on image data obtained via the image pickup means, a game medium determination means for determining whether or not an object passing through the passage is the regular game medium,
An exposure time setting means for setting an exposure time of the image pickup means on the basis of image data obtained via the image pickup means,
The exposure time setting means can extend the exposure time stepwise to a predetermined exposure time when the image data does not include an image of a predetermined structure provided in the passage .
The notification means extends the exposure time of the imaging means to the predetermined exposure time by the exposure time setting means, and includes an image of the predetermined structure provided in the passage in the image data. A gaming machine characterized by reporting an error if not .
JP2016021097A 2016-02-05 2016-02-05 Amusement machine Active JP6714376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016021097A JP6714376B2 (en) 2016-02-05 2016-02-05 Amusement machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016021097A JP6714376B2 (en) 2016-02-05 2016-02-05 Amusement machine

Publications (2)

Publication Number Publication Date
JP2017136310A JP2017136310A (en) 2017-08-10
JP6714376B2 true JP6714376B2 (en) 2020-06-24

Family

ID=59565420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016021097A Active JP6714376B2 (en) 2016-02-05 2016-02-05 Amusement machine

Country Status (1)

Country Link
JP (1) JP6714376B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107820069B (en) * 2017-11-16 2020-10-27 安徽亿联智能有限公司 Video monitoring equipment ISP debugging method

Also Published As

Publication number Publication date
JP2017136310A (en) 2017-08-10

Similar Documents

Publication Publication Date Title
JP6679141B2 (en) Amusement machine
JP6823967B2 (en) Game machine
JP6679138B2 (en) Amusement machine
JP6679136B2 (en) Amusement machine
JP6823968B2 (en) Game machine and game medium discrimination device
JP6679139B2 (en) Amusement machine
JP6823970B2 (en) Game machine
JP6714376B2 (en) Amusement machine
JP6794013B2 (en) Game machine
JP6678014B2 (en) Gaming machine
JP6714375B2 (en) Gaming machine and gaming medium discrimination device
JP6785358B2 (en) Game machine and game medium discrimination device
JP6964701B2 (en) Pachinko machine
JP6916923B2 (en) Pachinko machine
JP6679137B2 (en) Amusement machine
JP6679140B2 (en) Amusement machine
JP6850554B2 (en) Game machine
JP6823969B2 (en) Game machine
JP2020099741A (en) Game machine
JP6812294B2 (en) Game machines and game equipment
JP6902908B2 (en) Gaming machines and gaming devices
JP6974958B2 (en) Gaming machines and gaming devices
JP6902909B2 (en) Gaming machines and gaming devices
JP6902907B2 (en) Gaming machines and gaming devices
JP2017136312A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200605

R150 Certificate of patent or registration of utility model

Ref document number: 6714376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250