JP6713212B2 - 半導体デバイスチップの製造方法 - Google Patents

半導体デバイスチップの製造方法 Download PDF

Info

Publication number
JP6713212B2
JP6713212B2 JP2016134469A JP2016134469A JP6713212B2 JP 6713212 B2 JP6713212 B2 JP 6713212B2 JP 2016134469 A JP2016134469 A JP 2016134469A JP 2016134469 A JP2016134469 A JP 2016134469A JP 6713212 B2 JP6713212 B2 JP 6713212B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
forming step
dividing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016134469A
Other languages
English (en)
Other versions
JP2018006653A (ja
Inventor
俊幸 立石
俊幸 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016134469A priority Critical patent/JP6713212B2/ja
Priority to TW106118064A priority patent/TW201802905A/zh
Priority to US15/633,138 priority patent/US9935008B2/en
Priority to KR1020170081995A priority patent/KR102277934B1/ko
Priority to CN201710520110.4A priority patent/CN107591361B/zh
Publication of JP2018006653A publication Critical patent/JP2018006653A/ja
Application granted granted Critical
Publication of JP6713212B2 publication Critical patent/JP6713212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、シリコンからなる半導体ウェーハを分割して得られる半導体デバイスチップの製造方法に関する。
シリコンからなる半導体ウェーハを個々の半導体デバイスチップに分割する方法として、ウェーハに対して透過性を有する波長のレーザービームの集光点をウェーハ内部に位置付けてウェーハの裏面側から分割予定ラインに沿ってレーザービームを照射して、ウェーハ内部に多光子吸収による改質層を形成した後、ウェーハの裏面側を研削してウェーハを薄化すると共に改質層を分割起点にウェーハを個々の半導体デバイスチップに分割する加工方法が知られている（特許第３７６２４０９号公報）。この加工方法は、ＳＤＢＧ（Ｓｔｅａｌｔｈ Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）と呼ばれることがある。
ＳＤＢＧによる加工方法では、研削圧力により改質層を破断起点に個々の半導体デバイスチップに分割されたチップ間は、破断で発生した亀裂の僅かな隙間しかなく、チップ同士が擦れてしまう恐れがあり、特にチップの角部同士は点で接触するため欠け等の破損が発生し易いという問題があった。
ここで、半導体デバイスチップを製造する一般的なシリコンウェーハは、面方位が（１００）面たる主表面を有している。最近になり、面方位が（１１０）面たる主表面を有するシリコンウェーハを採用すると、ＰＭＯＳＦＥＴ（Ｐｏｓｉｔｉｖｅ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の駆動電流を向上できるため、面方位が（１１０）面たる主表面を有するシリコンウェーハの採用が検討されている。
面方位が（１１０）の主表面を有するシリコンウェーハでは、結晶方位＜１００＞から４５度の角度で分割予定ラインが形成される（４５度品ウェーハ）。
また、面方位が（１００）面たる主表面を有するシリコンウェーハの＜０１１＞方向にノッチが形成されたウェーハにおいて、ウェーハの面の中心とノッチを結ぶ線から４５度斜めに分割予定ラインを設定するウェーハも、デバイスの高速化・低消費電力化に効果があり、４５度品ウェーハとして採用されている。
特許第３７６２４０９号公報 特開２００９−０７６７３１号公報
ＳＤＢＧを採用した半導体デバイスチップの製造方法では、上述したようにチップの角部同士で欠け等の破損が発生し易いが、特に、分割予定ラインが結晶方位＜１００＞から４５度傾斜して伸びる４５度品ウェーハの場合には、角部から発生した亀裂はデバイスに向かって伸長し易いという課題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、シリコンウェーハを個々の半導体デバイスチップに分割した後に、デバイスチップ同士が接触したとしても、角部に欠けが発生することを防止可能な半導体デバイスチップの製造方法を提供することである。
本発明によると、半導体デバイスチップの製造方法であって、シリコンからなるウェーハの表面に互いに交差する複数の分割予定ラインで区画された複数の領域にそれぞれデバイスを形成するデバイス形成ステップと、ウェーハの表面の該分割予定ラインの各交差点に欠け防止層を形成する欠け防止層形成ステップと、該デバイス形成ステップ及び該欠け防止層形成ステップを実施した後、ウェーハの表面に保護テープを貼着する保護テープ貼着ステップと、該保護テープ貼着ステップを実施した後、ウェーハに対して透過性を有する波長のレーザービームの集光点をウェーハ内部に位置付けてウェーハの裏面側から該分割予定ラインに沿ってレーザービームを照射し、該分割予定ラインに沿ってウェーハの内部に改質層を形成する改質層形成ステップと、該改質層形成ステップを実施した後、ウェーハの裏面を研削してウェーハを薄化しつつ該改質層を破断起点としてウェーハを個々の半導体デバイスチップに分割する分割ステップと、を備え、該複数の分割予定ラインは、ウェーハのノッチ又はオリエンテーションフラットが示す結晶方位に対して傾斜するように形成され、該欠け防止層により隣接する個々の半導体デバイスチップの角同士が擦れて欠けが発生するのを防止することを特徴とする半導体デバイスチップの製造方法が提供される。
好ましくは、該欠け防止層は、金属膜、窒化膜、ＤＬＣ膜又はパッシベーション膜から形成される。
本発明の半導体デバイスチップの製造方法によると、デバイスチップの角部となる部分に分割前に予め欠け防止層を形成しておくことで、分割後のデバイスチップ同士が接触したとしても、デバイスチップの角部に欠けが発生することを防止することができる。
図１（Ａ）は４５度品シリコンウェーハの表面側斜視図、図１（Ｂ）は図１（Ａ）のＡ部分の拡大図である。 保護テープ貼着ステップを示す斜視図である。 改質層形成ステップを示す一部断面側面図である。 分割ステップを示す一部断面側面図である。 貼り替えステップを示す斜視図である。 エキスパンドステップを示す断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１（Ａ）を参照すると、シリコンウェーハ１１の表面側斜視図が示されている。シリコンウェーハ１１は、面方位が（１１０）面たる主表面を有するＳｉ基板上に半導体デバイス１５が形成され、結晶方位＜１００＞の方向にノッチ２１が形成されている。
本発明実施形態の半導体デバイスチップの製造方法では、＜１００＞の方向に結晶方位を有する半導体基板上に、フォトリソグラフィー技術により互いに直交する分割予定ライン１３により区画された各領域に半導体デバイス１５を形成するデバイス形成ステップを実施する。
本実施形態のデバイス形成ステップでは、互いに直交する分割予定ライン１３はノッチ２１が示す結晶方位＜１００＞に対して４５度傾斜するように形成されている（４５度品ウェーハ）。
シリコンウェーハ１１はその表面１１ａに複数の半導体デバイス１３が形成されたデバイス領域１７と、デバイス領域１７を囲繞する外周余剰領域１９を有している。シリコンウェーハ１１の裏面１１ｂにはシリコン（Ｓｉ）基板が露出している。
本実施形態の半導体デバイスチップの製造方法では、フォトリソグラフィーに基づいたデバイス形成ステップと同時に、図１（Ｂ）に示すように、互いに直交する分割予定ライン１３の交差点に欠け防止層２３を形成する欠け防止層形成ステップを実施する。
好ましくは、この欠け防止層２３は、金属膜、窒化膜、酸化膜、ＤＬＣ膜、又はパッシベーション膜から形成される。好ましくは、欠け防止層２３には、互いに直交する分割予定ライン１３の中心に一致して欠け防止層が形成されない十字形状の溝２５が形成されている。この溝２５部分では、分割予定ライン１３の表面が露出している。
デバイス形成ステップ及び欠け防止層形成ステップを実施した後、図２に示すように、シリコンウェーハ１１の表面１１ａに保護テープ２７を貼着する保護テープ貼着ステップを実施する。
保護テープ貼着ステップを実施した後、図３に示すように、ウェーハ１１の表面１１ａに貼着された保護テープ２７側をレーザー加工装置のチャックテーブル１０で吸引保持し、シリコンウェーハ１１の裏面１１ｂを露出させる。
そして、シリコンウェーハ１１に対して透過性を有する波長のレーザービームＬＢの集光点を集光器１２によりウェーハ１１の内部に位置付けて、レーザービームＬＢをウェーハ１１の裏面１１ｂ側から照射し、チャックテーブル１０を分割予定ライン１３と平行な加工送り方向であるＸ１方向に加工送りしながら、ウェーハ１１の内部に多光子吸収による改質層２９を分割予定ライン１３に沿って形成する改質層形成ステップを実施する。
この改質層形成ステップを第１の方向に伸長する全ての分割予定ライン１３に沿ってチャックテーブル１０を割り出し送りしながら形成する。次いで、チャックテーブル１０を９０°回転してから、第１の方向に直交する第２の方向に伸長する全ての分割予定ライン１３に沿ってウェーハ１１の内部に同様な改質層２９を形成する。
改質層形成ステップのレーザー加工条件は例えば以下の通りである。
光源 ：ＹＡＧパルスレーザー
波長 ：１３４２ｎｍ
平均出力 ：０．８Ｗ
繰り返し周波数 ：６０ｋＨｚ
スポット径 ：φ１・５μｍ
送り速度 ：７００ｍｍ／ｓ
改質層形成ステップを実施した後、ウェーハ１１の裏面１１ｂを研削してウェーハ１１を薄化しつつ改質層２９を破断起点としてシリコンウェーハ１１を個々の半導体デバイスチップに分割する分割ステップを実施する。
この分割ステップでは、図４に示すように、研削装置のチャックテーブル１４で保護テープ２７を介してシリコンウェーハ１１を吸引保持し、シリコンウェーハ１１の裏面１１ｂを露出させる。
図４において、研削装置の研削ユニット１６は、スピンドルハウジング１８内に回転可能に収容されたスピンドル２０と、スピンドル２０を回転駆動する図示しないモータと、スピンドル２０の下端に連結されたホイールマウント２２と、ホイールマウント２２に図示しないねじを使用して着脱可能に装着された研削ホイール２４とを含んでいる。研削ホイール２４は、環状の研削基台２６と、研削基台２６の下端外周部に固着された複数の研削砥石２８とから構成される。
分割ステップでは、チャックテーブル１４を矢印ａ方向に例えば３００ｒｐｍで回転しつつ、研削ホイール２４をチャックテーブル１４と同一方向に、即ち矢印ｂ方向に例えば６０００ｒｐｍで回転させると共に、図示しない研削ユニット送り機構を作動して、研削砥石２８をシリコンウェーハ１１の裏面１１ｂに接触させる。
そして、研削ホイール２４を所定の研削送り速度で所定量研削送りして、ウェーハ１１の研削を実施してウェーハ１１を所定の仕上げ厚みへと薄化する。ウェーハ１１の裏面１１ｂの研削中は、ウェーハ１１の裏面１１ｂに研削砥石２８の押圧力が常に加わるため、ウェーハ１１は所定の仕上げ厚みへと薄化される前に改質層２９を破断起点に個々の半導体デバイスチップ３３に分割される。
図５の拡大図Ａに示すように、この分割ステップでウェーハ１１には改質層２９を破断起点に分割予定ライン１３の中心に沿って亀裂３１が入り、この亀裂３１によりウェーハ１１は個々のデバイスチップ３３に分割される。
欠け防止層２３には分割予定ライン１３の中心に一致する十字形状の溝２５が形成されているため、欠け防止層２３が個々のデバイスチップ３３への分割の妨げとなることはなく、ウェーハ１１の裏面１１ｂを所定の研削圧力により研削することにより、シリコンウェーハ１１を個々の半導体デバイスチップ３３に分割することができる。
分割ステップ終了時点では、各デバイスチップ３３の間は破断で発生した亀裂３１の僅かな隙間しかなく、チップ３１同士が擦れてしまう恐れがあるが、本実施形態の半導体デバイスチップ３３では、チップ３３の角部に欠け防止層２３が形成されているため、チップ３３の角部が擦れて欠け等の破損が発生することを抑制できる。
本実施形態のシリコンウェーハ１１のように、分割予定ライン１３が結晶方位＜１００＞の方向を向いたノッチ２１に対して４５度傾斜している所謂４５度品ウェーハの場合には、半導体デバイスチップ３３の角部から発生した亀裂はデバイス１５に向かって伸展し易いが、本実施形態では欠け防止層２３により欠けの発生が抑制されるため、このような不都合を防止することができる。
分割ステップを実施した後、デバイスチップ３３の間隔を広げるためにウェーハ１１をエキスパンド装置に投入する。このエキスパンド装置に投入する前段階として、図５に示すように、外周部が環状フレームＦに貼着されたエキスパンドテープＴにウェーハ１１の裏面を貼着し、表面１１ａから保護テープ２７を剥離してフレームユニット３０を形成する貼り替えステップを実施する。
貼り替えステップを実施した後、図６に示すエキスパンド装置３２を使用して、半導体デバイスチップ３３の間隔を広げるエキスパンドステップを実施する。エキスパンド装置３２は、フレームユニット３０の環状フレームＦを保持するフレーム保持手段３４と、フレーム保持手段３４の内側に配設された環状ドラム３６とを含んでいる。環状ドラム３６の上端は蓋３８で閉鎖されている。
フレーム保持手段３４は、環状のフレーム保持部材４０と、フレーム保持部材４０の外周に配設された固定手段としての複数のクランプ４２とから構成される。フレーム保持部材４０の上面は環状フレームＦを載置する載置面４０ａを形成しており、この載置面４０ａ上にフレームユニット３０の環状フレームＦが載置される。
複数のエアシリンダ４６から構成される駆動手段４４は、環状のフレーム保持部材４０を、その載置面４０ａが拡張ドラム３６の上端である蓋３８の表面と略同一高さとなる基準位置と、拡張ドラム３６の上端より所定量下方の拡張位置との間で上下方向に移動する。
エキスパンドステップでは、図６（Ａ）に示すように、ウェーハ１１をエキスパンドテープＴを介して支持した環状フレームＦを、フレーム保持部材４０の載置面４０ａ上に載置し、クランプ４２によってフレーム保持部材４０に固定する。この時、フレーム保持部材４０はその載置面４０ａが拡張ドラム３６の上端と略同一高さとなる基準位置に位置付けられる。
次いで、エアシリンダ４６を駆動してフレーム保持部材４０を図６（Ｂ）に示す拡張位置に下降する。これにより、フレーム保持部材４０の載置面４０ａ上に固定されている環状フレームＦを下降するため、環状フレームＦに装着されたエキスパンドテープＴは拡張ドラム３６の上端縁に当接して主に半径方向に拡張される。
その結果、エキスパンドテープＴに貼着されているシリコンウェーハ１１には放射状に引っ張り力が作用する。このようにウェーハ１１に放射状に引っ張り力が作用すると、半導体デバイスチップ３３間の間隔が広げられる。半導体デバイスチップ３３間の間隔を広げてから、ピックアップ装置により半導体デバイスチップ３３をエキスパンドテープＴからピックアップする。
１１ シリコンウェーハ
１２ 集光器
１３ 分割予定ライン
１５ デバイス
１６ 研削ユニット
２１ ノッチ
２３ 欠け防止層
２４ 研削ホイール
２７ 保護テープ
２８ 研削砥石
２９ 改質層
３１ 亀裂
３２ エキスパンド装置
３３ 半導体デバイスチップ

Claims (2)

  1. 半導体デバイスチップの製造方法であって、
    シリコンからなるウェーハの表面に互いに交差する複数の分割予定ラインで区画された複数の領域にそれぞれデバイスを形成するデバイス形成ステップと、
    ウェーハの表面の該分割予定ラインの各交差点に欠け防止層を形成する欠け防止層形成ステップと、
    該デバイス形成ステップ及び該欠け防止層形成ステップを実施した後、ウェーハの表面に保護テープを貼着する保護テープ貼着ステップと、
    該保護テープ貼着ステップを実施した後、ウェーハに対して透過性を有する波長のレーザービームの集光点をウェーハ内部に位置付けてウェーハの裏面側から該分割予定ラインに沿ってレーザービームを照射し、該分割予定ラインに沿ってウェーハの内部に改質層を形成する改質層形成ステップと、
    該改質層形成ステップを実施した後、ウェーハの裏面を研削してウェーハを薄化しつつ該改質層を破断起点としてウェーハを個々の半導体デバイスチップに分割する分割ステップと、を備え、
    該複数の分割予定ラインは、ウェーハのノッチ又はオリエンテーションフラットが示す結晶方位に対して傾斜するように形成され、
    該欠け防止層により隣接する個々の半導体デバイスチップの角同士が擦れて欠けが発生するのを防止することを特徴とする半導体デバイスチップの製造方法。
  2. 該欠け防止層は、金属膜、窒化膜、ＤＬＣ膜およびパッシベーション膜からなる群から選択される請求項１記載の半導体デバイスチップの製造方法。
JP2016134469A 2016-07-06 2016-07-06 半導体デバイスチップの製造方法 Active JP6713212B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016134469A JP6713212B2 (ja) 2016-07-06 2016-07-06 半導体デバイスチップの製造方法
TW106118064A TW201802905A (zh) 2016-07-06 2017-06-01 半導體器件晶片的製造方法
US15/633,138 US9935008B2 (en) 2016-07-06 2017-06-26 Semiconductor device chip manufacturing method
KR1020170081995A KR102277934B1 (ko) 2016-07-06 2017-06-28 반도체 디바이스 칩의 제조 방법
CN201710520110.4A CN107591361B (zh) 2016-07-06 2017-06-30 半导体器件芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016134469A JP6713212B2 (ja) 2016-07-06 2016-07-06 半導体デバイスチップの製造方法

Publications (2)

Publication Number Publication Date
JP2018006653A JP2018006653A (ja) 2018-01-11
JP6713212B2 true JP6713212B2 (ja) 2020-06-24

Family

ID=60910541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016134469A Active JP6713212B2 (ja) 2016-07-06 2016-07-06 半導体デバイスチップの製造方法

Country Status (5)

Country Link
US (1) US9935008B2 (ja)
JP (1) JP6713212B2 (ja)
KR (1) KR102277934B1 (ja)
CN (1) CN107591361B (ja)
TW (1) TW201802905A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108422101B (zh) * 2018-04-12 2020-04-14 无锡奥夫特光学技术有限公司 一种蓝宝石光学窗口的切割方法
CN110391341B (zh) 2018-04-16 2023-08-22 清华大学 聚合物太阳能电池的制备方法
JP7049941B2 (ja) * 2018-06-22 2022-04-07 株式会社ディスコ ウエーハの加工方法
KR102438682B1 (ko) 2018-07-12 2022-08-31 삼성전자주식회사 커버 보호층을 가지는 반도체 칩
JP7088768B2 (ja) * 2018-07-24 2022-06-21 株式会社ディスコ ウェーハの分割方法
JPWO2020195808A1 (ja) 2019-03-26 2020-10-01
KR102673730B1 (ko) 2019-11-07 2024-06-10 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
JP7433725B2 (ja) 2020-06-26 2024-02-20 株式会社ディスコ チップの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628243B2 (ja) * 2000-08-30 2005-03-09 株式会社東芝 半導体集積回路素子
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
EP3252806B1 (en) * 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2009076731A (ja) 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法
JP5160868B2 (ja) * 2007-12-06 2013-03-13 株式会社ディスコ 基板への改質層形成方法
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
JP6053381B2 (ja) * 2012-08-06 2016-12-27 株式会社ディスコ ウェーハの分割方法
JP2015230964A (ja) * 2014-06-05 2015-12-21 株式会社ディスコ ウエーハの加工方法
JP2017107921A (ja) * 2015-12-07 2017-06-15 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR102277934B1 (ko) 2021-07-14
CN107591361A (zh) 2018-01-16
CN107591361B (zh) 2023-05-12
TW201802905A (zh) 2018-01-16
US20180012804A1 (en) 2018-01-11
JP2018006653A (ja) 2018-01-11
KR20180005604A (ko) 2018-01-16
US9935008B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
JP6713212B2 (ja) 半導体デバイスチップの製造方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
JP5645593B2 (ja) ウエーハの分割方法
US7696012B2 (en) Wafer dividing method
TWI438834B (zh) 分割結合至晶圓之黏著劑膜的方法
CN109309047B (zh) 处理衬底的方法
TWI732949B (zh) 晶圓的加工方法
TWI757277B (zh) 晶圓的加工方法
JP2011166002A (ja) ウエーハの加工方法
TWI732950B (zh) 晶圓的加工方法
JP5335576B2 (ja) 半導体ウエーハの加工方法
JP2014099522A (ja) 板状物の加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2020021791A (ja) ウエーハの加工方法
JP2012160515A (ja) 被加工物の加工方法
JP2009283802A (ja) 半導体装置の製造方法
JP2012230955A (ja) ウエーハの分割方法
JP2013089713A (ja) ウエーハの研削方法
JP2007227769A (ja) 半導体ウェハのダイシング方法
JP2020129642A (ja) エキスパンドシートの拡張方法
US11380550B2 (en) Wafer processing method
JP7473414B2 (ja) ウエーハの加工方法
JP6552250B2 (ja) ウェーハの加工方法
JP2007073788A (ja) ウエハのダイシング方法
JP2008016485A (ja) ウェーハ搬送方法及びウェーハ搬送ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200602

R150 Certificate of patent or registration of utility model

Ref document number: 6713212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250