JP6704141B2 - スナバ回路および電源装置 - Google Patents

Description

本開示は、スナバ回路および電源装置に関する。

直流電源および第１スイッチング素子を有するスイッチング電源が知られている。そのようなスイッチング電源にスナバ回路を接続することが行われている。特許文献１のスナバ回路は、第２スイッチング素子、コンデンサおよびコイルを有している。特許文献１には、コンデンサに充電された電力（電荷）を、該コンデンサとコイルの共振現象を利用して、直流電源に回生することが記載されている。

特開２００１−５４２７９号公報

特許文献１のスナバ回路を動作させるには、第２スイッチング素子のオンオフを制御する信号をスナバ回路の外部から供給する必要がある。

本開示は、コンデンサに充電された電力を該コンデンサとコイルの共振現象を利用して直流電源に回生可能なスナバ回路であって、スナバ回路のスイッチング素子（第２スイッチング素子）のオンオフを制御する信号をスナバ回路の外部から供給する必要のないスナバ回路を提供することを目的とする。

本開示は、
直流電源と、第１接続点と、トランスと、第２接続点と、第１スイッチング素子と、接地電位とがこの順に接続されているスイッチング電源に接続されるスナバ回路であって、
第２スイッチング素子と、第１抵抗と、第１コンデンサと、第１ダイオードと、第２ダイオードと、コイルと、電位差発生部とを有し、
前記第２スイッチング素子は、第２高圧側端子、第２低圧側端子および第２制御端子を含み、
前記第１ダイオードは、第１アノードおよび第１カソードを含み、
前記第２ダイオードは、第２アノードおよび第２カソードを含み、
前記第２接続点と接地電位とを接続する経路であって、前記第２接続点から接地電位に向かって、前記第１アノードと、前記第１カソードと、第３接続点と、前記第１コンデンサとをこの順に通る経路が存在し、
前記第３接続点と前記第１接続点とを接続する経路であって、前記第３接続点から前記第１接続点に向かって、前記第２高圧側端子と、前記第２低圧側端子と、第４接続点と、前記コイルとをこの順に通る経路が存在し、
接地電位と前記第４接続点とを接続する経路であって、接地電位から前記第４接続点に向かって、前記第２アノードと、前記第２カソードとをこの順に通る経路が存在し、
前記第２接続点と前記第２制御端子とを接続する経路であって、前記第２接続点から前記第２制御端子に向かって、前記第１抵抗と、第５接続点とをこの順に通る経路が存在し、
前記電位差発生部は、（ｉ）定電圧ダイオードである第３ダイオードであって、第３アノードおよび第３カソードを含み、前記第５接続点、前記第３アノード、前記第３カソードおよび前記第３接続点がこの順に並ぶように前記第５接続点と前記第３接続点との間に接続された第３ダイオードである、または、（ii）前記第５接続点と前記第３接続点との間に接続された第２抵抗である、スナバ回路を提供する。

本開示に係るスナバ回路によれば、第１コンデンサに充電された電力を第１コンデンサとコイルの共振現象を利用して直流電源に回生させることができる。また、本開示に係るスナバ回路では、第２スイッチング素子のオンオフを制御する信号をスナバ回路の外部から供給する必要がない。

図１は、電源装置の構成図である。 図２は、図１の電源装置における各種波形を説明するための模式図である。 図３は、図１の電源装置における各種波形を説明するための模式図である。 図４は、電源装置の構成図である。

本開示の第１態様は、
直流電源と、第１接続点と、トランスと、第２接続点と、第１スイッチング素子と、接地電位とがこの順に接続されているスイッチング電源に接続されるスナバ回路であって、
第２スイッチング素子と、第１抵抗と、第１コンデンサと、第１ダイオードと、第２ダイオードと、コイルと、電位差発生部とを有し、
前記第２スイッチング素子は、第２高圧側端子、第２低圧側端子および第２制御端子を含み、
前記第１ダイオードは、第１アノードおよび第１カソードを含み、
前記第２ダイオードは、第２アノードおよび第２カソードを含み、
前記第２接続点と接地電位とを接続する経路であって、前記第２接続点から接地電位に向かって、前記第１アノードと、前記第１カソードと、第３接続点と、前記第１コンデンサとをこの順に通る経路が存在し、
前記第３接続点と前記第１接続点とを接続する経路であって、前記第３接続点から前記第１接続点に向かって、前記第２高圧側端子と、前記第２低圧側端子と、第４接続点と、前記コイルとをこの順に通る経路が存在し、
接地電位と前記第４接続点とを接続する経路であって、接地電位から前記第４接続点に向かって、前記第２アノードと、前記第２カソードとをこの順に通る経路が存在し、
前記第２接続点と前記第２制御端子とを接続する経路であって、前記第２接続点から前記第２制御端子に向かって、前記第１抵抗と、第５接続点とをこの順に通る経路が存在し、
前記電位差発生部は、（ｉ）定電圧ダイオードである第３ダイオードであって、第３アノードおよび第３カソードを含み、前記第５接続点、前記第３アノード、前記第３カソードおよび前記第３接続点がこの順に並ぶように前記第５接続点と前記第３接続点との間に接続された第３ダイオードである、または、（ii）前記第５接続点と前記第３接続点との間に接続された第２抵抗である、スナバ回路を提供する。

第１態様に係るスナバ回路によれば、第１コンデンサに充電された電力を第１コンデンサとコイルの共振現象を利用して直流電源に回生させることができる。また、第１態様に係るスナバ回路では、第２スイッチング素子のオンオフを制御する信号をスナバ回路の外部から供給する必要がない。

本開示の第２態様は、第１態様に加え、
第２コンデンサと、第３抵抗と、を有し、
前記第２接続点と前記第５接続点との間において、前記第１抵抗が配置された経路と、前記第２コンデンサおよび前記第３抵抗が直列接続された経路と、が並列接続されている、スナバ回路を提供する。

第２コンデンサによれば、第２スイッチング素子の立ち上がり時間を短縮できる。この短縮により、第２スイッチング素子のスイッチング損失が低減される。第３抵抗によれば、第２コンデンサを流れる電流が過大となることを防止できる。

本開示の第３態様は、第１態様または第２態様に加え、
前記第１スイッチング素子のターンオンに追随して前記第２スイッチング素子がターンオンする時点を第１時点と定義し、前記第１時点の後に初めて前記第２スイッチング素子がターンオフする時点を第２時点と定義し、前記第１時点から前記第２時点までの期間を第１期間と定義し、前記第１コンデンサのキャパシタンスと前記コイルのインダクタンスの積の１／２乗に２πを乗じた値を共振周期と定義し、前記共振周期の半分を半周期と定義したとき、前記半周期は、前記第１期間の長さの９０％〜１１０％である、スナバ回路を提供する。

半周期を第１期間の長さの１１０％以下とすることは、第１コンデンサから放出するべき電荷が多く残留する事態を回避することに適している。また、半周期を第１期間の長さの９０％以上とすることは、直流電源から第１コンデンサへの逆電流を防止するダイオードがない場合において、この逆電流による第１コンデンサの端子間電圧の上昇を抑制することに適している。

本開示の第４態様は、第１〜第３態様のいずれか１つに加え、
前記スナバ回路で発生しうる動作モードは、２回回生モードを含み、
前記２回回生モードは、前記第１スイッチング素子の１スイッチング周期において、前記第１コンデンサおよび前記コイルの直列共振による前記第１コンデンサから前記直流電源への電力回生が２回行われるモードである、スナバ回路を提供する。

本開示の第５態様は、第４態様に加え、
前記スナバ回路で発生しうる動作モードは、１回回生モードを含み、
前記１回回生モードは、前記１スイッチング周期において、前記電力回生が１回行われるモードであり、
前記２回回生モードは、前記１回回生モードに比べ、前記第１スイッチング素子がターンオフしたときに前記第１スイッチング素子で発生するサージ電圧が大きい場合に発生するモードである、スナバ回路を提供する。

２回回生モードによれば、１回回生モードに比べ、第２スイッチング素子およびコイルを流れる電流のピーク値を抑制し易い。このため、第４態様のスナバ回路では、第２スイッチング素子およびコイルとして定格電流の小さい素子を採用し易い。

第５態様によれば、トランスで生じるサージエネルギーが大きい場合に２回回生モードを発生させ、第１コンデンサによるサージエネルギーの吸収を好適に行うことができる。また、サージエネルギーが小さい場合に１回回生モードを発生させ、第２スイッチング素子のスイッチングの回数を少なくすることができる。これにより、第２スイッチング素子におけるスイッチング損失および導通損失を小さくすることができる。

本開示の第６態様は、第１〜第５態様のいずれか１つに加え、
前記第２スイッチング素子は、Ｐチャンネル型ＭＯＳＦＥＴまたはＰＮＰ型バイポーラトランジスタである、スナバ回路を提供する。

第６態様の第２スイッチング素子（Ｐチャンネル型ＭＯＳＦＥＴまたはＰＮＰ型バイポーラトランジスタ）は、第２スイッチング素子の具体例である。

本開示の第７態様は、
第１〜第６態様のいずれか１つに記載のスナバ回路と、前記スイッチング電源とを備え、
前記スナバ回路は、前記スイッチング電源に接続されている、電源装置を提供する。

第７態様によれば、第１態様の利点を有する電源装置を提供することができる。

以下、本開示の実施形態について、図面を参照しながら説明する。本開示は、以下の実施形態に限定されない。

図１に、本実施形態の電源装置４００を示す。電源装置４００は、スナバ回路１００と、スイッチング電源２００と、を有している。スナバ回路１００は、スイッチング電源２００に接続されている。以下では、説明の便宜上、スナバ回路１００およびスイッチング電源２００は、第１接続点３０１および第２接続点３０２を共有しているものとする。

［スイッチング電源２００］
スイッチング電源２００は、直流電源２１４と、トランス２０２と、第１スイッチング素子２０１と、を有している。

直流電源２１４として、公知の電源を用いることができる。本実施形態では、直流電源２１４は、燃料電池（セルスタック）である。

トランス２０２は、１次側コイル２０２ａと、２次側コイル２０２ｂと、を含んでいる。本実施形態では、トランス２０２は昇圧トランスであり、２次側コイル２０２ｂの巻線数は１次側コイル２０２ａの巻線数よりも多い。

第１スイッチング素子２０１は、第１高圧側端子２０１ａ、第１低圧側端子２０１ｂおよび第１制御端子２０１ｃを含んでいる。第１制御端子２０１ｃには、図示しない信号生成器から制御信号である電圧波ＶＧ１が供給される。典型的には、電圧波ＶＧ１は、高レベル部と低レベル部が交互に現れる繰り返しパルス波である。第１スイッチング素子２０１は、第１制御端子２０１ｃの電位から第１低圧側端子２０１ｂの電位を差し引いた差分（以下、電圧ＶＧＳ１）が閾値（以下、第１閾値）よりも大きいときにターンオンするものである。第１スイッチング素子２０１は、電圧ＶＧＳ１が第１閾値よりも小さいときにターンオフするものである。第１閾値は、正の値である。

改めて断るまでもないが、ターンオンは、スイッチング素子がオフの状態からオンの状態に切り替わることを意味する。ターンオフは、スイッチング素子がオンの状態からオフの状態に切り替わることを意味する。オフの状態は、高圧側端子から低圧側端子への電流流通が禁止された状態を指す。オンの状態は、高圧側端子から低圧側端子への電流流通が許可された状態を指す。

第１スイッチング素子２０１として、公知の素子を用いることができる。本実施形態では、第１スイッチング素子２０１は、Ｎチャンネル型ＭＯＳＦＥＴである。第１高圧側端子２０１ａは、ドレイン端子である。第１低圧側端子２０１ｂは、ソース端子である。第１制御端子２０１ｃは、ゲート端子である。第１スイッチング素子２０１は、ＮＰＮ型バイポーラトランジスタなどの他の素子であってもよい。

スイッチング電源２００では、直流電源２１４と、第１接続点３０１と、トランス２０２と、第２接続点３０２と、第１スイッチング素子２０１と、接地電位とがこの順に接続されている。具体的には、この接続経路において、直流電源２１４と、第１接続点３０１と、１次側コイル２０２ａと、第２接続点３０２と、第１高圧側端子２０１ａと、第１低圧側端子２０１ｂと、接地電位とがこの順に並んでいる。

本実施形態では、直流電源２１４の負端子２１４ｎの電位は、接地電位である。直流電源２１４の正端子２１４ｍと、第１接続点３０１と、１次側コイル２０２ａの一端２０２ａｍとは、同電位に接続されている。１次側コイル２０２ａの他端２０２ａｎと、第２接続点３０２と、第１高圧側端子２０１ａとは、同電位に接続されている。第１低圧側端子２０１ｂの電位は、接地電位である。

スイッチング電源２００は、以下のように動作する。すなわち、電圧波ＶＧ１が第１制御端子２０１ｃに供給される。これにより、電圧ＶＧＳ１が第１閾値電圧を上回る期間と電圧ＶＧＳ１が第１閾値電圧を下回る期間とが交互に現れる。つまり、第１スイッチング素子２０１がオンである期間（オン期間）とオフである期間（オフ期間）が交互に現れる。オン期間において、直流電源２１４と、第１接続点３０１と、１次側コイル２０２ａと、第２接続点３０２と、第１高圧側端子２０１ａと、第１低圧側端子２０１ｂと、接地電位とをこの順に電流が流れる。オフ期間においては、オン期間に比べ、１次側コイル２０２ａを流れる電流は十分に小さく（実質的にゼロに）なる。１次側コイル２０２ａには、このような電流が流れ、また、電圧が印加される。そして、２次側コイル２０２ｂには、誘導起電力が生じ、昇圧された電圧が発生する。２次側コイル２０２ｂの電圧は、交流電圧である。

［スナバ回路１００］
本実施形態では、スナバ回路１００は、第２スイッチング素子１０３と、第１抵抗１１０と、第３抵抗１１１と、第１コンデンサ１０４と、第２コンデンサ１１２と、第１ダイオード１０７と、第２ダイオード１０５と、第４ダイオード１１３と、コイル１０６と、電位差発生部１０８と、を有している。

第２スイッチング素子１０３は、第２高圧側端子１０３ａ、第２低圧側端子１０３ｂおよび第２制御端子１０３ｃを含んでいる。第２スイッチング素子１０３は、第２高圧側端子１０３ａの電位から第２制御端子１０３ｃの電位を差し引いた差分（以下、電圧ＶＳＧ２）が閾値（以下、第２閾値）よりも大きいときにターンオンするものである。第２スイッチング素子１０３は、電圧ＶＳＧ２が第２閾値よりも小さいときにターンオフするものである。第２閾値は、正の値である。

本実施形態では、第２スイッチング素子１０３は、Ｐチャンネル型ＭＯＳＦＥＴである。第２高圧側端子１０３ａは、ソース端子である。第２低圧側端子１０３ｂは、ドレイン端子である。第２制御端子１０３ｃは、ゲート端子である。

第１ダイオード１０７は、第１アノード１０７ａおよび第１カソード１０７ｃを含んでいる。第２ダイオード１０５は、第２アノード１０５ａおよび第２カソード１０５ｃを含んでいる。第４ダイオード１１３は、第４アノード１１３ａおよび第４カソード１１３ｃを含んでいる。

第２接続点３０２と接地電位とを接続する経路であって、第２接続点３０２から接地電位に向かって、第１アノード１０７ａと、第１カソード１０７ｃと、第３接続点３０３と、第１コンデンサ１０４とをこの順に通る経路が存在する。具体的に、この経路では、第２接続点３０２、第６接続点３０６、第１アノード１０７ａ、第１カソード１０７ｃ、第７接続点３０７および第３接続点３０３がこの順に並んでいる。

第３接続点３０３と第１接続点３０１とを接続する経路であって、第３接続点３０３から第１接続点３０１に向かって、第２高圧側端子１０３ａと、第２低圧側端子１０３ｂと、第４接続点３０４と、コイル１０６とをこの順に通る経路が存在する。

接地電位と第４接続点３０４とを接続する経路であって、接地電位から第４接続点３０４に向かって、第２アノード１０５ａと、第２カソード１０５ｃとをこの順に通る経路が存在する。

第２接続点３０２と第２制御端子１０３ｃとを接続する経路であって、第２接続点３０２から第２制御端子１０３ｃに向かって、第１抵抗１１０と、第５接続点３０５とをこの順に通る経路が存在する。具体的に、この経路では、第２接続点３０２、第６接続点３０６、第８接続点３０８、第１抵抗１１０および第５接続点３０５がこの順に並んでいる。

本実施形態では、電位差発生部１０８は、第３ダイオードである。第３ダイオード１０８は、定電圧ダイオードである。第３ダイオード１０８は、第３アノード１０８ａおよび第３カソード１０８ｃを含んでいる。第３ダイオード１０８は、第５接続点３０５、第３アノード１０８ａ、第３カソード１０８ｃおよび第３接続点３０３がこの順に並ぶように第５接続点３０５と第３接続点３０３との間に接続されている。具体的に、第３カソード１０８ｃは、第７接続点３０７を介して第３接続点３０３に接続されている。

本実施形態では、第２接続点３０２と、第１アノード１０７ａと、第１抵抗１１０の一端１１０ｍと、（第６接続点３０６と、第８接続点３０８と、）は、同電位に接続されている。第１カソード１０７ｃと、第３接続点３０３と、第１コンデンサ１０４の一端１０４ｍと、第２高圧側端子１０３ａと、（第３カソード１０８ｃと、第７接続点３０７と、）は、同電位に接続されている。第１コンデンサ１０４の他端１０４ｎの電位は、接地電位である。第２低圧側端子１０３ｂと、第４接続点３０４と、コイル１０６との一端１０６ｍと、第２カソード１０５ｃとは、同電位に接続されている。第２アノード１０５ａの電位は、接地電位である。コイル１０６との他端１０６ｎと、第４アノード１１３ａとは、同電位に接続されている。第４カソード１１３ｃと、第１接続点３０１とは、同電位に接続されている。

［期間Ａ〜Ｇにおける電源装置４００の挙動］
以下、電源装置４００の挙動について、図２を参照しながら説明する。図２に示す期間Ａ〜Ｇは、スイッチング素子２０１および１０３の１スイッチング周期を構成する。

以下の説明において、電圧Ｖ１は、第１高圧側端子２０１ａの電位から第１低圧側端子２０１ｂの電位を差し引いて得られる端子間電圧である。電圧Ｖｃは、第１コンデンサ１０４の一端１０４ｍの電位から他端１０４ｎの電位を差し引いて得られる端子間電圧である。電圧Ｖ２は、第２高圧側端子１０３ａの電位から第２低圧側端子１０３ｂの電位を差し引いて得られる端子間電圧である。電流ｉＱは、第２スイッチング素子１０３を第２高圧側端子１０３ａから第２低圧側端子１０３ｂへと流れる電流である。電流ｉＤは、第２ダイオード１０５を第２アノード１０５ａから第２カソード１０５ｃへと流れる電流である。電流ｉＬは、コイル１０６を一端１０６ｍから他端１０６ｎへと流れる電流である。

（期間Ｄ）
期間Ｄでは、第１制御端子２０１ｃに供給される電圧波ＶＧ１が低レベルであり、図２の（ｄ）に示すように電圧ＶＧＳ１は第１閾値以下であり、第１スイッチング素子２０１はオフである。このため、（ａ）に示すように、電圧Ｖ１は正の値をとる。第１コンデンサ１０４には、電荷が充電されている。このため、（ｂ）に示すように、電圧Ｖｃは正の値をとる。電圧Ｖ１と電圧Ｖｃとは同じであり、（ｅ）に示すように電圧ＶＳＧ２はゼロである。従って、第２スイッチング素子１０３はオフであり、（ｆ）に示すように電流ｉＱはゼロである。（ｇ）に示すように、電流ｉＤはゼロである。（ｈ）に示すように、電流ｉＬはゼロである。期間Ｄにおいては、（ｃ）に示すように、電圧Ｖ２が振動する。この振動は、コイル１０６と、第２低圧側端子１０３ｂ−第２高圧側端子１０３ａ間の浮遊容量とに由来するものである。

（期間Ｅ）
第１制御端子２０１ｃに供給される電圧波ＶＧ１が低レベルから高レベルに変化し、電圧ＶＧＳ１も同様に変化することにより（図２の（ｄ）参照）、第１スイッチング素子２０１がターンオンする。これにより、期間Ｄから期間Ｅに移行する。

期間Ｅでは、第１スイッチング素子２０１はオンであるため、直流電源２１４と、第１接続点３０１と、トランス２０２（具体的には１次側コイル２０２ａ）と、第２接続点３０２と、第１高圧側端子２０１ａと、第１低圧側端子２０１ｂと、をこの順に電流が流れる。また、図２の（ａ）に示すように、電圧Ｖ１はゼロである。

期間Ｅに移行した直後に、電圧Ｖ１はゼロまで低下し、第２制御端子１０３ｃの電位も低下する。これに対し、期間Ｅに移行した直後においては、電圧Ｖｃがゼロまで低下することはなく、第２高圧側端子１０３ａの電位がゼロまで低下することもない。このため、（ｅ）に示すように、期間Ｅに移行した直後に電圧ＶＳＧ２は第２閾値よりも大きくなり、第２スイッチング素子１０３がターンオンする。

第２スイッチング素子１０３のターンオンにより、第１コンデンサ１０４から第２スイッチング素子１０３およびコイル１０６を介して直流電源２１４に至る電流経路が形成される。第１コンデンサ１０４の正電荷はこの電流経路を通って直流電源２１４へと移動する。このため、（ｂ）に示すように電圧Ｖｃが低下していき、（ｆ）および（ｈ）に示すように電流ｉＱおよび電流ｉＬは正の値をとる。（ｃ）に示すように、電圧Ｖ２はゼロとなる。期間Ｄと同様、電流ｉＤはゼロである（（ｇ）参照）。

本実施形態では、第３ダイオード１０８により、期間Ｅにおいて電圧ＶＳＧ２が定格電圧を超えることが防止されている。具体的には、図２の（ｅ）の期間Ｅのうち太線がフラットに描かれている安定期間において、電圧ＶＳＧ２は第３ダイオード１０８の逆方向電圧降下に対応し、安定期間後において、電圧ＶＳＧ２は電圧Ｖｃに追従するように低下していく。また、第１抵抗１１０により、第３ダイオード１０８を流れる電流が制限されている。つまり、第１抵抗１１０および第３ダイオード１０８の組み合わせにより、期間Ｅにおいて第２スイッチング素子１０３がオン状態を維持するのに適した電圧が第２制御端子１０３ｃに印加されるとともに、過電流が流れることが防止される。

（期間Ｆ）
上述のように、期間Ｅにおいて、電圧Ｖｃが低下していく。電圧Ｖｃの低下に伴い、電圧ＶＳＧ２が低下していく。電圧ＶＳＧ２が第２閾値以下になると（図２の（ｅ）参照）、第２スイッチング素子１０３がターンオフする。これにより、期間Ｅから期間Ｆに移行する。なお、図２の（ｅ）では、図面の見易さを考慮して、第２閾値は略ゼロであるものとして描いている。この点は、期間Ｂから期間Ｃへの移行時についても同様であり、また、図３についても同様である。当然であるが、現実の第２閾値は、採用する第２スイッチング素子１０３によって異なる。

期間Ｆでは、（ｆ）に示すように、電流ｉＱは、第２スイッチング素子１０３のターンオフ直後にゼロになる。一方、コイル１０６は自身を流れる電流の急激な変化を妨げる。このため、（ｈ）に示すように、電流ｉＬは、低下していくものの、ターンオフの直後にゼロにならず、ある程度の期間において正の値を維持する。電流ｉＬがこのある程度の期間において正の値を維持することができるように、（ｇ）に示すように、電流ｉＤも正の値をとる。（ｃ）に示すように、電圧Ｖ２は、ゼロから増加する。電圧Ｖ２の増加は、ダイオード１０５の順方向電圧降下に由来するものである。電圧Ｖｃはゼロであり（（ｂ）参照）、電圧ＶＳＧ２はゼロである（（ｅ）参照）。期間Ｅと同様、電圧Ｖ１はゼロであり（（ａ）参照）、電圧ＶＧＳ１は高レベルである（（ｄ）参照）。

（期間Ｇ）
期間Ｆの説明で述べたある程度の期間を経過すると、電流ｉＤおよび電流ｉＬは、ゼロになる。これにより、期間Ｆから期間Ｇに移行する。

期間Ｇでは、図２の（ｇ）および（ｈ）に示すように、電流ｉＤおよび電流ｉＬはゼロである。電圧Ｖ２はゼロである（（ｃ）参照）。期間Ｆと同様、電圧Ｖ１はゼロであり（（ａ）参照）、電圧Ｖｃはゼロであり（（ｂ）参照）、電圧ＶＧＳ１は高レベルであり（（ｄ）参照）、電圧ＶＳＧ２はゼロであり（（ｅ）参照）、電流ｉＱはゼロである（（ｆ）参照）。

（期間Ａ）
第１制御端子２０１ｃに供給される電圧波ＶＧ１が高レベルから低レベルに変化し、電圧ＶＧＳ１も同様に変化することにより（図２の（ｄ）参照）、第１スイッチング素子２０１がターンオフする。これにより、期間Ｇから期間Ａに移行する。

期間Ａでは、第１スイッチング素子２０１はオフであるため、図２の（ａ）に示すように、電圧Ｖ１は、正の値をとる。具体的には、第１スイッチング素子２０１のターンオフにより、トランス２０２で逆起電力（サージ）が生じる。サージの発生は、（ａ）において電圧Ｖ１が急上昇していることにより示されている。サージの発生により、電圧Ｖ１が電圧Ｖｃよりも大きくなり、トランス２０２から第１ダイオード１０７を介して第１コンデンサ１０４に漏れインダクタンスに起因する電流が流れ込み、第１コンデンサ１０４に電荷が充電される。結果として、（ｂ）に示すように、電圧Ｖｃが電圧Ｖ１に追従するように上昇していく。（ｃ）に示すように、電圧Ｖ２も急上昇する。期間Ｇと同様、電圧ＶＳＧ２はゼロであり（（ｅ）参照）、電流ｉＱはゼロであり（（ｆ）参照）、電流ｉＤはゼロであり（（ｇ）参照）、電流ｉＬはゼロである（（ｈ）参照）。

上述の説明から理解されるように、期間Ｇから期間Ａへの移行時点では、電圧Ｖｃはゼロである。電圧Ｖｃがゼロであることは、第１コンデンサ１０４がサージエネルギーを吸収し易い状態にあることを意味する。つまり、期間Ｇから期間Ａへの移行時点において電圧Ｖｃがゼロであることにより、期間Ａにおける電圧Ｖ１の急上昇は好適に抑制されている。

（期間Ｂ）
上述のように、期間Ａでは、電圧Ｖ１および電圧Ｖｃが上昇していく。電圧Ｖ１は、ピークに達した後には、（ａ）に示すように、正の安定値まで急低下する。このため、（ｅ）に示すように、電圧Ｖ１がピークに達した直後に、電圧ＶＳＧ２が上昇して第２閾値を上回る。これにより、第２スイッチング素子１０３がターンオンし、期間Ａから期間Ｂに移行する。

期間Ｂでは、第２スイッチング素子１０３のターンオンにより、第１コンデンサ１０４から第２スイッチング素子１０３およびコイル１０６を介して直流電源２１４に至る電流経路が形成される。第１コンデンサ１０４の正電荷はこの電流経路を通って直流電源２１４へと移動する。このため、（ｂ）に示すように電圧Ｖｃが低下していき、（ｆ）および（ｈ）に示すように電流ｉＱおよび電流ｉＬは正の値をとる。（ｃ）に示すように、電圧Ｖ２はゼロになる。（ｅ）に示すように、電圧ＶＳＧ２は低下していく。期間Ａと同様、電圧ＶＧＳ１は低レベルであり（（ｄ）参照）、電流ｉＤはゼロである（（ｇ）参照）。

（期間Ｃ）
上述のように、期間Ｂにおいて、電圧ＶＳＧ２は低下していく。電圧ＶＳＧ２が第２閾値以下になると（図２の（ｅ）参照）、第２スイッチング素子１０３がターンオフする。これにより、期間Ｂから期間Ｃに移行する。

図２の（ｃ）に示すように、電圧Ｖ２は、第２スイッチング素子１０３のターンオフ直後に上昇する。（ｆ）に示すように、電流ｉＱは、第２スイッチング素子１０３のターンオフ直後にゼロになる。一方、コイル１０６は自身を流れる電流の急激な変化を妨げる。このため、（ｈ）に示すように、電流ｉＬは、低下していくものの、ターンオフの直後にゼロにならず、ある程度の期間において正の値を維持する。電流ｉＬがこのある程度の期間において正の値を維持することができるように、（ｇ）に示すように、電流ｉＤも正の値をとる。期間Ｂと同様、電圧Ｖ１は正の安定値であり（（ａ）参照）、電圧Ｖｃは電圧Ｖ１と同じであり（（ｂ）参照）、電圧ＶＧＳ１は低レベルあり（（ｄ）参照）、電圧ＶＳＧ２はゼロである（（ｅ）参照）。

期間Ｃの説明で述べたある程度の期間を経過すると、電流ｉＤおよび電流ｉＬは、ゼロになる。これにより、期間Ｃから期間Ｄに移行する。このようにして、期間Ａ〜Ｇが繰り返される。

上述の説明により理解されるように、本実施形態によれば、第１スイッチング素子２０１のオフ期間およびオン期間の両方に、第２スイッチング素子１０３のオン期間を含ませることができる。具体的に、第１スイッチング素子２０１のオフ期間における第２スイッチング素子１０３のターンオンは、第１スイッチング素子２０１のターンオフにより生じる電圧Ｖ１の急上昇および急下降という電圧変化を利用したものである。第１スイッチング素子２０１のオン期間における第２スイッチング素子１０３のターンオンは、第１スイッチング素子２０１のターンオンに追随して生じるものである。

本実施形態によれば、以上のようにして、期間ＢおよびＥの両方（両期間とも、電圧Ｖｃが電圧Ｖ１よりも高い期間である）において、第１コンデンサ１０４から直流電源２１４に電力を回生することが可能となる。すなわち、両期間において第１コンデンサ１０４の放電を行うことが可能となる。これにより、期間Ａにおいて第１コンデンサ１０４がサージエネルギーを好適に吸収できるようになる。すなわち、期間Ａにおける電圧Ｖ１の急上昇が好適に抑制される。

また、上述のとおり、本実施形態のスナバ回路１００は、スナバ回路１００内の電圧変化を利用して第２スイッチング素子１０３のオンオフを切り替える。このため、このオンオフを制御する信号を生成する専用の信号生成器を設ける必要がない。特別な制御シーケンスを用いる必要もない。すなわち、本実施形態のスナバ回路１００は、構成の簡易さの観点から有利である。

［共振現象について］
本実施形態の電源装置４００では、共振現象が利用されている。すなわち、期間Ａでは、トランス２０２の漏れインダクタンス、配線の寄生インダクタンスおよび第１コンデンサ１０４のキャパシタンスにより、共振現象（共振電流）が発生する。この共振現象により、トランス２０２の漏れインダクタンスに蓄えられたエネルギーが第１コンデンサ１０４に移動する。

期間Ｂおよび期間Ｅでは、第１コンデンサ１０４およびコイル１０６により、共振現象が発生する。すなわち、本実施形態では、第１スイッチング素子２０１がオンであるとき期間とオフである期間の両方において、上記共振現象が発生する。共振現象により、第１コンデンサ１０４とコイル１０６により定まる共振周波数の電流が第１コンデンサ１０４から直流電源２１４に流れ、これにより、電圧Ｖｃはゼロに向かって低下していく。

すなわち、本実施形態では、スナバ回路１００で発生しうる動作モードは、２回回生モードを含む。２回回生モードは、第１スイッチング素子２０１の１スイッチング周期において、第１コンデンサ１０４およびコイル１０６の直列共振による第１コンデンサ１０４から直流電源２１４への電力回生が２回行われるモードである。

なお、スナバ回路１００によりサージエネルギーが十分に吸収されている場合には、電源装置４００は、図３に示す挙動を示す。図３に示されているように、この場合には、期間Ｂにおいて第１コンデンサ１０４およびコイル１０６による直列共振は生じない。このように、スナバ回路１００で発生しうる動作モードは、１回回生モードを含む。１回回生モードは、上記１スイッチング周期において、上記電力回生が１回行われるモードである。

２回回生モードは、１回回生モードに比べ、第１スイッチング素子２０１がターンオフしたときに第１スイッチング素子２０１で発生するサージ電圧（電圧Ｖ１のピーク値）が大きい場合に発生するモードである。

２回回生モードによれば、１回回生モードに比べ、第２スイッチング素子１０３およびコイル１０６を流れる電流のピーク値を抑制し易い。このため、第２スイッチング素子１０３およびコイル１０６として定格電流の小さい素子を採用し易い。

また、本実施形態のように１回回生モードおよび２回回生モードが発生しうるようにすれば、トランス２０２で生じるサージエネルギーが大きい場合に２回回生モードを発生させ、第１コンデンサ１０４によるサージエネルギーの吸収を好適に行うことができる。また、サージエネルギーが小さい場合に１回回生モードを発生させ、第２スイッチング素子１０３のスイッチングの回数を少なくすることができる。これにより、第２スイッチング素子１０３におけるスイッチング損失および導通損失を小さくすることができる。

電源装置４００の構成にもよるが、共振現象により、直流電源２１４から第１コンデンサ１０４へと電流（逆電流）を流そうとする力が働くことがある。この逆電流が流れると、第１コンデンサ１０４の電圧Ｖｃが上昇することになる。本実施形態では、この逆電流による電圧Ｖｃの上昇が防止されるように、第４ダイオード１１３を設けている。具体的には、第３接続点３０３と第１接続点３０１とを接続する経路において、第４接続点３０４と、コイル１０６と、第４アノード１１３ａと、第４カソード１１３ｃとがこの順に並んでいる。

別例では、第３接続点３０３と第１接続点３０１とを接続する経路において、第４接続点３０４と、第４アノード１１３ａと、第４カソード１１３ｃと、コイル１０６とがこの順に並んでいる。具体的には、第４接続点および第４アノード１１３ａが同電位に接続され、第４カソード１１３ｃおよび一端１０６ｍが同電位に接続され、他端１０６ｎおよび第１接続点３０１が同電位に接続される。この別例でも同様の効果を得ることができる。

第４ダイオード１１３を省略することもできる。第４ダイオード１１３を省略することにより、第４ダイオード１１３における電力損失がなくなり、電源効率を向上させることが可能となる。ここで、電源効率は、直流電源２１４の出力電力に対するトランス２０２の２次側コイル２０２ｂの出力電力の比率である。

本実施形態では、第１スイッチング素子２０１のターンオンに追随して第２スイッチング素子１０３がターンオンする時点を第１時点と定義し、第１時点の後に初めて第２スイッチング素子１０３がターンオフする時点を第２時点と定義し、第１時点から第２時点までの期間を第１期間（図２の期間Ｅに対応）と定義し、第１コンデンサ１０４のキャパシタンスＣとコイル１０６のインダクタンスＬの積の１／２乗に２πを乗じた値（＝２π（ＬＣ）^1/2）を共振周期と定義し、共振周期の半分を半周期と定義したとき、半周期は、第１期間の長さの９０％〜１１０％である。半周期がこの程度に短ければ、第１コンデンサ１０４から放出するべき電荷が多く残留する事態を回避できる。また、直流電源２１４から第１コンデンサ１０４への逆電流を防止するダイオードが存在しない場合（第４ダイオード１１３を省略する場合）においては、半周期がこの程度に長ければ、上記逆電流による電圧Ｖｃの上昇を抑制することができる。半周期を、第１期間の長さと同じにすることもできる。

一方、第４ダイオード１１３を設ける場合には、第１スイッチング素子２０１がオフである図２の期間Ｅが終了するまでに、第１コンデンサ１０４の放電が完了するようにすれば、期間Ｇから期間Ａへの移行時における電圧Ｖｃをゼロにできる。期間Ｅ内に放電が完了するようにするには、第１コンデンサ１０４およびコイル１０６の半周期π（ＬＣ）^1/2が期間Ｅの長さ以下になるようにすればよい。

本実施形態では、第２接続点３０２と第５接続点３０５との間において、第１抵抗１１０が配置された経路と、第２コンデンサ１１２および第３抵抗１１１が直列接続された経路と、が並列接続されている。第２コンデンサ１１２によれば、第２スイッチング素子１０３の立ち上がり時間を短縮できる（すなわち、第２スイッチング素子１０３を高速にオンできる）。この短縮により、第２スイッチング素子１０３のスイッチング損失が低減される。第３抵抗１１１によれば、第２コンデンサ１１２を流れる電流が過大となることを防止できる。

本実施形態では、第３抵抗１１１および第２コンデンサ１１２の一方が（図１の例では第２コンデンサ１１２の一端１１２ｍが）接続点３０２,３０６，３０８などと同電位に接続されている。第３抵抗１１１および第２コンデンサ１１２の他方が（図１の例では第３抵抗１１１の他端１１１ｎが）第５接続点などと同電位に接続されている。第３抵抗１１１および第２コンデンサ１１２が（図１の例では第２コンデンサ１１２の他端１１２ｎおよび第３抵抗１１１の一端１１１ｍが）同電位に接続されている。第２コンデンサ１１２の位置と第３抵抗１１１の位置は、逆であってもよい。

［スナバ回路１００’］
図４に示すスナバ回路１００’も採用されうる。スナバ回路１００’は、スナバ回路１００の第２スイッチング素子１０３に代えて第２スイッチング素子１０３’を含み、電位差発生部１０８に代えて電位差発生部１０８’を含む。第２スイッチング素子１０３’は、ＰＮＰ型バイポーラトランジスタである。第２高圧側端子１０３ａ’は、エミッタ端子である。第２低圧側端子１０３ｂ’は、コレクタ端子である。第２制御端子１０３ｃ’は、ベース端子である。また、電位差発生部１０８’は、第５接続点３０５と第３接続点３０３との間に接続された第２抵抗である。

図４の例では、第２抵抗１０８’の一端１０８ｍ’は、第５接続点３０５、第１抵抗１１０の一端１１０ｎ、第２制御端子１０３ｃ’および第３抵抗１１１の他端１１１ｎと同電位に接続されている。第２抵抗１０８’の他端１０８ｎ’は、第１ダイオード１０７の第１カソード１０７ｃ、第３接続点３０３、第１コンデンサ１０４の一端１０４ｍ、第２高圧側端子１０３ａ’および第７接続点３０７と、同電位に接続されている。

スナバ回路１００’も、スナバ回路１００と同様に動作しうる。

なお、図１のスナバ回路１００において、電位差発生部（第３ダイオード）１０８に代えて電位差発生部（第２抵抗）１０８’を採用してもよい。

１００，１００’ スナバ回路
１０３，１０３’，２０１ スイッチング素子
１０３ａ，１０３ａ’，２０１ａ 高圧側端子
１０３ｂ，１０３ｂ’，２０１ｂ 低圧側端子
１０３ｃ，１０３ｃ’，２０１ｃ 制御端子
１０４，１１２ コンデンサ
１０４ｍ，１０６ｍ，１０８ｍ’，１１０ｍ，１１１ｍ，１１２ｍ，２０２ａｍ 一端
１０４ｎ，１０６ｎ，１０８ｎ’，１１０ｎ，１１１ｎ，１１２ｎ，２０２ａｎ 他端
１０５，１０７，１０８，１１３ ダイオード
１０５ａ，１０７ａ，１０８ａ，１１３ａ アノード
１０５ｃ，１０７ｃ，１０８ｃ，１１３ｃ カソード
１０６，２０２ａ，２０２ｂ コイル
１０８’，１１０，１１１ 抵抗
２００ スイッチング電源
２０２ トランス
２１４ 直流電源
２１４ｍ 正端子
２１４ｎ 負端子
３０１〜３０８ 接続点
４００ 電源装置

Claims (6)

1. 直流電源と、第１接続点と、トランスと、第２接続点と、第１スイッチング素子と、接地電位とがこの順に接続されているスイッチング電源に接続されるスナバ回路であって、
   第２スイッチング素子と、第１抵抗と、第１コンデンサと、第１ダイオードと、第２ダイオードと、コイルと、電位差発生部とを有し、
   前記第２スイッチング素子は、第２高圧側端子、第２低圧側端子および第２制御端子を含み、
   前記第１ダイオードは、第１アノードおよび第１カソードを含み、
   前記第２ダイオードは、第２アノードおよび第２カソードを含み、
   前記第２接続点と接地電位とを接続する経路であって、前記第２接続点から接地電位に向かって、前記第１アノードと、前記第１カソードと、第３接続点と、前記第１コンデンサとをこの順に通る経路が存在し、
   前記第３接続点と前記第１接続点とを接続する経路であって、前記第３接続点から前記第１接続点に向かって、前記第２高圧側端子と、前記第２低圧側端子と、第４接続点と、前記コイルとをこの順に通る経路が存在し、
   接地電位と前記第４接続点とを接続する経路であって、接地電位から前記第４接続点に向かって、前記第２アノードと、前記第２カソードとをこの順に通る経路が存在し、
   前記第２接続点と前記第２制御端子とを接続する経路であって、前記第２接続点から前記第２制御端子に向かって、前記第１抵抗と、第５接続点とをこの順に通る経路が存在し、
   前記電位差発生部は、（ｉ）定電圧ダイオードである第３ダイオードであって、第３アノードおよび第３カソードを含み、前記第５接続点、前記第３アノード、前記第３カソードおよび前記第３接続点がこの順に並ぶように前記第５接続点と前記第３接続点との間に接続された第３ダイオードである、または、（ii）前記第５接続点と前記第３接続点との間に接続された第２抵抗であり、
   前記第１スイッチング素子のターンオンに追随して前記第２スイッチング素子がターンオンする時点を第１時点と定義し、前記第１時点の後に初めて前記第２スイッチング素子がターンオフする時点を第２時点と定義し、前記第１時点から前記第２時点までの期間を第１期間と定義し、前記第１コンデンサのキャパシタンスと前記コイルのインダクタンスの積の１／２乗に２πを乗じた値を共振周期と定義し、前記共振周期の半分を半周期と定義したとき、前記半周期は、前記第１期間の長さの９０％〜１１０％である、スナバ回路。
2. 直流電源と、第１接続点と、トランスと、第２接続点と、第１スイッチング素子と、接地電位とがこの順に接続されているスイッチング電源に接続されるスナバ回路であって、
   第２スイッチング素子と、第１抵抗と、第１コンデンサと、第１ダイオードと、第２ダイオードと、コイルと、電位差発生部とを有し、
   前記第２スイッチング素子は、第２高圧側端子、第２低圧側端子および第２制御端子を含み、
   前記第１ダイオードは、第１アノードおよび第１カソードを含み、
   前記第２ダイオードは、第２アノードおよび第２カソードを含み、
   前記第２接続点と接地電位とを接続する経路であって、前記第２接続点から接地電位に向かって、前記第１アノードと、前記第１カソードと、第３接続点と、前記第１コンデンサとをこの順に通る経路が存在し、
   前記第３接続点と前記第１接続点とを接続する経路であって、前記第３接続点から前記第１接続点に向かって、前記第２高圧側端子と、前記第２低圧側端子と、第４接続点と、前記コイルとをこの順に通る経路が存在し、
   接地電位と前記第４接続点とを接続する経路であって、接地電位から前記第４接続点に向かって、前記第２アノードと、前記第２カソードとをこの順に通る経路が存在し、
   前記第２接続点と前記第２制御端子とを接続する経路であって、前記第２接続点から前記第２制御端子に向かって、前記第１抵抗と、第５接続点とをこの順に通る経路が存在し、
   前記電位差発生部は、（ｉ）定電圧ダイオードである第３ダイオードであって、第３アノードおよび第３カソードを含み、前記第５接続点、前記第３アノード、前記第３カソードおよび前記第３接続点がこの順に並ぶように前記第５接続点と前記第３接続点との間に接続された第３ダイオードである、または、（ii）前記第５接続点と前記第３接続点との間に接続された第２抵抗であり、
   前記スナバ回路で発生しうる動作モードは、２回回生モードを含み、
   前記２回回生モードは、前記第１スイッチング素子の１スイッチング周期において、前記第１コンデンサおよび前記コイルの直列共振による前記第１コンデンサから前記直流電源への電力回生が２回行われるモードである、スナバ回路。
3. 前記スナバ回路で発生しうる動作モードは、１回回生モードを含み、
   前記１回回生モードは、前記１スイッチング周期において、前記電力回生が１回行われるモードであり、
   前記２回回生モードは、前記１回回生モードに比べ、前記第１スイッチング素子がター
   ンオフしたときに前記第１スイッチング素子で発生するサージ電圧が大きい場合に発生するモードである、請求項２に記載のスナバ回路。
4. 第２コンデンサと、第３抵抗と、を有し、
   前記第２接続点と前記第５接続点との間において、前記第１抵抗が配置された経路と、前記第２コンデンサおよび前記第３抵抗が直列接続された経路と、が並列接続されている、請求項１〜３のいずれか一項に記載のスナバ回路。
5. 前記第２スイッチング素子は、Ｐチャンネル型ＭＯＳＦＥＴまたはＰＮＰ型バイポーラトランジスタである、請求項１〜４のいずれか一項に記載のスナバ回路。
6. 請求項１〜５のいずれか一項に記載のスナバ回路と、前記スイッチング電源とを備え、
   前記スナバ回路は、前記スイッチング電源に接続されている、電源装置。

Images