JP6699306B2

JP6699306B2 - ゲート電圧制御回路

Info

Publication number: JP6699306B2
Application number: JP2016077505A
Authority: JP
Inventors: 洋介長内
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2016-04-07
Filing date: 2016-04-07
Publication date: 2020-05-27
Anticipated expiration: 2036-04-07
Also published as: JP2017188828A

Description

本明細書に開示する技術は、ゲート電圧制御回路に関する。

特許文献１にスイッチング回路が開示されている。このスイッチング回路では、スイッチング素子のゲートを充電する初期の段階で、２つの直流電源によってゲートを充電することによって、第１スイッチング素子のゲート電位を高速で上昇させる。ゲート電位が一定の値まで上昇した後は、一方の直流電源のみによってゲートを充電することによって、第１スイッチング素子のゲート電位を緩やかに上昇させる。

特開２０１３−２２９６５４号公報

特許文献１のスイッチング回路では、ゲート電位を高速で上昇させることができるため、第１スイッチング素子のスイッチング損失を低減することができる。しかしながら、特許文献１のスイッチング回路では、ゲートを高速で充電している間に、ゲート電位がミラー電圧に達する場合がある。ゲートを高速で充電している状態でゲート電位がミラー電圧に達すると、大きなサージ電流が生じる。本明細書では、ゲートを高速で充電することができるとともに、サージ電流を抑制することができるスイッチング回路を開示する。

本明細書が開示するスイッチング回路は、スイッチング素子をスイッチングさせる。スイッチング回路は、第１スイッチング素子と、第２スイッチング素子と、ゲート電位制御装置と、定電流源と、コンデンサと、切換回路を有している。前記第２スイッチング素子は、前記第１スイッチング素子と同一のチップに形成されており、ドレインが前記第１スイッチング素子のドレインに接続されており、ゲートが前記第１スイッチング素子のゲートに接続されており、前記第１スイッチング素子に主電流が流れるときに前記主電流よりも小さい電流が流れる。前記ゲート電位制御装置は、前記第１スイッチング素子のゲート及び前記第２スイッチング素子のゲートにゲート抵抗を介して接続されており、前記第１スイッチング素子及び前記第２スイッチング素子のゲート電位を第１電位と第２電位とに変化させる。前記定電流源は、前記第２スイッチング素子の前記ソースから前記第１スイッチング素子の前記ソースに向かって電流を流す。前記第１電位が、前記第１スイッチング素子をオフさせる電位である。前記第２電位が、前記第１スイッチング素子をオンさせる電位である。前記ゲート電位制御装置が前記第１電位を印加しているときに、前記コンデンサの高電位端子と低電位端子の間に前記第２スイッチング素子のゲート‐ソース間電圧よりも小さい電圧が印加されるように前記切換回路が前記コンデンサを電気的に接続する。前記ゲート電位制御装置が前記ゲート電位を前記第１電位から前記第２電位に引き上げるときに、前記切換回路が、前記高電位端子を前記ゲート抵抗を介さずに前記第１スイッチング素子の前記ゲートに電気的に接続するとともに前記低電位端子を前記第１スイッチング素子のソースに電気的に接続する。

上記のスイッチング回路では、ゲート電位制御装置が第１スイッチング素子のゲートに第１電位が印加すると、第１スイッチング素子がオフする。このとき、第２スイッチング素子のゲートにも第１電位が印加される。この状態において、第２スイッチング素子のソース電位が定電流源によって引き下げられる。このため、第２スイッチング素子がオンし、第２スイッチング素子には定電流源に設定された大きさの電流が流れる。このとき、コンデンサに、第２スイッチング素子のゲート‐ソース間電圧よりも小さい電圧が印加される。定電流源の設定電流を小さくすることで、第２スイッチング素子のゲート‐ソース間電圧をそのゲート閾値と略同一の大きさにすることができる。これにより、コンデンサに印加される電圧を、ゲート閾値より小さい電圧とすることができる。

ゲート電位制御装置が第１スイッチング素子と第２スイッチング素子に印加する電圧を第１電位から第２電位に引き上げるときには、ゲート抵抗を介してゲート電位制御装置から第１スイッチング素子のゲートに電流が流れる。この電流は、ゲート抵抗を介して流れるため、その値は大きくない。したがって、この電流によるゲートの充電速度はそれほど速くない。一方、同時に、切換回路が、コンデンサの高電位端子をゲート抵抗を介さずに第１スイッチング素子のゲートに接続すると共に、低電位端子を第１スイッチング素子のソースに接続する。このため、コンデンサから第１スイッチング素子のゲートに電流が流れる。この電流はゲート抵抗を介さずに流れるため、第１スイッチング素子のゲート電位が高速で上昇する。上述したように、コンデンサの両端間に印加されている電圧は、ゲート閾値よりも小さいため、第１スイッチング素子のゲート電位はゲート閾値よりも低い値まで高速で上昇する。ゲート電位がゲート閾値よりも低い範囲では、ゲート電位が高速で上昇してもサージ電流は流れない。その後、ゲート電位制御装置からゲート抵抗を介して流れる電流によって第１スイッチング素子のゲートが充電される。これにより、第１スイッチング素子のゲート電位が、そのゲート閾値を超えて第２電位まで引き上げられる。このとき、ゲート電位制御回路から第１スイッチング素子のゲートへ流れる電流はゲート抵抗を介するため、大きな値とはならない。したがって、ゲート閾値を超えるときのゲート電位の上昇速度は速くない。これにより、第１スイッチング素子に生じるサージ電流を抑制することができる。このように、このスイッチング回路では、第１スイッチング素子のゲート電位をゲート閾値よりも低い範囲において高速で上昇させるため、ゲート抵抗を介した電流のみによってゲートを充電する場合に比べて、ゲートを高速で充電することができる。また、第１スイッチング素子のゲート電位がゲート閾値よりも高い範囲においては、ゲート抵抗を介してゲートを充電するので、サージ電流を抑制することができる。

実施例１のスイッチング回路の回路図。実施例１のスイッチング回路の動作を示すタイミング図。実施例２のスイッチング回路の回路図。実施例２のスイッチング回路の動作を示すタイミング図。実施例３のスイッチング回路の回路図。実施例３のスイッチング回路の動作を示すタイミング図。実施例４のスイッチング回路の回路図。実施例４のスイッチング回路の動作を示すタイミング図。実施例５のスイッチング回路の回路図。実施例５のスイッチング回路の動作を示すタイミング図。実施例６のスイッチング回路の回路図。実施例７のスイッチング回路の回路図。

以下、図面を参照して、実施例１のスイッチング回路１０について説明する。図１に示すように、スイッチング回路１０は、第１スイッチング素子１１と、第２スイッチング素子１２を有している。第１スイッチング素子１１は、直流電圧を交流電圧に変換するインバータ装置等の電力変換回路に装備される。第１スイッチング素子１１は、パワー半導体素子であり、具体的には、ｎチャネル型のＭＯＳＦＥＴである。第１スイッチング素子１１は、そのゲートｇ１に第１オフ電位Ｖｏｆｆ１が印加された状態（ゲートｇ１の電位が０Ｖ）では、オフしてソースｓ１とドレインｄ１の間が非導通状態となり、ゲートｇ１に第１オン電位Ｖｏｎ１が印加された状態では、オンしてソースｓ１とドレインｄ１の間が導通状態となる。第１スイッチング素子１１は、負荷（例えば、モータ）を介して電源に接続されている。第１スイッチング素子１１と負荷の直列回路に対して電源電圧が印加される。電源電圧は、第１スイッチング素子１１のドレインｄ１が、第１スイッチング素子１１のソースｓ１よりも高電位となる向きで印加される。第１スイッチング素子１１のゲートｇ１は、ゲート配線４０に接続されている。また、第１スイッチング素子１１に対して逆並列にダイオード２１が接続されている。すなわち、ダイオード２１のアノードが第１スイッチング素子１１のソースｓ１に接続されている。ダイオード２１のカソードが第１スイッチング素子１１のドレインｄ１に接続されている。

第２スイッチング素子１２は、第１スイッチング素子１１と同一のチップに形成されている。第２スイッチング素子１２は、ｎチャネル型のＭＯＳＦＥＴである。第２スイッチング素子１２のドレインｄ２は、第１スイッチング素子１１のドレインｄ１に接続されている。すなわち、第２スイッチング素子１２のドレインｄ２は、第１スイッチング素子１１のドレインｄ１と同電位である。第２スイッチング素子１２のゲートｇ２は、ゲート配線４０を介して第１スイッチング素子１１のゲートｇ１に接続されている。すなわち、第２スイッチング素子１２のゲートｇ２は、第１スイッチング素子１１のゲートｇ１と同電位である。第２スイッチング素子１２のソースｓ２は、後述するダイオードＤ１と配線４２を介して、第１スイッチング素子１１のソースｓ１に接続されている。また、第２スイッチング素子１２に対して逆並列にダイオード２２が接続されている。すなわち、ダイオード２２のアノードが第２スイッチング素子１２のソースｓ２に接続されている。ダイオード２２のカソードが第２スイッチング素子１２のドレインｄ２に接続されている。第２スイッチング素子１２は、第１スイッチング素子１１に主電流が流れるときに、主電流よりも小さいセンス電流が流れる。第２スイッチング素子１２のゲート閾値Ｖｔｈ２は、第１スイッチング素子１１のゲート閾値Ｖｔｈ１と等しい。

第１スイッチング素子１１のゲートｇ１と第２スイッチング素子１２のゲートｇ２に、ゲート配線４０が接続されている。また、第１スイッチング素子１１のソースｓ１に、配線４２が接続されている。

スイッチング回路１０は、第３スイッチング素子１３と、ダイオードＤ１〜Ｄ４と、コンデンサ３４と、直流電源３３と、定電流源３２と、ゲート電位制御装置３０を有している。

ダイオードＤ１は、第１スイッチング素子１１のソースｓ１と配線４２の間に接続されている。ダイオードＤ１のアノードが第２スイッチング素子１２のソースｓ２に接続されており、ダイオードＤ１のカソードが配線４２に接続されている。

直流電源３３と定電流源３２の直列回路が、ダイオードＤ１に対して並列に接続されている。直流電源３３の正極端子が配線４２に接続されている。直流電源３３の負極端子が定電流源３２の正極に接続されている。定電流源３２の負極が第２スイッチング素子１２のソースｓ２に接続されている。直流電源３３と定電流源３２は、第２スイッチング素子１２のソースｓ２から配線４２に向かって電流を流す。

ダイオードＤ２のカソードは、第２スイッチング素子１２のソースｓ２、ダイオードＤ１のアノード、及び、定電流源３２の負極に接続されている。

ダイオードＤ３とコンデンサ３４が、配線４２とダイオードＤ２のアノードの間に直列に接続されている。ダイオードＤ３のアノードが配線４２に接続されている。ダイオードＤ３のカソードがコンデンサ３４の一方の端子３４Ｈに接続されている。コンデンサ３４の他方の端子３４Ｌが、ダイオードＤ２のアノードに接続されている。なお、後述するように、端子３４Ｈは端子３４Ｌよりも高電位となる。したがって、以下では、端子３４Ｈを高電位端子といい、端子３４Ｌを低電位端子という。

第３スイッチング素子１３は、ｐチャネル型のＭＯＳＦＥＴである。第３スイッチング素子１３は、配線４２とダイオードＤ２のアノードの間に接続されている。第３スイッチング素子１３のソースｓ３が配線４２に接続されている。第３スイッチング素子１３のドレインｄ３がダイオードＤ２のアノードに接続されている。また、第３スイッチング素子１３に対して逆並列にダイオード２３が接続されている。すなわち、ダイオード２３のアノードが第３スイッチング素子１３のドレインｄ３に接続されている。ダイオード２３のカソードが第３スイッチング素子１３のソースｓ３に接続されている。

ダイオードＤ４は、コンデンサ３４の高電位端子３４Ｈとゲート配線４０の間に接続されている。ダイオードＤ４のアノードがコンデンサ３４の高電位端子３４Ｈに接続されている。ダイオードＤ４のカソードは、ゲート配線４０に接続されている。

ゲート抵抗Ｒｇの一端は、ゲート配線４０に接続されている。すなわち、ゲート抵抗Ｒｇの一端は、ゲート配線４０を介して、第１スイッチング素子１１のゲートｇ１、第２スイッチング素子１２のゲートｇ２及びダイオードＤ４のカソードに接続されている。

ゲート電位制御装置３０は、ゲート抵抗Ｒｇを介してゲート配線４０に接続されている。ゲート電位制御装置３０は、ゲート抵抗Ｒｇとゲート配線４０を介して第１信号Ｖｉｎ１をゲートｇ１及びゲートｇ２に入力する。第１信号Ｖｉｎ１は、０Ｖと第１オン電位Ｖｏｎ１の間で遷移するパルス信号である。なお、本明細書において、０Ｖは、第１スイッチング素子１１のソースｓ１と同電位を意味する。また、第１オン電位Ｖｏｎ１は、第１スイッチング素子１１をオンさせる電位である。また、ゲート電位制御装置３０は、第３スイッチング素子１３のゲートｇ３に接続されている。ゲート電位制御装置３０は、第２信号Ｖｉｎ２をゲートｇ３に入力する。第２信号Ｖｉｎ２は、第２オン電位Ｖｏｎ２と０Ｖの間で遷移するパルス信号である。第２オン電位Ｖｏｎ２は、第３スイッチング素子１３をオンさせる電位である。０Ｖは、第３スイッチング素子１３をオフさせる電位である。

次に、本実施例のスイッチング回路１０の動作を説明する。図２は、第１スイッチング素子１１をオンさせるときのスイッチング回路１０の各値の変化を示している。参照符号Ｖｓ２は、第２スイッチング素子１２のソースｓ２の電位を示している。参照符号ＶｃＬは、コンデンサ３４の低電位端子３４Ｌの電位を示している。参照符号ＶｃＨは、コンデンサ３４の高電位端子３４Ｈの電位を示している。参照符号Ｉｄは、第１スイッチング素子１１に流れる電流を示している。参照符号Ｖｄは、第１スイッチング素子１１のドレイン電位を示している。参照符号Ｖｇは、第１スイッチング素子１１のゲート電位を示している。

図２のタイミングｔ０においては、第１信号Ｖｉｎ１が０Ｖ（オフ電位）であるので、第１スイッチング素子１１がオフしている。また、第２信号Ｖｉｎ２が０Ｖであるので、第３スイッチング素子１３がオフしている。この状態においては、直流電源３３と定電流源３２によって第２スイッチング素子１２のソースｓ２の電位Ｖｓ２が引き下げられるので、第２スイッチング素子１２がオンしている。第２スイッチング素子１２に流れる電流Ｉ１は、定電流源３２と直流電源３３を通って流れる。この電流の大きさは、定電流源３２によってその設定値に制御される。このため、第２スイッチング素子１２のゲート‐ソース間電圧Ｖｇｓは、第２スイッチング素子１２に流れる電流Ｉ１に応じた電圧となる。第２スイッチング素子１２のソース電位Ｖｓ２は、第２スイッチング素子１２のゲート電位（すなわち、０Ｖ）よりも電圧Ｖｇｓだけ小さい電位−Ｖｇｓとなる。定電流源３２によって電流Ｉ１の設定値が小さい値に設定されているため、第２スイッチング素子１２のゲート‐ソース間電位Ｖｇｓは第２スイッチング素子１２のゲート閾値Ｖｔｈ２と略同一の値となっている。コンデンサ３４の低電位端子３４Ｌは、ダイオードＤ２を介して第２スイッチング素子１２のソースｓ２に接続されているため、低電位端子３４Ｌの電位ＶｃＬは、−Ｖｇｓ＋ＶＦ２となっている。なお、電圧ＶＦ２は、ダイオードＤ２の順方向電圧降下である。一方、コンデンサ３４の高電位端子３４Ｈは、ダイオードＤ３を介して第１スイッチング素子１１のソースｓ１（すなわち、０Ｖ）に接続されているので、高電位端子３４Ｈの電位ＶｃＨは、−ＶＦ３となっている。なお、電圧ＶＦ３は、ダイオードＤ３の順方向電圧降下である。したがって、タイミングｔ０において、コンデンサ３４の両端子間に印加される電圧ＶＣは、Ｖｇｓ−ＶＦ２−ＶＦ３となっている。上述したように、第２スイッチング素子１２のゲート‐ソース間電位Ｖｇｓは、そのゲート閾値Ｖｔｈ２と略同一である。このため、コンデンサ３４の両端間の電圧ＶＣは、Ｖｔｈ２−ＶＦ２−ＶＦ３と略等しい。すなわち、電圧ＶＣは、ゲート閾値Ｖｔｈ２より小さい。

その後、タイミングｔ１において、第１信号Ｖｉｎ１が０Ｖから第１オン電位Ｖｏｎ１に上昇する。これにより、第１スイッチング素子１１のオン動作が開始する。第１信号Ｖｉｎ１の上昇により、ゲート抵抗Ｒｇを介してゲート電位制御装置３０から第１スイッチング素子１１のゲートｇ１に電流が流れ始める。同時に、第２信号Ｖｉｎ２が０Ｖから第２オン電位Ｖｏｎ２に低下する。これにより、第３スイッチング素子１３がオンする。すると、コンデンサ３４の低電位端子３４Ｌが第３スイッチング素子１３を介して配線４２に接続されるので、低電位端子３４Ｌの電位ＶｃＬが第１スイッチング素子１１のソースｓ１の電位（すなわち、０Ｖ）まで上昇する。タイミングｔ１直後は、コンデンサ３４の両端間の電圧ＶＣが保持される。したがって、低電位端子３４Ｌの電位ＶｃＬの上昇分と略同じだけ高電位端子３４Ｈの電位ＶｃＨが上昇する。つまり、高電位端子３４Ｈの電位ＶｃＨは、Ｖｇｓ−ＶＦ２−ＶＦ３まで上昇する。上昇後の電位ＶｃＨ（すなわち、Ｖｇｓ−ＶＦ２−ＶＦ３）は０Ｖよりも高い。このため、ダイオードＤ３のカソードの電位（すなわち、電位ＶｃＨ）がアノードの電位（すなわち、０Ｖ）よりも高くなる。したがって、ダイオードＤ３には電流が流れない。また、ダイオードＤ４のアノードの電位（すなわち、電位ＶｃＨ）がカソードの電位（この時点では、略０Ｖ）よりも高くなる。したがって、ダイオードＤ４に電流が流れる。つまり、コンデンサ３４の高電位端子３４Ｈから、ダイオードＤ４とゲート配線４０を介して、第１スイッチング素子１１のゲートｇ１と第２スイッチング素子１２のゲートｇ２に向かってゲート電流が流れる。この電流は抵抗を介さずに流れるので、第１スイッチング素子１１のゲートｇ１の電位Ｖｇ１が高速で電位Ｖｇｓ−ＶＦ２−ＶＦ３−ＶＦ４まで上昇する。なお、電圧ＶＦ４は、ダイオードＤ４の順方向電圧降下である。上述したように、第１スイッチング素子１１のゲート閾値Ｖｔｈ１は第２スイッチング素子１２のゲート閾値Ｖｔｈ２と等しい。また、上昇後のゲート電位Ｖｇ１（＝Ｖｇｓ−ＶＦ２−ＶＦ３−ＶＦ４）は、ゲート閾値Ｖｔｈ２よりも小さい。したがって、上昇後のゲート電位Ｖｇ１は、ゲート閾値Ｖｔｈ１よりも小さい。したがって、タイミングｔ１においては、第１スイッチング素子１１はまだオンしない。また、第２スイッチング素子１２のゲートｇ２の電位も、ゲートｇ１の電位と同様に上昇する。

その後、ゲート電位制御装置３０からゲート抵抗Ｒｇを介してゲートｇ１に流れる電流によって、ゲートｇ１が緩やかに充電される。このため、タイミングｔ１以降に、ゲート電位Ｖｇ１が緩やかに上昇する。

その後、タイミングｔ２において、第１スイッチング素子１１のゲートｇ１の電位Ｖｇ１が、第１スイッチング素子１１のゲート閾値Ｖｔｈ１に達する。すると、第１スイッチング素子１１がオンし、第１スイッチング素子１１に電流Ｉｄが流れ始める。上述したように、第１スイッチング素子１１のゲート閾値Ｖｔｈ１と第２スイッチング素子１２のゲート閾値Ｖｔｈ２は等しい。したがって、第１スイッチング素子１１のオンと同時に第２スイッチング素子１２もオンする。このため、タイミングｔ２において、第２スイッチング素子１２のソース電位Ｖｓ２が０Ｖまで上昇する。

タイミングｔ２以降も、第１スイッチング素子１１のゲートｇ１は、ゲート電位制御装置３０から供給されるゲート電流によって充電され続ける。このため、タイミングｔ２以降に、ゲート電位Ｖｇ１は、ミラー電圧Ｖｍｒを経て目標電圧Ｖｏｎ１まで上昇する。

また、タイミングｔ２において第１スイッチング素子１１がオンすると、電流Ｉｄが上昇する。電流Ｉｄは、タイミングｔ２の直後のタイミングｔ３においてピーク値Ｉｐを形成し、その後、ピーク値Ｉｐよりも低い値で略安定する。つまり、タイミングｔ３において、大きいサージ電流が瞬間的に流れる。サージ電流の大きさＩｐ１は、第１スイッチング素子１１がオンするタイミングｔ２におけるゲート電位Ｖｇ１の上昇速度によって変化する。タイミングｔ２におけるゲート電位Ｖｇ１の上昇速度が速いほど、サージ電流の大きさＩｐ１が大きくなる。本実施例では、タイミングｔ２においてはゲート抵抗Ｒｇを介してゲートｇ１が充電されているので、タイミングｔ２におけるゲート電位Ｖｇ１の上昇速度がそれほど速くない。したがって、サージ電流の大きさＩｐが比較的小さい。

以上に説明したように、このスイッチング回路１０では、タイミングｔ１において、コンデンサ３４の両端間に印加される電圧ＶＣによってゲート抵抗Ｒｇを介さずに第１スイッチング素子１１のゲートｇ１を充電する。これによって、ゲート電位Ｖｇ１を高速で上昇させる。タイミングｔ０〜ｔ１においてコンデンサ３４の両端間に印加される電圧Ｖｇｓ−ＶＦ２−ＶＦ３は、第２スイッチング素子１２のゲート閾値Ｖｔｈ２より小さい。このため、タイミングｔ１において第１スイッチング素子１１のゲート電位Ｖｇ１が高速で上昇しても、第１スイッチング素子１１はオンしない。したがって、タイミングｔ１では、第１スイッチング素子１１にはサージ電流が流れない。その後、ゲート電位制御装置３０がゲート抵抗Ｒｇを介して第１スイッチング素子１１のゲートｇ１を充電する。タイミングｔ２において、第１スイッチング素子１１のゲート電位Ｖｇ１がゲート閾値Ｖｔｈ１を超える。すると、第１スイッチング素子１１がオンし、電流Ｉｄが流れる。タイミングｔ２においては、ゲート電位Ｖｇ１の上昇速度はあまり速くない。したがって、サージ電流を抑制することができる。このように、このスイッチング回路１０では、第１スイッチング素子１１のゲート電位Ｖｇ１をゲート閾値Ｖｔｈ１よりも低い範囲において高速で上昇させるため、ゲート抵抗Ｒｇを介した電流のみによってゲートｇ１を充電する場合に比べて、ゲートｇ１を高速で充電することができる。また、第１スイッチング素子１１のゲート電位Ｖｇ１がゲート閾値Ｖｔｈ１を超えるタイミングにおいては、ゲート抵抗Ｒｇを介してゲートｇ１を充電するので、サージ電流を抑制することができる。

次に、実施例２のスイッチング回路について説明する。図３に示すように、実施例２のスイッチング回路は、実施例１のスイッチング回路１０の構成に加えて、電圧監視装置５０と抵抗Ｒｓをさらに有している。それ以外の構成は、実施例１と同様である。

抵抗Ｒｓは、ダイオードＤ１のカソードと配線４２の間に挿入されている。

電圧監視装置５０は、ダイオードＤ１のカソードと抵抗Ｒｓの一端に接続されている。電圧監視装置５０は、ダイオードＤ１のカソードの電位Ｖａを検出する。

図４は、実施例２のスイッチング回路の動作を示している。図４と図２を比較すると明らかなように、実施例２において、信号Ｖｉｎ１、信号Ｖｉｎ２、電圧ＶｃＬ、電圧ＶｃＨ、電流Ｉｄ、電圧Ｖｄ及び電圧Ｖｇ１は実施例１と同様に変化する。このため、電位Ｖａ、Ｖｓ２について以下に説明する。

図４のタイミングｔ０からタイミングｔ２の間の期間においては、定電流源３２と直流電源３３によって第２スイッチング素子１２のソースｓ２に０Ｖより低い電位が印加される。このため、ダイオードＤ１はオフしている。このため、抵抗Ｒｓに電流が流れない。したがって、電位Ｖａは接地電位（０Ｖ）となっている。その後、タイミングｔ２において、第１スイッチング素子１１がオンし、第２スイッチング素子１２に第１スイッチング素子１１に流れる電流Ｉｄに略比例する電流が流れる。この電流は、定電流源３２の設定電流よりも大きい電流である。したがって、この電流は、主に、ダイオードＤ１と抵抗Ｒｓを通って流れる。第１スイッチング素子１１に流れる電流が増加するのに従って、第２スイッチング素子１２に流れる電流も増加する。第２スイッチング素子１２に流れる電流が増加すると、ゲート抵抗Ｒｇの両端間に生じる電位差が増加し、電位Ｖａが上昇する。したがって、タイミングｔ２以降に、電位Ｖａが上昇する。また、第２スイッチング素子１２のソース電位Ｖｓ２は、電位ＶａよりもダイオードＤ１の順方向電圧降下ＶＦ１だけ高い電位となる。したがって、電位Ｖａと電位Ｖｓ２が、電流Ｉｄに応じて変化する。電圧監視装置５０は、電位Ｖａを監視する。上述したように、電位Ｖａは第２スイッチング素子１２に流れる電流に比例し、第２スイッチング素子１２に流れる電流は第１スイッチング素子１１に流れる電流Ｉｄに比例する。すなわち、電位Ｖａは電流Ｉｄに比例する。したがって、電圧監視装置５０によって、電流Ｉｄを検出することができる。

上述した実施例２において、電流Ｉｄが流れているときに第１スイッチング素子１１のソース電位Ｖｓ１と第２スイッチング素子１２のソース電位Ｖｓ２の差が大きいと、電圧監視装置５０による電流Ｉｄの検出精度が悪化する。実施例２において、第１スイッチング素子１１のソース電位Ｖｓ１は接地電位（０Ｖ）であり、第２スイッチング素子１２のソース電位Ｖｓ２はダイオードＤ１の順方向電圧降下ＶＦ１と、抵抗Ｒｓによる降下電圧との和である。実施例３では、ソース電位Ｖｓ２の電位がソース電位Ｖｓ１により近い電位とすることが可能な構成を提供する。

実施例３のスイッチング回路では、図５に示すように、実施例２のスイッチング回路のダイオードＤ１に代えて、第４スイッチング素子１４が挿入されている。それ以外の構成は、実施例２と同様である。第４スイッチング素子１４は、ｐチャネル型ＭＯＳＦＥＴである。第４スイッチング素子１４のドレインｄ４は、第２スイッチング素子１２のソースｓ２に接続されている。第４スイッチング素子１４のソースｓ４は、抵抗Ｒｓを介して配線４２に接続されている。第４スイッチング素子１４のゲートｇ４には、ゲート電位制御装置３０が接続されており、第３信号Ｖｉｎ３が入力される。また、第４スイッチング素子１４に対して逆並列にダイオード２４が接続されている。すなわち、ダイオード２４のアノードが第４スイッチング素子１４のドレインｄ４に接続されている。ダイオード２４のカソードが第４スイッチング素子１４のソースｓ４に接続されている。なお、第４スイッチング素子１４は、ｎチャネル型ＭＯＳＦＥＴであってもよい。

図６は、実施例３のスイッチング回路の動作を示している。図６と図４を比較すると明らかなように、実施例３のスイッチング回路では、ソース電位Ｖｓ２と電位Ｖａの波形が実施例２と異なっている。実施例３では、タイミングｔ０からタイミングｔ１の間の期間において第３信号Ｖｉｎ３が０Ｖとなっており、第４スイッチング素子１４がオフしている。また、タイミングｔ１以降の期間において第３信号Ｖｉｎ３が第３オン電位Ｖｏｎ３となっており、第４スイッチング素子１４がオンしている。第４スイッチング素子１４がオンしている期間は実施例２においてダイオードＤ１がオンしている期間と等しく、第４スイッチング素子１４がオフしている期間は実施例２においてダイオードＤ１がオフしている期間と等しい。したがって、実施例３のスイッチング回路は、実施例２のスイッチング回路と略同様に動作する。

実施例３において、第１スイッチング素子１１のソース電位Ｖｓ１は接地電位（０Ｖ）であり、第２スイッチング素子１２のソース電位Ｖｓ２は第４スイッチング素子１４による降下電圧と、抵抗Ｒｓによる降下電圧との和である。第４スイッチング素子１４の降下電圧は、実施例２のダイオードＤ１の降下電圧よりも小さい。したがって、実施例３では、実施例２よりも、ソース電位Ｖｓ２の電位をソース電位Ｖｓ１により近い電位とすることができる。このため、電圧監視装置５０により監視される電位Ｖａから、第１スイッチング素子１１を流れる電流Ｉｄの大きさを検出する精度を向上させることができる。

次に、実施例４のスイッチング回路について説明する。上述した実施例１では、タイミングｔ１において、第１スイッチング素子１１のゲートｇ１を高速で充電する際にゲートｇ１に印加される電圧が、第２スイッチング素子１２のゲート‐ソース間電位Ｖｇｓから、ダイオードＤ２〜Ｄ４の順方向電圧降下ＶＦ２〜ＶＦ４の分だけ低下する。このため、第１スイッチング素子１１のゲートｇ１の電位Ｖｇ１を高速で上昇させる効率が悪化する。

実施例４では、図７に示すように、実施例１のダイオードＤ２，Ｄ３に代えて、抵抗Ｒ２，Ｒ３が挿入されている。それ以外の構成については実施例１と同様である。

図８は、実施例４のスイッチング回路の動作を示している。実施例４では、コンデンサ３４の両端間に印加される電圧ＶＣと第１スイッチング素子１１のゲートｇ１に高速で充電される電圧の大きさが実施例１と異なっている。タイミングｔ０では、タイミングｔ０において、低電位端子３４Ｌは、抵抗Ｒ２を介して第２スイッチング素子１２のソースｓ２に接続されているため、その電位ＶｃＬは−Ｖｇｓとなる。高電位端子３４Ｈは、抵抗Ｒ３を介して第１スイッチング素子１１のソースｓ１に接続されているため、その電位ＶｃＨは、すなわち、タイミングｔ０においてコンデンサ３４の両端間に印加される電圧ＶＣはＶｇｓとなる。０Ｖとなる。したがって、タイミングｔ１において、第１スイッチング素子１１のゲートｇ１に印加される電圧はＶｇｓ−ＶＦ４となる。このように、実施例１と比較して、第１スイッチング素子１１のゲートｇ１を高速で充電する際にゲートｇ１に印加する電圧をＶＦ２＋ＶＦ３の分、上昇させることができる。このため、実施例１と比較して、第１スイッチング素子１１のゲートｇ１を高速で充電することが可能となる。なお、実施例４では、ダイオードＤ２，Ｄ３に代えて、抵抗Ｒ２，Ｒ３を用いたが、いずれか一方のみをダイオードから抵抗に代える構成としてもよい。

次に、実施例５のスイッチング回路について説明する。図９に示すように、実施例５では、実施例１のダイオードＤ２に代えて第５スイッチング素子１５が、ダイオードＤ３に代えて第６スイッチング素子１６が、ダイオードＤ４に代えて第７スイッチング素子１７がそれぞれ挿入されている。それ以外の構成については、実施例１と同様である。

第５スイッチング素子１５及び第７スイッチング素子１７はｐチャネル型ＭＯＳＦＥＴである。第６スイッチング素子１６はｎチャネル型ＭＯＳＦＥＴである。第５スイッチング素子１５のソースｓ５は、第２スイッチング素子１２のソースｓ２、ダイオードＤ１のアノード、及び、定電流源３２の負極に接続されている。第５スイッチング素子１５のドレインｄ５は、コンデンサ３４の低電位端子３４Ｌに接続されている。第６スイッチング素子１６のドレインｄ６は、コンデンサ３４の高電位端子３４Ｈに接続されている。第６スイッチング素子１６のソースｓ６は、配線４２に接続されている。第７スイッチング素子１７のソースｓ７は、ゲート配線４０に接続されている。第７スイッチング素子１７のドレインｄ７は、コンデンサ３４の高電位端子３４Ｈと第６スイッチング素子１６のドレインｄ６に接続されている。また、第５スイッチング素子１５に対して、逆並列にダイオード２５が接続されている。第６スイッチング素子１６に対して、逆並列にダイオード２６が接続されている。第７スイッチング素子１７に対して、逆並列にダイオード２７が接続されている。第５スイッチング素子１５のゲートｇ５には、ゲート電位制御装置３０が接続されており、第４信号Ｖｉｎ４が入力される。第６スイッチング素子１６のゲートｇ６には、ゲート電位制御装置３０が接続されており、第５信号Ｖｉｎ５が入力される。第７スイッチング素子１７のゲートｇ７には、ゲート電位制御装置３０が接続されており、第６信号Ｖｉｎ６が入力される。なお、第５スイッチング素子１５は、ｎチャネル型ＭＯＳＦＥＴでもよい。第６スイッチング素子１６は、ｐチャネル型ＭＯＳＦＥＴでもよい。第７スイッチング素子１７は、ｎチャネル型ＭＯＳＦＥＴでもよい。

図１０は、実施例５のスイッチング回路の動作を示している。第１信号Ｖｉｎ１、第２信号Ｖｉｎ２及び第３信号Ｖｉｎ３の動作は、実施例１と同様に変化する。図１０のタイミングｔ０からタイミングｔ１の間の期間においては、第４信号Ｖｉｎ４が第４オン電位Ｖｏｎ４、第５信号Ｖｉｎ５が第５オン電位Ｖｏｎ５、第６信号Ｖｉｎ６が０Ｖとなっている。このため、第５スイッチング素子１５と第６スイッチング素子１６がオンしており、第７スイッチング素子１７がオフしている。したがって、コンデンサ３４の低電位端子３４Ｌの電位ＶｃＬが第５スイッチング素子１５を介して−Ｖｇｓとなり、コンデンサ３４の高電位端子３４Ｈの電位ＶｃＨが第６スイッチング素子１６を介して０Ｖとなる。すなわち、コンデンサ３４の両端間に印加される電圧はＶｇｓとなっている。

その後、タイミングｔ１において、第４信号Ｖｉｎ４が０Ｖに上昇し、第５信号Ｖｉｎ５が０Ｖに低下し、第６信号Ｖｉｎ６が第６オン電位Ｖｏｎ６に低下する。これにより、第５スイッチング素子１５と第６スイッチング素子１６がオフし、第７スイッチング素子１７がオンする。タイミングｔ１においては、同時に第３スイッチング素子１３がオンする。このため、コンデンサ３４の低電位端子３４Ｌの電位ＶｃＬは接地電位（０Ｖ）まで上昇すると共に、高電位端子３４Ｈの電位ＶｃＨも上昇し、その電位ＶｃＨがＶｇｓとなる。その後、コンデンサ３４の高電位端子３４Ｈから、第７スイッチング素子１７とゲート配線４０を介して、第１スイッチング素子１１のゲートｇ１と第２スイッチング素子１２のゲートｇ２に向かってゲート電流が流れる。これにより、第１スイッチング素子１１のゲートｇ１の電位Ｖｇ１が高速で電位Ｖｇｓまで上昇する。電位Ｖｇｓは第１スイッチング素子１１のゲート閾値Ｖｔｈ１と略同一の値となっている。このため、タイミングｔ１において、第１スイッチング素子１１がオンし、電流Ｉｄが流れ始める。その後、タイミングｔ１´において、第６信号Ｖｉｎ６が第６オン電位Ｖｏｎ６から０Ｖに上昇する。これにより、再び第７スイッチング素子１７がオフする。タイミングｔ１´以降は、第１信号Ｖｉｎ１によりゲート抵抗Ｒｇを介して流れる電流のみでゲートｇ１が充電される。実施例５のタイミングｔ１以降の動作は、実施例１のタイミングｔ２以降の動作と略同様である。

実施例５では、コンデンサ３４の両端間に印加される電圧が実施例４と同様にＶｇｓとなる。加えて、実施例５では、タイミングｔ１において、ダイオードＤ４の代わりに第７スイッチング素子１７を介して、この電圧Ｖｇｓが第１スイッチング素子１１のゲートｇ１に印加される。このため、他の実施例と比較して、ゲートｇ１を高速で充電する際にゲートｇ１に印加する電圧をダイオードＤ４の順方向電圧降下ＶＦ４の分、上昇させることができる。したがって、第１スイッチング素子１１のゲートｇ１の電位Ｖｇ１を高速で上昇させる効率を向上させることができる。なお、実施例５では、ダイオードＤ２，Ｄ３，Ｄ４に代えて、スイッチング素子１５、１６，１７を用いたが、いずれか１つまたは２つをダイオードからスイッチング素子に代える構成としてもよい。

次に、実施例６のスイッチング回路について説明する。図１１に示すように、実施例６では、実施例１の構成に加えて、直列に接続されたｎ個のダイオードＤ５_１〜Ｄ５_ｎをさらに有している。それ以外の構成については、実施例１と同様である。ダイオードＤ５_１のアノードは第２スイッチング素子１２のソースｓ２に接続されている。ダイオードＤ５_ｎのカソードは、ダイオードＤ２のカソードと定電流源３２の負極に接続されている。ｎ個のダイオードＤ５_１〜Ｄ５_ｎの順方向電圧降下ＶＦ５の和は、ＶＦ２＋ＶＦ３＋ＶＦ４より小さい。すなわち、ｎ（ＶＦ５）＜ＶＦ２＋ＶＦ３＋ＶＦ４の関係が成立している。

実施例６のスイッチング回路の動作について説明する。実施例６では、コンデンサ３４の両端間に印加される電圧ＶＣと第１スイッチング素子１１のゲートｇ１に高速で充電される電圧の大きさが実施例１と異なっている。実施例６では、図２におけるタイミングｔ０からタイミングのｔ１の間の期間において、コンデンサ３４の両端間に印加される電圧ＶＣがＶｇｓ−ＶＦ２−ＶＦ３＋ｎ（ＶＦ５）となる。このため、タイミングｔ１において、第１スイッチング素子１１のゲートｇ１に印加される電圧がＶｇｓ−ＶＦ２−ＶＦ３＋ｎ（ＶＦ５）−ＶＦ４となる。

実施例６では、実施例１と比較して、タイミングｔ１において、第１スイッチング素子１１のゲートｇ１に印加される電圧がｎ（ＶＦ５）だけ高くなる。このため、第１スイッチング素子１１のゲートｇ１の電位Ｖｇ１を高速で上昇させる効率を向上させることができる。

次に、実施例７のスイッチング回路について説明する。図１２に示すように、実施例７では、実施例１のダイオードＤ２が直列にｎ個接続された構成となっている。それ以外の構成については、実施例１と同様である。

実施例７のスイッチング回路の動作について説明する。実施例７では、コンデンサ３４の両端間に印加される電圧ＶＣと第１スイッチング素子１１のゲートｇ１に高速で充電される電圧の大きさが実施例１と異なっている。実施例７では、図２におけるタイミングｔ０からタイミングｔ１の間の期間において、コンデンサ３４の両端間に印加される電圧ＶＣがＶｇｓ−ｎ（ＶＦ２）−ＶＦ３となる。このため、タイミングｔ１において、第１スイッチング素子１１のゲートｇ１に印加される電圧がＶｇｓ−ｎ（ＶＦ２）−ＶＦ３−ＶＦ４となる。

実施例７では、実施例１と比較して、タイミングｔ１において、第１スイッチング素子１１のゲートｇ１に印加される電圧が（ｎ−１）ＶＦ２だけ低くなる。このため、ダイオードＤ２の数を調節することで、第１スイッチング素子１１のゲートｇ１の電位Ｖｇ１を上昇させる速度を制御することができる。

各実施例の構成要素と請求項の構成要素との関係について説明する。実施例の第１オフ電位Ｖｏｆｆ１は、請求項の第１電位の一例である。実施例の第１オン電位Ｖｏｎ１は、請求項の第２電位の一例である。実施例１のダイオードＤ２，Ｄ３，Ｄ４及び第３スイッチング素子１３は、請求項の切換回路の一例である。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：スイッチング回路
１１：第１スイッチング素子
１２：第２スイッチング素子
１３：第３スイッチング素子
１４：第４スイッチング素子
１５：第５スイッチング素子
１６：第６スイッチング素子
１７：第７スイッチング素子
３０：ゲート電位制御装置
３２：定電流源
３３：直流電源
３４：コンデンサ
４０：ゲート配線
４２：配線
５０：電圧監視装置
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５：ダイオード
Ｒｇ：ゲート抵抗

Claims

スイッチング素子をスイッチングさせるスイッチング回路であって、
第１スイッチング素子と、
前記第１スイッチング素子と同一のチップに形成されており、ドレインが前記第１スイッチング素子のドレインに接続されており、ゲートが前記第１スイッチング素子のゲートに接続されており、前記第１スイッチング素子に主電流が流れるときに前記主電流よりも小さい電流が流れる第２スイッチング素子と、
前記第１スイッチング素子のゲート及び前記第２スイッチング素子のゲートにゲート抵抗を介して接続されており、前記第１スイッチング素子及び前記第２スイッチング素子のゲート電位を第１電位と第２電位とに変化させるゲート電位制御装置と、
前記第２スイッチング素子のソースに前記第１スイッチング素子のソースよりも低い低電位を印加する定電流源と、
コンデンサと、
切換回路、
を有しており、
前記第１電位が、前記第１スイッチング素子をオフさせる電位であり、
前記第２電位が、前記第１スイッチング素子をオンさせる電位であり、
前記第１スイッチング素子のゲート閾値が、前記第１スイッチング素子のミラー電圧よりも低く、
前記ゲート電位制御装置が前記第１電位を印加しているときに、前記切換回路が前記コンデンサの低電位端子を前記第１スイッチング素子の前記ソースの電位よりも低い電位に接続し、前記定電流源が前記第２スイッチング素子の前記ソースに前記低電位を印加することにより前記第２スイッチング素子がオンし、前記第２スイッチング素子及び前記定電流源を介して流れる電流が前記コンデンサを充電することによって前記コンデンサの高電位端子と前記低電位端子の間に前記ゲート閾値よりも小さい電圧が印加され、
前記ゲート電位制御装置が前記ゲート電位を前記第１電位から前記第２電位に引き上げるときに、前記切換回路が、前記低電位端子を前記第１スイッチング素子のソースに電気的に接続するとともに、前記高電位端子を前記ゲート抵抗を介さずに前記第１スイッチング素子の前記ゲートに電気的に接続する、
スイッチング回路。