JP6697410B2 - メモリシステムおよび制御方法 - Google Patents
メモリシステムおよび制御方法 Download PDFInfo
- Publication number
- JP6697410B2 JP6697410B2 JP2017055004A JP2017055004A JP6697410B2 JP 6697410 B2 JP6697410 B2 JP 6697410B2 JP 2017055004 A JP2017055004 A JP 2017055004A JP 2017055004 A JP2017055004 A JP 2017055004A JP 6697410 B2 JP6697410 B2 JP 6697410B2
- Authority
- JP
- Japan
- Prior art keywords
- amount
- memory
- threshold
- garbage collection
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
- G06F12/0269—Incremental or concurrent garbage collection, e.g. in real-time systems
- G06F12/0276—Generational garbage collection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Description
図1は、第1の実施形態のメモリシステムの構成例を示す図である。メモリシステム1は、ホスト(Host)2と所定の通信インタフェースで接続される。ホスト2は、例えばパーソナルコンピュータ、携帯情報端末、またはサーバなどが該当する。メモリシステム1は、ホスト2からアクセス要求(リード要求およびライト要求)を受け付けることができる。各アクセス要求は、アクセス先を示す論理アドレスを伴う。論理アドレスは、メモリシステム1がホスト2に提供する論理アドレス空間内の位置を示す。メモリシステム1は、ライト要求とともに、書き込み対象のデータを受け付ける。
第2の実施形態のメモリシステム1の動作は、CPU21が、余裕容量に代えて、ユーザ領域サイズから有効データの量を減算して得られる量を用いて閾値Thを演算する点を除き、第1の実施形態と同様である。第2の実施形態では、ユーザ領域サイズから有効データの量を減算して得られる量に応じて閾値Thを設定する。
Claims (11)
- ホストに接続可能なメモリシステムであって、
前記ホストから送られてきたデータが格納される記憶領域を有する不揮発性のメモリと、
前記ホストと前記メモリとの間のデータ転送を実行し、前記記憶領域の空き領域の量が閾値より小さい場合にガベージコレクションの実行を開始し、複数のタイミングで余裕容量を取得し、前記閾値が取得した前記余裕容量を超えないように前記閾値を設定する、メモリコントローラと、
を備えることを特徴とするメモリシステム。 - 前記メモリコントローラは、前記余裕容量に0より大きく1以下の固定値を乗算し、乗算によって得られた値を前記閾値として設定する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記メモリコントローラは、前記記憶領域の空き領域の量が前記閾値より小さい場合に前記データ転送と前記ガベージコレクションとを並行して実行し、前記記憶領域の空き領域の量が小さいほど前記ガベージコレクションの実行比率を大きくし、前記記憶領域の空き領域の量が大きいほど前記ガベージコレクションの実行比率を小さくする、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記メモリコントローラは、前記記憶領域の空き領域の量に応じて前記ガベージコレクションの実行比率を段階的または連続的に変化させる、
ことを特徴とする請求項3に記載のメモリシステム。 - 前記メモリコントローラは、前記記憶領域の空き領域の量が前記閾値より大きい場合に前記ガベージコレクションを実行しない、
ことを特徴とする請求項1に記載のメモリシステム。 - ホストに接続可能なメモリシステムであって、
前記ホストから送られてきたデータが格納される記憶領域を有する不揮発性のメモリと、
前記ホストと前記メモリとの間のデータ転送を実行し、前記記憶領域の空き領域の量が閾値より小さい場合にガベージコレクションを実行し、前記閾値が前記記憶領域の容量から前記記憶領域に格納された有効データの量である第1量を減算して得られる第2量を超えないように前記閾値を調整する、メモリコントローラと、
を備えることを特徴とするメモリシステム。 - 前記メモリコントローラは、前記第2量に0より大きく1以下の固定値を乗算し、乗算によって得られた値を前記閾値として設定する、
ことを特徴とする請求項6に記載のメモリシステム。 - 前記メモリコントローラは、前記記憶領域の空き領域の量が前記閾値より小さい場合に前記データ転送と前記ガベージコレクションとを並行して実行し、前記記憶領域の空き領域の量が小さいほど前記ガベージコレクションの実行比率を大きくし、前記記憶領域の空き領域の量が大きいほど前記ガベージコレクションの実行比率を小さくする、
ことを特徴とする請求項6に記載のメモリシステム。 - 前記メモリコントローラは、前記ガベージコレクションの実行比率を段階的または連続的に変化させる、
ことを特徴とする請求項8に記載のメモリシステム。 - 前記メモリコントローラは、前記記憶領域の空き領域の量が前記閾値より大きい場合に前記ガベージコレクションを実行しない、
ことを特徴とする請求項6に記載のメモリシステム。 - ホストから送られてきたデータが格納される記憶領域を有する不揮発性のメモリを制御するメモリコントローラによる制御方法であって、
前記ホストと前記メモリとの間のデータ転送を実行し、
前記記憶領域の空き領域の量が閾値より小さい場合にガベージコレクションの実行を開始し、
複数のタイミングで余裕容量を取得し、前記閾値が取得した前記余裕容量を超えないように前記閾値を設定する、
を備えることを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017055004A JP6697410B2 (ja) | 2017-03-21 | 2017-03-21 | メモリシステムおよび制御方法 |
US15/700,311 US20180276123A1 (en) | 2017-03-21 | 2017-09-11 | Memory system and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017055004A JP6697410B2 (ja) | 2017-03-21 | 2017-03-21 | メモリシステムおよび制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018156600A JP2018156600A (ja) | 2018-10-04 |
JP6697410B2 true JP6697410B2 (ja) | 2020-05-20 |
Family
ID=63582643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017055004A Active JP6697410B2 (ja) | 2017-03-21 | 2017-03-21 | メモリシステムおよび制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180276123A1 (ja) |
JP (1) | JP6697410B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180093152A (ko) * | 2017-02-09 | 2018-08-21 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20200085513A (ko) | 2019-01-07 | 2020-07-15 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 |
KR20200114009A (ko) * | 2019-03-27 | 2020-10-07 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
JP7401193B2 (ja) | 2019-04-17 | 2023-12-19 | キヤノン株式会社 | 情報処理装置及びその制御方法並びにプログラム |
JP7467064B2 (ja) * | 2019-10-17 | 2024-04-15 | キオクシア株式会社 | メモリシステムおよびガベッジコレクション制御方法 |
JP2022100031A (ja) * | 2020-12-23 | 2022-07-05 | キヤノン株式会社 | 処理装置、装置、システム、方法およびプログラム |
US11579794B2 (en) * | 2021-01-13 | 2023-02-14 | EMC IP Holding Company LLC | Garbage collection based on cloud storage capacity |
CN112988068B (zh) * | 2021-03-10 | 2023-03-10 | 深圳宏芯宇电子股份有限公司 | 存储器控制方法、存储器存储装置及存储器控制器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222985A (ja) * | 1993-01-26 | 1994-08-12 | Oki Electric Ind Co Ltd | メモリ制御装置 |
JP2011192260A (ja) * | 2010-02-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置 |
US8713268B2 (en) * | 2010-08-05 | 2014-04-29 | Ut-Battelle, Llc | Coordinated garbage collection for raid array of solid state disks |
US8601311B2 (en) * | 2010-12-14 | 2013-12-03 | Western Digital Technologies, Inc. | System and method for using over-provisioned data capacity to maintain a data redundancy scheme in a solid state memory |
US9158670B1 (en) * | 2011-06-30 | 2015-10-13 | Western Digital Technologies, Inc. | System and method for dynamically adjusting garbage collection policies in solid-state memory |
US9158700B2 (en) * | 2012-01-20 | 2015-10-13 | Seagate Technology Llc | Storing cached data in over-provisioned memory in response to power loss |
US8799561B2 (en) * | 2012-07-27 | 2014-08-05 | International Business Machines Corporation | Valid page threshold based garbage collection for solid state drive |
US9141532B2 (en) * | 2012-12-26 | 2015-09-22 | Western Digital Technologies, Inc. | Dynamic overprovisioning for data storage systems |
JP6008325B2 (ja) * | 2013-05-17 | 2016-10-19 | 学校法人 中央大学 | データ記憶システムおよびその制御方法 |
US9891825B2 (en) * | 2015-01-23 | 2018-02-13 | Toshiba Memory Corporation | Memory system of increasing and decreasing first user capacity that is smaller than a second physical capacity |
-
2017
- 2017-03-21 JP JP2017055004A patent/JP6697410B2/ja active Active
- 2017-09-11 US US15/700,311 patent/US20180276123A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2018156600A (ja) | 2018-10-04 |
US20180276123A1 (en) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6697410B2 (ja) | メモリシステムおよび制御方法 | |
US11880602B2 (en) | Data writing method and storage device | |
US11355197B2 (en) | Memory system with nonvolatile cache and control method thereof | |
US11237769B2 (en) | Memory system and method of controlling nonvolatile memory | |
JP5443384B2 (ja) | ホスト書き込み動作とキャッシュフラッシングとのバランスをとるための方法およびシステム | |
US11372753B2 (en) | Memory system and method | |
JP4844639B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US10949355B2 (en) | Methods and apparatus for workload based dynamic cache control in SSD | |
JP7490469B2 (ja) | ストレージデバイス、ストレージシステム及び制御方法 | |
US11436136B2 (en) | Memory system including non-volatile buffer and control method thereof | |
US20100082917A1 (en) | Solid state storage system and method of controlling solid state storage system using a multi-plane method and an interleaving method | |
JP6139381B2 (ja) | メモリシステムおよび方法 | |
US10782909B2 (en) | Data storage device including shared memory area and dedicated memory area | |
US20200293221A1 (en) | Storage device and computing device including storage device | |
KR20100097456A (ko) | 메모리 시스템 및 그것의 플래시 변화 계층의 주소 할당 방법 | |
JP4666081B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US20230091792A1 (en) | Memory system and method of controlling nonvolatile memory | |
US20160027518A1 (en) | Memory device and method for controlling the same | |
US11755217B2 (en) | Memory system and method of controlling nonvolatile memory | |
US8671257B2 (en) | Memory system having multiple channels and method of generating read commands for compaction in memory system | |
US20190228827A1 (en) | Dynamic Management of a NAND Flash Memory | |
JP2023039459A (ja) | メモリシステムおよび方法 | |
JP2024085796A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6697410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |