JP4666081B2 - メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 - Google Patents
メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP4666081B2 JP4666081B2 JP2009027758A JP2009027758A JP4666081B2 JP 4666081 B2 JP4666081 B2 JP 4666081B2 JP 2009027758 A JP2009027758 A JP 2009027758A JP 2009027758 A JP2009027758 A JP 2009027758A JP 4666081 B2 JP4666081 B2 JP 4666081B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- empty
- logical
- specifying
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 146
- 238000000034 method Methods 0.000 title claims description 43
- 238000007726 management method Methods 0.000 claims description 98
- 238000012546 transfer Methods 0.000 claims description 65
- 238000013500 data storage Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000002950 deficient Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 206010010356 Congenital anomaly Diseases 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012005 ligant binding assay Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理手段と、
前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段とを備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる。
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成手段と、
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理手段と、
前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段とを備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる。
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップとを備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる。
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成ステップと
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップとを備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる。
ここで、優先順位が最上位の空きブロックであるPBN#753の物理ブロックの消去回数は1178回であり、優先順位が2番目の空きブロックであるPBN#228の物理ブロックの消去回数は1193回であり、以下、優先順位が下がるにつれて消去回数が増加していく。そして、優先順位が最下位の空きブロックであるPBN#38の物理ブロックの消去回数は2536回になっている。
Claims (5)
- ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理手段と、
前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段とを備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる
メモリコントローラ。 - ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成手段と、
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理手段と、
前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段とを備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる
メモリコントローラ。 - 請求項1又は2に記載のメモリコントローラと、このメモリコントローラにより制御される複数個のフラッシュメモリとを備えるフラッシュメモリシステム。
- ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するフラッシュメモリの制御方法であって、
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップとを備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる
フラッシュメモリの制御方法。 - ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するフラッシュメモリの制御方法であって、
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成ステップと
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップとを備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる
フラッシュメモリの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027758A JP4666081B2 (ja) | 2009-02-09 | 2009-02-09 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
US12/701,831 US8200892B2 (en) | 2009-02-09 | 2010-02-08 | Memory controller, memory system with memory controller, and method of controlling flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009027758A JP4666081B2 (ja) | 2009-02-09 | 2009-02-09 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010182268A JP2010182268A (ja) | 2010-08-19 |
JP4666081B2 true JP4666081B2 (ja) | 2011-04-06 |
Family
ID=42541321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027758A Active JP4666081B2 (ja) | 2009-02-09 | 2009-02-09 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8200892B2 (ja) |
JP (1) | JP4666081B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200828320A (en) * | 2006-12-28 | 2008-07-01 | Genesys Logic Inc | Method for performing static wear leveling on flash memory |
JP4952742B2 (ja) * | 2009-04-15 | 2012-06-13 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP5929485B2 (ja) * | 2012-05-08 | 2016-06-08 | ソニー株式会社 | 制御装置、記憶装置、データ書込方法 |
US20140052897A1 (en) * | 2012-08-17 | 2014-02-20 | Seagate Technology Llc | Dynamic formation of garbage collection units in a memory |
US9965199B2 (en) | 2013-08-22 | 2018-05-08 | Sandisk Technologies Llc | Smart dynamic wear balancing between memory pools |
KR102252419B1 (ko) * | 2014-01-09 | 2021-05-14 | 한국전자통신연구원 | 플래시 메모리 장치를 위한 주소변환 시스템 및 그 방법 |
JP5858081B2 (ja) * | 2014-03-27 | 2016-02-10 | Tdk株式会社 | メモリコントローラ、メモリシステム及びメモリ制御方法 |
US11783898B2 (en) * | 2014-09-18 | 2023-10-10 | Jonker Llc | Ephemeral storage elements, circuits, and systems |
US9830098B1 (en) * | 2016-07-11 | 2017-11-28 | Silicon Motion, Inc. | Method of wear leveling for data storage device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816482A (ja) * | 1994-06-29 | 1996-01-19 | Hitachi Ltd | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
JPH1091535A (ja) * | 1996-09-17 | 1998-04-10 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JP2002358233A (ja) * | 2001-05-31 | 2002-12-13 | Tdk Corp | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2004310650A (ja) * | 2003-04-10 | 2004-11-04 | Renesas Technology Corp | メモリ装置 |
JP2009003784A (ja) * | 2007-06-22 | 2009-01-08 | Toshiba Corp | 不揮発性メモリの制御装置及び制御方法及び記憶装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US6763424B2 (en) | 2001-01-19 | 2004-07-13 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
US6732221B2 (en) | 2001-06-01 | 2004-05-04 | M-Systems Flash Disk Pioneers Ltd | Wear leveling of static areas in flash memory |
US6985992B1 (en) | 2002-10-28 | 2006-01-10 | Sandisk Corporation | Wear-leveling in non-volatile storage systems |
US8112574B2 (en) * | 2004-02-26 | 2012-02-07 | Super Talent Electronics, Inc. | Swappable sets of partial-mapping tables in a flash-memory system with a command queue for combining flash writes |
JP2005190288A (ja) | 2003-12-26 | 2005-07-14 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
US7441067B2 (en) * | 2004-11-15 | 2008-10-21 | Sandisk Corporation | Cyclic flash memory wear leveling |
JP2007133683A (ja) | 2005-11-10 | 2007-05-31 | Sony Corp | メモリシステム |
US8060718B2 (en) * | 2006-06-20 | 2011-11-15 | International Business Machines | Updating a memory to maintain even wear |
US20080140918A1 (en) * | 2006-12-11 | 2008-06-12 | Pantas Sutardja | Hybrid non-volatile solid state memory system |
US9153337B2 (en) * | 2006-12-11 | 2015-10-06 | Marvell World Trade Ltd. | Fatigue management system and method for hybrid nonvolatile solid state memory system |
CN100538662C (zh) * | 2007-07-05 | 2009-09-09 | 炬力集成电路设计有限公司 | 一种基于局部采样的存储器的磨损平衡方法 |
US20090254729A1 (en) * | 2008-04-07 | 2009-10-08 | Skymedi Corporation | Method of wear leveling for a non-volatile memory |
TWI389125B (zh) * | 2008-07-18 | 2013-03-11 | A Data Technology Co Ltd | 記憶體儲存裝置及其控制方法 |
US8001318B1 (en) * | 2008-10-28 | 2011-08-16 | Netapp, Inc. | Wear leveling for low-wear areas of low-latency random read memory |
TWI375887B (en) * | 2008-10-31 | 2012-11-01 | A Data Technology Co Ltd | Flash memory device with wear-leveling mechanism and controlling method thereof |
-
2009
- 2009-02-09 JP JP2009027758A patent/JP4666081B2/ja active Active
-
2010
- 2010-02-08 US US12/701,831 patent/US8200892B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816482A (ja) * | 1994-06-29 | 1996-01-19 | Hitachi Ltd | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
JPH1091535A (ja) * | 1996-09-17 | 1998-04-10 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JP2002358233A (ja) * | 2001-05-31 | 2002-12-13 | Tdk Corp | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2004310650A (ja) * | 2003-04-10 | 2004-11-04 | Renesas Technology Corp | メモリ装置 |
JP2009003784A (ja) * | 2007-06-22 | 2009-01-08 | Toshiba Corp | 不揮発性メモリの制御装置及び制御方法及び記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US8200892B2 (en) | 2012-06-12 |
JP2010182268A (ja) | 2010-08-19 |
US20100205357A1 (en) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844639B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4666080B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4666081B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US8214579B2 (en) | Memory controller, flash memory system with memory controller, and method of controlling flash memory | |
US8219742B2 (en) | Memory controller, flash memory system with memory controller, and method of controlling flash memory | |
JP2011203916A (ja) | メモリコントローラ、および半導体記憶装置 | |
JP5093294B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4952740B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP5858081B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP4488048B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4821845B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4366420B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4636005B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4952742B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US8200890B2 (en) | Memory controller, flash memory system with memory controller, and method of controlling flash memory | |
JP4952741B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4241741B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4821844B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2010086106A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4569554B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2015191295A (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4666081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |