JP6694300B2 - 制御信号生成回路 - Google Patents

Description

本発明は、変動する電圧に基づいて制御信号を生成する制御信号生成回路に関する。

風力発電や太陽光発電のように、負荷装置に供給される電力を一定に維持することを保証できない発電装置がある。
そこで、特許文献１は、入力電圧がスレッショルド電圧より低いとき、負荷装置に入力される入力電流を遮断し、入力電圧がスレッショルド電圧より大きいとき、入力電流減の強弱を設定できる電圧変換装置を開示する。更に、特許文献１は、スレッショルド電圧と入力電流減の強弱の組み合わせの相違する複数の電圧変換装置を同一電流路上に配設したシステムを開示する。

特開２０１３−１２６２７７号公報

特許文献１に記載の電圧変換装置は、非反転増幅器を有している。その非反転入力端（＋入力）には分圧された入力電圧が入力される。そして、その反転入力端（−入力）に基準電位を入力することでスレッショルド電圧を設定し、その増幅度を変更することで出力である制御電位の変化率を変更する。制御電位は電圧変換回路に入力され、電圧変換回路は制御電位に応じて負荷装置への入力電流を出力する。
しかし、特許文献１に記載の制御電位生成回路は、可変の基準電位を出力する回路を必要とし、制御電位の変化率を増幅度で設定するため、変化率の設定に制限がある。

本発明の目的は、可変の基準電位を出力する回路が不要であり、制御信号の変化率を容易に設定することができる制御信号生成回路を提供することである。

上記目的を達成するために、本発明の制御信号生成回路は、
第１の電源ラインから供給される第１の電位と第２の電源ラインから供給される第２の電位との電位差である電圧を降下させる電圧分担素子と、
前記電圧分担素子によって降下させられた電圧を分圧し、信号電位を生成する第１の抵抗および第２の抵抗と、
第３の電源ラインと、
前記第１の電源ラインから供給される第１の電位と前記第２の電源ラインから供給される第２の電位とによって動作し、前記第２の電位との電位差が一定である第３の電位を前記第３の電源ラインに出力する定電圧生成部と、
前記第３の電源ラインと前記第２の電源ラインに直列に接続された第３の抵抗および第４の抵抗と、
前記第３の抵抗と前記第４の抵抗との接続部分に一端が接続された第５の抵抗と、
前記第３の電源ラインから供給される第３の電位と前記第２の電源ラインから供給される第２の電位とによって動作し、前記信号電位が非反転入力端に入力され、前記第３の抵抗と前記第４の抵抗と前記第５の抵抗との接続部分が反転入力端に接続されており、前記第５の抵抗の他端が出力端に接続されており、当該出力端から制御電位を出力する差動増幅器と、を備えることを特徴とする。

本発明によれば、可変の基準電位を出力する回路が不要であり、制御信号の変化率を容易に設定することができる。

本発明の第１の実施形態に係る制御信号生成回路の構成の一例を示す図である。 図１の制御信号生成回路における入力電圧と信号電位との関係の一例を示す図である。 本発明の第２の実施形態に係る制御信号生成回路の構成の一例を示す図である。 図３の制御信号生成回路における入力電圧と信号電位との関係の一例を示す図である。 本発明の第３の実施形態に係る制御信号生成回路の構成の一例を示す図である。 図５の制御信号生成回路における入力電圧と信号電位と制御電位との関係の一例を示す図である。

以下、本発明の実施形態に係る制御信号生成回路について図面を参照しながら詳細に説明する。なお、実施形態を説明する全図において、共通の構成要素には同一の符号を付し、繰り返しの説明を省略する。

図１は、本発明の第１の実施形態に係る制御信号生成回路１Ａの構成の一例を示す。
制御信号生成回路１Ａは、抵抗Ｒ１と、電圧分担素子であるチェナーダイオードＺＤと、抵抗Ｒ２とを有する。
制御信号生成回路１Ａは、第１の電源ラインである電源ラインＬ１と、第２の電源ラインである電源ラインＬ２とに接続される。
抵抗Ｒ１は、一端が電源ラインＬ１に接続されており、他端がチェナーダイオードＺＤのカソードに接続されている。チェナーダイオードＺＤのアノードは抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は電源ラインＬ２に接続されている。
制御信号生成回路１Ａは、チェナーダイオードＺＤのアノードと抵抗Ｒ２の一端の接続部分の電位を信号電位Ｖｓｉｇとして出力する。

電源ラインＬ１は、端子Ｔ１と端子Ｔ３に接続されている。電源ラインＬ２は、端子Ｔ２に接続されている。端子Ｔ１と端子Ｔ２は、発電装置等の電源に接続される。端子Ｔ１には、電源から第１の電位である電位Ｖ１が印加される。端子Ｔ２には、電源から第２の電位である電位Ｖ２が印加される。電位Ｖ１は正の電位であり、電位Ｖ２は０Ｖまたは負の電位である。電位Ｖ１と電位Ｖ２の電位差が入力電圧Ｖｉｎである。ただし、端子Ｔ１と端子Ｔ２に印加される電位Ｖ１と電位Ｖ２（入力電圧Ｖｉｎ）は変動する。
電源ラインＬ１と電源ラインＬ２の間には平滑用コンデンサＣ１が接続されている。平滑用コンデンサＣ１は、入力電圧Ｖｉｎの変動を平滑化する。

信号電位Ｖｓｉｇは、例えば電力調整部２に入力される。電力調整部２は電源ラインＬ２と端子Ｔ４の間に配設される。端子Ｔ３と端子Ｔ４には、様々な負荷装置が接続される。
電力調整部２は、端子Ｔ１と端子Ｔ２に接続された電源から端子Ｔ３と端子Ｔ４に接続された負荷装置に、信号電位Ｖｓｉｇのレベルに応じた大きさの電力を供給する。
電力調整部２は、例えば、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）回路とＮＭＯＳトランジスタにより構成することができる。ＰＷＭ回路は、信号電位Ｖｓｉｇのレベルに応じたパルスを生成する。ＮＭＯＳトランジスタは、ソースが電源ラインＬ２に接続され、ドレインが端子Ｔ４に接続される。ＮＭＯＳトランジスタのゲートには、ＰＷＭ回路の出力であるパルスが入力される。
なお、電力調整部２は、本発明の範囲外であるため、詳細な説明は省略する。また、電力調整部２は信号電位Ｖｓｉｇによって制御される回路や装置の一例であり、電源ラインＬ２と端子Ｔ４の間には他の回路や装置を配設することもできる。

図２は、図１の制御信号生成回路１Ａにおける入力電圧Ｖｉｎと信号電位Ｖｓｉｇとの関係の一例を示す。
チェナーダイオードＺＤはチェナー電圧（降伏電圧）だけ入力電圧Ｖｉｎを降下させる。抵抗Ｒ１と抵抗Ｒ２は降下した電圧を分圧して信号電位Ｖｓｉｇを生成する。
抵抗Ｒ１と抵抗Ｒ２の抵抗値をそれぞれｒ１とｒ２とすると、抵抗Ｒ１と抵抗Ｒ２による分圧比ａは次の（１）式で表される。そして、チェナーダイオードＺＤのチェナー電圧をＶｚｄとすると、信号電位Ｖｓｉｇは（２）式となる。

図２に示すように、信号電位Ｖｓｉｇは、Ｖｉｎ＝Ｖｚｄのとき０Ｖ（電位Ｖ２）であり、傾きａの直線である。
第１の実施形態に係る制御信号生成回路１Ａは、可変の基準電位を出力する回路が不要であり、適切な抵抗値の抵抗Ｒ１と抵抗Ｒ２を用いることにより、制御信号の変化率を容易に設定することができる。
なお、図１には、制御信号生成回路１ＡがチェナーダイオードＺＤを１個有する例を示したが、チェナーダイオードを複数個直列に接続することにより、チェナーダイオードに大きな電圧を分担させることができる。例えばチェナーダイオードのチェナー電圧が１００Ｖである場合にチェナーダイオードを２個直列に接続することにより、２個のチェナーダイオードに２００Ｖを分担させることができる。更に、電圧分担素子としてチェナーダイオードの代わりにシャントレギュレータを用い、電圧分担素子の分担する電圧を変更可能な構成とすることもできる。

図３は、本発明の第２の実施形態に係る制御信号生成回路１Ｂの構成の一例を示す。
制御信号生成回路１Ｂは、定電圧生成部３と、第３の電源ラインである電源ラインＬ３と、可変抵抗ＶＲ１と、電圧分担素子であるチェナーダイオードＺＤと、可変抵抗ＶＲ２と、差動増幅器４とを有する。
制御信号生成回路１Ｂは、第１の実施形態に係る入力電圧制御装置１Ａの抵抗Ｒ１と抵抗Ｒ２が可変抵抗ＶＲ１と可変抵抗ＶＲ２に置き換えられ、定電圧生成部３と電源ラインＬ３と差動増幅器４とが新たに付加されたものである。

可変抵抗ＶＲ１は、一端が電源ラインＬ１に接続されており、他端がチェナーダイオードＺＤのカソードに接続されている。チェナーダイオードＺＤのアノードは可変抵抗ＶＲ２の一端に接続されている。可変抵抗ＶＲ２の他端は電源ラインＬ２に接続されている。
チェナーダイオードＺＤのアノードと可変抵抗ＶＲ２の一端の接続部分の電位が信号電位Ｖｓｉｇである。

定電圧生成部３は、電源ラインＬ１と電源ラインＬ２から供給される電圧（入力電圧Ｖｉｎ）によって動作し、第３の電位である電位Ｖ３を出力端子Ｏｕｔから電源ラインＬ３に出力する。定電圧生成部２の出力、すなわち電位Ｖ３と電位Ｖ２との電位差（電圧）は、一定であって安定している。定電圧生成部３の構成は周知であって本発明の範囲外であるため、その説明は省略する。
差動増幅器４は、電源ラインＬ３と電源ラインＬ２から供給される電圧（電位Ｖ３と電位Ｖ２の電位差）によって動作する。差動増幅器４は、ボルテージフォロワを構成しており、非反転入力端に信号電位Ｖｓｉｇが入力され、出力端から制御電位Ｖｃｎｔを出力する。なお、信号電位Ｖｓｉｇは、電位Ｖ３と電位Ｖ２の間の電位である。また、信号電位Ｖｓｉｇと制御電位Ｖｃｎｔは同一の電位である。
制御信号生成回路１Ｂは、制御電位Ｖｃｎｔを出力する。図３の電力調整部２では、図１の電力調整部２と異なり、信号電位Ｖｓｉｇではなく、制御電位Ｖｃｎｔが入力される。

図４は、図３の制御信号生成回路１Ｂにおける入力電圧Ｖｉｎと信号電位Ｖｓｉｇとの関係の一例を示す。
チェナーダイオードＺＤはチェナー電圧だけ入力電圧Ｖｉｎを降下させる。可変抵抗ＶＲ１と可変抵抗ＶＲ２は降下した電圧を分圧して信号電位Ｖｓｉｇを生成する。
可変抵抗ＶＲ１と可変抵抗ＶＲ２の抵抗値をそれぞれｖｒ１とｖｒ２とすると、可変抵抗ＶＲ１と可変抵抗ＶＲ２による分圧比ｂは次の（３）式で表される。そして、チェナーダイオードＺＤのチェナー電圧をＶｚｄとすると、信号電位Ｖｓｉｇ１は（４）式となる。

可変抵抗ＶＲ１と可変抵抗ＶＲ２の抵抗値をそれぞれｖｒ１’とｖｒ２’に変更すると、可変抵抗ＶＲ１と可変抵抗ＶＲ２による分圧比ｃは次の（５）式で表される。そして、信号電位Ｖｓｉｇ２は（６）式となる。

図４に示すように、信号電位Ｖｓｉｇ１（＝制御電位Ｖｃｎｔ１）と信号電位Ｖｓｉｇ２（＝制御電位Ｖｃｎｔ２）は、Ｖｉｎ＝Ｖｚｄのとき０Ｖ（電位Ｖ２）であるが、それぞれ傾きｂと傾きｃの直線であって傾きが異なる。

第２の実施形態に係る制御信号生成回路１Ｂは、可変抵抗ＶＲ１と可変抵抗ＶＲ２の抵抗値を調整することにより、信号電位Ｖｓｉｇと制御電位Ｖｃｎｔの変化率を変更することができる。
なお、制御信号生成回路１Ａと同様に、制御信号生成回路１Ｂもチェナーダイオードを複数個直列に接続することにより、チェナーダイオードに大きな電圧を分担させることができる。例えばチェナーダイオードのチェナー電圧が１００Ｖである場合にチェナーダイオードを２個直列に接続することにより、２個のチェナーダイオードに２００Ｖを分担させることができる。更に、電圧分担素子としてチェナーダイオードの代わりにシャントレギュレータを用い、電圧分担素子の分担する電圧を変更可能な構成とすることもできる。

図５は、本発明の第３の実施形態に係る制御信号生成回路１Ｃの構成の一例を示す。
制御信号生成回路１Ｃは、定電圧生成部３と、第３の電源ラインである電源ラインＬ３と、可変抵抗ＶＲ１と、電圧分担素子であるチェナーダイオードＺＤと、可変抵抗ＶＲ２と、抵抗Ｒ３と、抵抗Ｒ４と、差動増幅器４と、抵抗Ｒ５とを有する。
第２の実施形態に係る入力電圧制御装置１Ｂの差動増幅器４がボルテージフォロワを構成したのに対し、制御信号生成回路１Ｃは差動増幅器４と抵抗Ｒ３と抵抗Ｒ４と抵抗Ｒとが非反転増幅回路を構成する。制御信号生成回路１Ｃは差動増幅器４が非反転増幅回路として動作する点で入力電圧制御装置１Ｂと異なる。

抵抗Ｒ３は、一端が電源ラインＬ３に接続されており、他端が抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は電源ラインＬ２に接続されている。抵抗Ｒ５の一端は、抵抗Ｒ３の他端と抵抗Ｒ４の一端とに接続されている。
差動増幅器４は、電源ラインＬ３から供給される電位Ｖ３と電源ラインＬ２から供給される電位Ｖ２とによって動作する。差動増幅器４の非反転入力端（＋入力）には、信号電位Ｖｓｉｇが入力される。差動増幅器４の反転入力端（−入力）には、Ｒ３の他端と抵抗Ｒ４の一端と抵抗Ｒ５の一端とが接続されている。差動増幅器４の出力端には、抵抗Ｒ５の他端が接続されている。差動増幅器４は、出力端から制御電位Ｖｃｎｔを出力する。なお、信号電位Ｖｓｉｇは、電位Ｖ３と電位Ｖ２の間の電位である。

図６は、図５の制御信号生成回路１Ｃにおける入力電圧Ｖｉｎと信号電位Ｖｓｉｇと制御電位Ｖｃｎｔとの関係の一例を示す。
差動増幅器４は、非反転入力端（＋入力）に入力される信号電位Ｖｓｉｇと反転入力端（−入力）に入力される電位との差分を増幅する。
抵抗Ｒ３と抵抗Ｒ４の抵抗値をそれぞれｒ３とｒ４とすると、抵抗Ｒ３と抵抗Ｒ４により電位Ｖ３を分圧した電位は次の（７）式となる。信号電位Ｖｓｉｇが（７）式に示す電位であるとき、非反転入力端（＋入力）の電位と反転入力端（−入力）の電位とが一致し、制御電位Ｖｃｎｔは信号電位Ｖｓｉｇと同一の値となる。

従って、図６に示すように、制御電位Ｖｃｎｔは、信号電位Ｖｓｉｇと（７）式の電位で交差し、信号電位Ｖｓｉｇよりも傾きの大きな直線となる。

第３の実施形態に係る制御信号生成回路１Ｃも、制御信号生成回路１Ｂと同様に、可変抵抗ＶＲ１と可変抵抗ＶＲ２の抵抗値を調整することにより、信号電位Ｖｓｉｇの変化率を変更することができる。更に、制御信号生成回路１Ｃは、制御電位Ｖｃｎｔの変化率を信号電位Ｖｓｉｇの変化率よりも大きくすることができる。
なお、制御信号生成回路１Ａ、１Ｂと同様に、制御信号生成回路１Ｃもチェナーダイオードを複数個直列に接続することにより、チェナーダイオードに大きな電圧を分担させることができる。例えばチェナーダイオードのチェナー電圧が１００Ｖである場合にチェナーダイオードを２個直列に接続することにより、２個のチェナーダイオードに２００Ｖを分担させることができる。更に、電圧分担素子としてチェナーダイオードの代わりにシャントレギュレータを用い、電圧分担素子の分担する電圧を変更可能な構成とすることもできる。

なお、上述した実施形態では、電力調整部２等を電源ラインＬ２と端子Ｔ４の間に配設する例を示したが、電力調整部２等を電源ラインＬ１と端子Ｔ３の間に配設することもできる。

以上説明したように、本発明によれば、可変の基準電位を出力する回路が不要であり、制御信号の変化率を容易に設定することができる。

以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、請求項に記載されている発明や発明の実施形態に記載されている具体例に対応する発明の範囲に含まれる。

１Ａ，１Ｂ，１Ｃ…制御信号生成回路、２…電力調整部、３…定電圧生成部、４…差動増幅器、Ｌ１，Ｌ２，Ｌ３…電源ライン、Ｃ１…平滑用コンデンサ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗、ＶＲ１，ＶＲ２…可変抵抗、ＺＤ…チェナーダイオード

Claims (1)

1. 第１の電源ラインから供給される第１の電位と第２の電源ラインから供給される第２の電位との電位差である電圧を降下させる電圧分担素子と、
   前記電圧分担素子によって降下させられた電圧を分圧し、信号電位を生成する第１の抵抗および第２の抵抗と、
   第３の電源ラインと、
   前記第１の電源ラインから供給される第１の電位と前記第２の電源ラインから供給される第２の電位とによって動作し、前記第２の電位との電位差が一定である第３の電位を前記第３の電源ラインに出力する定電圧生成部と、
   前記第３の電源ラインと前記第２の電源ラインに直列に接続された第３の抵抗および第４の抵抗と、
   前記第３の抵抗と前記第４の抵抗との接続部分に一端が接続された第５の抵抗と、
   前記第３の電源ラインから供給される第３の電位と前記第２の電源ラインから供給される第２の電位とによって動作し、前記信号電位が非反転入力端に入力され、前記第３の抵抗と前記第４の抵抗と前記第５の抵抗との接続部分が反転入力端に接続されており、前記第５の抵抗の他端が出力端に接続されており、当該出力端から制御電位を出力する差動増幅器と、を備えることを特徴とする制御信号生成回路。

Images