JP6694300B2 - 制御信号生成回路 - Google Patents
制御信号生成回路 Download PDFInfo
- Publication number
- JP6694300B2 JP6694300B2 JP2016056425A JP2016056425A JP6694300B2 JP 6694300 B2 JP6694300 B2 JP 6694300B2 JP 2016056425 A JP2016056425 A JP 2016056425A JP 2016056425 A JP2016056425 A JP 2016056425A JP 6694300 B2 JP6694300 B2 JP 6694300B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- supply line
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title description 36
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000010248 power generation Methods 0.000 description 3
- 101150082606 VSIG1 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
そこで、特許文献1は、入力電圧がスレッショルド電圧より低いとき、負荷装置に入力される入力電流を遮断し、入力電圧がスレッショルド電圧より大きいとき、入力電流減の強弱を設定できる電圧変換装置を開示する。更に、特許文献1は、スレッショルド電圧と入力電流減の強弱の組み合わせの相違する複数の電圧変換装置を同一電流路上に配設したシステムを開示する。
しかし、特許文献1に記載の制御電位生成回路は、可変の基準電位を出力する回路を必要とし、制御電位の変化率を増幅度で設定するため、変化率の設定に制限がある。
第1の電源ラインから供給される第1の電位と第2の電源ラインから供給される第2の電位との電位差である電圧を降下させる電圧分担素子と、
前記電圧分担素子によって降下させられた電圧を分圧し、信号電位を生成する第1の抵抗および第2の抵抗と、
第3の電源ラインと、
前記第1の電源ラインから供給される第1の電位と前記第2の電源ラインから供給される第2の電位とによって動作し、前記第2の電位との電位差が一定である第3の電位を前記第3の電源ラインに出力する定電圧生成部と、
前記第3の電源ラインと前記第2の電源ラインに直列に接続された第3の抵抗および第4の抵抗と、
前記第3の抵抗と前記第4の抵抗との接続部分に一端が接続された第5の抵抗と、
前記第3の電源ラインから供給される第3の電位と前記第2の電源ラインから供給される第2の電位とによって動作し、前記信号電位が非反転入力端に入力され、前記第3の抵抗と前記第4の抵抗と前記第5の抵抗との接続部分が反転入力端に接続されており、前記第5の抵抗の他端が出力端に接続されており、当該出力端から制御電位を出力する差動増幅器と、を備えることを特徴とする。
制御信号生成回路1Aは、抵抗R1と、電圧分担素子であるチェナーダイオードZDと、抵抗R2とを有する。
制御信号生成回路1Aは、第1の電源ラインである電源ラインL1と、第2の電源ラインである電源ラインL2とに接続される。
抵抗R1は、一端が電源ラインL1に接続されており、他端がチェナーダイオードZDのカソードに接続されている。チェナーダイオードZDのアノードは抵抗R2の一端に接続されている。抵抗R2の他端は電源ラインL2に接続されている。
制御信号生成回路1Aは、チェナーダイオードZDのアノードと抵抗R2の一端の接続部分の電位を信号電位Vsigとして出力する。
電源ラインL1と電源ラインL2の間には平滑用コンデンサC1が接続されている。平滑用コンデンサC1は、入力電圧Vinの変動を平滑化する。
電力調整部2は、端子T1と端子T2に接続された電源から端子T3と端子T4に接続された負荷装置に、信号電位Vsigのレベルに応じた大きさの電力を供給する。
電力調整部2は、例えば、PWM(Pulse Width Modulation)回路とNMOSトランジスタにより構成することができる。PWM回路は、信号電位Vsigのレベルに応じたパルスを生成する。NMOSトランジスタは、ソースが電源ラインL2に接続され、ドレインが端子T4に接続される。NMOSトランジスタのゲートには、PWM回路の出力であるパルスが入力される。
なお、電力調整部2は、本発明の範囲外であるため、詳細な説明は省略する。また、電力調整部2は信号電位Vsigによって制御される回路や装置の一例であり、電源ラインL2と端子T4の間には他の回路や装置を配設することもできる。
チェナーダイオードZDはチェナー電圧(降伏電圧)だけ入力電圧Vinを降下させる。抵抗R1と抵抗R2は降下した電圧を分圧して信号電位Vsigを生成する。
抵抗R1と抵抗R2の抵抗値をそれぞれr1とr2とすると、抵抗R1と抵抗R2による分圧比aは次の(1)式で表される。そして、チェナーダイオードZDのチェナー電圧をVzdとすると、信号電位Vsigは(2)式となる。
第1の実施形態に係る制御信号生成回路1Aは、可変の基準電位を出力する回路が不要であり、適切な抵抗値の抵抗R1と抵抗R2を用いることにより、制御信号の変化率を容易に設定することができる。
なお、図1には、制御信号生成回路1AがチェナーダイオードZDを1個有する例を示したが、チェナーダイオードを複数個直列に接続することにより、チェナーダイオードに大きな電圧を分担させることができる。例えばチェナーダイオードのチェナー電圧が100Vである場合にチェナーダイオードを2個直列に接続することにより、2個のチェナーダイオードに200Vを分担させることができる。更に、電圧分担素子としてチェナーダイオードの代わりにシャントレギュレータを用い、電圧分担素子の分担する電圧を変更可能な構成とすることもできる。
制御信号生成回路1Bは、定電圧生成部3と、第3の電源ラインである電源ラインL3と、可変抵抗VR1と、電圧分担素子であるチェナーダイオードZDと、可変抵抗VR2と、差動増幅器4とを有する。
制御信号生成回路1Bは、第1の実施形態に係る入力電圧制御装置1Aの抵抗R1と抵抗R2が可変抵抗VR1と可変抵抗VR2に置き換えられ、定電圧生成部3と電源ラインL3と差動増幅器4とが新たに付加されたものである。
チェナーダイオードZDのアノードと可変抵抗VR2の一端の接続部分の電位が信号電位Vsigである。
差動増幅器4は、電源ラインL3と電源ラインL2から供給される電圧(電位V3と電位V2の電位差)によって動作する。差動増幅器4は、ボルテージフォロワを構成しており、非反転入力端に信号電位Vsigが入力され、出力端から制御電位Vcntを出力する。なお、信号電位Vsigは、電位V3と電位V2の間の電位である。また、信号電位Vsigと制御電位Vcntは同一の電位である。
制御信号生成回路1Bは、制御電位Vcntを出力する。図3の電力調整部2では、図1の電力調整部2と異なり、信号電位Vsigではなく、制御電位Vcntが入力される。
チェナーダイオードZDはチェナー電圧だけ入力電圧Vinを降下させる。可変抵抗VR1と可変抵抗VR2は降下した電圧を分圧して信号電位Vsigを生成する。
可変抵抗VR1と可変抵抗VR2の抵抗値をそれぞれvr1とvr2とすると、可変抵抗VR1と可変抵抗VR2による分圧比bは次の(3)式で表される。そして、チェナーダイオードZDのチェナー電圧をVzdとすると、信号電位Vsig1は(4)式となる。
なお、制御信号生成回路1Aと同様に、制御信号生成回路1Bもチェナーダイオードを複数個直列に接続することにより、チェナーダイオードに大きな電圧を分担させることができる。例えばチェナーダイオードのチェナー電圧が100Vである場合にチェナーダイオードを2個直列に接続することにより、2個のチェナーダイオードに200Vを分担させることができる。更に、電圧分担素子としてチェナーダイオードの代わりにシャントレギュレータを用い、電圧分担素子の分担する電圧を変更可能な構成とすることもできる。
制御信号生成回路1Cは、定電圧生成部3と、第3の電源ラインである電源ラインL3と、可変抵抗VR1と、電圧分担素子であるチェナーダイオードZDと、可変抵抗VR2と、抵抗R3と、抵抗R4と、差動増幅器4と、抵抗R5とを有する。
第2の実施形態に係る入力電圧制御装置1Bの差動増幅器4がボルテージフォロワを構成したのに対し、制御信号生成回路1Cは差動増幅器4と抵抗R3と抵抗R4と抵抗Rとが非反転増幅回路を構成する。制御信号生成回路1Cは差動増幅器4が非反転増幅回路として動作する点で入力電圧制御装置1Bと異なる。
差動増幅器4は、電源ラインL3から供給される電位V3と電源ラインL2から供給される電位V2とによって動作する。差動増幅器4の非反転入力端(+入力)には、信号電位Vsigが入力される。差動増幅器4の反転入力端(−入力)には、R3の他端と抵抗R4の一端と抵抗R5の一端とが接続されている。差動増幅器4の出力端には、抵抗R5の他端が接続されている。差動増幅器4は、出力端から制御電位Vcntを出力する。なお、信号電位Vsigは、電位V3と電位V2の間の電位である。
差動増幅器4は、非反転入力端(+入力)に入力される信号電位Vsigと反転入力端(−入力)に入力される電位との差分を増幅する。
抵抗R3と抵抗R4の抵抗値をそれぞれr3とr4とすると、抵抗R3と抵抗R4により電位V3を分圧した電位は次の(7)式となる。信号電位Vsigが(7)式に示す電位であるとき、非反転入力端(+入力)の電位と反転入力端(−入力)の電位とが一致し、制御電位Vcntは信号電位Vsigと同一の値となる。
なお、制御信号生成回路1A、1Bと同様に、制御信号生成回路1Cもチェナーダイオードを複数個直列に接続することにより、チェナーダイオードに大きな電圧を分担させることができる。例えばチェナーダイオードのチェナー電圧が100Vである場合にチェナーダイオードを2個直列に接続することにより、2個のチェナーダイオードに200Vを分担させることができる。更に、電圧分担素子としてチェナーダイオードの代わりにシャントレギュレータを用い、電圧分担素子の分担する電圧を変更可能な構成とすることもできる。
Claims (1)
- 第1の電源ラインから供給される第1の電位と第2の電源ラインから供給される第2の電位との電位差である電圧を降下させる電圧分担素子と、
前記電圧分担素子によって降下させられた電圧を分圧し、信号電位を生成する第1の抵抗および第2の抵抗と、
第3の電源ラインと、
前記第1の電源ラインから供給される第1の電位と前記第2の電源ラインから供給される第2の電位とによって動作し、前記第2の電位との電位差が一定である第3の電位を前記第3の電源ラインに出力する定電圧生成部と、
前記第3の電源ラインと前記第2の電源ラインに直列に接続された第3の抵抗および第4の抵抗と、
前記第3の抵抗と前記第4の抵抗との接続部分に一端が接続された第5の抵抗と、
前記第3の電源ラインから供給される第3の電位と前記第2の電源ラインから供給される第2の電位とによって動作し、前記信号電位が非反転入力端に入力され、前記第3の抵抗と前記第4の抵抗と前記第5の抵抗との接続部分が反転入力端に接続されており、前記第5の抵抗の他端が出力端に接続されており、当該出力端から制御電位を出力する差動増幅器と、を備えることを特徴とする制御信号生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056425A JP6694300B2 (ja) | 2016-03-22 | 2016-03-22 | 制御信号生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056425A JP6694300B2 (ja) | 2016-03-22 | 2016-03-22 | 制御信号生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175687A JP2017175687A (ja) | 2017-09-28 |
JP6694300B2 true JP6694300B2 (ja) | 2020-05-13 |
Family
ID=59972326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016056425A Expired - Fee Related JP6694300B2 (ja) | 2016-03-22 | 2016-03-22 | 制御信号生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6694300B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000250644A (ja) * | 1999-02-26 | 2000-09-14 | Ricoh Co Ltd | 定電圧出力装置及びその方法 |
JP5377218B2 (ja) * | 2009-10-20 | 2013-12-25 | 三菱電機株式会社 | 電源回路及び照明装置 |
JP2011244660A (ja) * | 2010-05-20 | 2011-12-01 | Canon Inc | スイッチング電源回路及び記録装置 |
US20120268852A1 (en) * | 2011-04-25 | 2012-10-25 | Honeywell International Inc. | Systems and methods for testable current limiting with hiccup reset |
WO2014087581A1 (ja) * | 2012-12-07 | 2014-06-12 | パナソニック株式会社 | 駆動回路、照明用光源、及び、照明装置 |
JP6641208B2 (ja) * | 2016-03-18 | 2020-02-05 | Ntn株式会社 | 入力電圧制御装置 |
-
2016
- 2016-03-22 JP JP2016056425A patent/JP6694300B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017175687A (ja) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102182026B1 (ko) | 정전압 회로 | |
CN104699153B (zh) | 低压差线性稳压器 | |
CN207490897U (zh) | 电压驱动器电路 | |
TWI521324B (zh) | 電壓調節器裝置與相關方法 | |
JP2019135610A (ja) | 過電流制限回路、過電流制限方法及び電源回路 | |
JP5904245B2 (ja) | 電源制御回路および電源装置 | |
JP6223805B2 (ja) | ピークホールド回路およびピークホールド方法 | |
JP6165929B2 (ja) | 電源回路 | |
JP2016042762A (ja) | ソフトスタート回路 | |
JP2007219795A (ja) | 電圧レギュレータ | |
CN107193317B (zh) | 稳压器 | |
JP2015012694A (ja) | 電源回路 | |
JP6694300B2 (ja) | 制御信号生成回路 | |
JP6820252B2 (ja) | 不変の直流負荷電流を生成する装置 | |
US20140241017A1 (en) | Input circuit and power supply circuit | |
CN102055321B (zh) | Dc-dc转换器中的求和电路 | |
US10097087B2 (en) | Power conversion including sensing a load current and adapting output voltage based on the load current | |
JP4591887B2 (ja) | 電源装置、および携帯機器 | |
JP2007219901A (ja) | 基準電流源回路 | |
RU2675626C1 (ru) | Устройство управления преобразователем постоянного напряжения в постоянный ток | |
JP2007304850A (ja) | 電圧生成回路及びそれを備えた電気機器 | |
JP2016090379A (ja) | 測定装置 | |
JP5333506B2 (ja) | 電源回路 | |
TW201926886A (zh) | 用於補償誤差放大器之輸入電壓偏移的補償電路 | |
KR20110073988A (ko) | 저전압 강하 레귤레이터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6694300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |