JP6672626B2 - 半導体装置および半導体装置の制御方法 - Google Patents
半導体装置および半導体装置の制御方法 Download PDFInfo
- Publication number
- JP6672626B2 JP6672626B2 JP2015144887A JP2015144887A JP6672626B2 JP 6672626 B2 JP6672626 B2 JP 6672626B2 JP 2015144887 A JP2015144887 A JP 2015144887A JP 2015144887 A JP2015144887 A JP 2015144887A JP 6672626 B2 JP6672626 B2 JP 6672626B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit blocks
- power
- circuit
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Description
各半導体チップを貫通して複数の半導体チップを相互接続している。
3が配置されている。バンプ12、13は、例えば、半田ボールである。
を備えてもよい。以下では、回路ブロック40A〜40Jに対する電力供給、電力供給の停止及び回路ブロック40A〜40Jに供給される電源電圧の変更を制御する処理を、電源制御処理とも表記する。回路ブロック40A〜40Jの何れか一つ又は複数が、電源制御処理を実行する制御回路として機能してもよい。半導体装置1とは異なる制御装置(例えば、CPU(Central Processing Unit)等のプロセッサ)が、電源制御処理を実行し
てもよい。制御装置は、配線基板10上に設けられてもよい。
することも可能である。
0Jの何れか一つ又は複数が、クロック信号を生成し、回路ブロック40A〜40Jにクロック信号を供給するクロック信号供給回路として機能してもよい。半導体装置1の外部にクロック信号供給回路を設けてもよい。クロック信号供給回路は、配線基板10上に設けられてもよい。
TSVを有する。電源網71のVSS配線は、回路ブロック40A,40Eに形成され
ている。電源網71のVSS TSVは、回路ブロック40Aと回路ブロック40Eとの
間に形成されている。電源網72は、VDD配線及びVDD TSVを有する。電源網7
2のVDD配線は、回路ブロック40A,40Eに形成されている。電源網72のVDD
TSVは、回路ブロック40Aと回路ブロック40Eとの間に形成されている。電源網
70のVSS配線、電源網71のVSS配線及びVSS TSVには、グランド電圧が供
給される。電源網70のVDD配線、電源網72のVDD配線及びVDD TSVには、
電源電圧が供給される。
回路ブロック40I,40Jに形成されている。電源網80のVSS TSVは、回路ブ
ロック40Iと回路ブロック40Jとの間に形成されている。電源網81は、VDD配線及びVDD TSVを有する。電源網81のVDD配線は、回路ブロック40I,40J
に形成されている。電源網81のVDD TSVは、回路ブロック40Iと回路ブロック
40Jとの間に形成されている。電源網80のVSS配線及びVSS TSVには、グラ
ンド電圧が供給される。電源網81のVDD配線及びVDD TSVには、電源電圧が供
給される。
内部に形成されたVDD配線との間に配置されている。
回路ブロック40I,40Jに形成されている。電源網90のVSS TSVは、回路ブ
ロック40Iと回路ブロック40Jとの間に形成されている。電源網91は、VDD配線及びVDD TSVを有する。電源網91のVDD配線は、回路ブロック40I,40J
に形成されている。電源網91のVDD TSVは、回路ブロック40Iと回路ブロック
40Jとの間に形成されている。電源網92は、VSS配線、VSS TSV、VDD配
線及びVDD TSVを有する。電源網92のVSS配線及びVDD配線は、回路ブロッ
ク40I,40Jに形成されている。電源網92のVSS TSV及びVDD TSVは、回路ブロック40Iと回路ブロック40Jとの間に形成されている。電源網90のVSS配線及びVSS TSV、電源網92のVSS配線及びVSS TSVには、グランド電圧が供給される。電源網91のVDD配線及びVDD TSV、電源網92のVDD配線及
びVDD TSVには、電源電圧が供給される。
路ブロック40Jに対する電力供給に用いられる複数の電源網100,101が、回路ブロック40Jに形成されている。図12A及び図12Bに示すように、電源網100と電源網101とが隣接するようにして回路ブロック40I,40Jに複数の電源網100,101が形成されている。電源ドメイン50Iは電源網100,101を有しており、電源ドメイン50Iから回路ブロック40I,40Jに電力が供給される。
は、回路ブロック40I,40Jに形成されている。電源網100のVSS TSVは、
回路ブロック40Iと回路ブロック40Jとの間に形成されている。電源網101は、VDD配線及びVDD TSVを有する。電源網101のVDD配線は、回路ブロック40
I,40Jに形成されている。電源網101のVDD TSVは、回路ブロック40Iと
回路ブロック40Jとの間に形成されている。電源網100のVSS配線及びVSS T
SVには、グランド電圧が供給される。電源網101のVDD配線及びVDD TSVに
は、電源電圧が供給される。
40Jに供給される電力の電源電圧の変更は共通して行われる。回路ブロック40I,40Jに供給される電力の電源電圧を下げることにより、回路ブロック40I,40Jの消費電力が低下するため、回路ブロック40Jの電圧降下を抑制することができる。回路ブロック40G又は回路ブロック40Hに供給される電力の電源電圧を下げてもよいし、又は回路ブロック40G,40Hに供給される電力の電源電圧を下げてもよい。これにより、回路ブロック40G,40Hの消費電力が低下するため、回路ブロック40Jに供給される電力量が増加し、回路ブロック40Jの電圧降下を抑制することができる。
プ間のタイミング違反が発生する場合、回路ブロック40B又は回路ブロック40Cに対する電力供給を停止してもよいし、回路ブロック40B,40Cに対する電力供給を停止してもよい。回路ブロック40A内のフリップフロップ間のタイミング違反が発生する場合、回路ブロック40Aに供給されるクロック信号の周波数を下げてもよい。
基づいて、電源制御処理及び信号制御処理が行われてもよい。例えば、回路ブロック40A〜40Jの少なくとも1つによって実行されるプログラムの実行フェーズ、プログラムの性質、複数のプログラムの組み合わせ等の情報に基づいて、電源制御処理及び信号制御処理が行われてもよい。
対する電力供給を停止することができる。
10 配線基板
11 パッド
12,13,31,32 バンプ
20,30 半導体チップ
21 シリコン基板
22 TSV
23,24,33,34 パッド
40A〜40J 回路ブロック
50A〜50I 電源ドメイン
60 クロックゲーティング回路
70〜72,80,81,90〜92,100,101 電源網
73〜76 パワーゲーティング回路
110 検出部
Claims (8)
- 積層された複数の半導体チップと、
前記複数の半導体チップにそれぞれ含まれる複数の回路ブロックと、
前記複数の回路ブロックのうち、一の前記回路ブロックに対して他の前記回路ブロックとは独立して電力の供給及び電力の供給の停止を行う第1電源ドメインと、
前記複数の回路ブロックのうち、少なくとも2つの前記回路ブロックに対して共通して電力の供給及び電力の供給の停止を行い、かつ、他の前記回路ブロックとは独立して電力の供給及び電力の供給の停止を行う第2電源ドメインと、
を備え、
前記複数の回路ブロックのうち、電圧降下量が所定量を超える少なくとも1つの前記回路ブロックに対する電力の供給が継続され、前記電圧降下量が前記所定量を超える少なくとも1つの前記回路ブロックとは異なる少なくとも1つの前記回路ブロックに対する電力の供給の停止が行われる、
半導体装置。 - 前記複数の回路ブロックの状態に基づいて、前記第1電源ドメインにおける前記回路ブロックに対する電力の供給の停止が行われ、又は、前記第2電源ドメインにおける少なくとも2つの前記回路ブロックに対する電力の供給の停止が行われる、
請求項1に記載の半導体装置。 - 前記複数の回路ブロックにそれぞれ独立してクロック信号の供給が行われ、
前記複数の回路ブロックの状態に基づいて、少なくとも1つの前記回路ブロックに対するクロック信号の供給の停止が行われ、又は、少なくとも1つの前記回路ブロックに供給されるクロック信号の周波数を下げる制御が行われる、
請求項1又は2に記載の半導体装置。 - 前記複数の回路ブロックの状態を検出する複数の検出部を備える、
請求項2又は3に記載の半導体装置。 - 少なくとも1つの前記回路ブロックによって実行されるプログラムの情報に基づいて、
前記第1電源ドメインにおける少なくとも1つの前記回路ブロックに対する電力の供給の停止が行われ、又は、前記第2電源ドメインにおける少なくとも2つの前記回路ブロックに対する電力の供給の停止が行われる、
請求項1から4の何れか一項に記載の半導体装置。 - 前記複数の回路ブロックにそれぞれ独立してクロック信号の供給が行われ、
少なくとも1つの前記回路ブロックによって実行されるプログラムの情報に基づいて、少なくとも1つの前記回路ブロックに対するクロック信号の供給の停止が行われ、又は、少なくとも1つの前記回路ブロックに供給されるクロック信号の周波数を下げる制御が行われる、
請求項1から5の何れか一項に記載の半導体装置。 - 前記第1電源ドメインでは、少なくとも1つの前記回路ブロックに対して供給される電力の電源電圧と、他の前記回路ブロックに対して供給される電力の電源電圧とが独立して制御され、
前記第2電源ドメインでは、少なくとも2つの前記回路ブロックに対して供給される電力の電源電圧が共通して制御され、
前記複数の回路ブロックの状態に基づいて、前記第1電源ドメインにおける少なくとも1つの前記回路ブロックに対して供給される電力の電源電圧を下げる制御が行われ、又は、前記第2電源ドメインにおける少なくとも2つの前記回路ブロックに対して供給される電力の電源電圧を下げる制御が行われる、
請求項1から6の何れか一項に記載の半導体装置。 - 積層された複数の半導体チップと、前記複数の半導体チップにそれぞれ含まれる複数の回路ブロックとを有する半導体装置の制御方法において、
前記半導体装置が有する第1電源ドメインが、前記複数の回路ブロックのうち、一の前記回路ブロックに対して他の前記回路ブロックとは独立して電力の供給及び電力の供給の停止を行い、
前記半導体装置が有する第2電源ドメインが、前記複数の回路ブロックのうち、少なくとも2つの前記回路ブロックに対して共通して電力の供給及び電力の供給の停止を行い、かつ、他の前記回路ブロックとは独立して電力の供給及び電力の供給の停止を行い、
前記複数の回路ブロックのうち、電圧降下量が所定量を超える少なくとも1つの前記回路ブロックに対する電力の供給が継続され、前記電圧降下量が前記所定量を超える少なくとも1つの前記回路ブロックとは異なる少なくとも1つの前記回路ブロックに対する電力の供給の停止が行われる、
半導体装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144887A JP6672626B2 (ja) | 2015-07-22 | 2015-07-22 | 半導体装置および半導体装置の制御方法 |
US15/197,832 US9691740B2 (en) | 2015-07-22 | 2016-06-30 | Stacked semiconductor device and method of controlling thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144887A JP6672626B2 (ja) | 2015-07-22 | 2015-07-22 | 半導体装置および半導体装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028085A JP2017028085A (ja) | 2017-02-02 |
JP6672626B2 true JP6672626B2 (ja) | 2020-03-25 |
Family
ID=57837970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015144887A Active JP6672626B2 (ja) | 2015-07-22 | 2015-07-22 | 半導体装置および半導体装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9691740B2 (ja) |
JP (1) | JP6672626B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI636542B (zh) * | 2017-10-20 | 2018-09-21 | 智原科技股份有限公司 | 積體電路的配電網路 |
KR102498883B1 (ko) | 2018-01-31 | 2023-02-13 | 삼성전자주식회사 | 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치 |
CN112753098A (zh) * | 2018-09-28 | 2021-05-04 | 株式会社索思未来 | 半导体装置 |
JP7399622B2 (ja) * | 2019-03-20 | 2023-12-18 | 株式会社東芝 | 半導体装置及び半導体装置の制御方法 |
WO2023054600A1 (ja) * | 2021-09-30 | 2023-04-06 | 株式会社ソシオネクスト | 半導体装置 |
CN118044349A (zh) * | 2021-09-30 | 2024-05-14 | 株式会社索思未来 | 半导体装置 |
WO2023054601A1 (ja) * | 2021-09-30 | 2023-04-06 | 株式会社ソシオネクスト | 半導体装置 |
WO2023166674A1 (ja) * | 2022-03-03 | 2023-09-07 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5143413B2 (ja) | 2006-12-20 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路 |
JP5247037B2 (ja) * | 2007-01-26 | 2013-07-24 | キヤノン株式会社 | 半導体集積回路及びその制御方法 |
JP2009277334A (ja) | 2008-04-14 | 2009-11-26 | Hitachi Ltd | 情報処理装置および半導体記憶装置 |
JP2010021306A (ja) | 2008-07-10 | 2010-01-28 | Hitachi Ltd | 半導体装置 |
JP2013115109A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 半導体集積回路 |
JPWO2013080426A1 (ja) * | 2011-12-01 | 2015-04-27 | パナソニックIpマネジメント株式会社 | 熱を考慮した構造を持つ集積回路装置、三次元集積回路、三次元プロセッサ装置、及びプロセススケジューラ |
US9230614B2 (en) * | 2011-12-23 | 2016-01-05 | Intel Corporation | Separate microchannel voltage domains in stacked memory architecture |
JP2014002826A (ja) | 2012-06-20 | 2014-01-09 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
US9419606B2 (en) * | 2013-11-18 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company Limited | Stacked semiconductor arrangement |
JP5866415B2 (ja) * | 2014-06-30 | 2016-02-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2015
- 2015-07-22 JP JP2015144887A patent/JP6672626B2/ja active Active
-
2016
- 2016-06-30 US US15/197,832 patent/US9691740B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017028085A (ja) | 2017-02-02 |
US20170026036A1 (en) | 2017-01-26 |
US9691740B2 (en) | 2017-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6672626B2 (ja) | 半導体装置および半導体装置の制御方法 | |
US9406597B2 (en) | Integrated circuit system with distributed power supply comprising interposer and voltage regulator | |
Black et al. | Die stacking (3D) microarchitecture | |
JP7150700B2 (ja) | 不均一ボールパターンパッケージ | |
US7977781B2 (en) | Semiconductor device | |
US8710676B2 (en) | Stacked structure and stacked method for three-dimensional chip | |
KR101172124B1 (ko) | 구동 오버라이드를 갖는 전압 조정기 장치 및 시스템 | |
US9020655B2 (en) | Thermal management for integrated circuits | |
US8996192B2 (en) | Thermal management for integrated circuits | |
JP2010021306A (ja) | 半導体装置 | |
JP2018510512A (ja) | マルチダイパッケージにおける通信のための方法および回路 | |
US10438933B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2006266702A (ja) | マルチチップパッケージ又はシステムインパッケージ | |
US10068828B2 (en) | Semiconductor storage devices | |
US20180130780A1 (en) | Interposer transmission line using multiple metal layers | |
JP5677489B2 (ja) | 半導体装置 | |
JP2009135204A (ja) | システムインパッケージ | |
US9824954B2 (en) | Semiconductor package comprising stacked integrated circuit chips having connection terminals and through electrodes symmetrically arranged | |
JP5957103B2 (ja) | 半導体チップと半導体チップパッケージ | |
CN103441107A (zh) | 半导体封装件及其制造方法 | |
JP2017017164A (ja) | 半導体集積装置及びその制御方法 | |
TWI815109B (zh) | 散熱檢測方法以及電子裝置 | |
Chong | Multi-chip packaging (MCP) or not MCP | |
US20220238498A1 (en) | Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interpozer | |
US20230207527A1 (en) | Through-silicon via layout for multi-die integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6672626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |