JP6668193B2 - センサ及び表示装置 - Google Patents

Description

本発明の実施形態は、センサ及び表示装置に関する。

近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。

特開２００２−４０４６５号公報

本実施形態の目的は、狭額縁化が可能なセンサ及び表示装置を提供することにある。

一実施形態によれば、
第１駆動電極と、前記第１駆動電極に隣接して配置された第２駆動電極と、前記第２駆動電極に隣接して配置された第３駆動電極と、前記第１駆動電極に接続された第１シフトレジスタ回路と、前記第１シフトレジスタ回路と前記第３駆動電極とに接続された第２シフトレジスタ回路と、前記第２駆動電極と前記第１シフトレジスタ回路と前記第２シフトレジスタ回路とに接続された論理和回路とを備える、センサが提供される。

一実施形態によれば、
一方向に配列された複数の駆動電極と、前記複数の駆動電極を順次選択可能とする複数のシフトレジスタ回路と、前記複数のシフトレジスタ回路の内の少なくとも２つのシフトレジスタ回路の出力信号に基づいて前記複数の駆動電極の内の１つの駆動電極を選択可能とする少なくとも１つの論理和回路と、を備えるセンサが提供される。

一実施形態によれば、
一方向に配列された複数の駆動電極と、前記複数の駆動電極を順次選択可能とする複数のシフトレジスタ回路と、前記複数のシフトレジスタ回路の内の少なくとも２つのシフトレジスタ回路の出力信号に基づいて前記複数の駆動電極の内の１つの駆動電極を選択可能とする少なくとも１つの論理和回路と、前記複数のシフトレジスタ回路の内の第１シフトレジスタ回路にスタートパルス信号とクロック信号とを入力し、前記複数のシフトレジスト回路及び前記論理和回路により選択可能とされた前記複数の駆動電極の内の少なくとも１つの駆動電極に対して駆動信号を供給するドライバと、前記複数の駆動電極と対向し、前記複数の駆動電極との間に容量をそれぞれ形成する複数の検出電極と、を備えるセンサと、前記駆動電極と対向し、画像信号に基づいて表示する表示画素と、を備え、前記ドライバは、前記複数の駆動電極に対して、前記画像信号を順次供給する画像表示駆動と、前記駆動信号を順次供給する検出駆動とを実行する、表示装置。

図１は、本実施形態の表示装置の一構成例を示す断面図である。 図２は、図１に示した表示パネルの基本構成及び等価回路を示す図である。 図３Ａは、図１に示した表示パネルの一部の構造を示す断面図である。 図３Ｂは、図１に示したＡ―Ｂに沿って切断した表示装置の一部を示す断面図である。 図４は、センサの一構成例を示す平面図である。 図５は、センサのセンシングの一例を示す図である。 図６は、本実施形態のタッチ駆動回路の一構成例を示す模式図である。 図７は、シフトレジスタの一構成例を示す回路図である。 図８は、論理和回路の一構成例を示す回路図である。 図９は、タッチ駆動回路のシフトレジスタ及び論理和回路の動作の一例を示すタイミングチャートである。 図１０は、図９に示したシフトレジスタ及び論理和回路の動作に基づくセンサの動作の一例を示す図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの平面図を示している。以下の説明において、第３方向ＺからＸ−Ｙ平面を見ることを平面視という。表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、ＩＣチップＩ２、配線基板ＳＵＢ３、配線基板ＳＵＢ４、センサＳＳなどを備えている。

表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、表示機能層（後述する液晶層ＬＣ）と、走査線駆動回路ＧＤ（ＧＤ−Ｌ、ＧＤ−Ｒ）と、駆動回路系ＤＣＳと、端子部ＣＮＴとを備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シールＳＥは、図１において斜線で示した部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。以下の説明で、Ｘ−Ｙ平面に対して垂直な方向、例えば、第３方向Ｚにおいて、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであっても良い。

表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、例えば、第１領域に相当し、シールＳＥによって囲まれた内側に位置している。非表示領域ＮＤＡは、例えば、表示領域（第１領域）ＤＡと隣り合う第２領域に相当する。シールＳＥは、非表示領域ＮＤＡに位置している。走査線駆動回路ＧＤ（ＧＤ−Ｌ、ＧＤ−Ｒ）は、非表示領域ＮＤＡに位置している。駆動回路系ＤＣＳは、第１基板ＳＵＢ１に設けられている。図示した例では、駆動回路系ＤＣＳは、非表示領域ＮＤＡに位置している。駆動回路系ＤＣＳは、タッチ駆動回路ＴＤＣを含んでいる。端子部ＣＮＴは、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に位置している。端子部ＣＮＴは、各種配線等を電気的に接続する。

ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。ＩＣチップＩ１は、配線等を介して端子部ＣＮＴに接続されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていても良いし、配線基板ＳＵＢ３に接続された配線基板ＳＵＢ４に実装されていても良い。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。なお、信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤ等の機能及び構成をＩＣチップＩ１、又はディスプレイドライバＤＤとして表現する場合もある。

ＩＣチップＩ２は、配線基板ＳＵＢ３に接続された配線基板ＳＵＢ４に実装されている。ＩＣチップＩ２は、配線ＣＷ１及びＣＷ２を介して端子部ＣＮＴに接続されている。なお、図示した例に限らず、ＩＣチップＩ２は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていても良いし、配線基板ＳＵＢ３に実装されていても良い。ＩＣチップＩ２は、タッチパネルコントローラなどとして機能する検出回路（検知部）ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１、又はディスプレイドライバＤＤに内蔵されていても良いし、ＩＣチップＩ１及びＩ２とは異なる他のＩＣチップに内蔵されていてもよい。また、検出回路ＲＣの機能及び構成をＩＣチップＩ２として表現する場合もある。

センサＳＳは、詳細は後述するが、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４…）、タッチ駆動回路ＴＤＣ、共通電極駆動回路ＣＤ、及び、検出回路ＲＣなどを含んでいる。なお、センサＳＳは、共通電極駆動回路ＣＤとしてディスプレイドライバＤＤを含んでいてもよいし、検出回路ＲＣとしてＩＣチップＩ２を含んでいてもよい。また、センサＳＳは、共通電極駆動回路ＣＤ及び検出回路ＲＣを含んでいなくともよい。また、センサＳＳは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を含んでいてもよい。

複数の検出電極Ｒｘは、それぞれ、第２基板ＳＵＢ２に設けられている。これらの検出電極Ｒｘは、それぞれ、第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４…）は、それぞれ、検出部ＲＳ（ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４…）と、端子部ＲＴ（ＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４…）と、接続部ＣＮ（ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４…）と、を備えている。

検出部ＲＳは、それぞれ、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘにおいては、主として検出部ＲＳがセンシングに利用される。図示した例では、検出部ＲＳは、それぞれ、帯上に示されているが、より具体的には、微細な金属細線の集合体によって形成されている。なお、図示した例では、検出電極Ｒｘは、それぞれ、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていても良いし、１本の検出部ＲＳを備えていても良い。

複数の端子部ＲＴは、それぞれ、検出部ＲＳに繋がっている。図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…は、非表示領域ＮＤＡの一端側部（第１側部）に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…は、いずれも非表示領域ＮＤＡの他端側部（第２側部）に位置している。第１方向Ｘにおいて、奇数番号の検出電極Ｒｘ１、Ｒｘ３…の端子部ＲＴ１、ＲＴ３…等が設けられている方向を左（左側）と称し、左の反対方向（偶数番号の検出電極Ｒｘ２、Ｒｘ２…の端子部ＲＴ２、ＲＴ４…等が設けられている方向）を右（右側）と称する。図１において、第１側部は、表示領域ＤＡよりも左側の領域に相当し、第２側部は、表示領域ＤＡよりも右側の領域に相当する。端子部ＲＴの一部は、平面視でシールＳＥと重なる位置に形成されている。

一方で、第１基板ＳＵＢ１は、複数のパッドＰ（Ｐ１、Ｐ２、Ｐ３、Ｐ４…）及び複数の配線Ｗ（Ｗ１、Ｗ２、Ｗ３、Ｗ４…）を備えている。図示した例では、奇数番目のパッドＰ１、Ｐ３…及び配線Ｗ１、Ｗ３…は、いずれも非表示領域ＮＤＡの第１側部に位置している。また、偶数番目のパッドＰ２、Ｐ４…及び配線Ｗ２、Ｗ４…は、いずれも非表示領域ＮＤＡの第２側部に位置している。パッドＰ及び配線Ｗは、それぞれ、平面視でシールＳＥと重なっている。パッドＰは、それぞれ、平面視で、対応する端子部ＲＴと重なる位置に形成されている。図示した例では、パッドＰは、それぞれ、平面視した場合に台形状に形成されている。なお、パッドＰは、それぞれ、平面視した場合に台形状以外の形状、例えば、多角形状、円形状、及び、楕円形状等に形成されていてもよい。配線Ｗは、それぞれ、パッドＰに接続され、第２方向Ｙに沿って延出し、端子部ＣＮＴに接続され、端子部ＣＮＴを介して配線基板ＳＵＢ４に配置されたＩＣチップＩ２の検出回路ＲＣと電気的に接続されている。図示した例では、配線Ｗ１、Ｗ３は、端子部ＣＮＴを介して検出回路ＲＣに電気的に接続された配線ＣＷ１に接続されている。同様に、配線Ｗ２、Ｗ４は、端子部ＣＮＴを介して検出回路ＲＣに電気的に接続された配線ＣＷ２に接続されている。

図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近い位置に配置されたレイアウトでは、配線Ｗ１は、パッドＰ３の内側（つまり、表示領域ＤＡが設けられた方向）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で、配線Ｗ３の内側で配線Ｗ３に並んで配置されている。同様に、配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で、配線Ｗ４の内側で配線Ｗ４に並んで配置されている。

複数の接続用孔Ｖ（Ｖ１、Ｖ２、Ｖ３、Ｖ４…）は、それぞれ、端子部ＲＴ（ＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４…）とパッドＰ（Ｐ１、Ｐ２、Ｐ３、Ｐ４…）とが対向する位置に形成されている。また、複数の接続用孔Ｖは、それぞれ、端子部ＲＴを含む第２基板ＳＵＢ２及びシールＳＥを貫通するとともに、パッドＰまで貫通するように形成され得る。図示した例では、複数の接続用孔Ｖは、それぞれ、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であっても良い。複数の接続用孔Ｖには、接続部材Ｃ（Ｃ１、Ｃ２、Ｃ３、Ｃ４…）がそれぞれ設けられている。接続部材Ｃは、それぞれ、端子部ＲＴとパッドＰとを電気的に接続している。つまり、第２基板ＳＵＢ２に設けられた複数の検出電極Ｒｘは、それぞれ、接続部材Ｃを介して、第１基板ＳＵＢ１のパッドＰに接続された配線基板ＳＵＢ３の検出回路ＲＣと電気的に接続している。検出回路ＲＣは、複数の検出電極Ｒｘの各々から出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。
以上で説明したような表示装置ＤＳＰのレイアウトによれば、非表示領域ＮＤＡにおける第１側部の幅と第２側部の幅とを均一化することができ、狭額縁化に好適である。

図２は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、これらの一部或いは全部が、図１に示したディスプレイドライバＤＤ、又はＩＣチップＩ１に内蔵されていても良いし、第１基板ＳＵＢ１上に形成されても良い。

各画素ＰＸは、スイッチング素子ＰＳＷ、画素電極ＰＥ、共通電極ＣＥ、及び、液晶層ＬＣ等を備えている。スイッチング素子ＰＳＷは、例えば、薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＰＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＰＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＰＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図３Ａは、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１ガラス基板１０、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第１絶縁膜１１は、第１ガラス基板１０の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第１ガラス基板１０と第１絶縁膜１１の間に位置している。図示していないが第１ガラス基板１０、アンダーコート膜、半導体層、絶縁膜、走査配線、第１絶縁膜１１が順次積層された構造である。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置していても良い。第３絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
走査線、信号線Ｓ、及び、金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であっても良い。一例では走査配線はモリブデンとタングステンを有する金属材料から成り、信号線Ｓはチタンとアルミニウムを有する金属材料から成り、金属層Ｍはモリブデンとアルミニウムを有する金属材料から成る。この場合走査線、信号線Ｓ、金属層Ｍはそれぞれ異なる金属材料であると言える。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。

なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていても良い。

第２基板ＳＵＢ２は、第２ガラス基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。

検出電極Ｒｘは、第２ガラス基板２０の主面２０Ｂに位置している。検出電極Ｒｘは、金属を含む導電層、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されていても良いし、金属を含む導電層の上に透明導電層が積層されていても良いし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていても良い。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。

図３Ｂは、図１に示したＡ―Ｂに沿って切断した表示装置の一部を示す断面図である。図３Ｂでは、説明の便宜上、図３に示した構造を簡略化した構造例を示している。以下で、説明の便宜上、表示装置ＤＳＰに形成された複数の接続用孔Ｖから接続用孔Ｖ１について説明する。なお、他の接続用孔Ｖ２、Ｖ３、Ｖ４…についても同様の構成が適用できる。第１基板ＳＵＢ１は、第１ガラス基板１０と、パッドＰ１と、第１導電層Ｌ１に接触している第２導電層Ｌ２と、第２絶縁膜１２とを備えている。第２基板ＳＵＢ２は、第２ガラス基板２０と、検出電極Ｒｘ１とを備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向して配置されている。

第１ガラス基板１０及び第２ガラス基板２０は、例えば無アルカリガラスによって形成された絶縁基板である。パッドＰ１及び検出電極Ｒｘは、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料などによって形成され、単層構造であっても良いし、多層構造であっても良い。

シールＳＥは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。図示した例では、シールＳＥは、オーバーコート層ＯＣと第１ガラス基板１０の主面１０Ａとの間に位置し、一部が第１導電層Ｌ１及び第２導電層Ｌ２を覆っている。なお、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間には、絶縁層、オーバーコート層、遮光層、カラーフィルタ、及び配向膜等が位置していてもよい。

貫通孔Ｖ１は、第１基板ＳＵＢ１、シールＳＥ、及び第２基板ＳＵＢ２をして設けられている。接続部材Ｃ１は、接続用孔Ｖ１の内側に設けられ、パッドＰ１と、検出電極Ｒｘ。図示した例では、接続用孔Ｖ１において、接続部材Ｃ１の内側の中空部分には、接続部材Ｃ１を保護するために、充填部材ＦＩが充填されている。

次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。
図４は、センサＳＳの一構成例を示す平面図である。図示した構成例では、センサＳＳは、複数のセンサ駆動電極Ｔｘ（ＣＥ）（Ｔｘ１、Ｔｘ２…Ｔｘｎ）、複数の検出電極Ｒｘ、共通電極駆動回路ＣＤ、検出回路ＲＣ、及び、タッチ駆動回路ＴＤＣを備えている。図示した例では、複数のセンサ駆動電極Ｔｘは、それぞれ、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３…Ｒｘｎ）は、それぞれ、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。また、詳細は後述するが、タッチ駆動回路ＴＤＣは、後述する複数のシフトレジスタＳＲ（ＳＲ１、ＳＲ２…）と、複数の論理和回路ＯＲ（ＯＲ１…）とを含む。

センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図１を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドに接続され、配線を介して検出回路ＲＣと電気的に接続されている。複数のセンサ駆動電極Ｔｘは、それぞれ、複数の配線ＷＲを介して共通電極駆動回路ＣＤに接続されている。配線ＷＲは、センサ駆動電極Ｔｘ及び駆動回路系ＤＣＳを接続するＷＲ１と、駆動回路系ＤＣＳ及び端子部ＣＮＴを接続するＷＲ２と、端子部ＣＮＴ及びディスプレイドライバＤＤの共通電極駆動回路ＣＤを接続するＷＲ３とを含む。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。

センサ駆動電極Ｔｘ（ＣＥ）は、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。なお、複数のセンサ駆動電極Ｔｘは、それぞれ、１つの共通電極ＣＥのみを含んでいてもよいし、複数の共通電極ＣＥを含んでいてもよい。

共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時（画像表示期間）に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を順次供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時（タッチ位置検出期間）に、センサ駆動電極Ｔｘに対してセンサ駆動信号を順次供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要な検出信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、検出回路ＲＣに供給される。

なお、上記した構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。

図５は、センサＳＳのセンシングの一例を示す図である。図示した例では、センサＳＳにおいて、対向するセンサ駆動電極Ｔｘと検出電極Ｒｘとの間には、容量Ｃｃが存在する。また、平面視した場合に、被検出物となる利用者の指が検出電極Ｒｘの内の所定の検出電極ＲｘＯとセンサ駆動電極Ｔｘの内の所定のセンサ駆動電極ＴｘＯとが交差する位置ＰＯに近接して存在するものとする。図示した例では、位置ＰＯに近接している被検出物と所定の検出電極Ｒｘとの間には、容量Ｃｘが生じている。

センサＳＳは、タッチ位置検出期間において、共通電極駆動回路ＣＤによりセンサ駆動電極Ｔｘの内の所定のセンサ駆動電極にセンサ駆動信号を供給されているときに、センシングを実行する。センサＳＳは、被検出物の位置等をセンシングするときに、共通電極駆動回路ＣＤと検出回路ＲＣとの間で信号を送受信する。例えば、センサＳＳは、共通電極駆動回路ＣＤと検出回路ＲＣとの間で同期をとするための信号を送受信する。センサＳＳは、所定の周期でパルス状のセンサ駆動信号ＴＳＶＣＯＭを複数のセンサ駆動電極Ｔｘの各々に順次供給し、複数の検出電極Ｒｘの各々から検出信号ＤＳを取得する。センサＳＳは、検出回路ＲＣにおいて、センサ駆動信号ＴＳＶＣＯＭを供給した所定のセンサ駆動電極の位置と、取得した検出信号ＤＳの波形とから被検出物の位置を検出する。ここで、被検出物の位置の算出は、図示しない外部装置が実行するように構成することができる。また、容量Ｃｘは、被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、検出信号ＤＳの信号レベルも被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＲＣは、検出信号ＤＳのレベルに基づいて、センサＳＳに対する被検出物の近接度（センサＳＳへの第３方向Ｚの距離）を検出することもできる。

図示した例では、センサＳＳは、センサ駆動信号ＴＳＶＣＯＭが所定のセンサ駆動電極ＴｘＯに供給されているときに、周囲の検出電極から得られるパルスよりもレベルの低いパルス状の検出信号（センサ出力値）ＤＳを所定の検出電極ＲｘＯから取得する。センサＳＳは、取得した検出信号ＤＳを検出回路ＲＣに供給する。センサＳＳは、検出回路ＲＣにおいて、センサ駆動信号ＴＳＶＣＯＭが所定のセンサ駆動電極ＴｘＯに供給されるタイミングと、所定の検出電極ＲｘＯで取得された検出信号ＤＳとに基づいて、センサＳＳのＸ−Ｙ平面内での被検出物の２次元位置情報（例えば、位置ＰＯの位置情報等）やセンサＳＳのＸ−Ｙ平面に対する被検出物の近接度を検出する。

図６は、本実施形態のタッチ駆動回路ＴＤＣの一構成例を示す模式図である。
タッチ駆動回路ＴＤＣは、複数のシフトレジスタＳＲ（ＳＲ１、ＳＲ２…ＳＲｎ）と、複数の論理和回路ＯＲ（ＯＲ１、ＯＲ２…ＯＲｎ）と、複数の切替回路ＳＷ（ＳＷ１、ＳＷ２…ＳＷｎ）とを含んでいる。図示した例では、複数のシフトレジスタＳＲと、論理和回路ＯＲとは、それぞれ、交互に配置され、複数のセンサ駆動電極Ｔｘ（ＣＥ）に接続されている。例えば、シフトレジスタＳＲ１は、切替回路ＳＷ１と、論理和回路ＯＲ１と、シフトレジスタＳＲ２とに接続されている。切替回路ＳＷ１は、センサ駆動電極（共通電極）Ｔｘ１に接続されている。シフトレジスタＳＲ２は、切替回路ＳＷ３と、論理和回路ＯＲ１及びＯＲ２と、シフトレジスタＳＲ３とに接続されている。論理和回路ＯＲ１は、切替回路ＳＷ２に接続されている。切替回路ＳＷ２は、センサ駆動電極（共通電極）Ｔｘ２に接続されている。同様に、複数のシフトレジスタＳＲ２…ＳＲｎと、複数の論理和回路ＯＲ２…ＯＲｎと、複数の切替回路ＳＷ３…ＳＷｎとがそれぞれ接続されている。なお、タッチ駆動回路ＴＤＣにおいて、複数のシフトレジスタＳＲと複数の論理和回路ＯＲとが交互に配列されているとしたが、交互に配列されていなくともよい。また、タッチ駆動回路ＴＤＣは、複数の論理和回路ＯＲを含んでいなくともよく、少なくとも１つの論理和回路ＯＲを含んでいればよい。また、図６に示すようにシフトレジスタＳＲの回路群を下段に、論理和回路ＯＲの回路群を上段に配置し、論理和回路ＯＲをシフトレジスタＳＲ間に配置する構造であっても良いが、図４に示すように同じ段で、つまり直線状に並ぶようにシフトレジスタＳＲと論理和回路ＯＲを配置する構造であっても良い。

シフトレジスタＳＲは、入力信号を所定の周期で順次送り、各段のシフトレジスタから出力信号ＳＲｏｕｔ（ＳＲｏｕｔ１、ＳＲｏｕｔ２…ＳＲｏｕｔ（ｎ））を出力する。論理和回路（ＯＲ回路）ＯＲは、シフトレジスタＳＲの内のいくつかのシフトレジスタからの出力信号を受けて、出力信号ＯＲｏｕｔ（ＯＲｏｕｔ１、ＯＲｏｕｔ２…ＯＲｏｕｔ（ｎ））を出力する。例えば、論理和回路ＯＲは、複数の入力端子と１つの出力端子を有し、少なくとも１つの入力端子に“１”が入力されたときに１を出力する回路である。図示した例では、複数のシフトレジスタＳＲにおいて、共通電極駆動回路ＣＤから転送スタートパルスＳＤＳＴ及び転送クロックＳＤＣＫが、シフトレジスタＳＲ１に供給されている。複数のシフトレジスタＳＲは、転送スタートパルスＳＤＳＴを転送クロックＳＤＣＫにより順次送り、各段のシフトレジスタから出力信号を出力する。例えば、シフトレジスタＳＲ１は、入力された転送スタートパルスＳＤＳＴ及び転送クロックＳＤＣＫに基づいて、切替回路ＳＷ１と、論理和回路ＯＲ１とに出力信号ＳＲｏｕｔ１を出力する。シフトレジスタＳＲ１は、転送スタートパルスＳＤＳＴ及び転送クロックＳＤＣＫに基づいて、シフトレジスタＳＲ２に出力信号ＮＴｏｕｔ１を出力する。ここで、出力信号ＮＴｏｕｔ１は、次のシフトレジスタＳＲ２の転送スタートパルスに相当する。論理和回路ＯＲ１は、シフトレジスタＳＲ１からの出力信号ＳＲｏｕｔ１とシフトレジスタＳＲ２からの出力信号ＳＲｏｕｔ２とを受けて、切替回路ＳＷ２に出力信号ＯＲｏｕｔ1を出力する。シフトレジスタＳＲ２は、出力信号ＮＴｏｕｔ１と転送クロックＳＤＣＫとを受けて、切替回路ＳＷ３と、論理和回路ＯＲ１及び２とに出力信号ＳＲｏｕｔ２を出力する。論理和回路ＯＲ１は、出力信号ＳＲｏｕｔ２を受けて、切替回路ＳＷ３に出力信号ＯＲｏｕｔ１を出力する。論理和回路ＯＲ２は、出力信号ＳＲｏｕｔ２を受けて、切替信号ＳＷ４に出力信号ｏｕｔ２を出力する。シフトレジスタＳＲ２は、転送スタートパルスＳＤＳＴ及び転送クロックＳＤＣＫに基づいて、シフトレジスタＳＲ３に出力信号ＮＴｏｕｔ２を出力する。ここで、出力信号ＮＴｏｕｔ１は、次のシフトレジスタＳＲ３の転送スタートパルスに相当する。これらの信号処理が複数のシフトレジスタＳＲ３…ＳＲｎと、複数の論理和回路ＯＲ３（図示せず）…ＯＲｎ−１とでも同様に順次実行される。

切替回路ＳＷは、シフトレジスタＳＲからの出力信号ＳＲｏｕｔ及び論理和回路ＯＲからの出力信号ＯＲｏｕｔに応じて、センサ駆動電極Ｔｘの内の選択されたセンサ駆動電極Ｔｘに供給する信号の配線を切り替える。図示して例では、切替回路ＳＷは、シフトレジスタＳＲ又は論理和回路ＯＲからタッチ位置検出期間を示す出力信号を受けたときに、センサ駆動電極Ｔｘの内の選択されたセンタ駆動電極にセンサ駆動信号ＴＳＶＣＯＭ、すなわち駆動パルスＴＳＶＣＯＭを供給する配線に切り替える。一方、切替回路ＳＷは、シフトレジスタＳＲ又は論理和回路ＯＲから画像表示期間を示す出力信号を受けたときに、センサ駆動電極Ｔｘ内の選択されたセンタ駆動電極にコモン駆動信号ＶＣＯＭＤＣを供給する配線に切り替える。例えば、シフトレジスタＳＲ又は論理和回路ＯＲの出力信号が“Ｈ：Ｈｉｇｈ”であるとき、切替回路ＳＷは、センサ駆動電極Ｔｘ内の選択されたセンタ駆動電極にセンサ駆動信号ＴＳＶＣＯＭを供給する配線に切り替える。一方、シフトレジスタＳＲ又は論理和回路ＯＲの出力信号が“Ｌ：Ｌｏｗ”であるとき、切替回路ＳＷは、センサ駆動電極Ｔｘ内の選択されたセンタ駆動電極にコモン駆動信号ＶＣＯＭＤＣを供給する配線に切り替える。

図７は、シフトレジスタＳＲ１の一構成例を示す回路図である。
複数のシフトレジスタＳＲの一例として、シフトレジスタＳＲ１の回路構成例について説明する。なお、シフトレジスタＳＲ１以外の他の複数のシフトレジスタＳＲ２、ＳＲ３…ＳＲｎにもシフトレジスタＳＲ１と同様の回路構成が適用できる。
図示した例では、シフトレジスタＳＲ１は、第１回路部ＣＴ１と、第２回路部ＣＴ２とを含む。第１回路部ＣＴ１は、共通電極駆動回路ＣＤから転送スタートパルスＳＤＳＴと転送クロックＳＤＣＫとが供給される。第１回路部ＣＴ１は、転送スタートパルスＳＤＳＴ及び転送クロックＳＤＣＫに基づいて、出力信号ＳＲｏｕｔ１を生成する。第１回路部ＣＴ１は、出力信号ＳＲｏｕｔ１を第２回路部ＣＴ２と、外部、例えば、切替回路ＳＷ１及び論理和回路ＯＲ１とに出力する。第２回路部ＣＴ２は、共通電極駆動回路ＣＤから転送クロックＳＤＣＫとが供給され、且つ、第１回路部ＣＴ１から出力信号ＳＲｏｕｔ１が供給される。第２回路部ＣＴ２は、転送クロックＳＤＣＫ及び出力信号ＳＲｏｕｔ１に基づいて、出力信号ＮＴｏｕｔ１を生成する。第２回路部ＣＴ２は、出力信号ＮＴｏｕｔ１を外部、例えば、次のシフトレジスタＳＲ２に出力する。なお、図７に示したシフトレジスタＳＲの回路構成は、一例であり、図７に示した回路構成例と同様の出力信号ＳＲｏｕｔが得られれば、他の回路構成であってもよい。

図８は、論理和回路ＯＲ１の一構成例を示す回路図である。
複数の論理和回路ＯＲの一例として、論理和回路ＯＲ１の構成例について説明する。なお、論理和回路ＯＲ１以外の他の複数の論理和回路ＯＲ２、ＯＲ３…ＯＲｎ−１にも論理和回路ＯＲ１と同様の構成が適用できる。
図示した例では、論理和回路ＯＲ１は、シフトレジスタＳＲ１からの出力信号ＳＲｏｕｔ１と、シフトレジスタＳＲ２からの出力信号ＳＲｏｕｔ２とを受けて、出力信号ＯＲｏｕｔ１を出力する。例えば、論理和回路ＯＲ１は、出力信号ＳＲｏｕｔ１及びＳＲｏｕｔ２の内の少なくとも一方が “Ｈ”のときに、 “Ｈ”の出力信号ＯＲｏｕｔ１を出力する。

図９は、タッチ駆動回路ＴＤＣのシフトレジスタＳＲ及び論理和回路ＯＲの動作の一例を示すタイミングチャートである。図９は、１フレームのセンシングにおけるシフトレジスタＳＲ及び論理和回路ＯＲの動作の一例を示している。図９において、横軸は、時間を示している。
共通電極駆動回路ＣＤは、転送スタートパルスＳＤＳＴの信号が立ち上がっている期間、すなわち、転送スタートパルスＳＤＳＴが“Ｈ”の期間に転送クロックＳＤＣＫのパルスが変化する回数によって、センシングする共通駆動電極の数と位置とを設定できる。共通電極駆動回路ＣＤは、タッチ位置検出期間の１フレームの開始時に “Ｈ”の転送スタートパルスＳＤＳＴをシフトレジスタＳＲに供給する。共通電極駆動回路ＣＤは、転送スタートパルスＳＤＳＴの信号が立ち上がっている期間に、所定の回数の信号が変化する転送クロックＳＤＣＫのパルスをシフトレジスタＳＲに供給する。なお、共通電極駆動回路ＣＤは、転送スタートパルスＳＤＳＴを１フレーム中で複数回発生させてもよい。また、共通電極駆動回路ＣＤは、仕様に応じて複数の転送クロックＳＤＣＫを用いることもできる。

シフトレジスタＳＲは、転送スタートパルスの信号が立ち上がっている期間に、共通電極駆動回路ＣＤから供給された転送クロックＳＤＣＫのパルスが変化する回数に基づいて、所定の位置と数のシフトレジスタから“Ｈ”の出力信号を出力する。例えば、シフトレジスタＳＲは、共通電極駆動回路ＣＤから転送スタートパルスＳＤＳＴの信号が“Ｈ”のときの転送クロックＳＤＣＫのパルスの変化数と同じ数の先のシフトレジスタを選択し、この変化数の数と同じ数のシフトレジスタから“Ｈ”の出力信号を出力することができる。

また、論理和回路ＯＲは、シフトレジスタＳＲからの出力信号に応じて、“Ｈ”の出力信号を出力する。図６に示すように、論理和回路ＯＲとシフトレジスタＳＲとが交互に配置されている場合、論理和回路ＯＲは、両隣りのシフトレジスタの出力信号に応じて出力信号を出力する。例えば、論理和回路ＯＲは、接続された両隣りのシフトレジスタの出力信号の少なくとも一方が“Ｈ”の出力信号である場合に、“Ｈ”の出力信号を出力する。

図示した例では、図６の一構成例のタッチ駆動回路に対して、共通電極駆動回路ＣＤは、転送スタートパルスＳＤＳＴの信号が“Ｈ”の期間に、転送クロックＳＤＣＫの信号を１回だけ変化させている。そのため、共通電極駆動回路ＣＤから転送スタートパルスＳＤＳＴ及び転送クロックＳＤＣＫが供給されたときに、シフトレジスタＳＲ１は、転送クロックＳＤＣＫに応じて、信号が１回立ち上がる出力信号ＳＲｏｕｔ１を出力する。論理和回路ＯＲ１は、シフトレジスタＳＲ１の出力信号ＳＲｏｕｔ１を受けて、出力信号ＳＲｏｕｔ１と同時に信号が１回立ち上がる出力信号ＯＲｏｕｔ１を出力する。次に、シフトレジスタＳＲ２は、シフトレジスタＳＲ１からの出力信号ＮＴｏｕｔ１と転送クロックＳＤＣＫとを受けて、転送クロックＳＤＣＫに応じて出力信号ＯＲｏｕｔ１からシフトして、信号が１回立ち上がる出力信号ＳＲｏｕｔ２を出力する。論理和回路ＯＲ１は、シフトレジスタＳＲ２の出力信号を受けて、出力信号ＳＲｏｕｔ２と同時に信号が１回立ち上がる出力信号ＯＲｏｕｔ１を出力する。また、論理和回路ＯＲ２も、シフトレジスタＳＲ２の出力信号ＳＲｏｕｔ２を受けて、出力信号ＳＲｏｕｔ２と同時に信号が１回立ち上がる出力信号ＯＲｏｕｔ２を出力する。同様に、他の複数のシフトレジスタＳＲ３…ＳＲｎも、それぞれ、各段のシフトレジスタの出力信号ＳＲｏｕｔ２…ＳＲｏｕｔ（ｎ−１）及び転送クロックＳＤＣＫに基づいて、信号が１回立ち上がる出力信号ＳＲｏｕｔ３…ＳＲｏｕｔ（ｎ）を出力する。他の複数の論理和回路ＯＲ３…ＯＲｎ−１も、それぞれ、各段のシフトレジスタの出力信号ＳＲｏｕｔ２…ＳＲｏｕｔ（ｎ−１）に基づいて、接続された２つのシフトレジスタの内の出力信号の内の少なくとも一方の出力信号が“Ｈ”である場合に、信号が１回立ち上がる出力信号ＯＲｏｕｔ３…ＯＲｏｕｔ（ｎ−１）を出力する。

図１０は、図９に示したシフトレジスタＳＲ及び論理和回路ＯＲの動作に基づくセンサＳＳの動作の一例を示す図である。図１０は、１フレームのセンシングにおけるセンサＳＳの動作の一例を示している。図１０において、縦軸は、時間を示している。
センサＳＳは、シフトレジスタＳＲ及び論理和回路ＯＲからの出力信号に基づいて、タッチ位置検出期間に、センサ駆動電極Ｔｘの内の選択した少なくとも１つのセンサ駆動電極にセンサ駆動信号ＴＳＶＣＯＭを供給し、センシングを実行する。

図示した例では、複数のシフトレジスタＳＲ１、ＳＲ２、ＳＲ３…は、それぞれ、一端部、例えば、シフトレジスタＳＲ１から数えて奇数番目の複数のセンサ駆動電極Ｔｘ１、Ｔｘ３、Ｔｘ５…に出力信号を出力する。一方、論理和回路ＯＲ１、ＯＲ２、ＯＲ３…は、それぞれ、一端部、例えば、シフトレジスタＳＲ１から数えて偶数番目の複数のセンサ駆動電極に出力する。したがって、図９のタイミングチャートに基づいて、はじめに、センサＳＳは、タッチ位置検出期間ＤＴ１に、選択したセンサ駆動電極Ｔｘ１及びＴｘ２にセンシングを実行する。次に、センサＳＳは、タッチ位置検出期間ＤＴ２に、選択したセンサ駆動電極Ｔｘ２、Ｔｘ３、及び、Ｔｘ４にセンシングを実行する。次に、センサＳＳは、タッチ位置検出期間ＤＴ３に、選択したセンサ駆動電極Ｔｘ４、Ｔｘ５、及び、Ｔｘ６にセンシングを実行する。同様に、センサＳＳは、シフトレジスタＳＲ及び論理和回路ＯＲからの出力信号に基づいて、各タッチ位置検出期間ＤＴ４…ＤＴｎに、選択した少なくとも２つのセンサ駆動電極毎にセンシングを順次実行していく。図示した例では、センサＳＳは、各タッチ位置検出期間において、少なくとも１つのセンサ駆動電極が重複するようにセンシングを実行しているが、このようにセンシングを実行することにより正確な被検出物の検出が可能となる。また、図示した例では、センサＳＳは、転送クロックＳＤＣＫにより、タッチ位置検出期間を指定することができる。このため、センサＳＳは、タッチ位置検出期間を指定する信号を出力する回路を備えている必要がないために、回路を簡易化することが可能である。例えば、センサＳＳは、転送スタートパルスＳＤＳＴが“Ｈ”の期間に、複数回変化する転送クロックＳＤＣＫのパルスをシフトレジスタＳＲ等に供給する場合には、このタッチ位置検出期間を指定する信号を出力する回路を備えている必要性がある。

上述したセンサＳＳを備える表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘは、接続用孔Ｖに設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰと接続されている。このため、検出電極Ｒｘと検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする一構成例と比較して、配線基板の個数を削減することができる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小することができる。これにより、狭額縁化が可能となる。

本実施形態によれば、センサ機能付き表示装置ＤＳＰは、第１基板ＳＵＢ１の上面に設けられたタッチ駆動回路ＴＤＣに少なくとも１つの論理和回路を備えている。論理和回路ＯＲは、シフトレジスタＳＲと比較して回路として簡易である。また、センサ機能付き表示装置ＤＰＳは、シフトレジスタＳＲ及び論理和回路ＯＲでタッチ駆動回路ＴＤＣを構成することで、タッチ位置検出期間を指定するための回路を簡易化することが可能である。そのため、タッチ駆動回路ＴＤＣを小型化することが可能である。その結果、本実施形態により、狭額縁化が可能な表示装置ＤＳＰを提供することが可能である。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＳ…センサ
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＳＵＢ３…配線基板 ＳＵＢ４…配線基板
１０…第１ガラス基板 ２０…第２ガラス基板
ＣＮＴ…端子部 ＤＣＳ…駆動回路系 タッチ駆動回路…ＴＤＣ
ＤＡ…表示領域（第１領域） ＮＤＡ…非表示領域（第２領域）
ＤＤ…ディスプレイドライバ 共通電極駆動回路…ＣＤ ＲＣ…検出回路
ＳＲ…シフトレジスタ ＯＲ…論理和回路 ＳＷ…切替回路

Claims (11)

1. 第１駆動電極と、前記第１駆動電極に隣接して配置された第２駆動電極と、前記第２駆動電極に隣接して配置された第３駆動電極と、
   前記第１駆動電極に接続された第１シフトレジスタ回路と、
   前記第１シフトレジスタ回路と前記第３駆動電極とに接続された第２シフトレジスタ回路と、
   前記第２駆動電極と前記第１シフトレジスタ回路と前記第２シフトレジスタ回路とに接続された論理和回路とを備える、センサ。
2. 前記第１シフトレジスタ回路は、前記第１駆動電極を選択可能にする第１出力信号を前記第１駆動電極に出力し、前記第２シフトレジスタ回路を駆動させる第２出力信号を前記第２シフトレジスタ回路に出力し、
   前記第２シフトレジスタ回路は、前記第１シフトレジスタ回路から第２出力信号を受けて、前記第３駆動電極を選択可能とする第３出力信号を前記第３駆動電極に出力し、
   前記論理和回路は、前記第１出力信号と前記第３出力信号とを受けて、前記第２駆動電極を選択可能とする第４出力信号を前記第２駆動電極に出力する、請求項１に記載のセンサ。
3. 前記第１シフトレジスタ回路にスタートパルス信号とクロック信号とを入力し、前記第１シフトレジスタ回路及び前記論理和回路により選択可能とされた前記第１駆動電極及び前記第２駆動電極に対する近接物を検出するための駆動信号を供給するドライバを備える、請求項２に記載のセンサ。
4. 前記ドライバは、前記スタートパルス信号の立ち上がり期間に１回変化する前記クロック信号を出力する、請求項３に記載のセンサ。
5. 前記ドライバは、前記クロック信号により近接物を検出する検出期間を指定する、請求項４に記載のセンサ。
6. 前記第１駆動電極、前記第２駆動電極、及び前記第３駆動電極に対向し、前記第１駆動電極、前記第２駆動電極、及び前記第３駆動電極の各々との間に容量を形成する検出電極を備える請求項５に記載のセンサ。
7. 前記第１駆動電極と、前記第２駆動電極と、前記第３駆動電極とを備え、前記検出電極に接続された第１パッドと、前記検出電極に接続された第２パッドと、前記検出電極に接続された第３パッドとを備える第１基板と、
   前記第１基板に対向し、前記第１パッド、前記第２パッド、及び前記第３パッドから離間し、孔を有する絶縁基板及び前記検出電極を備える第２基板と、
   前記孔を通って、前記第１パッド、前記第２パッド、及び前記第３パッドの少なくとも１つと前記検出電極とを電気的に接続する接続部材と、
   前記第１基板に接続され、前記第１パッド、前記第２パッド、及び前記第３パッドに電気的に接続された前記ドライバを備える配線基板と、を備える請求項６に記載のセンサ。
8. 前記論理和回路は、供給される複数の信号の内の少なくとも１つの信号のレベルがハイレベルであるときに、ハイレベルの信号を出力する、請求項１乃至７のいずれか１に記載のセンサ。
9. 一方向に配列された複数の駆動電極と、
   前記複数の駆動電極を順次選択可能とする複数のシフトレジスタ回路と、
   前記複数のシフトレジスタ回路の内の少なくとも２つのシフトレジスタ回路の出力信号に基づいて前記複数の駆動電極の内の１つの駆動電極を選択可能とする少なくとも１つの論理和回路と、を備えるセンサ。
10. 前記複数のシフトレジスタ回路は、前記複数の駆動電極において、一端部に配置された第１駆動電極から数えて奇数番目の駆動電極を順次選択可能に構成され、
    前記少なくとも１つの論理和回路は、前記複数の駆動電極において、前記第１駆動電極から数えて駆動電極から前記複数の駆動電極の内の偶数番目の少なくとも１つの駆動電極を選択可能に構成されている、請求項９に記載のセンサ。
11. 一方向に配列された複数の駆動電極と、前記複数の駆動電極を順次選択可能とする複数のシフトレジスタ回路と、
    前記複数のシフトレジスタ回路の内の少なくとも２つのシフトレジスタ回路の出力信号に基づいて前記複数の駆動電極の内の１つの駆動電極を選択可能とする少なくとも１つの論理和回路と、
    前記複数のシフトレジスタ回路の内の第１シフトレジスタ回路にスタートパルス信号とクロック信号とを入力し、前記複数のシフトレジスタ回路及び前記論理和回路により選択可能とされた前記複数の駆動電極の内の少なくとも１つの駆動電極に対して駆動信号を供給するドライバと、
    前記複数の駆動電極と対向し、前記複数の駆動電極との間に容量をそれぞれ形成する複数の検出電極と、を備えるセンサと、
    前記複数の駆動電極と対向し、画像信号に基づいて表示する表示画素と、を備え、
    前記ドライバは、前記複数の駆動電極に対して、前記画像信号を順次供給する画像表示駆動と、前記駆動信号を順次供給する検出駆動とを実行する、表示装置。

Images