JP6620025B2 - センサ付き表示装置 - Google Patents

センサ付き表示装置 Download PDF

Info

Publication number
JP6620025B2
JP6620025B2 JP2016008137A JP2016008137A JP6620025B2 JP 6620025 B2 JP6620025 B2 JP 6620025B2 JP 2016008137 A JP2016008137 A JP 2016008137A JP 2016008137 A JP2016008137 A JP 2016008137A JP 6620025 B2 JP6620025 B2 JP 6620025B2
Authority
JP
Japan
Prior art keywords
substrate
sensor
connection portion
electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016008137A
Other languages
English (en)
Other versions
JP2017129982A5 (ja
JP2017129982A (ja
Inventor
野口　幸治
幸治 野口
泰 中野
泰 中野
正樹 村瀬
正樹 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016008137A priority Critical patent/JP6620025B2/ja
Priority to CN201720076736.6U priority patent/CN206450919U/zh
Priority to US15/410,633 priority patent/US10175798B2/en
Publication of JP2017129982A publication Critical patent/JP2017129982A/ja
Publication of JP2017129982A5 publication Critical patent/JP2017129982A5/ja
Priority to US16/206,657 priority patent/US10747348B2/en
Application granted granted Critical
Publication of JP6620025B2 publication Critical patent/JP6620025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明の実施形態は、センサ付き表示装置に関する。
近年、表示装置のインターフェース等として、指などの被検出物の接触あるいは接近を検出するセンサが実用化されている。センサの一例である静電容量式タッチパネルは、被検出物による静電容量の変化を検出するための電極を備えている。このようなタッチパネルを備えた表示装置においては、例えば、表示パネルに接続されたフレキシブルプリント基板に加えて、タッチパネルの電極が形成される面に接続されたフレキシブルプリント基板が必要となる（例えば、特許文献１参照）。
複数のフレキシブルプリント基板を備えた構成においては、両者を電気的に接続するためのコネクタが必要となり、表示装置全体の薄型化が阻害される。また、複数のフレキシブルプリント基板を備えた表示装置を電子機器にセットした際に、電子機器内部の構造物と接触したり、他の構造物の設置の妨げとなったりする。
特開２０１１−６５５１５号公報
本実施形態の目的は、構造を簡素化することが可能なセンサ付き表示装置を提供することにある。
一実施形態によれば、
画像を表示する表示領域に位置する第１電極を備えた第１基板と、前記表示領域に位置し、センシングに必要なセンサ信号を出力する第２電極を備えた第２基板と、前記第１基板に接続される第１接続部及び前記第２基板に接続される第２接続部を備えたフレキシブル基板であって、前記第１接続部及び前記第２接続部に亘って延出した共通のベース層を備えたフレキシブル基板と、を備えたセンサ付き表示装置が提供される。
図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。 図２は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。 図３は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。 図４Ａは、静電容量型センサＳＳの基本原理を説明するための図であり、被検出物が接触あるいは接近していない状態を表す説明図である。 図４Ｂは、静電容量型センサＳＳの基本原理を説明するための図であり、図４Ａに示した状態のセンサの等価回路の例を示す説明図である。 図４Ｃは、静電容量型センサＳＳの基本原理を説明するための図であり、センサ駆動信号及び検出信号の波形の一例を表す図である。 図４Ｄは、センサＳＳの一構成例を示す平面図である。 図４Ｅは、図４Ｄに示したセンサＳＳを概略的に示す斜視図である。 図４Ｆは、センサＳＳの他の構成例を示す平面図である。 図５Ａは、センサ駆動電極Ｔｘがセンサ駆動信号Ｔｘｓにより駆動されるときのタイミングチャートを示している。 図５Ｂは、主な回路ブロックを示す図である。 図６Ａは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２に接続されたフレキシブル基板３の一構成例を示す平面図である。 図６Ｂは、図６Ａに示したフレキシブル基板３の第１接続部３Ａ及び第２接続部３Ｂを示す断面図である。 図７は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。 図８は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。 図９は、図６Ａ及び図７に示した構成例におけるフレキシブル基板３と駆動ＩＣチップ１との位置関係を示す断面図である。 図１０は、図８に示した構成例におけるフレキシブル基板３と駆動ＩＣチップ１との位置関係を示す断面図である。 図１１は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。 図１２は、図１１に示したフレキシブル基板３の第１接続部３Ａを第１基板側から見た拡大平面図である。 図１３は、図１１に示したフレキシブル基板３の第１接続部３Ａにおける一方端３Ｄから他方端３Ｅまでの断面図である。 図１４は、図１１に示した開口部ＯＰＡと対向する第１基板ＳＵＢ１の拡大平面図である。 図１５は、図１１に示した開口部ＯＰＡと対向する第１基板ＳＵＢ１の他の構成例を示す図である。 図１６は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。 図１７は、図１６に示したフレキシブル基板３の第１接続部３Ａを第１基板側から見た拡大平面図である。 図１８は、図１６に示したフレキシブル基板３の第１接続部３Ａの断面図である。 図１９は、フレキシブル基板３の他の構成例における第１接続部３Ａの断面図である。 図２０は、フレキシブル基板３の他の構成例における第１接続部３Ａの断面図である。 図２１Ａは、他のセンサ装置１００を示す平面図である。 図２１Ｂは、図２１Ａに示したセンサ装置１００の断面図である。 図２２は、さらに他のセンサ装置１００を示す平面図である。 図２３は、センサ装置１００を備えた表示装置ＤＳＰの適用例を示す断面図である。 図２４は、センサ装置１００を備えた表示装置ＤＳＰの他の適用例を示す断面図である。 図２５Ａは、センサ装置１００を備えた表示装置ＤＳＰの他の適用例を示す断面図である。 図２５Ｂは、図２５Ａに示した表示装置ＤＳＰの平面図である。 図２６は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。ここでは、互いに交差する第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの平面図を示している。本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
表示装置ＤＳＰは、表示パネルＰＮＬ、表示パネルＰＮＬを駆動する駆動ＩＣチップ１などを備えている。表示パネルＰＮＬは、例えば、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シール部ＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シール部ＳＥは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。
表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、シール部ＳＥによって囲まれた内側に位置している。
駆動ＩＣチップ１は、非表示領域ＮＤＡに位置している。図示した例では、駆動ＩＣチップ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１の実装部ＭＴに実装されている。駆動ＩＣチップ１は、例えば、画像表示に必要な信号を出力するディスプレイドライバを内蔵している。ここでのディスプレイドライバは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。なお、図示した例に限らず、駆動ＩＣチップ１は、別途表示パネルＰＮＬに接続されるフレキシブル基板上に実装されていても良い。詳細な例については後述する。
本実施形態の表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型であるが、これに限定されるものではない。例えば、表示パネルＰＮＬは、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であっても良いし、透過表示機能及び反射表示機能を備えた半透過型であっても良い。
図２は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線との交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。
信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、非表示領域ＮＤＡにおいて、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示した駆動ＩＣチップＩＣ１に内蔵されていても良い。また、これらの駆動回路のレイアウトは、図示した例に限られるものではない。
走査線Ｇは、非表示領域ＮＤＡに引き出され、走査線駆動回路ＧＤに接続されている。信号線Ｓは、非表示領域ＮＤＡに引き出され、信号線駆動回路ＳＤに接続されている。共通電極ＣＥは、非表示領域ＮＤＡに引き出され、共通電極駆動回路ＣＤに接続されている。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極、ソース電極、及び、ドレイン電極を備えている。ゲート電極は、走査線Ｇと電気的に接続されている。ソース電極及びドレイン電極のうちの一方は、信号線Ｓと電気的に接続されている。ソース電極及びドレイン電極のうちの他方は、画素電極ＰＥと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。
図３は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。以下の説明において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かって見ることを平面視という。
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素基板ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。
第１基板ＳＵＢ１は、第１絶縁基板１０、信号線Ｓ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第１絶縁基板１０は、ガラス基板や樹脂基板などの光透過性を有する基板である。第１絶縁膜１１は、第１絶縁基板１０の上に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。第３絶縁膜１３は、共通電極ＣＥ及び第２絶縁膜１２の上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
なお、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥは画素ごとにスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が第１方向Ｘに並んで配置されていても良い。例えば、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され互いに噛み合うように配置されていても良い。このような配置の場合、例えば、図示した第３絶縁膜を省略し、画素電極ＰＥ及び共通電極ＣＥの双方が第２絶縁膜１２と第１配向膜ＡＬ１との間に位置していても良いし、画素電極ＰＥ及び共通電極ＣＥのうちの一方が第２絶縁膜１２と第３絶縁膜１３との間に位置し、他方が第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。
第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
第２絶縁基板２０は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、図中において信号線Ｓと対向する位置に配置されている。カラーフィルタＣＦは、画素電極ＰＥと対向する位置に配置され、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。また、遮光層ＢＭを配置する代わりに、異なる色のカラーフィルタを２層以上重ね合せることで透過率を低下させ、遮光層として機能させても良い。カラーフィルタＣＦは、４色以上のカラーフィルタで形成されても良く、白色を表示する画素には、白色のカラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。
本実施形態の表示装置ＤＳＰに搭載されるセンサは、検出電極Ｒｘを備えている。図示した例では、検出電極Ｒｘは、第２基板ＳＵＢ２の外面ＳＢＡに位置している。検出電極Ｒｘは、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金や、ＩＴＯやＩＺＯ等の透明な酸化物材料や、導電性の有機材料や、微細な導電性物質の分散体などによって形成されている。また、検出電極Ｒｘは、これらの金属材料を１以上用いて、複数積層した積層体としても良い。検出電極Ｒｘに金属製の導電材料を用いる場合は、メッシュ加工を施したり、黒色材料でメッキ加工するなどの不可視化処理をするとより良い。
第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。
次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。
以下、図４Ａ乃至４Ｃを参照して、静電容量型センサＳＳの基本原理について説明する。図４Ａは、被検出物が接触あるいは接近していない状態を表す説明図である。図４Ｂは、図４Ａに示した状態のセンサの等価回路の例を示す説明図である。図４Ｃは、センサ駆動信号及び検出信号の波形の一例を表す図である。なお、以下の説明では、被検出物として指が接触あるいは接近する場合を説明するが、被検出物は指に限られず、例えばスタイラスペン等の導体を含む物体であっても良い。
例えば、図４Ａに示すように、センサＳＳを構成する容量素子ＣＰは、誘電体Ｄを挟んで互いに対向配置された一対の電極、すなわち、センサ駆動電極Ｔｘ及び検出電極Ｒｘを備えている。図４Ｂに示すように、容量素子Ｃ１の一端（センサ駆動電極Ｔｘ）は交流信号源（駆動信号源）ＳＧＳに接続され、他端（検出電極Ｒｘ）は電圧検出器（検出部）ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば積分回路である。
交流信号源ＳＧＳからセンサ駆動電極Ｔｘに所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇが印加されると、検出電極Ｒｘ側に接続された電圧検出器ＤＥＴを介して、図４Ｃに示すような出力波形Ｖｄｅｔが現れる。なお、この交流矩形波Ｓｇは、共通電極駆動回路ＣＤから入力されるセンサ駆動信号Ｔｘｓに相当する。出力波形Ｖｄｅｔは、検出信号Ｒｘｓに相当する。
指が接触または近接していない状態（非接触状態）では、図４Ｂに示すように、容量素子ＣＰに対する充放電に伴って、容量素子ＣＰの容量値に応じた電流Ｉ０が流れる。図示した電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ０の変動を電圧の変動に変換し、図４Ｃの実線で示した波形Ｖ０の検出信号Ｒｘｓが出力される。
一方、指が接触（または接近）した状態（接触状態）では、指によって形成される静電容量が検出電極Ｒｘと接触しているまたは検出電極Ｒｘの近傍にあることにより、センサ駆動電極Ｔｘ及び検出電極Ｒｘの間にあるフリンジ分の静電容量が遮られる。このため、接触状態での容量素子ＣＰは、非接触状態での容量値よりも小さい容量値の容量素子として作用する。そして、容量素子ＣＰの容量値の変化に応じて変動する電流が流れる。このとき、図４Ｃに点線で示した波形Ｖ１の検出信号Ｒｘｓが出力される。この場合、波形Ｖ１は、上述した波形Ｖ０と比べて振幅が小さくなる。これにより、波形Ｖ０と波形Ｖ１との電圧差分の絶対値｜ΔＶ｜は、指などの被検出物が接触または接近した影響に応じて変化することになる。なお、電圧検出器ＤＥＴは、波形Ｖ０と波形Ｖ１との電圧差分の絶対値｜ΔＶ｜を精度よく検出するため、回路内のスイッチングにより、交流矩形波Ｓｇの周波数に合わせて、コンデンサの充放電をリセットする期間Ｒｅｓｅｔを設けた動作とすることがより好ましい。
このように、センサＳＳは、共通電極駆動回路ＣＤから供給されるセンサ駆動信号Ｔｘｓに従って、１検出ブロックずつ順次走査して、被検出物の接触あるいは接近の検出（センシング）を行う。センサＳＳは、後述する複数の検出電極Ｒｘから、図４Ｂに示した電圧検出器ＤＥＴを介して、検出ブロック毎に検出信号Ｒｘｓを出力する。
図４Ｄは、センサＳＳの一構成例を示す平面図である。
本実施形態では、センサＳＳは、センサ駆動電極（第１電極）Ｔｘ、検出電極（第２電極）Ｒｘ、リード線Ｌ、及び、接続配線ＷＲを備えている。センサ駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。
センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第１方向Ｘに延出した帯状の形状を有し、第２方向Ｙに間隔を置いて並んでいる。また、検出電極Ｒｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、非表示領域ＮＤＡまで延在していても良い。センサ駆動電極Ｔｘ及び検出電極Ｒｘの形状は、帯状に限らず、櫛歯形状などの他の形状であっても良い。あるいは、センサ駆動電極Ｔｘ及び検出電極Ｒｘは、複数に分割されていればよく、センサ駆動電極Ｔｘを分割するスリットの形状は直線であっても、曲線であっても良い。
リード線Ｌ及び接続配線ＷＲは、非表示領域ＮＤＡに位置している。リード線Ｌは、第２基板ＳＵＢ２において、検出電極Ｒｘと同一面（例えば、図３に示した外面ＳＢＡ）に位置している。このようなリード線Ｌは、低抵抗な金属材料によって形成されることが望ましい。リード線Ｌの各々の一端側は、検出電極Ｒｘの各々と電気的に接続されている。リード線Ｌの各々の他端側は、端子群ＴＧＢにおける端子ＴＢ２の各々と電気的に接続されている。接続配線ＷＲは、第１基板ＳＵＢ１に備えられている。接続配線ＷＲの各々の一端側は、センサ駆動電極Ｔｘの各々と電気的に接続されている。接続配線ＷＲの各々の他端側は、共通電極駆動回路ＣＤと電気的に接続されている。
なお、リード線Ｌ及び接続配線ＷＲのレイアウトは、図示した例に限らない。例えば、複数のセンサ駆動電極Ｔｘのうち、奇数番目のセンサ駆動電極Ｔｘと接続された接続配線ＷＲが一方の非表示領域ＮＤＡ（例えば、表示領域ＤＡよりも右側の非表示領域ＮＤＡ）に位置し、偶数番目のセンサ駆動電極Ｔｘと接続された接続配線ＷＲが他方の非表示領域ＮＤＡ（例えば、表示領域ＤＡよりも左側の非表示領域ＮＤＡ）に位置していても良い。また、表示領域ＤＡの上側半分に位置するセンサ駆動電極Ｔｘと接続された接続配線ＷＲが一方の非表示領域ＮＤＡに位置し、表示領域ＤＡの下側半分に位置するセンサ駆動電極Ｔｘと接続された接続配線ＷＲが他方の非表示領域ＮＤＡに位置していても良い。
共通電極駆動回路ＣＤは、画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。
また、共通電極駆動回路ＣＤは、被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。
図４Ｅは、図４Ｄに示したセンサＳＳを概略的に示す斜視図である。
複数のセンサ駆動電極Ｔｘは、それぞれ第１方向Ｘに延在するストライプ状の電極パターンを有する。検出電極Ｒｘは、それぞれ第２方向Ｙに延在するストライプ状の電極パターンを有し、センサ駆動電極Ｔｘとそれぞれ交差している。検出電極Ｒｘは、第１方向Ｘ及び第２方向Ｙと交差する第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。センサ駆動電極Ｔｘと検出電極Ｒｘとが対向する部分は、図４Ａに示した容量素子ＣＰに相当し、その交差部分に静電容量を生じさせている。
このような構成のセンサＳＳでは、センシング駆動時において、共通電極駆動回路ＣＤがセンサ駆動電極Ｔｘを時分割的に順次走査するように駆動することにより、センサ駆動電極Ｔｘの１検出ブロックが図中に矢印で示したスキャン方向に順次選択される。選択されたセンサ駆動電極Ｔｘの検出ブロックには、共通電極駆動回路ＣＤによってセンサ駆動信号Ｔｘｓが供給される。そして、検出電極Ｒｘから検出信号Ｒｘｓが出力されることにより、１検出ブロックのセンシングが行われる。ここで、センサ駆動電極Ｔｘの検出ブロックは、１本または複数本のセンサ駆動電極Ｔｘの電極パターンを含み、複数の検出ブロックは、それぞれセンサ駆動電極Ｔｘの延出方向に沿った方向に延び、かつ、スキャン方向に配列される。
図示したセンサＳＳにおいて、互いに交差した検出電極Ｒｘ及びセンサ駆動電極Ｔｘは、静電容量型タッチセンサをマトリックス状に構成している。よって、センサＳＳのタッチ検出面全体にわたって走査することにより、外部からの被検出物（導体）の接触または接近が生じた位置の検出が可能となっている。
図４Ｆは、センサＳＳの他の構成例を示す平面図である。図４Ｆに示した構成例は、図４Ｄに示した構成例と比較して、センサ駆動電極Ｔｘが第１方向Ｘに間隔を置いて並び、第２方向Ｙに延出する一方で、検出電極Ｒｘが第２方向Ｙに間隔を置いて並び、第１方向Ｘに延出している点で相違している。このような構成例においても、センサ駆動電極Ｔｘ及び接続配線ＷＲは第１基板ＳＵＢ１に備えられ、検出電極Ｒｘ及びリード線Ｌは第２基板ＳＵＢ２に備えられている。他の要素については図４Ｄに示した構成例と同一であり、同一の参照符号を付して説明を省略する。
なお、リード線Ｌ及び接続配線ＷＲのレイアウトは、図示した例に限らない。例えば、複数のリード線Ｌのうち、奇数番目の検出電極Ｒｘと接続されたリード線Ｌが一方の非表示領域ＮＤＡ（例えば、表示領域ＤＡよりも右側の非表示領域ＮＤＡ）に位置し、偶数番目の検出電極Ｒｘと接続されたリード線Ｌが他方の非表示領域ＮＤＡ（例えば、表示領域ＤＡよりも左側の非表示領域ＮＤＡ）に位置していても良い。また、表示領域ＤＡの上側半分に位置する検出電極Ｒｘと接続されたリード線Ｌが一方の非表示領域ＮＤＡに位置し、表示領域ＤＡの下側半分に位置する検出電極Ｒｘと接続されたリード線Ｌが他方の非表示領域ＮＤＡに位置していても良い。
図５Ａは、センサ駆動電極Ｔｘがセンサ駆動信号Ｔｘｓにより駆動されるときのタイミングチャートを示している。１フレーム期間Ｆは、表示期間ＤＷＴ（信号線Ｓからの画素信号ＳｉｇＸの書き込み期間も含む）とセンシングを行う検出期間ＴＤＴ（この期間は、非表示期間ＴＤＴと称しても良い）とが異なる期間に設定されている。より具体的には、1フレーム期間Ｆは、複数の表示期間ＤＷＴを有し、表示期間ＤＷＴと表示期間ＤＷＴの間に、検出期間ＴＤＴが設定されている。検出期間ＴＤＴでは、センサ駆動電極ＴＸの検出ブロックＴｘ１、Ｔｘ２、Ｔｘ３、…がセンサ駆動信号Ｔｘｓ１、Ｔｘｓ２、Ｔｘｓ３、…により駆動される。なお、１検出ブロックは、上記の通り、１本または複数本のセンサ駆動電極Ｔｘの電極パターンを含む単位である。
センサ駆動電極ＴＸの検出ブロックＴｘ１、Ｔｘ２、Ｔｘ３、…がセンサ駆動信号Ｔｘｓ１、Ｔｘｓ２、Ｔｘｓ３、…により駆動されたとき、タッチ検出面に被検出物が近接していた場合、被検出物の位置に対応する検出電極Ｒｘからレベルの低い検出信号Ｒｘｓが出力される。表示期間ＤＷＴ及びタッチ検出期間ＴＤＴは、１フレーム期間Ｆ内の複数個所に分散している。つまり、表示期間ＤＷＴ及びタッチ検出期間ＴＤＴは、１フレーム期間Ｆ内で時分割されている。
図５Ｂは、主な回路ブロックを示す図である。
ホスト装置ＨＯＳから出力された画素データ及び同期信号は、インターフェース回路７０１にて受け取られる。インターフェース回路７０１で受け取られた画素データは、データ処理回路７０２に入力されて表示パネルＰＮＬによる表示に適合するようにデータの補間処理及び又は合成処理などが施される。タイミング生成回路７１２は、垂直同期信号及び又は水平同期信号を受け取る。タイミング生成回路７１２は、位相制御回路を含み、内部発振器７１１のクロック（内部クロック）の位相と外部の同期信号の位相との関係を所定の関係に制御して維持する。そして、タイミング生成回路７１２は、内部クロックに基づいて、内部の水平同期パルス及び内部垂直同期パルスを生成する。
内部水平同期パルス、内部垂直同期パルス、及び駆動用の各種タイミングパルスは、ＬＣＤ駆動回路７１３、タッチパネル駆動回路７１５に入力される。また、タイミング生成回路７１２は、インターフェース回路７０１、データ処理回路７０２、ビデオメモリ７０３、表示用ラインデータラッチ回路７０４、ソース増幅器７０５のそれぞれに対してタイミングパルスを生成して供給している。これにより、駆動ＩＣチップ１内部の各ブロックが統一されて制御される。したがって、タイミング生成回路７１２は、駆動ＩＣチップ１内の制御部と称することもできる。
データ処理回路７０２から出力された画素データは、表示用ラインデータラッチ回路７０４にラッチされる。表示用ラインデータラッチ回路７０４にラッチされた画素データは、ソース増幅器７０５でアナログ変換され、画素信号となり、次にガンマ補正されて、表示パネルに供給される。これらの画素信号は、信号線Ｓ１〜Ｓ１０８０を介して導通状態の画素に書き込まれる。
ＬＣＤ駆動回路７１３は、タイミング生成回路７１２からのタイミング信号に基づいて、ソース選択回路（図示せず）、ゲート回路（図示せず）を制御し、画素信号を書き込むラインを指定することができる。タッチパネル駆動回路７１５は、図５Ａで示した駆動信号Ｔｘｓを、割り当てられた時間に、センサ駆動電極Ｔｘの検出ブロックに供給する。これにより、検出信号Ｒｘｓが検出電極Ｒｘから出力される。ここでのタッチパネル駆動回路７１５は、上記の共通電極駆動回路ＣＤに含まれるものである。
検出信号Ｒｘｓは、タッチパネルコントローラなどとして機能する検出回路ＲＣに入力される。検出回路ＲＣは、駆動ＩＣチップ１に内蔵されても良いし、駆動ＩＣチップ１とは異なる他のＩＣチップに内蔵されていても良い。この点については、後の構成例において詳述する。検出回路ＲＣは、センサ駆動信号Ｔｘｓの駆動タイミングと検出信号Ｒｘｓの検出タイミングとの時間的関連性に基づき、被検出物が接触あるいは接近した位置を検出する。被検出物の位置の検出結果（タッチ位置検出結果）は、ホスト装置ＨＯＳに入力される。ホスト装置ＨＯＳは、被検出物の位置を判定した後、判定結果に基づき、次に設定されているプログラミング動作を実行する。
検出回路ＲＣは、タッチ検出周波数の切り替え信号（条件信号と称してもよい）をタイミング生成回路７１２に与えることができる。検出回路ＲＣは、例えば、通常動作時において、所定レベルのタッチ検出信号Ｒｘｓが得られない場合は、例えば、タッチ検出周波数を１２０Ｈｚとする切り替え信号をタイミング生成回路７１２に与える。ここでこのタッチ検出周波数は、１フレーム（６０Ｈｚ）の期間に表示面（タッチ操作面）を走査する周波数である。そして、何らかのノイズ（タッチ検出信号Ｒｘｓ）が検出されたとき、検出回路ＲＣは、タッチ検出周波数の切り替え信号をタイミング生成回路７１２に与える。この切り替え信号に応答して、タイミング生成回路７１２は、タッチパネル駆動回路７１５を制御し、タッチ検出周波数を６０Ｈｚに設定する。これにより、タッチ検出時間を長く設定することができ、タッチ検出感度を上げることができる。一定時間、タッチ検出信号が入力しない場合、検出回路ＲＣは、タイミング生成回路７１２を通じて、タッチ検出周波数を１２０Ｈｚとすることができる。このように本装置は、タッチ検出周波数が条件に応じて切り替わることがある。
図６Ａは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２に接続されたフレキシブル基板３の一構成例を示す平面図である。なお、本実施形態で適用可能なフレキシブル基板とは、少なくとも屈曲させる部分が曲がる材料を使用したフレキシブル部として構成されていれば良い。例えば、その全体がフレキシブル部として構成されたフレキシブル基板であっても良いし、ガラスエポキシなどの硬い材料からなるリジッド部及びポリイミドなどの曲がる材料からなるフレキシブル部を備えたリジッドフレキシブル基板であっても良い。
フレキシブル基板３は、第１接続部３Ａ、第２接続部３Ｂ、及び、第３接続部３Ｃを備えている。第１接続部３Ａは、端子群ＴＧＡと重なる位置に配置され、第１基板ＳＵＢ１に接続されている。第２接続部３Ｂは、端子群ＴＧＢと重なる位置に配置され、第２基板ＳＵＢ２に接続されている。第３接続部３Ｃは、外部の回路基板７に接続されている。ここでの外部回路基板７は、例えば、図５Ｂに示したホスト装置ＨＯＳに相当し、画素データや同期信号を駆動ＩＣチップ１に出力したり、検出回路ＲＣから被検出物の位置の検出結果が入力されたりするものである。
このようなフレキシブル基板３は、第１接続部３Ａと第２接続部３Ｂとの間において、平面視で駆動ＩＣチップ１と重複していない。
図示した例では、フレキシブル基板３は、ＩＣチップ５、及び、接続配線Ｗ１０を備えている。ＩＣチップ５は、フレキシブル基板３に実装されている。接続配線Ｗ１０は、第２接続部３ＢとＩＣチップ５とを電気的に接続している。ＩＣチップ５は、検出回路ＲＣを内蔵している。検出回路ＲＣは、図４などに示した検出電極Ｒｘと接続配線Ｗ１０などを介して電気的に接続されている。検出回路ＲＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出するものである。
図６Ｂは、図６Ａに示したフレキシブル基板３の第１接続部３Ａ及び第２接続部３Ｂを示す断面図である。
フレキシブル基板３は、第１接続部３Ａ及び第２接続部３Ｂに亘って延出した共通のベース層３０を備えている。また、フレキシブル基板３は、導電層３１、カバー層３２などを備えている。導電層３１は、ベース層３０の表示パネルＰＮＬと対向する側、あるいは、第１基板ＳＵＢ１と対向する側に位置している。導電層３１は、第１接続部３Ａに位置する端子ＴＡ３１、第２接続部３Ｂに位置する端子ＴＢ３１などを含んでいる。カバー層３２は、導電層３１を覆っている。なお、カバー層３２は、第１接続部３Ａ及び第２接続部３Ｂにおいては、それぞれ導電層３１を露出する開口部ＯＰＡ及びＯＰＢを有している。
第１接続部３Ａにおいて、フレキシブル基板３の端子ＴＡ３１は、第１基板ＳＵＢ１の端子群ＴＧＡにおける端子ＴＡ１と、導電性接着層４Ａを介して電気的に接続されている。第２接続部３Ｂにおいて、フレキシブル基板３の端子ＴＢ３１は、第２基板ＳＵＢ２の端子群ＴＧＢにおける端子ＴＢ２と、導電性接着層４Ｂを介して電気的に接続されている。導電性接着層４Ａ及び４Ｂは、例えば、接着剤中に導電粒子を分散させた異方性導電膜である。
本実施形態によれば、フレキシブル基板３は、表示用の電極を備えた第１基板ＳＵＢ１に接続される第１接続部３Ａ、及び、センサＳＳを構成する電極を備えた第２基板ＳＵＢ２に接続される第２接続部３Ｂを備えており、これらの第１接続部３Ａ及び第２接続部３Ｂに亘って延出した共通のベース層３０を備えている。つまり、第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、単一のフレキシブル基板３と電気的に接続されている。したがって、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の各々が別々のフレキシブル基板と接続される場合と比較して、フレキシブル基板の個数を低減することができ、構造を簡素化することが可能となるとともに、コストを削減することが可能となる。
また、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されるフレキシブル基板３を単一化したことにより、複数のフレキシブル基板を互いに電気的に接続するためのコネクタが不要となり、表示装置の小型化、及び、薄型化が可能となる。
また、フレキシブル基板３が接続された表示装置ＤＳＰを電子機器にセットした際に、電子機器内部の構造物とフレキシブル基板３との接触を抑制することができ、構造物を所望の位置に設置することが可能となる。
次に、他の構成例について説明する。
図７は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。
図示した構成例は、図６Ａに示した構成例と比較して、ＩＣチップ５を省略し、検出回路ＲＣが駆動ＩＣチップ１に内蔵された点で相違している。このような構成例においては、フレキシブル基板３は、第１接続部３Ａと第２接続部３Ｂとを電気的に接続するための接続配線Ｗ２０を備えている。接続配線Ｗ２０の各々の一端側は、第１接続部３Ａにおいて、第１基板ＳＵＢ１の端子群ＴＧＡと電気的に接続されている。接続配線Ｗ２０の各々の他端側は、第２接続部３Ｂにおいて、第２基板ＳＵＢ２の端子群ＴＧＢと電気的に接続されている。第１基板ＳＵＢ１は、端子群ＴＧＡと駆動ＩＣチップ１とを電気的に接続するための接続配線Ｗ２１を備えている。駆動ＩＣチップ１の検出回路ＲＣは、図４などに示した検出電極Ｒｘと接続配線Ｗ２０及びＷ２１などを介して電気的に接続されている。
このようなフレキシブル基板３も、図６Ａに示した構成例と同様に、第１接続部３Ａと第２接続部３Ｂとの間において、平面視で駆動ＩＣチップ１と重複していない。
このような構成例においても、上記の構成例と同様の効果が得られる。加えて、ＩＣチップ５を省略し、検出回路ＲＣが駆動ＩＣチップ１に内蔵されたことにより、フレキシブル基板３の小型化及び薄型化が可能となる。
図８は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。
図示した構成例は、図６Ａに示した構成例と比較して、フレキシブル基板３が第１接続部３Ａと第２接続部３Ｂとの間において平面視で駆動ＩＣチップ１と重複する点で相違している。なお、フレキシブル基板３の接続配線Ｗ１０は、駆動ＩＣチップ１の上に延出しているが、図６Ｂに示したようなカバー層３２によって覆われており、電気的絶縁性が確保されている。
このような構成例においても、上記の構成例と同様の効果が得られる。加えて、上記の構成例と比較して、フレキシブル基板３が駆動ＩＣチップ１と重複する領域を迂回する必要がないため、フレキシブル基板３の小型化が可能となる。また、図示した構成例においては、フレキシブル基板３の駆動ＩＣチップ１と対向する面に放熱部材を設置し、この放熱部材を駆動ＩＣチップ１と接触させても良い。これにより、駆動ＩＣチップ１の発熱による温度上昇を抑制することが可能となる。
図９は、図６Ａ及び図７に示した構成例におけるフレキシブル基板３と駆動ＩＣチップ１との位置関係を示す断面図である。図示したように、フレキシブル基板３は、第１接続部３Ａと第２接続部３Ｂとの間において、駆動ＩＣチップ１と重複することなく配置されている。第１接続部３Ａは、第１基板ＳＵＢ１において駆動ＩＣチップ１が実装された面と同一面上に接続されている。第２接続部３Ｂは、第２基板ＳＵＢ２において検出電極Ｒｘが配置された面と同一面上に接続されている。
図１０は、図８に示した構成例におけるフレキシブル基板３と駆動ＩＣチップ１との位置関係を示す断面図である。図示したように、フレキシブル基板３は、第１接続部３Ａと第２接続部３Ｂとの間において、駆動ＩＣチップ１と重複している。図示した例では、フレキシブル基板３は、駆動ＩＣチップ１から離間しているが、フレキシブル基板３と駆動ＩＣチップ１との間に、上記した放熱部材などの絶縁体が介在していても良い。また、フレキシブル基板３として、複数の導電層を含む多層構造のものが適用可能である。このようなフレキシブル基板３は、例えば、絶縁層と導電層とが交互に積層されており、接続用の配線として使われていない導電層を駆動ＩＣチップ１と対向する側に露出させ、この導電層を駆動ＩＣチップ１に接触させることにより放熱部材として利用することができる。
図１１は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。図６Ｂを参照して説明したように、カバー層３２は、第１接続部３Ａにおいて開口部ＯＰＡを有している。この開口部ＯＰＡは、平面視した際、端子群ＴＧＡと重なる位置に形成されている。図示した構成例では、開口部ＯＰＡは、第１接続部３Ａにおいて、フレキシブル基板３の一方端３Ｄから他方端３Ｅまで連続的に延出している。また、開口部ＯＰＡは、第２接続部３Ｂから延出した接続配線Ｗ１０と交差している。
図１２は、図１１に示したフレキシブル基板３の第１接続部３Ａを第１基板側から見た拡大平面図である。図示したように、第１接続部３Ａは、一方端３Ｄ側に端子ＴＡ３１を備え、他方端３Ｅ側に接続配線Ｗ１０を備えている。これらの端子ＴＡ３１及び接続配線Ｗ１０は、ベース層３０の第１基板と対向する側に位置する導電層３１の一部である。カバー層３２は、一方端３Ｄから他方端３Ｅに亘って導電層３１を露出する開口部ＯＰＡを有している。つまり、端子ＴＡ３１及び接続配線Ｗ１０は、開口部ＯＰＡから露出している。
このようなフレキシブル基板３は、例えば、以下の工程を経て製造される。すなわち、ベース層３０の上に、スパッタなどの手法を用いて金属材料を成膜し、その後、成膜された金属材料をパターニングすることで導電層３１を形成する。その後、導電層３１の上に、開口部ＯＰＡなどを有したカバー層３２を接着する。一例では、フレキシブル基板３の総厚は４５μｍ〜１５０μｍであり、カバー層３２の厚さは２０μｍ〜３０μｍであり、導電層３１の厚さは１μｍ〜１０μｍ程度である。
図１３は、図１１に示したフレキシブル基板３の第１接続部３Ａにおける一方端３Ｄから他方端３Ｅまでの断面図である。図示したように、第１接続部３Ａは、導電性接着層４Ａを介して、第１基板ＳＵＢ１に接続されている。導電性接着層４Ａは、接着剤４０と、接着剤４０に分散された導電粒子４１と、を有している。第１基板ＳＵＢ１の端子群ＴＧＡにおける端子ＴＡ１は、それぞれ第１接続部３Ａの端子ＴＡ３１と向かい合っている。導電粒子４１は、端子ＴＡ１及び端子ＴＡ３１の双方と接触し、両者を電気的に接続している。但し、図示した断面では、フレキシブル基板３の第１接続部３Ａにおいて、端子ＴＡ１のみならず、接続配線Ｗ１０も露出している。このため、第１基板ＳＵＢ１における端子群ＴＧＡや周辺配線は、接続配線Ｗ１０と向かい合う位置には設けられていない。接続配線Ｗ１０は、導電性接着層４Ａを介して第１基板ＳＵＢ１と接着されているが、第１基板ＳＵＢ１において端子や配線などの導電層が設けられていない領域と向かい合っている。この点について、以下に説明する。
図１４は、図１１に示した開口部ＯＰＡと対向する第１基板ＳＵＢ１の拡大平面図である。図示したように、第１基板ＳＵＢ１は、周辺配線として、第１基板ＳＵＢ１の最外周に位置する最外周配線ＷＡや、最外周配線ＷＡよりも内側に位置する外周配線ＷＢを備えている。このような各種周辺配線としては、コモン電位や接地電位などの固定電位の配線や、電源線、検査パッドＰＤに接続された検査用配線などが含まれる。フレキシブル基板３の開口部ＯＰＡは、図中に点線で示している。図１３に示したように、端子ＴＡ１は開口部ＯＰＡから露出した端子ＴＡ３１と重なり、また、端子ＴＡ１と並んだ領域は開口部ＯＰＡから露出した接続配線Ｗ１０と重なる。このため、図示した例では、第１基板ＳＵＢ１は、端子ＴＡ１と並んだ領域のうち、平面視で接続配線Ｗ１０と対向する領域においては、いずれの周辺配線も備えていない。
このため、第１基板ＳＵＢ１にフレキシブル基板３の第１接続部３Ａが接続された際に、図１３に示したように、接続配線Ｗ１０は、周辺配線を備えていない領域と向かい合う。
このように、図１１乃至図１４を参照して説明した構成例によれば、フレキシブル基板３は、第１接続部３Ａにおける一方端３Ｄから他方端３Ｅに亘って延出した開口部ＯＰＡを有しているため、第１基板ＳＵＢ１にフレキシブル基板３の第１接続部３Ａを圧着する際に、第１接続部３Ａの全体を均一に加圧することができ、導電粒子４１を介して端子ＴＡ１と端子ＴＡ３１とを確実に接続することができる。
また、フレキシブル基板３の第１接続部３Ａにおいて、開口部ＯＰＡから端子ＴＡ３１のみならず接続配線Ｗ１０も露出するが、接続配線Ｗ１０と周辺配線などの他の導電層とのショートを抑制することができる。
図１５は、図１１に示した開口部ＯＰＡと対向する第１基板ＳＵＢ１の他の構成例を示す図である。
図中の（Ａ）は、第１基板ＳＵＢ１の拡大平面図である。図示したように、第１基板ＳＵＢ１は、端子ＴＡ１と並んだ領域のうち、平面視で開口部ＯＰＡから露出した接続配線Ｗ１０と対向する領域においては、周辺配線として、最外周配線ＷＡや外周配線ＷＢを備えている。
図中の（Ｂ）は、（Ａ）に示したＡ−Ｂ線で切断した第１基板ＳＵＢ１の断面図である。第１基板ＳＵＢ１において、第１絶縁基板１０の上に位置する最外周配線ＷＡや外周配線ＷＢは、絶縁膜によって覆われている。図示した例では、最外周配線ＷＡ及び外周配線ＷＢは、第１絶縁膜１１の上に位置し、第２絶縁膜１２によって覆われており、さらに、第２絶縁膜１２の上に第３絶縁膜１３が位置している。なお、最外周配線ＷＡ及び外周配線ＷＢは、少なくとも１層の絶縁膜によって覆われていれば良い。
このような構成例によれば、フレキシブル基板３の第１接続部３Ａが第１基板ＳＵＢ１に接続された際に、開口部ＯＰＡから端子ＴＡ３１のみならず接続配線Ｗ１０も露出するが、接続配線Ｗ１０と、最外周配線ＷＡ及び外周配線ＷＢとの間に絶縁膜が介在しているため、接続配線Ｗ１０と最外周配線ＷＡ及び外周配線ＷＢとのショートを抑制することができる。
図１６は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。図示した構成例は、図１１に示した構成例と比較して、第１接続部３Ａにおける開口部ＯＰＡが端子群ＴＧＡと重なる位置のみに形成された点で相違している。言い換えると、開口部ＯＰＡの延出方向において、少なくとも接続配線Ｗ１０と重なる部分にカバー層３２が配置される。この開口部ＯＰＡは、第２接続部３Ｂから延出した接続配線Ｗ１０とは交差していない。
図１７は、図１６に示したフレキシブル基板３の第１接続部３Ａを第１基板側から見た拡大平面図である。図示したように、第１接続部３Ａは、導電層３１の一部として、端子ＴＡ３１及び接続配線Ｗ１０を備えている。カバー層３２は、接続配線Ｗ１０を覆う一方で、端子ＴＡ３１を露出する開口部ＯＰＡを有している。
図１８は、図１６に示したフレキシブル基板３の第１接続部３Ａの断面図である。図示したように、第１接続部３Ａは、導電性接着層４Ａを介して、第１基板ＳＵＢ１に接続されている。第１基板ＳＵＢ１の端子群ＴＧＡにおける端子ＴＡ１は、それぞれ第１接続部３Ａの端子ＴＡ３１と向かい、それぞれ導電粒子４１を介して電気的に接続されている。接続配線Ｗ１０を覆うカバー層３２は、導電性接着層４Ａを介して第１基板ＳＵＢ１と接着されている。
このように、図１６乃至図１８に示した構成例によれば、接続配線Ｗ１０と向かい合う第１基板ＳＵＢ１の領域に、たとえ端子や配線などの導電層が設けられていたとしても、カバー層３２が介在するため、接続配線Ｗ１０と第１基板ＳＵＢ１の導電層とのショートを抑制することができる。
図１９は、フレキシブル基板３の他の構成例における第１接続部３Ａの断面図である。図示した構成例は、図１８に示した構成例と比較して、フレキシブル基板３がベース層３０の端子ＴＡ３１が設けられた面とは反対側に補助カバー層３３を備えた点で相違している。補助カバー層３３は、カバー層３２の開口部ＯＰＡと重複する位置に設けられている。また、この補助カバー層３３の厚さＴ３３は、カバー層３２の厚さＴ３２と同等である。
このような構成例によれば、フレキシブル基板３は、接続配線Ｗ１０を覆うカバー層３２を有する一方で、カバー層３２の開口部ＯＰＡと重複する位置に補助カバー層３３を備えているため、接続配線Ｗ１０と第１基板ＳＵＢ１の導電層とのショートを抑制することができるのに加えて、第１基板ＳＵＢ１に第１接続部３Ａを圧着する際に、カバー層３２による段差の影響が緩和され、第１接続部３Ａの全体を均一に加圧することができる。また、カバー層３２の厚さＴ３２と、補助カバー層３３の厚さＴ３３とが同等であるため、第１接続部３Ａの全体をより均一に加圧することができる。これにより、導電粒子４１を介して端子ＴＡ１と端子ＴＡ３１とを確実に接続することができる。
図２０は、フレキシブル基板３の他の構成例における第１接続部３Ａの断面図である。図示した構成例は、図１８に示した構成例と比較して、導電性接着層４Ａが開口部ＯＰＡのみに位置している点で相違している。言い換えると、導電性接着層４Ａは、カバー層３２とは重複していない。開口部ＯＰＡにおいては、端子群ＴＧＡの端子ＴＡ１と第１接続部３Ａの端子ＴＡ３１とが導電粒子４１を介して電気的に接続されている。なお、カバー層３２は、導電性接着層４Ａを介することなく第１基板ＳＵＢ１に接触していても良いし、第１基板ＳＵＢ１から離間していても良い。
このような構成例によれば、第１基板ＳＵＢ１に第１接続部３Ａを圧着する際に、カバー層３２による段差の影響を受けることなく、導電粒子４１を介して端子ＴＡ１と端子ＴＡ３１とを確実に接続することができる。
なお、上記した各構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。
図２１Ａは、他のセンサ装置１００を示す平面図である。
センサ装置１００は、支持基板１０１の上に、第１電極Ｅ１、第２電極Ｅ２、リード線Ｌ、及び、端子ＴＣを備えている。第１電極Ｅ１及び第２電極Ｅ２は、それぞれ第１方向Ｘ及び第２方向Ｙに並んでいる。第１電極Ｅ１の各々は、島状に形成されている。第１方向Ｘに並んだ第１電極Ｅ１は、ブリッジ部ＤＢで互いに電気的に接続されている。第２方向Ｙに並んだ第１電極Ｅ１は、互いに電気的に独立している。第２方向Ｙに並んだ第２電極Ｅ２は、ブリッジ部ＤＢの下層において、互いに電気的に接続されている。第１方向Ｘに並んだ第２電極Ｅ２は、互いに電気的に独立している。リード線Ｌの各々の一端側は、第１方向Ｘに並んだ第１電極Ｅ１、及び、第２方向Ｙに並んだ第２電極Ｅ２とそれぞれ電気的に接続されている。リード線Ｌの各々の他端側は、端子群ＴＧＣにおける端子ＴＣの各々と電気的に接続されている。端子群ＴＧＣの端子ＴＣは、上記したフレキシブル基板３の第２接続部３Ｂと接続される。
なお、センサ装置１００は、相互容量方式であっても良いし、自己容量方式であっても良い。センサ装置１００が相互容量方式である場合には、例えば、第１電極Ｅ１は検出電極Ｒｘに相当し、第２電極Ｅ２はセンサ駆動電極Ｔｘに相当する。また、センサ装置１００が自己容量方式である場合には、第１電極Ｅ１及び第２電極Ｅ２の両方が検出電極Ｒｘに相当する。
図２１Ｂは、図２１Ａに示したセンサ装置１００の断面図である。
第１電極Ｅ１及び第２電極Ｅ２は、支持基板１０１の同一面上に位置し、絶縁膜１０２によって覆われている。ブリッジ部ＤＢは、絶縁膜１０２の上に位置し、絶縁膜１０２を貫通するコンタクトホールを介して、第２電極Ｅ２を挟んで隣り合う第１電極Ｅ１にそれぞれコンタクトしている。ブリッジ部ＤＢは、絶縁膜１０３によって覆われている。
図２２は、さらに他のセンサ装置１００を示す平面図である。図示したセンサ装置１００は、図２１Ａに示したセンサ装置１００と比較して、ブリッジ部を必要とすることなく、単層で構成することができる点で相違している。センサ装置１００は、第１方向Ｘに並んだ電極群ＥＧａ、ＥＧｂ、ＥＧｃ、ＥＧｄ…を備えている。各電極群ＥＧは、同様に構成されており、それぞれ第１電極Ｅ１、第２電極Ｅ２、及び、リード線Ｌを備えている。ここでは、電極群ＥＧａに着目して、その構成について説明する。
第１電極Ｅ１は、第２方向Ｙに間隔をおいて並んだ複数のセンサ要素Ｅａ１、Ｅａ２、Ｅａ３…を含んでいる。図示した例では、センサ要素Ｅａ１、Ｅａ２、Ｅａ３…のそれぞれは、「Ｆ」字状に形成され、第１方向Ｘに延出した２本の櫛歯を有しているが、各センサ要素の形状は図示した例に限らない。第２電極Ｅ２は、センサ要素Ｅａ１、Ｅａ２、Ｅａ３…に対して間隔をおいて配置されている。図示した例では、第２電極Ｅ２は、櫛形に形成され、第１電極Ｅ１に向かって第１方向Ｘに延出した複数の櫛歯を有している。このような第２電極Ｅ２の櫛歯は、センサ要素Ｅａ１、Ｅａ２、Ｅａ３…のそれぞれの櫛歯と交互に配置されている。第１電極Ｅ１と第２電極Ｅ２との間隔はほぼ一定である。
リード線Ｌａ１、Ｌａ２、Ｌａ３…は、第１電極Ｅ１を挟んで第２電極Ｅ２とは反対側に配置され、それぞれセンサ要素Ｅａ１、Ｅａ２、Ｅａ３…と電気的に接続されている。より具体的には、リード線Ｌａ１は、センサ要素Ｅａ１の端部に繋がり、センサ要素Ｅａ２及びリード線Ｌａ２とほぼ一定の間隔をおいて並んでいる。リード線Ｌａ２は、センサ要素Ｅａ２の端部に繋がり、センサ要素Ｅａ３とリード線Ｌａ１との間、及び、リード線Ｌａ１とリード線Ｌａ３との間に位置している。
図示した例では、センサ装置１００、さらに、電極群ＥＧａ、ＥＧｂ、ＥＧｃ、ＥＧｄ…のそれぞれの周囲に配置された第３電極Ｅ３、及び、第３電極Ｅ３と各電極群のセンサ要素及びリード線の少なくとも一部との間に配置された第４電極Ｅ４を備えている。第３電極Ｅ３は、隣り合う電極群を各々電気的にシールドするシールド電極として機能する。第４電極Ｅ４は、第３電極Ｅ３と第１電極Ｅ１のセンサ要素及びリード線Ｌとのカップリングを抑制するダミー電極として機能する。
なお、センサ装置１００は、相互容量方式であっても良いし、自己容量方式であっても良い。センサ装置１００が相互容量方式である場合には、例えば、第１電極Ｅ１は検出電極Ｒｘに相当し、第２電極Ｅ２はセンサ駆動電極Ｔｘに相当する。また、センサ装置１００が自己容量方式である場合には、第１電極Ｅ１及び第２電極Ｅ２の両方が検出電極Ｒｘに相当する。
このように、本実施形態で適用可能なセンサ装置は、電極が特定の方向に延在し、特定の方向に配列されるものに限らず、図２２に示したようにセンサ要素がマトリクス状に配置されたものであっても良い。以下に、図２１Ａや図２２を参照して説明したセンサ装置１００を備えた表示装置ＤＳＰの適用例について、具体的に説明する。
図２３は、センサ装置１００を備えた表示装置ＤＳＰの適用例を示す断面図である。図示した適用例では、上記したセンサ装置１００の支持基板１０１は、表示パネルＰＮＬの第２基板ＳＵＢ２に相当する。すなわち、第１電極Ｅ１、第２電極（図示を省略）、絶縁膜１０２及び１０３などは、第２基板ＳＵＢ２の上側に位置している。第２光学素子ＯＤ２は、絶縁膜１０３の上に位置している。このような適用例において、フレキシブル基板３は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２にそれぞれ接続されている。ここでは詳述しないが、フレキシブル基板３は、第２基板ＳＵＢ２において、図２１に示したような端子群ＴＧＣの端子ＴＣと電気的に接続されている。
図２４は、センサ装置１００を備えた表示装置ＤＳＰの他の適用例を示す断面図である。図示した適用例では、センサ装置１００は、表示パネルＰＮＬとは別個に設けられている。支持基板１０１は、表示パネルＰＮＬよりも上側に位置している。第１電極Ｅ１、第２電極（図示を省略）、絶縁膜１０２及び１０３などは、支持基板１０１の上側、つまり、表示パネルＰＮＬと向かい合う側とは反対側に位置している。このような適用例において、フレキシブル基板３は、第１基板ＳＵＢ１及び支持基板１０１にそれぞれ接続されている。
なお、図示した適用例では、第１電極Ｅ１などが支持基板１０１の表示パネルＰＮＬと向かい合う側に位置していても良い。
図２５Ａは、センサ装置１００を備えた表示装置ＤＳＰの他の適用例を示す断面図である。図示した適用例では、センサ装置１００は、表示パネルＰＮＬとは別個に設けられ、表示パネルＰＮＬよりも上側に位置している。第１電極Ｅ１及び絶縁膜１０２などは、支持基板１０１の上側に位置している。一方で、第２電極Ｅ２は、表示パネルＰＮＬの第２基板ＳＵＢ２の上側に位置している。このような適用例において、フレキシブル基板３は、第１基板ＳＵＢ１、第２基板ＳＵＢ２、及び、支持基板１０１にそれぞれ接続されている。
なお、図示した適用例では、第１電極Ｅ１などが支持基板１０１の表示パネルＰＮＬと向かい合う側に位置していても良い。
図２５Ｂは、図２５Ａに示した表示装置ＤＳＰの平面図である。なお、図中では、フレキシブル基板３と、第２基板ＳＵＢ２及びセンサ装置１００との接続位置を明確にするために、第２接続部３Ｂと対向する位置のセンサ装置１００を一部破断している。フレキシブル基板３は、上記の通り、第１接続部３Ａ、第２接続部３Ｂ、第３接続部３Ｃの他に、第４接続部３Ｆを備えている。図示した例では、第４接続部３Ｆは、平面視で駆動ＩＣチップ１を挟んで第２接続部３Ｂとは反対側に位置している。第２接続部３Ｂは、端子群ＴＧＢと重なる位置に配置され、第２基板ＳＵＢ２に接続されている。端子群ＴＧＢの各端子は、図２５Ａに示した第２電極Ｅ２と電気的に接続されている。第４接続部３Ｆは、端子群ＴＧＤと重なる位置に配置され、支持基板１０１に接続されている。端子群ＴＧＤの各端子は、図２５Ａに示した第１電極Ｅ１と電気的に接続されている。フレキシブル基板３は、第１基板ＳＵＢ１の端子群ＴＧＡに接続され、接続配線Ｗ２１を介して駆動ＩＣチップ１に内蔵された検出回路ＲＣと接続されている。これにより、第１電極Ｅ１及び第２電極Ｅ２は、検出回路ＲＣと電気的に接続される。なお、図示した例では、検出回路ＲＣが駆動ＩＣチップ１に内蔵されているが、図８などに示したように検出回路ＲＣがフレキシブル基板３上の他のＩＣチップ５に内蔵されている場合には、フレキシブル基板３の配線を介して第１電極Ｅ１及び第２電極Ｅ２が検出回路ＲＣと電気的に接続される。
これらのいずれの適用例においても、単一のフレキシブル基板３が複数の基板にそれぞれ接続され、各基板の電極や配線との間で信号を伝送するための伝送路を形成している。このため、上記した各構成例と同様の効果が得られる。なお、フレキシブル基板３と各基板との接続構造については、いずれの上記したいずれの構成例も適用可能である。
図２６は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２と接続されたフレキシブル基板３の他の構成例を示す平面図である。図示した構成例は、上記した各構成例と比較して、駆動ＩＣチップ１がフレキシブル基板３の上に実装された点で相違している。図示した例では、検出回路ＲＣは、駆動ＩＣチップ１に内蔵されているが、フレキシブル基板３上の他のＩＣチップに内蔵されていても良い。フレキシブル基板３において、第１接続部３Ａは、端子群ＴＧＡと重なる位置に配置され、第１基板ＳＵＢ１に接続されている。端子群ＴＧＡの各端子は、詳述しないが、走査線、信号線、センサ駆動電極（あるいは第１電極）などと電気的に接続されている。第２接続部３Ｂは、端子群ＴＧＢと重なる位置に配置され、第２基板ＳＵＢ２に接続されている。端子群ＴＧＢの各端子は、詳述しないが、検出電極（あるいは第２電極）などと電気的に接続されている。このような構成例においても、単一のフレキシブル基板３が複数の基板にそれぞれ接続され、各基板の電極や配線との間で信号を伝送するための伝送路を形成している。このため、上記した各構成例と同様の効果が得られる。
以上説明したように、本実施形態によれば、構造を簡素化することが可能なセンサ付き表示装置を提供することができる。
上記の例では、フレキシブル基板３は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２にそれぞれ接続され、主として表示用の電極、及び、センサＳＳを構成する検出電極との間で信号を伝送するための伝送路を有しているが、これに限定されるものではない。本実施形態のフレキシブル基板３は、異なる基板にそれぞれ接続され、各々の基板に備えられた電極あるいは配線との間で信号を伝送するように構成されていれば良い。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＳ…センサ
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板
１…駆動ＩＣチップ
３…フレキシブル基板 ３Ａ…第１接続部 ３Ｂ…第２接続部
３０…ベース層 ３１…導電層 ３２…カバー層 ３３…補助カバー層
ＯＰＡ…開口部

Claims (12)

  1. 第１端子を備えた第１基板と、
    センサ信号を出力する第２端子を備えた第２基板と、
    前記第１基板に接続される第１接続部及び前記第２基板に接続される第２接続部を備えたフレキシブル基板と、を備え、
    前記フレキシブル基板は、前記第１接続部と前記第２接続部とに位置する連続したベース層と、前記ベース層の前記第１基板と対向する側に位置する導電層と、前記導電層の前記ベース層とは反対の側に位置し前記導電層の一部を覆うカバー層とを備え、
    前記導電層は、前記第１接続部において前記第１端子に接続される第１導電層と、前記第２接続部から前記第１接続部に延びた第２導電層と、を備え、
    前記カバー層は、前記第２導電層を覆う領域と、前記第１導電層を露出する開口部とを、前記第１接続部に有し、
    前記第１導電層は、前記開口部と重なる位置で、前記第１端子に接続される、
    センサ付き表示装置。
  2. さらに、前記第１基板に実装された駆動ＩＣチップを備え、
    前記フレキシブル基板は、前記第１接続部と前記第２接続部との間において、平面視で前記駆動ＩＣチップと重複しない、請求項１に記載のセンサ付き表示装置。
  3. さらに、前記第１基板に実装された駆動ＩＣチップを備え、
    前記フレキシブル基板は、前記第１接続部と前記第２接続部との間において、平面視で前記駆動ＩＣチップと重複する、請求項１に記載のセンサ付き表示装置。
  4. 前記第２導電層は、前記第２接続部において前記第２端子に接続され、前記第１接続部において前記第１基板に位置する導電部材とは接続されていない、請求項１乃至３のいずれか１項に記載のセンサ付き表示装置。
  5. 前記第１基板は、画素を含み、
    前記第１端子には、前記画素へ供給される信号が入力され、
    前記第２基板は、タッチ検出を行う検出電極を含み、
    前記第２端子は、前記検出電極と接続する、請求項１乃至４のいずれか１項に記載のセンサ付き表示装置。
  6. 前記第１導電層は、前記第１接続部において第１方向に延び、
    前記第２導電層は、前記第１接続部において、前記第１方向へ交差する第２方向に前記第１導電層と並ぶ領域を有する、請求項１乃至５のいずれか１項に記載のセンサ付き表示装置。
  7. 前記第２導電層は、前記第１接続部の前記第２接続部とは反対の側へ延びる、請求項１乃至６のいずれか１項に記載のセンサ付き表示装置。
  8. 前記フレキシブル基板は、さらに、前記ベース層の前記導電層とは反対側に補助カバー層を備え、前記補助カバー層は、前記カバー層の開口部と重複する位置に設けられている、請求項１乃至７のいずれか１項に記載のセンサ付き表示装置。
  9. 前記補助カバー層は、前記カバー層と同等の厚さを有する、請求項８に記載のセンサ付き表示装置。
  10. さらに、前記開口部に位置し、前記第１導電層と前記第１基板とを接着すると共に、前記第１導電層と前記第１端子とを電気的に接続する導電性接着層を備え、
    前記導電性接着層は、前記カバー層と重複しない、請求項１乃至９のいずれか１項に記載のセンサ付き表示装置。
  11. さらに、前記第１導電層と前記第１基板とを接着すると共に、前記第１導電層と前記第１端子とを電気的に接続する導電性接着層を備え、
    前記導電性接着層の一部は、前記カバー層と前記第１基板との間に位置する、請求項１乃至９のいずれか１項に記載のセンサ付き表示装置。
  12. 前記カバー層は、前記第２導電層を露出する第２開口部を有し、
    前記第２導電層は、前記第２開口部と重なる位置で、前記第２端子に接続される、請求項１乃至１１のいずれか１項に記載のセンサ付き表示装置。
JP2016008137A 2016-01-19 2016-01-19 センサ付き表示装置 Active JP6620025B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016008137A JP6620025B2 (ja) 2016-01-19 2016-01-19 センサ付き表示装置
CN201720076736.6U CN206450919U (zh) 2016-01-19 2017-01-19 带传感器的显示装置
US15/410,633 US10175798B2 (en) 2016-01-19 2017-01-19 Sensor-equipped display device
US16/206,657 US10747348B2 (en) 2016-01-19 2018-11-30 Sensor device and sensor-equipped display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016008137A JP6620025B2 (ja) 2016-01-19 2016-01-19 センサ付き表示装置

Publications (3)

Publication Number Publication Date
JP2017129982A JP2017129982A (ja) 2017-07-27
JP2017129982A5 JP2017129982A5 (ja) 2018-09-27
JP6620025B2 true JP6620025B2 (ja) 2019-12-11

Family

ID=59314541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016008137A Active JP6620025B2 (ja) 2016-01-19 2016-01-19 センサ付き表示装置

Country Status (3)

Country Link
US (2) US10175798B2 (ja)
JP (1) JP6620025B2 (ja)
CN (1) CN206450919U (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084212A (ja) * 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ センサ及びセンサを備えた表示装置
JP6539214B2 (ja) * 2016-01-19 2019-07-03 株式会社ジャパンディスプレイ センサ付き表示装置
US10827621B2 (en) * 2017-01-13 2020-11-03 Sharp Kabushiki Kaisha Display device
CN106775120B (zh) * 2017-01-16 2021-01-29 京东方科技集团股份有限公司 一种触控面板及触控显示装置
JP6951930B2 (ja) * 2017-10-04 2021-10-20 株式会社ジャパンディスプレイ 表示装置
KR102367826B1 (ko) * 2017-10-20 2022-02-24 엘지디스플레이 주식회사 터치 스크린 일체형 표시 장치와 그의 제조방법
JP6947615B2 (ja) * 2017-11-30 2021-10-13 京セラ株式会社 表示装置
WO2019165577A1 (zh) * 2018-02-27 2019-09-06 深圳市汇顶科技股份有限公司 一种传感器和触摸显示屏
US10528184B2 (en) * 2018-03-28 2020-01-07 Young Fast Optoelectronics Co., Ltd. Touch signal transmission structure of touch sensor for maintaining signal channel order in external connections
US11914812B2 (en) * 2018-08-27 2024-02-27 Sigmasense, Llc. Current reference operative drive-sense circuit (DSC)
JP6683241B1 (ja) * 2018-12-25 2020-04-15 セイコーエプソン株式会社 電気光学装置、電子機器
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN109976597B (zh) * 2019-04-11 2022-04-22 业成科技（成都）有限公司 触控模组及其制造方法
CN110286795B (zh) * 2019-06-27 2022-11-22 业成科技（成都）有限公司 触控装置
CN112783352B (zh) * 2019-11-05 2022-10-11 江西卓讯微电子有限公司 触摸屏的制备方法及触摸屏
CN114937438A (zh) * 2022-05-19 2022-08-23 惠科股份有限公司 公共电压驱动电路、显示装置及电子设备
WO2024071989A1 (ko) * 2022-09-28 2024-04-04 삼성전자 주식회사 지문 센서를 포함하는 전자 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9710095B2 (en) * 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
TWI380071B (en) * 2008-02-04 2012-12-21 Au Optronics Corp Sensing structure of a liquid crystal display
JP5154316B2 (ja) 2008-06-30 2013-02-27 株式会社ジャパンディスプレイイースト タッチパネル
CN102089735A (zh) * 2008-08-07 2011-06-08 夏普株式会社 触摸面板、显示装置和电子设备
US20100108409A1 (en) 2008-11-06 2010-05-06 Jun Tanaka Capacitive coupling type touch panel
JP5203293B2 (ja) 2009-05-21 2013-06-05 株式会社ジャパンディスプレイウェスト 表示装置および電子機器
JP5584433B2 (ja) * 2009-06-17 2014-09-03 株式会社ジャパンディスプレイ 液晶表示装置
JP5295914B2 (ja) 2009-09-18 2013-09-18 株式会社ジャパンディスプレイ 表示装置
US8791916B2 (en) 2011-04-13 2014-07-29 Japan Display West, Inc. Display panel with touch detection function, method of driving the same, driving circuit, and electronic unit
US9084368B2 (en) * 2011-06-15 2015-07-14 Novatek Microelectronics Corp. Single FPC board for connecting multiple modules and touch sensitive display module using the same
JP5846930B2 (ja) 2012-01-24 2016-01-20 株式会社ジャパンディスプレイ タッチパネル、表示装置および電子機器
US9915979B2 (en) * 2012-03-21 2018-03-13 Kyocera Corporation Input device, display device, electronic device, and mobile terminal
JP6004563B2 (ja) 2012-04-19 2016-10-12 株式会社ジャパンディスプレイ 表示装置
JP6055225B2 (ja) * 2012-07-30 2016-12-27 株式会社ジャパンディスプレイ タッチパネル付表示装置
KR101973780B1 (ko) * 2012-10-08 2019-04-30 삼성디스플레이 주식회사 표시 장치
WO2014080604A1 (ja) * 2012-11-22 2014-05-30 シャープ株式会社 表示装置
CN103853408B (zh) 2012-12-05 2017-04-12 株式会社日本显示器 带有触摸检测功能的显示装置、其驱动方法及电子设备
JP6344888B2 (ja) * 2013-03-27 2018-06-20 デクセリアルズ株式会社 接続体の製造方法、電子部品の接続方法、接続構造体
JP2014211825A (ja) * 2013-04-19 2014-11-13 株式会社ジャパンディスプレイ 表示装置
JP6216167B2 (ja) * 2013-06-26 2017-10-18 株式会社ジャパンディスプレイ 端子接続構造及びタッチセンサ内蔵表示装置
JP6200738B2 (ja) 2013-09-19 2017-09-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2015072663A (ja) * 2013-10-04 2015-04-16 株式会社ジャパンディスプレイ 表示装置
KR102133452B1 (ko) * 2013-12-11 2020-07-14 삼성디스플레이 주식회사 표시 장치
JP2015191981A (ja) * 2014-03-27 2015-11-02 住友電気工業株式会社 プリント配線板の接続構造、電子機器及びプリント配線板の接続方法
US20150309636A1 (en) * 2014-04-25 2015-10-29 Japan Display Inc. Sensor-equipped display device
JP2016197293A (ja) * 2015-04-02 2016-11-24 株式会社ジャパンディスプレイ センサ付き表示装置
US10008797B2 (en) * 2015-07-10 2018-06-26 Te Connectivity Corporation Flexible printed circuit connector and connector assembly including the same

Also Published As

Publication number Publication date
CN206450919U (zh) 2017-08-29
US10747348B2 (en) 2020-08-18
US20190114014A1 (en) 2019-04-18
US20170205928A1 (en) 2017-07-20
JP2017129982A (ja) 2017-07-27
US10175798B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
JP6620025B2 (ja) センサ付き表示装置
CN107037625B (zh) 具有传感器的显示装置以及传感器装置
US10412832B2 (en) Display device
CN106980198B (zh) 具有传感器的显示装置
US10564748B2 (en) Touch sensor and display device including a touch sensor and touch sensor driving circuit
CN102053766A (zh) 静电电容型输入装置、制造方法及带输入功能的电光设备
CN106980196B (zh) 带传感器的显示装置以及传感器装置
JP2018017987A (ja) 表示装置
US10868582B2 (en) Display device
WO2021106459A1 (ja) センサ装置及び表示装置
CN110888548B (zh) 显示装置和触摸面板
TW201643845A (zh) 用於顯示器之感測器裝置
JP7451664B2 (ja) 表示装置及びタッチ検出装置
JP2022112738A (ja) 表示装置
JP2017151277A (ja) 液晶表示装置、配線基板、及び、センサ付き表示装置
CN109754764B (zh) 显示装置
JP2017084212A (ja) センサ及びセンサを備えた表示装置
JP2019046314A (ja) 表示装置及びセンサ装置
JP6797970B2 (ja) 表示装置
JP7258530B2 (ja) 表示装置
JP2019215726A (ja) 表示装置及び駆動方法
JP7051982B2 (ja) 表示装置
JP7282944B2 (ja) 表示装置
JP2018049154A (ja) 表示装置
KR20210069210A (ko) 터치 디스플레이 장치 및 구동 회로 모듈

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180813

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6620025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250