JP6648878B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP6648878B2
JP6648878B2 JP2015222283A JP2015222283A JP6648878B2 JP 6648878 B2 JP6648878 B2 JP 6648878B2 JP 2015222283 A JP2015222283 A JP 2015222283A JP 2015222283 A JP2015222283 A JP 2015222283A JP 6648878 B2 JP6648878 B2 JP 6648878B2
Authority
JP
Japan
Prior art keywords
heat transfer
circuit board
transfer structure
electronic component
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015222283A
Other languages
English (en)
Other versions
JP2016096339A (ja
Inventor
ミン テ−ホン
ミン テ−ホン
カン ミュン−サム
カン ミュン−サム
コ ユン−グワン
コ ユン−グワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016096339A publication Critical patent/JP2016096339A/ja
Application granted granted Critical
Publication of JP6648878B2 publication Critical patent/JP6648878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、回路基板に関する。
電子機器の軽量化、小型化、高速化、多機能化、高性能化の傾向に対応するために、プリント回路基板(Printed Circuit Board;PCB)などの回路基板に複数の配線層を形成する、いわゆる多層基板技術が開発され、さらに能動素子や受動素子などの電子部品を多層基板に搭載する技術も開発されている。
一方、多層基板に接続されるアプリケーションプロセッサ(Application processor;AP)などが多機能化及び高性能化されることにより、発熱量が著しく増加している実情である。
特開2000−349435号公報 特開1999−284300号公報
本発明の一側面によれば、回路基板の放熱性能の向上、軽薄短小化、信頼性の向上、ノイズの低減、製造効率の向上のうちの少なくとも一つが可能な回路基板を提供することができる。
本発明が果たそうとする技術的課題は、上述した技術的課題に限定されず、言及されていない他の技術的課題は、以下の記載から、本発明の属する技術分野で通常の知識を有する者に明確に理解できるであろう。
本発明の例示的な実施形態に係る回路基板は、第1熱伝達用構造体を含む。ここで、第1熱伝達用構造体は、熱伝導性の高い材質で形成される。
また、第1熱伝達用構造体には、キャビティまたはリセス(recess)部が備えられる。ここで、キャビティとは、第1熱伝達用構造体の一面から他面まで貫通された構造を意味し、リセス部とは、第1熱伝達用構造体の一面から他面方向に凹むが、貫通しない構造を意味する。また、このようなキャビティまたはリセス部の内部には、能動素子や受動素子などの電子素子の少なくとも一部が挿入されることができる。
一方、このような第1熱伝達用構造体は、絶縁部に備えられたまた他のキャビティの内部に挿入されることが可能である。
一実施形態において第1熱伝達用構造体は、銅などの金属材質で形成することができ、他の実施形態において第1熱伝達用構造体は、黒鉛、グラファイト、グラフェンなどの熱伝導性の高い非金属材質で形成することができる。
一方、第1熱伝達用構造体の表面には、プライマー(Primer)層を備えることができる。
本発明の一実施形態によれば、回路基板の軽薄短小化とともに放熱性能を向上することができる。
また、回路基板の信頼性を確保しながらも放熱性能を向上でき、電子製品の高性能化による発熱問題に効果的に対応することができる。
また、一実施形態において、電源ノイズなどの問題を低減しながらもホットスポットなど局地的領域の発熱による問題を解決することができる。
本発明の一実施形態に係る回路基板を概略的に示した断面図である。 本発明の他の実施形態に係る回路基板を概略的に示した断面図である。 第1熱伝達用構造体及び第2電子部品を概略的に示した分解斜視図である。 図3aのI−I´線による断面図である。 第1構造層の平面形状を概略的に示した図である。 本発明の一実施形態に係る回路基板の平面形状を概略的に示した図である。 本発明の一実施形態に係る回路基板を概略的に示した水平断面図である。 本発明の他の実施形態に係る回路基板を概略的に示した水平断面図である。 本発明の一実施形態に係る回路基板の主要部を概略的に示した部分抜粋断面図である。 本発明の一実施形態に係る第2熱伝達用構造体を説明するための図である。 本発明の他の実施形態に係る第2熱伝達用構造体を説明するための図である。 本発明のまた他の実施形態に係る第2熱伝達用構造体を説明するための図である。 熱伝達用構造体の表面にプライマー層を備えた状態でリフローテストを行った結果を概略的に示した図である。 熱伝達用構造体の表面にプライマー層を備えた状態で半田槽(Solder Pot)テストを行った結果を概略的に示した図である。 熱伝達用構造体に直接絶縁部を接触させた状態でリフローテストを行った結果を概略的に示した図である。 熱伝達用構造体に直接絶縁部を接触させた状態で半田槽テストを行った結果を概略的に示した図である。 本発明の一実施形態に係る熱伝達用構造体の製造過程を説明するための図である。 本発明の他の実施形態に係る熱伝達用構造体の製造過程を説明するための図である。 本発明の一実施形態に係るコア部を処理する過程を説明するための図である。
以下では、添付した図面に基づいて本発明の構成及び作用効果をより詳細に説明する。
図1は、本発明の一実施形態に係る回路基板100を概略的に示した断面図であり、図2は、本発明の他の実施形態に係る回路基板100を概略的に示した断面図であり、図3aから図3cは、本発明の他の実施形態に係る第1熱伝達用構造体を説明するための図であって、図3aは、第1熱伝達用構造体及び第2電子部品を概略的に示した分解斜視図であり、図3bは、図3aのI−I´線による断面図であり、図3cは、第1構造層の平面形状を概略的に示した図である。そして、図4は、本発明の一実施形態に係る回路基板の平面形状を概略的に示した図であり、図5は、本発明の一実施形態に係る回路基板を概略的に示した水平断面図であり、図6は、本発明の他の実施形態に係る回路基板を概略的に示した水平断面図であり、図7は、本発明の一実施形態に係る回路基板の主要部を概略的に示した部分抜粋断面図であり、図8は、本発明の一実施形態に係る第2熱伝達用構造体を説明するための図であり、図9は、本発明の他の実施形態に係る第2熱伝達用構造体を説明するための図であり、図10は、本発明のまた他の実施形態に係る第2熱伝達用構造体を説明するための図である。
本発明の一実施形態に係る回路基板100は、第1熱伝達用構造体110を含み、第1熱伝達用構造体110は、少なくとも一部が絶縁部120に挿入される。ここで、第1熱伝達用構造体110は、熱伝導性の高い材料で形成される。そして、第1熱伝達用構造体110は、かたまり状に形成される。一実施形態において、第1熱伝達用構造体110は、円柱または多角柱形状に形成されることができる。また、第1熱伝達用構造体110は、銅などの金属材質で形成されることができる。他の実施形態において、第1熱伝達用構造体110は、黒鉛、グラファイト、グラフェンなどの熱伝導性の高い非金属材質で形成されることができる。
一実施形態では、第1熱伝達用構造体110の一面から他面まで貫通されたキャビティ110cが第1熱伝達用構造体に備えられる。他の実施形態では、第1熱伝達用構造体110の一面から他面方向に凹むが、貫通しないリセス部(図示せず)が第1熱伝達用構造体110に備えられることができる。
このように備えられたキャビティ110cまたはリセス部には、第2電子部品200の少なくとも一部が挿入されることが可能である。ここで、第2電子部品200としては、ICなどの能動素子や、キャパシタ、インダクターなどの受動素子がある。このような観点から、第2電子部品200を電子素子と称することもある。
図3aから図3cを参照すると、第1熱伝達用構造体110は、第1構造層110−1、第2構造層110−2、第3構造層110−3で構成されることができる。ここで、第1構造層110−1を中心にして第1構造層110−1の上面に第2構造層110−2が備えられ、第1構造層110−1の下面に第3構造層110−3が備えられることが可能である。そして、第1構造層110−1には貫通孔110−1cが備えられることができる。ここで、第2構造層110−2と第3構造層110−3とが同一の材質で形成され、また第2構造層110−2及び第3構造層110−3を構成する物質が貫通孔110−1cの内部に充填されることにより、第2構造層110−2、連結部110CN、及び第3構造層110−3が一体になるようにすることができる。これにより、第2構造層110−2及び第3構造層110−3が第1構造層110−1に堅固に固定されることができる。
一実施形態において、インバー(Invar)など剛性の大きい材質で第1構造層110−1が形成され、銅(Copper、Cu)などの材質により第2構造層110−2及び第3構造層110−3が形成されることができる。これにより、第1熱伝達用構造体110が、回路基板100の歪み(Warpage)を低減させる機能が強化され、ホットスポットなどの発熱現象を効果的に緩和させることができる。
他の実施形態では、グラファイトまたはグラフェンなど熱伝導性が著しく高い材質で第1構造層110−1を形成することができる。グラファイトやグラフェンは、XY方向への熱伝導度が非常に大きいので、要求される熱伝導方向に応じてグラファイトやグラフェンを配置することにより、所望の目的を達成することができる。一方、グラファイトやグラフェンを用いて水平方向への熱拡散を図る場合、グラファイトまたはグラフェンの層間結合力が相対的に弱い特性から、垂直方向への剥離現象が発生することがある。このとき、上述したように、第2構造層110−2と第3構造層110−3によりグラファイトまたはグラフェンを固定することにより剥離現象を緩和させることができる。
一実施形態において、絶縁部120は、一つの絶縁層で構成されることができ、複数の絶縁層で構成されることもできる。ここで、図1には、絶縁部120が3つの絶縁層10、121、121´で構成され、中心部に位置する絶縁層がコア部10である場合が例示されているが、これに限定されない。
一実施形態において、第1熱伝達用構造体110は、絶縁部120の中間に位置する。図示されているように、コア部10が備えられた場合、コア部10を貫通する第1キャビティC1が形成され、第1キャビティC1内に第1熱伝達用構造体110が挿入されることが可能である。
一実施形態において、絶縁部120に形成されたビアが第1熱伝達用構造体110と接触することができる。以下では、第1熱伝達用構造体110の上部に位置するビアを第1ビアV1、下部に位置するビアを第2ビアV2と称する。このとき、絶縁部120には少なくとも一つの金属パターンが備えられてもよく、以下では、第1ビアV1と接触する金属パターンを第1金属パターン131、第2ビアV2と接触する金属パターンを第2金属パターン141と称する。また、絶縁部120には第4ビアV4及び第5ビアV5が備えられてもよく、第4ビアV4の一端と接触する金属パターンを第3金属パターン133、第5ビアV5の他端と接触する金属パターンを第4金属パターン142と称する。
一実施形態において、第1熱伝達用構造体110は、熱を保持する機能を果たすことができ、このような機能は、第1熱伝達用構造体110の体積が大きいほど向上する。このため、図示されているように、第1熱伝達用構造体110は、柱形状に形成されることができる。このように柱形状に形成されることにより、下面の面積が同じであれば、第1熱伝達用構造体110の体積を最大化することができる。そして、第1熱伝達用構造体110の下面及び上面の形状が多角形、特に四角形であると、第1熱伝達用構造体110の下面及び上面の形状が円形や楕円形である場合に比べて第1電子部品500の小型化の傾向や回路基板100の小型化、パターンピッチの微細化などに応えることができる。
また、図示されているように、第1熱伝達用構造体110は、第1ビアV1から第7ビアV7のように一般的なビアに比べて体積が非常に大きい。このため、第1熱伝達用構造体110の表面、特に上面や下面にはビアが複数接触することができる。すなわち、第1熱伝達用構造体110の上面及び下面の面積自体が通常のビアより大きいだけでなく、全体の体積も2倍以上大きい。これにより、熱源から熱を迅速に吸収し、第1熱伝達用構造体110と接続している他の経路に分散させることができる。また、第1熱伝達用構造体110の厚さを増加させると、第1熱伝達用構造体110とホットスポットとの間の距離が減少し、ホットスポットの熱が第1熱伝達用構造体110に移動する時間をさらに短縮できる。
一実施形態において、回路基板100の一方には、第1電子部品500を実装することができる。また、回路基板100は、メインボードなどの付加基板800の一方に実装されることができる。ここで、第1電子部品500は、アプリケーションプロセッサ(Application Processor;AP)などの部品であってもよく、動作時に熱が発生することがある。
一方、第1電子部品500が動作することにより熱が発生するが、発生した熱を感知すると、特に発熱がひどくて温度が高く測定される領域が存在する。このような領域をホットスポット(Hot spot)と称することもある。このようなホットスポットは、回路基板100のうち所定の領域に形成されることがあり、特に第1電子部品500の全体または一部にホットスポットが形成される。また、このようなホットスポットは、第1電子部品500の電源端子付近や、スイチング素子が相対的に密集している領域に形成されたりする。
他の一方で、第1電子部品500は、相対的に高性能スペックを有する領域と、相対的に低性能スペックを有する領域とをそれぞれ含むことができる。例えば、クロックスピード(Clock Speed)が 1.8GHzであるコアが接続されているプロセッサと、クロックスピードが1.2GHzであるコアが接続されているプロセッサとが、第1電子部品500での領域を異にして形成されることができる。
図4を参照すると、一実施形態においての第1電子部品500は、第1単位領域510及び第2単位領域520を含むことができる。ここで、第1単位領域510は、第2単位領域520に比べてより速い速度で演算過程を行い、これにより、第2単位領域520よりも多い電力を消耗することになり、第2単位領域520よりも多い熱が発生することになる。
本発明の一実施形態に係る回路基板100には、ホットスポットに隣接した領域に第1熱伝達用構造体110が位置する。これにより、ホットスポットで発生した熱を迅速に伝達受け、回路基板100の他の領域や、回路基板100が結合しているメインボードなどの他のデバイスに熱を分散させることができる。
一実施形態において、第1熱伝達用構造体110の少なくとも一部は、第1電子部品500の垂直下方領域に位置する。
また、本発明の一実施形態によれば、第1熱伝達用構造体のキャビティ110cに第2電子部品200を挿入することができ、第2電子部品200も少なくとも一部が第1電子部品500の垂直下方領域に位置することができる。ここで、第1電子部品500がアプリケーションプロセッサである場合、電源ノイズを低減するために、キャパシタなどをアプリケーションプロセッサに接続させることができる。このように、別途の電源部(図示せず)から電源の印加を受け、電子部品に提供して応答特性を改善し、ノイズを低減するなどの機能を行うキャパシタを、デカップリングキャパシタ(Decoupling capacitor)またはバイパスキャパシタ(Bypass capacitor)と称したりする。このとき、キャパシタとアプリケーションプロセッサとの間の経路が短くなるほど電源ノイズの低減効果が増大する。
したがって、第2電子部品200の少なくとも一部は、第1電子部品500の垂直下方領域に位置することができ、これにより、電源ノイズの低減効果を高めることができる。
一実施形態において、第1電子部品500の垂直下方領域に第1熱伝達用構造体110の大部分が位置するようにすることができる。また、第1熱伝達用構造体110の上面の面積は、第1電子部品500の上面の面積より小さくてもよい。さらに、第1熱伝達用構造体110の上面の面積は、第1電子部品500のホットスポットの領域の幅に対応するように決められてもよい。
これにより、ホットスポットの熱が、第1熱伝達用構造体110に迅速に移動されることができる。また、回路基板100の軽量化及びワーピジの低減に有利である。それだけではなく、第1熱伝達用構造体110を回路基板100に配置する工程の効率性を高めることができる。
一方、第1電子部品500の垂直下方領域に第2電子部品200の大部分が位置してもよい。この場合、第1電子部品500の垂直下方領域のうち、上述した第1熱伝達用構造体110のキャビティ110cの内部に第2電子部品200が位置することができる。また、第1熱伝達用構造体110は、第2電子部品200に比べてホットスポットに近い領域に位置することができる。
図1から図5を参照すると、第1コア層11に備えられたキャビティの内部に第1熱伝達用構造体110及び第2電子部品200を挿入できることを理解することができる。すなわち、コア部10に第1キャビティC1及び第2キャビティC2が備えられ、第1キャビティC1には第1熱伝達用構造体110が挿入され、第2キャビティC2には第2電子部品200が挿入されることができる。また、第1熱伝達用構造体110に備えられたキャビティ110cの内部にも第2電子部品200が挿入されることが可能である。特に、第1熱伝達用構造体110は、図4に示したホットスポット付近に集中的に配置できることを理解することができる。
これにより、第2電子部品200による電源ノイズの低減効果を最大化しながらも、ホットスポットの熱を迅速に移動させることができる。
一方、第1電子部品500の垂直下方領域において、第1熱伝達用構造体110と第2電子部品200とが隣接するように配置可能であり、特に、本発明の一実施形態に係る回路基板100においては、第2電子部品200が第1熱伝達用構造体110のキャビティ110c内に配置されることにより、電源ノイズの低減効果とともに放熱性能を改善することができる。また、第1熱伝達用構造体110と第2電子部品200とを離隔した位置に個別的に内蔵する場合に比べて、内蔵に必要な面積が低減されるだけでなく、要素を内蔵するためのキャビティの形成過程も簡素化することができる。勿論、第2電子部品200がさらに必要な場合は、第1熱伝達用構造体110の外部にも第2電子部品200を備えることができるが、少なくとも一つの第2電子部品200が第1熱伝達用構造体110のキャビティ110c内に配置されることにより、上述した効果をより向上させることができる。
図面には、第1熱伝達用構造体110のキャビティ110c内部に第2電子部品200の一つだけが挿入されたことが例示されているが、第1熱伝達用構造体110の大きさ、第2電子部品200の大きさ、及び必要性などを総合的に考慮してキャビティ110c内部に第2電子部品200を複数挿入することもできる。
一実施形態において、第1電子部品500は、ソルダSなどにより回路基板100に結合することができる。このとき、第1電子部品500は、ソルダSにより、第1金属パターン131、第3金属パターン133、第5金属パターン134などと結合することができる。
また、回路基板100の第2金属パターン141、第4金属パターン142、第6金属パターン144などは、ソルダSを媒介にしてメインボードなどの付加基板800に接続することができる。
一実施形態において、第2金属パターン141と付加基板800との間には一般的なソルダSではなく、第1熱伝達用構造体110と類似の材質及び形状に形成される第3熱伝達用構造体L1が備えられることができる。すなわち、第1熱伝達用構造体110の熱を付加基板800へ迅速に伝達するために、一般的なソルダSよりも熱伝導性の大きい物質で形成され、かたまり状の第3熱伝達用構造体L1を用いて第2金属パターン141と付加基板800とを接続させることができる。また、第3熱伝達用構造体L1の熱を迅速に受けて分散または発散するように、付加基板800に放熱部L2を備えることができる。この放熱部L2は、付加基板800の上面方向に露出し、必要によって下面方向にも露出して熱発散効率を向上させることができる。
これにより、ホットスポットで発生した熱が、第1金属パターン131−第1ビアV1−第1熱伝達用構造体110−第2ビアV2−第2金属パターン141の経路を経て付加基板800へ迅速に伝達されることができる。
一方、図1に例示されたように、第1金属パターン131から第6金属パターン144が絶縁部120の外面に露出するように備えられた場合、金属パターンは、一種の接続パッドとしての機能を果たすことができる。また、図示されていないが、金属パターンの一部を露出させながら金属パターンの他の部分と絶縁部120などとを保護するために、ソルダレジスト層を備えることができる。また、ソルダレジスト層の外部に露出された金属パターンの表面には、ニッケル−金メッキ層など様々な表面処理層が備えられてもよい。
他の一方で、第1電子部品500の端子中、第1金属パターン131に接続する端子が信号の送受信用端子である場合、第1ビアV1、第1熱伝達用構造体110、第2ビアV2、第2金属パターン141を含む経路は、信号伝送機能を果たすことができる。このとき、第2金属パターン141に接続される付加基板800の接続パッドまたは端子も信号伝送機能を果たすことができる。
これに対して、第1電子部品500の端子中、第1金属パターン131に接続する端子が信号送受信用端子ではない場合、第1ビアV1、第1熱伝達用構造体110、第2ビアV2、第2金属パターン141を含む経路は、図示されていない別の接地端子(Ground terminal)と電気的に接続することができる。このとき、第2金属パターン141に接続される付加基板800の接続パッドまたは端子も、図示されていない別の接地端子と電気的に接続することができる。ここで、接地端子は回路基板100または付加基板800のうちの少なくとも一つに備えられることができる。
また、第1電子部品500の端子中、第1金属パターン131に接続する端子が電源端子である場合、第1ビアV1、第1熱伝達用構造体110、第2ビアV2、第2金属パターン141を含む経路は、図示されていない別の電源提供回路と電気的に接続することができる。このとき、第2金属パターン141に接続される付加基板800の接続パッドまたは端子も、図示されていない別の電源提供回路と電気的に接続することができる。ここで、電源提供回路は、回路基板100または付加基板800のうちの少なくとも一つに備えられることができる。
また、第1電子部品500の端子中、第1金属パターン131に接続する端子は、ダミー端子であってもよい。このとき、ダミー端子は、第1電子部品500の熱を第1電子部品500の外部へ伝達する通路としての機能のみを果たすものであってもよい。
図1から図10を参照すると、本発明の一実施形態に係る回路基板100は、コア部10を含むことができる。コア部10は、回路基板100の剛性を補強して、歪みによる問題を緩和させる役割をすることができる。また、熱伝導性の大きい物質をコア部10に含ませることにより、上述したホットスポットなどの局地的領域で発生した熱を回路基板100の他の部分に迅速に分散させ、過熱による問題を緩和させることもできる。
一方、コア部10の上面には第1上部絶縁層121が備えられ、コア部10の下面には第1下部絶縁層121´が備えられることができる。また、必要によって、第2上部絶縁層122及び第2下部絶縁層122´がさらに備えられることができる。
一実施形態において、コア部10には第2熱伝達用構造体が含まれることができる。例えば、コア部10は、グラファイトまたはグラフェンなどで形成された第1コア層11を含むことができる。ここで、グラファイトなどは、XY平面方向への熱伝導度が非常に高く、これにより、熱を効果的かつ迅速に拡散させることができる。
一実施形態において、第2熱伝達用構造体は、第1熱伝達用構造体110の側面に直接接触することができる。例えば、コア部10に備えられた第1キャビティC1から第2熱伝達用構造体の側面が露出され、第1熱伝達用構造体110が第1キャビティC1に接触することができる。他の実施形態では、第2熱伝達用構造体と第1熱伝達用構造体110との間の領域に、熱伝導性の高い物質が備えられることができる。ここで、熱伝導性の高い物質として、サーマルインターフェースマテリアル(Thermal Interface Material;TIM)を使用することができる。このTIMには、高分子−金属複合材料、セラミック複合材料及び炭素系複合材料などが含まれ得る。例えば、エポキシ及び炭素繊維充填剤が混合された物質(熱伝導度、約660W/mK)、窒化シリコン(Silicon Nitride;Si3N4、熱伝導度、約200〜320W/mK)、エポキシ及び窒化ホウ素(Boron Nitride;BN、熱伝導度、約19W/mK)がサーマルインターフェースマテリアルとして使用できる。これにより、第1熱伝達用構造体110に流入された熱が、垂直方向に移動するだけでなく、第2熱伝達用構造体を介して水平方向にも迅速に分散することができる。
このように、第1熱伝達用構造体110と第2熱伝達用構造体とが直接接触したり、またはTIMを媒介として接続したりすることにより、第1電子部品500などの熱が第1熱伝達用構造体110に迅速に移動された後、下方のみに伝達される場合に比べて、熱がより迅速に分散することができる。また、回路基板100の観点から、ホットスポットなどの特定領域のみに過度に温度が上昇する場合に比べて、回路基板100の全体に熱が均等に分散されることにより、回路基板100に搭載された各種部品や要素それぞれの温度偏差が緩和できるので、信頼性が向上することができる。また、回路基板100の全体に熱が迅速に分散されるので、回路基板100の全体が一種の放熱板の役割をし、結果的に放熱面積が増加する効果を実現することができる。
一実施形態において、コア部10の表面には、第1回路パターンP1及び第2回路パターンP2などが備えられることができ、コア部10を貫通するスルービアTVにより、第1回路パターンP1と第2回路パターンP2とが電気的に接続されることができる。また、第1回路パターンP1は、第4ビアV4により第3金属パターン133と接続することができ、第2回路パターンP2は、第5ビアV5により第4金属パターン142と接続することができる。そして、第3金属パターン133は、ソルダSにより第1電子部品500と接続することができ、第4金属パターン142は、ソルダSにより付加基板800の接続パッド810と接続することができる。これにより、第1電子部品500と付加基板800との間に電気的信号を送受信できる経路をさらに確保することができる。
一方、第1コア層11の一面には、第2コア層12が備えられ、第1コア層11の他面には、第3コア層13が備えられることができる。一実施形態において、第2コア層12及び第3コア層13のうち少なくとも一つは、PPGなどの絶縁物質で形成されることができる。他の実施形態では、第2コア層12及び第3コア層13は、銅やインバー(Invar)などの金属で形成されることもできる。また他の実施形態では、第1コア層11がインバー(Invar)で形成され、第2コア層12及び第3コア層13が銅で形成されることもできる。ここで、第2コア層12及び第3コア層13のうちの少なくとも一つが導電性物質で形成された場合は、コア部10の表面に第1回路パターンP1や第2回路パターンP2などが備えられることにより、意図しない経路に信号が伝送される問題が発生することもあるので、コア部10の表面に絶縁性を確保するための手段を備えることができる。
一実施形態において、第1熱伝達用構造体110のキャビティ110cには、第2電子部品200が挿入される。そして、第2電子部品200は、第6ビアV6により第5金属パターン134と接続し、第7ビアV7により第6金属パターン144と接続することができる。一方、第2電子部品200は、インダクター、キャパシタなどの受動素子であってもよく、必要によって、ICなどの能動素子を第2電子部品200として搭載することも可能である。特に、第2電子部品200がキャパシタである場合、第5金属パターン134と接続する第1電子部品500の端子は、電源端子であることができる。すなわち、第2電子部品200がデカップリングキャパシタとして搭載され、第1電子部品500の電源ノイズを低減させる役割をすることができる。
この場合、第2電子部品200と第1電子部品500との間の経路が短くなるほどノイズの低減効果は向上し、これのために、本発明の一実施形態に係る回路基板100では第2電子部品200の少なくとも一部を第1電子部品500の垂直下方領域に配置する。
図示されていないが、コア部10を貫通するキャビティの代わりにコア部10の一部が凹んだリセス部を備えることが可能であり、このリセス部に第1熱伝達用構造体110や第2電子部品200を挿入することができる。
一方、図1を参照すると、第1熱伝達用構造体110の厚さは、第2回路パターンP2の下面から第1回路パターンP1の上面までの厚さよりも厚く形成することができる。さらに、第1熱伝達用構造体110の上面は、第1回路パターンP1の上面よりも回路基板100の上面に近く位置することができる。これにより、第1熱伝達用構造体110の熱容量が増加し、熱を保持する機能を向上させることができる。また、第1熱伝達用構造体110とホットスポットとの間の距離が減少し、ホットスポットの熱が第1熱伝達用構造体110に移動される時間をより短縮することができる。
また、図2を参照すると、第1上部絶縁層121上に第2上部絶縁層122を形成することができ、この場合にも、回路基板100の外面と第1熱伝達用構造体110との間に備えられた第1ビアV1または第2ビアV2の高さを、回路基板100の外面と内層パターンP1´、P2´との間を接続させるビアV4´、V5´の高さより小さくすることにより、第1熱伝達用構造体110の熱容量を増加させるとともに熱分散速度を向上させることができることを理解できる。
図7を参照すると、コア部10の表面に絶縁膜14を備えることができる。一実施形態において、第1コア層11から第3コア層13が熱伝導性を有するだけでなく、電気伝導性を有することもできる。したがって、コア部10の表面に第1回路パターンP1などを備える場合、コア部10により、所望しない経路に通電されることを防止する必要がある。ここで、絶縁膜14は、パリレン(Parylene)などをコア部10の表面に気相蒸着して形成することができる。すなわち、図7に示されているスルービアTVを形成するためのスルービアホールをコア部10に加工した状態で、コア部10の表面に絶縁物質を提供することにより、スルービアTVホールの内部にも絶縁膜14を形成することができる。これにより、スルービアTVや第1回路パターンP1、第2回路パターンP2などとコア部10との間の絶縁性を確保することができる。
一方、一実施形態において、第2コア層12と第3コア層13とを貫通し、第1コア層11の一部を露出させるコアビアホールを形成することができる。このコアビアホールに導電性物質が備えられて形成される第8ビアV8は、第1コア層11と直接接触することができる。ここで、コアビアホールが備えられた状態でコア部10の表面に絶縁膜14を形成する場合、露出された第1コア層11の表面にも絶縁膜14が形成されるので、第1コア層11と第8ビアV8とは、絶縁膜14を隔てて接触することができる。このように、第1コア層11と直接(または絶縁膜14がある場合は間接)的に接触する第8ビアV8に熱が移動される場合、第1コア層11に沿って回路基板100に水平の方向へ熱が迅速に分散されることができる。
一実施形態において、第2熱伝達用構造体がグラファイトまたはグラフェンで形成されることができるが、この場合、グラファイトまたはグラフェンなどは、層間結合力が相対的に低い方である。このため、回路基板100を製造する過程中に第2熱伝達用構造体が破損したり、回路基板100が完成された後であっても層間結合力が弱化したりして信頼性の問題を誘発することがある。
図7に示すように、第1コア層11に貫通孔11cが備えられ、第2コア層12及び第3コア層13が貫通孔11cを介して一体に接続され、第1コア層11を堅固に支持することができる。これにより、第1コア層11がグラファイトなどで形成されても層間結合力を強化することができる。
一方、図8を参照すると、第1コア層11の外面にプライマー層111が備えられている。すなわち、グラファイトシートの外面にプライマー層111を備えることにより、層間の結合力を向上させることができる。このとき、プライマー層111は、グラファイト同士間の層間結合力を向上させるだけでなく、第1コア層11と第2コア層12との間及び第1コア層11と第3コア層13との間の層間結合力を向上させる機能も果たすことができる。
他の実施形態では、図9を参照すると、グラファイトの表面にプライマー層111が備えられて形成される単位体11−1、11−2、11−3、11−4を垂直方向に積層して第1コア層11を形成することができる。この場合、第1コア層11の水平放熱機能が減少することを最小化しながらも第1コア層11の垂直方向の剥離問題を緩和することができる。
また他の実施形態では、図10を参照すると、グラファイトの表面にプライマー層111が備えられて形成される単位体11−1´、11−2´、11−3´、11−4´を水平方向に結合して第1コア層11を形成することができる。ここで、グラファイトのXY平面は、垂直方向に平行に配置することができる。この場合、水平方向への放熱機能は多少低下するものの、第1コア層11を用いた垂直放熱機能が向上することができる。
一方、本発明の一実施形態に係る回路基板100に含まれる第1熱伝達用構造体110は、絶縁部120との密着力を向上させるための手段を備える。
第1熱伝達用構造体110の表面が絶縁部120と直接接触する場合、リフロー(Reflow)工程や半田槽(Solder pot)工程などを行う過程で第1熱伝達用構造体110と絶縁部120との間に透き間が発生することがあり、このようなことをデラミネーション(Delamination)と称することもある。このとき、絶縁部120との密着力を向上させる手段として、第1熱伝達用構造体110の表面に備えられたプライマー層111を含むことができる。一実施形態において、プライマー層111は、イソプロピルアルコール(Iso Propyl alcohol)及びアクリル(Acryl)系シラン(Silan)を含むプライマーで形成することができる。
また、プライマー層111は、MPS(3−(trimethoxysilyl)propylmethacrylate)で形成することができ、シラン系添加剤を加えることができる。
図11aは、熱伝達用構造体の表面にプライマー層111が備えられた状態でリフローテストを行った結果を概略的に示し、図11bは、熱伝達用構造体の表面にプライマー層111が備えられた状態で半田槽テストを行った結果を概略的に示す図である。そして、図12aは、熱伝達用構造体に直接絶縁部120を接触させた状態でリフローテストを行った結果を概略的に示し、図12bは、熱伝達用構造体に直接絶縁部120を接触させた状態で半田槽テストを行った結果を概略的に示す図である。
図11aから図12bを参照すると、プライマー層111がない場合、リフロー工程を行ったり、半田槽工程を行ったりすると、熱伝達用構造体と絶縁部120との間に透き間Dが形成されるが、熱伝達用構造体の表面にプライマーを備えることにより、熱伝達用構造体と絶縁部120との間の密着力が向上できることを理解することができる。ここで、熱伝達用構造体は、上述した第1熱伝達用構造体110または第2熱伝達用構造体のうちの少なくとも一つを意味する。
一方、第1熱伝達用構造体110の表面に黒化処理及び粗面化処理などの表面処理を行うことにより、第1熱伝達用構造体110と絶縁部120との間の密着力を向上させることもできる。
但し、第1熱伝達用構造体110の表面に、上述したような表面処理を行うと、製造工程中に次のような問題が発生することがある。例えば、表面処理により第1熱伝達用構造体110の色相が変わることがあり、この場合、第1熱伝達用構造体110などを絶縁部120上の所定の位置に実装する自動化装備が第1熱伝達用構造体110を認識する過程でエラーを起こすことがある。
これにより、本発明の一実施形態に係る回路基板100は、第1熱伝達用構造体110と絶縁部120との間のデラミネーション現象を低減することができる。
一方、図1などを再び参照すると、第1熱伝達用構造体110の表面にプライマー層111が備えられた場合、上述した第1ビアV1や第2ビアV2は、プライマー層111も貫通して第1熱伝達用構造体110と直接接触することができる。これにより、プライマー層111による熱伝達機能の低下を最小化することができる。
図13は、本発明の一実施形態に係る第1熱伝達用構造体110の製造過程を説明するための図である。
図13を参照すると、銅などの金属材質で形成される金属板110−1を提供し、その後、金属板110−1上にレジスト層Rを形成する。
次に、第1熱伝達用構造体110の形状に対応するようにレジスト層Rをパターニングして開口部H1−1、H1−2、H2−1、H2−2を形成した後に、エッチング工程を行うことによりエッチングホールE1、E2、E1−1、E2−1を形成する。このとき、一つの金属板110−1で複数の第1熱伝達用構造体110を形成しようとする場合、後続工程を容易にするために、コネクティング部CNが残っている状態までエッチング工程を行う。その後、レジスト層Rを除去した後、エッチングされた金属板110−1を別途のプレートPに配置し、コネクティング部CNを除去する。これにより、第1熱伝達用構造体110を製造することができる。ここで、開口部H2−1、H2−2により形成されるエッチングホールE1−1、E2−1は、最終的に第1熱伝達用構造体110のキャビティ110cを形成することになる。
図14は、本発明の他の実施形態に係る第1熱伝達用構造体110の製造過程を説明するための図である。
図14を参照すると、シード層SE上にレジスト層Rを形成した後に、第1熱伝達用構造体110の形状に対応する部分がオープンするようにレジスト層Rをパターニングする。その後、1回以上のメッキを施して第1熱伝達用構造体110を形成し、その後、レジスト層Rと残余シード層とを除去して第1熱伝達用構造体110を製造することができる。このとき、第1熱伝達用構造体110の厚さを増加させるためには、数回から数百回のメッキを多段で行うこともでき、このように多段メッキを行った場合は、その断面から層状構造を確認することができる。ここで、Iは、シード層SEを支持するための要素であって、金属または非金属材質から形成される一種のプレートであることができる。
図13を参照して説明した実施形態によると、第1熱伝達用構造体110における厚さの均一性は高くなるものの、第1熱伝達用構造体110の側面部の形状が相対的に不規則になる。また、その結果、第1熱伝達用構造体110の横幅、縦幅の偏差が相対的に大きくなる。
したがって、第1熱伝達用構造体110において厚さの制御が重要である場合は、本実施形態に係る方法により第1熱伝達用構造体110を製造することができる。
これに対して、図14を参照して説明した実施形態によると、第1熱伝達用構造体110の幅の均一性は向上できるものの、メッキ工程の偏差により厚さの偏差が相対的に増加することになる。
したがって、第1熱伝達用構造体110における幅の制御が重要である場合は、本実施形態に係る方法により第1熱伝達用構造体110を製造することができる。
図15は、本発明の一実施形態に係るコア部10を処理する過程を説明するための図である。
図15を参照すると、第1コア層11、第2コア層12及び第3コア層13を含むコアにビアホールVH1を形成し、ビアホールVH1の内面を含んでコア表面に絶縁膜14を形成し、その後、第1回路パターンP1、スルービアTV、第2回路パターンP2を形成することができる。これにより、第1回路パターンP1などとコア部10との間に絶縁性を確保することができる。
100 回路基板
110 第1熱伝達用構造体
111 プライマー層
120 絶縁部
121 第1上部絶縁層
121´ 第1下部絶縁層
122 第2上部絶縁層
122´ 第2下部絶縁層
131 第1金属パターン
133 第3金属パターン
134 第5金属パターン
141 第2金属パターン
142 第4金属パターン
144 第6金属パターン
S ソルダ
200 第2電子部品
V1 第1ビア
V2 第2ビア
V4 第4ビア
V5 第5ビア
V6 第6ビア
V7 第7ビア
V8 第8ビア
10 コア部
11 第1コア層
12 第2コア層
13 第3コア層
14 絶縁膜
P1 第1回路パターン
P2 第2回路パターン
TV スルービア
500 第1電子部品
800 付加基板
810 接続パッド
L1 第3熱伝達用構造体
L2 放熱部
C1 第1キャビティ
C2 第2キャビティ

Claims (19)

  1. 絶縁部と、
    熱伝導性物質で形成され、キャビティまたはリセス(recess)部が備えられ、少なくとも一部が前記絶縁部に挿入される第1熱伝達用構造体と、
    前記キャビティまたはリセス部の内部に少なくとも一部が挿入される電子素子と、
    を含み、
    前記絶縁部は、コア部及び前記コア部の上部と下部に配置された絶縁層を含み、前記第1熱伝達用構造体は、前記コア部よりも厚く、前記コア部に形成されたキャビティに配置された、回路基板。
  2. 前記電子素子に一面が接触する信号ビアと、
    前記第1熱伝達用構造体に一面が接触する放熱ビアと、をさらに含む請求項1に記載の回路基板。
  3. 前記放熱ビアの他面に接触する第1金属パターンと、
    前記信号ビアの他面に接触する第2金属パターンと、をさらに含み、
    前記第1金属パターンに流入する熱量が、前記第2金属パターンに流入する熱量より大きい請求項2に記載の回路基板。
  4. 前記回路基板の上部には第1電子部品が搭載され、
    前記第1電子部品は、第1領域と、前記第1電子部品の動作時に前記第1領域よりも温度が高くなる第2領域とを含み、前記第2領域の少なくとも一部は、結合部材を媒介にして前記第1金属パターンと接続する請求項3に記載の回路基板。
  5. 前記回路基板の上部には第1電子部品が搭載され、
    前記第1熱伝達用構造体の少なくとも一部は、前記第1電子部品の垂直下方に位置する請求項2に記載の回路基板。
  6. 前記電子素子の少なくとも一部は、前記第1電子部品の垂直下方に位置する請求項5に記載の回路基板。
  7. 前記第1熱伝達用構造体の表面には、
    前記第1熱伝達用構造体と前記絶縁部との間の密着力を高める密着力向上部が備えられる請求項1から請求項6のいずれか1項に記載の回路基板。
  8. 前記密着力向上部は、アクリル系シランを含むプライマーで形成される請求項7に記載の回路基板。
  9. 前記第1熱伝達用構造体は、上面及び下面を含む六面体に形成され、
    前記第1熱伝達用構造体の上面に 一面が接触する第1ビアと、
    前記第1ビアの他面に接触する第1金属パターンと、
    前記第1熱伝達用構造体の下面に一面が接触する第2ビアと、
    前記第2ビアの他面に接触する第2金属パターンと、
    前記電子素子の上面に一面が接触する第3ビアと、
    前記第3ビアの他面に接触する第3金属パターンと、
    前記電子素子の下面に一面が接触する第4ビアと、
    前記第4ビアの他面に接触する第4金属パターンと、をさらに含む請求項1に記載の回路基板。
  10. 前記第1金属パターンに第1結合部材が接触し、
    前記第1結合部材には、第1電子部品が接触する請求項9に記載の回路基板。
  11. 前記第2金属パターンに第2結合部材が接触し、前記第2結合部材には付加基板が接触し、
    前記第1電子部品で発生した熱が、前記第1結合部材、前記第1金属パターン、前記第1ビア、前記第1熱伝達用構造体、前記第2ビア、前記第2金属パターン及び前記第2結合部材を経て前記付加基板に伝達される請求項10に記載の回路基板。
  12. 前記付加基板を貫通して上部面及び下部面が露出され、熱伝導性物質で形成される放熱部をさらに含み、
    前記第2結合部材は、前記放熱部の上面と結合する請求項11に記載の回路基板。
  13. 前記第1電子部品は、第1領域と、前記第1領域よりクロックスピード(clock speed)の高い第2領域とを含み、
    前記第2領域から前記第1結合部材までの距離が前記第1領域から前記第1結合部材までの距離より小さい請求項11または請求項12に記載の回路基板。
  14. 前記コア部は、熱伝導性物質を含む、請求項1から請求項13のいずれか一項に記載の回路基板。
  15. 絶縁部と、
    熱伝導性物質で形成され、キャビティまたはリセス部が備えられ、少なくとも一部が前記絶縁部に挿入される第1熱伝達用構造体と、を含み、
    前記第1熱伝達用構造体は、
    少なくとも一つの貫通孔が備えられた第1構造層と、
    前記貫通孔の内部に充填される物質が前記第1構造層の上面及び前記第1構造層の下面に備えられて一体に形成された第2構造層と、
    を含み、
    前記絶縁部は、コア部及び前記コア部の上部と下部に配置された絶縁層を含み、前記第1熱伝達用構造体は、前記コア部よりも厚く、前記コア部に形成されたキャビティに配置された、回路基板。
  16. 前記第1構造層は、インバー(Invar)で形成され、
    前記第2構造層は、銅(Cu)で形成される請求項15に記載の回路基板。
  17. 前記第1構造層は、グラファイトまたはグラフェンで形成される請求項15に記載の回路基板。
  18. 前記コア部は、熱伝導性物質を含む、請求項15から請求項17のいずれか一項に記載の回路基板。
  19. 回路基板であって、
    第1キャビティが備えられた第1絶縁層と、
    前記第1キャビティに少なくとも一部が挿入され、第2キャビティが備えられた第1熱伝達用構造体と、
    前記第2キャビティに少なくとも一部が挿入される電子素子と、
    前記第1絶縁層、前記第1熱伝達用構造体、及び前記電子素子の上部を覆う第2絶縁層と、
    前記第1絶縁層、前記第1熱伝達用構造体、及び前記電子素子の下部を覆う第3絶縁層と、
    前記第2絶縁層を貫通し、前記第1熱伝達用構造体に一端が接触する第1ビアと、
    前記第3絶縁層を貫通し、前記第1熱伝達用構造体に一端が接触する第2ビアと、
    前記第2絶縁層を貫通し、前記電子素子に一端が接触する第3ビアと、
    前記第3絶縁層を貫通し、前記電子素子に一端が接触する第4ビアと、
    を含み、
    前記回路基板の上部には第1電子部品が搭載され、
    前記電子素子の少なくとも一部は、前記第1電子部品の垂直下方に位置し、
    前記電子素子は、デカップリングキャパシタであり、前記第3ビアは、前記第1電子部品の電源端子に接続し、
    前記第1電子部品は、第1領域と、前記第1電子部品の動作時に前記第1領域よりも温度が高くなる第2領域と、を含み、
    前記第2領域の少なくとも一部に接触する結合部材と接触する金属パターンが、前記第1ビアの他端と接触する、回路基板。
JP2015222283A 2014-11-13 2015-11-12 回路基板 Active JP6648878B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140158270A KR102262906B1 (ko) 2014-11-13 2014-11-13 회로기판
KR10-2014-0158270 2014-11-13

Publications (2)

Publication Number Publication Date
JP2016096339A JP2016096339A (ja) 2016-05-26
JP6648878B2 true JP6648878B2 (ja) 2020-02-14

Family

ID=55963023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015222283A Active JP6648878B2 (ja) 2014-11-13 2015-11-12 回路基板

Country Status (3)

Country Link
US (1) US9655229B2 (ja)
JP (1) JP6648878B2 (ja)
KR (1) KR102262906B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
CN109417855A (zh) 2016-06-29 2019-03-01 奥特斯奥地利科技与***技术有限公司 通过介电壳体内的碳结构冷却部件承载件材料
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
EP3780080A4 (en) * 2018-03-28 2021-12-29 Kyocera Corporation Electronic element mounting substrate, electronic device, and electronic module
JP2021052082A (ja) * 2019-09-25 2021-04-01 キオクシア株式会社 モジュール基板およびプリント基板
EP4098086A4 (en) * 2020-01-31 2024-03-06 Ttm Technologies Inc. CIRCUIT BOARD ASSEMBLY USING ENGINEERED THERMAL PATHS AND MANUFACTURING PROCESSES
CN116583795A (zh) * 2020-12-10 2023-08-11 株式会社村田制作所 电子部件的管理方法以及电子部件的容纳体
US20220418081A1 (en) * 2021-06-28 2022-12-29 KYOCERA AVX Components Corporation Embeddable Electrically Insulating Thermal Connector and Circuit Board Including the Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312364A (ja) * 1996-05-22 1997-12-02 Hitachi Metals Ltd 電子部品用複合材料およびその製造方法
JP3684830B2 (ja) 1998-03-27 2005-08-17 イビデン株式会社 プリント配線板
JP4187352B2 (ja) 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP2002151847A (ja) * 2000-08-29 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP3949676B2 (ja) * 2003-07-22 2007-07-25 三井金属鉱業株式会社 極薄接着剤層付銅箔及びその極薄接着剤層付銅箔の製造方法
JP2011003800A (ja) * 2009-06-19 2011-01-06 Hitachi Cable Ltd 低熱膨張複合放熱板及びその製造方法
JP2011211099A (ja) * 2010-03-30 2011-10-20 Tdk Corp 電子部品内蔵基板及び電子部品内蔵基板の製造方法
KR101067214B1 (ko) * 2010-04-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5930604B2 (ja) * 2011-05-12 2016-06-08 株式会社サーモグラフィティクス 異方性熱伝導素子の製造方法
US8748750B2 (en) * 2011-07-08 2014-06-10 Honeywell International Inc. Printed board assembly interface structures
JP2013021269A (ja) * 2011-07-14 2013-01-31 Ngk Spark Plug Co Ltd 部品内蔵配線基板
KR101331681B1 (ko) * 2011-09-14 2013-11-20 삼성전기주식회사 전력 모듈 패키지
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9495491B2 (en) * 2014-03-14 2016-11-15 Microsoft Technology Licensing, Llc Reliability aware thermal design

Also Published As

Publication number Publication date
KR102262906B1 (ko) 2021-06-09
JP2016096339A (ja) 2016-05-26
US20160143129A1 (en) 2016-05-19
US9655229B2 (en) 2017-05-16
KR20160057245A (ko) 2016-05-23

Similar Documents

Publication Publication Date Title
JP6648878B2 (ja) 回路基板
KR102374256B1 (ko) 회로기판 및 회로기판 제조방법
JP6682741B2 (ja) 回路基板及び回路基板組立体
KR20160038293A (ko) 회로기판
JP6957801B2 (ja) 回路基板
KR102253473B1 (ko) 회로기판
JP2016096262A (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US10064291B2 (en) Circuit board and manufacturing method thereof
KR20160120486A (ko) 회로기판 및 회로기판 제조방법
US9345125B2 (en) Wiring substrate
US8829361B2 (en) Wiring board and mounting structure using the same
US9699885B2 (en) Circuit board including heat dissipation structure
KR101796519B1 (ko) 회로기판 및 회로기판 조립체
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2016127134A (ja) 配線基板
JP2015070169A (ja) 配線基板および配線基板製造方法
KR102377811B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2012199283A (ja) 半導体装置
KR100986831B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR20110131040A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R150 Certificate of patent or registration of utility model

Ref document number: 6648878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250