JP6646820B2 - 素子チップの製造方法 - Google Patents
素子チップの製造方法 Download PDFInfo
- Publication number
- JP6646820B2 JP6646820B2 JP2019027970A JP2019027970A JP6646820B2 JP 6646820 B2 JP6646820 B2 JP 6646820B2 JP 2019027970 A JP2019027970 A JP 2019027970A JP 2019027970 A JP2019027970 A JP 2019027970A JP 6646820 B2 JP6646820 B2 JP 6646820B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- element chip
- carrier
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dicing (AREA)
Description
1a 第1の面
1b 第2の面
1c 分割領域
2 素子部
2a 素子領域
3 耐エッチング層
4 キャリア
10 素子チップ
10a 第1の面
10b 第2の面
10c 側面
12a、12b、12c 保護膜
Claims (6)
- 分割領域で画定された複数の素子領域を有する第1の面と前記第1の面と反対側の第2の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
前記第1の面の側がキャリアに支持されるとともに、前記素子領域と反対側の前記第2の面の領域を覆い且つ前記分割領域と反対側の前記第2の面の領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、
前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、
前記プラズマ処理工程は、
前記第2の面を第1のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第1の面に達するまでエッチングして前記基板を素子チップに分割し、前記第1の面、前記第2の面および前記第1の面と前記第2の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、
前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で前記素子チップを第2のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程からなり、
前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる、素子チップの製造方法。 - 前記保護膜形成工程において、前記キャリアが載置されるステージに高周波バイアスを印加する、請求項1に記載の素子チップの製造方法。
- 前記第2のプラズマの原料ガスがフッ化炭素を含む、請求項1または2に記載の素子チップの製造方法。
- 分割領域で画定された複数の素子領域を有する第1の面と前記第1の面と反対側の第2の面とを備える基板を、前記分割領域で分割して複数の素子チップを形成する素子チップの製造方法であって、
前記第2の面の側がキャリアに支持されるとともに、前記素子領域を覆い且つ前記分割領域を露出させるように耐エッチング層が形成された前記基板を準備する準備工程と、
前記準備工程の後、前記キャリアに支持された前記基板にプラズマ処理を施すプラズマ処理工程とを含み、
さらに前記プラズマ処理工程は、
前記第1の面を第1のプラズマに晒すことにより、前記耐エッチング層に覆われていない領域の前記基板をこの基板の深さ方向に前記第2の面に達するまでエッチングして前記基板を素子チップに分割し、前記第1の面、前記第2の面および前記第1の面と前記第2の面とを結ぶ側面を備える素子チップが前記キャリア上に互いに間隔をあけて保持された状態とする分割工程と、
前記分割工程の後、前記キャリア上に互いに間隔をあけて保持された状態で、前記素子チップを第2のプラズマに晒すことにより、前記素子チップの前記側面に保護膜を形成する保護膜形成工程とを含み、
前記分割工程と前記保護膜形成工程とが、プラズマエッチング装置が備える同じ処理室内で行われる、素子チップの製造方法。 - 前記保護膜形成工程において、前記キャリアが載置されるステージに高周波バイアスを印加する、請求項4に記載の素子チップの製造方法。
- 前記第2のプラズマの原料ガスがフッ化炭素を含む、請求項4または5に記載の素子チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019027970A JP6646820B2 (ja) | 2019-02-20 | 2019-02-20 | 素子チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019027970A JP6646820B2 (ja) | 2019-02-20 | 2019-02-20 | 素子チップの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015187778A Division JP6492286B2 (ja) | 2015-09-25 | 2015-09-25 | 素子チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019071501A JP2019071501A (ja) | 2019-05-09 |
JP6646820B2 true JP6646820B2 (ja) | 2020-02-14 |
Family
ID=66441301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019027970A Active JP6646820B2 (ja) | 2019-02-20 | 2019-02-20 | 素子チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6646820B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205442A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | 半導体素子の分割方法 |
JP2002270721A (ja) * | 2001-03-12 | 2002-09-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002289561A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003142475A (ja) * | 2001-11-02 | 2003-05-16 | Murata Mfg Co Ltd | 半導体装置の製造方法 |
JP3904496B2 (ja) * | 2002-09-06 | 2007-04-11 | 株式会社リコー | 半導体装置の製造方法 |
US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
JP5591181B2 (ja) * | 2011-05-19 | 2014-09-17 | パナソニック株式会社 | 半導体チップの製造方法 |
US8859430B2 (en) * | 2012-06-22 | 2014-10-14 | Tokyo Electron Limited | Sidewall protection of low-K material during etching and ashing |
-
2019
- 2019-02-20 JP JP2019027970A patent/JP6646820B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019071501A (ja) | 2019-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9922899B2 (en) | Method of manufacturing element chip and element chip | |
CN107039344B (zh) | 元件芯片的制造方法及电子部件安装构造体的制造方法 | |
JP6467592B2 (ja) | 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体 | |
US8187949B2 (en) | Semiconductor device and method of manufacturing the same | |
CN107180788A (zh) | 元件芯片的制造方法 | |
CN107180754B (zh) | 等离子体处理方法 | |
US9698052B2 (en) | Method of manufacturing element chip and method of manufacturing electronic component-mounted structure using plasma etch to singulate element chip | |
JP6492286B2 (ja) | 素子チップの製造方法 | |
US10475704B2 (en) | Method of manufacturing element chip and element chip | |
JP6646820B2 (ja) | 素子チップの製造方法 | |
CN106560916B (zh) | 元件芯片的制造方法 | |
JP4462221B2 (ja) | 半導体部品の製造方法 | |
JP2021108340A (ja) | プラズマ処理方法および素子チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6646820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |