JP6644577B2 - 試験システム - Google Patents
試験システム Download PDFInfo
- Publication number
- JP6644577B2 JP6644577B2 JP2016023624A JP2016023624A JP6644577B2 JP 6644577 B2 JP6644577 B2 JP 6644577B2 JP 2016023624 A JP2016023624 A JP 2016023624A JP 2016023624 A JP2016023624 A JP 2016023624A JP 6644577 B2 JP6644577 B2 JP 6644577B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- simulation
- setting
- terminal
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 359
- 238000004088 simulation Methods 0.000 claims description 137
- 239000011159 matrix material Substances 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 23
- 239000000470 constituent Substances 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 100
- 238000000034 method Methods 0.000 description 25
- 238000012549 training Methods 0.000 description 16
- 238000012423 maintenance Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
図10に示す従来の試験システム500は、訓練対象とする整備担当者(被訓練者)が操作する試験用端末(パソコン)310と、測定経路切換器340と、汎用測定器320と、被試験器330とで構成された通常の実測試験を行う試験システム300とともに、模擬試験を行うために、訓練指導する教官(訓練指導者)が操作し、模擬試験用のデータ設定を行うための模擬データ設定用端末(パソコン)380をLAN(ローカル・エリア・ネットワーク)回線で試験用端末310に接続した構成となっている。
また、試験用端末310には、過去に実際に行われた測定において、汎用測定器320が使用された時の試験結果として、実際の被試験器330での試験結果の各種の実測試験データが当該端末内のメモリに記憶・保存されている。
また、試験用端末310は、例えばコンピュータであって、測定経路切換器340、汎用測定器320を制御する。
具体的には、試験用端末310は、試験内容に応じて使用する汎用測定器320に試験信号を入力させるように測定経路を切り替えるため、測定経路切換器340に対して、測定経路切換信号を送信する。
先ず、試験用端末310にて選択された試験項目に応じて、試験用端末310から測定経路切換器340に対して測定経路切換信号が出力され、測定経路切換器340では、低周波信号、高周波信号の接続経路、CMOS又はTTLレベルでのディスクリート信号の経路設定が行われる。
これらの試験結果は、試験が行われる都度のデータ毎に日時管理されてメモリに記憶・保存される。
図11に示す表示画面での主な表示内容は、以下の通りである。
・模擬試験データファイル選択 (a)
・測定項目、要求基準 (b)
・模擬試験データファイル選択で選択したファイルでの測定値 (c)
・測定値の良否判定 (d)
・試験結果が“否”の時の故障該当モジュール (e)
・模擬試験開始ボタン (f)
・測定値変更画面 (g)
ステップS501は、模擬試験モードで行うか、実測試験モードで行うかを指導教官または整備担当者が選択操作を行い、「YES」であれば模擬訓練とし、「NO」であれば、本番実測または実測訓練とするステップである。
本発明の一実施形態に係る試験システムは、無線機等の被試験器の性能を自動測定する試験システムにおいて、実際の被試験器や接続ケーブルや汎用測定器等がない状態でも、また、模擬試験データを作成するための模擬データ設定用端末がない状態でも、模擬情報設定部(DIPスイッチ)を備えた模擬用被試験器を使用して模擬的な試験が行え、試験システムの使用方法を学習することができるものである。
本発明の一実施形態に係る試験システム1の制御構成について、図1を参照して詳細に説明する。図1は、本発明の一実施形態に係る試験システムの構成の一例を示す図である。
本発明の試験システム1は、図1に示すように、各種の汎用測定器20と、信号切換等を行う測定経路切換器40と、試験信号切換制御、汎用測定器20の測定モードの設定、測定データの記憶・表示などを行う試験用端末10と、試験対象品である模擬用被試験器30または被試験器80とから構成され、模擬試験を実施する際には、試験対象品として模擬用被試験器30が使用され、通常の実測試験を実施する際には、試験対象品として被試験器80が使用される。
具体的には、試験用端末10は、試験内容に応じて使用する汎用測定器20に試験信号を入力させるように測定経路を切り替えるため、測定経路切換器40に対して、測定経路切換信号を送信する。
例えば、測定経路切換器40は、被試験器80からの試験信号が所定の汎用測定器によって測定されるべき場合は、その試験信号が伝送される試験用ケーブルと所定の汎用測定器とが電気的に接続されるように、経路を切り換える。なお、測定経路切換器40が有する機能ブロックとしては、低周波信号切換部、高周波信号切換部、ディスクリート信号設定部などがある。
模擬用被試験器30は、実測試験を行うための被試験器80と同様に、それぞれ交換可能なモジュール(1)31,モジュール(2)32,モジュール(3)33,モジュール(4)34,モジュール(5)35を有している。また、モジュール(1)31,モジュール(2)32,モジュール(3)33,モジュール(4)34,モジュール(5)35は、各々模擬試験を実施する際の条件を設定するための模擬情報設定部(DIPスイッチ)31a,32a,33a,34a,35aを備え、図4に示すような模擬条件を設定することが可能である。
図4の実施例においては、DIPスイッチNo.「0」では、“モジュールの良否”の設定が行え、「0」が“良”、「1」が“否”となるように設定が為される。DIPスイッチNo.「1」では、“モジュールが良の時の測定値の方向”の設定が行え、「0」が“平均値に対し+方向にオーバー”、「1」が“平均値に対し−方向にオーバー”となるように設定が為される。DIPスイッチNo.「2」では、“モジュールが否の時の測定値の方向”の設定が行え、「0」が“要求基準に対し+方向にオーバー”、「1」が“要求基準に対し−方向にオーバー”となるように設定が為される。DIPスイッチNo.「3」および「4」では、“測定値”の設定が行え、「00」が“5%”、「01」が“10%”、「10」が“15%”、「11」が“20%”となるように設定が為される。
なお、図4のDIPスイッチによる模擬条件設定内容は、上述した試験用端末10のDIPスイッチ設定テーブル254aに登録されている。
次に、試験用端末10のハードウェア構成について、図2を参照して説明する。図2は、本発明の一実施形態に係る試験システムにおける試験用端末のハードウェア構成の一例を示す図である。
つまり、試験用端末10は、情報処理および他の装置との通信が可能なコンピュータとしてのハードウェア構成部分を有している。
“故障モジュール候補データ表”において、組合せ3でのモジュール交換の優先順位は、モジュール(1)の順位が一番高いので、モジュール(1)のDIPスイッチ設定情報を利用し、図7(b)の“故障分離マトリクス表”の組合せ3の条件を満たす試験結果を生成することになる。
次に、本発明の一実施形態に係る試験システムの試験用端末で行われる模擬データ設定処理について、図5を参照して説明する。図5は、本発明の一実施形態に係る試験システムの試験用端末で行われる模擬データ設定処理のフローチャートである。なお、本処理は、模擬試験実行前に実施し、全試験項目の試験結果を事前に生成しておく。
ステップS102において、試験用端末10は、模擬用被試験器30から取得した各モジュールのDIPスイッチ設定情報を基にして、DIPスイッチ設定テーブル254aを参照して故障モジュールの有無の判定を行い、故障モジュール「有(YES)」の場合には、ステップS103に処理を進め、故障モジュール「無(NO)」の場合には、ステップS105に処理を進める。
ステップS104において、試験用端末10は、故障分離マトリクス情報254bより検索した試験項目の測定値として、模擬情報設定部(DIPスイッチ)で設定されている条件を当てはめて測定結果を算出する。なお、測定結果を算出する際は、故障分離マトリクス情報254bの中での優先順位の高いモジュールのDIPスイッチ設定情報を利用する。
ステップS106において、試験用端末10は、端末内に保持している当該模擬被試験器30の試験結果を取得し、模擬情報設定部(DIPスイッチ)で設定されている条件を当てはめ測定値を算出する。
次に、本発明の一実施形態に係る試験システムの試験用端末で行われる測定処理について、図6を参照して説明する。図6は、本発明の一実施形態に係る試験システムの試験用端末で行われる測定処理のフローチャートである。
ステップS201は、試験対象品が模擬用被試験器か否かの判定を行い、模擬用被試験器(「YES」)の場合には、ステップS204に処理を進め、通常の被試験器(「NO」)の場合には、ステップS202に処理を進めるステップである。
また、試験実施後には、故障と診断されたモジュールのDIPスイッチの良否情報を「良」とし、モジュールを戻し、試験を実施することで、モジュール交換についても実機と同様の実習が行える。
Claims (2)
- 模擬試験の対象品であって、複数の構成品を有する模擬用被試験器と、前記模擬用被試験器に対して試験を行う試験用端末とから成る試験システムにおいて、
前記模擬用被試験器の前記構成品は、各々前記模擬試験による試験結果をスイッチのオン・オフ状態にて設定する模擬情報設定部を備え、
前記試験用端末は、
前記模擬情報設定部での模擬試験設定情報に応じた試験結果の設定内容を登録した模擬試験条件設定テーブルと、
前記模擬用被試験器から取得した前記模擬試験設定情報における前記構成品の良否情報に基づき、故障構成品の特定や試験結果の生成を行う故障分離マトリクス情報と、
前記模擬用被試験器から取得した前記模擬試験設定情報から、前記模擬試験条件設定テーブルを参照し、前記構成品の故障の有無と試験結果の生成条件の解析を行う模擬試験情報解析部と、
前記模擬試験情報解析部での解析結果を基に、前記故障分離マトリクス情報を参照して試験結果を生成する試験結果生成部と、
前記故障分離マトリクス情報は、故障構成品の組合せをマトリクス表示した故障構成品候補データ表と、前記故障構成品の組合せに対する試験項目毎の良否結果を表示した故障分離マトリクス表とから構成されることを特徴とする試験システム。 - 請求項1記載の試験システムにおいて、前記模擬情報設定部は、DIPスイッチであることを特徴とする試験システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016023624A JP6644577B2 (ja) | 2016-02-10 | 2016-02-10 | 試験システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016023624A JP6644577B2 (ja) | 2016-02-10 | 2016-02-10 | 試験システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017142165A JP2017142165A (ja) | 2017-08-17 |
JP6644577B2 true JP6644577B2 (ja) | 2020-02-12 |
Family
ID=59628473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016023624A Active JP6644577B2 (ja) | 2016-02-10 | 2016-02-10 | 試験システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6644577B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019054236A1 (ja) * | 2017-09-15 | 2020-10-01 | 株式会社日立国際電気 | 実習システム |
JP7263046B2 (ja) * | 2019-02-25 | 2023-04-24 | 株式会社日立国際電気 | 試験装置及びそのプログラム |
CN115955410B (zh) * | 2023-03-13 | 2023-08-18 | 国网智联电商有限公司 | 基于云计算环境的数据可视化建模与匹配方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2594633B2 (ja) * | 1988-12-19 | 1997-03-26 | 日本電気株式会社 | 模擬故障発生方式 |
JPH11239196A (ja) * | 1998-02-19 | 1999-08-31 | Nec Eng Ltd | 通信装置保守訓練システム |
US6993513B2 (en) * | 1999-05-05 | 2006-01-31 | Indeliq, Inc. | Interactive simulations utilizing a remote knowledge base |
JP2002202716A (ja) * | 2000-12-28 | 2002-07-19 | Shin Caterpillar Mitsubishi Ltd | 機械の電気・電子回路研修方法 |
JP2004094771A (ja) * | 2002-09-03 | 2004-03-25 | Hitachi Kokusai Electric Inc | 故障診断方法および故障診断システム |
JP5457717B2 (ja) * | 2009-05-25 | 2014-04-02 | 株式会社日立国際電気 | 試験装置及び故障モジュール特定方法 |
JP2012048608A (ja) * | 2010-08-30 | 2012-03-08 | Hitachi Ltd | 外部記憶装置 |
-
2016
- 2016-02-10 JP JP2016023624A patent/JP6644577B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017142165A (ja) | 2017-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090105983A1 (en) | Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system | |
JP6644577B2 (ja) | 試験システム | |
US11782809B2 (en) | Test and measurement system for analyzing devices under test | |
JP2018170418A5 (ja) | ||
JP2016148618A (ja) | 試験システム | |
US7266463B2 (en) | Signal identification method and apparatus for analogue electrical systems | |
JP2012037310A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
US8907697B2 (en) | Electrical characterization for a semiconductor device pin | |
JP5507363B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2012058120A (ja) | 試験装置 | |
US10161991B2 (en) | System and computer program product for performing comprehensive functional and diagnostic circuit card assembly (CCA) testing | |
JP2008175681A (ja) | 試験装置 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
CN221406000U (zh) | 一种航空低频电缆离位测试装置 | |
US9939488B2 (en) | Field triage of EOS failures in semiconductor devices | |
JP2000088925A (ja) | 半導体デバイスの故障箇所特定方法及びその装置 | |
JP4723124B2 (ja) | ポジションデータの生成方法 | |
JP2004163194A (ja) | Icテスタ及び試験モジュール | |
JP2012088069A (ja) | 試験装置 | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
TWI497093B (zh) | 測試維修系統及其方法 | |
JP6472616B2 (ja) | データ生成装置およびデータ生成方法 | |
Salman et al. | DESIGN AND IMPLELMENTATION A PC BASED SYSTEM FOR CIRCUIT TESTING | |
CN112446181A (zh) | 一种检测单板元器件失效率的方法、***及测试板 | |
JP4958823B2 (ja) | 検査評価システムおよび検査評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6644577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |