JP6642362B2

JP6642362B2 - 半導体の製造方法

Info

Publication number: JP6642362B2
Application number: JP2016188630A
Authority: JP
Inventors: 正和渡部
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2016-09-27
Filing date: 2016-09-27
Publication date: 2020-02-05
Anticipated expiration: 2036-09-27
Also published as: JP2018054756A

Description

本発明は、半導体の製造方法に関するものであり、特に、リーク電流を抑制することが可能な半導体の製造方法に関する。

特許文献１には、半導体デバイスの欠陥部分をレーザーによって修復するレーザーリペアという方法が開示されている。レーザーリペアは、メモリや画像素子等の複数の素子が集積されている半導体デバイスにおいて、欠陥部分をレーザーを用いて焼き切り、単一素子を機能させなくするものである。

特開２００８−１５９９３０号公報

レーザーリペアにおいては、レーザーを用いた焼き切りの際に、新たな欠陥が発生し、この欠陥部分がリーク電流の原因となってしまう。特に、パワー半導体素子では、電極の直下に基板が設けられており、レーザーを用いて、基板の欠陥部分を焼切る際に、基板に新たな欠陥を発生させていた。

また、パワー半導体素子にとって、基板上に欠陥が存在することにより、素子の品質及び歩留りに大きな影響が有る。すなわち、ＳｉＣ（シリコンカーバイド）基板は、例えば、点欠陥、貫通転移等の欠陥が多い。このため、欠陥部分に電界が集中することにより、欠陥部分がリーク源となり歩留りを悪化させている。また、製造工程の途中で発生するエッチピット等の欠陥も電界集中によるリーク源となり歩留りを悪化させている。

本発明は、このような問題点を解決するためになされたものであり、リーク電流を抑制することが可能な半導体の製造方法を提供することを目的とする。

本発明は、
基板と前記基板上に設けられた層間絶縁膜とを少なくとも有する半導体の製造方法であって、
前記基板の欠陥部分の位置情報及び前記欠陥部分のサイズ情報を含む欠陥情報を取得するステップと、
前記欠陥情報に基づいて、前記層間絶縁膜を介して前記欠陥部分上にレジストマスクを形成するステップと、
前記層間絶縁膜を除去する際に、前記欠陥部分上の保護絶縁膜を残留させるステップと、
を有することを特徴とする半導体の製造方法である。
このような半導体の製造方法によれば、層間絶縁膜を除去する際に、欠陥部分上に保護絶縁膜を残留させる。これにより、電極と欠陥部分との間に保護絶縁膜１２ｃが設けられ、欠陥部分を流れるリーク電流を抑制することができる。
尚、リーク電流を、単に、リークと称することもある。

このような半導体の製造方法によれば、リーク電流を抑制することが可能な半導体の製造方法を提供することができる。

実施形態１に係る半導体の製造方法を例示するブロック図である。（Ａ）〜（Ｄ）は、実施形態１に係る半導体の製造方法を例示する断面図である。実施形態２に係る半導体の製造方法を例示するブロック図である。（Ａ）〜（Ｄ）は、実施形態２に係る半導体の製造方法を例示する断面図である。（Ａ）〜（Ｄ）は、実施形態３に係る半導体の製造方法を例示する断面図である。比較例１に係る半導体の製造方法を例示する断面図である。比較例２に係る半導体の製造方法を例示する断面図である。

以下、図面を参照して本発明の実施形態について説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明を省略する。

［実施形態１］
先ず、実施形態１に係る半導体１０の製造工程において使用する装置について説明する。
図１は、実施形態１に係る半導体の製造方法を例示するブロック図である。

図１に示すように、実施形態１に係る半導体１０の製造方法においては、検査装置１１０、検査装置１２０、データベース１３０、変換装置１４０及び露光装置１５０が用いられる。

検査装置１１０は、基板１１の投入前検査を行う装置である。すなわち、検査装置１１０は、基板１１の初期の欠陥部分を検査する装置である。検査装置１２０は、半導体の製造工程内で発生した欠陥部分を検査する装置である。半導体の製造工程内で発生した欠陥部分は、例えば、工程内において異物が混入してできた欠陥部分である。データベース１３０は、基板１１の欠陥部分１１ｐの位置情報ｐ１及びサイズ情報ｓ１を含む欠陥情報Ｊ１を記録するための記憶装置である。位置情報は、座標と称することもある。サイズ情報は、単に、サイズと称することもある。

変換装置１４０は、データベース１３０に記憶された欠陥部分１１ｐの欠陥情報Ｊ１を、ＣＡＤマスク情報Ｊ２に変換する装置である。変換装置１４０は、データベース１３０に記憶された欠陥部分１１ｐの欠陥情報Ｊ１に基づいて、マスク情報Ｊ２を生成する装置でもある。尚、マスク情報Ｊ２への変換は、変換プログラムにより変換してもよい。また、ＣＡＤマスク情報Ｊ２は、単に、マスク情報Ｊ２とも称する。

露光装置１５０は、マスク情報Ｊ２に基づいて、半導体の素子毎に露光パターンを変更し露光する装置である。尚、露光装置１５０は、例えば、ＥＢ(Electron Beam)露光やＤＭＤ(Digital Micromirror Device)を使用したマスクレスの露光装置である。

次に、実施形態１に係る半導体１０の製造方法を説明する。
実施形態１に係る半導体の製造方法は、基板と前記基板上に設けられた層間絶縁膜とを少なくとも有する半導体の製造方法である。
図２（Ａ）〜（Ｄ）は、実施形態１に係る半導体の製造方法を例示する断面図である。

図２（Ａ）に示すように、基板１１の上に層間絶縁膜１２ｂａを形成する。層間絶縁膜１２ｂａの上に、レジストマスク１３ｂａを形成する。基板１１は、欠陥部分１１ｐを含むものとする。

図２（Ｂ）に示すように、レジストマスク１３ｂａを露光してレジストマスク１３ａ〜１３ｃを形成する。レジストマスク１３ａ〜１３ｃをレジストマスク１３と称することもある。

具体的には、図１に示すように、検査装置１１０で基板１１の初期の欠陥部分１１ｐａの欠陥情報Ｊ１ａを取得する。検査装置１２０で基板１１の製造工程内で発生した欠陥部分１１ｐｂの欠陥情報Ｊ１ｂを取得する。欠陥情報Ｊ１ａ及び欠陥情報Ｊ１ｂを、データベース１３０に記憶する。欠陥情報Ｊ１ａと欠陥情報Ｊ１ｂのそれぞれは、位置情報及びサイズ情報を含む。欠陥情報Ｊ１ａと欠陥情報Ｊ１ｂとを含めて欠陥部分１１ｐの欠陥情報Ｊ１と称する。欠陥情報Ｊ１の位置情報を位置情報ｐ１と称し、サイズ情報をサイズ情報ｓ１と称する。

検査装置１１０及び検査装置１２０は、基板１１の欠陥部分１１ｐの位置情報ｐ１及び欠陥部分１１ｐのサイズ情報ｓ１を含む欠陥情報Ｊ１を取得する。

データベース１３０は、欠陥情報Ｊ１を変換装置１４０へ転送する。変換装置１４０は、データベース１３０から転送された欠陥情報Ｊ１に基づいて、例えば、変換プログラムによりマスク情報Ｊ２を作成する。変換装置１４０は、マスク情報Ｊ２を露光装置１５０へ転送する。

露光装置１５０は、転送されたマスク情報Ｊ２に基づいて、レジストマスク１３ｂａを露光する。これにより、レジストマスク１３ｂａの一部を削除してレジストマスク１３ａ〜１３ｃを形成する。

すなわち、変換装置１４０及び露光装置１５０は、欠陥情報Ｊ１に基づいて、層間絶縁膜１２を介して欠陥部分１１ｐ上にレジストマスク１３を形成する。

図２（Ｃ）に示すように、レジストマスク１３及び層間絶縁膜１２ｂａにエッチング等を施す。これにより、レジストマスク１３の全部と層間絶縁膜１２ｂａの一部を除去して層間絶縁膜１２ａ〜１２ｃを形成する。除去された後には、基板１１の一部が露出する。そして、欠陥部分１１ｐ上に層間絶縁膜１２ｃが残留する。層間絶縁膜１２ａ〜１２ｃを層間絶縁膜１２と称することもある。層間絶縁膜１２ｃを保護絶縁膜１２ｃと称することもある。

すなわち、層間絶縁膜１２ｂａを除去する際に、欠陥部分１１ｐ上の保護絶縁膜１２ｃを残留させる。

図２（Ｄ）に示すように、基板１１及び層間絶縁膜１２上に電極１４を形成する。電極１４と欠陥部分１１ｐとの間に層間絶縁膜１２ｃが設けられるので、欠陥部分１１ｐに電流が流れにくくなり、リーク電流を抑制することができる。

実施形態１に係る半導体の製造方法においては、層間絶縁膜１２ｂａを除去する際に、欠陥部分１１ｐ上の保護絶縁膜１２ｃを残留させる。これにより、電極１４と欠陥部分１１ｐとの間に保護絶縁膜１２ｃが設けられ、欠陥部分１１ｐを流れるリーク電流を抑制することができる。すなわち、欠陥部分１１ｐを保護絶縁膜１２ｃで覆ってリーク電流を抑制することができる。このため、実施形態１に係る半導体の製造方法によって、リーク電流を抑制することが可能な半導体の製造方法を提供することができる。

また、ＳｉＣ(シリコンカーバイド)パワー半導体の製造工程においては、基板の欠陥や製造工程内での異物等により、製品の良品率が低下している。そこで、実施形態１に係る半導体の製造方法により、電極を形成する前に取得した欠陥情報に基づいて、欠陥部分を覆うように層間絶縁膜を残留することで、製品の良品率を向上させることができる。
［実施形態２］
次に、実施形態２に係る半導体１０の製造方法を説明する。
図３は、実施形態２に係る半導体の製造方法を例示するブロック図である。
図４（Ａ）〜（Ｄ）は、実施形態２に係る半導体の製造方法を例示する断面図である。

図３に示すように、実施形態２に係る半導体１０の製造方法は、実施形態１と比べて、変換装置１４０及び露光装置１５０の代わりに、局所成膜装置１６０が用いられる。局所成膜装置１６０は、データベース１３０に記憶された欠陥情報に基づいて、欠陥部分に対して局所成膜することが可能な成膜装置である。局所成膜装置１６０は、例えば、イオンビームアシスト成膜等を使用した成膜装置である。

図４（Ａ）に示すように、基板１１の上に層間絶縁膜１２ｂａを形成する。基板１１は、欠陥部分１１ｐを含むものとする。

図４（Ｂ）に示すように、層間絶縁膜１２ｂａに対して局所成膜を施して層間絶縁膜１２ａ〜１２ｃを形成する。層間絶縁膜１２ａ〜１２ｃを層間絶縁膜１２と称することもある。層間絶縁膜１２ｃを保護絶縁膜１２ｃと称することもある。

具体的には、図３に示すように、変換装置１４０はマスク情報Ｊ２を局所成膜装置１６０へ転送する。局所成膜装置１６０は、転送されたマスク情報Ｊ２に基づいて、層間絶縁膜１２ｂａに対して局所成膜を施す。これにより、層間絶縁膜１２ｂａの一部を削除して層間絶縁膜１２ａ〜１２ｃを形成する。欠陥部分１１ｐの上に層間絶縁膜１２ｃを形成する。

図４（Ｃ）に示すように、基板１１及び層間絶縁膜１２上に電極１４を形成する。このように、実施形態２に係る半導体の製造方法においても、電極１４と欠陥部分１１ｐとの間に層間絶縁膜１２ｃが設けられるので、欠陥部分１１ｐに電流が流れにくくなり、リーク電流を抑制することができる。

従って、実施形態２に係る半導体の製造方法によってもリーク電流を抑制することが可能な半導体の製造方法を提供することができる。
［実施形態３］
次に、実施形態３に係る半導体２０の製造方法を説明する。
図５（Ａ）〜（Ｄ）は、実施形態３に係る半導体の製造方法を例示する断面図である。

図５（Ａ）に示すように、層間絶縁膜２２の上に電極２４ｂａを形成する。電極２４ｂａの上に、レジストマスク２３ｂａを形成する。電極２４ｂａは、欠陥部分２４ｐを含むものとする。

図５（Ｂ）に示すように、レジストマスク２３ｂａを露光してレジストマスク２３ａ及び２３ｂを形成する。これにより、レジストマスク２３の一部を除去して欠陥部分２４ｐを開口する。レジストマスク２３ａ及び２３ｃをレジストマスク２３と称することもある。

図５（Ｃ）に示すように、レジストマスク２３及び電極２４ｂａに、例えば、電極エッチングを施す。これにより、電極２４ｂａの欠陥部分２４ｐを含む部分の配線を断して電極２４ａ及び２４ｂを形成する。すなわち、欠陥部分２４ｐが除去される。電極２４ａ及び２４ｂを電極２４と称することもある。

実施形態３に係る半導体の製造方法は、レーザーによるレーザーリペアの方法と比べて
半導体に対してダメージを低くして欠陥部分を除去することができる。従って、半導体の配線加工時に半導体の欠陥部分を意図的に開口する場合、レーザリペアの方法の代替えとして、実施形態３に係る半導体の製造方法を適用することができる。

また、レーザーリペアの方法を多層積層膜等に使用する場合、欠陥部分以外のダメージを避けるために、切断すべき部分の配線構造等をデータベースから出力する等の複雑な工程が必要となる。一方、実施形態３に係る半導体の製造方法では、欠陥部分の除去を通常の製造工程（電極形成工程）内において実施する。このため、レーザーリペアの方法と比べて、レーザーによる半導体へのダメージ（影響）を考慮する必要がない。

また、半導体は、例えば、ＳｉＣ(シリコンカーバイド)やＧａＮ（窒化ガリウム）等の基板を用いた素子である。

［比較例］
次に、比較例に係る半導体２０の製造方法を説明する。
図６は、比較例１に係る半導体の製造方法を例示する断面図である。

図６に示すように、比較例１に係る半導体の製造方法においては、基板１１の上方からレーザーを照射することにより、基板１１の欠陥部分１１ｐを焼切る。欠陥部分１１ｐが基板１１内に存在するので、電極１４の一部も共に焼切る。この際に、基板１１にもダメージを与える為、リペア箇所が新たなリーク源となってしまう。このため、リーク電流を抑制することが可能な半導体の製造方法を提供することは難しい。

図７は、比較例２に係る半導体の製造方法を例示する断面図である。

図７に示すように、比較例２に係る半導体の製造方法においては、層間絶縁膜２２の上方からレーザーを照射することにより、電極２４の欠陥部分２４ｐを焼切る。欠陥部分２４ｐが電極２４内に存在するので、電極２４の一部を焼切る際に、層間絶縁膜２２の一部も共に焼切る。そして、比較例２においても、リペア箇所が新たなリーク源となってしまう。このため、リーク電流を抑制することが可能な半導体の製造方法を提供することは難しい。

尚、本発明は上記実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１０、２０…半導体１１…基板１１ｐ、１１ｐａ、１１ｐｂ、２４ｐ…欠陥部分１２、１２ａ、１２ｂ、１２ｂａ、１２ｃ、２２…層間絶縁膜１２ｃ…保護絶縁膜１３、１３ａ、１３ｂ、１３ｂａ、１３ｃ、２３、２３ａ、２３ｂａ…レジストマスク１４、２４、２４ａ、２４ｂａ…電極１１０、１２０…検査装置１３０…データベース１４０…変換装置１５０…露光装置１６０…局所成膜装置Ｊ１、Ｊ１ａ、Ｊ１ｂ…欠陥情報Ｊ２…マスク情報ｐ１…位置情報ｓ１…サイズ情報

Claims

基板と前記基板上に設けられた層間絶縁膜とを少なくとも有する半導体の製造方法であって、
前記基板の欠陥部分の位置情報及び前記欠陥部分のサイズ情報を含む欠陥情報を取得するステップと、
前記欠陥情報に基づいて、前記欠陥部分を絶縁化することなく、前記層間絶縁膜のみを介して前記基板の前記欠陥部分上に単層のみからなるレジストマスクを形成するステップと、
前記層間絶縁膜を除去する際に、前記欠陥部分上の前記層間絶縁膜を保護絶縁膜として残留させるステップと、
を有することを特徴とする半導体の製造方法。