JP6642362B2 - 半導体の製造方法 - Google Patents
半導体の製造方法 Download PDFInfo
- Publication number
- JP6642362B2 JP6642362B2 JP2016188630A JP2016188630A JP6642362B2 JP 6642362 B2 JP6642362 B2 JP 6642362B2 JP 2016188630 A JP2016188630 A JP 2016188630A JP 2016188630 A JP2016188630 A JP 2016188630A JP 6642362 B2 JP6642362 B2 JP 6642362B2
- Authority
- JP
- Japan
- Prior art keywords
- defective portion
- semiconductor
- insulating film
- manufacturing
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 230000002950 deficient Effects 0.000 claims description 59
- 239000011229 interlayer Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 34
- 230000007547 defect Effects 0.000 claims description 33
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000007689 inspection Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
基板と前記基板上に設けられた層間絶縁膜とを少なくとも有する半導体の製造方法であって、
前記基板の欠陥部分の位置情報及び前記欠陥部分のサイズ情報を含む欠陥情報を取得するステップと、
前記欠陥情報に基づいて、前記層間絶縁膜を介して前記欠陥部分上にレジストマスクを形成するステップと、
前記層間絶縁膜を除去する際に、前記欠陥部分上の保護絶縁膜を残留させるステップと、
を有することを特徴とする半導体の製造方法である。
このような半導体の製造方法によれば、層間絶縁膜を除去する際に、欠陥部分上に保護絶縁膜を残留させる。これにより、電極と欠陥部分との間に保護絶縁膜12cが設けられ、欠陥部分を流れるリーク電流を抑制することができる。
尚、リーク電流を、単に、リークと称することもある。
先ず、実施形態1に係る半導体10の製造工程において使用する装置について説明する。
図1は、実施形態1に係る半導体の製造方法を例示するブロック図である。
実施形態1に係る半導体の製造方法は、基板と前記基板上に設けられた層間絶縁膜とを少なくとも有する半導体の製造方法である。
図2(A)〜(D)は、実施形態1に係る半導体の製造方法を例示する断面図である。
[実施形態2]
次に、実施形態2に係る半導体10の製造方法を説明する。
図3は、実施形態2に係る半導体の製造方法を例示するブロック図である。
図4(A)〜(D)は、実施形態2に係る半導体の製造方法を例示する断面図である。
[実施形態3]
次に、実施形態3に係る半導体20の製造方法を説明する。
図5(A)〜(D)は、実施形態3に係る半導体の製造方法を例示する断面図である。
半導体に対してダメージを低くして欠陥部分を除去することができる。従って、半導体の配線加工時に半導体の欠陥部分を意図的に開口する場合、レーザリペアの方法の代替えとして、実施形態3に係る半導体の製造方法を適用することができる。
次に、比較例に係る半導体20の製造方法を説明する。
図6は、比較例1に係る半導体の製造方法を例示する断面図である。
Claims (1)
- 基板と前記基板上に設けられた層間絶縁膜とを少なくとも有する半導体の製造方法であって、
前記基板の欠陥部分の位置情報及び前記欠陥部分のサイズ情報を含む欠陥情報を取得するステップと、
前記欠陥情報に基づいて、前記欠陥部分を絶縁化することなく、前記層間絶縁膜のみを介して前記基板の前記欠陥部分上に単層のみからなるレジストマスクを形成するステップと、
前記層間絶縁膜を除去する際に、前記欠陥部分上の前記層間絶縁膜を保護絶縁膜として残留させるステップと、
を有することを特徴とする半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188630A JP6642362B2 (ja) | 2016-09-27 | 2016-09-27 | 半導体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016188630A JP6642362B2 (ja) | 2016-09-27 | 2016-09-27 | 半導体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018054756A JP2018054756A (ja) | 2018-04-05 |
JP6642362B2 true JP6642362B2 (ja) | 2020-02-05 |
Family
ID=61835708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016188630A Active JP6642362B2 (ja) | 2016-09-27 | 2016-09-27 | 半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6642362B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7518402B2 (ja) | 2022-05-31 | 2024-07-18 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111759A (ja) * | 2002-09-20 | 2004-04-08 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP4422000B2 (ja) * | 2004-11-16 | 2010-02-24 | 東京エレクトロン株式会社 | 基板処理方法、制御プログラム、およびコンピューター記憶媒体 |
JP5543786B2 (ja) * | 2008-01-09 | 2014-07-09 | ローム株式会社 | 半導体装置及びその製造方法 |
JP5443908B2 (ja) * | 2009-09-09 | 2014-03-19 | 株式会社東芝 | 半導体装置の製造方法 |
JP2012059729A (ja) * | 2010-09-03 | 2012-03-22 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
JP5980024B2 (ja) * | 2012-07-17 | 2016-08-31 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2016
- 2016-09-27 JP JP2016188630A patent/JP6642362B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018054756A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI295479B (en) | A novel wafer repair method using direct-writing | |
JP5180549B2 (ja) | フォトマスクのブリッジリペア方法 | |
JP6642362B2 (ja) | 半導体の製造方法 | |
JP2005026360A (ja) | フォトマスクの欠陥検査方法、半導体装置の製造方法、およびフォトマスクの製造方法 | |
JP2009169680A (ja) | データベースの作成方法、データベース装置および設計データの評価方法 | |
JP2010217918A (ja) | フォトマスクの欠陥修正方法 | |
US8148054B2 (en) | Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
US8912489B2 (en) | Defect removal process | |
KR101154004B1 (ko) | 스페이서 패터닝 공정의 패턴 레이아웃 검증 방법 | |
Malloy et al. | Jet and flash imprint defectivity: assessment and reduction for semiconductor applications | |
JP2010026416A (ja) | フォトマスクパターンの作成方法 | |
JP2002323749A (ja) | フォトマスクの欠陥部ないし修正後の欠陥部の判定方法 | |
Min et al. | Study on effect of back-surface treatment of silicon wafer in photo lithography process after CMP process | |
JP2012208185A (ja) | レジスト検査装置及びマスク基板の欠陥検査方法 | |
JP5098138B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
KR101095065B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
KR100755366B1 (ko) | 포토레지스트 패턴을 이용한 반도체소자의 패턴 형성방법들 | |
KR100664381B1 (ko) | 반도체 장치의 제조 방법 | |
JP2007218695A (ja) | 基板検査装置および基板検査方法 | |
US20080193861A1 (en) | Method for repairing a defect on a photomask | |
Liu et al. | Advanced method to monitor design-process marginality for 65nm node and beyond | |
Huang et al. | Advanced method to monitor design-process marginality for 65nm node and beyond | |
Ehrmann et al. | Stencil mask key parameter measurement and control | |
Hagio et al. | Hotspot management for spacer patterning technology with die-to-database wafer inspection system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6642362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |