JP6631160B2 - 半導体装置、電源装置、高周波増幅器 - Google Patents
半導体装置、電源装置、高周波増幅器 Download PDFInfo
- Publication number
- JP6631160B2 JP6631160B2 JP2015213150A JP2015213150A JP6631160B2 JP 6631160 B2 JP6631160 B2 JP 6631160B2 JP 2015213150 A JP2015213150 A JP 2015213150A JP 2015213150 A JP2015213150 A JP 2015213150A JP 6631160 B2 JP6631160 B2 JP 6631160B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- oxide
- semiconductor
- electron supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 195
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 64
- 230000001590 oxidative effect Effects 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 18
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 6
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical group [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 343
- 239000010408 film Substances 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 238000010438 heat treatment Methods 0.000 description 25
- 229910044991 metal oxide Inorganic materials 0.000 description 24
- 150000004706 metal oxides Chemical class 0.000 description 24
- 238000000034 method Methods 0.000 description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02241—III-V semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Dc-Dc Converters (AREA)
- Electrodes Of Semiconductors (AREA)
Description
このようなGaN−HEMTには、例えば、電子供給層にAlGaN、InAlN、InAlGaNなどを用い、この電子供給層の一部分を酸化して酸化層を形成し、この酸化層の上方にゲート電極を設けたものがある。
この場合、例えば、上述のように、電子供給層の一部分を酸化して酸化層(絶縁層)を形成し、この酸化層の上方にゲート電極を設けることが考えられる。
しかしながら、例えばゲート電極を形成した後の熱処理や配線工程の熱履歴等によって、ゲート電極の下方に設けられた酸化層から酸素がゲート電極に引き抜かれ、絶縁性が低下してしまい、ゲートリーク電流を十分に低減することができないことがわかった。
そこで、ゲートリーク電流を確実に低減できるようにしたい。
本半導体装置は、電子供給層、電子走行層及びキャップ層を含む半導体層を積層した半導体積層構造と、キャップ層の一部分を酸化した酸化層に接触するゲート電極とを備え、ゲート電極の酸化層に接触する部分が、ゲート電極の酸化層に接触する部分を構成するニッケルの酸化物になっている。
本発明の関連技術としての半導体装置は、電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、酸化物によって形成されたゲート絶縁層と、ゲート絶縁層に接触するゲート電極とを備え、ゲート電極のゲート絶縁層に接触する部分が、ゲート電極のゲート絶縁層に接触する部分を構成するニッケルの酸化物になっている。
本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、高圧回路は、トランジスタを含み、トランジスタは、電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、電子供給層の一部分を酸化した酸化層に接触するゲート電極とを備え、ゲート電極の酸化層に接触する部分が、ゲート電極の酸化層に接触する部分を構成するニッケルの酸化物になっている。
[第1実施形態]
まず、第1実施形態にかかる半導体装置について、図1〜図13を参照しながら説明する。
本実施形態では、半導体装置として、窒化物半導体を用いたFET、具体的には、GaNを電子走行層に用い、InAlNを電子供給層に用いた半導体積層構造(HEMT構造)を備え、ゲート電極の下方に酸化層を備えるMOS(Metal Oxide Semiconductor)型のInAlN/GaN−HEMTを例に挙げて説明する。
本MOS型InAlN/GaN−HEMTは、図1に示すように、SiC基板1上に、バッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層させた半導体積層構造6を備える。この場合、電子走行層3とスペーサ層4との界面近傍に2次元電子ガス(2DEG)が生成される。
また、本実施形態では、電子供給層5の一部分を酸化した酸化層(絶縁層)7を備え、この酸化層7上にゲート電極8が設けられている。つまり、半導体積層構造6に含まれる電子供給層5の一部分を酸化した酸化層(絶縁層)7にゲート電極8が接触している。なお、酸化層7をMOS層ともいう。ここでは、電子供給層5は、InAlN電子供給層であるため、酸化層7は、InAlN電子供給層5の一部分を酸化した酸化層である。この場合、酸化層7は、酸化アルミニウム層であることが好ましい。つまり、酸化層7の主成分は酸化アルミニウムであることが好ましい。これにより、ゲートリーク電流をより抑制することが可能となる。
また、本実施形態では、ゲート電極8を挟んで両側に、互いに離れてソース電極10及びドレイン電極11が設けられている。これらのソース電極10及びドレイン電極11は、電子供給層5に接している。つまり、ソース電極10及びドレイン電極11は、半導体積層構造6上、即ち、半導体積層構造6を構成する電子供給層5上に設けられている。
例えばGaN−HEMTを用いた超高周波用デバイスでは、デバイスの高出力化を実現するために、AlGaN電子供給層の代わりに、高い自発分極を有するInAlN電子供給層を用いることが検討されている。この高い自発分極を有するInAlN電子供給層は、薄膜であっても高濃度の2次元電子ガスを誘起できるため、高出力性と高周波性を併せ持つ材料として注目されている。
そこで、InAlN電子供給層の最表面の一部分を酸化してMOS構造とすることが検討されている。つまり、ゲートリーク電流を低減するために、InAlN電子供給層5の一部分を酸化して酸化層(絶縁層)7を形成し、この酸化層7の上方にゲート電極8を設けること、即ち、InAlN電子供給層5とゲート電極8の間に酸化層(MOS層)7を設けることが検討されている(例えば図2参照)。
特に、例えば熱処理や熱履歴等によって、InAlN電子供給層5へゲート電極8を構成する金属(例えばNi)が拡散してしまうと、ゲート電極8の直下のInAlN電子供給層5のチャネル抵抗が上がってしまい、図3(A)、図3(B)に示すように、オン抵抗が増加してしまうことになる。なお、図3(A)は熱処理前のIds−Vds特性を示しており、図3(B)は熱処理後(ここでは350℃)のIds−Vds特性を示している。これに対し、上述のように、ゲート電極8の酸化層7に接触する部分を、ゲート電極8の酸化層7に接触する部分を構成する金属の酸化物とすることで、InAlN電子供給層5へゲート電極8を構成する金属(例えばNi)が拡散してしまうのを抑制できるため、オン抵抗が増加してしまうのを抑制することができる。
まず、SiC基板1上に、例えば有機金属気相成長(MOVPE;Metal Organic Vapor Phase Epitaxy)法によって、バッファ層2、GaN電子走行層(ここではi−GaN電子走行層)3、AlNスペーサ層4、InAlN電子供給層5を順に積層させて半導体積層構造6を形成する(図4(A)参照)。なお、MOVPE法の代わりに、分子線エピタキシー(MBE;Molecular Beam Epitaxy)法等を用いても良い。
次に、例えばフォトリソグラフィ技術によって、ソース電極領域及びドレイン電極領域(オーミック電極領域)を規定すべく、半導体積層構造6上に、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有するレジスト膜(図示せず)を設ける。
具体的には、例えばフォトリソグラフィ技術によって、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有するレジスト膜を設け、全面に、Ti/Alを堆積させた後、レジスト膜とともにレジスト膜上に堆積したTi/Alを除去する(リフトオフ法)。このようにして、ソース電極形成予定領域及びドレイン電極形成予定領域のInAlN電子供給層5上にTi/Alからなるソース電極10及びドレイン電極11を形成する。
続いて、InAlN電子供給層5の表面を保護するパッシベーション膜としての絶縁膜9を形成する(図4(A)参照)。具体的には、窒化珪素(SiN)を、プラズマCVD法によって、例えば約10〜約100nm程度の厚みに堆積させて、InAlN電子供給層5の表面上にSiN膜9を形成する。
次に、例えば、水蒸気雰囲気中で、約100℃〜約800℃の温度で熱処理を行なって、絶縁膜9に形成された貫通口の底面に表面が露出したInAlN電子供給層5の一部分を酸化して、ゲート電極形成予定領域の下方のInAlN電子供給層5の一部分に酸化層(MOS層)7を形成する。
まず、第1の方法は、1回のパターニングで、Niの酸化とゲート電極8の形成を同時に行なう手法である。
つまり、第2の方法では、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、絶縁膜9上に、ゲート電極形成予定領域に開口部を有するレジスト膜(図示せず)を設け、全面に、酸化ニッケル(NiO;例えば厚さ約3nm)、Ni(例えば厚さ約100nm)、Auを順に堆積させた後、レジスト膜とともにレジスト膜上に堆積したNiO、Ni、Auを除去する(リフトオフ法)。このようにして、絶縁膜9に形成された貫通口を埋め込むように、Ni、Auを積層した構造を有し、酸化層7に接触する部分8XがNiの酸化物(NiO)になっているゲート電極8を形成する(図4(B)参照)。この場合、ゲート電極8の酸化層7に接触する部分8Xを構成する金属は、ニッケル(Ni)であり、ゲート電極8の酸化層7に接触する部分8Xが、ゲート電極8の酸化層7に接触する部分を構成する金属であるNiの酸化物(NiO)になっていることになる。また、Niの酸化物(NiO)8Xは、意図的に酸化しているため、自然酸化膜と異なり、全体が均一に酸化されている。
つまり、第3の方法では、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、絶縁膜9上に、ゲート電極形成予定領域に開口部を有するレジスト膜(図示せず)を設け、全面に、Ni(例えば厚さ約3nm)を堆積させた後、リフトオフ法によって、ゲート電極8の酸化層7に接触する部分8Xとなる単層のNi層を形成する(図4(C)参照)。次いで、例えば、水蒸気雰囲気中で、約100℃〜約800℃の温度で熱処理を行なって、Ni層を酸化して、Niの酸化物(NiO)層8Xとする(図4(C)参照)。次に、図示していないが、ゲート電極形成予定領域に開口部を有する新たなレジスト膜を設け、全面に、Ni(例えば厚さ約100nm)、Auを順に堆積させた後、レジスト膜とともにレジスト膜上に堆積したNi、Auを除去する(リフトオフ法)。このようにして、絶縁膜9に形成された貫通口を埋め込むように、Ni,Auを積層した構造を有し、酸化層7に接触する部分8XがNiの酸化物(NiO)になっているゲート電極8を形成する。この場合、ゲート電極8の酸化層7に接触する部分8Xを構成する金属は、ニッケル(Ni)であり、ゲート電極8の酸化層7に接触する部分8Xが、ゲート電極8の酸化層7に接触する部分を構成する金属であるNiの酸化物(NiO)になっていることになる。また、Niの酸化物(NiO)8Xは、意図的に酸化しているため、自然酸化膜と異なり、全体が均一に酸化されている。
したがって、本実施形態にかかる半導体装置によれば、ゲートリーク電流を確実に低減できるという利点がある。
実際に、上述の実施形態の半導体装置(MOS型InAlN/GaN−HEMT;図1参照)、及び、ゲート電極の酸化層に接触する部分が金属酸化物になっていない比較例の半導体装置(MOS型InAlN/GaN−HEMT;図2参照)を作製し、約350℃の熱処理後の酸化層(MOS層)の酸素残存率及びIds−Vds特性を比較したところ、図5、図6(A)、図6(B)に示すようになった。
ここで、図6(A)は、上述の実施形態の半導体装置(図1参照)における熱処理前後のIds−Vgs特性、Ig−Vgs特性を示す図である。また、図6(B)は、比較例の半導体装置(図2参照)における熱処理前後のIds−Vgs特性、Ig−Vgs特性を示す図である。なお、ここでは、熱処理温度は約350℃である。
このように、本実施形態の半導体装置のように、ゲート電極8の酸化層7に接触する部分を金属酸化物にすることで、酸素ゲッタリングを抑制し、酸化層7の絶縁性の安定化を図ることで、ゲートリーク電流を確実に低減できた。
このように、本実施形態の半導体装置のように、ゲート電極8の酸化層7に接触する部分を金属酸化物にすることで、InAlN電子供給層5へゲート電極8を構成する金属(例えばNi)が拡散してしまうのを抑制でき、熱処理後のオン抵抗の増加を抑制できた。
つまり、例えば図8に示すように、半導体積層構造6に含まれる半導体層としての電子供給層5に接触するゲート電極8を備えるショットキー型の半導体装置(InAlN/GaN−HEMT)において、ゲート電極8の電子供給層(半導体層)5に接触する部分8Xが、ゲート電極8の電子供給層(半導体層)5に接触する部分を構成する金属の酸化物になっているものとしても良い。これにより、ゲートリーク電流を低減することができるとともに、InAlN電子供給層5へゲート電極8を構成する金属(例えばNi)が拡散してしまうのを抑制し、また、界面反応を抑制し、さらに、オン抵抗が増加してしまうのを抑制することもできる。
つまり、まず、例えば図9に示すように、半導体積層構造6に含まれる半導体層としてのキャップ層12(ここではn−GaNキャップ層)に接触するゲート電極8を備えるショットキー型の半導体装置(InAlN/GaN−HEMT)において、ゲート電極8のキャップ層(半導体層)12に接触する部分8Xが、ゲート電極8のキャップ層(半導体層)12に接触する部分を構成する金属の酸化物になっているものとしても良い。これにより、ゲートリーク電流を低減することができるとともに、キャップ層12やInAlN電子供給層5へゲート電極8を構成する金属(例えばNi)が拡散してしまうのを抑制し、また、界面反応を抑制し、さらに、オン抵抗が増加してしまうのを抑制することもできる。
[第2実施形態]
次に、第2実施形態にかかる電源装置について、図14を参照しながら説明する。
本電源装置は、図14に示すように、高圧の一次側回路(高圧回路)21及び低圧の二次側回路(低圧回路)22と、一次側回路21と二次側回路22との間に配設されるトランス(変圧器)23とを備える。
二次側回路22は、複数(ここでは3つ)のスイッチング素子27a,27b,27cを備えて構成される。
したがって、本実施形態にかかる電源装置によれば、上述の第1実施形態及びその変形例にかかる半導体装置(HEMT)を、高圧回路21に適用しているため、信頼性の高い電源装置を実現することができるという利点がある。
[第3実施形態]
次に、第3実施形態にかかる高周波増幅器について、図15を参照しながら説明する。
本高周波増幅器は、図15に示すように、ディジタル・プレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ミキサー32a,32bは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第1実施形態及びその変形例のいずれかのHEMTを備える。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第1実施形態及びその変形例にかかる半導体装置(HEMT)を、パワーアンプ33に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
[その他]
なお、本発明は、上述した各実施形態及びそれらの変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
(付記1)
電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、
前記半導体積層構造に含まれる前記半導体層又は絶縁層に接触するゲート電極とを備え、
前記ゲート電極の前記半導体層又は前記絶縁層に接触する部分が、前記ゲート電極の前記半導体層又は前記絶縁層に接触する部分を構成する金属の酸化物になっていることを特徴とする半導体装置。
前記電子供給層の一部分を酸化した酸化層を備え、
前記ゲート電極は、前記絶縁層としての前記酸化層に接触していることを特徴とする、付記1に記載の半導体装置。
(付記3)
前記ゲート電極は、前記半導体層としての前記電子供給層に接触していることを特徴とする、付記1に記載の半導体装置。
前記電子供給層は、In、Al、Ga及びNの全部又は一部の元素を含む電子供給層であることを特徴とする、付記2又は3に記載の半導体装置。
(付記5)
前記電子供給層は、InAlN電子供給層であることを特徴とする、付記4に記載の半導体装置。
前記電子供給層は、InAlN電子供給層であり、
前記InAlN電子供給層の一部分を酸化した酸化アルミニウム層を備え、
前記ゲート電極は、前記絶縁層としての前記酸化アルミニウム層に接触していることを特徴とする、付記1に記載の半導体装置。
前記半導体積層構造は、前記半導体層としてInを含む半導体層を含み、
前記ゲート電極は、前記Inを含む半導体層に接触していることを特徴とする、付記1に記載の半導体装置。
(付記8)
前記半導体積層構造は、前記半導体層としてキャップ層を含み、
前記ゲート電極は、前記キャップ層に接触していることを特徴とする、付記1に記載の半導体装置。
前記半導体積層構造は、前記半導体層としてキャップ層を含み、
前記キャップ層の一部分を酸化した酸化層を備え、
前記ゲート電極は、前記絶縁層としての前記酸化層に接触していることを特徴とする、付記1に記載の半導体装置。
酸化物によって形成されたゲート絶縁層を備え、
前記ゲート電極は、前記絶縁層としての前記ゲート絶縁層に接触していることを特徴とする、付記1に記載の半導体装置。
(付記11)
前記ゲート電極の前記半導体層又は前記絶縁層に接触する部分を構成する金属は、ニッケルであることを特徴とする、付記1〜10のいずれか1項に記載の半導体装置。
変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、
前記半導体積層構造に含まれる前記半導体層又は絶縁層に接触するゲート電極とを備え、
前記ゲート電極の前記半導体層又は前記絶縁層に接触する部分が、前記ゲート電極の前記半導体層又は前記絶縁層に接触する部分を構成する金属の酸化物になっていることを特徴とする電源装置。
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、
前記半導体積層構造に含まれる前記半導体層又は絶縁層に接触するゲート電極とを備え、
前記ゲート電極の前記半導体層又は前記絶縁層に接触する部分が、前記ゲート電極の前記半導体層又は前記絶縁層に接触する部分を構成する金属の酸化物になっていることを特徴とする高周波増幅器。
2 バッファ層
3 電子走行層(GaN電子走行層)
4 スペーサ層(AlNスペーサ層)
5 電子供給層(InAlN電子供給層)
6 半導体積層構造
7,7X 酸化層(絶縁層)
8 ゲート電極
8X ゲート電極の半導体層又は絶縁層に接触する部分(金属酸化物)
9 絶縁膜(パッシベーション膜)
10 ソース電極
11 ドレイン電極
12 キャップ層(GaNキャップ層)
13 ゲート絶縁層
21 高圧の一次側回路(高圧回路)
22 低圧の二次側回路(低圧回路)
23 トランス(変圧器)
24 交流電源
25 ブリッジ整流回路
26a,26b,26c,26d スイッチング素子
26e スイッチング素子
27a,27b,27c スイッチング素子
31 ディジタル・プレディストーション回路
32a,32b ミキサー
33 パワーアンプ
Claims (6)
- 電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、
前記電子供給層の一部分を酸化した酸化層に接触するゲート電極とを備え、
前記ゲート電極の前記酸化層に接触する部分が、前記ゲート電極の前記酸化層に接触する部分を構成するニッケルの酸化物になっていることを特徴とする半導体装置。 - 前記電子供給層は、In、Al、Ga及びNの全部又は一部の元素を含む電子供給層であることを特徴とする、請求項1に記載の半導体装置。
- 前記電子供給層は、InAlN電子供給層であり、
前記酸化層は、前記InAlN電子供給層の一部分を酸化した酸化アルミニウム層であり、
前記ゲート電極は、前記酸化アルミニウム層に接触していることを特徴とする、請求項1に記載の半導体装置。 - 電子供給層、電子走行層及びキャップ層を含む半導体層を積層した半導体積層構造と、
前記キャップ層の一部分を酸化した酸化層に接触するゲート電極とを備え、
前記ゲート電極の前記酸化層に接触する部分が、前記ゲート電極の前記酸化層に接触する部分を構成するニッケルの酸化物になっていることを特徴とする半導体装置。 - 変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、
前記電子供給層の一部分を酸化した酸化層に接触するゲート電極とを備え、
前記ゲート電極の前記酸化層に接触する部分が、前記ゲート電極の前記酸化層に接触する部分を構成するニッケルの酸化物になっていることを特徴とする電源装置。 - 入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
電子供給層及び電子走行層を含む半導体層を積層した半導体積層構造と、
前記電子供給層の一部分を酸化した酸化層に接触するゲート電極とを備え、
前記ゲート電極の前記酸化層に接触する部分が、前記ゲート電極の前記酸化層に接触する部分を構成するニッケルの酸化物になっていることを特徴とする高周波増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015213150A JP6631160B2 (ja) | 2015-10-29 | 2015-10-29 | 半導体装置、電源装置、高周波増幅器 |
US15/299,455 US9941401B2 (en) | 2015-10-29 | 2016-10-20 | Semiconductor device, power supply apparatus and high-frequency amplifier |
US15/911,920 US20180197979A1 (en) | 2015-10-29 | 2018-03-05 | Semiconductor device, power supply apparatus and high-frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015213150A JP6631160B2 (ja) | 2015-10-29 | 2015-10-29 | 半導体装置、電源装置、高周波増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085004A JP2017085004A (ja) | 2017-05-18 |
JP6631160B2 true JP6631160B2 (ja) | 2020-01-15 |
Family
ID=58635794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015213150A Active JP6631160B2 (ja) | 2015-10-29 | 2015-10-29 | 半導体装置、電源装置、高周波増幅器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9941401B2 (ja) |
JP (1) | JP6631160B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7100241B2 (ja) * | 2017-12-20 | 2022-07-13 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP7047615B2 (ja) * | 2018-06-13 | 2022-04-05 | 住友電工デバイス・イノベーション株式会社 | 半導体デバイスの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191449A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
US7859021B2 (en) * | 2007-08-29 | 2010-12-28 | Sanken Electric Co., Ltd. | Field-effect semiconductor device |
JP5487550B2 (ja) * | 2007-08-29 | 2014-05-07 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
US8309987B2 (en) | 2008-07-15 | 2012-11-13 | Imec | Enhancement mode semiconductor device |
JP5487615B2 (ja) * | 2008-12-24 | 2014-05-07 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
JP5853368B2 (ja) * | 2011-01-13 | 2016-02-09 | 富士通株式会社 | Dc−dcコンバータ、電源装置、及び情報処理装置 |
JP5957994B2 (ja) * | 2012-03-16 | 2016-07-27 | 富士通株式会社 | 半導体装置の製造方法 |
JP5941335B2 (ja) * | 2012-05-09 | 2016-06-29 | シャープ株式会社 | スイッチング素子及びスイッチング素子の製造方法 |
US20130320349A1 (en) * | 2012-05-30 | 2013-12-05 | Triquint Semiconductor, Inc. | In-situ barrier oxidation techniques and configurations |
-
2015
- 2015-10-29 JP JP2015213150A patent/JP6631160B2/ja active Active
-
2016
- 2016-10-20 US US15/299,455 patent/US9941401B2/en active Active
-
2018
- 2018-03-05 US US15/911,920 patent/US20180197979A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2017085004A (ja) | 2017-05-18 |
US20180197979A1 (en) | 2018-07-12 |
US9941401B2 (en) | 2018-04-10 |
US20170125569A1 (en) | 2017-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5998446B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
JP5724347B2 (ja) | 化合物半導体装置及びその製造方法 | |
US9059136B2 (en) | Compound semiconductor device and method of manufacturing the same | |
JP2014183125A (ja) | 半導体装置 | |
JP2012119638A (ja) | 化合物半導体装置及びその製造方法 | |
JP2013074069A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20140151748A1 (en) | Compound semiconductor device and manufacturing method of the same | |
JP2014063928A (ja) | 化合物半導体装置及びその製造方法 | |
JP2012169369A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072391A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014027187A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072225A (ja) | 化合物半導体装置及びその製造方法 | |
JP2020027911A (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
US9691890B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP6905197B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2017228685A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6631160B2 (ja) | 半導体装置、電源装置、高周波増幅器 | |
JP2015012037A (ja) | 半導体装置及びその製造方法 | |
JP6792135B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2016086125A (ja) | 化合物半導体装置及びその製造方法 | |
JP2017085059A (ja) | 化合物半導体装置及びその製造方法 | |
JP6248574B2 (ja) | 半導体装置及びその製造方法 | |
JP6245311B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191002 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6631160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |