JP6627358B2 - 半導体装置および電気装置 - Google Patents
半導体装置および電気装置 Download PDFInfo
- Publication number
- JP6627358B2 JP6627358B2 JP2015184159A JP2015184159A JP6627358B2 JP 6627358 B2 JP6627358 B2 JP 6627358B2 JP 2015184159 A JP2015184159 A JP 2015184159A JP 2015184159 A JP2015184159 A JP 2015184159A JP 6627358 B2 JP6627358 B2 JP 6627358B2
- Authority
- JP
- Japan
- Prior art keywords
- wall
- open end
- sealing material
- case
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 239000003566 sealing material Substances 0.000 claims description 131
- 239000007788 liquid Substances 0.000 claims description 42
- 238000007789 sealing Methods 0.000 claims description 15
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000005484 gravity Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lubrication Details And Ventilation Of Internal Combustion Engines (AREA)
Description
特許文献1 特開平11−17069号公報
図1は第1の実施形態の半導体装置1000の斜視図である。半導体装置1000は、ケース部100および蓋部200を備える。ケース部100は、内部に空間を有する。ケース部100の空間には、半導体素子および半導体素子を封止する封止材等が収納される。本例の半導体装置1000は、半導体素子としてIGBTを有するパワーモジュールである。封止材は、例えばシリコーンゲル等である。
図4に、封止材400に接している内壁170に突起部10を設けた、第1の例におけるケース部100の部分斜視図を示す。図5に、図4の側面図を示す。尚、分かりやすくするために、図4では、上壁120、外壁140および外壁160を図示していない。
図7に、封止材400に接している内壁170に窪み部30を設けた、第2の例におけるケース部100の部分斜視図を示す。図8に、図7の側面図を示す。尚、分かりやすくするために、図7では、上壁120、外壁140、160を図示していない。
図10に、封止材400に接している内壁170に他の形状の突起部15を設けた、第3の例におけるケース部100の部分的な斜視図を示す。図11に、図10の側面図を示す。尚、分かりやすくするために、図10では、上壁120、外壁140、160を図示していない。本例の、ケース部100の構造は、図1−3で説明した構造と、以下に説明する点を除き、同じである。
図13には、封止材400に接している内壁170に突起部10および窪み部30の両方を設けた、第4の例におけるケース部100の側面図を示す。ケース部100の構造は、図1−3で説明した構造と、以下に説明する点を除き、同じである。また、本例の突起部10は、図4・5(第1の例)で説明した突起部10と、以下の点を除き、同一の構造を有する。さらに、本例の窪み部30は、図7・8(第2の例)で説明した窪み部30と、以下の点を除き、同一の構造を有する。
図18に、突起部10、20を内壁170および外壁130にそれぞれ設けた、第5の例におけるケース部100の側面図を示す。本例では、突起部10が内壁170に、突起部20が外壁130に、それぞれ設けられる。ケース部100の構造は、図1−3で説明した構造と、以下に説明する点を除き、同じである。また、突起部10の構成は、図4および図5で説明した構成と同一であるので説明を省略する。また突起部20は、以下に説明する点を除き、突起部10と同様の構成を有する。
図19は、窪み部30、40を内壁170および外壁130にそれぞれ設けた、第6の例におけるケース部100の側面図を示す。ケース部100の構造は、図1−3で説明した構造と、以下に説明する点を除き、同じである。また、窪み部30の構成は、図7・8で説明した構成と同一であるので説明を省略する。窪み部40は、封止材400に近い側の面である側面42と、封止材400から遠い面である側面44と、両面をつなぐ端面46とを有する。本例の窪み部40は、以下に説明する点を除き、窪み部30と同様の構成を有する。
図20は、突起部15、25を内壁170および外壁130にそれぞれ設けた、第7の例におけるケース部100の側面図を示す。ケース部100の構造は、図1−3で説明した構造と、以下に説明する点を除き、同じである。突起部15の構成は、図10、図11で説明した構成と同一であるので説明を省略する。また本例の突起部25は、以下に説明する点を除き、突起部15と同様の構成を有する。
図21は、突起部10および窪み部30を内壁170に、突起部20および窪み部40を外壁130にそれぞれ設けた、第8の例のケース部100の側面図を示す。本例の突起部10、突起部20、窪み部30、および窪み部40は、図18で説明した突起部10および突起部20、並びに、図20で説明した窪み部30および窪み部40と、以下の点を除き同一の構造を有する。
先に述べたように、オイル成分の流れ出しを防止するには、突起部10または窪み部30は、開放端122と封止材400との間における壁部の、少なくとも1つの壁部に設ければよい。図22に、封止材400には接していない外壁130の表面132に突起部10を設けた、第9の例を示す。突起部10は、図4から図6Gを用いて説明した突起部10と同じである。これにより、オイル成分は部屋180から部屋190へ流れるが、突起部10により部屋190で堰き止められ、外部への流出は防止される。
図23は、壁部(内壁170)の封止材400とは逆側の表面173に、更に傾斜を設けた、第10の例のケース部100の部分的な斜視図を示す。図24に、図23の側面図を示す。尚、分かりやすくするために、図23では、上壁120、外壁130、140、150を図示していない。本例のケース部100は、図18に示した構造(第5の例)と、以下に説明する点を除き、同じである。
図26に、開放端122を有する外壁130に液受け部600を設けた、第11の例におけるケース部100の部分的な斜視図を示す。図27に、図26の側面図を示す。尚、分かりやすくするために、図27では、上壁120、外壁140、150を図示していない。本例では、上述した第5の例に、液受け部600を設けている。
図31に、他の液受け部610および傾斜面560を有する、第12の例におけるケース部100の側面図を示す。液受け部610は、以下に説明する点を除き、図27・28で説明した液受け部600と同様の構成を有する。
図32は、第2の実施形態のケース部102の側面図を示す図である。第2の実施形態の半導体装置1100が備えるケース部102は、突起部および窪み部を有さない点以外については、第1の実施形態で説明したケース部100と同一の構成および機能を有する。さらに、ケース部102は、開放端122を有する外壁130に、液受け部600を備えている。本構成によれば、ケース部102の内部に突起部または窪み部を設置できないような場合であっても、簡易な変更で、オイル成分の流れ出しを防止または低減することができる。
Claims (14)
- 半導体素子と、
前記半導体素子を収納し、壁部の少なくとも一部に開放端を有するケース部と、
前記ケース部の前記開放端を覆う蓋部と、
前記ケース部の内部において、前記半導体素子を封止する封止材と
を備え、
前記開放端と前記封止材との間における前記壁部の、前記封止材側の面に突起部または窪み部を設け、
前記封止材から前記開放端に向かう方向と前記壁部に沿って垂直な方向において、前記突起部または前記窪み部は、少なくとも前記開放端よりも広い範囲に渡って連続して配置される半導体装置。 - 前記封止材に接している前記壁部に、前記突起部または前記窪み部を設けた
請求項1に記載の半導体装置。 - 半導体素子と、
前記半導体素子を収納し、壁部の少なくとも一部に開放端を有するケース部と、
前記ケース部の前記開放端を覆う蓋部と、
前記ケース部の内部において、前記半導体素子を封止する封止材と
を備え、
前記開放端と前記封止材との間における前記壁部の、前記封止材側の面に突起部を設け、
前記突起部は、前記開放端との距離が近い位置ほど、前記壁部の表面からの高さが高くなるように、突出面が傾斜している半導体装置。 - 前記壁部に、前記突起部および前記窪み部を設けた
請求項1または2に記載の半導体装置。 - 半導体素子と、
前記半導体素子を収納し、壁部の少なくとも一部に開放端を有するケース部と、
前記ケース部の前記開放端を覆う蓋部と、
前記ケース部の内部において、前記半導体素子を封止する封止材と
を備え、
前記開放端と前記封止材との間における前記壁部の、前記封止材側の面に突起部および窪み部を設け、
前記突起部は、前記窪み部よりも前記開放端側に設けられている半導体装置。 - 半導体素子と、
前記半導体素子を収納し、壁部の少なくとも一部に開放端を有するケース部と、
前記ケース部の前記開放端を覆う蓋部と、
前記ケース部の内部において、前記半導体素子を封止する封止材と
を備え、
前記開放端と前記封止材との間における前記壁部の、前記封止材側の面に突起部および窪み部を設け、
前記封止材から前記開放端に向かう方向において、前記突起部よりも前記窪み部が長い半導体装置。 - 半導体素子と、
前記半導体素子を収納し、壁部の少なくとも一部に開放端を有するケース部と、
前記ケース部の前記開放端を覆う蓋部と、
前記ケース部の内部において、前記半導体素子を封止する封止材と
を備え、
前記開放端と前記封止材との間における前記壁部の、前記封止材側の面に突起部または窪み部を設け、
前記開放端を有する前記壁部の少なくとも一部における厚みが、前記開放端からの距離に応じて増大するように、前記壁部の前記封止材とは逆側の面が、前記封止材側の面に対して傾斜している半導体装置。 - 半導体素子と、
前記半導体素子を収納し、壁部の少なくとも一部に開放端を有するケース部と、
前記ケース部の前記開放端を覆う蓋部と、
前記ケース部の内部において、前記半導体素子を封止する封止材と
を備え、
前記開放端と前記封止材との間における前記壁部の、前記封止材側の面に突起部または窪み部を設け、
前記ケース部は、
前記封止材に接して設けられ、且つ、開放端を有する第1の壁部と、
前記第1の壁部よりも外側に設けられ、開放端を有する第2の壁部と
を有し、
前記第1の壁部および前記第2の壁部の両方に前記突起部または前記窪み部を設けた半導体装置。 - 前記第1の壁部に設けた前記突起部または前記窪み部の高さまたは深さは、前記第2の壁部に設けた前記突起部または前記窪み部の高さまたは深さよりも大きい
請求項8に記載の半導体装置。 - 前記第1の壁部および前記第2の壁部には前記突起部が設けられ、
前記第1の壁部および前記第2の壁部における前記突起部は、前記開放端との距離が近い位置ほど、前記壁部の表面からの高さが高くなるように、突出面が傾斜しており、
前記第1の壁部の前記突起部における突出面の傾斜は、前記第2の壁部の前記突起部における突出面の傾斜よりも大きい
請求項8に記載の半導体装置。 - 前記開放端を有する前記壁部の、前記封止材とは逆側の面に、前記開放端から滴下する液体を受ける液受け部を更に設けた
請求項1から10のいずれか一項に記載の半導体装置。 - 前記液受け部は、前記壁部に対して着脱可能、または、移動可能に設けられる
請求項11に記載の半導体装置。 - 半導体素子と、
前記半導体素子を収納し、壁部の少なくとも一部に開放端を有するケース部と、
前記ケース部の前記開放端を覆う蓋部と、
前記ケース部の内部において、前記半導体素子を封止する封止材と
を備え、
前記開放端を有する前記壁部の、前記封止材とは逆側の面に、前記開放端から滴下する液体を受ける液受け部を設けた半導体装置。 - 前記開放端が、前記封止材の少なくとも一部よりも下方に位置するように、請求項1から13のいずれか一項に記載の半導体装置を設けた電気装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015184159A JP6627358B2 (ja) | 2015-09-17 | 2015-09-17 | 半導体装置および電気装置 |
CN201610579768.8A CN106548990B (zh) | 2015-09-17 | 2016-07-21 | 半导体装置及电气装置 |
US15/219,303 US9905489B2 (en) | 2015-09-17 | 2016-07-26 | Semiconductor device and electrical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015184159A JP6627358B2 (ja) | 2015-09-17 | 2015-09-17 | 半導体装置および電気装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017059715A JP2017059715A (ja) | 2017-03-23 |
JP6627358B2 true JP6627358B2 (ja) | 2020-01-08 |
Family
ID=58283151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015184159A Active JP6627358B2 (ja) | 2015-09-17 | 2015-09-17 | 半導体装置および電気装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9905489B2 (ja) |
JP (1) | JP6627358B2 (ja) |
CN (1) | CN106548990B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020200848A1 (de) | 2020-01-24 | 2021-07-29 | Robert Bosch Gesellschaft mit beschränkter Haftung | Sensorgehäuse und Verfahren zum Vergießen eines offenen Aufnahmeraums eines Sensorgehäuses |
US20230060065A1 (en) * | 2021-08-18 | 2023-02-23 | Mediatek Inc. | Lidded semiconductor package |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267484A (ja) * | 1992-03-24 | 1993-10-15 | Fuji Electric Co Ltd | 半導体装置のパッケージ構造 |
US6025732A (en) * | 1993-07-09 | 2000-02-15 | Aehr Test Systems | Reusable die carrier for burn-in and burn-in process |
US5789813A (en) * | 1996-09-30 | 1998-08-04 | Lsi Logic Corporation | Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom |
JPH10233472A (ja) * | 1997-02-21 | 1998-09-02 | Toshiba Corp | 樹脂封止型半導体装置 |
JPH1117069A (ja) | 1997-04-30 | 1999-01-22 | Shinko Electric Ind Co Ltd | 樹脂封止用セラミックパッケージ及び半導体装置 |
US5949137A (en) * | 1997-09-26 | 1999-09-07 | Lsi Logic Corporation | Stiffener ring and heat spreader for use with flip chip packaging assemblies |
JP2001044310A (ja) * | 1999-07-28 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその搭載方法 |
JP2002328150A (ja) * | 2001-05-01 | 2002-11-15 | Mitsubishi Electric Corp | チップキャリア |
US7358106B2 (en) * | 2005-03-03 | 2008-04-15 | Stellar Micro Devices | Hermetic MEMS package and method of manufacture |
JP2010056244A (ja) * | 2008-08-27 | 2010-03-11 | Toshiba Corp | 半導体装置 |
CN102484102A (zh) * | 2009-08-24 | 2012-05-30 | 本田技研工业株式会社 | 电子器件以及电子器件的制造方法 |
JP5548467B2 (ja) * | 2010-01-29 | 2014-07-16 | 本田技研工業株式会社 | 電子装置、および、電子装置の製造方法 |
-
2015
- 2015-09-17 JP JP2015184159A patent/JP6627358B2/ja active Active
-
2016
- 2016-07-21 CN CN201610579768.8A patent/CN106548990B/zh active Active
- 2016-07-26 US US15/219,303 patent/US9905489B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN106548990B (zh) | 2021-07-09 |
US9905489B2 (en) | 2018-02-27 |
JP2017059715A (ja) | 2017-03-23 |
US20170084508A1 (en) | 2017-03-23 |
CN106548990A (zh) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4353186B2 (ja) | 電子装置 | |
JP5474877B2 (ja) | 電子制御装置 | |
US10159166B2 (en) | Heat dissipating structure | |
JP5500681B2 (ja) | 電子制御装置 | |
KR101065543B1 (ko) | 전장품 유닛 | |
JP6627358B2 (ja) | 半導体装置および電気装置 | |
CN110572975B (zh) | 具有定位内部电路基板功能的电源供应器及其制作方法 | |
CN115244685A (zh) | 一种封装结构、电子设备及芯片封装方法 | |
JP4710062B2 (ja) | 電子機器、点灯装置、及び照明器具 | |
WO2020255558A1 (ja) | 電力変換装置 | |
KR20160035916A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP5924682B2 (ja) | 半導体装置 | |
KR20160083660A (ko) | 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판 | |
EP3214646A1 (en) | Heat-dissipating structure | |
JP6514795B2 (ja) | 電子制御装置 | |
CN220123252U (zh) | 用于带有管脚的功率器件的密封件和电力电子装置 | |
JP2009049215A (ja) | 密封筐体 | |
WO2023281562A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2017119082A1 (ja) | 半導体デバイスの載置台及び車載装置 | |
JP2012151223A (ja) | 収容ケース、電子部品モジュール及び電子機器 | |
EP4054299B1 (en) | Electronic device having enclosing frame, circuit board having electronic device, and electronic equipment | |
US20220084901A1 (en) | Semiconductor apparatus and semiconductor apparatus manufacturing method | |
JP7358857B2 (ja) | 電子ユニット、電子ユニットの製造方法及び電子機器 | |
KR102180032B1 (ko) | 모터 구동 장치 | |
JP2017212344A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6627358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |