JP6616576B2

JP6616576B2 - 駆動回路

Info

Publication number: JP6616576B2
Application number: JP2015025216A
Authority: JP
Inventors: 一範渡邉
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2015-02-12
Filing date: 2015-02-12
Publication date: 2019-12-04
Anticipated expiration: 2035-02-12
Also published as: JP2016149632A

Description

複数の半導体スイッチング素子を並列接続する構成において、その複数の半導体スイッチング素子を駆動する駆動回路に関する。

インバータ回路や、ＤＣＤＣコンバータにおいて、複数の半導体スイッチング素子（スイッチ）を並列接続することで、出力可能な電力を大きくする構成が考えられる。例えば、２つのスイッチが並列接続されている場合に、２つのスイッチの一方を第１スイッチとし、他方を第２スイッチとする。両スイッチのオフオン状態（開閉状態）のばらつきを抑制するため、一つの駆動回路を用いて、両スイッチの制御端子を同時に駆動する構成が知られている。この構成では、駆動回路と、両スイッチの制御端子との間に接続点が設けられる。駆動回路は、接続点を介して、両スイッチの制御端子を駆動する。

上記の回路構成において、接続点−第１スイッチの制御端子−第１スイッチの出力端子−第２スイッチの出力端子−第２スイッチの制御端子−接続点という閉回路が形成される。この閉回路では、制御端子の電圧の立ち上がり時又は立ち下がり時において、帰還容量及び配線インダクタンスによって共振が発生する。

また、接続点−第１スイッチの制御端子−第１スイッチの入力端子−第２スイッチの入力端子−第２スイッチの制御端子−接続点という閉回路が形成される。上記の閉回路では、制御端子の電圧の立ち上がり時又は立ち下がり時において、入力容量及び配線インダクタンスによって共振が発生する。

これらの共振によって、素子や配線に対し、素子や配線の許容電流より大きな電流が流れ、素子や配線に損傷が生じることが懸念される。そこで、共振を抑制するために、接続点と両スイッチの制御端子との間にそれぞれ抵抗器を設け、共振を抑制する構成が知られている（非特許文献１）。

富士電機、"ＩＧＢＴモジュールアプリケーションマニュアル"、第8章8-6、[online]、2011年5月、［2015年2月1日検索］、インターネット<URL:http://www.fujielectric.co.jp/products/semiconductor/model/igbt/application/index.html>

ここで、接続点と制御端子との間に、抵抗器を設ける構成とすると、共振を抑制できる一方で、駆動時において電力損失が発生する。本発明は、上記課題を解決するために為されたものであり、共振による悪影響を抑制しつつ、駆動時における電力損失の発生を抑制可能な駆動回路を提供することを主たる目的とする。

本発明は、電圧制御型半導体スイッチング素子である複数のスイッチ（ＳＷ１，ＳＷ２）を駆動する駆動回路（２０）であって、前記複数のスイッチは、並列接続されており、前記スイッチの制御端子から放電することで、前記スイッチをオフ状態に切り替える放電回路（２２）と、前記スイッチの制御端子へ充電することで、前記スイッチをオン状態に切り替える充電回路（２１）と、を備え、前記放電回路及び前記充電回路は、それぞれ共通の接続点（ＰＧ）を介して、前記複数のスイッチを同時に駆動するものであって、前記接続点と、前記複数のスイッチの制御端子との間に抵抗値を変更可能な抵抗器（Ｒ１，Ｒ２）がそれぞれ設けられており、前記スイッチに過電流が生じることを判定する過電流判定部（３０）と、前記過電流判定部により、前記スイッチに過電流が生じると判定されることを条件として、前記抵抗器の抵抗値を増加させる制御部（３０）、を備えることを特徴とする。

過電流の発生時において、接続点と制御端子との経路を含む閉回路に振幅の大きな共振が生じ、素子や配線に損傷が生じることが懸念される。そこで、スイッチに過電流が生じると判定されたことを条件として、抵抗器の抵抗値を増加させる構成とすることで、閉回路に共振が発生することで生じる素子の損傷を防止する。また、過電流が生じると判定されない場合に、抵抗器の抵抗値を増加させないこととなり、通常の駆動時における電力損失の発生を低減することができる。

第１実施形態の電気的構成図。スイッチのゲートと接続点とを含む閉回路を示す図。第２実施形態の電気的構成図。通常のターンオフ時、及び、緩放電を実施した場合のターンオフ時におけるゲート電圧の変化を表すタイミングチャート。過電流が生じた場合の出力電流の変化を表すタイミングチャート。第４実施形態の電気的構成図。第５実施形態の電気的構成図。第６実施形態の電気的構成図。第７実施形態の電気的構成図。抵抗器に常時オン異常が生じた場合のゲート電圧の変化、及び、センス電圧の変化を表すタイミングチャート。

（第１実施形態）
図１に第１実施形態の電気的構成図を示す。本実施形態では、スイッチＳＷ１，ＳＷ２が並列接続されて設けられている。スイッチＳＷ１，ＳＷ２はともにＩＧＢＴである。スイッチＳＷ１，ＳＷ２にはそれぞれ還流ダイオードＤ１，Ｄ２が設けられている。スイッチＳＷ１，ＳＷ２は、インバータ回路（図示略）の上アームスイッチとして動作する。説明の簡略化のために、スイッチＳＷ１，ＳＷ２をまとめて、スイッチＳＷとも記載する。

スイッチＳＷ１のコレクタとスイッチＳＷ２のコレクタとは、共通の接続点ＰＣに接続されているとともに、スイッチＳＷ１のエミッタとスイッチＳＷ２のエミッタとは、共通の接続点ＰＥに接続されている。このようにスイッチＳＷ１，ＳＷ２を並列接続することで、スイッチを単独で用いた場合に比べて、出力可能な電力を向上させることが可能となる。

また、スイッチＳＷ１，ＳＷ２のゲート（制御端子）は、一つのゲート駆動回路２０から共通の接続点ＰＧを介して、同時に駆動される。ゲート駆動回路２０は、オン駆動スイッチ２１と、オフ駆動スイッチ２２と、ゲート抵抗２３，２４とを備えている。オン駆動スイッチ２１は、ＮチャネルＭＯＳＦＥＴであり、オフ駆動スイッチ２２は、ＰチャネルＭＯＳＦＥＴである。

充電回路としてのオン駆動スイッチ２１は、スイッチＳＷ１，ＳＷ２のゲートに対して電源電圧Ｖｓを駆動電圧として印加する。オン駆動スイッチ２１のソースは電圧源２５に接続され、ドレインはオンゲート抵抗２３及び接続点ＰＧを介して、スイッチＳＷ１，ＳＷ２のゲートに接続されている。オン駆動スイッチ２１は、駆動制御部４０からハイ状態のオン指令信号がゲートに入力されることでオン状態となり、スイッチＳＷ１，ＳＷ２のゲートと電圧源２５とを導通状態とさせる。

また、放電回路としてのオフ駆動スイッチ２２は、スイッチＳＷ１，ＳＷ２のゲートと接地点とを接続し、ゲート電圧Ｖｇｅ（ゲート−エミッタ間電圧）を接地電圧（エミッタ電圧）にする。オフ駆動スイッチ２２のソースは接地点に接続され、ドレインはオフゲート抵抗２４及び接続点ＰＧを介してスイッチＳＷ１，ＳＷ２のゲートに接続されている。オフ駆動スイッチ２２は、駆動制御部４０からハイ状態のオフ指令信号がゲートに入力されることでオン状態となり、スイッチＳＷ１，ＳＷ２のゲートと接地点とを導通状態とさせる。

ここで、スイッチＳＷ１，ＳＷ２には、ゲート−コレクタ間の容量である帰還容量Ｃｒｅｓ、ゲート−エミッタ間の容量である入力容量Ｃｉｅｓ、及び、コレクタ−エミッタ間の容量である出力容量Ｃｏｅｓが存在する。

図２（ａ）に示すように、接続点ＰＧ−スイッチＳＷ１のゲート−スイッチＳＷ１の帰還容量Ｃｒｅｓ１−スイッチＳＷ１のコレクタ−接続点ＰＣ−スイッチＳＷ２のコレクタ−スイッチＳＷ２の帰還容量Ｃｒｅｓ２−スイッチＳＷ２のゲート−接続点ＰＧという閉回路Ａ１が生じている。また、図２（ｂ）に示すように、接続点ＰＧ−スイッチＳＷ１のゲート−スイッチＳＷ１の入力容量Ｃｉｅｓ１−スイッチＳＷ１のエミッタ−接続点ＰＥ−スイッチＳＷ２のエミッタ−スイッチＳＷ２の入力容量Ｃｉｅｓ２−スイッチＳＷ２のゲート−接続点ＰＧという閉回路Ａ２が生じている。

ここで、スイッチＳＷ１，ＳＷ２にそれぞれ流れる出力電流Ｉｃｅ１，Ｉｃｅ２（コレクタ−エミッタ電流）が一致する場合、閉回路Ａ１，Ａ２に電流は流れない。しかし、スイッチＳＷ１，ＳＷ２の個体差や、配線インピーダンスによって生じる駆動信号のずれなどを原因として、スイッチＳＷ１，ＳＷ２のターンオン及びターンオフがずれることが考えられる。このターンオン及びターンオフのずれによって、スイッチＳＷ１，ＳＷ２それぞれの出力電流Ｉｃｅ１，Ｉｃｅ２に差異が生じ、２つの閉回路Ａ１，Ａ２に電流が流れることになる。

閉回路Ａ１に電流が流れると、帰還容量Ｃｒｅｓと、配線や素子の誘導成分とにより共振が生じることが懸念される。また、閉回路Ａ２に電流が流れると、入力容量Ｃｉｅｓと、配線や素子の誘導成分とにより共振が生じることが懸念される。

図１の説明に戻り、本実施形態の構成では、閉回路Ａ１，Ａ２における共振を抑制するために、抵抗器Ｒ１，Ｒ２を接続点ＰＧと、スイッチＳＷ１，ＳＷ２のゲートとの間にそれぞれ設ける構成としている。抵抗器Ｒ１，Ｒ２によって共振が減衰し、閉回路Ａ１，Ａ２に大電流が流れること、及び、閉回路Ａ１，Ａ２上の素子に対して高電圧が印加されることを抑制できる。

ここで、接続点ＰＧとスイッチＳＷ１，ＳＷ２のゲートとの間に、抵抗器Ｒ１，Ｒ２を設ける構成とすると、共振を抑制できる一方で、スイッチＳＷ１，ＳＷ２の駆動時において電力損失が発生する。また、スイッチＳＷ１，ＳＷ２に過電流が発生すると、閉回路Ａ１，Ａ２に振幅の大きな共振が生じ、素子に損傷が生じることが懸念される。過電流は、インバータ回路において、スイッチＳＷ１，ＳＷ２が上アームスイッチとなるレグにおいて、対となる下アームスイッチに常時オン異常が生じることなどを原因として発生する。

そこで、スイッチＳＷ１，ＳＷ２に過電流が生じると判定されたことを条件として、抵抗値を変更可能な抵抗器Ｒ１，Ｒ２の抵抗値を増加させる構成とすることで、閉回路Ａ１，Ａ２に共振が発生することで生じる素子や配線の損傷を防止する。また、過電流が生じると判定されない場合に、抵抗器Ｒ１，Ｒ２の抵抗値を増加させないことで、駆動時における電力損失を低減することができる。

具体的には、抵抗器Ｒ１は、大きい抵抗値の抵抗体Ｒ１１と、スイッチＳＡ１及び小さい抵抗値の抵抗体Ｒ１２が直列接続されたものと、が並列接続されて構成されている。同様に、抵抗器Ｒ２は、大きい抵抗値の抵抗体Ｒ２１と、スイッチＳＡ２及び小さい抵抗値の抵抗体Ｒ２２が直列接続されたものと、が並列接続されて構成されている。スイッチＳＡ１，ＳＡ２がオン状態とされることで、抵抗器Ｒ１，Ｒ２の抵抗値は小さくなり、スイッチＳＡ１，ＳＡ２がオフ状態とされることで、抵抗器Ｒ１，Ｒ２の抵抗値は大きくなる。ここで、抵抗体Ｒ１１と抵抗体Ｒ２１との抵抗値（例えば、５Ω）は等しく、抵抗体Ｒ１２と抵抗体Ｒ２２の抵抗値（例えば、１Ω）は等しい。

また、スイッチＳＷ１，ＳＷ２のエミッタ側に電流検出用のセンス抵抗ＲＳ１，ＲＳ２を設けている。センス抵抗ＲＳ１，ＲＳ２はスイッチＳＷ１，ＳＷ２のエミッタと、接続点ＰＥとを接続する配線と並列に設けられている。本実施形態の制御部３０は、センス抵抗ＲＳ１，ＲＳ２の端子のうち、スイッチＳＷ１，ＳＷ２のエミッタ側の方の電圧（センス電圧Ｖｓｅ）を検出することで、スイッチＳＷ１，ＳＷ２に流れる出力電流Ｉｃｅ１，Ｉｃｅ２を取得する。つまり、センス抵抗ＲＳ１，ＲＳ２及び制御部３０は、電流検出部として動作する。そして、出力電流Ｉｃｅ１，Ｉｃｅ２の少なくとも一方が閾値Ｉｔｈを超過した（第一閾値を上回った）場合に、スイッチＳＷ１，ＳＷ２に過電流が生じていると判定する。本実施形態では、センス電圧Ｖｓｅが、閾値Ｉｔｈに相当する閾値電圧を超過した場合に、スイッチＳＷ１，ＳＷ２に過電流が生じていると判定する。

制御部３０は、スイッチＳＷ１，ＳＷ２に過電流が生じていると判定したことを条件として、スイッチＳＡ１，ＳＡ２をともにオフ状態にする。これにより、抵抗器Ｒ１，Ｒ２の抵抗値が増加し、閉回路Ａ１，Ａ２における共振を抑制することが可能になる。また、制御部３０は、過電流が生じていない通常の駆動時において、スイッチＳＡ１，ＳＡ２をオン状態にすることで、抵抗器Ｒ１，Ｒ２の抵抗値を減少させ、ゲート駆動回路２０によるスイッチＳＷ１，ＳＷ２のゲート駆動時における電力損失を低減することができる。

（第２実施形態）
図３に第２実施形態の電気的構成図を示す。第１実施形態と同一の構成については、同一の符号を付し、適宜説明を省略する。

本実施形態のゲート駆動回路２０は、緩放電スイッチ２６及び緩放電抵抗２７を備える。緩放電スイッチ２６は、ＰチャネルＭＯＳ−ＦＥＴである。緩放電スイッチ２６は、スイッチＳＷ１，ＳＷ２のゲートと接地点とを接続し、ゲート電圧Ｖｇｅを接地電圧にする。緩放電スイッチ２６のソースは接地点に接続され、ドレインは緩放電抵抗２７及び接続点ＰＧを介してスイッチＳＷ１，ＳＷ２のゲートに接続されている。緩放電スイッチ２６は、駆動制御部４０からハイ状態の緩放電指令信号がゲートに入力されることで、オン状態となり、スイッチＳＷ１，ＳＷ２のゲートと接地点とを導通状態とさせる。

ここで、緩放電抵抗２７の抵抗値（例えば５０Ω）は、オフゲート抵抗２４の抵抗値（例えば１Ω）より大きく設定されている。このため、緩放電スイッチ２６によるスイッチＳＷ１，ＳＷ２のゲート放電は、オフ駆動スイッチ２２によるスイッチＳＷ１，ＳＷ２のゲート放電に比べて、緩やかである。

緩放電回路としての緩放電スイッチ２６は、スイッチＳＷ１，ＳＷ２に過電流が流れた場合に、オンされることで、オフ駆動スイッチ２２より緩やかにスイッチＳＷ１，ＳＷ２のゲートから放電を行う。オフ駆動スイッチ２２より緩やかにスイッチＳＷ１，ＳＷ２のゲートから放電を行うことで、サージ電圧の発生を抑制することが可能になる。

制御部３０Ａは、センス抵抗ＲＳ１，ＲＳ２の端子のうち、スイッチＳＷ１，ＳＷ２のエミッタ側の方の電圧を検出することで、スイッチＳＷ１，ＳＷ２に流れる出力電流Ｉｃｅ１，Ｉｃｅ２を取得する。ここで、制御部３０は、出力電流Ｉｃｅ１，Ｉｃｅ２の少なくとも一方が閾値Ｉｔｈを超えたことを条件として、過電流が生じていると判定し、スイッチＳＡ１，ＳＡ２をオフ状態にすることで、抵抗器Ｒ１，Ｒ２の抵抗値を増加させる。これにより、共振の発生を抑制する。

さらに、本実施形態の制御部３０Ａは、抵抗器Ｒ１，Ｒ２の抵抗値を増加させた後、所定時間経過後に、緩放電スイッチ２６をオン状態とするように、駆動制御部４０に指令する。そして、駆動制御部４０Ａは、緩放電スイッチ２６をオン状態とし、スイッチＳＷ１，ＳＷ２の緩放電を実施する。

図４（ａ）に通常のスイッチＳＷのターンオフにおけるゲート電圧Ｖｇｅのタイミングチャートを示し、図４（ｂ）に過電流検出時のスイッチＳＷのターンオフにおけるゲート電圧Ｖｇｅのタイミングチャートを示す。

図４（ａ）の時刻Ｔ１の前では、スイッチＳＷのゲートに電源電圧Ｖｓ（例えば、１５Ｖ）が印加されており、スイッチＳＷがオン状態とされている。そして、時刻Ｔ１において、駆動制御部４０からオフ駆動スイッチ２２にターンオフ指令信号が入力される。時刻Ｔ１からオフ駆動スイッチ２２のターンオン時間の経過後、時刻Ｔ２において、オフ駆動スイッチ２２がオン状態となり、スイッチＳＷのゲートと接地点とが導通状態とされる。これにより、ゲート電圧Ｖｇｅが低下していく。その後、ミラー期間を経て、時刻Ｔ３において、ゲート電圧Ｖｇｅが０Ｖとされる。

図４（ｂ）の時刻Ｔ１１の前では、スイッチＳＷのゲートに電源電圧Ｖｓが印加されており、スイッチＳＷがオン状態とされている。時刻Ｔ１１において、スイッチＳＷの出力電流Ｉｃｅ１，Ｉｃｅ２の一方が閾値Ｉｔｈを超えたと判定される。時刻Ｔ１１からスイッチＳＡ１，ＳＡ２のターンオフ時間の経過後、時刻Ｔ１２において、スイッチＳＡ１，ＳＡ２がオフ状態にされる。これにより、抵抗器Ｒ１，Ｒ２の抵抗値が増加する。

その後、時刻Ｔ１３において、時刻Ｔ１２から所定時間経過後に、緩放電スイッチ２６がオン状態とされ、緩放電が実施される。これにより、スイッチＳＷのゲートの緩放電が行われ、図４（ａ）に示すターンオフ時間（時刻Ｔ２〜時刻Ｔ３）より長い時間を経て、時刻Ｔ１４において、ゲート電圧Ｖｇｅが０Ｖとされる。

過電流の発生時において、スイッチＳＷ１，ＳＷ２をターンオフすると、大きなサージ電流が発生する。サージ電流と共振電流によって、過大な電流が流れ、素子に損傷が生じることが懸念される。そこで、緩放電スイッチ２６によってターンオフ速度を低下させることで、サージ電圧を抑制する構成とする。ここで、ターンオフを実施する前に、抵抗器Ｒ１，Ｒ２の抵抗値を予め増加させることで、ターンオフ時における共振を抑制することができ、サージ電流及び共振による素子への悪影響を効果的に抑制することができる。

（第３実施形態）
第３実施形態の電気的構成は、第２実施形態と同一である。

本実施形態の制御部３０Ａは、センス抵抗ＲＳ１，ＲＳ２の端子のうち、スイッチＳＷ１，ＳＷ２のエミッタ側の方の電圧を検出することで、スイッチＳＷ１，ＳＷ２に流れる出力電流Ｉｃｅ１，Ｉｃｅ２を取得する。ここで、制御部３０Ａは、出力電流Ｉｃｅ１，Ｉｃｅ２の少なくとも一方が閾値Ｉｔｈ１（第一閾値）を超えたことを条件として、過電流が生じていると判定し、スイッチＳＡ１，ＳＡ２をオフ状態にすることで、抵抗器Ｒ１，Ｒ２の抵抗値を増加させる。これにより、共振の発生を抑制する。

さらに、制御部３０Ａは、出力電流Ｉｃｅ１，Ｉｃｅ２の少なくとも一方が、所定時間にわたって閾値Ｉｔｈ２（第二閾値）を超えたことを条件として、緩放電スイッチ２６をオン状態とするように、駆動制御部４０に指令する。そして、駆動制御部４０Ａは、緩放電スイッチ２６をオン状態とし、スイッチＳＷ１，ＳＷ２の緩放電を実施する。ここで、閾値Ｉｔｈ２は、閾値Ｉｔｈ１より大きい値に設定されている。このように閾値Ｉｔｈ１，Ｉｔｈ２を設定することで、抵抗器Ｒ１，Ｒ２の抵抗値が増加した後に、スイッチＳＷ１，ＳＷ２の緩放電が実施される。

図５に過電流検出時のターンオフにおけるスイッチＳＷの出力電流Ｉｃｅのタイミングチャートを示す。

時刻Ｔ２１の前において、インバータ回路の下アームスイッチに常時オン異常が生じている。時刻Ｔ２１において、インバータ回路の下アームスイッチに常時オン異常が生じている状態で、スイッチＳＷがオン状態とされることで、スイッチＳＷの出力電流Ｉｃｅが、正常時に比べて速い速度で増加していく。

時刻Ｔ２２において、スイッチＳＷの出力電流Ｉｃｅが、閾値Ｉｔｈ１に達する。これにより、抵抗器Ｒ１，Ｒ２の抵抗値が増加される。その後、スイッチＳＷの出力電流Ｉｃｅが更に増加することで、時刻Ｔ２３において、閾値Ｉｔｈ２に達する。

時刻Ｔ２４において、出力電流Ｉｃｅが所定時間にわたって閾値Ｉｔｈ２を超えているため、緩放電スイッチ２６による緩放電が実施される。緩放電によって、ゲート電圧Ｖｇｅが低下し、出力電流Ｉｃｅが減少していく。その後、テール電流が流れた後、時刻Ｔ２４において、出力電流Ｉｃｅが０Ａとなる。

過電流判定部としての制御部３０Ａは、スイッチＳＷに流れる出力電流Ｉｃｅを検出し、その検出値が所定の閾値Ｉｔｈ１を超えている場合に、過電流が生じていると判定する。ここで、緩放電スイッチ２６による緩放電の実施を判定するための閾値Ｉｔｈ２と比べ、抵抗器Ｒ１，Ｒ２の抵抗値の増加の実施を判定するための閾値Ｉｔｈ１を小さくする構成とする。この構成にすることで、緩放電スイッチ２６を用いてターンオフを実施する前に、抵抗器Ｒ１，Ｒ２の抵抗値を予め増加させることが可能になる。

（第４実施形態）
図６に第４実施形態の電気的構成図を示す。第１実施形態と同一の構成については、同一の符号を付し、適宜説明を省略する。第４実施形態の構成では、スイッチＳＷ１，ＳＷ２の温度Ｔｈ１，Ｔｈ２を検出するための感温ダイオードＤＴ１，ＤＴ２をそれぞれ設ける構成としている。感温ダイオードＤＴ１，ＤＴ２は、温度検出部３１に接続されている。

温度検出部３１は、感温ダイオードＤＴ１，ＤＴ２の順方向降下電圧に基づいて、スイッチＳＷ１，ＳＷ２の温度Ｔｈ１，Ｔｈ２を検出し、その検出値を制御部３０Ｂに出力する。制御部３０Ｂは、スイッチＳＷ１，ＳＷ２の温度Ｔｈ１，Ｔｈ２のいずれか一方が、閾値Ｔｈｔｈ（所定温度）より低いことを条件として、過電流時における抵抗器Ｒ１，Ｒ２の抵抗値の変更を実施する。

半導体スイッチング素子であるスイッチＳＷ１，ＳＷ２は、その温度Ｔｈ１，Ｔｈ２が低いほど、スイッチング速度が速くなる。スイッチング速度が速くなることで、サージ電圧が大きくなり、共振の影響が大きくなる。そこで、低温時には、抵抗器Ｒ１，Ｒ２の抵抗値を増加させる構成とする。これにより、共振による素子への悪影響を好適に抑制することができる。

また、スイッチＳＷ１，ＳＷ２は、その温度Ｔｈ１，Ｔｈ２が高いほど、装置全体の発熱許容量が小さくなる。そこで、高温時には、抵抗器Ｒ１，Ｒ２の抵抗値を増加させない構成にすることで、スイッチＳＷ１，ＳＷ２を含む装置全体の発熱を低減することが可能となる。

（第５実施形態）
図７に第５実施形態の電気的構成図を示す。第１実施形態と同一の構成については、同一の符号を付し、適宜説明を省略する。第５実施形態のゲート駆動回路２０Ｃは、充電回路として、定電流駆動回路２１Ｃを備えている。また、ゲート駆動回路２０Ｃは、放電回路として、定電流駆動回路２２Ｃを備えている。

定電流駆動回路２１Ｃは、駆動制御部４０Ｃからハイ状態のオン指令信号が入力されることで、スイッチＳＷ１，ＳＷ２のゲートと電圧源２５とを導通状態とさせる。また、定電流駆動回路２２Ｃは、駆動制御部４０Ｃからハイ状態のオフ指令信号が入力されることで、スイッチＳＷ１，ＳＷ２のゲートと接地点とを導通状態とさせる。ここで、定電流駆動回路２１Ｃ，２２Ｃは、定電流駆動を実施する。

放電回路及び充電回路とスイッチＳＷ１，ＳＷ２のゲートとの間に抵抗器Ｒ１，Ｒ２を設けることで、スイッチＳＷ１，ＳＷ２のスイッチング速度が低下し、スイッチング損失増加の原因となることが懸念される。ここで、定電流駆動可能な充電回路及び放電回路として、定電流駆動回路２１Ｃ，２２Ｃを用いることで、スイッチＳＷ１，ＳＷ２のスイッチング速度が一定になる。スイッチング速度を一定にすることで、抵抗器Ｒ１，Ｒ２によるスイッチング速度の低下に伴うスイッチング損失を低減することが可能になる。

（第６実施形態）
図８に第６実施形態の電気的構成図を示す。第１実施形態と同一の構成については、同一の符号を付し、適宜説明を省略する。ゲート駆動回路２０Ｄは、充電回路として、２つのオン駆動スイッチ２１Ｄ１，２１Ｄ２を備えている。ゲート駆動回路２０Ｄは、放電回路として、２つのオフ駆動スイッチ２２Ｄ１，２２Ｄ２を備えている。

オン駆動スイッチ２１Ｄ１，２１Ｄ２は、スイッチＳＷ１，ＳＷ２のゲートに対して電源電圧Ｖｓを駆動電圧として印加する。オン駆動スイッチ２１Ｄ１，２１Ｄ２のソースは電圧源２５にそれぞれ接続され、ドレインはオンゲート抵抗２３Ｄ１，２３Ｄ２及び接続点ＰＧを介して、スイッチＳＷ１，ＳＷ２のゲートにそれぞれ接続されている。オン駆動スイッチ２１Ｄ１，２１Ｄ２は、駆動制御部４０Ｄからハイ状態のオン指令信号がゲートに入力されることでオン状態となり、スイッチＳＷ１，ＳＷ２のゲートと電圧源２５とを導通状態とさせる。ここで、オンゲート抵抗２３Ｄ２の抵抗値（例えば、１０Ω）は、オンゲート抵抗２３Ｄ１の抵抗値（例えば、１Ω）より大きく設定されている。

また、オフ駆動スイッチ２２Ｄ１，２２Ｄ２は、スイッチＳＷ１，ＳＷ２のゲートと接地点とを接続し、ゲート電圧Ｖｇｅ（ゲート−エミッタ間電圧）を接地電圧（エミッタ電圧）にする。オフ駆動スイッチ２２Ｄ１，２２Ｄ２のソースは接地点に接続され、ドレインはオフゲート抵抗２４Ｄ１，２４Ｄ２及び接続点ＰＧを介してスイッチＳＷ１，ＳＷ２のゲートに接続されている。オフ駆動スイッチ２２Ｄ１，２２Ｄ２は、駆動制御部４０からハイ状態のオフ指令信号がゲートに入力されることでオン状態となり、スイッチＳＷ１，ＳＷ２のゲートと接地点とを導通状態とさせる。ここで、オフゲート抵抗２４Ｄ２の抵抗値（例えば、１０Ω）は、オフゲート抵抗２４Ｄ１の抵抗値（例えば、１Ω）より大きく設定されている。

オン駆動スイッチ２１Ｄ１及びオフ駆動スイッチ２２Ｄ１を用いてスイッチＳＷ１，ＳＷ２のゲートの充放電を行うと、ゲート抵抗２３Ｄ１，２４Ｄ１を介して充放電を実施することになる。また、オン駆動スイッチ２１Ｄ２及びオフ駆動スイッチ２２Ｄ２を用いてスイッチＳＷ１，ＳＷ２のゲートの充放電を行うと、ゲート抵抗２３Ｄ２，２４Ｄ２を介して充放電を実施することになる。ゲート抵抗２３Ｄ１，２４Ｄ１の抵抗値が「第１抵抗値」であり、ゲート抵抗２３Ｄ２，２４Ｄ２の抵抗値が「第２抵抗値」である。

ゲート抵抗２３Ｄ２，２４Ｄ２を介して充放電を実施すると、スイッチＳＷ１，ＳＷ２のサージ電圧及びサージ電流の抑制を効果的に行える一方で、スイッチＳＷ１，ＳＷ２のゲートの駆動に伴う電力損失が増加する。ゲート抵抗２３Ｄ１，２４Ｄ１を介して充放電を実施すると、スイッチＳＷ１，ＳＷ２のゲートの駆動に伴う電力損失が低下する一方で、スイッチＳＷ１，ＳＷ２のサージ電圧及びサージ電流低減の効果が低下する。

そこで、駆動制御部４０Ｄは、制御部３０ＤからスイッチＳＷ１，ＳＷ２に流れる出力電流Ｉｃｅ１，Ｉｃｅ２を取得する。駆動制御部４０Ｄは、出力電流Ｉｃｅ１，Ｉｃｅ２が所定の閾値ＩＡ（所定電流）より小さい場合に、オン駆動スイッチ２１Ｄ１及びオフ駆動スイッチ２２Ｄ１に対してオン指令信号及びオフ指令信号を出力する。これにより、スイッチＳＷ１，ＳＷ２のゲートの駆動に伴う電力損失を低減することができる。

また、駆動制御部４０Ｄは、出力電流Ｉｃｅ１，Ｉｃｅ２が閾値ＩＡ以上の場合に、オン駆動スイッチ２１Ｄ２及びオフ駆動スイッチ２２Ｄ２に対してオン指令信号及びオフ指令信号を出力する。これにより、スイッチＳＷ１，ＳＷ２のターンオン時及びターンオフ時におけるサージ電圧を抑制することができる。

ここで閾値ＩＡは、抵抗器Ｒ１，Ｒ２の抵抗値増加のための閾値Ｉｔｈより小さい値に設定されている。抵抗器Ｒ１，Ｒ２の抵抗値を増加させる場合、ゲート抵抗２３Ｄ２，２４Ｄ２が用いられるため、共振抑制の効果と、サージ電圧及びサージ電流低減の効果と、をあわせて得ることができる。これにより、素子に与える悪影響を好適に抑制することができる。

（第７実施形態）
図９に第７実施形態の電気的構成図を示す。第１実施形態と同一の構成については、同一の符号を付し、適宜説明を省略する。制御部３０Ｅは、スイッチＳＷ１，ＳＷ２のゲート電圧Ｖｇｅの検出値を取得する。

スイッチＳＡ１，ＳＡ２の一方（例えば、スイッチＳＡ２）に常時オフ異常が生じた場合に、図１０に示すように、スイッチＳＷ１のターンオン時間及びターンオフ時間と、スイッチＳＷ２のターンオン時間及びターンオフ時間とに差異が生じる。両スイッチＳＷ１，ＳＷ２のターンオン時間及びターンオフ時間に差異が生じることで、両スイッチＳＷ１，ＳＷ２のターンオン及びターンオフにおいて、閉回路Ａ１，Ａ２に電流が流れ、共振が発生することが懸念される。

そこで、電圧検出部としての制御部３０Ｅは、スイッチＳＷ１，ＳＷ２のゲート電圧Ｖｇｅを検出する。そして、異常判定部としての制御部３０Ｅは、ゲート電圧Ｖｇｅの時間変化に基づいて、スイッチＳＡ１，ＳＡ２の常時オフ異常を判定する。制御部３０Ｅは、スイッチＳＡ１，ＳＡ２の一方に常時オフ異常が発生していると判定される、つまり、抵抗器Ｒ１，Ｒ２の一方に異常が生じていると判定されると、正常な抵抗器Ｒ１，Ｒ２の抵抗値を、異常が生じている抵抗器Ｒ１，Ｒ２の抵抗値と等しくする。具体的には、スイッチＳＡ２に常時オフ異常が生じたとすると、スイッチＳＡ１を常時オフするように制御を行う。

ここで、制御部３０Ｅは、ターンオン時におけるコレクタ電圧（入力端子の電圧）の変化や、ターンオフ時におけるコレクタ電圧（出力端子の電圧）の変化に基づいて、抵抗器Ｒ１，Ｒ２に異常が生じているか否かの判定を行うことも可能である。

また、例えば、出力電流Ｉｃｅ１，Ｉｃｅ２を検出するために用いているセンス抵抗ＲＳ１，ＲＳ２のセンス電圧Ｖｓｅは、図１０に示すように変化する。具体的には、ゲート電圧Ｖｇｅがターンオン電圧Ｖｏｎに達すると、出力電流Ｉｃｅ１，Ｉｃｅ２が流れ始めることで、センス電圧Ｖｓｅは上昇し始める。そこで、センス電圧Ｖｓｅの立ち上がりタイミングに基づいて、スイッチＳＡ１，ＳＡ２の異常を判定することが可能である。同様に、センス電圧Ｖｓｅの立ち下がりタイミングに基づいて、スイッチＳＡ１，ＳＡ２の異常を判定することも可能である。

スイッチＳＷ１，ＳＷ２の一方の抵抗器Ｒ１，Ｒ２に異常が生じると、オン駆動スイッチ２１及びオフ駆動スイッチ２２と、スイッチＳＷ１，ＳＷ２のゲートとの間の抵抗値が異なることになる。この抵抗値のアンバランスによって、スイッチＳＷ１，ＳＷ２の間で、ターンオン時において、スイッチＳＷ１，ＳＷ２がターンオンするタイミングにずれが生じる。同様にターンオフ時において、スイッチＳＷ１，ＳＷ２がターンオフするタイミングにずれが生じる。このずれによって、共振が生じることが懸念されるため、スイッチＳＡ１，ＳＡ２の一方に常時オフ異常が生じた場合には、他方を常時オフする制御を実施し、抵抗器Ｒ１，Ｒ２の抵抗値を等しくする。この制御によって、抵抗器Ｒ１，Ｒ２の異常による共振の発生を抑制することができ、また過電流発生時に共振を好適に抑制することが可能になる。

（他の実施形態）
・第１〜４，７の実施形態において、ゲート抵抗２３，２４を省略する構成としてもよい。ゲート抵抗２３，２４を省略した場合であっても、抵抗器Ｒ１，Ｒ２により、スイッチＳＷ１，ＳＷ２のゲートと、スイッチ２１，２２との間に生じるサージ電圧及びサージ電流を抑制することが可能である。

・スイッチＳＷの出力電流Ｉｃｅの過電流の判定について、出力電流Ｉｃｅを検出し、その検出値と閾値Ｉｔｈとを比較する方法を変更してもよい。例えば、インバータ回路の下アームスイッチに常時オン異常が生じていると判定されたことを条件として、対となる上アームスイッチとしてのスイッチＳＷに過電流が生じると判定してもよい。

・スイッチＳＷ１，ＳＷ２のエミッタ側にセンス抵抗ＲＳ１，ＲＳ２を設ける構成としたが、これを変更し、スイッチＳＷ１，ＳＷ２のコレクタ側にセンス抵抗を設ける構成としてもよい。また、センス抵抗ＲＳ１，ＲＳ２に代えて、ホール素子などを用いて出力電流Ｉｃｅを検出する構成としてもよい。

・スイッチＳＷ１，ＳＷ２の温度Ｔｈ１，Ｔｈ２に基づいて、過電流判定の閾値Ｉｔｈを変更する構成としてもよい。スイッチＳＷ１，ＳＷ２の温度Ｔｈ１，Ｔｈ２が低いほど、過電流の判定に用いる閾値Ｉｔｈを小さくするとよい。

・電圧制御型半導体スイッチング素子であるスイッチＳＷは、ＩＧＢＴに代えて、ＭＯＳ−ＦＥＴでもよい。

・第３実施形態において、感温ダイオードＤＴ１，ＤＴ２に代えて、測温抵抗体などを用いてもよい。

・上記実施形態の構成は、３個以上のスイッチを並列接続する構成についても適用可能である。

・抵抗値を変更可能な抵抗器として、３以上の抵抗値を選択可能なデジタル可変抵抗器を用いてもよい。

・上記実施形態は適宜組み合わせて実施することが可能である。例えば、第２，３実施形態は、それぞれ第４〜第７実施形態と組み合わせることが可能である。第４実施形態は、第５〜７実施形態と組み合わせることが可能である。第５，６実施形態は、それぞれ第７実施形態と組み合わせることが可能である。

２０…ゲート駆動回路、２１…オン駆動スイッチ、２２…オフ駆動スイッチ、３０…制御部（過電流判定部、制御部）、ＰＧ…接続点、Ｒ１，Ｒ２…抵抗器、ＳＷ１，ＳＷ２…スイッチ。

Claims

電圧制御型半導体スイッチング素子である複数のスイッチ（ＳＷ１，ＳＷ２）を駆動する駆動回路（２０）であって、
前記複数のスイッチは、並列接続されており、
前記スイッチの制御端子から放電することで、前記スイッチをオフ状態に切り替える放電回路（２２）と、
前記スイッチの制御端子へ充電することで、前記スイッチをオン状態に切り替える充電回路（２１）と、を備え、
前記放電回路及び前記充電回路は、それぞれ共通の接続点（ＰＧ）を介して、前記複数のスイッチを同時に駆動するものであって、
前記接続点と、前記複数のスイッチの制御端子との間に抵抗値を変更可能な抵抗器（Ｒ１，Ｒ２）がそれぞれ設けられており、
前記接続点と前記複数のスイッチとにより形成される閉回路での共振を抑制するために、前記スイッチに過電流が生じていることを判定する過電流判定部（３０）と、
前記過電流判定部により、前記スイッチに過電流が生じていると判定されたことを条件として、前記抵抗器の抵抗値を増加させる制御部（３０）と、を備えることを特徴とする駆動回路。
前記放電回路に比べて、前記スイッチの制御端子から緩やかに放電する緩放電回路（２６）を備え、
前記制御部（３０Ａ）は、前記過電流判定部により、前記スイッチに過電流が生じることにより共振が発生すると判定されたことを条件として、前記抵抗器の抵抗値を増加させた後、前記緩放電回路による放電を実施することを特徴とする請求項１に記載の駆動回路。
前記スイッチには、前記スイッチに流れる出力電流を検出する電流検出部（ＲＳ１，ＲＳ２，３０）が設けられており、
前記過電流判定部は、前記電流検出部の検出値が、所定の第一閾値を上回る場合に、前記スイッチに過電流が生じることにより共振が発生すると判定するものであって、
前記制御部は、前記過電流判定部により、前記スイッチに過電流が生じることにより共振が発生すると判定されたことを条件として、前記抵抗器の抵抗値を増加させるとともに、前記スイッチに流れる出力電流が前記第一閾値より大きい第二閾値を上回るか否かを判定し、前記スイッチに流れる出力電流が前記第二閾値を上回ると判定されたことを条件として、前記緩放電回路による放電を実施することを特徴とする請求項２に記載の駆動回路。
前記スイッチの温度を検出する温度検出部（３１）を備え、
前記制御部（３０Ｂ）は、前記スイッチの温度の検出値が所定温度よりも低いことを更に条件として、前記抵抗器の抵抗値を増加させることを特徴とする請求項１乃至３のいずれか１項に記載の駆動回路。
前記放電回路（２２Ｃ）及び前記充電回路（２１Ｃ）の少なくとも一方は、前記スイッチの制御端子に流れる電流を定電流とする定電流駆動を実施することを特徴とする請求項１乃至４のいずれか一項に記載の駆動回路。
前記スイッチには、前記スイッチに流れる出力電流を検出する電流検出部（ＲＳ１，ＲＳ２）が設けられており、
前記過電流判定部は、前記電流検出部の検出値が、所定の第一閾値を上回る場合に、前記スイッチに過電流が生じることにより共振が発生すると判定するものであって、
前記放電回路及び前記充電回路と前記接続点との間にそれぞれゲート抵抗（２３Ｄ１，２３Ｄ２，２４Ｄ１，２４Ｄ２）を備え、
前記スイッチの出力電流が所定電流よりも小さい場合に、前記ゲート抵抗を第１抵抗値とし、前記スイッチの出力電流が所定電流よりも大きい場合に、前記ゲート抵抗を前記第１抵抗値よりも大きい第２抵抗値とするものであって、
前記所定電流は、前記第一閾値より小さいことを特徴とする請求項１乃至５のいずれか１項に記載の駆動回路。
前記スイッチの制御端子、出力端子、及び、入力端子の少なくともいずれかの電圧を検出する電圧検出部を備え、
前記複数のスイッチにおける前記電圧検出部の検出値の変化の差に基づいて、前記抵抗器の異常を判定する異常判定部（３０Ｅ）を備えることを特徴とする請求項１乃至６のいずれか１項に記載の駆動回路。
前記制御部（３０Ｅ）は、前記異常判定部により、前記抵抗器に異常が生じていると判定されると、正常な前記抵抗器の抵抗値を、異常が生じている前記抵抗器の抵抗値と等しくすることを特徴とする請求項７に記載の駆動回路。
電圧制御型半導体スイッチング素子である複数のスイッチ（ＳＷ１，ＳＷ２）を駆動する駆動回路（２０）であって、
前記複数のスイッチは、並列接続されており、
前記スイッチの制御端子から放電することで、前記スイッチをオフ状態に切り替える放電回路（２２）と、
前記スイッチの制御端子へ充電することで、前記スイッチをオン状態に切り替える充電回路（２１）と、を備え、
前記放電回路及び前記充電回路は、それぞれ共通の接続点（ＰＧ）を介して、前記複数のスイッチを同時に駆動するものであって、
前記接続点と、前記複数のスイッチの制御端子との間に抵抗値を変更可能な抵抗器（Ｒ１，Ｒ２）がそれぞれ設けられており、
前記スイッチに過電流が生じることを判定する過電流判定部（３０）と、
前記過電流判定部により、前記スイッチに過電流が生じると判定されたことを条件として、前記抵抗器の抵抗値を増加させる制御部（３０）と、
前記放電回路に比べて、前記スイッチの制御端子から緩やかに放電する緩放電回路（２６）を備え、
前記スイッチには、前記スイッチに流れる出力電流を検出する電流検出部（ＲＳ１，ＲＳ２，３０）が設けられており、
前記過電流判定部は、前記電流検出部の検出値が、所定の第一閾値を上回る場合に、前記スイッチに過電流が生じると判定するものであって、
前記制御部（３０Ａ）は、前記過電流判定部により、前記スイッチに過電流が生じると判定されたことを条件として、前記抵抗器の抵抗値を増加させるとともに、前記スイッチに流れる出力電流が前記第一閾値より大きい第二閾値を上回るか否かを判定し、前記スイッチに流れる出力電流が前記第二閾値を上回ると判定されたことを条件として、前記抵抗器の抵抗値を増加させた後、前記緩放電回路による放電を実施することを特徴とする駆動回路。
電圧制御型半導体スイッチング素子である複数のスイッチ（ＳＷ１，ＳＷ２）を駆動する駆動回路（２０）であって、
前記複数のスイッチは、並列接続されており、
前記スイッチの制御端子から放電することで、前記スイッチをオフ状態に切り替える放電回路（２２）と、
前記スイッチの制御端子へ充電することで、前記スイッチをオン状態に切り替える充電回路（２１）と、を備え、
前記放電回路及び前記充電回路は、それぞれ共通の接続点（ＰＧ）を介して、前記複数のスイッチを同時に駆動するものであって、
前記接続点と、前記複数のスイッチの制御端子との間に抵抗値を変更可能な抵抗器（Ｒ１，Ｒ２）がそれぞれ設けられており、
前記スイッチに過電流が生じることを判定する過電流判定部（３０）と、
前記過電流判定部により、前記スイッチに過電流が生じると判定されたことを条件として、前記抵抗器の抵抗値を増加させる制御部（３０）と、を備え、
前記スイッチには、前記スイッチに流れる出力電流を検出する電流検出部（ＲＳ１，ＲＳ２）が設けられており、
前記過電流判定部は、前記電流検出部の検出値が、所定の第一閾値を上回る場合に、前記スイッチに過電流が生じると判定するものであって、
前記放電回路及び前記充電回路と前記接続点との間にそれぞれゲート抵抗（２３Ｄ１，２３Ｄ２，２４Ｄ１，２４Ｄ２）を備え、
前記スイッチの出力電流が所定電流よりも小さい場合に、前記ゲート抵抗を第１抵抗値とし、前記スイッチの出力電流が所定電流よりも大きい場合に、前記ゲート抵抗を前記第１抵抗値よりも大きい第２抵抗値とするものであって、
前記所定電流は、前記第一閾値より小さいことを特徴とする駆動回路。
電圧制御型半導体スイッチング素子である複数のスイッチ（ＳＷ１，ＳＷ２）を駆動する駆動回路（２０）であって、
前記複数のスイッチは、並列接続されており、
前記スイッチの制御端子から放電することで、前記スイッチをオフ状態に切り替える放電回路（２２）と、
前記スイッチの制御端子へ充電することで、前記スイッチをオン状態に切り替える充電回路（２１）と、を備え、
前記放電回路及び前記充電回路は、それぞれ共通の接続点（ＰＧ）を介して、前記複数のスイッチを同時に駆動するものであって、
前記接続点と、前記複数のスイッチの制御端子との間に抵抗値を変更可能な抵抗器（Ｒ１，Ｒ２）がそれぞれ設けられており、
前記スイッチに過電流が生じることを判定する過電流判定部（３０）と、
前記過電流判定部により、前記スイッチに過電流が生じると判定されたことを条件として、前記抵抗器の抵抗値を増加させる制御部（３０）と、
前記スイッチの制御端子、出力端子、及び、入力端子の少なくともいずれかの電圧を検出する電圧検出部と、を備え、
前記複数のスイッチにおける前記電圧検出部の検出値の変化の差に基づいて、前記抵抗器の異常を判定する異常判定部（３０Ｅ）を備えることを特徴とする駆動回路。