JP6601173B2 - 露光装置、基板製造システム、露光方法、および基板製造方法 - Google Patents
露光装置、基板製造システム、露光方法、および基板製造方法 Download PDFInfo
- Publication number
- JP6601173B2 JP6601173B2 JP2015222527A JP2015222527A JP6601173B2 JP 6601173 B2 JP6601173 B2 JP 6601173B2 JP 2015222527 A JP2015222527 A JP 2015222527A JP 2015222527 A JP2015222527 A JP 2015222527A JP 6601173 B2 JP6601173 B2 JP 6601173B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- pattern
- mask
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
本発明は、露光装置、基板製造システム、露光方法、および基板製造方法に関し、特に、複数の半導体チップを同一の配線基板上に搭載してから配線パターンを形成する、マルチチップマウント（Ｍｕｌｔｉ−ｃｈｉｐ Ｍｏｕｎｔ）と呼ばれる製造方式に使用される露光装置等に関する。
スマートフォンの普及やデータクラウド化などによって、ＣＰＵの処理速度やメモリアクセス速度のさらなる向上が求められている。これらを達成するために、例えば、基板の配線をファイン化（細く高密度化）すると、消費電力が増えるという課題が生ずる。
この課題を解決するために、半導体チップ（以下「チップ」と称する）を実装したプリント基板（以下「基板」と称する）の配線距離を短くすることが考えられる。そのための一つの手段として、「Ｍｕｌｔｉ−ｃｈｉｐ Ｍｏｕｎｔ」（マルチチップマウント）という基板の製造方式が提案されている。
この課題を解決するために、半導体チップ（以下「チップ」と称する）を実装したプリント基板（以下「基板」と称する）の配線距離を短くすることが考えられる。そのための一つの手段として、「Ｍｕｌｔｉ−ｃｈｉｐ Ｍｏｕｎｔ」（マルチチップマウント）という基板の製造方式が提案されている。
マルチチップマウントによる基板の製造方法には、Ｃｈｉｐ−Ｆｉｒｓｔ法とＲＤＬ−Ｆｉｒｓｔ法がある。
Ｃｈｉｐ−Ｆｉｒｓｔ法では、基板に、電極を形成したチップを載せ（以下、「マウントする」ともいう）、次にチップの上にレジストを塗布し、チップの電極に接続する配線パターンを形成する。
ＲＤＬ−Ｆｉｒｓｔ法では、まず基板上に配線パターンを形成し、次にその配線パターンの上に、電極が接触するようにチップをマウントする。
これら二つの製造方法には、長所及び短所があるが、現在のところ、Ｃｈｉｐ−Ｆｉｒｓｔ法を採用するユーザが多い。その理由について以下に説明する。
配線パターンを形成するための露光装置の露光精度（即ちパターンの形成精度）は、１μｍまたはそれ未満であり、この精度で配線パターンを製作することができる（露光装置の利点）。
Ｃｈｉｐ−Ｆｉｒｓｔ法では、基板に、電極を形成したチップを載せ（以下、「マウントする」ともいう）、次にチップの上にレジストを塗布し、チップの電極に接続する配線パターンを形成する。
ＲＤＬ−Ｆｉｒｓｔ法では、まず基板上に配線パターンを形成し、次にその配線パターンの上に、電極が接触するようにチップをマウントする。
これら二つの製造方法には、長所及び短所があるが、現在のところ、Ｃｈｉｐ−Ｆｉｒｓｔ法を採用するユーザが多い。その理由について以下に説明する。
配線パターンを形成するための露光装置の露光精度（即ちパターンの形成精度）は、１μｍまたはそれ未満であり、この精度で配線パターンを製作することができる（露光装置の利点）。
これに対してマウント装置でチップを基板にマウントする位置の精度（マウント精度）は５μｍ程度であり、この程度の精度でしかチップを基板上にマウントできない。
ＲＤＬ−Ｆｉｒｓｔ法は、上記したように、先に基板に配線パターンを形成し、その上にチップをマウントする。そのため、露光装置が１μｍ以下の精度で配線パターンを形成しても、マウント装置は、チップ（の電極）を、その精度に合わせて配線パターン上に置くことができない。即ち、この方法では高精度で配線パターンの形成が可能な露光装置の利点を十分に発揮できない。
ＲＤＬ−Ｆｉｒｓｔ法は、上記したように、先に基板に配線パターンを形成し、その上にチップをマウントする。そのため、露光装置が１μｍ以下の精度で配線パターンを形成しても、マウント装置は、チップ（の電極）を、その精度に合わせて配線パターン上に置くことができない。即ち、この方法では高精度で配線パターンの形成が可能な露光装置の利点を十分に発揮できない。
これに対して、Ｃｈｉｐ−Ｆｉｒｓｔ法は、先にチップを基板にマウントする。そして配線パターンは、マウントしたチップの電極に合わせて形成すればよい。マウントしたチップの電極の位置が多少ずれていても、露光装置の高い露光精度を利用すれば、チップの位置に合わせて配線パターンを形成できる。
このような理由で、多くのユーザがＣｈｉｐ−Ｆｉｒｓｔ法を採用している。
しかしながら、チップをマウントする位置が、電極のパッドで補える以上にずれてしまった場合には、配線パターン形成の露光装置における露光精度がいくら高くても配線をパッドに接続することができない。マウント装置の精度が悪い場合にはこのようなことが生じ得る。
このような理由で、多くのユーザがＣｈｉｐ−Ｆｉｒｓｔ法を採用している。
しかしながら、チップをマウントする位置が、電極のパッドで補える以上にずれてしまった場合には、配線パターン形成の露光装置における露光精度がいくら高くても配線をパッドに接続することができない。マウント装置の精度が悪い場合にはこのようなことが生じ得る。
特に、近年、基板に対するチップの実装密度が高まるにつれて、チップはより小型化され、電極パッドの大きさも小さくなる傾向にある。そのため、チップのマウントの位置がわずかにずれるだけでも、配線が電極パッドに接続できなくなることも増えてきた。
この問題に対応する露光装置として、例えば特許文献１に記載の装置が提案されている。しかし、この特許文献１に記載されている装置は、直接描画装置と呼ばれているものであり、パターンを形成したマスクを使い、このパターンをワークに露光転写する方式のものではない。ユーザの中には、直接描画の方式を使わず、パターンを形成したマスクを使う方式で、上記の問題を解決すること望む場合も出てきた。
この問題に対応する露光装置として、例えば特許文献１に記載の装置が提案されている。しかし、この特許文献１に記載されている装置は、直接描画装置と呼ばれているものであり、パターンを形成したマスクを使い、このパターンをワークに露光転写する方式のものではない。ユーザの中には、直接描画の方式を使わず、パターンを形成したマスクを使う方式で、上記の問題を解決すること望む場合も出てきた。
そこで、本発明は、マスクを使う場合であっても、Ｃｈｉｐ−Ｆｉｒｓｔ法でチップの電極が確実に配線と接続できる露光装置、基板製造システム、露光方法、および基板製造方法を提案することを課題する。
上記課題を解決するために、本発明に係る露光装置の一態様は、基板上に搭載されたチップの搭載位置を検出する検出部と、前記基板に対する前記チップの設計位置を記憶した記憶部と、前記搭載位置および前記設計位置に基づいて、前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンの形成位置を決めるつなぎ位置決定部と、前記形成位置に前記つなぎパターンを露光する露光部と、を備える。
このような露光装置によれば、実際にチップが搭載された搭載位置と設計位置とに基づいてつなぎパターンの形成位置が決められるので、チップの搭載位置が設計位置から大きくずれていても、つなぎパターンによってチップの電極と配線パターンが確実に接続される。
このような露光装置によれば、実際にチップが搭載された搭載位置と設計位置とに基づいてつなぎパターンの形成位置が決められるので、チップの搭載位置が設計位置から大きくずれていても、つなぎパターンによってチップの電極と配線パターンが確実に接続される。
前記露光装置において、前記露光部は、前記つなぎパターンのマスクを前記形成位置に位置合わせして該つなぎパターンを露光するものであってもよい。
本発明に係る露光装置はこのようにマスクを用いる露光方式にも応用可能である。
また、上記課題を解決するために、本発明に係る基板製造システムの一態様は、基板上にチップを搭載する搭載装置と、前記チップの電極と該電極に接続される配線パターンとを繋ぐつなぎパターンを、前記基板上における該チップの搭載位置と該基板に対する該チップの設計位置とに基づいて決定した形成位置に形成するつなぎパターン形成部と、前記基板上に前記配線パターンを形成する配線パターン形成部と、を備える。
このような基板製造システムによれば、つなぎパターンによってチップの電極と配線パターンが確実に接続されるので、信頼性の高い基板が製造される。
本発明に係る露光装置はこのようにマスクを用いる露光方式にも応用可能である。
また、上記課題を解決するために、本発明に係る基板製造システムの一態様は、基板上にチップを搭載する搭載装置と、前記チップの電極と該電極に接続される配線パターンとを繋ぐつなぎパターンを、前記基板上における該チップの搭載位置と該基板に対する該チップの設計位置とに基づいて決定した形成位置に形成するつなぎパターン形成部と、前記基板上に前記配線パターンを形成する配線パターン形成部と、を備える。
このような基板製造システムによれば、つなぎパターンによってチップの電極と配線パターンが確実に接続されるので、信頼性の高い基板が製造される。
また、上記課題を解決するために、本発明に係る露光方法は、基板上に搭載されたチップの搭載位置を検出する検出工程と、前記基板に対する前記チップの設計位置および前記搭載位置に基づいて、前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンの形成位置を決めるつなぎ位置決定工程と、前記形成位置に前記つなぎパターンを露光する露光工程と、を有する。このような露光方法によれば、チップの電極と配線パターンとを接続する位置につなぎパターンを確実に形成することが出来る。
さらに、上記課題を解決するために、本発明に係る基板製造方法は、基板上にチップを搭載する搭載工程と、前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンを、前記基板上における該チップの搭載位置と該基板に対する該チップの設計位置とに基づいて決定した形成位置に形成するつなぎパターン形成工程と、前記基板上に前記配線パターンを形成する配線パターン形成工程と、を有する。
このような基板製造方法によれば、つなぎパターンによってチップの電極と配線パターンが確実に接続されるので、信頼性の高い基板が製造される。
さらに、上記課題を解決するために、本発明に係る基板製造方法は、基板上にチップを搭載する搭載工程と、前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンを、前記基板上における該チップの搭載位置と該基板に対する該チップの設計位置とに基づいて決定した形成位置に形成するつなぎパターン形成工程と、前記基板上に前記配線パターンを形成する配線パターン形成工程と、を有する。
このような基板製造方法によれば、つなぎパターンによってチップの電極と配線パターンが確実に接続されるので、信頼性の高い基板が製造される。
本発明の露光装置、基板製造システム、露光方法、および基板製造方法によれば、Ｃｈｉｐ−Ｆｉｒｓｔ法でチップの電極が確実に配線と接続できる。
以下、本発明の実施の形態を図面に基づいて説明する。
まず、製造対象となる基板について説明する。
図１は、本発明の実施形態によって製造される基板の例を示す図である。
製造対象のプリント基板１は、チップが実装され配線が形成された完成品の基板(回路基板)である。このプリント基板１上には多数のモジュール基板２が形成されており、これらのモジュール基板２はプリント基板１の完成後に分割されて他のプリント基板上などに搭載される。
図２は、プリント基板上に形成されるモジュール基板２の例を示す図である。
図２に示す例のモジュール基板２では、第１チップ３＿１、第２チップ３＿２、第３チップ３＿３という例えば３つのチップが基板４上に実装されている。各チップ３＿１、３＿２、３＿３には例えば６〜７個の電極５が形成されており、各チップ３＿１、３＿２、３＿３の電極５が配線６によって互いに接続されることで１つのモジュールを形成している。
まず、製造対象となる基板について説明する。
図１は、本発明の実施形態によって製造される基板の例を示す図である。
製造対象のプリント基板１は、チップが実装され配線が形成された完成品の基板(回路基板)である。このプリント基板１上には多数のモジュール基板２が形成されており、これらのモジュール基板２はプリント基板１の完成後に分割されて他のプリント基板上などに搭載される。
図２は、プリント基板上に形成されるモジュール基板２の例を示す図である。
図２に示す例のモジュール基板２では、第１チップ３＿１、第２チップ３＿２、第３チップ３＿３という例えば３つのチップが基板４上に実装されている。各チップ３＿１、３＿２、３＿３には例えば６〜７個の電極５が形成されており、各チップ３＿１、３＿２、３＿３の電極５が配線６によって互いに接続されることで１つのモジュールを形成している。
このようなモジュール基板２をＣｈｉｐ−Ｆｉｒｓｔ法で製造する比較例の製造手順について以下説明する。
比較例の製造手順では、まず、基板にチップをマウントするマウント工程が実行される。
図３は、比較例のマウント工程を示す図である。
マウント工程では、基板４に、第１チップ３＿１、第２チップ３＿２、第３チップ３＿３の３つのチップを、設計で決められた設計位置７＿１、７＿２、７＿３にマウントする。上述したように各チップ３＿１、３＿２、３＿３には例えば６〜７個の電極５が形成されている。チップ３＿１、３＿２、３＿３は、電極５が紙面の上側になるように基板４上に載せられる。
基板４には複数（図３の例では例えば２個）のワーク・アライメントマーク（ワークマーク）８が形成されている。なお、このようなワークマーク８に換えて、ワークマーク８として使用できるパターン（他とは判別のつくユニークな形状をしたパターン）が形成される場合もある。
各チップ３＿１、３＿２、３＿３が基板４上に載せられる際には、ワークマーク８を基準とした設計位置７＿１、７＿２、７＿３に各チップ３＿１、３＿２、３＿３が載せられる。
比較例の製造手順では、まず、基板にチップをマウントするマウント工程が実行される。
図３は、比較例のマウント工程を示す図である。
マウント工程では、基板４に、第１チップ３＿１、第２チップ３＿２、第３チップ３＿３の３つのチップを、設計で決められた設計位置７＿１、７＿２、７＿３にマウントする。上述したように各チップ３＿１、３＿２、３＿３には例えば６〜７個の電極５が形成されている。チップ３＿１、３＿２、３＿３は、電極５が紙面の上側になるように基板４上に載せられる。
基板４には複数（図３の例では例えば２個）のワーク・アライメントマーク（ワークマーク）８が形成されている。なお、このようなワークマーク８に換えて、ワークマーク８として使用できるパターン（他とは判別のつくユニークな形状をしたパターン）が形成される場合もある。
各チップ３＿１、３＿２、３＿３が基板４上に載せられる際には、ワークマーク８を基準とした設計位置７＿１、７＿２、７＿３に各チップ３＿１、３＿２、３＿３が載せられる。
図３に示すマウント工程によってチップ３＿１、３＿２、３＿３が基板４にマウントされた後、基板４の全面に、導電性や絶縁性を有する膜の成膜や、レジストの塗布が行われる。その後、基板４上に配線を形成するための配線露光工程が行われる。
図４は、比較例の配線露光工程で用いられる配線マスク９の一例を示す図である。
この配線マスク９は、基板４に配線６（図２）を形成するための露光装置に用いるマスクである。配線マスク９には、基板４に形成する配線６のパターン１０が形成されている。また、基板４との位置合せを行うための、マスク・アライメントマーク（マスクマーク）１１が形成されている。
図４は、比較例の配線露光工程で用いられる配線マスク９の一例を示す図である。
この配線マスク９は、基板４に配線６（図２）を形成するための露光装置に用いるマスクである。配線マスク９には、基板４に形成する配線６のパターン１０が形成されている。また、基板４との位置合せを行うための、マスク・アライメントマーク（マスクマーク）１１が形成されている。
図５は、比較例の配線露光工程を示す図である。
配線露光工程では、基板４上に塗布されたレジストを露光装置にて露光する。この比較例の場合、各チップ３＿１、３＿２、３＿３が設計位置に理想的にマウントされることを前提としている。このため、露光装置では、ワークマーク８とマスクマーク１１が一致するように位置合せを行い、図４に示す配線マスク９に形成されている配線パターン１０を基板４に露光（転写）する。その後、現像工程、エッチング工程などを行い、各チップ３＿１、３＿２、３＿３の電極５間に配線６が形成される。
各チップ３＿１、３＿２、３＿３に形成されている電極５は、配線６の幅よりも大きな径を有するパッド状のものとなっている。そのため、チップ３＿１、３＿２、３＿３を基板４にマウントする際、マウント位置が設計位置から多少ずれたとしても、形成される配線６は電極５と接続できる。
配線露光工程では、基板４上に塗布されたレジストを露光装置にて露光する。この比較例の場合、各チップ３＿１、３＿２、３＿３が設計位置に理想的にマウントされることを前提としている。このため、露光装置では、ワークマーク８とマスクマーク１１が一致するように位置合せを行い、図４に示す配線マスク９に形成されている配線パターン１０を基板４に露光（転写）する。その後、現像工程、エッチング工程などを行い、各チップ３＿１、３＿２、３＿３の電極５間に配線６が形成される。
各チップ３＿１、３＿２、３＿３に形成されている電極５は、配線６の幅よりも大きな径を有するパッド状のものとなっている。そのため、チップ３＿１、３＿２、３＿３を基板４にマウントする際、マウント位置が設計位置から多少ずれたとしても、形成される配線６は電極５と接続できる。
しかしながら、上述したマウント工程におけるマウント位置の精度は、配線露光工程における露光位置の精度に較べて低く、マウント位置が設計位置から大幅にずれて配線がパッドに接続できない場合がある。
図６は、マウント位置が設計位置から大幅にずれた例を示す図である。
図６に示す例では、３つのチップ３＿１、３＿２、３＿３のマウント位置が設計位置から大幅にずれている。第１チップ３＿１は設計位置７＿１に対して平行にずれており、第２チップ３＿２と第３チップ３＿３は、設計位置７＿２と設計位置７＿３に対して回転してずれている。その結果、いくつかの配線６がパッド状の電極５に届かない状態となっている。
本発明では、このような状態であっても全ての配線６を電極５に接続するために、後述するつなぎパターンを形成する。
図６は、マウント位置が設計位置から大幅にずれた例を示す図である。
図６に示す例では、３つのチップ３＿１、３＿２、３＿３のマウント位置が設計位置から大幅にずれている。第１チップ３＿１は設計位置７＿１に対して平行にずれており、第２チップ３＿２と第３チップ３＿３は、設計位置７＿２と設計位置７＿３に対して回転してずれている。その結果、いくつかの配線６がパッド状の電極５に届かない状態となっている。
本発明では、このような状態であっても全ての配線６を電極５に接続するために、後述するつなぎパターンを形成する。
以下、本発明の基板製造システムの実施形態について説明する。
図７は、本発明の基板製造システムの一実施形態を示す図である。
本実施形態の基板製造システム１００は、マウント装置１１０と、つなぎパターン形成部１２０と、配線パターン形成部１３０を備えている。基板製造システム１００の構成としては、つなぎパターン作成部１２０と配線パターン形成部１３０との間に例えば研磨装置などを備える構成や、マウント装置１１０の前に前工程部を備える構成や配線パターン形成部１３０の後に後工程部を備える構成も考えられるが、ここでは図７に示す構成例について説明する。
図７は、本発明の基板製造システムの一実施形態を示す図である。
本実施形態の基板製造システム１００は、マウント装置１１０と、つなぎパターン形成部１２０と、配線パターン形成部１３０を備えている。基板製造システム１００の構成としては、つなぎパターン作成部１２０と配線パターン形成部１３０との間に例えば研磨装置などを備える構成や、マウント装置１１０の前に前工程部を備える構成や配線パターン形成部１３０の後に後工程部を備える構成も考えられるが、ここでは図７に示す構成例について説明する。
つなぎパターン形成部１２０は、例えば、成膜装置１２１と塗布装置１２２と露光装置１２３と現像装置１２４とエッチング装置１２５と積層装置１２６を備えている。配線パターン形成部１３０も、例えば成膜装置１３１と塗布装置１３２と露光装置１３３と現像装置１３４とエッチング装置１３５と積層装置１３６を備えている。
つなぎパターン形成部１２０の露光装置１２３が本発明の露光装置の一実施形態に相当する。また、図７に示す基板製造システム１００で本発明の基板製造方法の一実施形態が実行され、つなぎパターン形成部１２０の露光装置１２３で本発明の露光方法の一実施形態が実行される。
このような基板製造システム１００による基板製造の手順を、具体的な例を示して説明する。なお、この基板製造システム１００により、図１に示すような、多数のモジュール基板２が形成されたプリント基板１が製造されるが、以下の説明では１つのモジュール基板に着目して製造手順を説明する。
基板製造システム１００では、Ｃｈｉｐ−Ｆｉｒｓｔ法によって基板が製造され、マウント装置１１０でマウント工程が実行される。このマウント工程が、本発明にいう搭載工程の一例に相当する。
つなぎパターン形成部１２０の露光装置１２３が本発明の露光装置の一実施形態に相当する。また、図７に示す基板製造システム１００で本発明の基板製造方法の一実施形態が実行され、つなぎパターン形成部１２０の露光装置１２３で本発明の露光方法の一実施形態が実行される。
このような基板製造システム１００による基板製造の手順を、具体的な例を示して説明する。なお、この基板製造システム１００により、図１に示すような、多数のモジュール基板２が形成されたプリント基板１が製造されるが、以下の説明では１つのモジュール基板に着目して製造手順を説明する。
基板製造システム１００では、Ｃｈｉｐ−Ｆｉｒｓｔ法によって基板が製造され、マウント装置１１０でマウント工程が実行される。このマウント工程が、本発明にいう搭載工程の一例に相当する。
図８は、本実施形態のマウント工程を示す図である。
図８に示す例では、１つの基板１５０上に例えば２つのチップ１６０がマウントされるものとする。基板１５０上には、基板１５０の位置を確認するとともに基板上の位置の基準とするためのアライメントマーク(ワークマーク)１５１が例えば２つ形成されており、このワークマーク１５１の位置を基準として各チップ１６０の設計位置１５２が決められている。また、各チップ１６０には、各チップ１６０を基板１５０に対して位置決めするためのアライメントマーク(チップマーク)１６２が例えば２つずつ形成されている。図７に示すマウント装置１１０は、基板１５０上のワークマーク１５１と各チップ１６０のチップマーク１６２を検出し、各チップ１６０を設計位置１５２に位置決めして基板１５０上に置く。
図８に示す例では、１つの基板１５０上に例えば２つのチップ１６０がマウントされるものとする。基板１５０上には、基板１５０の位置を確認するとともに基板上の位置の基準とするためのアライメントマーク(ワークマーク)１５１が例えば２つ形成されており、このワークマーク１５１の位置を基準として各チップ１６０の設計位置１５２が決められている。また、各チップ１６０には、各チップ１６０を基板１５０に対して位置決めするためのアライメントマーク(チップマーク)１６２が例えば２つずつ形成されている。図７に示すマウント装置１１０は、基板１５０上のワークマーク１５１と各チップ１６０のチップマーク１６２を検出し、各チップ１６０を設計位置１５２に位置決めして基板１５０上に置く。
各チップ１６０には例えば４つずつ円形パッド状の電極１６１が形成されており、図８に示す例では、２つのチップ１６０の相互間で電極１６１が１対１に接続されるものとする。しかし、本実施形態のマウント工程で実際に各チップ１６０がマウントされる位置は、設計位置１５２から大幅にずれて一部の電極１６１に配線パターンが届かない位置になる場合がある。
このようなマウント工程の後、つなぎパターン形成部１２０で、つなぎパターンを形成するつなぎパターン形成工程が実行される。
このようなマウント工程の後、つなぎパターン形成部１２０で、つなぎパターンを形成するつなぎパターン形成工程が実行される。
図９は、本実施形態のつなぎパターン形成工程の前段を示す図である。
つなぎパターン形成工程では、チップ１６０がマウントされた基板１５０全体に、図７に示す成膜装置１２１で導電性や絶縁性の必要な膜が成膜され、塗布装置１２２でレジストが塗布される。その後、露光装置１２３でつなぎパターン１７１が露光される。露光装置１２３では、つなぎパターン１７１を有するつなぎマスク１７０が用いられ、つなぎパターン１７１が基板１５０上に露光(転写)される。図９に示す例では、つなぎパターン１７１の形状は、チップ１６０上の電極１６１の形状と同一のパッド状となっている。
つなぎパターン１７１は、電極１６１と配線パターンとをつなぐ位置に露光(転写)される。露光位置の決め方の詳細は後述するが、露光装置１２３では、つなぎマスク１７０上のアライメントマーク(マスクマーク)１７２と、基板１５０上のワークマーク１５１と、チップ１６０上のチップマーク１６２が検出され、それらの位置に基づいて露光位置が決定される。チップマーク１６２を検出する工程が、本発明にいう検出工程の一例に相当し、つなぎパターン１７１を露光する工程が、本発明にいう露光工程の一例に相当する。
つなぎパターン形成工程では、チップ１６０がマウントされた基板１５０全体に、図７に示す成膜装置１２１で導電性や絶縁性の必要な膜が成膜され、塗布装置１２２でレジストが塗布される。その後、露光装置１２３でつなぎパターン１７１が露光される。露光装置１２３では、つなぎパターン１７１を有するつなぎマスク１７０が用いられ、つなぎパターン１７１が基板１５０上に露光(転写)される。図９に示す例では、つなぎパターン１７１の形状は、チップ１６０上の電極１６１の形状と同一のパッド状となっている。
つなぎパターン１７１は、電極１６１と配線パターンとをつなぐ位置に露光(転写)される。露光位置の決め方の詳細は後述するが、露光装置１２３では、つなぎマスク１７０上のアライメントマーク(マスクマーク)１７２と、基板１５０上のワークマーク１５１と、チップ１６０上のチップマーク１６２が検出され、それらの位置に基づいて露光位置が決定される。チップマーク１６２を検出する工程が、本発明にいう検出工程の一例に相当し、つなぎパターン１７１を露光する工程が、本発明にいう露光工程の一例に相当する。
ここでは、プリント基板上に多数形成されるモジュール基板のうちの１つの基板１５０に着目して露光の工程を説明したが、他のモジュール基板についても同様の手順がステップ＆リピートの手法で繰り返される。
また、露光装置１２３では、基板１５０上にマウントされた各チップ１６０に対応した各つなぎマスク１７０が用いられてつなぎパターン１７１が露光される。図９では２つのチップ１６０のうち図の左側に示されたチップ１６０に対応したつなぎパターン１７１の露光について説明したが、その後、図９の右側に示されたチップ１６０についてもつなぎパターンが露光される。
また、露光装置１２３では、基板１５０上にマウントされた各チップ１６０に対応した各つなぎマスク１７０が用いられてつなぎパターン１７１が露光される。図９では２つのチップ１６０のうち図の左側に示されたチップ１６０に対応したつなぎパターン１７１の露光について説明したが、その後、図９の右側に示されたチップ１６０についてもつなぎパターンが露光される。
図１０は、本実施形態のつなぎパターン形成工程の後段を示す図である。
ここでは、基板１５０上にマウントされた２つのチップ１６０のうち図１０の右側に示されたチップ１６０に対応したつなぎパターン１８１を有するつなぎマスク１８０が露光装置１２３で用いられ、つなぎパターン１８１が基板１５０上に露光(転写)される。この場合も、つなぎパターン１８１の露光位置を決めるために、つなぎマスク１８０上のマスクマーク１８２と、基板１５０上のワークマーク１５１と、チップ１６０上のチップマーク１６２が検出される。また、図１０に示すつなぎパターン１８１も、電極１６１と配線パターンとをつなぐ位置に露光(転写)される。
ここでは、基板１５０上にマウントされた２つのチップ１６０のうち図１０の右側に示されたチップ１６０に対応したつなぎパターン１８１を有するつなぎマスク１８０が露光装置１２３で用いられ、つなぎパターン１８１が基板１５０上に露光(転写)される。この場合も、つなぎパターン１８１の露光位置を決めるために、つなぎマスク１８０上のマスクマーク１８２と、基板１５０上のワークマーク１５１と、チップ１６０上のチップマーク１６２が検出される。また、図１０に示すつなぎパターン１８１も、電極１６１と配線パターンとをつなぐ位置に露光(転写)される。
露光装置１２３によるつなぎパターン１７１、１８１の露光の後は、図７に示す現像装置１２４でつなぎパターンが現像され、エッチング装置１２５でつなぎパターンがエッチングされ、積層装置１２６で導電性や絶縁性の必要な層が更に積層されて、つなぎパターンの層が完成する。
このようなつなぎパターン形成部１２０における工程が、本発明にいうつなぎパターン形成工程の一例に相当する。
このようにつなぎパターン形成部１２０でつなぎパターンの層が形成されると、次に、配線パターン形成部１３０で配線パターンが形成される。
図１１は、本実施形態の配線パターン形成工程を示す図である。
配線パターン形成工程では、つなぎパターン１７１、１８１が形成された基板１５０全体に、図７に示す成膜装置１３１で導電性や絶縁性の必要な膜が成膜され、塗布装置１３２でレジストが塗布される。その後、露光装置１３３で配線パターン１９１が露光される。露光装置１３３では、配線パターン１９１を有する配線マスク１９０が用いられ、配線パターン１９１が基板１５０上に露光(転写)される。
このようなつなぎパターン形成部１２０における工程が、本発明にいうつなぎパターン形成工程の一例に相当する。
このようにつなぎパターン形成部１２０でつなぎパターンの層が形成されると、次に、配線パターン形成部１３０で配線パターンが形成される。
図１１は、本実施形態の配線パターン形成工程を示す図である。
配線パターン形成工程では、つなぎパターン１７１、１８１が形成された基板１５０全体に、図７に示す成膜装置１３１で導電性や絶縁性の必要な膜が成膜され、塗布装置１３２でレジストが塗布される。その後、露光装置１３３で配線パターン１９１が露光される。露光装置１３３では、配線パターン１９１を有する配線マスク１９０が用いられ、配線パターン１９１が基板１５０上に露光(転写)される。
配線パターン１９１の露光位置は、本実施形態では、つなぎパターン１７１、１８１の露光位置を決める際に併せて決定される。その決定された露光位置に配線パターン１９１を位置決めするために、配線パターン形成部１３０の露光装置１３３は、配線マスク１９０上に形成されたアライメントマーク(マスクマーク)１９２と、基板１５０上のワークマーク１５１を検出する。
配線パターン１９１の露光後、図７に示す現像装置１３４で配線パターンが現像され、エッチング装置１３５で配線パターンがエッチングされ、積層装置１３６で導電性や絶縁性の必要な層が更に積層されて、配線パターンの層が完成する。このような配線パターン形成部１３０における工程が、本発明にいう配線パターン形成工程の一例に相当する。
このように形成された配線パターン１９１は、チップ１６０のマウント位置が設計位置から大幅にずれた場合であっても、つなぎパターン１７１、１８１を介することで確実に
チップ１６０の電極１６１に接続されることになり、これによってモジュールの回路が確実に形成される。即ち、このように製造されたプリント基板(およびモジュール基板)は信頼性が高い。
配線パターン１９１の露光後、図７に示す現像装置１３４で配線パターンが現像され、エッチング装置１３５で配線パターンがエッチングされ、積層装置１３６で導電性や絶縁性の必要な層が更に積層されて、配線パターンの層が完成する。このような配線パターン形成部１３０における工程が、本発明にいう配線パターン形成工程の一例に相当する。
このように形成された配線パターン１９１は、チップ１６０のマウント位置が設計位置から大幅にずれた場合であっても、つなぎパターン１７１、１８１を介することで確実に
チップ１６０の電極１６１に接続されることになり、これによってモジュールの回路が確実に形成される。即ち、このように製造されたプリント基板(およびモジュール基板)は信頼性が高い。
次に、つなぎパターン作成部１２０の露光装置１２３について詳細に説明する。
図１２は、つなぎパターンを作成するための露光装置１２３を示す図である。
露光装置１２３は、光照射装置２１０と、マスクステージ２２０と、投影レンズ２３０と、ワークステージ２４０と、アライメント顕微鏡２５０と、制御装置２６０と、モニタ２７０を備えている。マスクステージ２２０およびワークステージ２４０には、それぞれ、マスクステージ駆動機構２２５およびワークステージ駆動機構２４５が付設されている。
マスクステージ２２０には、つなぎパターン１７１（１８１）とマスクマーク１７２（１８２）が形成されたつなぎマスク１７０（１８０）が置かれて保持される。マスクステージ２２０は、マスクステージ駆動機構２２５により駆動されることでつなぎマスク１７０（１８０）の位置を変更する。
図１２は、つなぎパターンを作成するための露光装置１２３を示す図である。
露光装置１２３は、光照射装置２１０と、マスクステージ２２０と、投影レンズ２３０と、ワークステージ２４０と、アライメント顕微鏡２５０と、制御装置２６０と、モニタ２７０を備えている。マスクステージ２２０およびワークステージ２４０には、それぞれ、マスクステージ駆動機構２２５およびワークステージ駆動機構２４５が付設されている。
マスクステージ２２０には、つなぎパターン１７１（１８１）とマスクマーク１７２（１８２）が形成されたつなぎマスク１７０（１８０）が置かれて保持される。マスクステージ２２０は、マスクステージ駆動機構２２５により駆動されることでつなぎマスク１７０（１８０）の位置を変更する。
光照射装置２１０は露光光を出射するものである。光照射装置２１０が出射した露光光は、つなぎマスク１７０（１８０）と投影レンズ２３０を介して、ワークステージ２４０上のワークに照射され、つなぎパターン１７１（１８１）がワーク上に投影されて露光(転写)される。投影レンズ２３０は、つなぎパターン１７１（１８１）をワーク上に拡大あるいは縮小して投影するものであってもよいが、本実施形態では等倍で投影するものとする。
ワークステージ２４０には、図８に示すようにチップ１６０がマウントされ成膜やレジスト塗布を経た基板１５０がワークとして載置されて保持される。上述したように、基板１５０上の各チップ１６０にはチップマーク１６２が設けられており、基板１５０にはワークマーク１５１が設けられている。
ワークステージ２４０には、図８に示すようにチップ１６０がマウントされ成膜やレジスト塗布を経た基板１５０がワークとして載置されて保持される。上述したように、基板１５０上の各チップ１６０にはチップマーク１６２が設けられており、基板１５０にはワークマーク１５１が設けられている。
また、ワークステージ２４０の表面の、マスクマーク１７２（１８２）が投影される位置には、ミラー２４１が設けられている。このミラー２４１は、ワークステージ２４０に投影されるマスクマーク１７２（１８２）像を反射する。ワークステージ２４０は、ワークステージ駆動機構２４５により駆動されることで基板１５０の位置を変更する。
マスクステージ２２０およびワークステージ２４０は、それぞれ、マスクステージ駆動機構２２５およびワークステージ駆動機構２４５により駆動され、マスクステージ２２０およびワークステージ２４０面に平行で互いに直交する２方向であるＸＹ方向に移動するとともに、ＸＹ平面に垂直な軸を中心としたθ方向に回転する。
アライメント顕微鏡２５０は、投影レンズ２３０とワークステージ２４０との間に挿入自在なものであり、例えば２個所に設けられているが図１２にはそのうちの１箇所のみが図示されている。アライメント顕微鏡２５０は、基板１５０がワークステージ２４０に載る前に投影レンズ２３０とワークステージ２４０との間に挿入され、つなぎマスク１７０（１８０）の位置を確認する為に、ワークステージ２４０のミラー２４１で反射されたマスクマーク１７２（１８２）の像を検出する。
マスクステージ２２０およびワークステージ２４０は、それぞれ、マスクステージ駆動機構２２５およびワークステージ駆動機構２４５により駆動され、マスクステージ２２０およびワークステージ２４０面に平行で互いに直交する２方向であるＸＹ方向に移動するとともに、ＸＹ平面に垂直な軸を中心としたθ方向に回転する。
アライメント顕微鏡２５０は、投影レンズ２３０とワークステージ２４０との間に挿入自在なものであり、例えば２個所に設けられているが図１２にはそのうちの１箇所のみが図示されている。アライメント顕微鏡２５０は、基板１５０がワークステージ２４０に載る前に投影レンズ２３０とワークステージ２４０との間に挿入され、つなぎマスク１７０（１８０）の位置を確認する為に、ワークステージ２４０のミラー２４１で反射されたマスクマーク１７２（１８２）の像を検出する。
また、アライメント顕微鏡２５０は、基板１５０がワークステージ２４０上に置かれ、つなぎパターン１７１（１８１）が基板１５０上に露光される前に、基板１５０と各チップ１６０の位置を確認する為に、基板１５０上のワークマーク１５１と、チップ１６０上のチップマーク１６２を検出する。検出後、アライメント顕微鏡２５０は、基板１５０上から退避する。
アライメント顕微鏡２５０は、ハーフミラー２５１と、複数のレンズ２５２、２５３と、ＣＣＤカメラ２５４を備えている。ハーフミラー２５１を介してアライメント顕微鏡２５０内に取り込まれたチップマーク１６２などの像光はレンズ２５２、２５３を経てＣＣＤカメラ２５４上に結像し、ＣＣＤカメラ２５４で受像されて受像データが制御部２６０に送られる。
アライメント顕微鏡２５０は、ハーフミラー２５１と、複数のレンズ２５２、２５３と、ＣＣＤカメラ２５４を備えている。ハーフミラー２５１を介してアライメント顕微鏡２５０内に取り込まれたチップマーク１６２などの像光はレンズ２５２、２５３を経てＣＣＤカメラ２５４上に結像し、ＣＣＤカメラ２５４で受像されて受像データが制御部２６０に送られる。
制御部２６０は、ＣＣＤカメラ２５４で受像した画像を処理して位置座標を求める画像処理部２６１と、チップマーク１６２などの位置座標から基板１５０に対するつなぎパターン１７１（１８１）の露光位置を決める演算部２６２と、位置座標情報などの各種パラメータを記憶する記憶部２６３と、基板１５０上におけるチップ１６０の設計位置を示す位置情報を登録する登録部２６４と、求められた露光位置に基板１５０などを位置合わせする位置合わせ制御部２６５を備えている。
演算部２６２により露光位置を決める工程は、本発明にいうつなぎ位置決定工程の一例に相当し、演算部２６２は本発明にいうつなぎ位置決定部の一例に相当する。露光位置を決める詳細な手順については後述する。
画像処理部２６１によって処理された画像や位置情報は、確認のためにモニタ２７０の画面に表示される。アライメント顕微鏡２５０と画像処理部２６１とを併せたものが、本発明にいう検出部の一例に相当する。
演算部２６２により露光位置を決める工程は、本発明にいうつなぎ位置決定工程の一例に相当し、演算部２６２は本発明にいうつなぎ位置決定部の一例に相当する。露光位置を決める詳細な手順については後述する。
画像処理部２６１によって処理された画像や位置情報は、確認のためにモニタ２７０の画面に表示される。アライメント顕微鏡２５０と画像処理部２６１とを併せたものが、本発明にいう検出部の一例に相当する。
登録部２６４に登録された位置情報は記憶部２６３に記憶される。この記憶部２６３が、本発明にいう記憶部の一例に相当する。
上述したマスクステージ駆動機構２２５およびワークステージ駆動機構２４５は、位置合わせ制御部２６５により制御され、マスクステージ２２０およびワークステージ２４０の双方あるいは一方を、演算部２６２によって決められた位置へと駆動する。これにより、つなぎマスク１７０（１８０）と基板１５０との位置関係がつなぎパターン１７１（１８１）の露光位置を実現する位置関係となる。そしてこの位置関係でつなぎパターン１７１（１８１）が基板１５０に露光される。露光は光照射装置２１０からワークステージ２４０に至る部分で実行され、光照射装置２１０とマスクステージ２２０と投影レンズ２３０とワークステージ２４０とを併せたものが、本発明にいう露光部の一例に相当する。
上述したマスクステージ駆動機構２２５およびワークステージ駆動機構２４５は、位置合わせ制御部２６５により制御され、マスクステージ２２０およびワークステージ２４０の双方あるいは一方を、演算部２６２によって決められた位置へと駆動する。これにより、つなぎマスク１７０（１８０）と基板１５０との位置関係がつなぎパターン１７１（１８１）の露光位置を実現する位置関係となる。そしてこの位置関係でつなぎパターン１７１（１８１）が基板１５０に露光される。露光は光照射装置２１０からワークステージ２４０に至る部分で実行され、光照射装置２１０とマスクステージ２２０と投影レンズ２３０とワークステージ２４０とを併せたものが、本発明にいう露光部の一例に相当する。
次に、基板１５０に対するつなぎパターン１７１（１８１）の露光位置を決める決定方法について説明する。
本実施形態では、電極１６１の具体的な位置や配線パターン１９１の具体的な形状を用いて露光位置を決めるのではなく、チップマーク１６２の検出位置などに基づいて露光位置を決める。
ここで、個々のチップマーク１６２や個々のマスクマーク１７２（１８２）などを互いに区別する表記方法を改めて定義する。
図１３は、実装されたチップ１６０が有するチップマーク１６２を示す図である。
基板１５０上に実装されている各チップ１６０に設けられた各チップマーク１６２を個々に区別する為に、ｉ番目のチップ１６０に設けられたｊ番目のチップマーク１６２をｔｉ，ｊと表記することとする。即ち、１番目(図１３の左側)のチップ１６０の２番目(図１３の下側)のチップマーク１６２はｔ１，２と表記し、２番目(図１３の右側)のチップ１６０の１番目(図１３の上側)のチップマーク１６２はｔ２，１と表記する。各チップマークｔｉ，ｊの具体的な位置は検出によって求められる。
本実施形態では、電極１６１の具体的な位置や配線パターン１９１の具体的な形状を用いて露光位置を決めるのではなく、チップマーク１６２の検出位置などに基づいて露光位置を決める。
ここで、個々のチップマーク１６２や個々のマスクマーク１７２（１８２）などを互いに区別する表記方法を改めて定義する。
図１３は、実装されたチップ１６０が有するチップマーク１６２を示す図である。
基板１５０上に実装されている各チップ１６０に設けられた各チップマーク１６２を個々に区別する為に、ｉ番目のチップ１６０に設けられたｊ番目のチップマーク１６２をｔｉ，ｊと表記することとする。即ち、１番目(図１３の左側)のチップ１６０の２番目(図１３の下側)のチップマーク１６２はｔ１，２と表記し、２番目(図１３の右側)のチップ１６０の１番目(図１３の上側)のチップマーク１６２はｔ２，１と表記する。各チップマークｔｉ，ｊの具体的な位置は検出によって求められる。
図１４は、理想的な位置にチップが存在する場合のチップマークを示す図である。
基板１５０上に設定された設計位置１５２にチップが理想的に載っている場合の各チップマークを個々に区別する為に、ｉ番目の設計位置１５２に在るチップに設けられたｊ番目のチップマーク１６２をｓｉ，ｊと表記することとする。即ち、１番目(図１４の左側)の設計位置１５２の２番目(図１４の下側)のチップマーク１６２はｓ１，２と表記し、２番目(図１４の右側)の設計位置１５２の１番目(図１４の上側)のチップマーク１６２はｓ２，１と表記する。各チップマークｓｉ，ｊの具体的な位置は、基板１５０のワークマーク１５１の検出位置と設計位置情報から算出される。
基板１５０上に設定された設計位置１５２にチップが理想的に載っている場合の各チップマークを個々に区別する為に、ｉ番目の設計位置１５２に在るチップに設けられたｊ番目のチップマーク１６２をｓｉ，ｊと表記することとする。即ち、１番目(図１４の左側)の設計位置１５２の２番目(図１４の下側)のチップマーク１６２はｓ１，２と表記し、２番目(図１４の右側)の設計位置１５２の１番目(図１４の上側)のチップマーク１６２はｓ２，１と表記する。各チップマークｓｉ，ｊの具体的な位置は、基板１５０のワークマーク１５１の検出位置と設計位置情報から算出される。
図１５は、基板に対して位置決めされる配線マスク１９０が有するマスクマーク１９２を示す図である。
ここでは配線マスク１９０上の各マスクマーク１９２は、設計位置にチップが理想的に載っている場合の各チップマークｓｉ，ｊと対応しており、配線マスク１９０が設計上の位置に配置されると各マスクマーク１９２が各チップマークｓｉ，ｊに１対１で重なる配置になっているものとする。なお、このようなマスクマーク１９２の配置は、配線パターン１９１やつなぎパターンの露光位置決定を説明するために便宜的に決められた配置である。実際の露光に使用される配線マスク１９０には、ワークマークなどとの位置関係が明確に決められている限り任意の箇所にマスクマーク１９２が配置可能である。
ここでは配線マスク１９０上の各マスクマーク１９２は、設計位置にチップが理想的に載っている場合の各チップマークｓｉ，ｊと対応しており、配線マスク１９０が設計上の位置に配置されると各マスクマーク１９２が各チップマークｓｉ，ｊに１対１で重なる配置になっているものとする。なお、このようなマスクマーク１９２の配置は、配線パターン１９１やつなぎパターンの露光位置決定を説明するために便宜的に決められた配置である。実際の露光に使用される配線マスク１９０には、ワークマークなどとの位置関係が明確に決められている限り任意の箇所にマスクマーク１９２が配置可能である。
各チップマークｓｉ，ｊに１対１で対応している各マスクマーク１９２を個々に区別する為に、ｉ番目の設計位置１５２に在るｊ番目のチップマークｓｉ，ｊに対応したマスクマーク１９２をｍｉ，ｊと表記することとする。即ち、１番目のチップの２番目のチップマークｓ１，２に対応した図の左下のマスクマーク１９２はｍ１，２と表記し、２番目のチップの１番目のチップマークｓ２，１に対応した図の右上のマスクマーク１９２はｍ２，１と表記する。各マスクマークｍｉ，ｊの具体的な位置は、つなぎパターンの露光位置とともに算出される。
図１６は、つなぎマスクが有するマスクマークを示す図である。
各つなぎマスク１７０、１８０は、基板上に配置される各チップに対応しており、各つなぎマスク１７０、１８０上の各マスクマーク１７２、１８２は、つなぎパターン１７１、１８１がチップの電極に完全に重なった場合にチップマークｓ１，２と１対１で重なる配置になっているものとする。なお、このようなマスクマーク１７２、１８２の配置も、配線パターンやつなぎパターン１７１、１８１の露光位置決定を説明するために便宜的に決められた配置である。実際の露光に使用されるつなぎマスク１７０、１８０には、ワークマークなどとの位置関係が明確に決められている限り任意の箇所にマスクマーク１７２、１８２が配置可能である。
各つなぎマスク１７０、１８０は、基板上に配置される各チップに対応しており、各つなぎマスク１７０、１８０上の各マスクマーク１７２、１８２は、つなぎパターン１７１、１８１がチップの電極に完全に重なった場合にチップマークｓ１，２と１対１で重なる配置になっているものとする。なお、このようなマスクマーク１７２、１８２の配置も、配線パターンやつなぎパターン１７１、１８１の露光位置決定を説明するために便宜的に決められた配置である。実際の露光に使用されるつなぎマスク１７０、１８０には、ワークマークなどとの位置関係が明確に決められている限り任意の箇所にマスクマーク１７２、１８２が配置可能である。
各マスクマーク１７２、１８２を個々に区別する為に、ｉ番目のチップのｊ番目のチップマークｓｉ，ｊに対応したマスクマーク１７２、１８２をｐｉ，ｊと表記することとする。即ち、１番目のチップの２番目のチップマークｓ１，２に対応した図の左下のマスクマーク１７２はｐ１，２と表記し、２番目のチップの１番目のチップマークｓ２，１に対応した図の右上のマスクマーク１８２はｐ２，１と表記する。各マスクマークｐｉ，ｊの具体的な位置は、検出された各チップマークｔｉ，ｊの位置などから算出される。
上記説明した定義によれば、実際のチップマークｔｉ，ｊと、理想位置のチップマークｓｉ，ｊと、配線マスクのマスクマークｍｉ，ｊと、つなぎマスクのマスクマークｐｉ，ｊは、添え字ｉ，ｊが一致しているマーク同士が互いに対応していることが分かる。
上記説明した定義によれば、実際のチップマークｔｉ，ｊと、理想位置のチップマークｓｉ，ｊと、配線マスクのマスクマークｍｉ，ｊと、つなぎマスクのマスクマークｐｉ，ｊは、添え字ｉ，ｊが一致しているマーク同士が互いに対応していることが分かる。
次に、上記のように定義された表記に基づいて、マーク間距離を以下のように定義する。
ｉ番目のチップのｊ番目の実際のチップマークｔｉ，ｊと、配線マスクのマスクマークｍｉ，ｊとのマーク間距離はｒｉ，ｊと定義する。例えば、１番目のチップの１番目のマークであればｒ１，１は、ワークマークｔ１，１とマスクマークｍ１，１の距離になる。
ｉ番目のチップのｊ番目の理想位置のチップマークｓｉ，ｊと、配線マスクのマスクマークｍｉ，ｊとのマーク間距離はｗｉ，ｊと定義する。
また、ｉ番目のチップのｊ番目の実際のチップマークｔｉ，ｊと、つなぎマスクのマスクマークｐｉ，ｊとのマーク間距離はｕｉ，ｊと定義し、つなぎマスクのマスクマークｐｉ，ｊと、配線マスクのマスクマークｍｉ，ｊとのマーク間距離はｖｉ，ｊと定義する。
このような定義を用いて、まず、つなぎパターン無しで各チップの電極を配線パターンで接続可能な条件について考察する。
基板上に実際に載った各チップに対して配線マスクを最適に位置合わせする場合は、以下の式（１）の値を最小にすればよい。
ｉ番目のチップのｊ番目の実際のチップマークｔｉ，ｊと、配線マスクのマスクマークｍｉ，ｊとのマーク間距離はｒｉ，ｊと定義する。例えば、１番目のチップの１番目のマークであればｒ１，１は、ワークマークｔ１，１とマスクマークｍ１，１の距離になる。
ｉ番目のチップのｊ番目の理想位置のチップマークｓｉ，ｊと、配線マスクのマスクマークｍｉ，ｊとのマーク間距離はｗｉ，ｊと定義する。
また、ｉ番目のチップのｊ番目の実際のチップマークｔｉ，ｊと、つなぎマスクのマスクマークｐｉ，ｊとのマーク間距離はｕｉ，ｊと定義し、つなぎマスクのマスクマークｐｉ，ｊと、配線マスクのマスクマークｍｉ，ｊとのマーク間距離はｖｉ，ｊと定義する。
このような定義を用いて、まず、つなぎパターン無しで各チップの電極を配線パターンで接続可能な条件について考察する。
基板上に実際に載った各チップに対して配線マスクを最適に位置合わせする場合は、以下の式（１）の値を最小にすればよい。
ここでｔｏｌｒは、ユーザから与えられるパラメータであり、チップマークｔｉ，ｊに対してマスクマークｍｉ，ｊがずれても配線が電極に届く許容値である。このｔｏｌｒの具体的な値は、電極（パッド）の径や配線の太さなどから求められているものとする。また、本来ならばｔｏｌｒはチップ毎に異なる値が与えられ得るものであるがここでは説明の簡便のため、全チップに共通の値が与えられているものとする。
式（２）の条件を満たしながら式（１）の値が最小値となるように配線マスクの位置を求めると、電極と配線パターンが接続される位置関係が得られることになる。そのような位置関係を演繹的に算出するためには、以下の式（３）を用いる。
式（２）の条件を満たしながら式（１）の値が最小値となるように配線マスクの位置を求めると、電極と配線パターンが接続される位置関係が得られることになる。そのような位置関係を演繹的に算出するためには、以下の式（３）を用いる。
ここでαは、配線マスクの位置が設計上の位置からずれたズレ量に相当する変数である。この式（３）は、最大のｒｉ，ｊ＝ｔｏｌｒという条件下でαについて演繹的に解く事ができるが、α≦１を満たす解が存在していれば、電極と配線パターンが接続される現実的な位置関係が存在することになる。つまり、そのような解のαに相当する露光位置で配線パターンの露光を行えば電極と配線パターンが接続されることになる。
このような解法を、つなぎパターンを用いる場合に拡張すると、以下の式（４）と式（５）が得られる。
このような解法を、つなぎパターンを用いる場合に拡張すると、以下の式（４）と式（５）が得られる。
ここで、ｔｏｌｕおよびｔｏｌｖは、ユーザから与えられるパラメータであり、チップマークｔｉ，ｊおよびマスクマークｍｉ，ｊに対してつなぎマスクのマスクマークｐｉ，ｊがずれてもつなぎパターンが配線および電極に届く許容値である。
上記の式（４）を、最大のｕｉ，ｊ＝ｔｏｌｕかつ最大のｖｉ，ｊ＝ｔｏｌｖという条件下でαおよびβについて解き、α＋β≦１を満たす解が存在していれば、つなぎパターンを介して電極と配線パターンが接続される現実的な位置関係が存在することになる。つまり、そのような解のαおよびβに相当する露光位置でつなぎパターンおよび配線パターンの露光を行えばつなぎパターンを介して電極と配線パターンが接続されることになる。
図１２に示す制御部２６０の演算部２６２では、このような解法によって露光位置が算出される。
さらに、上述した解法を、つなぎパターンを複数回用いる場合に拡張する事も出来る。この場合は、以下の式（６）と式（７）が得られる。
上記の式（４）を、最大のｕｉ，ｊ＝ｔｏｌｕかつ最大のｖｉ，ｊ＝ｔｏｌｖという条件下でαおよびβについて解き、α＋β≦１を満たす解が存在していれば、つなぎパターンを介して電極と配線パターンが接続される現実的な位置関係が存在することになる。つまり、そのような解のαおよびβに相当する露光位置でつなぎパターンおよび配線パターンの露光を行えばつなぎパターンを介して電極と配線パターンが接続されることになる。
図１２に示す制御部２６０の演算部２６２では、このような解法によって露光位置が算出される。
さらに、上述した解法を、つなぎパターンを複数回用いる場合に拡張する事も出来る。この場合は、以下の式（６）と式（７）が得られる。
ここで、ｕｉ，ｊ，ｋは、ｉ番目のチップのｊ番目の実際のチップマークｔｉ，ｊと、ｋ番目のつなぎマスクのマスクマークｐｉ，ｊ，ｋとのマーク間距離であり、ｖｉ，ｊ，ｋは、ｋ番目のつなぎマスクのマスクマークｐｉ，ｊ，ｋと配線マスクのマスクマークｍｉ，ｊとのマーク間距離である。
このような式（６）および式（７）も上記同様に解くことが出来る。
チップがワーク(基板)にマウントされる精度と、電極と配線とをつなぐのに必要な重ね合わせ精度が分かっていれば、つなぎパターンが最大で何層必要であるか（つなぎパターンを最大で何回形成すればよいか）は経験的にわかるはずであるから、つなぎパターンの層を実際のマウント位置に関わらず常にその層数分形成してもよい。
あるいは、露光装置でチップマークとワークマークを検出することで実際のマウント精度が得られるので、そのように得られたマウント精度に応じてつなぎパターンが何層必要か（つなぎパターンを何回形成するか）を演算し、その層数だけつなぎパターンを露光形成するようにしてもよい。
なお、つなぎパターンは、他の配線や他の電極と短絡しない位置に形成しなければならない。また、チップのマウントがあまりにも大きな位置ずれを生じていた場合、電極と配線端部の中間位置につなぎパターンを形成しても、両者を接続できない場合もある。これらについては、露光装置を以下のように制御することで対応する。
このような式（６）および式（７）も上記同様に解くことが出来る。
チップがワーク(基板)にマウントされる精度と、電極と配線とをつなぐのに必要な重ね合わせ精度が分かっていれば、つなぎパターンが最大で何層必要であるか（つなぎパターンを最大で何回形成すればよいか）は経験的にわかるはずであるから、つなぎパターンの層を実際のマウント位置に関わらず常にその層数分形成してもよい。
あるいは、露光装置でチップマークとワークマークを検出することで実際のマウント精度が得られるので、そのように得られたマウント精度に応じてつなぎパターンが何層必要か（つなぎパターンを何回形成するか）を演算し、その層数だけつなぎパターンを露光形成するようにしてもよい。
なお、つなぎパターンは、他の配線や他の電極と短絡しない位置に形成しなければならない。また、チップのマウントがあまりにも大きな位置ずれを生じていた場合、電極と配線端部の中間位置につなぎパターンを形成しても、両者を接続できない場合もある。これらについては、露光装置を以下のように制御することで対応する。
電極の径の大きさ、配線端部の位置、つなぎパターンの径の大きさはあらかじめ設定されており既知のものであるので、図１２に示す露光装置１２３の制御部２６０の記憶部２６３に記憶させておく。そして、露光装置１２３がチップマークを検出したら演算部２６２で電極の位置座標を演算する。さらに、記憶しておいた上記情報に基づいて、形成するつなぎパターンで電極と配線端部とを接続できるかを演算し、つなぎパターンを形成した際に他の電極や配線と短絡しないかも演算する。これらの演算により、つなぎパターンを形成しても電極と配線端部とを接続できない、あるいはつなぎパターンを形成すると他の電極や配線と短絡するといった結果が得られた場合は、制御部２６０は、露光動作を停止し、その旨を示す信号(警告メッセージなど)をモニタ２７０に表示する。
なお、上記説明では、配線パターンの露光位置を設計位置からずらすとともにつなぎパターンを形成する例を示したが、本発明では、配線パターンの露光位置は設計位置からずらさずに、つなぎパターンの形成のみで電極と配線とを接続してもよい。この場合、式（４）、式（６）においてｗｉ，ｊ＝０、かつβ＝１−αとなる。
また、上記説明では、つなぎパターンとして、マウントの誤差で離れてしまった配線パターンと電極とを繋ぐための専用のつなぎパターンを例示したが、本発明にいうつなぎパターンは、例えば層の高さを合わせるためなどの他の目的で配線パターンと電極との間に設けられている中間のパターンを、チップの搭載位置に基づいて決められた箇所につなぎパターンとして形成したものであってもよい。
また、上記説明では、つなぎパターンとして、マウントの誤差で離れてしまった配線パターンと電極とを繋ぐための専用のつなぎパターンを例示したが、本発明にいうつなぎパターンは、例えば層の高さを合わせるためなどの他の目的で配線パターンと電極との間に設けられている中間のパターンを、チップの搭載位置に基づいて決められた箇所につなぎパターンとして形成したものであってもよい。
１００…基板製造システム、１１０…マウント装置、１２０…つなぎパターン形成部、１３０…配線パターン形成部、１２３…露光装置、１５０…基板、１６０…チップ、１７０，１８０…つなぎマスク、１９０…配線マスク
Claims (4)
- 基板上に搭載されたチップの搭載位置を検出する検出部と、
前記基板に対する前記チップの設計位置を記憶した記憶部と、
前記搭載位置および前記設計位置に基づいて、前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンの形成位置を決めるつなぎ位置決定部と、
前記形成位置に前記つなぎパターンを露光する露光部と、
を備え、
前記露光部が、前記つなぎパターンのマスクを前記形成位置に位置合わせして該つなぎパターンを露光するものであることを特徴とする露光装置。 - 基板上にチップを搭載する搭載装置と、
前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンを、前記基板上における該チップの搭載位置と該基板に対する該チップの設計位置とに基づいて決定した形成位置に形成するつなぎパターン形成部と、
前記基板上に前記配線パターンを形成する配線パターン形成部と、
を備え、
前記露光部が、前記つなぎパターンのマスクを前記形成位置に位置合わせして該つなぎパターンを露光するものであることを特徴とする基板製造システム。 - 基板上に搭載されたチップの搭載位置を検出する検出工程と、
前記基板に対する前記チップの設計位置および前記搭載位置に基づいて、前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンの形成位置を決めるつなぎ位置決定工程と、
前記形成位置に前記つなぎパターンを露光する露光工程と、
を有し、
前記露光工程が、前記つなぎパターンのマスクを前記形成位置に位置合わせして該つなぎパターンを露光する工程であることを特徴とする露光方法。 - 基板上にチップを搭載する搭載工程と、
前記チップの電極と、該電極に接続される配線パターンとを繋ぐつなぎパターンを、前記基板上における該チップの搭載位置と該基板に対する該チップの設計位置とに基づいて決定した形成位置に形成するつなぎパターン形成工程と、
前記基板上に前記配線パターンを形成する配線パターン形成工程と、
を有し、
前記つなぎパターン形成工程が、前記つなぎパターンのマスクを前記形成位置に位置合わせして該つなぎパターンを露光して形成する工程であることを特徴とする基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015222527A JP6601173B2 (ja) | 2015-11-12 | 2015-11-12 | 露光装置、基板製造システム、露光方法、および基板製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015222527A JP6601173B2 (ja) | 2015-11-12 | 2015-11-12 | 露光装置、基板製造システム、露光方法、および基板製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017090747A JP2017090747A (ja) | 2017-05-25 |
| JP6601173B2 true JP6601173B2 (ja) | 2019-11-06 |
Family
ID=58768612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015222527A Active JP6601173B2 (ja) | 2015-11-12 | 2015-11-12 | 露光装置、基板製造システム、露光方法、および基板製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6601173B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114326336B (zh) * | 2021-11-19 | 2024-03-22 | 无锡中微晶园电子有限公司 | 一种大尺寸芯片曝光方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3102549B2 (ja) * | 1995-07-17 | 2000-10-23 | 株式会社日立製作所 | 多層配線回路基板並びにその生産方法及び生産システム |
| JP3258312B2 (ja) * | 2000-01-01 | 2002-02-18 | 株式会社日立製作所 | 厚膜薄膜混成多層配線基板の製造システム |
| JP3827572B2 (ja) * | 2001-12-14 | 2006-09-27 | 株式会社ルネサステクノロジ | マルチチップモジュールの製造方法 |
| JP2006209019A (ja) * | 2005-01-31 | 2006-08-10 | Fujitsu Ltd | 配線接続方法、レチクル、及び半導体装置 |
| JP2007199225A (ja) * | 2006-01-25 | 2007-08-09 | Cmk Corp | 露光システム及び部品内蔵型プリント配線板の製造方法 |
| JP2007207880A (ja) * | 2006-01-31 | 2007-08-16 | Cmk Corp | 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 |
| JP5637771B2 (ja) * | 2010-08-17 | 2014-12-10 | 株式会社Ｓｃｒｅｅｎホールディングス | 直接描画方法および直接描画装置 |
| JP5779145B2 (ja) * | 2012-06-28 | 2015-09-16 | 株式会社Ｓｃｒｅｅｎホールディングス | 配線データの生成装置、生成方法、そのプログラム、および描画装置 |
-
2015
- 2015-11-12 JP JP2015222527A patent/JP6601173B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017090747A (ja) | 2017-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6174487B2 (ja) | ワークピース上にパターンを生成するための方法および装置 | |
| US8530120B2 (en) | Method and apparatus for performing pattern reconnection after individual or multipart alignment | |
| WO2009122529A1 (ja) | 面状体のアライメント装置、製造装置、面状体のアライメント方法及び製造方法 | |
| TWI328991B (en) | Manufacturing method of wiring substrate | |
| JP2010162559A (ja) | レーザ加工方法および加工装置並びに被加工物 | |
| JP2008221299A (ja) | レーザ加工装置 | |
| JP2009058905A (ja) | レーザ直接描画装置および描画方法 | |
| JP5533769B2 (ja) | マスクとワークの位置合せ方法 | |
| JP6730851B2 (ja) | 決定方法、形成方法、プログラム、および物品の製造方法 | |
| JP6601173B2 (ja) | 露光装置、基板製造システム、露光方法、および基板製造方法 | |
| JP2011077289A (ja) | 基板位置決め方法 | |
| CN103926797B (zh) | 一种用于光刻装置的双面套刻***及方法 | |
| JP5538049B2 (ja) | フォトマスクと基材との位置合わせ方法および配線回路基板の製造方法 | |
| JP5903426B2 (ja) | 位置合わせ装置及びその位置合わせ装置を備える露光装置 | |
| JP2022131602A (ja) | 検出装置、検出方法、プログラム、リソグラフィ装置、および物品製造方法 | |
| TW202230038A (zh) | 配線資料生成裝置、描繪系統以及配線資料生成方法 | |
| JP2012209284A (ja) | 配線基板の製造方法 | |
| JP2007208034A (ja) | 位置決め装置 | |
| JP5839398B2 (ja) | 露光装置及び露光方法 | |
| WO2023105874A1 (ja) | 露光方法および露光システム | |
| JP4603451B2 (ja) | 直接描画装置 | |
| JP2004296804A (ja) | 多層回路配線板及びその製造方法 | |
| JP2006173575A (ja) | 配線基板および配線基板の位置合わせ方法 | |
| JP2009246271A (ja) | 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190923 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6601173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |