JP6573764B2 - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
JP6573764B2
JP6573764B2 JP2015019137A JP2015019137A JP6573764B2 JP 6573764 B2 JP6573764 B2 JP 6573764B2 JP 2015019137 A JP2015019137 A JP 2015019137A JP 2015019137 A JP2015019137 A JP 2015019137A JP 6573764 B2 JP6573764 B2 JP 6573764B2
Authority
JP
Japan
Prior art keywords
data
field
transmission
source drive
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015019137A
Other languages
English (en)
Other versions
JP2015161946A (ja
Inventor
▲ウォン▼太 崔
▲ウォン▼太 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2015161946A publication Critical patent/JP2015161946A/ja
Application granted granted Critical
Publication of JP6573764B2 publication Critical patent/JP6573764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0278Details of driving circuits arranged to drive both scan and data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、表示装置及びその駆動方法に関する。
情報化社会が発展するにつれて画像を表示するための表示装置に対する要求が多様な形態で増加している。このため、最近には、陰極線管(Cathode Ray Tube)の短所である重さと体積を減らすことができる各種平板表示装置(Flat Panel Display、FPD)が開発及び市販されている。例えば、 液晶表示装置(Liquid Crystal Display:LCD)、プラズマ表示パネル(Plasma Display Panel:PDP)、及び有機電界発光表示装置(Organic Light EmITting Display:OLED)などが活用されている。
表示装置は、アクティブ領域に形成された多数の画素を含んで画像を表示する表示パネルと、表示パネルを駆動するための表示パネル駆動部とを含む。表示パネル駆動部は、表示パネルの画素らにデータ電圧を供給するソースドライブICを含むデータ駆動部、データ電圧が供給される画素らを選択するために走査信号を供給する走査駆動部、及びデータ駆動部と走査駆動部の動作タイミングを制御するタイミング制御部を含む。
タイミング制御部は、少なくとも一対のデータ伝送ラインを利用してデータ駆動部のソースドライブICそれぞれにデジタルビデオデータを伝送する。一方、ソースドライブICは、所定のセンシングラインを通じて表示パネルの情報をセンシングすることができる。ソースドライブICがセンシングした表示パネルの情報をタイミング制御部に伝送する場合、タイミング制御部は、表示パネルの情報を利用して表示パネルの状態を分析し、分析した結果に応じてデジタルビデオデータを変換することで、画質を改善することができる。
しかし、このためにはソースドライブICが所定のデータをタイミング制御部に伝送するための他のデータ伝送ラインが必要である。また、他のデータ伝送ラインが加えられる場合、ノイズが増加して消費電力が増加するというような問題がある。また、他のデータ伝送ラインが加えられる場合、表示パネルの非表示領域の面積が広くなるというような問題がある。また、表示パネルの非表示領域の面積増加は、最近の趨勢である表示装置のスリム化を難しくする。
したがって、本発明は、上記の問題を解決するために案出されたもので、その目的は、タイミング制御部とソースドライブICが、一対のデータ伝送ラインを利用して両方向へデータを取り交わすことができる表示装置及びその駆動方法を提供することである。
上記目的を果たすための本発明の一実施例による表示装置は、データ線と走査線との交差領域に形成される画素らを含む表示パネルと、前記走査線に走査信号を供給する走査駆動部と、デジタルビデオデータを前記データ電圧に変換して前記データ線に供給する少なくとも一つのソースドライブICと、前記ソースドライブICに前記デジタルビデオデータを伝送し、前記走査駆動部と前記ソースドライブICの駆動タイミングを制御するタイミング制御部を具備し、前記ソースドライブICの送信端子と受信端子は、それぞれの伝送ラインの一端が前記ソースドライブICの送信端子と受信端子に接続され他端が前記タイミング制御部の送信端子と受信端子に接続される一対の伝送ラインを通じて前記タイミング制御部のいずれか一つの送信端子と受信端子とに接続され、前記タイミング制御部は、あらかじめ定義されたプロトコルの第1伝送期間の間、前記一対の伝送ラインを通じて前記ソースドライブICに前記デジタルビデオデータを伝送し、前記ソースドライブICは、前記プロトコルの第2伝送期間の間、前記一対の伝送ラインを通じて前記タイミング制御部に前記表示パネルに形成されたセンサーからセンシングしたアナログ値を変換した第1デジタルデータを伝送し、前記第1デジタルデータは前記表示パネル内の温度、前記表示パネルに加えられる圧力、前記表示パネルの勾配程度についての情報の内の少なくとも一つを含み、前記第2伝送期間は、第1トレーニングフィールド、同期化フィールド、第2配列フィールド、第2データフィールド、及び第2伝送終了フィールドを含み、前記ソースドライブICは、前記第1トレーニングフィールドに所定のクロックを伝送し、前記同期化フィールドに複数のソースドライブICを同期化するための同期クロックを伝送し、前記第2配列フィールドに前記第1デジタルデータの配列情報を伝送し、前記第2データフィールドに前記第1デジタルデータを伝送し、前記第2伝送終了フィールドに前記第1デジタルデータの伝送終了情報を伝送することを特徴とする。
また、本発明の実施例による表示装置の駆動方法は、データ線と走査線との交差領域に形成される画素らを含む表示パネルを具備する表示装置の駆動方法において、走査駆動部を利用して前記走査線に走査信号を供給する第1段階と、少なくとも一つのソースドライブICを利用してデジタルビデオデータをデータ電圧に変換して前記データ線に供給する第2段階と、あらかじめ定義されたプロトコルの第1伝送期間の間、タイミング制御部を利用して前記ソースドライブICに前記デジタルビデオデータを伝送し、前記走査駆動部と前記ソースドライブICの駆動タイミングを制御する第3段階と、前記プロトコルの第2伝送期間の間、前記ソースドライブICを利用してタイミング制御部に前記表示パネルに形成されたセンサーからセンシングしたアナログ値を変換した第1デジタルデータを伝送する第4段階とを含み、前記ソースドライブICの送信端子と受信端子は、それぞれの伝送ラインの一端が前記ソースドライブICの送信端子と受信端子に接続され他端が前記タイミング制御部の送信端子と受信端子に接続される一対の伝送ラインを通じて前記タイミング制御部のいずれか一つの送信端子と受信端子に接続され、前記第1デジタルデータは前記表示パネル内の温度、前記表示パネルに加えられる圧力、前記表示パネルの勾配程度についての情報の内の少なくとも一つを含み、前記第2伝送期間は、第1トレーニングフィールド、同期化フィールド、第2配列フィールド、第2データフィールド、及び第2伝送終了フィールドを含み、前記第4段階は、前記ソースドライブICが、前記第1トレーニングフィールドに所定のクロックを伝送する段階と、前記同期化フィールドに複数のソースドライブICを同期化するための同期クロックを伝送する段階と、前記第2配列フィールドに前記第1デジタルデータの配列情報を伝送する段階と、前記第2データフィールドに前記第1デジタルデータを伝送する段階と、前記第2伝送終了フィールドに前記第1デジタルデータの伝送終了情報を伝送する段階とを含むことを特徴とする。
以上のように、本発明の実施例によれば、一つのプロトコルを時分割してタイミング制御部がソースドライブICにデジタルビデオデータを伝送し、ソースドライブICがタイミング制御部に第1デジタルデータを伝送することができるので、タイミング制御部とソースドライブICが一対の伝送ラインを利用して高速で両方向へ第1デジタルデータを取り交わすことができるという功を奏する。また、本発明の実施例によれば、タイミング制御部が第1デジタルデータを分析して得られた結果に応じてデジタルビデオデータに所定のアルゴリズムを適用するので、画質を改善することができるという功を奏する。
本発明の実施例による表示装置を示すブロック図である。 図1のタイミング制御部とソースドライブICとを詳しく示す図面である。 図2のいずれか一つのソースドライブICの送信及び受信端子とそれらに接続されたタイミング制御部のいずれか一つの伝送端子及び受信端子を詳しく示す図面である。 表示装置に電源が印加された時、タイミング制御部のデジタルビデオデータとソースドライブICのデータ伝送タイミングを示す図面である。 本発明の第1実施例によるプロトコルを示す図面である。 本発明の第2実施例によるプロトコルを示す図面である。
以下添付された図面を参照して本発明による好ましい実施例について詳しく説明する。明細書全体にかけて同一の参照番号は、実質的に同一の構成要素を意味する。以下の説明で、本発明に係わる公知機能あるいは構成についての具体的な説明が本発明の要旨を不要に不鮮明にすることがあると判断される場合、その詳細な説明を略する。以下の説明で使われる構成要素の名称は、明細書作成の容易さを考慮して選択されたものであり、実際製品の部品名称とは異なる場合がある。
図1は、本発明の実施例による表示装置を示すブロック図である。本発明の実施例による表示装置は、液晶表示装置、電界放出表示装置、プラズマディスプレイパネル、有機電界発光表示装置などの表示装置で具現することができる。本発明は以下の実施例では表示装置が有機電界発光表示装置で具現されたものを中心に例示したが、これに限定されるものではない。
図1を参照すれば、本発明の実施例による表示装置は、表示パネル10、走査駆動部20、データ駆動部30、タイミング制御部40などを含む。
表示パネル10の下部基板にはデータ線D1〜Dm(mは2以上の自然数)と走査線S1〜Sn(nは2以上の自然数)が互いに交差するように形成される。表示パネル10の下部基板にはデータ線D1〜Dmと走査線S1〜Snとの交差領域にマトリックス形態で配置された画素Pらを含む画素アレイPAが形成される。
画素Pらそれぞれは、走査トランジスター、駆動トランジスター、有機発光ダイオード、及びキャパシターを含む。走査トランジスターは、第k(kは1≦k≦nを満足する自然数)走査線の走査信号に応答し、第j(jは1≦j≦mを満足する自然数)データ線のデータ電圧を画素Pに供給する。駆動トランジスターは、ゲート電極の電圧によってドレイン−ソース間の電流を有機発光ダイオードに供給する。有機発光ダイオードは、駆動トランジスターのドレイン−ソース間の電流によって発光する。キャパシターは、駆動トランジスターのゲート電極の電圧を所定の期間の間維持する。
また、表示パネル10の下部基板には、データ線D1〜Dmと並ぶようなセンシングラインがさらに形成されることができる。図1では、説明の便宜のためにセンシングラインを図示しなかったことに注意しなければならない。センシングラインそれぞれの一端は、データ駆動部30のソースドライブICに接続されることができる。
センシングラインそれぞれの他端は、画素Pらに接続されることができる。この場合、データ駆動部30のソースドライブICは、画素Pの有機発光ダイオードに流れる電流または駆動トランジスターのドレイン−ソース間電流などのアナログ値をセンシングラインを通じてセンシングすることができる。
また、センシングラインそれぞれの他端は、表示パネル10に形成された少なくとも一つのセンサーに接続されることができる。センサーは、表示パネル10内の温度を感知する温度センサー、圧力を感知する圧力センサー、表示パネル10の勾配を感知する勾配センサーなどで具現されることができる。この場合、データ駆動部30のソースドライブICは、センサーから感知されたアナログ値をセンシングラインそれぞれを通じてセンシングすることができる。
走査駆動部20は、タイミング制御部40の走査タイミング制御信号SCSによって表示パネル10の走査線S1〜Snそれぞれに走査信号を供給する。走査駆動部20は、表示パネル10の走査線S1〜Snに走査信号を順次に供給することができる。走査駆動部20は、順次に出力信号を発生するシフトレジスター、シフトレジスターの出力信号を画素のトランジスター駆動に適するスイング幅に変換するためのレベルシフタ、及び出力バッファーなどを含むことができる。
走査駆動部20は、図1のように画素アレイPAの一側面に形成されることができる。しかし、これに限定されず、走査駆動部20は、画素アレイPAの両側面に形成されることもできる。走査駆動部20は、ゲートドライブIC(integrated circuIT)らをCOG(chip on glass)工程で表示パネル10の下部基板に接着されることができる。または、走査駆動部20は、GIP(Gate Drive IC in Panel)方式で画素アレイPAと同時に表示パネル10の下部基板に直接形成されることができる。
または、走査駆動部20は、TCP(tape carrier package)上に実装されることができ、TAB(tape automated bonding)工程によって表示パネル10の下部基板に接合されることができる。
データ駆動部30は、少なくとも一つのソースドライブICを含む。ソースドライブICは、タイミング制御部40からデジタルビデオデータDVDとデータタイミング制御信号DCSの入力を受ける。ソースドライブICは、タイミング制御部40のデータタイミング制御信号DCSによってデジタルビデオデータDVDをアナログデータ電圧に変換して表示パネル10のデータ線D1〜Dmに供給する。その結果、走査信号によって選択された画素らそれぞれにデータ電圧が供給される。
また、ソースドライブICは、センシングラインそれぞれを通じてセンシングしたアナログ値を第1デジタルデータDD1に変換するアナログデジタルコンバータを含むことができる。または、センシングラインそれぞれを通じてセンシングしたアナログ値を第1デジタルデータDD1に変換するアナログデジタルコンバータが表示パネル10に形成されることができる。この場合、アナログデジタルコンバータは、第1デジタルデータDD1をソースドライブICに供給する。
タイミング制御部40は、LVDS(Low Voltage Differential Signaling)インターフェース、TMDS(TRANSITion Minimized Differential Signaling)インターフェースなどのインターフェースを通じてホストシステム(図示せず)からデジタルビデオデータDVDの入力を受ける。また、タイミング制御部40は、垂直同期信号、水平同期信号、データイネーブル信号、ドットクロックなどを含むタイミング信号の入力を受ける。
タイミング制御部40は、タイミング信号に基づいてデータ駆動部30の動作タイミングを制御するためのデータタイミング制御信号DCSと、走査駆動部20の動作タイミングを制御するための走査タイミング制御信号SCSとを発生する。タイミング制御部40は、走査タイミング制御信号SCSを走査駆動部20に出力する。タイミング制御部40は、デジタルビデオデータDVDとデータタイミング制御信号DCSとをデータ駆動部30に出力する。
タイミング制御部40は、ソースドライブIC31から第1デジタルデータDD1の供給を受ける。第1デジタルデータDD1は、画素Pの有機発光ダイオードに流れる電流または駆動トランジスターのドレイン−ソース間の電流、表示パネル10内の温度、表示パネル10に加えられる圧力、表示パネル10の勾配程度などについての情報を含むことができる。この場合、タイミング制御部40は、第1デジタルデータDD1を分析して得られた結果に応じてデジタルビデオデータDVDに所定のアルゴリズムを適用することができる。その結果、本発明の実施例は画質を改善することができる。
図2は、図1のタイミング制御部とソースドライブICとを詳しく示す図面である。図2では、説明の便宜のためにソースドライブIC31らそれぞれに接続されたデータ線D1〜Dmを省略した。また、図2では、データ駆動部30が8個のソースドライブICらを含むことを例示したが、これに限定されず、データ駆動部30は、少なくとも一つのソースドライブICを含むことができる。また、図2では、デジタルビデオデータDVDが伝送されるデータ伝送ラインのみを例示しており、データタイミング制御信号DCSが伝送される信号ラインは省略した。
図2を参照すれば、ソースドライブIC31は、軟性フィルムFF上に実装される。軟性フィルムFFは、COF(chip on film)であり得る。軟性フィルムFFは、表示パネル10の下部基板とソース印刷回路ボード(source printed circuIT board、SPCB)に接着されることができる。一方、図2では、ソースドライブIC31が軟性フィルムFF上に実装されたことを中心に説明したが、これに限定されるものではない。すなわち、ソースドライブIC31は、COG工程で表示パネル10の下部基板に直接接着されることもできる。
タイミング制御部40は、コントロール印刷回路ボード(controlprinted circuIT board、CPCB)上に実装される。コントロール印刷回路ボードCPCBは、軟性ケーブルFCを通じてソース印刷回路ボードSPCBに連結される。軟性ケーブルFCは、軟性印刷回路(flexible printed circuIT、FPC)であり得る。
タイミング制御部40は、ソースドライブIC31と一対の伝送ラインPTLを通じて接続される。一対の伝送ラインPTLは第1及び第2伝送ラインTL1、TL2を含む。一対の伝送ラインPTLの一端は、いずれか一つのソースドライブIC30の送信及び受信端子に接続され、軟性フィルムFF、ソース印刷回路ボードSPCB、軟性ケーブルFC、コントロール印刷回路ボードCPCBを経由し、他端はタイミング制御部40のいずれか一つの送信及び受信端子に接続される。
タイミング制御部40は、ソースドライブIC31の個数だけの一対の伝送ラインPTLを含む。例えば、図2のように8個のソースドライブIC31らとタイミング制御部40を接続するためには、8個の一対の伝送ラインPTLらが必要である。このために、タイミング制御部40は、8個の一対の伝送ラインPTLらと接続される8個の送信及び受信端子を必要とする。
以下では、図3を結付して、いずれか一つのソースドライブICの送信及び受信端子とそれらに接続されたタイミング制御部40のいずれか一つの送信及び受信端子について詳しく説明する。
図3は、図2のいずれか一つのソースドライブICの送信及び受信端子と、それらに接続されたタイミング制御部のいずれか一つの送信及び受信端子とを詳しく示す図面である。図3では、説明の便宜のためにいずれか一つのソースドライブIC31の送信端子Tx1と受信端子Rx1、タイミング制御部40のいずれか一つの送信端子Tx2と受信端子Rx2、及びそれらに接続された一対の伝送ラインPTLのみを図示した。
図3を参照すれば、一対の伝送ラインPTLの第1伝送ラインTL1の一端は、ソースドライブIC31の送信端子Tx1と受信端子Rx1に接続され、他端はタイミング制御部40のいずれか一つの送信端子Tx2と受信端子Rx2に接続される。また、一対の伝送ラインPTLの第2伝送ラインTL2の一端は、ソースドライブIC31の送信端子Tx1と受信端子Rx1に接続され、他端はタイミング制御部40のいずれか一つの送信端子Tx2と受信端子Rx2に接続される。
タイミング制御部40は、その送信端子Tx2を利用して一対の伝送ラインPTLを通じてデジタルビデオデータDVDをソースドライブIC31に送信することができる。ソースドライブIC31は、その受信端子Rx1を利用して一対の伝送ラインPTLを通じてデジタルビデオデータDVDをタイミング制御部40から受信することができる。
また、ソースドライブIC31は、その送信端子Tx1を利用して一対の伝送ラインPTLを通じて第1デジタルデータDD1をタイミング制御部40に送信することができる。タイミング制御部40は、その受信端子Rx2を利用して一対の伝送ラインPTLを通じて第1デジタルデータDD1をソースドライブIC31から受信することができる。すなわち、本発明の実施例は、一対の伝送ラインPTLを利用することで、デジタルビデオデータDVDをタイミング制御部40からソースドライブIC31に伝送するだけでなく、第1デジタルデータDD1をソースドライブIC31からタイミング制御部40に伝送することができる。
すなわち、本発明の実施例は、タイミング制御部とソースドライブICが一対のデータ伝送ラインを利用して両方向へデータを取り交わすことができる。しかし、このためには、本発明の実施例は、デジタルビデオデータDVDをタイミング制御部40からソースドライブIC31に伝送する期間と、第1デジタルデータDD1をソースドライブIC31からタイミング制御部40に伝送する期間とを時分割しなければならない。以下では、図4ないし図6を結付してこれについて詳しく説明する。
図4は、表示装置に電源が印加された時、タイミング制御部のデジタルビデオデータとソースドライブICのデータ伝送タイミングを示す図面である。図4を参照すれば、表示装置に電源が印加されれば、初期トレーニング期間ITがあった後、フレーム期間(frame period、FR)、及びバーチカルブランク期間(vertical blank interval、VBI)が繰り返される。
まず、タイミング制御部40は、初期トレーニング期間ITの間、一対のデータ伝送ラインPTLを通じてソースドライブIC31に所定のクロックを供給する。タイミング制御部40は、一対の伝送ラインPTLを利用して高速でデジタルビデオデータDVDを伝送するために所定のクロックとデジタルビデオデータDVDを同一のレベルでソースドライブIC31に伝送することができる。この場合、ソースドライブIC31は、所定のクロックとデジタルビデオデータDVDとを区分するためのCDR(clock and data recovery)機能を遂行する。初期トレーニング期間ITは、このようなCDR機能を遂行するためにタイミング制御部40が所定のクロックをソースドライブIC31に供給する期間である。
その後、タイミング制御部40はフレーム期間の間、デジタルビデオデータDVDと一対の伝送ラインPTLを通じてソースドライブIC31に伝送する。また、ソースドライブIC31は、フレーム期間の間第1デジタルデータDD1を一対の伝送ラインPTLを通じてタイミング制御部40に伝送する。すなわち、ソースドライブIC31とタイミング制御部40は、所定のプロトコルによって両方向へデジタルデータを伝送する。前記プロトコルについての詳しい説明は図5及び図6を結付して後述する。
その後、タイミング制御部40はバーチカルブランク期間の間、デジタルビデオデータDVDを一対の伝送ラインPTLを通じてソースドライブIC31に伝送しない。また、ソースドライブIC31は、バーチカルブランク期間の間、第1デジタルデータDD1を一対の伝送ラインPTLを通じてタイミング制御部40に伝送しない。すなわち、ソースドライブICとタイミング制御部40は、バーチカルブランク期間の間、互いに何らかのデジタルデータを伝送しない。
以上、調べたように、本発明の実施例によるタイミング制御部とソースドライブICは、フレーム期間の間プロトコルによって一対のデータ伝送ラインを利用して両方向へデータを取り交わすことができる。以下では、図5及び図6を結付して本発明の実施例によるプロトコルについて詳しく説明する。
図5は、本発明の第1実施例によるプロトコルの一例を示す図面である。図5を参照すれば、プロトコルは、第1伝送期間TRANS1、第2伝送期間TRANS2、及びブランク期間VBIに分割されることができる。第1伝送期間TRANS1は、一対の伝送ラインPTLを通じてタイミング制御部40がソースドライブIC31にデータを伝送する期間を意味する。第2伝送期間TRANS2は、一対の伝送ラインPTLを通じてソースドライブIC31がタイミング制御部40にデータを伝送する期間を意味する。ブランク期間VBIは、一対の伝送ラインPTLを通じてデータを伝送しない休止期間を意味する。
第1伝送期間TRANS1は、データイネーブルフィールド(data enable field、DE)、第1配列フィールドConfig1、第1データフィールドDVD、第1伝送終了フィールドSe1を含む。タイミング制御部40は、データイネーブルフィールドDEにデータイネーブル情報を伝送する。タイミング制御部40は、第1配列フィールドConfig1にデジタルビデオデータDVDの配列情報を伝送する。タイミング制御部40は、第1データフィールドDF1にデジタルビデオデータDVDを伝送する。デジタルビデオデータDVDは、8ないし10ビットで伝送されることができるが、これに限定されるものではない。タイミング制御部40は、第1伝送終了フィールドSe1にデジタルビデオデータDVDの伝送終了情報を伝送する。
第2伝送期間TRANS2は、第1トレーニングフィールドTR1、同期化フィールドSF、第2配列フィールドConfig2、第2データフィールドDD1、第2伝送終了フィールドSe2を含む。ソースドライブIC31は、タイミング制御部40に第1デジタルデータDD1の伝送を知らせるために、タイミング制御部40に第1デジタルデータDD1を伝送する前に、第1トレーニングフィールドTR1に所定のクロックを伝送する。ソースドライブIC31は、データ駆動部30が複数のソースドライブIC31らを具備する場合、同期化フィールドSFに複数のソースドライブIC31らを同期化するための同期クロックを伝送する。ソースドライブIC31は、第2配列フィールドConfig2に第1デジタルデータDD1の配列情報を伝送する。ソースドライブIC31は、第2データフィールドDF2に第1デジタルデータDD1を伝送する。ソースドライブIC31は、第2伝送終了フィールドSe2に第1デジタルデータDD1の伝送終了情報を伝送する。
ブランク期間VBIは、第2トレーニングフィールドTR2と休止フィールドHBPを含む。タイミング制御部40は、ソースドライブIC31にデジタルビデオデータDVDの伝送を知らせるために、ソースドライブIC31にデジタルビデオデータDVDを伝送する前に、第2トレーニングフィールドTR2に所定のクロックを伝送する。タイミング制御部40は、ブランク期間VBIの第2トレーニングフィールドTR2に所定のクロックを伝送することで、その次のフレーム期間の第1伝送期間TRANS1にトレーニングフィールドなしにデジタルビデオデータDVDを伝送することができる。休止フィールドHBPは、休止期間にあたる。
以上、調べたように、本発明の実施例によれば、一つのプロトコル内でタイミング制御部40がソースドライブIC31にデジタルビデオデータDVDを伝送し、ソースドライブIC31がタイミング制御部40に第1デジタルデータDD1を伝送することができる。その結果、本発明の実施例によれば、タイミング制御部40とソースドライブIC31が一対の伝送ラインを利用して高速で両方向へデジタルデータを取り交わすことができる。すなわち、本発明の実施例によれば、デジタルビデオデータDVDが伝送される一対の伝送ラインの外にまた他の伝送ラインを追加しなくともタイミング制御部40とソースドライブIC31が高速で両方向へデジタルデータを取り交わすことができる。
また、本発明の実施例によれば、タイミング制御部40が第1デジタルデータDD1を分析して得られた結果に応じてデジタルビデオデータDVDに所定のアルゴリズムを適用して画質を改善することができる。
図6は、本発明の第2実施例によるプロトコルを示す図面である。図6を参照すれば、プロトコルは、第1伝送期間TRANS1、第2伝送期間TRANS2、及びブランク期間VBIに分割されることができる。本発明の第2実施例によるプロトコルの第1伝送期間TRANS1とブランク期間VBIは、図5を結付して説明した本発明の第1実施例によるプロトコルの第1伝送期間TRANS1とブランク期間VBIと実質的に同一に具現されることができる。したがって、本発明の第2実施例によるプロトコルの第1伝送期間TRANS1とブランク期間VBIについての詳しい説明は省略する。
第2伝送期間TRANS2は、第1トレーニングフィールドTR1、同期化フィールドSF、第2配列フィールドConfig2、第2データフィールドDD1、第3データフィールドDD2、第2伝送終了フィールドSe2を含む。ソースドライブIC31は、タイミング制御部40に第1及び第2デジタルデータDD1、DD2の伝送を知らせるために、タイミング制御部40に第1及び第2デジタルデータDD1、DD2を伝送する前に、第1トレーニングフィールドTR1に所定のクロックを伝送する。
ソースドライブIC31は、データ駆動部30が複数のソースドライブIC31らを具備する場合、同期化フィールドSFに複数のソースドライブIC31らを同期化するための同期クロックを伝送する。ソースドライブIC31は、第2配列フィールドConfig2に第1及び第2デジタルデータDD1、DD2の配列情報を伝送する。ソースドライブIC31は、第2データフィールドDF2に第1デジタルデータDD1を伝送する。ソースドライブIC31は、第3データフィールドDF3に第2デジタルデータ通信DD2を伝送する。ソースドライブIC31が第3データフィールドDF3に伝送すべき第2デジタルデータ通信DD2が存在しない場合、第3データフィールドDF3は、休止期間であり得る。ソースドライブIC31は、第2伝送終了フィールドSe2に第1及び第2デジタルデータDD1、DD2の伝送終了情報を伝送する。
以上、調べたように、本発明の実施例は、一つのプロトコル内でタイミング制御部40がソースドライブIC31にデジタルビデオデータDVDを伝送し、ソースドライブIC31がタイミング制御部40に第1及び第2デジタルデータDD1、DD2を伝送することができる。すなわち、本発明の実施例は、プロトコルの第2伝送期間TRANS2に複数のデジタルデータDD1、DD2を伝送することができる。その結果、本発明の実施例は、タイミング制御部40が一つのデジタルデータではない複数のデジタルデータDD1、DD2を分析して得られた結果に応じてデジタルビデオデータDVDに所定のアルゴリズムを適用することができるので、本発明の第1実施例より画質を改善することができる。
以上、説明したように、本発明の属する技術分野における通常の知識を有する者は、本発明がその技術的思想や必須的特徴を変更しなくとも他の具体的な形態で実施することができるということを理解できるであろう。よって、以上より記述した実施例等はすべての面から例示的なもので、限定的ではないものとして理解しなければならない。また、本発明の範囲は、上記詳細な説明よりは後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、そしてその均等概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれるものと解釈されなければならない。
10 表示パネル
20 走査駆動部
30 データ駆動部
31 ソースドライブIC
40 タイミング制御部

Claims (7)

  1. データ線と走査線との交差領域に形成される画素らを含む表示パネルと、
    前記走査線に走査信号を供給する走査駆動部と、
    デジタルビデオデータをデータ電圧に変換して前記データ線に供給する少なくとも一つのソースドライブICと、
    前記ソースドライブICに前記デジタルビデオデータを伝送し、
    前記走査駆動部と前記ソースドライブICの駆動タイミングを制御するタイミング制御部を具備し、
    前記ソースドライブICの送信端子と受信端子は、それぞれの伝送ラインの一端が前記ソースドライブICの送信端子と受信端子に接続され他端が前記タイミング制御部の送信端子と受信端子に接続される一対の伝送ラインを通じて前記タイミング制御部のいずれか一つの送信端子と受信端子とに接続され、
    前記タイミング制御部は、あらかじめ定義されたプロトコルの第1伝送期間の間、前記一対の伝送ラインを通じて前記ソースドライブICに前記デジタルビデオデータを伝送し、
    前記ソースドライブICは、前記プロトコルの第2伝送期間の間、前記一対の伝送ラインを通じて前記タイミング制御部に前記表示パネルに形成されたセンサーからセンシングしたアナログ値を変換した第1デジタルデータを伝送し、
    前記第1デジタルデータは前記表示パネル内の温度、前記表示パネルに加えられる圧力、前記表示パネルの勾配程度についての情報の内の少なくとも一つを含み、
    前記第2伝送期間は、第1トレーニングフィールド、同期化フィールド、第2配列フィールド、第2データフィールド、及び第2伝送終了フィールドを含み、
    前記ソースドライブICは、前記第1トレーニングフィールドに所定のクロックを伝送し、
    前記同期化フィールドに複数のソースドライブICを同期化するための同期クロックを伝送し、前記第2配列フィールドに前記第1デジタルデータの配列情報を伝送し、
    前記第2データフィールドに前記第1デジタルデータを伝送し、
    前記第2伝送終了フィールドに前記第1デジタルデータの伝送終了情報を伝送することを特徴とする表示装置。
  2. 前記第1伝送期間は、データイネーブルフィールド、第1配列フィールド、第1データフィールド、及び第1伝送終了フィールドを含み、
    前記タイミング制御部は、前記データイネーブルフィールドにデータイネーブル情報を伝送し、
    前記第1配列フィールドに前記デジタルビデオデータの配列情報を伝送し、
    前記第1データフィールドに前記デジタルビデオデータを伝送し、
    前記第1伝送終了フィールドに前記デジタルビデオデータの伝送終了情報を伝送することを特徴とする請求項1に記載の表示装置。
  3. 前記表示パネルに形成されたセンシングラインを通じて前記表示パネルの画素らから所定のアナログ値をセンシングし、
    前記アナログ値を前記第1デジタルデータに変換するアナログコンバータをさらに含むことを特徴とする請求項に記載の表示装置。
  4. 前記表示パネルに形成されたセンシングラインを通じて前記表示パネルに形成された少なくとも一つのセンサーから所定のアナログ値をセンシングし、
    前記アナログ値を前記第1デジタルデータに変換するアナログコンバータをさらに含むことを特徴とする請求項に記載の表示装置。
  5. 前記ソースドライブICと前記タイミング制御部は、前記プロトコルのブランク期間の間、前記一対の伝送ラインを通じて何らかの前記デジタルビデオデータまたは前記第1デジタルデータを伝送しないことを特徴とする請求項1に記載の表示装置。
  6. 前記プロトコルのブランク期間は、第2トレーニングフィールド及び休止フィールドを含み、
    前記タイミング制御部は、前記第2トレーニングフィールドに所定のクロックを前記ソースドライブICに伝送し、
    前記ソースドライブICと前記タイミング制御部は、前記休止フィールドに休止することを特徴とする請求項に記載の表示装置。
  7. データ線と走査線との交差領域に形成される画素らを含む表示パネルを具備する表示装置の駆動方法において、
    走査駆動部を利用して前記走査線に走査信号を供給する第1段階と、
    少なくとも一つのソースドライブICを利用してデジタルビデオデータをデータ電圧に変換して前記データ線に供給する第2段階と、
    あらかじめ定義されたプロトコルの第1伝送期間の間、タイミング制御部を利用して前記ソースドライブICに前記デジタルビデオデータを伝送し、前記走査駆動部と前記ソースドライブICの駆動タイミングを制御する第3段階と、
    前記プロトコルの第2伝送期間の間、前記ソースドライブICを利用してタイミング制御部に前記表示パネルに形成されたセンサーからセンシングしたアナログ値を変換した第1デジタルデータを伝送する第4段階とを具備し、
    前記ソースドライブICの送信端子と受信端子は、それぞれの伝送ラインの一端が前記ソースドライブICの送信端子と受信端子に接続され他端が前記タイミング制御部の送信端子と受信端子に接続される一対の伝送ラインを通じて前記タイミング制御部のいずれか一つの送信端子と受信端子に接続され、
    前記第1デジタルデータは前記表示パネル内の温度、前記表示パネルに加えられる圧力、前記表示パネルの勾配程度についての情報の内の少なくとも一つを含み、
    前記第2伝送期間は、第1トレーニングフィールド、同期化フィールド、第2配列フィールド、第2データフィールド、及び第2伝送終了フィールドを含み、
    前記第4段階は、前記ソースドライブICが、前記第1トレーニングフィールドに所定のクロックを伝送する段階と、前記同期化フィールドに複数のソースドライブICを同期化するための同期クロックを伝送する段階と、前記第2配列フィールドに前記第1デジタルデータの配列情報を伝送する段階と、前記第2データフィールドに前記第1デジタルデータを伝送する段階と、前記第2伝送終了フィールドに前記第1デジタルデータの伝送終了情報を伝送する段階とを含むことを特徴とする表示装置の駆動方法。
JP2015019137A 2014-02-25 2015-02-03 表示装置及びその駆動方法 Active JP6573764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140021784A KR102176504B1 (ko) 2014-02-25 2014-02-25 표시장치와 그 구동방법
KR10-2014-0021784 2014-02-25

Publications (2)

Publication Number Publication Date
JP2015161946A JP2015161946A (ja) 2015-09-07
JP6573764B2 true JP6573764B2 (ja) 2019-09-11

Family

ID=53882805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015019137A Active JP6573764B2 (ja) 2014-02-25 2015-02-03 表示装置及びその駆動方法

Country Status (4)

Country Link
US (1) US9601089B2 (ja)
JP (1) JP6573764B2 (ja)
KR (1) KR102176504B1 (ja)
CN (1) CN104867433B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10216302B2 (en) * 2014-07-22 2019-02-26 Synaptics Incorporated Routing for an integrated display and input sensing device
KR101747263B1 (ko) * 2015-09-25 2017-06-14 엘지디스플레이 주식회사 드라이버ic 및 이를 이용한 표시장치
KR102563779B1 (ko) * 2016-06-30 2023-08-04 엘지디스플레이 주식회사 Oled 표시 장치
KR102576159B1 (ko) * 2016-10-25 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109036299B (zh) * 2017-06-09 2022-01-04 京东方科技集团股份有限公司 数据传输方法、装置、***和存储介质
KR102484985B1 (ko) * 2017-11-30 2023-01-06 주식회사 엘엑스세미콘 디스플레이 패널을 구동하기 위한 집적회로
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
CN110223643B (zh) * 2018-03-01 2022-02-11 京东方科技集团股份有限公司 数据传输方法、组件及***、显示装置
CN108766359B (zh) * 2018-08-30 2021-03-02 京东方科技集团股份有限公司 源极驱动器、显示装置和信号传输方法
KR102608951B1 (ko) * 2018-09-06 2023-12-04 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법
KR102615606B1 (ko) * 2018-11-12 2023-12-18 엘지디스플레이 주식회사 유기발광표시장치
KR20200083771A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치
KR102657135B1 (ko) * 2019-05-15 2024-04-15 삼성디스플레이 주식회사 송수신 시스템
WO2020258392A1 (zh) * 2019-06-25 2020-12-30 咸阳彩虹光电科技有限公司 主动式矩阵显示装置和驱动电路板组件
KR20220014374A (ko) 2020-07-23 2022-02-07 삼성디스플레이 주식회사 데이터-스캔 통합 칩을 포함하는 표시 장치
CN115482761A (zh) * 2021-05-31 2022-12-16 Lx半导体科技有限公司 数据处理装置、数据驱动装置和显示面板驱动装置
KR20230064292A (ko) 2021-11-03 2023-05-10 김승준 어린이집 아동학대 조기대처 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061844A (ko) 1999-12-29 2001-07-07 박종섭 액정 표시 장치의 양방향 신호 전송 시스템
JP2005010194A (ja) 2003-06-16 2005-01-13 Seiko Epson Corp ディスプレイ制御装置
JP4432621B2 (ja) * 2004-05-31 2010-03-17 三菱電機株式会社 画像表示装置
JP2006145711A (ja) * 2004-11-18 2006-06-08 Sanyo Electric Co Ltd 表示モジュール
KR20060078591A (ko) 2004-12-31 2006-07-05 엘지전자 주식회사 평판 표시장치의 구동장치 및 방법
KR101151798B1 (ko) 2005-06-30 2012-06-01 엘지디스플레이 주식회사 디스플레이장치 및 구동방법
JP2007079369A (ja) 2005-09-16 2007-03-29 Renesas Technology Corp 液晶駆動制御装置、液晶パネルモジュール及び携帯端末システム
JP5030477B2 (ja) * 2006-06-01 2012-09-19 三菱電機株式会社 大型映像装置
US8035662B2 (en) 2006-11-22 2011-10-11 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4949816B2 (ja) * 2006-12-01 2012-06-13 ルネサスエレクトロニクス株式会社 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法
TWI364219B (en) 2007-08-20 2012-05-11 Novatek Microelectronics Corp High transmission rate interface for storing both clock and data signals
US8638125B2 (en) 2008-03-14 2014-01-28 Texas Instruments Incorporated Low voltage differential signal driver with reduced power consumption
KR101482234B1 (ko) * 2008-05-19 2015-01-12 삼성디스플레이 주식회사 표시 장치와 클락 임베딩 방법
KR100917971B1 (ko) 2008-06-20 2009-09-18 주식회사 실리콘웍스 Cog 방식의 영상표시장치, 상기 영상표시장치에서사용하는 칼럼드라이버ic 및 차동신호수신기
KR101627779B1 (ko) * 2009-04-14 2016-06-08 에이티아이 테크놀로지스 유엘씨 내포된 클럭 복원
KR20110094839A (ko) 2010-02-18 2011-08-24 엘지디스플레이 주식회사 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
KR20120051239A (ko) 2010-11-12 2012-05-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR101187571B1 (ko) * 2010-12-28 2012-10-05 주식회사 실리콘웍스 Bert 기능이 추가된 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 전송 방법 및 장치
KR101263185B1 (ko) * 2011-08-18 2013-05-10 포항공과대학교 산학협력단 Emi 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치
US9305492B2 (en) * 2012-08-02 2016-04-05 Sharp Kabushiki Kaisha Display device and method for driving the same
TWI485678B (zh) * 2012-09-17 2015-05-21 Novatek Microelectronics Corp 面板顯示裝置
CN103680374A (zh) * 2012-09-26 2014-03-26 联咏科技股份有限公司 面板显示装置
KR101995714B1 (ko) * 2012-12-28 2019-07-04 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN104867433A (zh) 2015-08-26
US9601089B2 (en) 2017-03-21
CN104867433B (zh) 2019-11-12
JP2015161946A (ja) 2015-09-07
KR20150101025A (ko) 2015-09-03
KR102176504B1 (ko) 2020-11-10
US20150243254A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP6573764B2 (ja) 表示装置及びその駆動方法
US10354587B2 (en) Display device
US10013906B2 (en) Organic light emitting diode display device
JP6483649B2 (ja) Oled表示装置
CN109859684B (zh) 显示装置及其接口方法
JP7007154B2 (ja) 表示装置及びその駆動方法
KR102126546B1 (ko) 표시 장치의 인터페이스 장치 및 방법
US20140176412A1 (en) Image display device and method for driving the same
KR20150120620A (ko) 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
KR101418141B1 (ko) 표시장치
KR101957738B1 (ko) 영상표시장치 및 그 제조방법
US11495164B2 (en) Display apparatus
US8648785B2 (en) Display device for calculating and supplying a precharge potential
KR20130032059A (ko) 디스플레이장치
KR101773194B1 (ko) 표시장치
KR102494149B1 (ko) 데이터 구동 회로 및 그를 이용한 표시 장치
KR20170037300A (ko) 표시 장치 및 그 구동 방법
KR102628784B1 (ko) 터치패널이 구비된 표시장치
KR102666876B1 (ko) 내부 인터페이스를 갖는 표시장치
KR102512962B1 (ko) 표시장치 및 그의 구동방법
KR102232869B1 (ko) 데이터 인터페이스 장치 및 방법과, 그를 이용한 영상 표시 시스템 및 그 구동 방법
KR20190016786A (ko) 통신 방법과 이를 이용한 표시장치

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190814

R150 Certificate of patent or registration of utility model

Ref document number: 6573764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250