CN115482761A - 数据处理装置、数据驱动装置和显示面板驱动装置 - Google Patents

数据处理装置、数据驱动装置和显示面板驱动装置 Download PDF

Info

Publication number
CN115482761A
CN115482761A CN202210566603.2A CN202210566603A CN115482761A CN 115482761 A CN115482761 A CN 115482761A CN 202210566603 A CN202210566603 A CN 202210566603A CN 115482761 A CN115482761 A CN 115482761A
Authority
CN
China
Prior art keywords
data
communication
circuit
signal
speed communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210566603.2A
Other languages
English (en)
Inventor
金道锡
文龙焕
金洺猷
曹贤杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
LX Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220042268A external-priority patent/KR20220162037A/ko
Application filed by LX Semicon Co Ltd filed Critical LX Semicon Co Ltd
Publication of CN115482761A publication Critical patent/CN115482761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供数据处理装置、数据驱动装置和显示面板驱动装置。本公开涉及用于驱动显示面板的技术，其中在进行图像数据的高速通信之前，通过低速通信发送用于设置高速通信环境的设置数据，从而减少高速通信中的错误并提高通信速度。

Description

数据处理装置、数据驱动装置和显示面板驱动装置
技术领域
本公开涉及用于驱动显示装置的技术。
背景技术
显示面板由以矩阵形式排列的多个像素组成。各像素可以具有诸如R(红)、G(绿)和B(蓝)等的颜色，并且在以与图像数据对应的灰度级发光的同时在显示面板上显示图像。
图像数据从被称为定时控制器的数据处理装置发送到被称为源极驱动器的数据驱动装置。图像数据作为数字值发送，并且数据驱动装置将图像数据转换成模拟电压以驱动各像素。
由于图像数据单独或独立地指示各像素的灰度值，因此图像数据的量随着布置在显示面板上的像素数量的增大而增大。此外，随着帧速率增大，每单位时间要发送的图像数据量增大。
随着近来显示面板的高分辨率，显示面板上所排列的像素的数量和帧速率两者都在增大，并且显示装置中的数据通信正在加速以处理增大的图像数据量。
发明内容
鉴于上述情况，本公开提供了用于改善高速数据通信的性能的技术。
根据一个实施例，提供了一种数据驱动装置，包括：低速通信电路，其通过第一通信线以第一数据速率接收设置数据；高速通信电路，其根据所述设置数据中所包括的设置值来进行操作，并且通过所述第一通信线以高于所述第一数据速率的第二数据速率接收图像数据；以及数据驱动电路，其根据所述图像数据来驱动显示面板的像素。
根据另一实施例，提供了一种数据处理装置，包括：图像数据处理电路，其处理用于驱动显示面板的像素的图像数据；低速通信电路，其通过第一通信线以低于高速通信速率的低通信速率发送用于以所述高速通信速率通信的设置数据；以及高速通信电路，在发送所述设置数据之后，通过所述第一通信线以所述高速通信速率发送所述图像数据。
根据又一实施例，提供了一种显示面板驱动装置，包括：第一通信线，用于LVDS(低电压差分信号)通信；数据处理装置，用于以低速通信速率将设置数据发送到所述第一通信线；以及数据驱动装置，用于驱动显示面板的像素，所述显示面板通过所述第一通信线以高于所述低速通信速率的高速通信速率进行高速通信，根据所述设置数据中所包括的设置值来设置高速通信环境，通过所述高速通信接收图像数据，以及驱动显示面板的像素。
显示面板驱动装置还可以包括：第二通信线，其中通过所述第二通信线发送状态信号，并且当在所述高速通信中检测到异常时，各数据驱动装置通过所述第二通信线将所述状态信号发送到所述数据处理装置。
所述第一通信线可以以一对一的方式连接在所述数据处理装置和各数据驱动装置之间，以及所述第二通信线可以连接在所述数据处理装置和级联形式的所述数据驱动装置之间。
在驱动电压被供给至所述数据处理装置和数据驱动装置之后，所述设置数据可以在设置数据区间中从所述数据处理装置被发送到所述数据驱动装置。
在所述设置数据被发送之后的显示区间中，所述图像数据可以从所述数据处理装置被发送到所述数据驱动装置。
如上所述，根据本公开的实施例，通过根据发送/接收的数据的类型和操作模式以不同的方式检查数据通信中的数据有效性，可以提高数据核实的准确性和效率。此外，根据本公开的实施例，可以减少数据通信中消耗的电量，并且使由于通信错误而错误地进入省电模式的故障的可能性最小化。此外，根据本公开的实施例，即使多个数据驱动装置中的一个发生错误，所有数据驱动装置也可以同时初始化，并且数据驱动装置和数据处理装置的操作模式可以容易地同步。此外，根据本公开的实施例，容易管理数据驱动装置和数据处理装置的操作模式，并且可以使错误情况下的恢复时间最小化。
附图说明
图1是根据一个实施例的显示装置的配置图。
图2是示出根据一个实施例的数据处理装置和数据驱动装置之间的主通信和辅助通信的配置图。
图3是图2的处理辅助通信信号的第一数据驱动集成电路的一部分的配置图。
图4是根据一个实施例的数据处理装置的配置图。
图5是示出以曼彻斯特(Manchester)码发送的主通信信号的协议的示例图。
图6是根据一个实施例的数据驱动装置的配置图。
图7是示出根据一个实施例的主信号序列的图。
图8是根据一个实施例的设置数据包的配置图。
图9是根据一个实施例的行数据包的配置图。
图10是根据一个实施例的控制数据包的配置图。
图11是根据一个实施例的数据核实方法的流程图。
图12是示出在根据一个实施例的数据驱动集成电路中从其他数据驱动集成电路发送的辅助通信信号被忽略的图。
图13是示出在根据一个实施例的数据驱动集成电路中从其他数据驱动集成电路发送的辅助通信信号被旁路的图。
图14是根据一个实施例的符号设置值的示例图。
图15是示出根据一个实施例的符号的位错误的纠正的图。
图16是示出根据一个实施例的显示驱动设备的模式切换序列的图。
图17是示出根据一个实施例的显示驱动设备进行低功率操作的序列的图。
具体实施方式
图1是根据一个实施例的显示装置的配置图。
参照图1，显示设备100可以包括数据处理装置110、数据驱动装置120、显示面板130、栅极驱动设备140等。
数据处理装置110可以从其他设备接收图像数据。所述其他装置是生成图像数据的装置，也称为主机。
数据处理装置110可以处理从其他装置(例如，主机)接收到的图像数据以适合于数据驱动装置120，并将处理后的图像数据发送到数据驱动装置120。数据处理装置110可以对图像数据中所包括的各像素的灰度值进行数字伽马校正处理，或者可以根据各像素的特性进行补偿处理。
数据驱动装置120可以从数据处理装置110接收图像数据，根据图像数据中所包括的像素的灰度值生成数据电压VD，并将数据电压VD供给至像素P。
多个像素P可以布置在显示面板130上。另外，各像素P可以通过数据线DL连接到数据驱动装置120，并且可以通过栅极线GL连接到栅极驱动装置140。
扫描晶体管可以布置在各像素P中，扫描晶体管的栅极端子可以连接到栅极线GL，并且源极端子可以连接到数据线DL。当栅极驱动装置140向栅极线GL供给扫描信号SCN时，扫描晶体管导通并且数据线DL连接到像素P。然后，在数据线DL连接到像素P之后，由数据驱动装置120供给的数据电压VD被发送到像素P。
为了匹配栅极驱动装置140和数据驱动装置120的定时，数据处理装置110可以向栅极驱动装置140和数据驱动装置120发送定时控制信号。
数据处理装置110可以向栅极驱动装置140发送栅极控制信号GCS。栅极控制信号GCS可以包括上述定时控制信号。栅极驱动装置140可以根据栅极控制信号GCS生成扫描信号SCN，并且通过栅极线GL将扫描信号SCN供给至像素P。
至少两个类型的通信线CLM和CLA可以布置在数据处理装置110和数据驱动装置120之间。数据处理装置110可以通过第一通信线CLM发送第一通信信号MDT，并且通过第二通信线CLA发送或接收第二通信信号LCK。在下文中，为了便于描述，第一通信线CLM被称为主通信线，第二通信线CLA被称为辅助通信线。另外，第一通信信号MDT被称为主通信信号，第二通信信号LCK被称为辅助通信信号。
数据处理装置110可以通过主通信信号MDT向数据驱动装置120发送图像数据和定时控制信号，并且数据驱动装置120可以通过辅助通信信号LCK向数据处理装置110发送状态信息。
图2是示出根据一个实施例的数据处理装置和数据驱动装置之间的主通信和辅助通信的配置图。
参照图2，数据驱动装置可以包括多个数据驱动集成电路120a、120b、120c和120d。
另外，数据处理装置110可以通过主通信线CLM通信地连接到数据驱动集成电路120a、120b、120c和120d。数据处理装置110可以连接到数据驱动集成电路120a、120b、120c和120d中的各个，以用于一对一通信。例如，数据处理装置110可以连接到第一数据驱动集成电路120a以用于一对一通信，并且可以以一对一通信的方式连接到第二数据驱动集成电路120b。
各主通信线CLM可以包括m(m是自然数)个电绝缘的线路。另外，m个线路可以被配对成多对，并且各对可以进行低电压差分信号(LVDS)通信。
这样的通信连接结构和在数据处理装置110和数据驱动集成电路120a、120b、120c和120d之间发送/接收的主通信信号(见图1的MDT)可以统称为主通信。
除了主通信，数据处理装置110和数据驱动集成电路120a、120b、120c和120d还可以通过辅助通信来发送/接收信息。
数据驱动集成电路120a、120b、120c和120d之间的辅助通信可以以级联的形式连接。例如，布置在级联开始处的第一数据驱动集成电路120a可以通过第一辅助通信线CLAa来将第一辅助通信信号LCKa发送到第二数据驱动集成电路120b。另外，第二数据驱动集成电路120b可以通过组合内部生成的状态信号和第一辅助通信信号LCKa来生成第二辅助通信信号LCKb，并且通过第二辅助通信线CLAb将第二辅助通信信号LCKb发送到第三数据驱动集成电路120c。此外，第三数据驱动集成电路120c可以通过组合内部生成的状态信号和第二辅助通信信号LCKb来生成第三辅助通信信号LCKc，并且通过第三辅助通信线CLAc来将第三辅助通信信号LCKc发送到第四数据驱动集成电路120d。
布置在级联末端的第四数据驱动集成电路120d可以通过组合内部生成的状态信号和第三辅助通信信号LCKc来生成第四辅助通信信号LCKd，并且通过第四辅助通信线CLAd来将第四辅助通信信号LCKd发送到数据处理装置110。这里，布置在级联末端的第四数据驱动集成电路120d通过辅助通信来将辅助通信信号发送到数据处理装置110。
数据处理装置110可以基于从布置在级联末端的第四数据驱动集成电路120d接收到的辅助通信信号来检查数据驱动集成电路120a、120b、120c和120d的状态。另外，数据处理装置110可以通过辅助通信反馈线CLAF来将针对辅助通信信号的辅助通信反馈信号LCKf发送到布置在级联开始处的第一数据驱动集成电路120a。例如，数据处理装置110可以以与从第四数据驱动集成电路120d接收到的辅助通信信号相同的形式生成辅助通信反馈信号LCKf，并将其发送到第一数据驱动集成电路120a。
图3是图2的处理辅助通信信号的第一数据驱动集成电路的一部分的配置图。
参照图3，第一数据驱动集成电路可以包括辅助通信输入端子TML1和辅助通信输出端子TML2，并且可以包括信号组合电路310和状态信号生成电路320。
信号组合电路310可以通过组合从辅助通信输入端子TML1接收到的输入信号和由状态信号生成电路320生成的状态信号SIG1来生成输出信号，并将该输出信号输出到辅助通信输出端子TML2。输入信号可以是上述辅助通信反馈信号LCKf，并且输出信号可以是上述第一辅助通信信号LCKa。
状态信号生成电路320可以检查主通信线的通信状态，并根据主通信线的通信状态生成状态信号SIG1。例如，当主通信线的通信状态正常时，状态信号生成电路320可以生成具有高电平电压的状态信号SIG1，并且当主通信线的通信状态异常时，状态信号生成电路320可以生成具有低电平电压的状态信号SIG1。
信号组合电路310可以通过信号的与(AND)组合来生成输出信号。例如，信号组合电路310可以通过从辅助通信输入端子TML1接收到的输入信号和由状态信号生成电路320生成的状态信号SIG1的AND组合来生成输出信号。
第一数据驱动集成电路还可以包括性能评估反馈电路330，并且性能评估反馈电路330可以评估主通信线的通信性能，并生成指示通信性能的性能评估反馈信号SIG2。
另外，信号组合电路310可以通过组合状态信号SIG1和性能评估反馈信号SIG2来生成输出信号。
例如，第一数据驱动集成电路可以从数据处理装置接收误码率(BER)测试图案，并基于误码率(BER)测试图案的识别率来评估通信性能。另外，当识别率等于或大于给定水平时，性能评估反馈电路330可以生成具有高电平电压的性能评估反馈信号SIG2，并且当识别率小于给定水平时，性能评估反馈电路330可以生成具有低电平电压的性能评估反馈信号SIG2。
信号组合电路310可以具有各种组合模式。例如，在第一组合模式中，信号组合电路310可以仅通过从辅助通信输入端子TML1接收到的输入信号和由状态信号生成电路320生成的状态信号SIG1的AND组合来生成输出信号。此外，在第二组合模式中，信号组合电路310可以仅通过状态信号SIG1和性能评估反馈信号SIG2的AND组合来生成输出信号。另外，在第三组合模式中，信号组合电路310可以将输入信号原样旁路为输出信号。
图3示出了第一数据驱动集成电路中的处理辅助通信信号的一部分，并且相同的组件可以包括在其他数据驱动集成电路中。各数据驱动集成电路可能仅在级联中的排列位置不同。
参照图2和图3，数据驱动集成电路120a、120b、120c和120d中的各个可以包括与第一数据驱动集成电路120a相同的端子TML1和TML2，并且可以包括信号组合电路310、状态信号生成电路320和性能评估反馈电路330等。关于辅助通信的连接关系，布置在级联开始处的第一数据驱动集成电路120a的辅助通信输入端子可以连接到数据处理装置110，并且辅助通信输出端子可以连接到第二数据驱动集成电路120b。此外，布置在级联末端的第四数据驱动集成电路120d的辅助通信输入端子可以连接到第三数据驱动集成电路120c，并且辅助通信输出端子可以连接到数据处理装置110。
数据驱动集成电路120a、120b、120c和120d中的各个可以通过级联连接结构和辅助通信反馈信号LCKf来确认在其自身或其他数据驱动集成电路中是否发生了异常。
作为示例，当内部状态信号SIG1具有低电平电压时，第四数据驱动集成电路120d可以确定为其自身发生了异常。另外，当输入信号具有低电平电压时，第四数据驱动集成电路120d可以确定为在第一数据驱动集成电路120a、第二数据驱动集成电路120b和第三数据驱动集成电路120c中的至少一个中发生了异常。
作为另一实例，当内部状态信号SIG1具有低电平电压时，第一数据驱动集成电路120a可以确定为其自身发生了异常。另外，当输入信号具有低电平电压时，第一数据驱动集成电路120a可以确定为在第二数据驱动集成电路120b、第三数据驱动集成电路120c和第四数据驱动集成电路120d中的至少一个中发生了异常。第一数据驱动集成电路120a从数据处理装置110接收辅助通信反馈信号LCKf。另一方面，由于数据处理装置110根据反映数据驱动集成电路120a、120b、120c和120d的状态的第四辅助通信信号LCKd生成辅助通信反馈信号LCKf，所以第一数据驱动集成电路120a可以确定数据驱动集成电路120a、120b、120c和120d中的各个的状态。
当一个数据驱动集成电路确定为在其自身或其他数据驱动集成电路中发生了异常时，该一个数据驱动集成电路可以切换到与该异常相对应的模式。
例如，当第一数据驱动集成电路120a确定为在其自身或者第二数据驱动集成电路120b、第三数据驱动集成电路120c和第四数据驱动集成电路120d中的至少一个中发生了异常时，第一数据驱动集成电路120a可以切换到用于重新训练主通信线的通信时钟的模式。当确定为主通信线中的通信异常时，状态信号SIG1可以具有低电平电压，并且因此，辅助通信信号可以具有低电平电压。此外，当确认为辅助通信信号具有低电平电压时，数据处理装置110可以切换到用于重新训练主通信线的通信时钟的模式，并且将用于重新训练通信时钟的时钟训练信号发送到数据驱动集成电路120a、120b、120c和120d。
当在级联结构中的数据驱动集成电路120a、120b、120c和120d中除了第一数据驱动集成电路120a之外的数据驱动集成电路中发生错误时，第一数据驱动集成电路120a可能无法仅利用级联结构中的辅助通信信号来检测其他数据驱动集成电路中的异常。辅助通信反馈信号LCKf是补偿这样的问题的信号，并且使得绑定在一个级联结构中的数据驱动集成电路120a、120b、120c和120d能够几乎同时检测异常。
另一方面，数据处理装置110可以将辅助通信反馈信号LCKf用于其他目的。例如，数据处理装置110可以通过辅助通信反馈信号LCKf发送复位信号。数据处理装置110可以与第四辅助通信信号LCKd无关地生成复位信号(例如，具有低电平电压的信号)，并且通过辅助通信反馈线CLAF将复位信号发送到第一数据驱动集成电路120a。此外，复位信号可以通过各数据驱动集成电路120a、120b、120c和120d的级联结构的辅助通信来顺次传播。通过这样的辅助通信，所有的数据驱动集成电路120a、120b、120c和120d都可以接收复位信号。
当接收到复位信号时，数据驱动集成电路120a、120b、120c和120d中的各个可以进入初始化状态。例如，数据驱动集成电路120a、120b、120c和120d中的各个可以在接收到复位信号之后降低通过主通信线的主通信的数据速率。
总之，数据驱动装置可以包括用于通过主通信线从数据处理装置接收图像数据的多个数据驱动集成电路。多个数据驱动集成电路可以通过辅助通信以级联的形式连接。布置在级联末端的第四数据驱动集成电路可以通过辅助通信将第四辅助通信信号发送到数据处理装置，并且布置在级联开始处的第一数据驱动集成电路可以从数据处理装置接收针对第四辅助通信信号的辅助通信反馈信号。
各数据驱动集成电路可以通过组合从辅助通信输入端子接收到的输入信号和指示主通信线的通信状态的状态信号以将其输出到辅助通信输出端子来进行辅助通信。另外，各数据驱动集成电路可以将通过输入信号和状态信号的AND组合而获得的辅助通信信号输出到辅助通信输出端子。
第四数据驱动集成电路的辅助通信输出端子可以连接到数据处理装置，并且第一数据驱动集成电路的辅助通信输入端子可以连接到数据处理装置。
当输入信号或状态信号具有低电平电压时，各数据驱动集成电路可以确定为在多个数据驱动集成电路中的至少一个数据驱动集成电路中发生了异常。
当输入信号或状态信号具有低电平电压时，各数据驱动集成电路可以切换到用于对主通信线的通信时钟进行重新训练的模式。
当第一辅助通信信号具有低电平电压时，数据处理装置可以生成并发送低电平电压的辅助通信反馈信号。
数据处理装置可以通过反馈信号来发送复位信号，并且多个数据驱动集成电路可以通过辅助通信来接收复位信号。此外，各数据驱动集成电路在接收到复位信号之后，可以降低通过主通信线的主通信的数据速率。另外，各数据驱动集成电路可以以高速模式接收图像数据，并以数据速率低于高速模式的低速模式接收用于高速模式的设置数据。
数据处理装置可以包括主通信电路和辅助通信电路。此外，主通信电路可以通过主通信线将图像数据发送到多个数据驱动集成电路。另外，辅助通信电路可以从辅助通信以级联形式连接的多个数据驱动集成电路中布置在级联末端的第四数据驱动集成电路接收第四辅助通信信号，并且将针对辅助通信信号的辅助通信反馈信号发送到布置在级联开始处的第一数据驱动集成电路。
当第四辅助通信信号指示至少一个主通信线的异常状态时，主通信电路可以将用于对图像数据的通信时钟进行重新训练的时钟训练信号发送到主通信线。
此外，主通信电路可以以高速模式发送图像数据，并且以数据速率低于高速模式的低速模式向主通信线发送用于高速模式的设置数据。
另外，当第四辅助通信信号指示至少一个主通信线的异常状态时，主通信电路可以从高速模式切换到低速模式。
辅助通信电路可以通过辅助通信反馈信号发送复位信号，以复位多个数据驱动集成电路。
另外，当第四辅助通信信号具有低电平电压时，辅助通信电路可以生成并发送低电平电压的反馈信号。此外，当第四辅助通信信号具有低电平电压时，主通信电路可以将用于对图像数据的通信时钟进行重新训练的时钟训练信号发送到主通信线。
图4是根据一个实施例的数据处理装置的配置图。
参照图4，数据处理装置可以包括P主通信电路410、P辅助通信电路420、P控制电路430、P存储器440和图像数据处理电路450。
P主通信电路410可以通过主通信线CLM将主通信信号MDT发送到数据驱动装置。P主通信电路410可以通过主通信线CLM在活动区间中发送图像数据和第一控制数据，并且可以在消隐区间中发送第二控制数据。另外，数据驱动装置可以根据图像数据来驱动显示面板的像素。第一控制数据可以包括以显示面板的行单位或像素单位应用的控制值，并且第二控制数据可以包括以比行单位或像素单位长的时间段应用的控制值，或者以帧单位应用的控制值。
P主通信电路410可以通过主通信线CLM以第一数据速率发送设置数据。另外，P主通信电路410可以通过主通信线CLM以高于第一数据速率的第二数据速率发送图像数据、第一控制数据和第二控制数据。以第一数据速率进行通信的模式可以被称为低速通信模式，并且以第二数据速率进行通信的模式可以被称为高速通信模式。
P主通信电路410可以包括用于进行高速通信的P高速通信电路411和用于进行低速通信的P低速通信电路416。
P高速通信电路411可以包括打包器412、加扰器413、编码器414和第一串行器415等。
打包器412可以从处理图像数据的图像数据处理电路450接收图像数据。另外，打包器412可以从P控制电路430或P存储器440接收第一控制数据和/或第二控制数据。打包器412可通过对图像数据、第一控制数据和第二控制数据中的至少一个进行打包来生成发送数据。
加扰器413可以对发送数据进行加扰。加扰是混合所发送的数据的各位以防止相同的位(例如，1或0)在数据的发送流中连续排列K(K是等于或大于2的自然数)次的处理。根据规定的协议进行加扰。根据规定的协议，数据驱动装置可以将各位被混合的流恢复回原始数据。
加扰器413可以仅对图像数据进行加扰，并且可以不对第一控制数据或第二控制数据应用加扰。
编码器414可以将发送流的P个位编码成发送数据中的Q个位。P可以是例如6，并且Q可以是例如7。将6位数据编码成7位数据也称为6B7B编码。6B7B编码是一种利用DC平衡码的编码方法。
编码器414可以对发送数据进行编码，使得发送流的位增加。并且，编码的数据可以由数据驱动器解码成DC平衡码(例如，6B7B)。另一方面，编码的发送数据可以由数据驱动器恢复到原始位。
编码器414可以在编码发送数据时使用有限游程长度码(LRLC)。“游程长度”意味着连续排列相同的位，并且LRLC对发送数据进行编码，使得“游程长度”在发送数据中显现为不超过给定大小。
当编码器414使用LRLC来编码数据时，数据驱动装置可以根据编码器414所使用的LRLC方法来解码数据。
编码器414可将发送数据分割成预定的单元，并对各单元数据的发送数据进行编码。然后，编码器414可根据存储在P存储器440中的编码表来进行DC平衡编码或LRLC编码。数据驱动装置具有对应于编码表的解码表，并且可以根据解码表对各单元数据进行解码。
在数据处理装置110中并行发送的发送数据可以由第一串行器415串行转换。然后，第一串行器415可以将串行转换的发送数据发送到数据驱动装置。在这种情况下，串行发送的一系列数据可以形成发送流，并且可以是作为信号的主通信信号MDT的形式。
主通信线CLM可以包括m(m是自然数)个电绝缘线。另外，m个线路可以被配对成多对，各对允许低电压差分信号(LVDS)通信。当主通信线CLM包括两对或多于两对时，第一串行器415可以在各对中分发和发送发送数据。
发送数据可以由位组成，并且多个位可以构成一个符号。一个符号可以由8位或10位组成。此外，多个符号可以构成一个像素数据。像素数据可以顺次包括对应于诸如R(红)、G(绿)、B(蓝)等的子像素的信息。数据驱动装置可以将以位单位串行接收到的数据以字节单位和以像素单位排列。
P低速通信电路416可以包括设置数据处理电路417和第二串行器418。
设置数据处理电路417可以从P存储器440和/或P控制电路430接收设置值，并生成对应于该设置值的设置数据。
设置数据是以低速发送的数据，并且可以包括在高速通信之前必需的数据驱动装置的设置值。例如，设置数据可以包括在数据驱动装置中进行高速通信的电路的设置值。
第二串行器418可以串行转换设置数据，并且通过主通信线CLM将串行转换的设置数据发送到数据驱动装置。
第二串行器418可将设置数据转换成曼彻斯特码形式并发送该设置数据。
图5是示出以曼彻斯特码发送的主通信信号的协议的示例图。
参照图5，以曼彻斯特码发送的主通信信号可以由从P1到P6的六个部分组成。
低速通信时钟可以通过第一部分P1发送。在主通信信号中，数据位可以以曼彻斯特-II码来编码，并且在这种情况下，一个位可以由两个单位脉冲UI组成。在曼彻斯特-II编码中，当在第一部分P1中发送的数据位表示全0或全1时，可以发送与低速通信时钟同步的脉冲。
接收侧(数据驱动装置)可以根据从第一部分P1接收到的低速通信时钟来进行训练。
在发送低速通信时钟之后，可以在第二部分P2中发送指示消息开始的开始信号，并且可以在作为消息的最后部分的第六部分P6中发送指示消息结束的结束信号。
在第三部分P3中，发送消息头。消息头可以包括参数值，诸如数据类型、模式、接收侧的标识号(ID)、数据长度和接收侧的设置寄存器地址。
此外，第四部分P4可以包括通过消息发送/接收的信息。
另外，第五部分P5可以包括循环冗余校验(CRC)值。
返回参照图4，数据处理装置可以包括P辅助通信电路420，并且P辅助通信电路420可以包括P辅助通信控制电路422和P辅助通信信号处理电路421。
P辅助通信信号处理电路421可以从辅助通信线CLA接收辅助通信信号LCK，或者将辅助通信信号LCK发送到辅助通信线CLA。要发送的辅助通信信号(LCK)可以被称为辅助通信反馈信号。
P辅助通信控制电路422检查从辅助通信线CLA接收到的辅助通信信号LCK，并且在辅助通信信号LCK指示数据驱动装置中的异常的情况下，P辅助通信控制电路422可以将具有与辅助通信信号LCK相同形式的辅助通信反馈信号发送到辅助通信线CLA。这里，用于从数据驱动装置接收辅助通信信号LCK的线路和用于发送辅助通信反馈信号的线路可以是物理上分离的线路。
P辅助通信控制电路422可以与从辅助通信线CLA接收到的辅助通信信号LCK无关地生成辅助通信反馈信号，并且将其发送到辅助通信线CLA。例如，当P辅助通信控制电路422意图切换数据驱动装置的模式时，P辅助通信控制电路422可以将复位信号并入辅助通信反馈信号并对其进行发送。
P控制电路430是控制数据处理装置110的整体功能的电路。P控制电路430可以确定数据处理装置的操作模式，并且可以确定在各操作模式中进行的电路。
图6是根据一个实施例的数据驱动装置的配置图。当数据驱动装置包括多个数据驱动集成电路时，图6所示的配置可以理解为包括在一个数据驱动集成电路中的配置。
参照图6，数据驱动装置120包括D主通信电路610、D辅助通信电路620、D控制电路630、D存储器640和数据驱动电路650等。
D主通信电路610可以通过主通信线CLM从数据处理装置接收主通信信号MDT。D主通信电路610可以通过主通信线CLM在活动区间中接收图像数据和第一控制数据，并且可以在消隐区间中接收第二控制数据。另外，数据驱动电路650可以根据图像数据来驱动显示面板的像素。第一控制数据可以包括以显示面板的行单位或像素单位应用的控制值，并且第二控制数据可以包括以比行单位或像素单位更长的时间段应用的控制值或以帧单位应用的控制值。
D主通信电路610可以通过主通信线CLM以第一数据速率接收设置数据。另外，D主通信电路610可以通过主通信线CLM以高于第一数据速率的第二数据速率接收图像数据、第一控制数据和第二控制数据。以第一数据速率进行通信的模式可以被称为低速通信模式，并且以第二数据速率进行通信的模式可以被称为高速通信模式。
D主通信电路610可以包括进行高速通信的D高速通信电路611和进行低速通信的D低速通信电路616。
D主通信电路610可以包括第一解串器612、解码器613、解扰器614和解包器615等。
第一解串器612可以以字节单位或符号单位并行化通过主通信线CLM串行接收到的主通信信号MDT。
另外，解码器613可以解码利用DC平衡码(例如，6B7B码)编码或利用LRLC编码的数据。
解码器613可根据存储在D存储器640中的解码表对各单元数据进行解码。在这种情况下，当确认数据中所包括的一个单元数据不包括在解码表中时，解码器613可以生成错误信号。
然后，解码器613可检查接收到的数据是否满足LRLC编码标准。例如，当确认接收到的数据的游程长度超过基准值时，解码器613可以生成错误信号。
解扰器614可根据规定的协议将加扰数据恢复为原始数据。
解包器615可以将接收到的数据以像素单位排列，并将各像素的图像数据发送到数据驱动电路650。
D低速通信电路616可以包括第二解串器617和设置数据存储电路618。
第二解串器617可以并行化通过主通信线CLM串行接收到的设置数据。可以以曼彻斯特码的形式接收设置数据，并且第二解串器617可以将接收到的设置数据解码成曼彻斯特码，然后将其发送到设置数据存储电路618。
设置数据存储电路618可以接收设置数据，并将设置数据中所包括的设置值存储在D存储器640中，或者将其应用于与设置值对应的电路。
数据处理装置中的P存储器和数据驱动装置中的D存储器可以是寄存器、只读存储器(ROM)或随机存取存储器(RAM)的形式。
D辅助通信电路620可以包括D辅助通信控制电路621和D辅助通信信号处理电路622。
D辅助通信控制电路621可以包括参照图3描述的状态信号生成电路320(见图3)和性能评估反馈电路330(见图3)，并且D辅助通信信号处理电路622可以包括参照图3描述的信号组合电路310(见图3)。
D辅助通信控制电路621可以检查主通信信号MDT的异常状态、主通信电路610的异常状态和/或其他组件的异常状态，并生成状态信号。可替代地，D辅助通信控制电路621可以基于接收到以评估主通信的性能的测试图案的识别率来评估主通信的性能，并且根据评估结果生成性能评估反馈信号。
D辅助通信信号处理电路622可以使用状态信号或性能评估反馈信号来生成辅助通信信号LCK，并将辅助通信信号LCK发送到辅助通信线CLA。
D辅助通信信号处理电路622组合通过辅助通信线CLA从其他数据驱动集成电路发送的辅助通信信号或从数据处理装置发送的辅助通信反馈信号以及状态信号或性能评估反馈信号，以生成辅助通信信号LCK。
D控制电路630是控制数据驱动装置120的整体功能的电路。D控制电路630可以确定数据驱动装置的操作模式，并且可以确定在各操作模式中进行的电路。
图7是示出根据一个实施例的主信号序列的图。
参照图7，示出了驱动电压VCC的波形。驱动电压VCC最初具有低电平电压，然后波形在某一点改变为高电平电压。驱动电压VCC改变为高电平电压的时间可以理解为显示驱动装置(例如，数据处理装置或数据驱动装置)的驱动时间。
在驱动时间之后，数据处理装置和数据驱动装置可以在设置数据模式中操作。此外，在设置数据模式中的操作完成之后，数据处理装置和数据驱动装置可以在显示模式中操作。
在设置数据区间T710中，数据处理装置可以通过主通信信号MDT连续发送前导包P710和设置数据包P720。
数据处理装置可以在发送前导包P710的同时将辅助通信反馈信号LCKf的电压从低电平改变为高电平。通过该电压变化，数据处理装置可以通知前导包正在向数据驱动装置发送。
前导包P710中的主通信信号MDT的电压可以在高电平和低电平之间周期性地变化，并且数据驱动装置可以使用前导包P710训练用于接收设置数据包P720的低速通信时钟。
数据处理装置可以以相对低速的第一数据速率发送前导包P710和设置数据包P720。低速通信时钟变为第一数据速率，并且数据驱动装置可以使用前导包P710来训练低速通信时钟。
当低速通信时钟被训练时，数据驱动装置可以通过辅助通信信号LCKd将时钟学***改变为高电平。图7所示的辅助通信信号LCKd的波形是数据驱动装置中形成级联结构的多个数据驱动集成电路的末端所布置的数据驱动集成电路的辅助通信信号。
在确认数据驱动装置已经通过辅助通信信号LCKd训练了低速通信时钟之后，数据处理装置可以发送设置数据包P720。
图8是根据一个实施例的设置数据包的配置图。
参照图8，设置数据包P720可以包括设置数据开始包P810、设置数据头包P820、设置数据头验证包P830、设置数据主体包P840、设置数据主体验证包P850和设置数据结束包P860。
设置数据开始包P810可以指示设置数据包P720的开始。此外，设置数据结束包P860可以指示设置数据包P720的结束。
设置数据头包P820可以包括设置数据主体包P840的通信的指示值。例如，设置数据头包P820可以包括设置数据主体包P840的长度的指示值。
设置数据头验证包P830可包括用于验证设置数据头包P820的数据有效性的验证值。例如，设置数据头验证包P830可以包括设置数据头包P820的CRC值。
设置数据主体包P840可以包括高速通信之前所需的数据驱动装置的设置值。例如，设置数据主体包P840可以包括在数据驱动装置中进行高速通信的电路的设置值。
设置数据主体验证包P850可包括用于验证设置数据主体包P840的数据有效性的验证值。例如，设置数据主体验证包P850可以包括设置数据主体包P840的CRC值。
返回参照图7，在完成设置数据包P720的发送之后，数据处理装置可以将主通信信号MDT维持在高电平电压或低电平电压达预定时间。这样的包可以被称为高电压包或低电压包P730，并且当接收到高电压包或低电压包P730时，数据驱动装置可以识别出设置数据区间T710完成。当数据驱动装置接收到维持在高电平电压或低电平电压达预定时间的信号时，时钟中断，并且数据驱动装置可以将其识别为设置数据区间T710完成。
另一方面，在通过第一通信信号MDT识别出设置数据结束包P860(见图8)之后，当第一通信信号MDT维持在高电平电压或低电平电压达预定时间时，数据驱动装置可以确定设置数据区间T710的结束并进入显示区间T720。
在设置数据区间T710完成之后，数据处理装置和数据驱动装置可以进入显示区间T720。显示区间T720可以包括时钟训练区间T730和帧区间T740。在时钟训练区间T730中训练了高速通信时钟之后，重复显示帧区间T740。
在时钟训练区间T730中，数据处理装置可以以第二数据速率将时钟训练图案P740发送到数据驱动装置。另外，数据驱动装置可以在时钟训练图案P740中训练与第二数据速率对应的高速通信时钟。这里，第二数据速率可以具有比第一数据速率的频率高的频率。
当数据驱动装置在时钟训练区间T730中未能训练高速通信时钟时，数据驱动装置可以通过辅助通信信号LCKd发送时钟训练失败信号。例如，数据驱动装置可以在将辅助通信信号LCKd的电压从高电平降低到低电平的同时将时钟训练失败通知给数据处理装置。
当针对高速通信时钟的时钟训练失败时，数据处理装置可以另外发送时钟训练图案P740或者返回到设置数据模式。
当针对高速通信时钟的时钟训练完成时，数据处理装置和数据驱动装置可以进入帧区间T740。
帧区间T740可以包括活动区间T750和消隐区间T760。活动区间T750可以是以行单位发送图像数据和控制数据的区间，并且消隐区间T760可以是不以行单位发送图像数据的区间。消隐区间T760可以被分成水平消隐区间和垂直消隐区间。在下文中，为了便于描述，消隐区间T760将被描述为垂直消隐区间。
在活动区间T750中，数据处理装置可以在各行单位中发送行数据包P750。
图9是根据一个实施例的行数据包的配置图。
参照图9，行数据包P750可以包括行数据开始包P910、第一控制数据主体包P920、图像数据包P930和时钟训练图案P940。
行数据开始包P910可以指示行数据包P750的开始。LRLC编码或加扰可以不应用于行数据开始包P910。
控制数据主体包P920可以包括可以以行单位改变或频繁改变的设置值。例如，第一控制数据主体包P920可以包括指示各像素的极性的极性值，并且可以包括指示加扰器是否被复位的值。
图像数据包P930可以包括排列在一行中的像素的灰度值。
另外，时钟训练图案P940可以包括能够训练高速通信时钟的图案信号。
返回参照图7，在活动区间T750中，数据处理装置可以在发送所有行的行数据包P750之后进入消隐区间T760。
在消隐区间T760中，数据处理装置可以以虚拟行单位发送控制数据包P760。
图10是根据一个实施例的控制数据包的配置图。
参照图10，控制数据包P760可以包括控制数据开始包P1010、第二控制数据主体包P1020、验证包P1030、伪包P1040和时钟训练图案P1050。
控制数据开始包P1010可以指示控制数据包P760的开始。LRLC编码或加扰可以不应用于控制数据开始包P1010。
第二控制数据主体包P1020可以包括以帧单位改变或者不频繁改变的设置值。可替代地，根据一个实施例，第二控制数据主体包P1020可以包括与第一控制数据主体包的设置值相似或相等的设置值。
验证包P1030可以包括CRC数据。这里，CRC数据可以包括在设置数据区间中接收到的CRC值。例如，CRC数据可以包括设置数据头验证包P830(见图8)中所包括的设置数据头包P820(见图8)的CRC值。此外，CRC数据可以包括设置数据主体验证包P850(见图8)中所包括的设置数据主体包P840(见图8)的CRC值。
数据驱动装置可以在将设置数据区间中接收到的CRC值与验证包P1030中接收到的CRC值进行比较的同时检查通信错误。
如上所述，在一个实施例中，针对各区间进行不同类型的通信。在这些条件下，在一个实施例中，提出了针对各区间中的通信类型优化的数据核实方法，以便提高数据核实的效率。
图11是根据一个实施例的数据核实方法的流程图。
参照图11，数据处理装置110可以生成设置数据(S1102)。设置数据可以包括用于平滑进行高速通信(例如，用于以第二数据速率发送/接收数据的通信)的高速通信设置值。
数据处理装置110可以通过主通信线以第一数据速率将设置数据发送到数据驱动装置120。此外，数据驱动装置120可以以第一数据速率接收设置数据(S1104)。
数据驱动装置120可以根据第一规则确定设置数据中的错误(S1106)。另外，数据驱动装置120可以通过辅助通信线向数据处理装置110反馈设置数据是否有错误(S1108)。
数据处理装置110可以将图像数据转换为适用于数据驱动装置120(S1110)。
另外，数据处理装置110可以通过主通信线以第二数据速率将图像数据发送到数据驱动装置120。此外，数据驱动装置120可以以第二数据速率接收图像数据(S1112)。在这种情况下，第二数据速率可以高于第一数据速率。以第一数据速率的通信可以被认为是低速通信，并且以第二数据速率的通信可以被认为是高速通信。
数据驱动装置120可根据不同于第一规则的第二规则来确定图像数据中的错误(S1114)。另外，数据驱动装置120可以通过辅助通信线向数据处理装置110反馈图像数据是否有错误(S1116)。
在数据驱动装置120中，可以由D低速通信电路进行第一数据速率的通信，并且可以由D高速通信电路进行第二数据速率的通信。
作为确定通信错误的示例，D低速通信电路可以通过CRC校验来确定设置数据中的错误。
作为另一示例，当在图像数据的解码期间确认了错误时，D高速通信电路可以将图像数据确定为错误数据。
当确认图像数据中所包括的一个单元数据不包括在解码表中时，D高速通信电路可以将图像数据确定为错误数据。数据处理装置可以对一个单元数据进行LRLC编码或6B7B编码，并且当D高速通信电路无法从LRLC编码或6B7B编码的解码表中检索到对应的单元数据时，可以确定为对应的单元数据的通信处理中存在错误。
当在接收到的图像数据中游程长度超过基准值时，D高速通信电路可以将图像数据确定为错误数据。在即使数据处理装置通过LRLC编码发送图像数据以使得游程长度不超过基准值、但D高速通信电路接收到游程长度超过基准值的数据的情形下，很可能在通信处理中发生错误。因此，当在接收到的图像数据中游程长度超过基准值时，D高速通信电路可以将图像数据确定为错误数据。
错误也可能被双重检查。例如，D低速通信电路可以通过CRC校验来确定设置数据中的错误。此外，此时的CRC校验值可以存储在存储器中。另外，D高速通信电路可以以第二数据速率接收第二控制数据，并且第二控制数据可以包括CRC比较值。D高速通信电路可以通过将CRC比较值与CRC校验值进行比较来确定通信错误。在通过高速通信以第二数据速率接收到的CRC比较值中可能存在错误，或者在通过低速通信以第一数据速率接收到的CRC校验值中可能存在错误。D高速通信电路可以确定CRC比较值和CRC校验值之一有错误，并将通信错误反馈给数据处理装置。
主通信信号可以是嵌入式时钟信号。由于时钟嵌入在主通信信号中，所以数据驱动装置可能需要在通信的初始区间中进行时钟训练。
D高速通信电路可以包括时钟恢复电路，该时钟恢复电路可以以第二数据速率从数据处理装置接收时钟训练信号并训练高速通信时钟。
时钟训练信号可以具有特定的图案。例如，时钟训练信号可以具有高电平电压和低电平电压以第二数据速率的频率交替的图案。在时钟恢复电路接收时钟训练信号并完成高速通信时钟的训练之后，时钟恢复电路可以通过检查时钟训练信号中的图案来确定通信错误。例如，时钟恢复电路可以通过在完成时钟训练之后将时钟训练信号识别为数据、然后检查数据的图案是否正常，来确定通信错误。
从嵌入式时钟信号恢复的时钟频率也可能略有不同。然而，当频率显著改变时，发生通信错误的可能性高。
D高速通信电路以第二数据速率通过主通信线接收时钟训练信号来训练高速通信时钟，并且通过主通信线接收嵌入式时钟信号来维持高速通信时钟。并且，D高速通信电路可以通过将训练完成时间的高速通信时钟的频率与训练完成时间之后的时间点的高速通信时钟的频率进行比较来确定通信错误。在这种情况下，D高速通信电路中的时钟恢复电路可以具有锁相环(PLL)类型或延迟锁定环(DLL)类型。
另一方面，D高速通信电路可以通过以第二数据速率接收到的误码率(BER)测试图案来评估通信性能。
数据处理装置可以将BER测试图案发送到数据驱动装置。此外，数据驱动装置可以使用BER测试图案来对接收错误的数量计数。另外，当接收错误的数量等于或大于阈值时，数据驱动装置可以通过辅助通信线反馈通信错误。
当数据驱动装置包括多个数据驱动集成电路时，对多个数据驱动集成电路的BER测试可以一个接一个地顺次进行。例如，在对第一数据驱动集成电路进行BER测试之后，可以进行对第二数据驱动集成电路的BER测试。
进行BER测试的数据驱动集成电路可以忽略从其他数据驱动集成电路发送的辅助通信信号。另外，进行BER测试的数据驱动集成电路可以旁路从其他数据驱动集成电路发送的辅助通信信号并将其输出。
图12是示出在根据一个实施例的数据驱动集成电路中从其他数据驱动集成电路发送的辅助通信信号被忽略的图，图13是示出在根据一个实施例的数据驱动集成电路中从其他数据驱动集成电路发送的辅助通信信号被旁路的图。
参照图12，在数据驱动集成电路中，性能评估反馈电路330可以根据BER测试结果生成性能评估反馈信号SIG2。例如，当BER测试中的接收错误的数量等于或大于阈值时，或者当正常接收率小于预定值时，性能评估反馈电路330可以将性能评估反馈信号SIG2的电压从高电平降低到低电平。
在这种情况下，信号组合电路310可以生成组合性能评估反馈信号SIG2和状态信号SIG1的辅助通信信号LCK。
此外，当性能评估反馈电路330进行BER测试时，信号组合电路310可以忽略从其他数据驱动集成电路接收到的辅助通信信号LCK'。
参照图13，当不进行BER测试时，数据驱动集成电路不可以生成性能评估反馈信号SIG2或状态信号SIG1。另外，信号组合电路310可以旁路并输出从其他数据驱动集成电路接收到的辅助通信信号LCK'。
以这种方式，数据驱动装置可以单独接收关于数据驱动集成电路的BER测试结果的反馈。
另一方面，数据处理装置发送由N(N是大于或等于2的自然数)个位组成的符号，并且数据驱动装置可以将各符号与由M(M是小于N的自然数)个位组成的值进行匹配。
这样的发送/接收符号单位的位值的方法可以用于发送/接收省电控制值，或者用于发送/接收需要降低错误可能性的包，诸如行数据包或控制数据包。
图14是根据一个实施例的符号设置值的示例图。
参照图14，数据驱动装置可以接收由8位组成的第一符号1410。另外，数据驱动装置可以将第一符号1410与具有值1的1位的值匹配。
另外，数据驱动装置可以接收由8位组成的第二符号1420。另外，数据驱动装置可以将第二符号1420与具有值0的1位的值匹配。
以这种方式，当以符号单位发送和接收位值时，可以降低设置值中错误的可能性。另外，即使在一些位中发生错误，数据驱动装置本身也可以纠正错误。
图15是示出根据一个实施例的符号的位错误的纠正的图。
参照图15，数据驱动装置可以接收由8位组成的第三符号1510。当数据驱动装置被预设为仅接收参照图14描述的第一符号和第二符号时，数据驱动装置可以确定为第三符号1510中存在错误，并将第三符号1510与第一符号和/或第二符号1420进行比较。另外，数据驱动装置可以选择与第三符号1510更相似的第二符号1420，并且可以使用第二符号1420来纠正第三符号1510的错误位。
可替代地，数据驱动装置可以使用在接收第三符号1510之前或之后接收到的符号来确认第三符号1510不是约定的符号，并且可以恢复第三符号1510的一些位的错误。
考虑数据驱动装置，总结了与上述数据有效性相关的一些内容。数据驱动装置可以包括：第一通信电路，其通过通信线以第一数据速率接收第一数据，并根据第一规则确定第一数据的错误；第二通信电路，其通过通信线以高于第一数据速率的第二数据速率接收第二数据，并根据不同于第一规则的第二规则确定第二数据的错误；以及数据驱动电路，其根据包括在第二数据中的图像数据来驱动显示面板的像素。
当确认第二数据中所包括的一个单元数据不包括在解码表中时，第二通信电路可以将第二数据确定为错误数据。
此外，当确认第二数据中的游程长度超过基准值时，第二通信电路可以将第二数据确定为错误数据。
另外，当在对第二数据的解码处理中识别出错误时，第二通信电路可以将第二数据确定为错误数据。
第一通信电路可以通过循环冗余校验(CRC)校验来确定第一数据的错误。此外，第一通信电路可以将CRC校验值存储在存储器中，并且第二通信电路可以以第二数据速率接收第三数据，并将第三数据中所包括的CRC比较值与CRC校验值进行比较，以确定通信错误。
第二通信电路可以以第二数据速率接收时钟训练信号来训练通信时钟，并且可以在训练完成后通过检查时钟训练信号中的时钟训练图案来确定通信错误。
第二通信电路以第二数据速率通过通信线接收时钟训练信号来训练通信时钟，并通过通信线接收嵌入式时钟信号来维持通信时钟，并且可以通过比较训练完成时间的通信时钟的频率和训练完成时间之后的时间点的通信时钟的频率来确定通信错误。
第二通信电路可以通过以第二数据速率接收到的误码率(BER)测试图案来评估通信性能。此外，第一通信电路可以以第一数据速率接收关于BER测试的设置值。
第二通信电路可以通过第二数据接收由N(N是2或更大的自然数)个位组成的符号，并且可以将各符号与由M(M是小于N的自然数)个位组成的值匹配。另外，第二通信电路可以使用在一个符号之前或之后接收到的其他符号来恢复该一个符号中所包括的一个位的错误。
考虑数据处理装置，总结了与数据有效性相关的一些内容。该数据处理装置可以包括：第一通信电路，其通过通信线以第一数据速率发送第一数据和用于第一数据的第一验证数据；以及第二通信电路，其通过通信线以高于第一数据速率的第二数据速率发送包括用于驱动显示面板的像素的图像数据的第二数据，并且以第二数据速率发送对应于第一验证数据的第二验证数据。
第一验证数据可包括关于第一数据的循环冗余校验(CRC)值，并且第二验证数据可包括对应于CRC值的CRC比较值。另外，第二通信电路可以在一个帧区间中所包括的活动区间中发送第二数据，并且可以在一个帧中所包括的消隐区间中发送包括第二验证数据的第三数据。
第二通信电路可以根据预定的编码表以有限游程长度码(LRLC)方法对第二数据进行编码。
第一通信电路可以以第一数据速率发送误码率(BER)测试的设置值，并且第二通信电路可以以第二数据速率发送BER测试图案。
另外，第二通信电路可以将由M(M是自然数)个位组成的值与由N(N是大于M的自然数)个位组成的符号进行匹配，并将该符号并入第二数据中以发送该符号。
当确定是数据有效性的错误时，数据处理装置和数据驱动装置可以在切换操作模式的同时恢复错误。可替代地，当一个模式中的所有操作完成时，数据处理装置和数据驱动装置可以切换到其他模式。
图16是示出根据一个实施例的显示驱动设备的模式切换序列的图。
参照图16，在设置数据区间T710中，数据处理装置和数据驱动装置以第一模式操作，并且在第一模式中，数据处理装置的P低速通信电路和数据驱动装置的D低速通信电路可以以第一数据速率发送/接收设置数据。
当在第一模式中发生错误时(LF11)，数据处理装置和数据驱动装置可以再次进行第一模式。
当正常进行了设置数据区间T710中的所有操作时(LP11)，数据处理装置和数据驱动装置可以从第一模式切换到第二模式，并进行时钟训练区间T730中的操作。
在第二模式中，数据处理装置以第二数据速率发送时钟训练信号，并且数据驱动装置可以训练高速通信时钟来以第二数据速率通信。
当在第二模式中发生错误时(LF12)，数据处理装置和数据驱动装置可以在切换到第一模式之后再次进行第一模式的操作。
当正常进行了时钟训练区间T730中的所有操作时(LP12)，数据处理装置和数据驱动装置可以从第二模式切换到第三模式，并进行活动区间T750中的操作。
在第三模式中，数据处理装置以第二数据速率发送图像数据和第一控制数据，并且数据驱动装置可以根据图像数据驱动显示面板的像素。
在第三模式中，数据处理装置和数据驱动装置可以以行单位发送图像数据和第一控制数据，并且在这种情况下，当正常进行了对一行的操作时(AL1)，可以进行对下一行的相同操作。
当在第三模式中发生错误时(LF2)，数据处理装置和数据驱动装置可以在切换到第二模式之后再次进行时钟训练。当在第三模式中发生错误时，数据处理装置和数据驱动装置被切换到第二模式而不是第一模式，并且利用该序列，数据处理装置和数据驱动装置可以缩短错误恢复时间。特别地，由于第三模式是活动区间，因此根据该序列，可以通过使画面中断的时间段最小化来提高图像质量。
当正常进行了活动区间T750中的所有操作时(VB1)，数据处理装置和数据驱动装置可以从第三模式切换到第四模式，并进行消隐区间T760中的操作。
在第四模式中，数据处理装置以第二数据速率发送第二控制数据，并且数据驱动装置可以根据第二控制数据来应用驱动显示面板所需的设置值。
在第四模式中，数据处理装置和数据驱动装置可以以虚拟行单位发送第二控制数据，并且在这种情况下，当正常进行了对一个虚拟行的操作时(VB2)，可以进行对下一个虚拟行的相同操作。
当正常进行了消隐区间T760中的所有操作时(AL2)，数据处理装置和数据驱动装置可以从第四模式切换到第三模式，并进行活动区间T750中的操作。
当在第四模式中发生错误时(LF13)，数据处理装置和数据驱动装置可以切换到第一模式。当切换到第一模式时，数据处理装置和数据驱动装置可以从初始状态再次确定大多数设置。由于在不更新显示面板的消隐区间T760中进行了第四模式，所以即使恢复时间有点长，也可以使图像质量的问题最小化。
关于该序列考虑数据驱动装置，数据驱动装置可以包括D低速通信电路、D高速通信电路、D控制电路和数据驱动电路。
D低速通信电路可以在第一模式中以第一数据速率接收设置数据。
D高速通信电路可以在第二模式中训练高速通信时钟来以第二数据速率通信，在第三模式中使用高速通信时钟接收图像数据和第一控制数据，并且在第四模式中使用高速通信时钟接收第二控制数据。
D控制电路可以在第一模式完成时将模式切换到第二模式，在第二模式完成时将模式切换到第三模式，在第三模式中确认了异常状态时将模式切换到第二模式，并且在第四模式中确认了异常状态时将模式切换到第一模式。
另外，数据驱动电路可以根据图像数据来驱动显示面板的像素。
这里，第二数据速率可以是高于第一数据速率的值。
当在第二模式中确认了异常状态时，D控制电路可以将模式切换到第一模式。
D高速通信电路可以包括时钟恢复电路，并且设置数据可以包括时钟恢复电路的设置值。
D高速通信电路可以包括均衡器电路，并且设置数据可以包括均衡器电路的设置值。
当第一模式被重复进行了L(L是2或更大的自然数)次或更多次时，均衡器电路的设置值可以被改变和接收。例如，当在从第一模式切换到第二模式之后的一帧时间内从第一模式切换到第二模式的操作被重复进行了L次或更多次时，数据处理装置可以改变D高速通信电路的均衡器电路的设置值并发送该设置值。
数据驱动装置还可以包括用于通过辅助通信线发送辅助通信信号的D辅助通信电路。
当D控制电路在第三模式或第四模式中检查到异常状态时，D辅助通信电路可以通过辅助通信信号将指示异常状态的信号发送到数据处理装置。
图像数据、第一控制数据和第二控制数据是嵌入式时钟信号，并且D高速通信电路可以从嵌入式时钟信号中提取时钟以维持高速通信时钟。
当没有维持通信时钟时，D控制电路可以确定异常状态。
然后第三模式可以在一个帧区间中的用于更新显示的活动区间中进行，并且第四模式可以在一个帧区间中的消隐区间中进行。
关于该序列考虑数据处理装置，数据处理装置可以包括P低速通信电路、P高速通信电路和P控制电路。
P低速通信电路可以在第一模式中以第一数据速率发送设置数据。
P高速通信电路可以在第二模式中以第二数据速率发送时钟训练信号以训练高速通信时钟，在第三模式中根据高速通信时钟来发送图像数据和第一控制数据，并且在第四模式中根据高速通信时钟来发送第二控制数据。
P控制电路可以在第一模式完成时将模式切换到第二模式，在第二模式完成时将模式切换到第三模式，在第三模式中确认了异常状态时将模式切换到第二模式，以及在第四模式中确认了异常状态时将模式切换到第一模式。
第二数据速率可以高于第一数据速率。
当在第二模式中确认了异常状态时，P控制电路可以将模式切换到第一模式。
当从第二模式到第一模式的切换被重复了L(L是2或更大的自然数)次或更多次时，P低速通信电路可以改变用于以第二数据速率通信的设置值，并且将改变的设置值并入设置数据中以发送该设置值。
数据处理装置还可以包括辅助通信电路，用于通过辅助通信线接收辅助通信信号。另外，P控制电路可以通过辅助通信信号检查各模式中的异常状态。
另外，当辅助通信信号从高电平电压切换到低电平电压时，P控制电路可以识别出发生了异常状态。
另一方面，根据一个实施例的显示驱动设备还可以进行低功率操作。
图17是示出根据一个实施例的显示驱动设备进行低功率操作的序列的图。
参照图17，在正常模式中，显示设备可以交替地进行活动区间T750中的操作和消隐区间T760中的操作。另外，显示设备可以在活动区间T750中刷新显示面板的图像。
为了更新显示面板的图像，数据处理装置可以在活动区间T750中将图像数据RGB发送到数据驱动装置。可以以行单位发送图像数据RGB，并且为了以行单位发送设置值，数据处理装置还可以在活动区间T750中发送第一控制数据。
另一方面，对于低功率操作，数据处理装置可以在消隐区间T760中发送第二控制数据。此外，第二控制数据可以包括用于低功率操作的省电控制值。
在正常模式中，省电控制值可以被设置为禁用D并被发送。当接收到设置为禁用D的省电控制值时，数据驱动装置可以控制输出电路正常工作。
为了在省电模式中降低刷新速率，数据处理装置可以将省电控制值设置为启用E1和E2并发送该省电控制值。
当接收到被设置为启用E1和E2的省电控制值时，数据驱动装置可以禁用一些电路。例如，数据驱动装置的数据驱动电路可以包括锁存各像素的图像数据的锁存电路、将锁存电路的输出数据转换成模拟数据电压的数模转换器(DAC)以及将数据电压输出到像素的输出缓冲器。另外，数据驱动装置可以根据省电控制值来确定DAC和输出缓冲器的开启/关闭。
当接收到被设置为启用E1和E2的省电控制值时，数据驱动装置还可以禁用主通信电路。在这种情况下，由于当主通信电路被禁用时高速通信时钟没有恢复，所以数据驱动装置可以将辅助通信信号LCK的电压切换到低电平。数据处理装置识别辅助通信信号LCK电压的该切换，并且可以确认数据驱动装置已经进入省电模式。
主通信电路可以接收时钟训练信号并训练高速通信时钟，或者可以接收嵌入式时钟信号并维持高速通信时钟。然而，当在省电模式中不供给主通信信号时，数据驱动装置不能维持高速通信时钟。因此，在活动区间T750被重启之前，数据驱动装置可以将时钟运行信号CT发送到数据驱动装置。另外，数据驱动装置可以通过时钟训练信号CT再次训练高速通信时钟，并且可以通过辅助通信信号LCK来将训练的完成通知给数据处理装置。
当从省电模式切换到正常模式时，显示装置可以再次发送设置数据CFG。图像数据RGB可以以第二数据速率发送，并且设置数据CFG可以以低于第二数据速率的第一数据速率发送。
当接收设置数据CFG的操作完成时，数据驱动装置可以将辅助通信信号LCK的电压从低电平切换到高电平。
可以根据省电控制值来确定是在省电模式之后从高速通信时钟的时钟训练重启数据驱动装置，还是再次发送/接收设置数据。
省电控制值可以包括第一省电控制值和第二省电控制值。
这里，第一省电控制值可以包括确定是否进入省电模式的值。例如，当第一省电控制值被设置为启用时，数据驱动装置可以进入省电模式，而当第一省电控制值被设置为禁用时，数据驱动装置可以在正常模式中操作而不进入省电模式。
接下来，第二省电控制值可以指示在省电模式完成之后重启哪个处理。例如，如果第二省电控制值是指示显示模式的值，则数据处理装置和数据驱动装置可以从用于高速通信的时钟训练处理重启。此外，当第二省电控制值是指示设置数据模式的值时，数据处理装置和数据驱动装置可以从通过低速通信发送和接收设置数据的处理重启。
考虑数据驱动装置，关于与上述省电操作相关的一些内容，数据驱动装置可以包括D主通信电路和数据驱动电路。D主通信电路可以通过主通信线在活动区间中接收图像数据和第一控制数据，并且可以在消隐区间中接收第二控制数据。另外，数据驱动电路可以根据图像数据驱动显示面板的像素，并且可以根据包括在第二控制数据中的省电控制值来确定输出电路的省电操作。
数据驱动电路还可以根据省电控制值来控制D主通信电路的省电操作。
数据驱动装置还可以包括D辅助通信电路，其通过辅助通信线发送辅助通信信号，并通过辅助通信信号指示D主通信电路已经进入省电模式。
D主通信电路接收时钟训练信号以训练用于接收图像数据的高速通信时钟，并且在训练高速通信时钟之后，辅助通信信号可以指示D主通信电路进入正常模式。
省电控制值可以包括控制D主通信电路的省电操作的第一省电控制值和控制从省电模式切换到正常模式的过程的第二省电控制值。
当第二省电控制值是第一值时，D主通信电路可以接收时钟训练信号，以训练用于接收图像数据的高速通信时钟。
当第二省电控制值是第二值时，D主通信电路可以等待以比用于接收图像数据的第二数据速率低的第一数据速率接收数据。
D主通信电路可以在以第一数据速率接收设置数据之后以第二数据速率接收相应的时钟训练信号。
D主通信电路可以接收由N(N是2或更大的自然数)个位组成的符号，并且可以将各符号与由M(小于N的自然数)个位组成的省电控制值进行匹配。
数据驱动电路包括锁存各像素的图像数据的锁存电路、将锁存电路的输出数据转换成模拟数据电压的数模转换器(DAC)以及向像素输出数据电压的输出缓冲器，并且可以根据省电控制值来确定DAC和输出缓冲器的开启/关闭。
考虑数据处理装置，关于与上述省电操作相关的一些内容，数据处理装置可以包括图像数据处理电路和P主通信电路。图像数据处理电路可以处理用于驱动显示面板的像素的图像数据。另外，P主通信电路可以通过主通信线在活动区间中发送图像数据和第一控制数据，并且在消隐区间中发送包括省电控制值的第二控制数据。
数据处理装置还可以包括用于通过辅助通信线接收辅助通信信号的P辅助通信电路。另外，P主通信电路通过省电控制值发送指示数据驱动装置的省电操作的值，并且P辅助通信电路通过辅助通信信号确认数据驱动装置已经进入省电模式。
当确认数据驱动装置已经进入省电模式时，P主通信电路可以在省电模式中操作预定时间。
P主通信电路可以在经过预定时间之后发送时钟训练信号，并且可以在通过P辅助通信电路确认了数据驱动装置被时钟训练时发送图像数据。
在通过省电控制值发送指示数据驱动装置的正常操作的值之后，当通过P辅助通信电路确认数据驱动装置已经进入省电模式时，P主通信电路可以向数据驱动装置发送时钟训练信号。
省电控制值可以包括用于控制数据驱动装置的省电操作的第一省电控制值以及用于控制从省电模式切换到正常模式的过程的第二省电控制值。在将第二省电控制值设置为第一值之后经过预定时间之后，P主通信电路可以将时钟训练信号发送到数据驱动装置。
在将第二省电控制值设置为第一值之后经过预定时间之后，P主通信电路可以以比用于发送图像数据的第二数据速率更低的第一数据速率发送设置数据。
如上所述，根据本实施例，根据发送和接收数据的类型和操作模式，以不同的方式检查数据通信中的数据有效性，从而提高数据核实的准确性和效率。根据本实施例，可以减少数据通信中消耗的电量，并且可以使由于通信错误而错误地进入省电模式的故障的可能性最小化。此外，根据本实施例，即使多个数据驱动装置中的一个发生错误，也可以同时初始化整个数据驱动装置，并且可以容易地同步数据驱动装置和数据处理装置的操作模式。另外，根据本实施例，可以促进数据驱动装置和数据处理装置的操作模式的管理，并且可以使错误的恢复时间最小化。
相关申请的交叉引用
本申请要求2021年5月31日提交的韩国专利申请10-2021-0069767和2022年4月5日提交的韩国专利申请10-2022-0042268的优先权，其全部内容通过引用并入本文。

Claims (20)

1.一种数据驱动装置，包括：
低速通信电路，其通过第一通信线以第一数据速率接收设置数据；
高速通信电路，其根据所述设置数据中所包括的设置值来进行操作，并且通过所述第一通信线以高于所述第一数据速率的第二数据速率接收图像数据；以及
数据驱动电路，其根据所述图像数据来驱动显示面板的像素。
2.根据权利要求1所述的数据驱动装置，其中，
所述高速通信电路包括时钟恢复电路，
所述时钟恢复电路从以所述第二数据速率接收到的嵌入式时钟信号中恢复高速通信时钟，
所述高速通信电路根据所述高速通信时钟从所述嵌入式时钟信号中提取所述图像数据，以及
所述设置数据包括所述时钟恢复电路的设置值。
3.根据权利要求2所述的数据驱动装置，其中，
所述高速通信电路包括解串器，以及
所述解串器以字节单位或符号单位并行化从所述嵌入式时钟信号中提取的所述图像数据。
4.根据权利要求3所述的数据驱动装置，其中，
所述高速通信电路包括解码器，
其中，所述解码器基于存储在存储器中的解码表，对通过使用DC平衡码或有限游程长度码即LRLC而编码的所述图像数据进行解码。
5.根据权利要求4所述的数据驱动装置，其中，
所述高速通信电路包括解扰器，
其中，所述解扰器将根据规定协议而加扰的所述图像数据恢复为原始状态的数据。
6.根据权利要求4所述的数据驱动装置，其中，
所述高速通信电路包括解包器，
其中，所述解包器将所述图像数据以像素单位排列，并将排列后的图像数据发送到所述数据驱动电路。
7.根据权利要求1所述的数据驱动装置，其中，
所述低速通信电路包括解串器，
其中，所述解串器并行化通过所述第一通信线以串行形式接收到的通信信号，并且通过使用曼彻斯特码来解码所述通信信号。
8.根据权利要求7所述的数据驱动装置，其中，
所述通信信号包括多个部分，其中，在所述多个部分中，第一部分包括低速通信时钟，第二部分包括开始信号，第三部分包括消息头，第四部分包括所述设置数据，第五部分包括错误校验值，以及第六部分包括结束信号。
9.根据权利要求1所述的数据驱动装置，还包括：
状态信号发送电路，其通过区别于所述第一通信线的第二通信线发送针对所述高速通信电路的状态信号。
10.根据权利要求9所述的数据驱动装置，还包括：
性能评估反馈电路，其发送针对通信评估结果的性能评估反馈信号，所述通信评估结果是基于通过所述第一通信线接收到的测试图案的识别率而获得的。
11.根据权利要求10所述的数据驱动装置，还包括：
信号组合电路，其将所述状态信号与所述性能评估反馈信号组合，并将组合的信号发送到所述第二通信线。
12.一种数据处理装置，包括：
图像数据处理电路，其处理用于驱动显示面板的像素的图像数据；
低速通信电路，其通过第一通信线以低于高速通信速率的低速通信速率发送用于以所述高速通信速率通信的设置数据；以及
高速通信电路，在已经发送所述设置数据之后，通过所述第一通信线以所述高速通信速率发送所述图像数据。
13.根据权利要求12所述的数据处理装置，其中，
在所述高速通信电路中，各帧时间被分割成活动区间和消隐区间，所述图像数据和第一控制数据在所述活动区间中发送，并且第二控制数据在所述消隐区间中发送，
其中，所述第一控制数据包括以所述显示面板的行单位或像素单位应用的控制值，并且所述第二控制数据包括以比所述行单位长的时间段应用的控制值或以帧单位应用的控制值。
14.根据权利要求12所述的数据处理装置，其中，
所述高速通信电路包括：
打包器，其通过对所述图像数据、第一控制数据和第二控制数据其中至少之一进行打包来生成发送数据；
加扰器，其对一些或所有发送的数据进行加扰；
编码器，其通过使用DC平衡码或有限游程长度码即LRLC来对所述发送数据进行编码；以及
串行器，其以串行形式转换所述发送数据以形成发送流。
15.根据权利要求14所述的数据处理装置，其中，
所述串行器将所述发送数据分发到两对或多于两对中的各对，以发送所分发的发送数据。
16.一种显示面板驱动装置，包括：
第一通信线，其中通过所述第一通信线进行低电压差分信号通信即LVDS通信；
数据处理装置，用于以低速通信速率将设置数据发送到所述第一通信线；以及
多个数据驱动装置，用于通过所述第一通信线以高于所述低速通信速率的高速通信速率进行高速通信，根据所述设置数据中所包括的设置值来设置高速通信环境，通过所述高速通信接收图像数据，以及驱动显示面板的像素。
17.根据权利要求16所述的显示面板驱动装置，还包括：
第二通信线，其中通过所述第二通信线发送和接收状态信号，
其中，当在所述高速通信中检测到异常时，各数据驱动装置通过所述第二通信线将所述状态信号发送到所述数据处理装置。
18.根据权利要求17所述的显示面板驱动装置，其中，
所述第一通信线以一对一的方式连接所述数据处理装置和所述数据驱动装置中的各数据驱动装置，以及
所述第二通信线连接所述数据处理装置和级联形式的所述数据驱动装置。
19.根据权利要求16所述的显示面板驱动装置，其中，
在驱动电压已经被供给至所述数据处理装置和数据驱动装置之后，所述设置数据在设置数据区间中从所述数据处理装置被发送到所述数据驱动装置。
20.根据权利要求19所述的显示面板驱动装置，其中，
在所述设置数据已经被发送之后，所述图像数据在显示区间中从所述数据处理装置被发送到所述数据驱动装置。
CN202210566603.2A 2021-05-31 2022-05-23 数据处理装置、数据驱动装置和显示面板驱动装置 Pending CN115482761A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0069767 2021-05-31
KR20210069767 2021-05-31
KR1020220042268A KR20220162037A (ko) 2021-05-31 2022-04-05 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
KR10-2022-0042268 2022-04-05

Publications (1)

Publication Number Publication Date
CN115482761A true CN115482761A (zh) 2022-12-16

Family

ID=84193271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210566603.2A Pending CN115482761A (zh) 2021-05-31 2022-05-23 数据处理装置、数据驱动装置和显示面板驱动装置

Country Status (3)

Country Link
US (2) US11763775B2 (zh)
CN (1) CN115482761A (zh)
TW (1) TW202312135A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230083853A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121958B1 (ko) 2010-09-08 2012-03-09 주식회사 실리콘웍스 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치 및 방법
KR101978937B1 (ko) 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
TWI497481B (zh) * 2013-12-02 2015-08-21 Novatek Microelectronics Corp 用於顯示裝置之傳輸方法
KR102176504B1 (ko) * 2014-02-25 2020-11-10 삼성디스플레이 주식회사 표시장치와 그 구동방법
KR102321216B1 (ko) 2015-05-29 2021-11-04 삼성디스플레이 주식회사 표시 장치
KR102576159B1 (ko) * 2016-10-25 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN108694898B (zh) * 2017-06-09 2022-03-29 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置

Also Published As

Publication number Publication date
US20240013749A1 (en) 2024-01-11
TW202312135A (zh) 2023-03-16
US20220383834A1 (en) 2022-12-01
US11763775B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
US20200251036A1 (en) Data processing device, data driving device and system for driving display device
US10490158B2 (en) Data driving apparatus, data processing apparatus and driving system for display panel
US20240013749A1 (en) Data processing device, data driving device, and display panel driving device for driving display panel
US11183145B2 (en) Data processing device, data driving device, and system for driving display device using two communication lines
US11164493B2 (en) Data processing device, data driving device, and system for driving display device
KR20210111664A (ko) 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
CN109872672B (zh) 数据驱动装置、数据处理装置以及显示驱动***
KR20210081867A (ko) 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
KR20230083850A (ko) 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
CN118355429A (zh) 用于驱动显示面板的装置
CN118339606A (zh) 用于驱动显示面板的装置和驱动方法
KR20220162037A (ko) 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
KR20230083853A (ko) 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
US11521532B2 (en) Data processing device, data driving device, and system for driving display device
TWI842822B (zh) 數據處理裝置、數據驅動裝置和用於驅動顯示裝置的系統
US20240078943A1 (en) Transmission abnormality detecting circuit, source driver, and transmission abnormality detecting method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination