JP6537838B2 - 撮像素子 - Google Patents

撮像素子 Download PDF

Info

Publication number
JP6537838B2
JP6537838B2 JP2015016680A JP2015016680A JP6537838B2 JP 6537838 B2 JP6537838 B2 JP 6537838B2 JP 2015016680 A JP2015016680 A JP 2015016680A JP 2015016680 A JP2015016680 A JP 2015016680A JP 6537838 B2 JP6537838 B2 JP 6537838B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion element
transistor
transfer transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015016680A
Other languages
English (en)
Other versions
JP2016143952A (ja
Inventor
達也 北森
達也 北森
勝巳 堂阪
勝巳 堂阪
文秀 村尾
文秀 村尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015016680A priority Critical patent/JP6537838B2/ja
Priority to US14/961,630 priority patent/US9924123B2/en
Priority to TW104140972A priority patent/TWI693832B/zh
Priority to KR1020160009938A priority patent/KR20160094298A/ko
Priority to CN201610060060.1A priority patent/CN105842813B/zh
Publication of JP2016143952A publication Critical patent/JP2016143952A/ja
Priority to US15/884,726 priority patent/US10191245B2/en
Application granted granted Critical
Publication of JP6537838B2 publication Critical patent/JP6537838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/28—Systems for automatic generation of focusing signals
    • G02B7/36—Systems for automatic generation of focusing signals using image sharpness techniques, e.g. image processing techniques for generating autofocus signals
    • G02B7/365—Systems for automatic generation of focusing signals using image sharpness techniques, e.g. image processing techniques for generating autofocus signals by analysis of the spatial frequency components of the image
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/28—Systems for automatic generation of focusing signals
    • G02B7/282—Autofocusing of zoom lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/28—Systems for automatic generation of focusing signals
    • G02B7/30—Systems for automatic generation of focusing signals using parallactic triangle with a base line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Automatic Focus Adjustment (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Focusing (AREA)

Description

本発明は撮像素子に関し、例えば、位相差オートフォーカス機能を有する撮像素子に関する。
カメラ等の撮像装置では、ＣＣＤ或いはＣＭＯＳセンサを撮像素子として利用し、撮像素子により得られた画像を撮影データとして出力する。この撮像装置では、撮影する像の先鋭度を自動的に高めるオートフォーカス機能を搭載していることが多い。このオートフォーカス機能を実現するための方式の一つとして位相差方式がある。
位相差方式では、二次元的に配置したマイクロレンズ毎に、一対或いは二対の受光部を設け、マイクロレンズによって受光部を撮像光学系の瞳に投影することで瞳を分割する。そして、位相差方式では、撮像光学系の瞳の異なる部分を通過した２光束を用いて物体像をそれぞれ形成し、２つの物体像間の位置的位相差を撮像素子の出力に基づいて検出し、これを撮像光学系のデフォーカス量に換算する。このような、位相差方式のオートフォーカス機能を有する撮像装置の例が特許文献１に開示されている。
特許第３７７４５９７号明細書
しかしながら、特許文献１に記載の撮像装置では、オートフォーカスを行う第２の動作において、第１の光電変換部の信号と第２の光電変換部の信号とを異なるタイミングで読み出すため、オートフォーカスの精度を十分に高めることができない問題がある。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、撮像素子は、１つのマイクロレンズに対応して設けられた第１の光電変換素子及び第２の光電変換素子と、第１の光電変換素子に対応して設けられる第１の転送トランジスタと、第２の光電変換素子に対応して設けられる第２の転送トランジスタと、第１の転送トランジスタ及び第２の転送トランジスタとに対して共通の読み出しタイミング信号を与える読み出しタイミング信号配線と、第１の光電変換素子の信号を外部に出力する第１の出力配線と、第２の光電変換素子の信号を外部に出力する第２の出力配線と、を有する。
一実施の形態によれば、高い精度でフォーカスを制御するオートフォーカス機能を実現可能な撮像素子を提供できる。
実施の形態１にかかる撮像素子を含むカメラシステムのブロック図である。 実施の形態１にかかる撮像素子のフロアレイアウトの概略図である。 実施の形態１にかかる撮像素子の画素ユニットの回路図である。 実施の形態１にかかる撮像素子の画素ユニットのレイアウトの概略図である。 実施の形態１にかかる撮像素子のフォトダイオード部分の断面図である。 実施の形態１にかかる撮像素子における位相差オートフォーカスの原理を説明する図である。 実施の形態１にかかる撮像素子においてフォーカスずれが生じている場合の光電変換素子の出力を説明するグラフである。 実施の形態１にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートである。 比較例にかかる撮像素子の画素ユニットの回路図である。 比較例にかかる撮像素子の画素ユニットのレイアウトの概略図である。 比較例にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートである。 画素情報の読み出しタイミングに関して実施の形態１にかかる撮像素子と比較例にかかる撮像素子との違いを説明する図である。 画素情報の読み出しタイミングの違いによるフォトダイオード出力の差を実施の形態１にかかる撮像素子と比較例にかかる撮像素子とで比較した図である。 実施の形態２にかかる撮像素子のフロアレイアウトの概略図である。 実施の形態２にかかる撮像素子の画素ユニットの回路図である。 実施の形態２にかかる撮像素子の画素ユニットのレイアウトの概略図である。 実施の形態２にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートである。 画素情報の読み出しタイミングに関して実施の形態２にかかる撮像素子と比較例にかかる撮像素子との違いを説明する図である。 実施の形態３にかかる撮像素子の画素ユニットの回路図である。 実施の形態３にかかる撮像素子の画素ユニットのレイアウトの概略図である。 実施の形態３にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートである。 実施の形態４にかかる撮像素子の画素ユニットの回路図である。 実施の形態４にかかる撮像素子の画素ユニットのレイアウトの概略図である。 実施の形態４にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートである。
実施の形態１
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、又は、それらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
＜カメラシステムの説明＞
図１に実施の形態１にかかるカメラシステム１のブロック図を示す。図１に示すように、カメラシステム１は、ズームレンズ１１、絞り機構１２、固定レンズ１３、フォーカスレンズ１４、センサ１５、ズームレンズアクチュエータ１６、フォーカスレンズアクチュエータ１７、信号処理回路１８、システム制御ＭＣＵ１９、モニタ、記憶装置を有する。ここで、モニタ及び記憶装置は、カメラシステム１で撮影した画像を確認及び記憶するものであり、これらをカメラシステム１とは切り離した別のシステム上に設けても良い。
ズームレンズ１１、絞り機構１２、固定レンズ１３及びフォーカスレンズ１４は、カメラシステム１のレンズ群を構成する。ズームレンズ１１は、ズームアクチュエータ１６により位置の変更が行われる。フォーカスレンズ１４は、フォーカスアクチュエータ１７により位置の変更が行われる。そして、カメラシステム１では、各種アクチュエータによりレンズを移動させることでズーム倍率、フォーカスを変更し、かつ、絞り機構１２を動作させることで入射光量を変更する。
ズームアクチュエータ１６は、システム制御ＭＣＵ１９が出力するズーム制御信号ＳＺＣに基づきズームレンズ１１を移動させる。フォーカスアクチュエータ１７は、フォーカスアクチュエータ１７は、システム制御ＭＣＵ１９が出力するフォーカス制御信号ＳＦＣに基づきフォーカスレンズ１４を移動させる。絞り機構１２は、システム制御ＭＣＵ１９が出力する絞り制御信号ＳＤＣにより絞り量を調節する。
センサ１５は、例えば、フォトダイオード等の受光素子を有し、当該受光素子から得られた受光画素情報をデジタル値に変換して画像情報Ｄｏを出力する。また、センサ１５は、センサ１５が出力する画像情報Ｄｏを解析して画像情報Ｄｏの特徴を表す画像特徴情報ＤＣＩを出力する。この画像特徴情報ＤＣＩには、後述するオートフォーカス処理において取得される２つの画像が含まれる。さらに、センサ１５は、モジュール制御ＭＣＵ１８から与えられるセンサ制御信号ＳＳＣに基づき画像情報Ｄｏの画素毎のゲイン制御、画像情報Ｄｏの露光制御、及び、画像情報ＤｏのＨＤＲ（High Dynamic Range）制御を行う。センサ１５の詳細については後述する。
信号処理回路１８は、センサ１５から受信した画像情報Ｄｏに画像補正等の画像処理を施して画像データＤｉｍｇを出力する。信号処理回路１８は、受信した画像情報Ｄｏを解析して色空間情報ＤＣＤを出力する。色空間情報ＤＣＤには、例えば、画像情報Ｄｏの輝度情報、及び、色情報が含まれる。
システム制御ＭＣＵ１９は、センサ１５から出力される画像特徴情報ＤＣＩに基づきレンズ群のフォーカスを制御する。より具体的には、システム制御ＭＣＵ１９は、フォーカス制御信号ＳＦＣをフォーカスアクチュエータ１７に出力することでレンズ群のフォーカスを制御する。システム制御ＭＣＵ１９は、絞り制御信号ＳＤＣを絞り機構１２に出力して絞り機構１２の絞り量を調節する。さらに、システム制御ＭＣＵ１９は、外部から与えられるズーム指示に従ってズーム制御信号ＳＺＣを生成し、ズーム制御信号ＳＺＣをズームアクチュエータ１６に出力することでレンズ群のズーム倍率を制御する。
より具体的には、ズームアクチュエータ１６によりズームレンズ１１を移動することでフォーカスがずれる。そこで、システム制御ＭＣＵ１９は、センサ１５から得た画像特徴情報ＤＣＩに含まれる２つの画像に基づき２つの物体像間の位置的位相差を算出し、この位置的位相差に基づきレンズ群のデフォーカス量を算出する。システム制御ＭＣＵ１９は、このデフォーカス量に応じて自動的にフォーカスを合わせる。この処理がオートフォーカス制御である。
また、システム制御ＭＣＵ１９は、信号処理回路１８が出力する色空間情報ＤＣＤに含まれる輝度情報に基づきセンサ１５の露出設定を指示する露出制御値を算出して、信号処理回路１８から出力される色空間情報ＤＣＤに含まれる輝度情報が露出制御値に近づくようにセンサ１５の露光設定及びゲイン設定を制御する。このとき、システム制御ＭＣＵ１９は、露出を変更する際に絞り機構１２の制御値を算出しても良い。
また、システム制御ＭＣＵ１９は、ユーザーからの指示に基づき画像データＤｉｍｇの輝度或いは色を調整する色空間制御信号ＳＩＣを出力する。なお、システム制御ＭＣＵ１９は、信号処理回路１８から取得した色空間情報ＤＣＤとユーザーから与えられた情報との差分に基づき色空間制御信号ＳＩＣを生成する。
実施の形態１にかかるカメラシステム１では、オートフォーカス処理においてセンサ１５が画像情報Ｄｏを取得する際のセンサ１５の制御方法に特徴の１つを有する。そこで、以下では、センサ１５についてより詳細に説明する。
＜撮像素子の動作に関する説明＞
図２に実施の形態１にかかる撮像素子のフロアレイアウトの一部の概略図を示す。図２では、センサ１５のフロアレイアウトのうちロウコントローラ２０、カラムコントローラ２１、画素アレイ２２のフロアレイアウトのみを示した。
ロウコントローラ２０は、格子状に配置された画素ユニット２３の活性状態を行毎に制御する。カラムコントローラ２１は、格子状に配置された画素ユニット２３から読み出される画素信号を列毎に読み出す。カラムコントローラ２１には、画素信号を読み出すためのスイッチ回路及び出力バッファが含まれる。画素アレイ２２には、画素ユニット２３が格子状に配置される。図２に示す例では、各画素ユニット２３は、列方向に１個以上のフォトダイオードＰＤからなるフォトダイオード群を含む。より具体的には、各画素ユニット２３は、２つのフォトダイオード（例えば、フォトダイオードＰＤ０、ＰＤ１、又は、フォトダイオードＰＤ２、ＰＤ３）により構成される。また、フォトダイオードには、それぞれカラーフィルタが設けられている。図２に示す例では、ベイヤー方式のカラーフィルタの配列を採用する。ベイヤー方式では、輝度信号に寄与する割合の大きい緑色（Ｇ）のカラーフィルタが市松状に配置され、残りの部分に赤色（Ｒ）及び青色（Ｂ）のカラーフィルタが市松状に配置される。そして、画素アレイ２２は、上記の画素ユニットを単位として動作するため、以下で各画素ユニットの構成及び動作について説明する。
＜画素ユニットの回路に関する説明＞
図３に実施の形態１にかかる撮像素子の画素ユニットの回路図を示す。図３に示す例では、フォトダイオードＰＤ０、ＰＤ１を有する画素ユニット２３と、フォトダイオードＰＤ２、ＰＤ３を有する画素ユニット２３と、を示した。なお、２つの画素ユニット２３は、出力配線が異なるのみであるため、ここではフォトダイオードＰＤ０、ＰＤ１を有する画素ユニット２３のみを説明する。
図３に示すように、画素ユニット２３は、第１の光電変換素子（例えば、フォトダイオードＰＤ０Ｌ）と、第２の光電変換素子（例えば、フォトダイオードＰＤ０Ｒ）と、により、緑色のカラーフィルタに対応する１つの受光素子を構成する。詳しくは、後述するが、フォトダイオードＰＤ０ＬとフォトダイオードＰＤ０Ｒは、共通に設けられるマイクロレンズを介して入射する光を受光する。また、フォトダイオードＰＤ０ＬとフォトダイオードＰＤ０Ｒは、隣り合う位置に設けられる。
また、画素ユニット２３では、第３の光電変換素子（例えば、フォトダイオードＰＤ１Ｌ）と、第４の光電変換素子（例えば、フォトダイオードＰＤ１Ｒ）と、により、赤色のカラーフィルタに対応する１つの受光素子を構成する。フォトダイオードＰＤ１ＬとフォトダイオードＰＤ１Ｒは、共通に設けられるマイクロレンズを介して入射する光を受光する。また、フォトダイオードＰＤ１ＬとフォトダイオードＰＤ１Ｒは、隣り合う位置に設けられる。
そして、画素ユニット２３では、フォトダイオードＰＤ０Ｌに対して第１の転送トランジスタ（例えば、転送トランジスタＴＸ０Ｌ）が設けられ、フォトダイオードＰＤ０Ｒに対して第２の転送トランジスタ（例えば、転送トランジスタＴＸ０Ｒ）が設けられる。転送トランジスタＴＸ０Ｌ及び転送トランジスタＴＸ０Ｒのゲートには、共通する第１の読み出しタイミング信号を与える第１の読み出しタイミング信号配線ＴＧ１が接続される。また、画素ユニット２３では、フォトダイオードＰＤ１Ｌに対して第３の転送トランジスタ（例えば、転送トランジスタＴＸ１Ｌ）が設けられ、フォトダイオードＰＤ１Ｒに対して第２の転送４トランジスタ（例えば、転送トランジスタＴＸ１Ｒ）が設けられる。転送トランジスタＴＸ１Ｌ及び転送トランジスタＴＸ１Ｒのゲートには、共通する第２の読み出しタイミング信号を与える第２の読み出しタイミング信号配線ＴＧ２が接続される。この第２の読み出しタイミング信号は、第１の読み出しタイミング信号とは異なるタイミングでイネーブル状態となる。
転送トランジスタＴＸ０Ｌ、ＴＸ１ＬのドレインはフローティングディフュージョンＦＤとなっている。そして、転送トランジスタＴＸ０Ｌ及び転送トランジスタＴＸ１Ｌのドレインは、第１の増幅トランジスタ（例えば、増幅トランジスタＡＭＩＡ０）のゲートに接続されている。また、転送トランジスタＴＸ０Ｌ及び転送トランジスタＴＸ１Ｌのドレインには、第１のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＡ０）のソースに接続されている。リセットトランジスタＲＳＴＡ０のドレインには、電源配線ＶＤＤ＿ＰＸを介して電源電圧が与えられている。増幅トランジスタＡＭＩＡ０は、転送トランジスタＴＸ０Ｌ、ＴＸ１Ｌを介して出力される電荷により生じる第１の電圧を増幅して第１の出力配線ＯＵＴ＿Ａ０に出力する。より具体的には、増幅トランジスタＡＭＩＡ０は、ドレインが電源配線ＶＤＤ＿ＰＸに接続され、ソースが第１の選択トランジスタ（例えば、選択トランジスタＴＳＥＬＡ０）を介して第１の出力配線ＯＵＴ＿Ａ０に接続される。そして、第１の出力配線ＯＵＴ＿Ａ０は、転送トランジスタＴＸ０Ｌ、ＴＸ１Ｌを介して読み出された電荷に基づき生成される出力信号を出力する。なお、選択トランジスタＴＳＥＬＡ０のゲートには、選択信号を与える選択信号配線ＳＥＬが接続される。
転送トランジスタＴＸ０Ｒ、ＴＸ１ＲのドレインはフローティングディフュージョンＦＤとなっている。そして、転送トランジスタＴＸ０Ｒ及び転送トランジスタＴＸ１Ｒのドレインは、第２の増幅トランジスタ（例えば、増幅トランジスタＡＭＩＢ０）のゲートに接続されている。また、転送トランジスタＴＸ０Ｒ及び転送トランジスタＴＸ１Ｒのドレインには、第２のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＢ０）のソースに接続されている。リセットトランジスタＲＳＴＢ０のドレインには、電源配線ＶＤＤ＿ＰＸを介して電源電圧が与えられている。増幅トランジスタＡＭＩＢ０は、転送トランジスタＴＸ０Ｒ、ＴＸ１Ｒを介して出力される電荷により生じる第２の電圧を増幅して第２の出力配線ＯＵＴ＿Ｂ０に出力する。より具体的には、増幅トランジスタＡＭＩＢ０は、ドレインが電源配線ＶＤＤ＿ＰＸに接続され、ソースが第２の選択トランジスタ（例えば、選択トランジスタＴＳＥＬＢ０）を介して第２の出力配線ＯＵＴ＿Ｂ０に接続される。そして、第２の出力配線ＯＵＴ＿Ｂ０は、転送トランジスタＴＸ０Ｒ、ＴＸ１Ｒを介して読み出された電荷に基づき生成される出力信号を出力する。なお、選択トランジスタＴＳＥＬＢ０のゲートには、選択信号を与える選択信号配線ＳＥＬが接続される。
＜画素ユニットのレイアウトに関する説明＞
続いて、実施の形態１にかかる画素ユニット２３のレイアウトについて説明する。そこで、図４に実施の形態１にかかる画素ユニット２３のレイアウトの概略図を示す。なお、図４に示したレイアウト図は、１つの画素ユニットのみを示すものである。また、図４では、電源配線ＶＤＤ＿ＰＸについては図示を省略した。
図４に示すように、画素ユニット２３は、第１の光電変換素子領域ＡＰＤ０と、第２の光電変換素子領域ＡＰＤ１とが配置される。第１の光電変換素子領域ＡＰＤ０は、１つのマイクロレンズの下部に第１の左光電変換素子（例えば、フォトダイオードＰＤ０Ｌ）と第１の右光電変換素子（例えば、フォトダイオードＰＤ０Ｒ）とが形成される。第２の光電変換素子領域ＡＰＤ１は、一つのマイクロレンズの下部に第２の左光電変換素子（例えば、フォトダイオードＰＤ１Ｌ）と第２の右光電変換素子（例えば、フォトダイオードＰＤ１Ｒ）とが形成される。
また、転送トランジスタＴＸ０Ｌは、第２の光電変換素子領域ＡＰＤ１に面する第１の光電変換素子領域ＡＰＤ０の辺に形成され、ゲートに第１の読み出しタイミング信号配線ＴＧ１が接続され、フォトダイオードＰＤ０Ｌに対応して設けられる。転送トランジスタＴＸ０Ｒは、第２の光電変換素子領域ＡＰＤ１に面する第１の光電変換素子領域ＡＰＤ０の辺に形成され、ゲートに第１の読み出しタイミング信号配線ＴＧ１が接続され、フォトダイオードＰＤ０Ｒに対応して設けられる。転送トランジスタＴＸ１Ｌは、第１の光電変換素子領域ＡＰＤ０に面する第２の光電変換素子領域ＡＰＤ１の辺に形成され、ゲートに第２の読み出しタイミング信号配線ＴＧ２が接続され、フォトダイオードＰＤ１Ｌに対応して設けられる。転送トランジスタＴＸ１Ｒは、第１の光電変換素子領域ＡＰＤ０に面する第２の光電変換素子領域ＡＰＤ１の辺に形成され、ゲートに第２の読み出しタイミング信号配線ＴＧ２が接続され、フォトダイオードＰＤ１Ｒに対応して設けられる。
また、画素ユニット２３では、転送トランジスタＴＸ０Ｌのドレインとなる拡散領域と、転送トランジスタＴＸ１Ｌのドレインとなる拡散領域とが一の領域に形成され、この領域が第１のフローティングディフュージョン領域となる。つまり、第１のフローティングディフュージョン領域は、転送トランジスタＴＸ０Ｌと転送トランジスタＴＸ１Ｌとを接続する領域に形成される。また、画素ユニット２３では、転送トランジスタＴＸ０Ｒのドレインとなる拡散領域と、転送トランジスタＴＸ１Ｒのドレインとなる拡散領域とが一の領域に形成され、この領域が第２のフローティングディフュージョン領域となる。つまり、第２のフローティングディフュージョン領域は、転送トランジスタＴＸ０Ｒと転送トランジスタＴＸ１Ｒとを接続する領域に形成される。
また、画素ユニット２３では、第１のフローティングディフュージョン領域に隣接するように第１のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＡ０が形成され、第２のフローティングディフュージョン領域に隣接するように第２のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＢ０）が形成される。リセットトランジスタＲＳＴＡ０及びリセットトランジスタＲＳＴＢ０のソースとなる拡散領域は、一の領域に形成される。
また、画素ユニット２３では、第１の光電変換素子領域ＡＰＤ０と第２の光電変換素子領域ＡＰＤ１との間の領域に、増幅トランジスタ及び選択トランジスタが形成される。より具体的には、画素ユニット２３では、図４において第１のフローティングディフュージョン領域の左側領域に増幅トランジスタＡＭＩＡ０及び選択トランジスタＴＳＥＬＡ０が形成される。そして、増幅トランジスタＡＭＩＡ０のゲートは、第１層配線により形成される配線を用いて、第１のフローティングディフュージョン領域と接続される。増幅トランジスタＡＭＩＡ０のソースと選択トランジスタＴＳＥＬＡ０のドレインは一の領域に形成される。選択トランジスタＴＳＥＬＡ０のソースを構成する拡散領域には、第１の出力配線ＯＵＴ＿Ａ０が接続される。また、画素ユニット２３では、図４において第２のフローティングディフュージョン領域の右側領域に増幅トランジスタＡＭＩＢ０及び選択トランジスタＴＳＥＬＢ０が形成される。そして、増幅トランジスタＡＭＩＢ０のゲートは、第１層配線により形成される配線を用いて、第２のフローティングディフュージョン領域と接続される。増幅トランジスタＡＭＩＢ０のソースと選択トランジスタＴＳＥＬＢ０のドレインは一の領域に形成される。選択トランジスタＴＳＥＬＢ０のソースを構成する拡散領域には、第２の出力配線ＯＵＴ＿Ｂ０が接続される。
＜画素ユニットの断面構造に関する説明＞
続いて、画素ユニット２３の第１の光電変換素子領域ＡＰＤ０の断面構造について説明する。図５に実施の形態１にかかる撮像素子の第１の光電変換素子領域ＡＰＤ０に含まれるフォトダイオード部分の断面図を示す。図５に示すように、画素ユニット２３では、Ｎサブ層３１の上層にＰウェル層３２が形成され、当該Ｐウェル層３２の表面にフォトダイオードＰＤ０Ｌ、ＰＤ０Ｒが形成される。そして、Ｎサブ層３１及びＰウェル層３２からなる基板層の上層には、配線３３〜３５が形成される配線層が設けられる。画素ユニット２３におけるマイクロレンズは、配線層の上層に形成される。マイクロレンズが形成されるマイクロレンズ層では、カラーフィルタ３６の上層にマイクロレンズ３７が形成される。そして、図５に示すように、画素ユニット２３では、フォトダイオード対を覆うようにマイクロレンズ３７が形成される。
＜カメラシステムのフォーカスに関する説明＞
ここで、カメラシステム１におけるフォーカスについて説明する。そこで、図６に実施の形態１にかかる撮像素子における位相差オートフォーカスの原理を説明する図を示す。図６では、センサ表面に形成される評価面（例えば、像面）とフォーカスレンズから入射した光の像が合焦する合焦面との位置関係を示した。
図６に示すように、フォーカスが一致している場合、フォーカスレンズから入射した光の像が合焦する合焦面は像面と一致する（図６の上図）。一方、フォーカスがずれている場合、フォーカスレンズから入射した光の像が合焦する合焦面は像面とは異なる位置に形成される（図６の下図）。この合焦面と像面とのズレ量がデフォーカス量となる。
ここで、フォーカスずれが生じている場合に像面で形成される像について説明する。そこで、図７に、フォーカスずれが生じている場合の光電変換素子の出力を説明するグラフを示す。図７では、横軸に光電変換素子のレンズ中心軸からの距離を示す像高を示し、縦軸に光電変換素子の出力の大きさを示した。
図７に示すように、フォーカスがずれている場合、左光電変換素子から出力される信号と、右光電変換素子から出力される信号と、が像高方向にずれる。この像ずれ量はデフォーカス量に比例する大きさである。そこで、実施の形態１にかかるカメラシステム１では、像ずれ量に基づきデフォーカス量を算出してフォーカスレンズ１４の位置を決定する。
実施の形態１にかかるカメラシステム１のオートフォーカス処理では、センサ１５の画素アレイ２２に配置される全画素ユニットから出力される出力信号が左光電変換素子と右光電変換素子とで一致するようにフォーカスレンズ１４の位置を制御する。また、実施の形態１にかかるカメラシステム１では、フォーカスレンズ１４の位置の制御を、システム制御ＭＣＵ１９がセンサ１５から出力される解像度情報に基づき行う。
＜オートフォーカス制御に関する説明＞
続いて、実施の形態１にかかるセンサ１５のオートフォーカス処理時の動作について説明する。そこで、図８に実施の形態１にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートを示す。なお、図８の説明においては、各配線を介して伝達される信号に各配線に付した符号を用いて説明を行う。
図８に示すように、センサ１５では、タイミングｔ１において選択信号ＳＥＬをロウレベルからハイレベルに切り替える。これにより、選択トランジスタＴＳＥＬＡ０、ＴＳＥＬＢ０、ＴＳＥＬＡ１、ＴＳＥＬＢ１が導通した状態となる。次いで、タイミングｔ２において、リセット信号ＲＳＴをロウレベルからハイレベルに立ち上げる。これにより、各フローティングディフュージョンＦＤがリセットされる。そして、リセット信号を再度ロウレベルに切り替えた後に、タイミングｔ３で第１の読み出しタイミング信号ＴＧ１を立ち上げる。これにより、第１の出力配線ＯＵＴ＿Ａ０にフォトダイオードＰＤ０Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ０にフォトダイオードＰＤ０Ｒから出力される電荷に基づいた出力信号が出力される。また、第１の出力配線ＯＵＴ＿Ａ１にフォトダイオードＰＤ２Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ１にフォトダイオードＰＤ２Ｒから出力される電荷に基づいた出力信号が出力される。
次いで、タイミングｔ４において、リセット信号ＲＳＴをロウレベルからハイレベルに立ち上げる。これにより、各フローティングディフュージョンＦＤがリセットされる。そして、リセット信号を再度ロウレベルに切り替えた後に、タイミングｔ５で第２の読み出しタイミング信号ＴＧ２を立ち上げる。これにより、第１の出力配線ＯＵＴ＿Ａ０にフォトダイオードＰＤ１Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ０にフォトダイオードＰＤ１Ｒから出力される電荷に基づいた出力信号が出力される。また、第１の出力配線ＯＵＴ＿Ａ１にフォトダイオードＰＤ３Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ１にフォトダイオードＰＤ３Ｒから出力される電荷に基づいた出力信号が出力される。そして、タイミングｔ６において、選択信号ＳＥＬをハイレベルからロウレベルに切り替える。
上述したように、実施の形態１にかかるセンサ１５では、１つのマイクロレンズに対応して設けられる左光電変換素子と右光電変換素子からの出力が１つの読み出しタイミング信号を活性化することで行われる。つまり、実施の形態１にかかるセンサ１５では、１つのマイクロレンズに対応して設けられる左光電変換素子と右光電変換素子からの出力が一のタイミングで行われる。これにより、実施の形態１にかかるセンサ１５では、オートフォーカス制御の精度を高めることができる。以下では、オートフォーカス制御の精度の高さを比較例を用いて説明する。
＜比較例を用いたオートフォーカス制御の違いに関する説明＞
比較例にかかる画素ユニットについてまず説明を行う。図９に比較例にかかる画素ユニットの回路図を示す。図９では、図３で示した回路図と同様に２つの画素ユニットを示した。
図９に示すように、比較例にかかる画素ユニットでは、実施の形態１にかかる画素ユニット２３と同様に１つのマイクロレンズの下部に設けられる２つの光電変換素子を含む光電変換素子対が設けられ、この光電変換素子対が２組設けられる。そして、１つの画素ユニットに設けられる４つのフォトダイオードからの電荷は１つの増幅トランジスタを介して出力配線に出力される。また、比較例にかかる画素ユニットでは、１つの画素ユニットに対して４本の読み出しタイミング信号（例えば、読み出しタイミング信号配線ＴＧ１１〜ＴＧ１４）が設けられる。比較例にかかる画素ユニットでは、読み出しタイミング信号配線ＴＧ１１〜ＴＧ１４により、４つのフォトダイオードに蓄積された電荷を順次読み出す。
続いて、比較例にかかる画素ユニットのレイアウトについて説明する。そこで、図１０に比較例にかかる撮像素子の画素ユニットのレイアウトの概略図を示す。図１０に示すように、比較例にかかる画素ユニットは、リセットトランジスタがリセットトランジスタＲＳＴＡ０のみとなっている。また、比較例にかかる画素ユニットでは、画素ユニット内のフォトダイオードから出力される電荷により生じる電圧を増幅トランジスタＡＭＩＡ０を介して出力配線ＯＵＴ＿Ａ０から取り出す。そのため、比較例にかかる画素ユニットでは、図４で示した実施の形態１にかかる画素ユニット２３における増幅トランジスタＡＭＩＢ０及び選択トランジスタＴＳＥＬＢ０が設けられていない。
続いて、比較例にかかる画素ユニットの動作について説明する。そこで、図１１に比較例にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートを示す。なお、図８の説明においては、各配線を介して伝達される信号に各配線に付した符号を用いて説明を行う。
図１１に示すように、比較例にかかる画素ユニットは、タイミングｔ１０において、選択信号ＳＥＬをハイレベルとすることで、読み出し対象の行に属する選択トランジスタを導通した状態に切り替える。次いで、タイミングｔ１１でリセット信号ＲＳＴをハイレベルに切り替えることでフローティングディフュージョンをリセットする。次いで、リセット信号ＲＳＴをロウレベルに切り替えた後に、タイミングｔ１２で読み出しタイミング信号ＴＧ１１をハイレベルとすることで、出力配線ＯＵＴ＿Ａ０にはフォトダイオードＰＤ０Ｌから出力される電荷に基づき生成される出力信号が出力され、かつ、出力配線ＯＵＴ＿Ａ１にはフォトダイオードＰＤ２Ｌから出力される電荷に基づき生成される出力信号が出力される。
その後、比較例にかかる画素ユニットでは、リセット信号ＲＳＴと読み出しタイミング信号ＴＧ１２〜ＴＧ１４を切り替えて、フォトダイオードＰＤ０Ｒ、フォトダイオードＰＤ１Ｌ、フォトダイオードＰＤ１Ｒからの出力を出力配線ＯＵＴ＿Ａ０を介して読み出す。また、比較例にかかる画素ユニットでは、リセット信号ＲＳＴと読み出しタイミング信号ＴＧ１２〜ＴＧ１４を切り替えて、フォトダイオードＰＤ２Ｒ、フォトダイオードＰＤ３Ｌ、フォトダイオードＰＤ３Ｒからの出力を出力配線ＯＵＴ＿Ａ１を介して読み出す。
このように、比較例にかかる画素ユニットでは、１つのマイクロレンズの下部に設けられる２つのフォトダイオードが蓄積した電荷が異なるタイミングで読み出される。そこで、実施の形態１にかかる画素ユニットと比較例にかかる画素ユニットにおける画素の読み出しタイミングの説明をする。図１２に、画素情報の読み出しタイミングに関して実施の形態１にかかる撮像素子と比較例にかかる撮像素子との違いを説明する図を示す。なお、図１２では、赤色のカラーフィルタに対応するフォトダイオードと緑色のカラーフィルタに対応するフォトダイオードが並ぶ行から出力信号を得る例である。
図１２に示すように、実施の形態１にかかる画素ユニットでは、１回の読み出し動作で、読み出し対象の行に属するフォトダイオードから出力信号を得ることができる。一方、比較例にかかる画素ユニットでは、読み出し対象の行に属する全てのフォトダイオードから出力信号を得るためには、２回の読み出し動作が必要になる。
ここで、フォトダイオードには、受光により蓄積した電荷が時間と共に減少する特徴がある。そのため、読み出しタイミングの違いにより、当初は同じ電荷量であるフォトダイオードから読み出せる出力に差が生じる。そこで、図１３に画素情報の読み出しタイミングの違いによるフォトダイオード出力の差を実施の形態１にかかる撮像素子と比較例にかかる撮像素子とで比較した図を示す。
図１３に示すように、実施の形態１にかかる画素ユニット２３では、一のタイミングでフォトダイオードに蓄積した電荷を読み出す。そのため、実施の形態１にかかる画素ユニットでは、蓄積した当初の電荷量が同じであれば、同じ電荷量に基づいた出力を得ることができる。一方、比較例にかかる画素ユニット２３では、異なるタイミングでフォトダイオードに蓄積した電荷を読み出す。そのため、比較例にかかる画素ユニットでは、蓄積した当初の電荷量が同じであっても、左光電変換素子から読み出される電荷と右光電変換素子から読み出される電荷に差ΔＥが生じる。これにより、比較例にかかる画素ユニットでは、蓄積した当初の電荷量が同じであっても、左光電変換素子と右光電変換素子から同じ電荷量に基づく出力をえることができない。
上記説明より、比較例にかかる画素ユニットを含むセンサを用いてオートフォーカス処理を行った場合、フォーカス一致点で取得した画像においても１つのマイクロレンズの下部に形成される左光電変換素子と右光電変換素子から得られる出力に差が生じてしまう。そのため、比較例にかかる画素ユニットを含むセンサを用いた場合、フォーカスが一致していると判定されるフォーカスレンズの位置が本来のフォーカス一致点からずれてしまう問題がある。
しかしながら、実施の形態１にかかるセンサ１５では、１つのマイクロレンズの下部に形成される左光電変換素子と右光電変換素子から一のタイミングで出力信号を得るため、フォーカス一致点で得られる左光電変換素子と右光電変換素子から取得される出力信号に差が生じない。これにより、実施の形態１にかかるセンサ１５を用いたカメラシステム１は、フォーカスレンズの位置をフォーカス一致点に正確に設定することができる。つまり、実施の形態１にかかるセンサ１５を用いたカメラシステム１は、精度の高いオートフォーカス処理が可能になる。
また、実施の形態１にかかるセンサ１５では、１つのマイクロレンズの下部に形成される左光電変換素子と右光電変換素子から一のタイミングで出力信号を得るため、オートフォーカス処理における画像取得にかかる時間を比較例にかかる画素ユニットを備えるセンサよりも高速化することができる。
実施の形態２
実施の形態２では、実施の形態１にかかるセンサ１５の別の形態となるセンサ１５ａについて説明する。そこで、図１４に実施の形態２にかかるセンサ１５ａのフロアレイアウトの概略図を示す。なお、図１４では、センサ１５ａのフロアレイアウトのうちロウコントローラ４０、カラムコントローラ４１、画素アレイ４２のフロアレイアウトのみを示した。
図１５に示すように、センサ１５ａは、ロウコントローラ４０、カラムコントローラ４１、画素アレイ４２を有する。ロウコントローラ４０は、実質的にロウコントローラ２０と同じものであるが、読み出しタイミング信号として第１の読み出しタイミング信号から第４の読み出しタイミング信号を出力する点でロウコントローラ２０とは異なる。カラムコントローラ４１は、実質的にカラムコントローラ２１と同じものであるが、同じ列に配置される画素ユニットから取得する出力信号の数が１つで有る点でカラムコントローラ２１と異なる。
画素アレイ４２には、画素ユニット４３が格子状に配置される。図１４に示す例においても、各画素ユニット４３は、列方向に１個以上のフォトダイオードＰＤからなるフォトダイオード群を含む。より具体的には、各画素ユニット４３は、２つのフォトダイオードにより構成される。なお、図１４に示したフォトダイオードは、それぞれ１つのマイクロレンズの下部に２つのフォトダイオード（例えば、左光電変換素子と右光電変換素子）を含む。画素ユニット４３では、列方向（図面横方向）に隣接する画素ユニット間で増幅トランジスタ及び出力配線を共有する。より具体的には、左側画素ユニットの右光電変換素子が接続される増幅トランジスタを、右側画素ユニットの左光電変換素子の出力にも用いる。そこで、以下で各画素ユニットの構成及び動作について説明する。
図１５に実施の形態２にかかるセンサ１５ａの画素ユニットの回路図を示す。図１５では、２．５個分の画素ユニット４３を示した。図１５に示す画素ユニットの説明では、奇数列に配置される画素ユニット４３において図面上側に配置されるフォトダイオードを第１の光電変換素子（例えば、フォトダイオードＰＤ０Ｌ）、第２の光電変換素子（例えば、フォトダイオードＰＤ０Ｒ）とし、図面下側に配置されるフォトダイオードを第３の光電変換素子（例えば、フォトダイオードＰＤ１Ｌ）、第４の光電変換素子（例えば、フォトダイオードＰＤ１Ｒ）とする。また、フォトダイオードＰＤ０Ｌには第１の転送トランジスタ（例えば、転送トランジスタＴＸ０Ｌ）が設けられ、フォトダイオードＰＤ０Ｒには第２の転送トランジスタ（例えば、転送トランジスタＴＸ０Ｒ）が設けられ、フォトダイオードＰＤ１Ｌには第３の転送トランジスタ（例えば、転送トランジスタＴＸ１Ｌ）が設けられ、フォトダイオードＰＤ１Ｒには第４の転送トランジスタ（例えば、転送トランジスタＴＸ１Ｒ）が設けられる。
一方、偶数列に配置される画素ユニット４３において図面上側に配置されるフォトダイオードを第５の光電変換素子（例えば、フォトダイオードＰＤ２Ｌ）、第６の光電変換素子（例えば、フォトダイオードＰＤ２Ｒ）とし、図面下側に配置されるフォトダイオードを第７の光電変換素子（例えば、フォトダイオードＰＤ３Ｌ）、第８の光電変換素子（例えば、フォトダイオードＰＤ３Ｒ）とする。また、フォトダイオードＰＤ２Ｌには第５の転送トランジスタ（例えば、転送トランジスタＴＸ２Ｌ）が設けられ、フォトダイオードＰＤ２Ｒには第６の転送トランジスタ（例えば、転送トランジスタＴＸ２Ｒ）が設けられ、フォトダイオードＰＤ３Ｌには第７の転送トランジスタ（例えば、転送トランジスタＴＸ３Ｌ）が設けられ、フォトダイオードＰＤ３Ｒには第８の転送トランジスタ（例えば、転送トランジスタＴＸ３Ｒ）が設けられる。
また、図１５に示すようにセンサ１５ａでは、奇数列に配置される画素ユニット４３に含まれる転送トランジスタＴＸ０Ｌ、ＴＸ０Ｒのゲートに第１の読み出しタイミング信号配線ＴＧ１が接続される。奇数列に配置される画素ユニット４３に含まれる転送トランジスタＴＸ１Ｌ、ＴＸ１Ｒのゲートに第２の読み出しタイミング信号配線ＴＧ２が接続される。偶数列に配置される画素ユニット４３に含まれる転送トランジスタＴＸ２Ｌ、ＴＸ２Ｒのゲートに第３の読み出しタイミング信号配線ＴＧ３が接続される。偶数列に配置される画素ユニット４３に含まれる転送トランジスタＴＸ３Ｌ、ＴＸ３Ｒのゲートに第４の読み出しタイミング信号配線ＴＧ４が接続される。なお、各読み出しタイミング信号配線を介して伝達される読み出しタイミング信号は、互いに異なるタイミングでイネーブル状態（例えば、ハイレベル）となる。
そして、図１５に示すように、センサ１５ａでは、２列目移行に配置される画素ユニット４３の左光電変換素子に対応するフォトダイオード（例えば、フォトダイオードＰＤ２Ｌ）の出力は、当該画素ユニットの左側に配置される画素ユニットの第２の増幅トランジスタ（例えば、増幅トランジスタＡＭＩ１）と、隣接する画素ユニットの第２の出力配線（例えば、出力配線ＯＵＴ１）と、を介して出力される。つまり、実施の形態２にかかるセンサ１５ａは、左側に位置する画素ユニットの第２の増幅トランジスタ及び第２の出力配線を自画素ユニットの第１の増幅トランジスタ及び第１の出力配線として利用する。
続いて、実施の形態２にかかる画素ユニット４３のレイアウトについて説明する。そこで、図１６に実施の形態２にかかる画素ユニット４３のレイアウトの概略図を示す。図１６に示すように、画素ユニット４３では、隣接する画素間に跨がるようにフローティングディフュージョン領域に相当する転送トランジスタのドレインが形成される。つまり、左側画素ユニットの右光電変換素子に対応する転送トランジスタのドレインと、右側画素ユニットの左光電変換素子に対応する転送トランジスタのドレインと、が一の領域に形成される。また、画素ユニット４３では、選択トランジスタ及びリセットトランジスタがフローティングディフュージョン領域が形成される画素領域の間以外の部分に形成される。
より具体的には、奇数列に配置される画素ユニット４３は、第１の光電変換素子領域ＡＰＤ０、第２の光電変換素子領域ＡＰＤ１、第１の転送トランジスタ（例えば、転送トランジスタＴＸ０Ｌ）、第２の転送トランジスタ（例えば、ＴＸ０Ｒ）、第３の転送トランジスタ（例えば、転送トランジスタＴＸ１Ｌ）、第４の転送トランジスタ（例えば、転送トランジスタＴＸ１Ｒ）、第１のフローティングディフュージョン領域、第２のフローティングディフュージョン領域を有する。ここで、第１の光電変換素子領域ＡＰＤ０は、一つのマイクロレンズの下部に第１の左光電変換素子と第１の右光電変換素子とが形成される。第２の光電変換素子領域ＡＰＤ１は、一つのマイクロレンズの下部に第２の左光電変換素子と第２の右光電変換素子とが形成される。転送トランジスタＴＸ０Ｌは、第２の光電変換素子領域ＡＰＤ１に面する第１の光電変換素子領域ＡＰＤ０の辺に形成され、ゲートに第１のタイミング配線信号ＴＧ１が接続され、第１の左光電変換素子に対応して設けられる。転送トランジスタＴＸ０Ｒは、第２の光電変換素子領域ＡＰＤ１に面する第１の光電変換素子領域ＡＰＤ０の辺に形成され、ゲートに第１の読み出しタイミング信号配線ＴＧ１が接続され、第１の右光電変換素子に対応して設けられる。転送トランジスタＴＸ１Ｌは、第１の光電変換素子領域ＡＰＤ０に面する第２の光電変換素子領域ＡＰＤ１の辺に形成され、ゲートに第２の読み出しタイミング信号配線ＴＧ２が接続され、第２の左光電変換素子に対応して設けられる。転送トランジスタＴＸ１Ｒは、第１の光電変換素子領域ＡＰＤ０に面する第２の光電変換素子領域ＡＰＤ１の辺に形成され、ゲートに第２の読み出しタイミング信号配線ＴＧ２が接続され、第２の右光電変換素子に対応して設けられる。第１のフローティングディフュージョン領域は、転送トランジスタＴＸ０Ｌと転送トランジスタＴＸ１Ｌとを接続する領域に形成される。第２のフローティングディフュージョン領域は、転送トランジスタＴＸ０Ｒと転送トランジスタＴＸ１Ｒとを接続する領域に形成される。
また、偶数列に配置される画素ユニット４３は、第３の光電変換素子領域ＡＰＤ０、第４の光電変換素子領域ＡＰＤ１、第５の転送トランジスタ（例えば、転送トランジスタＴＸ２Ｌ）、第６の転送トランジスタ（例えば、ＴＸ２Ｒ）、第７の転送トランジスタ（例えば、転送トランジスタＴＸ３Ｌ）、第８の転送トランジスタ（例えば、転送トランジスタＴＸ３Ｒ）を有する。ここで、第３の光電変換素子領域ＡＰＤ２は、一つのマイクロレンズの下部に第３の左光電変換素子と第３の右光電変換素子とが形成される。第４の光電変換素子領域ＡＰＤ３は、一つのマイクロレンズの下部に第４の左光電変換素子と第４の右光電変換素子とが形成される。転送トランジスタＴＸ２Ｌは、第４の光電変換素子領域ＡＰＤ３に面する第３の光電変換素子領域ＡＰＤ２の辺に形成され、ゲートに第３のタイミング配線信号ＴＧ３が接続され、第３の左光電変換素子に対応して設けられる。転送トランジスタＴＸ２Ｒは、第４の光電変換素子領域ＡＰＤ３に面する第３の光電変換素子領域ＡＰＤ２の辺に形成され、ゲートに第３の読み出しタイミング信号配線ＴＧ３が接続され、第３の右光電変換素子に対応して設けられる。転送トランジスタＴＸ３Ｌは、第３の光電変換素子領域ＡＰＤ２に面する第４の光電変換素子領域ＡＰＤ３の辺に形成され、ゲートに第４の読み出しタイミング信号配線ＴＧ４が接続され、第４の左光電変換素子に対応して設けられる。転送トランジスタＴＸ３Ｒは、第３の光電変換素子領域ＡＰＤ２に面する第４の光電変換素子領域ＡＰＤ３の辺に形成され、ゲートに第４の読み出しタイミング信号配線ＴＧ４が接続され、第４の右光電変換素子に対応して設けられる。そして、実施の形態４にかかる画素ユニット４３では、第２のフローティングディフュージョン領域が転送トランジスタＴＸ０Ｒ、ＴＸ１Ｒ、ＴＸ２Ｌ、ＴＸ３Ｌのドレインに相当する一の領域として形成される。
続いて、実施の形態２にかかるセンサ１５ａの動作について説明する。そこで、図１７に実施の形態２にかかるセンサ１５ａのオートフォーカス制御時の動作を示すタイミングチャートを示す。
図１７に示すように、実施の形態２にかかるセンサ１５ａにおいても、選択信号ＳＥＬがハイレベルの期間に読み出し対象のフォトダイオードからの出力が行われる（タイミングｔ２０〜ｔ２９）。また、実施の形態２にかかるセンサ１５ａにおいても、読み出すフォトダイオードを切り替える毎にリセット信号ＲＳＴをイネーブル状態（例えば、ハイレベル）とする（タイミングｔ２１、ｔ２３、ｔ２５、ｔ２７）。そして、リセット信号ＲＳＴをディスイネーブル状態（例えば、ロウレベル）とした後に、読み出し対象のフォトダイオードに対応する読み出しタイミング信号をイネーブル状態とする（タイミングｔ２２、ｔ２４、ｔ２６、ｔ２８）ことで各フォトダイオードから出力信号を出力する。なお、読み出しタイミング信号ＴＧ１〜ＴＧ４を変更することで読み出すフォトダイオードの順番を変更することができる。
ここで、図１７に示すように、実施の形態２にかかるセンサ１５ａにおいても、１つもマイクロレンズの下部に形成されるダイオード対からの出力は、１つのタイミングで同時に行われる。そこで、実施の形態２にかかる画素ユニットと比較例にかかる画素ユニット（例えば、図９に示した画素ユニット）における画素の読み出しタイミングの説明をする。図１８に、画素情報の読み出しタイミングに関して実施の形態２にかかる撮像素子と比較例にかかる撮像素子との違いを説明する図を示す。なお、図１８では、赤色のカラーフィルタに対応するフォトダイオードと緑色のカラーフィルタに対応するフォトダイオードが並ぶ行から出力信号を得る例である。
図１８に示すように、実施の形態２にかかる画素ユニット４３では、１回の読み出し動作で、１つのマイクロレンズの下部に形成されるフォトダイオード対から出力信号を得ることができる。また、実施の形態２にかかる画素ユニット４３では、２回の読み出し動作で同一の行に属する全フォトダイオードからの出力信号を得る。一方、比較例にかかる画素ユニットでは、１回目の読み出し動作で読み出し対象の行に属するフォトダイオードのうち左光電変換素子に対応するフォトダイオードから出力信号を得て、２回目の読み出し動作で読み出し対象の行に属するフォトダイオードのうち右光電変換素子に対応するフォトダイオードから出力信号を得る。実施の形態２にかかる画素ユニット４３と、比較例にかかる画素ユニットでは、読み出し対象の行に属する全光電変換素子から出力信号を得るためには２回の読み出し動作が必要である点で同じである。しかし、実施の形態２にかかる画素ユニット４３と、比較例にかかる画素ユニットでは、１つのマイクロレンズの下部に形成されるフォトダイオード対から同時に出力信号を得るか、異なるタイミングで出力信号を得るか、という点で異なる。
上記説明より、実施の形態２にかかる画素ユニット４３を用いたセンサ１５ａでは、実施の形態１にかかるセンサ１５と同様に、１つのマイクロレンズの下部に形成されるフォトダイオード対から同時に出力信号を得ることができる。ここで、実施の形態２にかかる画素ユニット４３を用いたセンサ１５ａでは、隣接する画素ユニット間で増幅トランジスタ、選択トランジスタ、リセットトランジスタ及び出力配線を共有する構成を有する。そのため、実施の形態２にかかるセンサ１５ａは、実施の形態１にかかるセンサ１５よりもトランジスタ数を削減することができる。より具体的には、１つのフォトダイオード対に対するその他のトランジスタの数を検討すると、実施の形態１にかかる画素ユニット２３は２．５トランジスタであるのに対して、実施の形態２にかかる画素ユニット４３では１．５トランジスタである。
実施の形態３
実施の形態３では、実施の形態１にかかる画素ユニット２３の別の形態について説明する。そこで、実施の形態３にかかる画素ユニット５３の回路図を図１９に示す。図１９に示すように、実施の形態３にかかる画素ユニット５３は、実施の形態１にかかる画素ユニット２３から選択トランジスタＴＳＥＬＡ０、ＴＳＥＬＢ０、ＴＳＥＬＡ１、ＴＳＥＬＢ１を削除し、増幅トランジスタのソースを出力配線に直接接続したものである。また、図１９に示すように、実施の形態３にかかる画素ユニット５３では、リセットトランジスタＲＳＴＡ０、ＲＳＴＢ０、ＲＳＴＡ１、ＲＳＴＢ１のドレインにドレインリセット配線ＲＳＴ＿ＤＲＡＩＮが接続される。このドレインリセット配線ＲＳＴ＿ＤＲＡＩＮには、画素ユニット５３を活性化させる期間にイネーブル状態（例えば、ハイレベル）となるドレインリセット信号が伝達される。
続いて、実施の形態３にかかる画素ユニット５３のレイアウトについて説明する。そこで、図２０に実施の形態３にかかる画素ユニット５３のレイアウトの概略図を示す。図２０に示すレイアウト図は、図４に示した実施の形態１にかかる画素ユニット２３から選択トランジスタＴＳＥＬＡ０、ＴＳＥＬＢ０を削除したものである。また、実施の形態３にかかる画素ユニット５３は、増幅トランジスタＡＭＩＡ０のソースに対応する拡散領域に直接出力配線ＯＵＴ＿Ａ０が接続され、増幅トランジスタＡＭＩＢ０のソースに対応する拡散領域に直接出力配線ＯＵＴ＿Ｂ０が接続される。実施の形態３にかかる画素ユニット５３では、リセットトランジスタＲＳＴのソース側の拡散領域にドレインリセット配線ＲＳＴ＿ＤＲＡＩＮが接続される。
続いて、実施の形態３にかかる画素ユニット５３の動作について説明する。そこで、図２１に実施の形態３にかかるセンサのオートフォーカス制御時の動作を示すタイミングチャートを示す。
図２１に示すように、実施の形態３にかかるセンサでは、自画素ユニットが属する行が活性化される行選択期間以外の期間は、ドレインリセット信号ＲＳＴ＿ＤＲＡＩＮをディスイネーブル状態（例えば、ロウレベル、或いは、接地電圧レベル）とし、リセット信号ＲＳＴをイネーブル状態（例えば、ハイレベル、或いは、電源電圧レベル）とする。これにより、画素ユニット５３の増幅トランジスタのゲートにロウレベルの電圧が印加されるため、増幅トランジスタが遮断状態となる。
一方、実施の形態３にかかるセンサでは、自画素ユニットが属する行が活性化される行選択期間は、ドレインリセット信号ＲＳＴ＿ＤＲＡＩＮをイネーブル状態（例えば、ハイレベル、或いは、電源電圧レベル）とし、リセット信号ＲＳＴをリセットタイミング（例えば、タイミングｔ３３、ｔ３５）に応じてイネーブル状態（例えば、ハイレベル、或いは、電源電圧レベル）とする。これにより、実施の形態３にかかるセンサでは、リセット信号ＲＳＴに応じてフローティングディフュージョンＦＤがリセットされる。また、実施の形態３にかかるセンサでは、第１の読み出しタイミング信号ＴＧ１及び第２の読み出しタイミング信号ＴＧ２をイネーブル状態としたことに応じて（タイミングｔ３４、ｔ３６）、出力配線にフォトダイオードからの出力信号が出力される。図２１に示すように、実施の形態３にかかるセンサは、実施の形態１にかかるセンサ１５と同様に、フォトダイオード対を構成する２つのフォトダイオードの出力信号はそれぞれ同じタイミングで出力される。
上記説明より、実施の形態３にかかる画素ユニット５３を有するセンサでは、選択トランジスタを削除しながら、実施の形態１にかかるセンサ１５と同様に、フォトダイオード対を構成する２つのフォトダイオードの出力信号をそれぞれ同じタイミングで出力することができる。実施の形態３にかかる画素ユニット５３を有するセンサでは、選択トランジスタを削除することで、実施の形態１にかかるセンサ１５よりもトランジスタ数を削減できる。
実施の形態４
実施の形態４では、実施の形態２にかかる画素ユニット４３の別の形態について説明する。そこで、実施の形態４にかかる画素ユニット６３の回路図を図２２に示す。図２２に示すように、実施の形態４にかかる画素ユニット６３は、実施の形態２にかかる画素ユニット４３から選択トランジスタＴＳＥＬ０、ＴＳＥＬ１、ＴＳＥＬ２を削除し、増幅トランジスタのソースを出力配線に直接接続したものである。また、図２２に示すように、実施の形態４にかかる画素ユニット６３では、リセットトランジスタＲＳＴ０、ＲＳＴ１、ＲＳＴ２のドレインにドレインリセット配線ＲＳＴ＿ＤＲＡＩＮが接続される。このドレインリセット配線ＲＳＴ＿ＤＲＡＩＮには、画素ユニット６３を活性化させる期間にイネーブル状態（例えば、ハイレベル）となるドレインリセット信号が伝達される。
続いて、実施の形態４にかかる画素ユニット６３のレイアウトについて説明する。そこで、図２３に実施の形態４にかかる画素ユニット６３のレイアウトの概略図を示す。図２３に示すレイアウト図は、図１６に示した実施の形態２にかかる画素ユニット４３から選択トランジスタＴＳＥＬ０、ＴＳＥＬ１、ＴＳＥＬ２を削除したものである。また、実施の形態４にかかる画素ユニット６３は、増幅トランジスタＡＭＩ０、ＡＭＩ１、ＡＭＩ２のソースに対応する拡散領域に直接出力配線が接続される。
続いて、実施の形態４にかかる画素ユニット６３の動作について説明する。そこで、図２４に実施の形態４にかかるセンサのオートフォーカス制御時の動作を示すタイミングチャートを示す。
図２４に示すように、実施の形態４にかかるセンサでは、自画素ユニットが属する行が活性化される行選択期間以外の期間は、ドレインリセット信号ＲＳＴ＿ＤＲＡＩＮをディスイネーブル状態（例えば、ロウレベル、或いは、接地電圧レベル）とし、リセット信号ＲＳＴをイネーブル状態（例えば、ハイレベル、或いは、電源電圧レベル）とする。これにより、画素ユニット６３の増幅トランジスタのゲートにロウレベルの電圧が印加されるため、増幅トランジスタが遮断状態となる。
一方、実施の形態４にかかるセンサでは、自画素ユニットが属する行が活性化される行選択期間は、ドレインリセット信号ＲＳＴ＿ＤＲＡＩＮをイネーブル状態（例えば、ハイレベル、或いは、電源電圧レベル）とし、リセット信号ＲＳＴをリセットタイミング（例えば、タイミングｔ４２、ｔ４４、ｔ４６、ｔ４８）に応じてイネーブル状態（例えば、ハイレベル、或いは、電源電圧レベル）とする。これにより、実施の形態４にかかるセンサでは、リセット信号ＲＳＴに応じてフローティングディフュージョンＦＤがリセットされる。また、実施の形態４にかかるセンサでは、第１の読み出しタイミング信号ＴＧ１〜第４の読み出しタイミング信号ＴＧ４をイネーブル状態としたことに応じて（タイミングｔ４３、ｔ４５、ｔ４７、ｔ４９）、出力配線にフォトダイオードからの出力信号が出力される。図２４に示すように、実施の形態４にかかるセンサは、実施の形態２にかかるセンサ１５と同様に、フォトダイオード対を構成する２つのフォトダイオードの出力信号はそれぞれ同じタイミングで出力される。
上記説明より、実施の形態４にかかる画素ユニット６３を有するセンサでは、選択トランジスタを削除しながら、実施の形態２にかかるセンサ１５ａと同様に、フォトダイオード対を構成する２つのフォトダイオードの出力信号をそれぞれ同じタイミングで出力することができる。実施の形態４にかかる画素ユニット６３を有するセンサでは、選択トランジスタを削除することで、実施の形態２にかかるセンサ１５ａよりもトランジスタ数を削減できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１ カメラシステム
１１ ズームレンズ
１２ 絞り機構
１３ 固定レンズ
１４ フォーカスレンズ
１５ センサ
１６ ズームレンズアクチュエータ
１７ フォーカスレンズアクチュエータ
１８ 信号処理回路
１９ システム制御ＭＣＵ
２０ ロウコントローラ
２１ カラムコントローラ
２２、４２ 画素アレイ
２３、４３、５３、６３ 画素ユニット
３１ Ｎサブ層
３２ Ｐウェル層
３３ 配線
３４ 配線
３５ 配線
３６ カラーフィルタ
３７ マイクロレンズ
４０ ロウコントローラ
４１ カラムコントローラ

Claims (8)

  1. 第１の光電変換素子と、
    前記第１の光電変換素子に隣接し、前記第１の光電変換素子と共通に設けられるマイクロレンズを介して入射する光を受光する第２の光電変換素子と、
    前記第１の光電変換素子から電荷を読み出す第１の転送トランジスタと、
    前記第２の光電変換素子から電荷を読み出す第２の転送トランジスタと、
    前記第１の転送トランジスタと前記第２の転送トランジスタとに共通する第１の読み出しタイミング信号を与える第１の読み出しタイミング信号配線と、
    前記第１の転送トランジスタを介して読み出された電荷に基づき生成される出力信号を出力する第１の出力配線と、
    前記第２の転送トランジスタを介して読み出された電荷に基づき生成される出力信号を出力する第２の出力配線と、
    前記第１の転送トランジスタを介して出力される電荷により生じる第１の電圧を増幅して前記第１の出力配線に出力する第１の増幅トランジスタと、
    前記第２の転送トランジスタを介して出力される電荷により生じる第２の電圧を増幅して前記第２の出力配線に出力する第２の増幅トランジスタと、
    第５の光電変換素子と、
    前記第５の光電変換素子に隣接し、前記第５の光電変換素子と共通に設けられるマイクロレンズを介して入射する光を受光する第６の光電変換素子と、
    前記第５の光電変換素子から電荷を読み出し、前記第２の増幅トランジスタに読み出した電荷により生じる第５の電圧を出力する第５の転送トランジスタと、
    前記第６の光電変換素子から電荷を読み出す第６の転送トランジスタと、
    前記第５の転送トランジスタと前記第６の転送トランジスタとに共通し、かつ、前記第１の読み出しタイミング信号とは異なるタイミングでイネーブル状態となる第３の読み出しタイミング信号を与える第３の読み出しタイミング信号配線と、を有し、
    前記第５の転送トランジスタを介して出力される電荷により生じる第５の電圧を前記第２の増幅トランジスタにより増幅して前記第２の出力配線に出力する
    を有する撮像素子。
  2. 第３の光電変換素子と、
    前記第３の光電変換素子に隣接し、前記第３の光電変換素子と共通に設けられるマイクロレンズを介して入射する光を受光する第４の光電変換素子と、
    前記第３の光電変換素子から電荷を読み出し、前記第１の増幅トランジスタに読み出した電荷により生じる第３の電圧を出力する第３の転送トランジスタと、
    前記第４の光電変換素子から電荷を読み出し、前記第２の増幅トランジスタに読み出した電荷により生じる第４の電圧を出力する第４の転送トランジスタと、
    前記第３の転送トランジスタと前記第４の転送トランジスタとに共通し、かつ、前記第１の読み出しタイミング信号とは異なるタイミングでイネーブル状態となる第２の読み出しタイミング信号を与える第２の読み出しタイミング信号配線と、
    を有する請求項１に記載の撮像素子。
  3. 前記第１の増幅トランジスタと前記第１の出力配線との間に設けられる第１の選択トランジスタと、
    前記第２の増幅トランジスタと前記第２の出力配線との間に設けられる第２の選択トランジスタと、
    前記第１の選択トランジスタ及び前記第２の選択トランジスタに共通する選択信号を与える選択信号配線と、
    を有する請求項１に記載の撮像素子。
  4. ドレインが前記第１の増幅トランジスタのゲートと電気的に接続され、ソースにリセット電圧が印加される第１のリセットトランジスタと、
    ドレインが前記第２の増幅トランジスタのゲートと電気的に接続され、ソースに前記リセット電圧が印加される第２のリセットトランジスタと、
    前記第１のリセットトランジスタ及び前記第２のリセットトランジスタに共通するリセット信号を与えるリセット信号配線と、
    を有する請求項１に記載の撮像素子。
  5. 一つのマイクロレンズの下部に第１の左光電変換素子と第１の右光電変換素子とが形成される第１の光電変換素子領域と、
    一つのマイクロレンズの下部に第２の左光電変換素子と第２の右光電変換素子とが形成される第２の光電変換素子領域と、
    前記第２の光電変換素子領域に面する前記第１の光電変換素子領域の辺に形成され、ゲートに第１の読み出しタイミング信号配線が接続され、前記第１の左光電変換素子に対応して設けられる第１の転送トランジスタと、
    前記第２の光電変換素子領域に面する前記第１の光電変換素子領域の辺に形成され、ゲートに前記第１の読み出しタイミング信号配線が接続され、前記第１の右光電変換素子に対応して設けられる第２の転送トランジスタと、
    前記第１の光電変換素子領域に面する前記第２の光電変換素子領域の辺に形成され、ゲートに第２の読み出しタイミング信号配線が接続され、前記第２の左光電変換素子に対応して設けられる第３の転送トランジスタと、
    前記第１の光電変換素子領域に面する前記第２の光電変換素子領域の辺に形成され、ゲートに前記第２の読み出しタイミング信号配線が接続され、前記第２の右光電変換素子に対応して設けられる第４の転送トランジスタと、
    前記第１の転送トランジスタと前記第３の転送トランジスタとを接続する領域に形成される第１のフローティングディフュージョン領域と、
    前記第２の転送トランジスタと前記第４の転送トランジスタとを接続する領域に形成される第２のフローティングディフュージョン領域と、
    前記第１のフローティングディフュージョン領域に接続される配線がゲートに接続される第１の増幅トランジスタと、
    前記第２のフローティングディフュージョン領域に接続される配線がゲートに接続される第２の増幅トランジスタと、
    前記第１のフローティングディフュージョン領域に対応して設けられる第１のリセットトランジスタと、
    前記第２のフローティングディフュージョン領域に対応して設けられる第２のリセットトランジスタと、
    前記第１の光電変換素子領域と隣り合う位置に形成され、一つのマイクロレンズの下部に第３の左光電変換素子と第３の右光電変換素子とが形成される第３の光電変換素子領域と、
    前記第２の光電変換素子領域と隣り合う位置に形成され、一つのマイクロレンズの下部に第４の左光電変換素子と第４の右光電変換素子とが形成される第４の光電変換素子領域と、
    前記第４の光電変換素子領域に面する前記第３の光電変換素子領域の辺に形成され、前記第３の左光電変換素子に対応して設けられる第５の転送トランジスタと、
    前記第３の光電変換素子領域に面する前記第４の光電変換素子領域の辺に形成され、前記第４の左光電変換素子に対応して設けられる第６の転送トランジスタと、を有し、
    前記第２のフローティングディフュージョン領域は、前記第２の転送トランジスタ、前記第４の転送トランジスタ、前記第５の転送トランジスタ及び前記第６の転送トランジスタを接続する撮像素子。
  6. 前記第１の増幅トランジスタ及び前記第２の増幅トランジスタは、前記第１の光電変換素子領域と前記第２の光電変換素子領域との間に形成される請求項５に記載の撮像素子。
  7. 前記第１のリセットトランジスタ及び前記第２のリセットトランジスタは、前記第１の光電変換素子領域と前記第２の光電変換素子領域との間に形成され、ソースが一の領域に形成される請求項５に記載の撮像素子。
  8. 前記第１の増幅トランジスタのドレイン側の拡散領域は、第１の選択トランジスタを介して第１の出力配線に接続され、
    前記第２の増幅トランジスタのドレイン側の拡散領域は、第２の選択トランジスタを介して第２の出力配線に接続される請求項５に記載の撮像素子。
JP2015016680A 2015-01-30 2015-01-30 撮像素子 Active JP6537838B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015016680A JP6537838B2 (ja) 2015-01-30 2015-01-30 撮像素子
US14/961,630 US9924123B2 (en) 2015-01-30 2015-12-07 Image sensor
TW104140972A TWI693832B (zh) 2015-01-30 2015-12-07 攝像元件
KR1020160009938A KR20160094298A (ko) 2015-01-30 2016-01-27 촬상 소자
CN201610060060.1A CN105842813B (zh) 2015-01-30 2016-01-28 图像传感器
US15/884,726 US10191245B2 (en) 2015-01-30 2018-01-31 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015016680A JP6537838B2 (ja) 2015-01-30 2015-01-30 撮像素子

Publications (2)

Publication Number Publication Date
JP2016143952A JP2016143952A (ja) 2016-08-08
JP6537838B2 true JP6537838B2 (ja) 2019-07-03

Family

ID=56554994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015016680A Active JP6537838B2 (ja) 2015-01-30 2015-01-30 撮像素子

Country Status (5)

Country Link
US (2) US9924123B2 (ja)
JP (1) JP6537838B2 (ja)
KR (1) KR20160094298A (ja)
CN (1) CN105842813B (ja)
TW (1) TWI693832B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10893224B2 (en) * 2016-02-29 2021-01-12 Sony Corporation Imaging element and electronic device
JP6748529B2 (ja) * 2016-09-12 2020-09-02 キヤノン株式会社 撮像素子及び撮像装置
US10366674B1 (en) * 2016-12-27 2019-07-30 Facebook Technologies, Llc Display calibration in electronic displays
KR102380819B1 (ko) * 2017-04-12 2022-03-31 삼성전자주식회사 이미지 센서
US11133339B2 (en) 2018-04-16 2021-09-28 Canon Kabushiki Kaisha Image sensor, image capturing apparatus and image processing apparatus
CN109302565A (zh) * 2018-11-12 2019-02-01 德淮半导体有限公司 图像传感器及其制造方法
US10950743B2 (en) 2019-05-02 2021-03-16 Stmicroelectronics (Research & Development) Limited Time of flight (TOF) sensor with transmit optic providing for reduced parallax effect
US11276716B2 (en) * 2019-12-17 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with improved near-infrared (NIR) radiation phase-detection autofocus (PDAF) performance
JP2022170441A (ja) 2021-04-28 2022-11-10 キヤノン株式会社 光電変換装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3774597B2 (ja) 1999-09-13 2006-05-17 キヤノン株式会社 撮像装置
EP1091409B1 (en) * 1999-10-05 2010-08-18 Canon Kabushiki Kaisha Solid-state image pickup device and image pickup system
EP1176808A3 (en) * 2000-07-27 2003-01-02 Canon Kabushiki Kaisha Image sensing apparatus
JP3792628B2 (ja) * 2002-09-02 2006-07-05 富士通株式会社 固体撮像装置及び画像読み出し方法
KR100499174B1 (ko) * 2003-06-17 2005-07-01 삼성전자주식회사 이미지 소자
JP4403387B2 (ja) * 2004-04-26 2010-01-27 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2006005711A (ja) * 2004-06-18 2006-01-05 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP4768305B2 (ja) * 2005-04-15 2011-09-07 岩手東芝エレクトロニクス株式会社 固体撮像装置
JP4832034B2 (ja) * 2005-09-14 2011-12-07 富士フイルム株式会社 Ｍｏｓイメージセンサ
KR20070087847A (ko) * 2005-12-28 2007-08-29 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP5793688B2 (ja) * 2008-07-11 2015-10-14 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN102394239A (zh) * 2011-11-24 2012-03-28 上海宏力半导体制造有限公司 Cmos图像传感器
JP5963450B2 (ja) * 2012-01-18 2016-08-03 キヤノン株式会社 撮像装置および撮像システム
JP6151892B2 (ja) * 2012-08-02 2017-06-21 キヤノン株式会社 固体撮像素子および撮像装置
JPWO2014080625A1 (ja) * 2012-11-22 2017-01-05 株式会社ニコン 撮像素子および撮像ユニット
WO2015045375A1 (ja) * 2013-09-26 2015-04-02 株式会社ニコン 撮像素子および撮像装置
JP6448289B2 (ja) * 2014-10-07 2019-01-09 キヤノン株式会社 撮像装置及び撮像システム
JP2017059563A (ja) * 2015-09-14 2017-03-23 ルネサスエレクトロニクス株式会社 撮像素子

Also Published As

Publication number Publication date
US9924123B2 (en) 2018-03-20
CN105842813A (zh) 2016-08-10
CN105842813B (zh) 2020-05-22
TWI693832B (zh) 2020-05-11
US10191245B2 (en) 2019-01-29
JP2016143952A (ja) 2016-08-08
US20180149831A1 (en) 2018-05-31
KR20160094298A (ko) 2016-08-09
US20160227143A1 (en) 2016-08-04
TW201628395A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
JP6537838B2 (ja) 撮像素子
US10412349B2 (en) Image sensor including phase detection pixel
CN105898118B (zh) 图像传感器和包括图像传感器的成像设备
US9888192B2 (en) Imaging device
JPWO2017013806A1 (ja) 固体撮像装置
JP5739653B2 (ja) 撮像装置
US20180316884A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
JP6457738B2 (ja) 固体撮像装置および撮像装置
JP2017059563A (ja) 撮像素子
JP5454348B2 (ja) 撮像装置および画像処理装置
CN108802961B (zh) 焦点检测设备和成像***
US20240089629A1 (en) Image sensor and imaging device
KR102307765B1 (ko) 촬상 소자
JP2018056944A (ja) 撮像装置および撮像素子
JP6851744B2 (ja) 信号処理装置、信号処理方法、プログラムおよび記憶媒体
WO2017057494A1 (ja) 撮像装置および画像処理装置
JP2018056945A (ja) 撮像装置および撮像素子
JP2017208651A (ja) 撮像装置
JP2022096535A (ja) 撮像素子、及び、撮像装置
JP2018056943A (ja) 撮像装置および撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190605

R150 Certificate of patent or registration of utility model

Ref document number: 6537838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150