JP6529081B2 - Harmonic compensator - Google Patents

Harmonic compensator Download PDF

Info

Publication number
JP6529081B2
JP6529081B2 JP2016037248A JP2016037248A JP6529081B2 JP 6529081 B2 JP6529081 B2 JP 6529081B2 JP 2016037248 A JP2016037248 A JP 2016037248A JP 2016037248 A JP2016037248 A JP 2016037248A JP 6529081 B2 JP6529081 B2 JP 6529081B2
Authority
JP
Japan
Prior art keywords
axis output
output value
value
axis
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016037248A
Other languages
Japanese (ja)
Other versions
JP2017158234A (en
Inventor
竜治 宮川
竜治 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Capacitor Ltd
Original Assignee
Nichicon Capacitor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Capacitor Ltd filed Critical Nichicon Capacitor Ltd
Priority to JP2016037248A priority Critical patent/JP6529081B2/en
Publication of JP2017158234A publication Critical patent/JP2017158234A/en
Application granted granted Critical
Publication of JP6529081B2 publication Critical patent/JP6529081B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、高調波補償装置に関する。   The present invention relates to a harmonic compensator.

高調波補償装置としては、例えば、特許文献１に記載のものが知られている。特許文献１に記載の高調波補償装置は、フーリエ変換により交流信号（負荷電流）の高調波を求め、インバータに上記高調波を打ち消す電流を出力させるようにインバータの出力電流を制御することができる。   As a harmonic compensation device, for example, one described in Patent Document 1 is known. The harmonic compensation device described in Patent Document 1 can control the output current of the inverter so as to obtain the harmonic of the AC signal (load current) by Fourier transformation and cause the inverter to output a current that cancels the harmonic. .

特開平１０−１４５９７２号公報Japanese Patent Application Laid-Open No. 10-145972

しかしながら、従来の高調波補償装置は、フーリエ変換により高調波を求めるので、必要な計算資源が増えるといった問題があった。また、瞬時的に高調波を補償する装置においては、高い応答性が必要なため、制御遅れの許容範囲に対する要求が高く（制御遅れの許容範囲が狭く）、システム設計が困難になるという問題があった。   However, since the conventional harmonic compensation device obtains harmonics by Fourier transform, there is a problem that the required computational resources increase. In addition, in a device that compensates harmonics instantaneously, high responsiveness is required, so the demand for the control delay tolerance is high (the control delay tolerance is narrow), making system design difficult. there were.

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、比較的簡易な構成で制御遅れの許容範囲が広い高調波補償装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a harmonic compensation device having a relatively simple configuration and a wide allowable range of control delay.

上記課題を解決するために、本発明に係る高調波補償装置は、
ｄ軸出力指令値およびｑ軸出力指令値に応じた交流出力信号を出力する出力装置を制御し、負荷に入力される交流信号のｎ次高調波およびｎ＋２次高調波（ｎは１以上の整数）を補償する高調波補償装置であって、
前記交流信号に対してｄｑ変換を行いｄ軸出力値ｄ０およびｑ軸出力値ｑ０を出力する第１ｄｑ変換部と、
前記ｄ軸出力値ｄ０および前記ｑ軸出力値ｑ０の直流成分を除去したｄ軸出力値ｄおよびｑ軸出力値ｑを出力するハイパスフィルタと、
前記ｄ軸出力値ｄに対してｄｑ変換を行い、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑを出力するとともに、前記ｑ軸出力値ｑに対してｄｑ変換を行い、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑを出力する第２ｄｑ変換部と、
前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑがゼロに近づくように、前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑに基づいて生成したｎ＋１逓倍位相の第１交流信号を前記ｄ軸出力指令値に重畳するとともに、前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑがゼロに近づくように、前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑに基づいて生成したｎ＋１逓倍位相の第２交流信号を前記ｑ軸出力指令値に重畳するフィードバック制御部と、を備えたことを特徴とする。 In order to solve the above-mentioned subject, the harmonic compensation device concerning the present invention is:
An output device that outputs an AC output signal according to the d-axis output command value and the q-axis output command value is controlled, and the n-th harmonic and n + 2-th harmonic of the AC signal input to the load (n is an integer greater than or equal to 1 A harmonic compensation device that compensates
A first dq conversion unit that performs dq conversion on the AC signal and outputs d-axis output value d 0 and q-axis output value q 0 ;
A high-pass filter that outputs a d-axis output value d and a q-axis output value q obtained by removing direct-current components of the d-axis output value d 0 and the q-axis output value q 0 ;
The d-axis output value d is subjected to dq conversion to output the d-axis output value dd and the q-axis output value dq, and the d-axis output value q is subjected to the dq conversion to obtain the d-axis output value qd and a second dq conversion unit that outputs a q-axis output value qq;
The first alternating current signal of n + 1 multiplication phase generated based on the d-axis output value dd and the q-axis output value dq such that the d-axis output value dd and the q-axis output value dq approach zero, the d-axis Of an n + 1 multiplication phase generated based on the d-axis output value qd and the q-axis output value qq so as to be superimposed on the output command value so that the d-axis output value qd and the q-axis output value qq approach zero. And a feedback control unit that superposes a second alternating current signal on the q-axis output command value.

この構成によれば、２回のｄｑ変換により高調波を求めているので、フーリエ変換により高調波を求める従来の構成と比較して必要な計算資源が少なくなる。さらに、この構成によれば、ｄ軸出力値ｄｄ、ｑｄおよびｑ軸出力値ｄｑ、ｑｑがゼロに近づくようにフィードバック制御を行っているので、従来の構成と比較して制御遅れの許容範囲が広くなる。   According to this configuration, since the harmonics are obtained by the two dq conversions, the required computational resources are reduced compared to the conventional configuration for obtaining the harmonics by Fourier transform. Furthermore, according to this configuration, feedback control is performed so that the d-axis output values dd and qd and the q-axis output values dq and qq approach zero, so the allowable range of control delay is smaller than that of the conventional configuration. Become wider.

上記高調波補償装置では、
前記フィードバック制御部は、
前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑの極性を反転させる第１反転部と、
前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑがゼロに近づくように、前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑに対して積分制御を行う第１積分制御部と、
前記第１積分制御部の出力信号を前記ｎ＋１逓倍位相の交流信号に変換する第１変換部と、
前記第１変換部の出力信号に基づいて前記第１交流信号を生成し、前記第１交流信号を前記ｄ軸出力指令値に重畳する第１重畳部と、
前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑの極性を反転させる第２反転部と、
前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑがゼロに近づくように、前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑに対して積分制御を行う第２積分制御部と、
前記第２積分制御部の出力信号を前記ｎ＋１逓倍位相の交流信号に変換する第２変換部と、
前記第２変換部の出力信号に基づいて前記第２交流信号を生成し、前記第２交流信号を前記ｑ軸出力指令値に重畳する第２重畳部と、を備えた構成にしてもよい。 In the above harmonic compensation device,
The feedback control unit
A first inverting unit that inverts the polarities of the d-axis output value dd and the q-axis output value dq;
A first integral control unit that performs integral control on the d-axis output value dd and the q-axis output value dq such that the d-axis output value dd and the q-axis output value dq approach zero;
A first conversion unit for converting an output signal of the first integration control unit into an alternating current signal of the n + 1 multiplication phase;
A first superimposing unit that generates the first alternating current signal based on the output signal of the first conversion unit, and superimposes the first alternating current signal on the d-axis output command value;
A second inverting unit that inverts the polarities of the d-axis output value qd and the q-axis output value qq;
A second integral control unit that performs integral control on the d-axis output value qd and the q-axis output value qq such that the d-axis output value qd and the q-axis output value qq approach zero;
A second conversion unit that converts the output signal of the second integration control unit into an alternating current signal of the n + 1 multiplied phase;
The second alternating current signal may be generated based on an output signal of the second conversion unit, and a second overlapping unit may be provided to overlap the second alternating current signal on the q-axis output command value.

上記高調波補償装置では、
前記第２ｄｑ変換部は、
前記ｄ軸出力値ｄの位相をπ／２遅延させたｄ軸出力値ｄ’を生成する第１遅延部と、
前記ｑ軸出力値ｑの位相をπ／２遅延させたｑ軸出力値ｑ’を生成する第２遅延部と、
前記ｄ軸出力値ｄおよび前記ｄ軸出力値ｄ’に基づいて前記ｄ軸出力値ｄｄを生成する第１演算部と、
前記ｄ軸出力値ｄおよび前記ｄ軸出力値ｄ’に基づいて前記ｑ軸出力値ｄｑを生成する第２演算部と、
前記ｑ軸出力値ｑおよび前記ｑ軸出力値ｑ’に基づいて前記ｄ軸出力値ｑｄを生成する第３演算部と、
前記ｑ軸出力値ｑおよび前記ｑ軸出力値ｑ’に基づいて前記ｑ軸出力値ｑｑを生成する第４演算部と、を備えた構成にしてもよい。 In the above harmonic compensation device,
The second dq conversion unit
A first delay unit that generates a d-axis output value d ′ obtained by delaying the phase of the d-axis output value d by π / 2;
A second delay unit that generates a q-axis output value q ′ obtained by delaying the phase of the q-axis output value q by π / 2;
A first operation unit that generates the d-axis output value dd based on the d-axis output value d and the d-axis output value d ′;
A second operation unit that generates the q-axis output value dq based on the d-axis output value d and the d-axis output value d ′;
A third operation unit that generates the d-axis output value qd based on the q-axis output value q and the q-axis output value q ′;
The fourth operation unit may be configured to generate the q-axis output value qq based on the q-axis output value q and the q-axis output value q ′.

本発明によれば、比較的簡易な構成で制御遅れの許容範囲が広い高調波補償装置を提供することができる。   According to the present invention, it is possible to provide a harmonic compensation device having a wide tolerance range of control delay with a relatively simple configuration.

本発明の高調波補償装置の使用例を示す図である。It is a figure which shows the usage example of the harmonic compensation apparatus of this invention. 本発明の高調波補償装置のブロック図である。It is a block diagram of the harmonic compensation device of the present invention. 本発明のフィードバック制御部のブロック図である。It is a block diagram of a feedback control part of the present invention. 本発明の高調波補償装置の別の使用例を示す図である。It is a figure which shows another usage example of the harmonic compensation apparatus of this invention.

以下、添付図面を参照して、本発明に係る高調波補償装置の実施形態について説明する。   Hereinafter, an embodiment of a harmonic compensation device according to the present invention will be described with reference to the attached drawings.

図１に、本発明の一実施形態に係る高調波補償装置１の使用例を示す。高調波補償装置１は、ｄ軸出力指令値およびｑ軸出力指令値に応じた交流出力電流（本発明の「交流出力信号」に相当）を出力するインバータ２（本発明の「出力装置」に相当）を制御し、三相交流電源３から高調波発生源となる負荷４に入力される三相交流電流（本発明の「交流信号」に相当）に対して高調波補償を行う。   FIG. 1 shows an example of use of the harmonic compensation device 1 according to an embodiment of the present invention. The harmonic compensation device 1 includes an inverter 2 (corresponding to the “AC output signal” of the present invention) outputting the AC output current according to the d-axis output command value and the q-axis output command value (corresponding to the “output device” of the present invention) Control) to perform harmonic compensation on a three-phase alternating current (corresponding to the “AC signal” of the present invention) input from the three-phase alternating current power supply 3 to the load 4 serving as a harmonic generation source.

具体的には、インバータ２は、高調波補償装置１により変更されたｄ軸出力指令値およびｑ軸出力指令値に基づいて、逆位相の高調波電流を出力し、当該高調波電流により三相交流電流に含まれる高調波を打ち消すことで三相交流電流を正弦波に近付ける。なお、以下では、三相交流電流に５次高調波および７次高調波が含まれているものとする。   Specifically, the inverter 2 outputs harmonic currents of opposite phase based on the d-axis output command value and the q-axis output command value changed by the harmonic compensation device 1, and the three-phase by the harmonic current A three-phase alternating current approaches a sine wave by canceling harmonics included in the alternating current. In the following, it is assumed that the three-phase alternating current includes the fifth harmonic and the seventh harmonic.

図２に、高調波補償装置１のブロック図を示す。高調波補償装置１は、第１ｄｑ変換部１１と、ハイパスフィルタ１２と、第２ｄｑ変換部１３と、フィードバック制御部１４とを備える。   FIG. 2 shows a block diagram of the harmonic compensation device 1. The harmonic compensation device 1 includes a first dq conversion unit 11, a high pass filter 12, a second dq conversion unit 13, and a feedback control unit 14.

第１ｄｑ変換部１１は、入力された三相交流電流に対してｄｑ変換を行い、ｄ軸出力値ｄ０、ｑ軸出力値ｑ０および位相θｎを算出する。算出されたｄ軸出力値ｄ０およびｑ軸出力値ｑ０は、ハイパスフィルタ１２に、位相θｎは第２ｄｑ変換部１３とフィードバック制御部１４に入力される。５次高調波および７次高調波を含む三相交流電流に対してｄｑ変換を行った場合、６次高調波に対応したｄ軸出力値ｄ０、ｑ軸出力値ｑ０および位相θ６が算出される。 The first dq conversion unit 11 performs dq conversion on the input three-phase alternating current to calculate a d-axis output value d 0 , a q-axis output value q 0 and a phase θ n . The calculated d-axis output value d 0 and q-axis output value q 0 are input to the high pass filter 12, and the phase θ n is input to the second dq conversion unit 13 and the feedback control unit 14. When dq conversion is performed on a three-phase alternating current including the fifth harmonic and the seventh harmonic, the d-axis output value d 0 , the q-axis output value q 0 and the phase θ 6 corresponding to the sixth harmonic are It is calculated.

ハイパスフィルタ１２は、入力されたｄ軸出力値ｄ０およびｑ軸出力値ｑ０の直流成分を除去する。直流成分が除去されたｄ軸出力値ｄおよびｑ軸出力値ｑは第２ｄｑ変換部１３に入力される。 The high pass filter 12 removes direct current components of the input d-axis output value d 0 and the q-axis output value q 0 . The d-axis output value d and the q-axis output value q from which the DC component has been removed are input to the second dq conversion unit 13.

第２ｄｑ変換部１３は、入力されたｄ軸出力値ｄに対してｄｑ変換を行い、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑを出力するとともに、入力されたｑ軸出力値ｑに対してもｄｑ変換を行い、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑを出力する。   The second dq conversion unit 13 performs dq conversion on the input d-axis output value d and outputs the d-axis output value dd and the q-axis output value dq, and the input q-axis output value q. Also performs dq conversion, and outputs d-axis output value qd and q-axis output value qq.

第２ｄｑ変換部１３は、ｄ軸出力値ｄおよびｑ軸出力値ｑに対してｄｑ変換を行うための、第１遅延部１５と、第２遅延部１６と、第１〜第４演算部１７〜２０とを備える。   The second dq conversion unit 13 is configured to perform the dq conversion on the d-axis output value d and the q-axis output value q, the first delay unit 15, the second delay unit 16, and the first to fourth arithmetic units 17. To 20 are provided.

第１遅延部１５は、ｄ軸出力値ｄの位相をπ／２遅延させたｄ軸出力値ｄ’を生成する。一方、第２遅延部１６は、ｑ軸出力値ｑの位相をπ／２遅延させたｑ軸出力値ｑ’を生成する。   The first delay unit 15 generates a d-axis output value d ′ obtained by delaying the phase of the d-axis output value d by π / 2. On the other hand, the second delay unit 16 generates a q-axis output value q 'by delaying the phase of the q-axis output value q by π / 2.

第１演算部１７は、ｄ軸出力値ｄにｃｏｓθ６を乗算した値とｄ軸出力値ｄ’にｓｉｎθ６を乗算した値とを加算してｄ軸出力値ｄｄを生成する。第２演算部１８は、ｄ軸出力値ｄにｓｉｎθ６を乗算した値とｄ軸出力値ｄ’に｛−ｃｏｓθ６｝を乗算した値とを加算してｑ軸出力値ｄｑを生成する。第３演算部１９は、ｑ軸出力値ｑにｃｏｓθ６を乗算した値とｑ軸出力値ｑ’にｓｉｎθ６を乗算した値とを加算してｄ軸出力値ｑｄを生成する。第４演算部２０は、ｑ軸出力値ｑにｓｉｎθ６を乗算した値とｑ軸出力値ｑ’に｛−ｃｏｓθ６｝を乗算した値とを加算してｑ軸出力値ｑｑを生成する。 The first operation unit 17 adds the value obtained by multiplying the d-axis output value d by cos θ 6 and the value obtained by multiplying the d-axis output value d ′ by sin θ 6 to generate a d-axis output value dd. The second arithmetic unit 18 adds the value obtained by multiplying the {-cos 6} to a value and the d-axis output value d 'obtained by multiplying the sin [theta 6 to the d-axis output value d to generate a q-axis output value dq. The third operation unit 19 adds the value obtained by multiplying the q-axis output value q by cos θ 6 and the value obtained by multiplying the q-axis output value q ′ by sin θ 6 to generate a d-axis output value qd. The fourth arithmetic unit 20 adds the value obtained by multiplying the {-cos 6} in q-axis output value obtained by multiplying the sin [theta 6 to q and q-axis output value q 'generates a q-axis output qq.

すなわち、第２ｄｑ変換部１３では、下記の演算が行われる。
ｄｄ＝ｄｃｏｓθ６＋ｄ’ｓｉｎθ６
ｄｑ＝ｄｓｉｎθ６＋ｄ’｛−ｃｏｓθ６｝
ｑｄ＝ｑｃｏｓθ６＋ｑ’ｓｉｎθ６
ｑｑ＝ｑｓｉｎθ６＋ｑ’｛−ｃｏｓθ６｝
ここで、θ６は、第１ｄｑ変換部１１で算出された基本波位相を６逓倍した位相である。 That is, in the second dq conversion unit 13, the following calculation is performed.
dd = dcosθ 6 + d'sinθ 6
dq = dsinθ 6 + d '{ - cosθ 6}
qd = q cos θ 6 + q 'sin θ 6
qq = qsinθ 6 + q '{-cosθ 6 }
Here, θ 6 is a phase obtained by multiplying the fundamental wave phase calculated by the first dq converter 11 by six.

フィードバック制御部１４は、ｄ軸出力値ｄｄ、ｑｄおよびｑ軸出力値ｄｑ、ｑｑがゼロに近づくようにフィードバック制御を行い、入力されたｄ軸出力指令値およびｑ軸出力指令値を変更してインバータ２に出力する。ここで、フィードバック制御部１４に入力されるｄ軸出力指令値およびｑ軸出力指令値はオペレータが任意に設定することができる。本実施形態では、インバータ２に逆位相の高調波電流のみを出力させるので、ｄ軸出力指令値は有効電流の指令値に相当し、ｑ軸出力指令値は無効電流の指令値に相当し、両者はともにゼロに設定される。   The feedback control unit 14 performs feedback control so that the d-axis output values dd and qd and the q-axis output values dq and qq approach zero, and changes the input d-axis output command values and the q-axis output command values. Output to the inverter 2. Here, the d-axis output command value and the q-axis output command value input to the feedback control unit 14 can be set arbitrarily by the operator. In the present embodiment, only the harmonic current of the opposite phase is output to the inverter 2, so the d-axis output command value corresponds to the command value of the active current, and the q-axis output command value corresponds to the command value of the reactive current. Both are set to zero.

図３に示すように、フィードバック制御部１４は、第１反転部２１と、第１積分制御部２２と、第１変換部２３と、第１重畳部２４と、第２反転部２５と、第２積分制御部２６と、第２変換部２７と、第２重畳部２８とを備える。   As shown in FIG. 3, the feedback control unit 14 includes a first inversion unit 21, a first integration control unit 22, a first conversion unit 23, a first superposition unit 24, a second inversion unit 25, and A 2 integration control unit 26, a second conversion unit 27, and a second superposition unit 28 are provided.

第１反転部２１は、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑに−１を乗算して、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑの極性を反転させる。第１積分制御部２２は、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑがゼロに近づくように、より詳しくは、極性を反転させたｄ軸出力値ｄｄおよびｑ軸出力値ｄｑがゼロに近づくように、積分制御（Ｉ制御）を行う。   The first inverter 21 multiplies the d-axis output value dd and the q-axis output value dq by −1 to invert the polarities of the d-axis output value dd and the q-axis output value dq. More specifically, the first integration control unit 22 causes the d-axis output value dd and the q-axis output value dq whose polarities are reversed to approach zero so that the d-axis output value dd and the q-axis output value dq approach zero. Thus, integral control (I control) is performed.

第１変換部２３は、第１積分制御部２２の出力信号をｎ＋１逓倍位相（本実施形態では、６逓倍位相）の交流信号に変換する。具体的には、第１変換部２３は、第１積分制御部２２の出力信号のうちｄ軸出力値ｄｄをＩ制御したものに対してｃｏｓθ６を乗算する一方、ｑ軸出力値ｄｑをＩ制御したものに対してｓｉｎθ６を乗算する。なお、θ６は、第１ｄｑ変換部１１で算出された基本波位相を６逓倍した位相である。 The first conversion unit 23 converts the output signal of the first integration control unit 22 into an alternating current signal of n + 1 multiplied phase (in this embodiment, 6 multiplied phase). Specifically, the first conversion unit 23 multiplies cos θ 6 by the I-control of the d-axis output value dd among the output signals of the first integration control unit 22, while the I-axis output value dq is I. The control is multiplied by sin θ 6 Θ 6 is a phase obtained by multiplying the fundamental wave phase calculated by the first dq converter 11 by six.

第１重畳部２４は、第１変換部２３の出力信号を加算したもの（本発明の「第１交流信号」に相当）をｄ軸出力指令値に加算して出力する。これにより、第１重畳部２４からは、ｄ軸出力指令値に逆位相の６次高調波電流に関する指令値を重畳したものが出力される。本実施形態では、第１重畳部２４に入力されるｄ軸出力指令値はゼロであるから、インバータ２には、逆位相の６次高調波電流に関する指令値のみがｄ軸出力指令値として入力される。   The first superposition unit 24 adds the output signal of the first conversion unit 23 (corresponding to the “first alternating current signal” of the present invention) to the d-axis output command value and outputs the result. As a result, the first superimposing unit 24 outputs the d-axis output command value on which the command value regarding the sixth harmonic current in the opposite phase is superimposed. In the present embodiment, since the d-axis output command value input to the first superimposing unit 24 is zero, only the command value related to the sixth harmonic current of the opposite phase is input to the inverter 2 as the d-axis output command value. Be done.

第２反転部２５は、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑに−１を乗算して、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑの極性を反転させる。第２積分制御部２６は、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑがゼロに近づくように、より詳しくは、極性を反転させたｄ軸出力値ｑｄおよびｑ軸出力値ｑｑがゼロに近づくように、積分制御（Ｉ制御）を行う。   The second inverter 25 multiplies the d-axis output value qd and the q-axis output value qq by -1 to invert the polarities of the d-axis output value qd and the q-axis output value qq. The second integral control unit 26 makes the d-axis output value qd and the q-axis output value qq whose polarity is reversed approach zero, more specifically, so that the d-axis output value qd and the q-axis output value qq approach zero. Thus, integral control (I control) is performed.

第２変換部２７は、第２積分制御部２６の出力信号をｎ＋１逓倍位相（本実施形態では、６逓倍位相）の交流信号に変換する。具体的には、第２変換部２７は、第２積分制御部２６の出力信号のうちｄ軸出力値ｑｄをＩ制御したものに対してｃｏｓθ６を乗算する一方、ｑ軸出力値ｑｑをＩ制御したものに対してｓｉｎθ６を乗算する。なお、θ６は、第１ｄｑ変換部１１で算出された基本波位相を６逓倍した位相である。 The second conversion unit 27 converts the output signal of the second integration control unit 26 into an alternating current signal of n + 1 multiplied phase (in this embodiment, 6 multiplied phase). Specifically, the second conversion unit 27 multiplies cos θ 6 by the I-control of the d-axis output value qd among the output signals of the second integration control unit 26, while the I-axis output value qq is The control is multiplied by sin θ 6 Θ 6 is a phase obtained by multiplying the fundamental wave phase calculated by the first dq converter 11 by six.

第２重畳部２８は、第２変換部２７の出力信号を加算したもの（本発明の「第２交流信号」に相当）をｑ軸出力指令値に加算して出力する。これにより、第２重畳部２８からは、ｑ軸出力指令値に逆位相の６次高調波電流に関する指令値を重畳したものが出力される。本実施形態では、第２重畳部２８に入力されるｑ軸出力指令値はゼロであるから、インバータ２には、逆位相の６次高調波電流に関する指令値のみがｑ軸出力指令値として入力される。   The second superposition unit 28 adds the output signal of the second conversion unit 27 (corresponding to the “second alternating current signal” of the present invention) to the q-axis output command value and outputs the result. As a result, the second superimposing unit 28 outputs the q-axis output command value obtained by superposing the command value on the sixth harmonic current in the reverse phase. In the present embodiment, since the q-axis output command value input to the second superimposing unit 28 is zero, only the command value related to the sixth harmonic current in reverse phase is input to the inverter 2 as the q-axis output command value. Be done.

結局、高調波補償装置１は、ｄ軸出力指令値およびｑ軸出力指令値として逆位相の６次高調波電流に関する指令値をインバータ２に出力して、インバータ２に逆位相の６次高調波電流を出力させることができる。その結果、三相交流電流に含まれる５次高調波および７次高調波を打ち消すことができ、負荷４に入力される三相交流電流を正弦波に近付けることができる。   After all, the harmonic compensation device 1 outputs the command value regarding the 6th harmonic current of the reverse phase as the d-axis output command value and the q-axis output command value to the inverter 2, and makes the inverter 2 the 6th harmonic of the reverse phase. The current can be output. As a result, the fifth harmonic and the seventh harmonic included in the three-phase alternating current can be canceled, and the three-phase alternating current input to the load 4 can be made close to a sine wave.

また、高調波補償装置１では、２回のｄｑ変換により６次高調波を求めているので、フーリエ変換により６次高調波を求める従来の構成と比較して必要な計算資源が少なくなる。さらに、高調波補償装置１では、第１積分制御部２２および第２積分制御部２６で、ｄ軸出力値ｄｄ、ｑｄおよびｑ軸出力値ｄｑ、ｑｑがゼロに近づくようにフィードバック制御（本実施形態では、Ｉ制御）を行っているので、従来の構成と比較して制御遅れの許容範囲が広くなる。   Further, in the harmonic compensation device 1, since the sixth harmonic is determined by the two dq conversions, the required computational resources are reduced as compared with the conventional configuration in which the sixth harmonic is determined by the Fourier transform. Furthermore, in the harmonic compensation device 1, the first integration control unit 22 and the second integration control unit 26 perform feedback control so that the d-axis output values dd and qd and the q-axis output values dq and qq approach zero. In the embodiment, since I control is performed, the allowable range of control delay becomes wider as compared with the conventional configuration.

以上、本発明に係る高調波補償装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。   As mentioned above, although the embodiment of the harmonic compensation device concerning the present invention was described, the present invention is not limited to the above-mentioned embodiment.

上記実施形態では、６次高調波により５次高調波および７次高調波を補償しているが、本発明は、ｎ＋１次高調波によりｎ次高調波およびｎ＋２次高調波（ｎは１以上の整数）を補償することができる。例えば、１２次高調波により１１次高調波および１３次高調波を補償してもよいし、２次高調波により１次高調波（基本波）および３次高調波を補償してもよい。また、２つ以上の高調波を同時に制御して、４つ以上の高調波を同時に補償してもよい。   In the above embodiment, the fifth harmonic and the seventh harmonic are compensated by the sixth harmonic, but the present invention can be applied to the n th harmonic and the n + 2 harmonic (where n is 1 or more) by the n + 1 harmonic. Integer) can be compensated. For example, the eleventh harmonic and the thirteenth harmonic may be compensated by the twelfth harmonic, or the first harmonic (fundamental wave) and the third harmonic may be compensated by the second harmonic. Also, two or more harmonics may be controlled simultaneously to compensate for four or more harmonics simultaneously.

上記実施形態では、補償する交流信号として三相交流電流を例に挙げて説明したが、高調波が含まれる物理量であれば、本発明の交流信号として扱うことができる。ｄ軸出力指令値およびｑ軸出力指令値は、補償する物理量の指令値となる。   In the above embodiment, a three-phase alternating current has been described as an example of the alternating current signal to be compensated, but any physical quantity that includes harmonics can be treated as the alternating current signal of the present invention. The d-axis output command value and the q-axis output command value are command values of the physical quantity to be compensated.

例えば、図４に示すように、インバータ２を電圧源として発生させた三相交流電圧を不平衡負荷５に供給する場合、三相交流電圧に歪が生じて電圧不平衡が発生する。この場合、高調波補償装置１は、フィードバック制御部１４に入力されるｄ軸出力指令値およびｑ軸出力指令値に逆位相の２次高調波電圧に関する指令値を加算し、新たに生成したｄ軸出力指令値およびｑ軸出力指令値をインバータ２に出力する。これにより、インバータ２は、逆位相の２次高調波電圧を重畳した三相交流電圧を出力することになり、電圧不平衡は解消される。   For example, as shown in FIG. 4, when the three-phase AC voltage generated by using the inverter 2 as a voltage source is supplied to the unbalanced load 5, the three-phase AC voltage is distorted to cause voltage unbalance. In this case, the harmonic compensation device 1 adds the command value related to the second harmonic voltage of the reverse phase to the d-axis output command value and the q-axis output command value input to the feedback control unit 14 to newly generate d The axis output command value and the q-axis output command value are output to the inverter 2. As a result, the inverter 2 outputs a three-phase AC voltage on which the second harmonic voltages of opposite phase are superimposed, and the voltage unbalance is eliminated.

第２ｄｑ変換部１３は、ｄ軸出力値ｄに対してｄｑ変換を行いｄ軸出力値ｄｄおよびｑ軸出力値ｄｑを出力するとともに、ｑ軸出力値ｑに対してｄｑ変換を行いｄ軸出力値ｑｄおよびｑ軸出力値ｑｑを出力するのであれば、その構成を適宜変更することができる。   The second dq conversion unit 13 performs dq conversion on the d-axis output value d and outputs d-axis output value dd and q-axis output value dq, and performs dq conversion on the q-axis output value q and d-axis output If the value qd and the q-axis output value qq are output, the configuration can be changed as appropriate.

フィードバック制御部１４は、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑがゼロに近づくように、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑに基づいて生成したｎ＋１逓倍位相の第１交流信号をｄ軸出力指令値に重畳するとともに、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑがゼロに近づくように、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑに基づいて生成したｎ＋１逓倍位相の第２交流信号をｑ軸出力指令値に重畳するのであれば、その構成を適宜変更することができる。   The feedback control unit 14 sets the first AC signal of the n + 1-multiplied phase generated based on the d-axis output value dd and the q-axis output value dq such that the d-axis output value dd and the q-axis output value dq approach zero. The second AC of n + 1 multiplication phase generated based on the d-axis output value qd and the q-axis output value qq so that the d-axis output value qd and the q-axis output value qq approach zero while being superimposed on the axis output command value. If the signal is superimposed on the q-axis output command value, the configuration can be changed as appropriate.

１ 高調波補償装置
２ インバータ
３ 三相交流電源
４ 負荷
５ 不平衡負荷
１１ 第１ｄｑ変換部
１２ ハイパスフィルタ
１３ 第２ｄｑ変換部
１４ フィードバック制御部
２１ 第１反転部
２２ 第１積分制御部
２３ 第１変換部
２４ 第１重畳部
２５ 第２反転部
２６ 第２積分制御部
２７ 第２変換部
２８ 第２重畳部 Reference Signs List 1 harmonic compensation device 2 inverter 3 three-phase AC power supply 4 load 5 unbalanced load 11 first dq conversion unit 12 high pass filter 13 second dq conversion unit 14 feedback control unit 21 first inversion unit 22 first integration control unit 23 first conversion Unit 24 First superposition unit 25 Second inversion unit 26 Second integration control unit 27 Second conversion unit 28 Second superposition unit

Claims (3)

ｄ軸出力指令値およびｑ軸出力指令値に応じた交流出力信号を出力する出力装置を制御し、負荷に入力される交流信号のｎ次高調波およびｎ＋２次高調波（ｎは１以上の整数）を補償する高調波補償装置であって、
前記交流信号に対してｄｑ変換を行いｄ軸出力値ｄ０およびｑ軸出力値ｑ０を出力する第１ｄｑ変換部と、
前記ｄ軸出力値ｄ０および前記ｑ軸出力値ｑ０の直流成分を除去したｄ軸出力値ｄおよびｑ軸出力値ｑを出力するハイパスフィルタと、
前記ｄ軸出力値ｄに対してｄｑ変換を行い、ｄ軸出力値ｄｄおよびｑ軸出力値ｄｑを出力するとともに、前記ｑ軸出力値ｑに対してｄｑ変換を行い、ｄ軸出力値ｑｄおよびｑ軸出力値ｑｑを出力する第２ｄｑ変換部と、
前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑがゼロに近づくように、前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑに基づいて生成したｎ＋１逓倍位相の第１交流信号を前記ｄ軸出力指令値に重畳するとともに、前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑがゼロに近づくように、前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑに基づいて生成したｎ＋１逓倍位相の第２交流信号を前記ｑ軸出力指令値に重畳するフィードバック制御部と、を備えた
ことを特徴とする高調波補償装置。 An output device that outputs an AC output signal according to the d-axis output command value and the q-axis output command value is controlled, and the n-th harmonic and n + 2-th harmonic of the AC signal input to the load (n is an integer greater than or equal to 1 A harmonic compensation device that compensates
A first dq conversion unit that performs dq conversion on the AC signal and outputs d-axis output value d 0 and q-axis output value q 0 ;
A high-pass filter that outputs a d-axis output value d and a q-axis output value q obtained by removing direct-current components of the d-axis output value d 0 and the q-axis output value q 0 ;
The d-axis output value d is subjected to dq conversion to output the d-axis output value dd and the q-axis output value dq, and the d-axis output value q is subjected to the dq conversion to obtain the d-axis output value qd and a second dq conversion unit that outputs a q-axis output value qq;
The first alternating current signal of n + 1 multiplication phase generated based on the d-axis output value dd and the q-axis output value dq such that the d-axis output value dd and the q-axis output value dq approach zero, the d-axis Of an n + 1 multiplication phase generated based on the d-axis output value qd and the q-axis output value qq so as to be superimposed on the output command value so that the d-axis output value qd and the q-axis output value qq approach zero. And a feedback control unit that superimposes a second alternating current signal on the q-axis output command value. 前記フィードバック制御部は、
前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑの極性を反転させる第１反転部と、
前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑがゼロに近づくように、前記ｄ軸出力値ｄｄおよび前記ｑ軸出力値ｄｑに対して積分制御を行う第１積分制御部と、
前記第１積分制御部の出力信号を前記ｎ＋１逓倍位相の交流信号に変換する第１変換部と、
前記第１変換部の出力信号に基づいて前記第１交流信号を生成し、前記第１交流信号を前記ｄ軸出力指令値に重畳する第１重畳部と、
前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑの極性を反転させる第２反転部と、
前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑがゼロに近づくように、前記ｄ軸出力値ｑｄおよび前記ｑ軸出力値ｑｑに対して積分制御を行う第２積分制御部と、
前記第２積分制御部の出力信号を前記ｎ＋１逓倍位相の交流信号に変換する第２変換部と、
前記第２変換部の出力信号に基づいて前記第２交流信号を生成し、前記第２交流信号を前記ｑ軸出力指令値に重畳する第２重畳部と、を備えた
ことを特徴とする請求項１に記載の高調波補償装置。 The feedback control unit
A first inverting unit that inverts the polarities of the d-axis output value dd and the q-axis output value dq;
A first integral control unit that performs integral control on the d-axis output value dd and the q-axis output value dq such that the d-axis output value dd and the q-axis output value dq approach zero;
A first conversion unit for converting an output signal of the first integration control unit into an alternating current signal of the n + 1 multiplication phase;
A first superimposing unit that generates the first alternating current signal based on the output signal of the first conversion unit, and superimposes the first alternating current signal on the d-axis output command value;
A second inverting unit that inverts the polarities of the d-axis output value qd and the q-axis output value qq;
A second integral control unit that performs integral control on the d-axis output value qd and the q-axis output value qq such that the d-axis output value qd and the q-axis output value qq approach zero;
A second conversion unit that converts the output signal of the second integration control unit into an alternating current signal of the n + 1 multiplied phase;
And a second superimposing unit that generates the second alternating current signal based on the output signal of the second conversion unit, and superimposes the second alternating current signal on the q-axis output command value. The harmonic compensation device according to Item 1. 前記第２ｄｑ変換部は、
前記ｄ軸出力値ｄの位相をπ／２遅延させたｄ軸出力値ｄ’を生成する第１遅延部と、
前記ｑ軸出力値ｑの位相をπ／２遅延させたｑ軸出力値ｑ’を生成する第２遅延部と、
前記ｄ軸出力値ｄおよび前記ｄ軸出力値ｄ’に基づいて前記ｄ軸出力値ｄｄを生成する第１演算部と、
前記ｄ軸出力値ｄおよび前記ｄ軸出力値ｄ’に基づいて前記ｑ軸出力値ｄｑを生成する第２演算部と、
前記ｑ軸出力値ｑおよび前記ｑ軸出力値ｑ’に基づいて前記ｄ軸出力値ｑｄを生成する第３演算部と、
前記ｑ軸出力値ｑおよび前記ｑ軸出力値ｑ’に基づいて前記ｑ軸出力値ｑｑを生成する第４演算部と、を備えた
ことを特徴とする請求項１または２に記載の高調波補償装置。 The second dq conversion unit
A first delay unit that generates a d-axis output value d ′ obtained by delaying the phase of the d-axis output value d by π / 2;
A second delay unit that generates a q-axis output value q ′ obtained by delaying the phase of the q-axis output value q by π / 2;
A first operation unit that generates the d-axis output value dd based on the d-axis output value d and the d-axis output value d ′;
A second operation unit that generates the q-axis output value dq based on the d-axis output value d and the d-axis output value d ′;
A third operation unit that generates the d-axis output value qd based on the q-axis output value q and the q-axis output value q ′;
The harmonic according to claim 1 or 2, further comprising: a fourth operation unit that generates the q-axis output value qq based on the q-axis output value q and the q-axis output value q '. Compensator.
JP2016037248A 2016-02-29 2016-02-29 Harmonic compensator Active JP6529081B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016037248A JP6529081B2 (en) 2016-02-29 2016-02-29 Harmonic compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016037248A JP6529081B2 (en) 2016-02-29 2016-02-29 Harmonic compensator

Publications (2)

Publication Number Publication Date
JP2017158234A JP2017158234A (en) 2017-09-07
JP6529081B2 true JP6529081B2 (en) 2019-06-12

Family

ID=59810794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016037248A Active JP6529081B2 (en) 2016-02-29 2016-02-29 Harmonic compensator

Country Status (1)

Country Link
JP (1) JP6529081B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107834559B (en) * 2017-11-13 2020-12-01 湖南大学 Transformer integrated power quality intelligent adjusting system and control method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0880052A (en) * 1994-09-05 1996-03-22 Meidensha Corp Active filter for power
JP4247357B2 (en) * 2001-05-30 2009-04-02 国立大学法人東京工業大学 Filter device
JP5025295B2 (en) * 2007-03-20 2012-09-12 東芝三菱電機産業システム株式会社 Semiconductor power converter
US20130181654A1 (en) * 2012-01-18 2013-07-18 Hamilton Sundstrand Corporation Motor drive system employing an active rectifier

Also Published As

Publication number Publication date
JP2017158234A (en) 2017-09-07

Similar Documents

Publication Publication Date Title
Qasim et al. Artificial-neural-network-based phase-locking scheme for active power filters
EP3396850B1 (en) Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and pwm converter system
JP2020014350A5 (en)
US20140211522A1 (en) Apparatus and method for controlling circulating current in an inverter system
US20100259280A1 (en) Apparatus for testing transformers
JP2009038885A5 (en)
JP6145300B2 (en) Inverter device and inverter generator
JP2009038885A (en) Signal extracting device and reactive power compensator containing the same
JPWO2007119855A1 (en) Power converter and control method thereof
JP6529081B2 (en) Harmonic compensator
JP2002354815A (en) Pwm cycloconverter and method of controlling input current thereof
JP5988911B2 (en) Inverter control device
JP2013150459A (en) Control circuit of power conversion circuit, interconnection inverter system using the same, and single-phase pwm converter system
JP5419656B2 (en) Power conversion control device
WO2019082316A1 (en) Power conversion device
JP3266966B2 (en) Positive / negative phase component detection circuit for three-phase electricity
JP2009195059A (en) Power conversion method and power conversion apparatus
JP2005003530A (en) Phase detector
Khramshin et al. Mathematical model of the static reactive power compensator
JP4989499B2 (en) Power converter
JP5061343B2 (en) Power conversion control method
JP2019009968A (en) Polyphase motor drive device
US20230006599A1 (en) Method and device for regulating an electric machine
US20220407441A1 (en) Method and device for regulating an electric machine
Miskovic et al. Synchronous frame and resonant adaptive observers as disturbance estimators and their applications in power electronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190509

R150 Certificate of patent or registration of utility model

Ref document number: 6529081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250