JP6528611B2 - 制御回路およびスイッチング電源装置 - Google Patents

Description

本発明は、出力電圧を制御する制御回路およびスイッチング電源装置に関する。

スイッチング電源装置には、起動時に突入電流を防ぐために出力電圧を緩やかに立ち上げるためのソフトスタート機能が知られている。
例えば、下記特許文献１では、ソフトスタートのためのコンデンサ電圧を、起動開始から瞬時にＰＷＭ用の三角波と同じレベルまで充電することで、起動開始から出力電圧上昇開始までの期間を短縮している。

また、下記特許文献２では、ソフトスタート電圧を、起動開始から急速に、ＰＷＭパルス信号を検出するまで増加させることで、起動開始から出力電圧上昇開始までの期間を短縮している。

国際公開第２００５／１０１６２９号公報 特開２０１３−２４０１５９号公報

しかしながら、これらの制御方法は、スイッチング電源装置の制御回路に静電容量の大きなコンデンサを使用すると、そのコンデンサの電圧が起動時の０Ｖから定常値に充電されるまで時間がかかるので、起動時に出力電圧が目標値に達するまで時間がかかる。

本発明は、上記従来技術の有する課題に鑑みてなされたものであり、起動時に出力電圧が短時間で目標値に達することが可能な制御回路およびスイッチング電源装置を提供することを目的とする。

上記の課題を解決するために、本発明に係わる制御回路は、容量素子と、容量素子に接続されたスイッチ素子と、出力電圧検出回路を備え、出力電圧検出回路は、スイッチング電源装置の出力電圧を所定の値と比較し、出力電圧が所定の値より低い場合にはスイッチ素子を短絡して容量素子を充電し、出力電圧が所定の値より高い場合にはスイッチ素子を開放する。

これにより、スイッチング電源の制御回路に静電容量の大きなコンデンサを使用する場合に、起動時に０Ｖから定常値までスイッチ素子によって短い時間で充電するため、起動時に出力電圧が目標値に達するまで時間がかからない。

本発明に係わる制御回路は、容量素子と、容量素子に接続されたスイッチ素子と、出力電圧検出回路を備え、出力電圧検出回路は、スイッチング電源装置の起動時にはスイッチ素子を短絡して容量素子を充電し、前記スイッチング電源装置の出力電圧を所定の値と比較して、出力電圧が高い場合にはスイッチ素子を開放する。

これにより、スイッチング電源の制御回路に静電容量の大きなコンデンサを使用する場合に、起動時に０Ｖから定常値までスイッチ素子によって短い時間で充電するため、起動時に出力電圧が目標値に達するまで時間がかからない。また、起動期間が終了すれば２度とスイッチ素子の短絡が起こらないので、定常動作時に出力電圧が低下してスイッチ素子が短絡して出力電圧リプルが増えることがない。
そのため、出力電圧を比較する所定の値を高く設定することができるので、コンデンサ電圧が定常値になるときの出力電圧に近い値にできて、起動時に出力電圧が目標値に達するまでの時間を短くできる。

本発明に係わる制御回路は、容量素子がスイッチング電源装置の出力端子に接続されていてもよい。 これにより、容量素子によってスイッチング電源装置の出力電圧を安定化することができる。

本発明に係わる制御回路は、スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、第２の入力端子に基準電圧が入力される比較器と、比較器の出力信号に基づいてスイッチングトランジスタを制御する制御部とを備え、比較器の第２の入力端子に入力される基準電圧は、比較器の出力が第１のレベルの場合は第１の電圧となり、比較器の出力が第２のレベルの場合は第２の電圧となり、第１抵抗は、スイッチング電源装置の出力端子の正極と比較器の第１の入力端子間に接続され、第１抵抗と並列に容量素子を接続していてもよい。

これにより、分圧抵抗に並列に接続された容量素子を、起動時に急速に充電することで、起動時に出力電圧が目標値に達するまでの時間を短くできる。

本発明に係わる制御回路は、スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、第２の入力端子に基準電圧が入力される誤差増幅器と、誤差増幅器の出力電圧レベルに基づいてスイッチングトランジスタを制御する制御部とを備え、容量素子は、誤差増幅器の出力端子と誤差増幅器の第１の入力端子間に挿入されてもよい。

これにより、誤差増幅器の出力を入力にフィードバックする積分のための容量素子を起動時に急速に充電することで、起動時に出力電圧が目標値に達するまでの時間を短くできる。

本発明に係わる制御回路は、出力電圧検出回路は、スイッチング電源装置の出力電圧を分圧する第３抵抗および第４抵抗と、第２の比較器と、基準電圧を第２の比較器に入力する基準電圧源を含んでいてもよい。

これにより、起動時に出力電圧が目標値に達するまでの時間を短くできると共に、簡単な構成で出力電圧検出回路を構成することができる。

本発明に係わる制御回路は、出力電圧検出回路はさらに、フリップフロップ回路と、フリップフロップ回路に接続された信号源とを含んでいてもよい。

これにより、起動時に出力電圧が目標値に達するまでの時間を短くできると共に、簡単な構成で出力電圧検出回路を構成することができる。

本発明によれば、起動時に出力電圧が短時間で目標値に達することが可能な制御回路およびスイッチング電源装置を提供することができる。

本発明の第一の実施形態に係るスイッチング電源装置の構成を示す回路図である。 本発明の第二の実施形態に係るスイッチング電源装置の構成を示す回路図である。 本発明の第三の実施形態に係るスイッチング電源装置の構成を示す回路図である。

以下、本発明の好適な実施形態について説明する。なお、本発明の対象は以下の実施形態に限定されるものではない。また以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれると共に、その構成要素は、適宜組み合わせることが可能である。

本発明の実施の形態を図面を参照し、詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

（実施形態１）
図１は、本発明の第一の実施形態に係るスイッチング電源装置１ａの構成を示す回路図である。図１に示すスイッチング電源装置１ａは、一例として、一対の入力端子２ａ，２ｂ（以下、特に区別しないときには「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（以下、特に区別しないときには「出力端子３」ともいう）、主回路４、制御回路１０ａを備え、入力端子２に入力される入力電圧（直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力すると共に、出力電圧Ｖ２を予め規定された目標電圧に制御する。スイッチング電源装置１ａは、入力端子２に入力電圧Ｖ１、入力電流ｉ１を入力して、出力端子３から出力電圧Ｖ２、負荷電流ｉ２を出力する。

主回路４は、スイッチングトランジスタ５、ダイオード６、チョークコイル７、出力コンデンサ８を備えている。スイッチング電源装置１ａの一例としてバックコンバータの回路方式で構成されており、入力端子２から入力される入力電圧Ｖ１を出力電圧Ｖ２に変換して出力端子３に出力する。

制御回路１０ａは、スイッチング電源装置１ａの出力電圧Ｖ２を分圧する第１抵抗２０および第２抵抗２１と、分圧された電圧Ｖｎが第１の反転入力端子に入力され、第２の非反転入力端子に基準電圧Ｖｐが入力される比較器２２と、チョークコイル７に流れる電流ｉＬを検出する電流検出回路９と、比較器２２の出力信号Ｖｃｏと電流検出回路９で検出された電流値に基づいてスイッチングトランジスタ５を制御する制御部３０とを備える。制御回路１０ａは、出力端子の正極３ａと比較器２２の第１の反転入力端子間に接続された第１抵抗２０と、この第１抵抗２０と並列に接続した容量素子１１を備える。制御回路１０ａの共通グランドＧは、出力端子の負極３ｂに接続する。Ｖｎ、Ｖｐ、Ｖｃｏの各信号の電圧は、共通グランドＧを基準とした電圧とする。

また、基準電圧Ｖｐは、比較器２２の出力Ｖｃｏが第１の高いレベルの場合は第１の高い電圧ＶｐＨとなり、比較器２２の出力Ｖｃｏが第２の低いレベルの場合は第２の低い電圧ＶｐＬとなる。比較器２２は、所謂ヒステリシスコンパレータであり、このヒステリシスコンパレータを用いた回路構成の一例として、比較器２２と、比較器２２の出力端子と非反転入力端子間に接続する抵抗２３と、非反転入力端子と共通グランドＧ間に直列に接続する抵抗２４と定電圧源２５を備える。

次に、制御回路１０ａの動作について説明する。出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、比較器出力Ｖｃｏが第１の高いレベルとなり制御部３０がスイッチングトランジスタ５の駆動を開始し、基準電圧は第１の電圧ＶｐＨとなる。スイッチングトランジスタ５の駆動期間にチョークコイル７の電流が増加して、チョークコイル７から出力コンデンサ８に負荷電流ｉ２よりも大きな電流ｉＬが供給されることで出力コンデンサ８が充電されて出力電圧Ｖ２が上昇する。出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨよりも高くなると、比較器出力Ｖｃｏが第２の低いレベルとなって駆動期間を終了して休止期間となる。このとき基準電圧は第２の電圧ＶｐＬとなる。休止期間はチョークコイル７からの電流ｉＬよりも負荷電流ｉ２が大きくなるので、出力コンデンサ８から放電して、出力電圧Ｖ２が低下する。再び出力電圧Ｖ２を抵抗分圧した電圧Ｖｎが第２の電圧ＶｐＬよりも低くなると、再び駆動期間を開始して、基準電圧は第１の電圧ＶｐＨとなる。この動作を繰り返すことにより、抵抗分圧した電圧Ｖｎが第１の電圧ＶｐＨと第２の電圧ＶｐＬの間の値となるように、駆動期間と休止期間が制御されて、出力電圧Ｖ２を予め規定された目標電圧に制御する。

さらに、容量素子１１を第１抵抗２０に接続することによって、第１抵抗２０の両端の電圧がほぼ一定値Ｖｒ１に安定化される。これにより、比較器２２の反転入力端子の電圧Ｖｎは、出力電圧Ｖ２から一定のＶｒ１を引き算した値となるので、Ｖｎの電圧リプルは出力電圧Ｖ２の電圧リプルに等しくなる。制御回路１０ａは、ＶｎがＶｐＬとＶｐＨの間の値になるように駆動期間と休止期間を制御して、出力電圧Ｖ２を予め規定された目標電圧に制御する。そのため、Ｖｎの電圧リプルが第１の電圧と第２の電圧の差ＶｐＨ−ＶｐＬに等しくなって、出力電圧Ｖ２の電圧リプルの大きさもＶｐＨ−ＶｐＬとなる。

また、容量素子１１の静電容量を十分に大きくすることによりＶｒ１がさらに安定となり、出力電圧Ｖ２の静的負荷変動も小さくすることができる。

しかしながら、容量素子１１の静電容量を大きくすると、その両端電圧Ｖｒ１が起動時の０Ｖから定常値に充電されるまで時間がかかる。Ｖｒ１の定常値は、第１抵抗２０の抵抗値をＲ１、第２抵抗２１の抵抗値をＲ２として、Ｖｒ１＝Ｖ２×Ｒ１／（Ｒ１＋Ｒ２）である。このとき、出力電圧Ｖ２は、Ｖｎ＝Ｖ２−Ｖｒ１がＶｐと等しくなるように、目標値Ｖｐ×（Ｒ１＋Ｒ２）／Ｒ２に制御される。起動時のＶｒ１が定常値よりも低い期間も、Ｖｎ＝Ｖ２−Ｖｒ１がＶｐと等しくなるように制御されているため、Ｖ２は目標値よりも低くなる。起動時にＶｒ１が定常値よりも低い期間が長く続くと、起動時に出力電圧が目標値に達していない期間が長く続く。

起動時の容量素子１１の充電は、出力端子正極３ａから容量素子１１、第２抵抗２１を通る経路で行われ、容量素子１１の静電容量が大きく、第２抵抗２１の抵抗値Ｒ２が大きいほど充電に時間がかかる。第１抵抗２０と第２抵抗２１とで出力電圧Ｖ２を分圧しているので、特に出力電圧Ｖ２が高い場合にＲ１とＲ２は大きな抵抗値として消費電力を抑える必要がある。

そこで起動時の容量素子１１の充電のために、第２抵抗２１に並列接続したスイッチ素子１２と、出力電圧検出回路１３を備える。出力電圧検出回路１３は、第２の比較器である比較器１４と、基準電圧を比較器１４に入力する第２の基準電圧源１５と、出力電圧Ｖ２を分圧する第３抵抗である抵抗１６と第４抵抗である抵抗１７から構成され、比較器１４の非反転入力端子に電圧源１５が入力され、比較器１４の反転入力端子に出力電圧Ｖ２を抵抗１６と抵抗１７を分圧した電圧が入力される。比較器１４の出力端子はスイッチ素子１２を駆動する。スイッチング電源装置１ａの出力電圧Ｖ２を、抵抗１６と抵抗１７の分圧比と電圧源１５から決まる所定の値と比較して、出力電圧Ｖ２が低い場合にスイッチ素子１２を短絡して容量素子１１を充電し、出力電圧Ｖ２が高い場合にスイッチ素子１２を開放する。

また、スイッチ素子１２が短絡して容量素子１１を急速に充電している期間は、比較器２２の出力Ｖｃｏは第１の高いレベルとなっていて、電流検出回路９で検出された電流値が設定された最大値となるように、制御部３０はスイッチングトランジスタ５を制御する。

これにより、出力電圧Ｖ２が所定の値よりも低い起動時は、容量素子１１の充電が出力端子正極３ａから容量素子１１、スイッチ素子１２を通る経路で行われ、容量素子１１の静電容量が大きい場合でも急速に充電することができるので、起動時に出力電圧Ｖ２が目標値に達するまでの時間を短くできる。

（実施形態２）
図２は、本発明に係わる第二の実施形態に係るスイッチング電源装置１ｂの構成を示す回路図である。図２に示すスイッチング電源装置１ｂは、図１の第一の実施形態に係わるスイッチング電源装置１ａとは出力電圧検出回路１３の構成が異なる。出力電圧検出回路１３ｂは、比較器１４と、電圧源１５と、出力電圧Ｖ２を分圧する抵抗１６、抵抗１７と、ＲＳフリッププロップ１８と信号源１９から構成される。

出力電圧Ｖ２を抵抗１６、抵抗１７で分圧した電圧は、比較器１４の非反転入力端子に入力され、電圧源１５は比較器１４の反転入力端子に入力され、比較器１４の出力はＲＳフリッププロップ１８のリセット入力端子に入力する。信号源１９は、ＲＳフリッププロップ１８のセット入力端子に入力し、ＲＳフリッププロップ１８の出力はスイッチ素子１２を駆動する。信号源１９は、起動直後の短い期間のみハイレベルとなることで、ＲＳフリッププロップ１８の出力をハイレベルにセットする。そのため、スイッチ素子１２は起動時に短絡されて、図１の実施形態１と同様に、容量素子１１が急速に充電される。

起動時は出力電圧Ｖ２が低いため、出力電圧Ｖ２を抵抗１６、抵抗１７で分圧した電圧は、電圧源１５よりも低く、比較器１４の出力はローレベルとなっている。出力電圧Ｖ２が所定の電圧に達すると、出力電圧Ｖ２を抵抗１６、抵抗１７で分圧した電圧は、電圧源１５よりも高くなり、比較器１４の出力はハイレベルとなることで、ＲＳフリッププロップ１８の出力はローレベルにリセットされ、スイッチ素子１２は開放となる。

これにより、出力電圧Ｖ２が所定の値よりも低い起動時は、容量素子１１の充電が出力端子正極３ａから容量素子１１、スイッチ素子１２を通る経路で行われ、容量素子１１の静電容量が大きい場合でも急速に充電することができるので、起動時に出力電圧Ｖ２が目標値に達するまでの時間を短くできる。

また、起動期間が終了すれば２度とスイッチ素子１２の短絡が起こらないので、定常動作時に出力電圧Ｖ２が低下したためにスイッチ素子１２が短絡して出力電圧リプルが増えることがない。そのため、出力電圧Ｖ２を比較する所定の値を高く設定することができるので、コンデンサ電圧Ｖｒ１が定常値になるときの出力電圧に近い値にできて、起動時に出力電圧Ｖ２が目標値に達するまでの時間を短くできる。

（実施形態３）
図３は、本発明に係わる第三の実施形態に係るスイッチング電源装置１ｃの構成を示す回路図である。図２に示すスイッチング電源装置１ｃは、図２の第二の実施形態に係わるスイッチング電源装置１ｂとは制御回路１０ｃの構成が異なる。スイッチング電源装置１ｃの出力電圧Ｖ２を分圧する第１抵抗２０、第２抵抗２１と、誤差増幅器２６と、電圧源２５と、抵抗２７と、容量素子１１ｃと、電流検出回路９と、制御部３０ｃと、スイッチ素子１２と、図２と同様の出力電圧検出回路１３ｂから構成される。

誤差増幅器２６の反転入力端子である第１の入力端子に第１抵抗２０と第２抵抗２１により分圧された電圧が入力され、その非反転入力端子である第１の入力端子に電圧源２５が入力され、制御部３０ｃは、誤差増幅器２６の出力電圧レベルＶａと電流検出回路９で検出された電流値に基づいてスイッチングトランジスタ５を制御する。

誤差増幅器２６の出力端子と反転入力端子間に接続された抵抗２７と容量素子１１ｃにより、出力電圧Ｖ２と目標電圧の誤差の積分が行われる。大きな時定数の積分を行う場合には、容量素子１１ｃの静電容量が大きくなる。

しかしながら、容量素子１１ｃの静電容量を大きくすると、その両端電圧Ｖ１１が起動時の０Ｖから定常値に充電されるまで時間がかかる。Ｖ１１の定常値は、出力電圧Ｖ２が目標電圧で安定したときの誤差増幅器２６の出力電圧レベルＶａ０から、誤差増幅器２６の非反転入力端子電圧Ｖｐを引き算した値Ｖａ０−Ｖｐであって、このときの容量素子１１ｃの充電電流ｉ１１は０である。このとき第１抵抗２０の抵抗値をＲ１、第２抵抗２１の抵抗値をＲ２、抵抗２７の抵抗値をＲ３として、出力電圧Ｖ２は、ＶｎがＶｐと等しくなるように、目標値Ｖｐ×（Ｒ１＋Ｒ２）／Ｒ２に制御される。

起動時のＶ１１が定常値よりも低い期間は、Ｖ２は目標値よりも低くなる。Ｖ１１が定常値よりも低いために、容量素子１１ｃの充電電流ｉ１１として、ｉ１１＝（Ｖａ−Ｖｐ−Ｖ１１）／Ｒ３の電流が流れ、この電流が第２抵抗２１にも流れるために、出力電圧Ｖ２は分圧比によって決まる目標値よりも、Ｒ１＊ｉ１１＝（Ｖａ−Ｖｐ−Ｖ１１）Ｒ１／Ｒ３だけ低くなる。容量素子１１ｃの静電容量が大きいために、起動時にＶ１１が定常値よりも低い期間が長く続くと、起動時に出力電圧Ｖ２が目標値に達していない期間が長く続く。

そこで起動時の容量素子１１ｃの充電期間を短くするために、第２抵抗２１に並列接続したスイッチ素子１２と、出力電圧検出回路１３ｂを備える。出力電圧検出回路１３ｂは、図２の第二の実施形態と同様に、起動時にスイッチ素子１２を短絡して容量素子１１ｃを充電し、出力電圧Ｖ２が所定の電圧よりも高くなるとスイッチ素子１２を開放する。

また、スイッチ素子１２が短絡して容量素子１１ｃを急速に充電している期間は、誤差増幅器２６の出力Ｖａは高い電圧レベルとなっていて、電流検出回路９で検出された電流値が設定された最大値となるように、制御部３０ｃはスイッチングトランジスタ５を制御する。

これにより、出力電圧Ｖ２が所定の値よりも低い起動時は、容量素子１１ｃの充電が誤差増幅器２６の出力端子から容量素子１１ｃ、スイッチ素子１２を通る経路で行われ、容量素子１１ｃの静電容量が大きい場合でも急速に充電することができるので、起動時に出力電圧Ｖ２が目標値に達するまでの時間を短くできる。

第三の実施形態の出力電圧検出回路１３ｂは、第二の実施形態の出力電圧検出回路１３ｂと同じ構成として説明したが、第一の実施形態の出力電圧検出回路１３と同じ構成とすることもできる。

以上、本発明の一実施形態の制御回路およびスイッチング電源装置について説明したが、上記実施の形態の説明に限定されず種々の変形実施が可能である。

例えば、スイッチング電源装置は、バックコンバータを例示して説明したが、これに限らず、フォワードコンバータ、プッシュプルコンバータ等、各種スイッチング電源装置に適用することができる。

１・・・スイッチング電源装置
２・・・入力端子
３・・・出力端子
４・・・スイッチング電源装置の主回路
５・・・スイッチングトランジスタ
６・・・ダイオード
７・・・チョークコイル
８・・・出力コンデンサ
９・・・電流検出回路
１０・・・スイッチング電源装置の制御回路
１１・・・容量素子
１２・・・スイッチ素子
１３・・・出力電圧検出回路
１４・・・誤差増幅器
１５・・・電圧源
１６、１７、２０、２１、２３、２４、２７・・・抵抗
１８・・・ＲＳフリップフロップ
１９・・・信号源
２２・・・比較器
２６・・・誤差増幅器
３０・・・制御部

Claims (8)

1. スイッチング電源装置の制御回路であって、
   前記スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、
   前記第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、第２の入力端子に基準電圧が入力される比較器と、
   前記比較器の出力信号に基づいてスイッチングトランジスタを制御する制御部と、
   前記スイッチング電源装置の出力端子の正極と前記比較器の前記第１の入力端子間に接続される前記第１抵抗に並列に接続された容量素子と、
   前記容量素子に接続されたスイッチ素子と、
   出力電圧検出回路を備え、
   前記比較器の第２の入力端子に入力される前記基準電圧は、前記比較器の出力が第１のレベルの場合は第１の電圧となり、前記比較器の出力が第２のレベルの場合は第２の電圧となり、
   前記出力電圧検出回路は、前記スイッチング電源装置の出力電圧を所定の値と比較し、前記出力電圧が前記所定の値より低い場合には前記スイッチ素子を短絡して前記容量素子を充電し、前記出力電圧が前記所定の値より高い場合には前記スイッチ素子を開放することを特徴とする制御回路。
2. スイッチング電源装置の制御回路であって、
   前記スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、
   前記第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、第２の入力端子に基準電圧が入力される比較器と、
   前記比較器の出力信号に基づいてスイッチングトランジスタを制御する制御部と、
   前記スイッチング電源装置の出力端子の正極と前記比較器の前記第１の入力端子間に接続される前記第１抵抗に並列に接続された容量素子と、
   前記容量素子に接続されたスイッチ素子と、
   出力電圧検出回路を備え、
   前記比較器の第２の入力端子に入力される前記基準電圧は、前記比較器の出力が第１のレベルの場合は第１の電圧となり、前記比較器の出力が第２のレベルの場合は第２の電圧となり、
   前記出力電圧検出回路は、前記スイッチング電源装置の起動時には前記スイッチ素子を短絡して前記容量素子を充電し、前記スイッチング電源装置の出力電圧を所定の値と比較して、前記出力電圧が前記所定の値より高い場合には前記スイッチ素子を開放することを特徴とする制御回路。
3. 前記容量素子は、前記スイッチング電源装置の出力端子に接続されることを特徴とする請求項１または２に記載の制御回路。
4. スイッチング電源装置の制御回路であって、
   前記スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、
   前記第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、第２の入力端子に基準電圧が入力される誤差増幅器と、
   前記誤差増幅器の出力電圧レベルに基づいてスイッチングトランジスタを制御する制御部と、
   前記誤差増幅器の出力端子と前記誤差増幅器の第１の入力端子間に挿入された容量素子と、
   前記容量素子に接続されたスイッチ素子と、
   出力電圧検出回路を備え、
   前記出力電圧検出回路は、前記スイッチング電源装置の出力電圧を所定の値と比較し、前記出力電圧が前記所定の値より低い場合には前記スイッチ素子を短絡して前記容量素子を充電し、前記出力電圧が前記所定の値より高い場合には前記スイッチ素子を開放することを特徴とする制御回路。
5. スイッチング電源装置の制御回路であって、
   前記スイッチング電源装置の出力電圧を分圧する第１抵抗および第２抵抗と、
   前記第１抵抗および第２抵抗により分圧された電圧が第１の入力端子に入力され、第２の入力端子に基準電圧が入力される誤差増幅器と、
   前記誤差増幅器の出力電圧レベルに基づいてスイッチングトランジスタを制御する制御部と、
   前記誤差増幅器の出力端子と前記誤差増幅器の第１の入力端子間に挿入された容量素子と、
   前記容量素子に接続されたスイッチ素子と、
   出力電圧検出回路を備え、
   前記出力電圧検出回路は、前記スイッチング電源装置の起動時には前記スイッチ素子を短絡して前記容量素子を充電し、前記スイッチング電源装置の出力電圧を所定の値と比較して、前記出力電圧が前記所定の値より高い場合には前記スイッチ素子を開放することを特徴とする制御回路。
6. 前記出力電圧検出回路は、前記スイッチング電源装置の出力電圧を分圧する第３抵抗および第４抵抗と、第２の比較器と、基準電圧を前記第２の比較器に入力する基準電圧源を含むことを特徴とする請求項１〜５のいずれか一項に記載の制御回路。
7. 前記出力電圧検出回路はさらに、フリップフロップ回路と、前記フリップフロップ回路に接続された信号源とを含むことを特徴とする請求項６に記載の制御回路。
8. 請求項１から７のいずれか一項に記載の制御回路を備えることを特徴とするスイッチング電源装置。
   

Images